WO2014200267A1 - 반도체 발광소자 및 이를 제조하는 방법 - Google Patents

반도체 발광소자 및 이를 제조하는 방법 Download PDF

Info

Publication number
WO2014200267A1
WO2014200267A1 PCT/KR2014/005131 KR2014005131W WO2014200267A1 WO 2014200267 A1 WO2014200267 A1 WO 2014200267A1 KR 2014005131 W KR2014005131 W KR 2014005131W WO 2014200267 A1 WO2014200267 A1 WO 2014200267A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
semiconductor light
emitting device
plate
electrode
Prior art date
Application number
PCT/KR2014/005131
Other languages
English (en)
French (fr)
Inventor
전수근
박은현
정동소
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130066529A external-priority patent/KR101426434B1/ko
Priority claimed from KR1020130066523A external-priority patent/KR20140147162A/ko
Priority claimed from KR1020130066521A external-priority patent/KR101629403B1/ko
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Publication of WO2014200267A1 publication Critical patent/WO2014200267A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present disclosure relates to a semiconductor light emitting device and a method of manufacturing the same as a whole, and more particularly, to a semiconductor light emitting device having improved light extraction efficiency and a method of manufacturing the same.
  • the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device.
  • GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
  • FIG. 1 is a view illustrating a conventional semiconductor light emitting device (Lateral Chip), the semiconductor light emitting device is a substrate 100, a buffer layer 200 on the substrate 100, a first semiconductor layer having a first conductivity ( 300), an active layer 400 that generates light through recombination of electrons and holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, and translucent thereon for current diffusion thereon.
  • the conductive film 600 and the electrode 700 serving as the bonding pad are formed, and the electrode 800 serving as the bonding pad is formed on the etched and exposed first semiconductor layer 300.
  • the buffer layer 200 may be omitted.
  • FIG. 2 is a view illustrating another example of a conventional semiconductor light emitting device (Flip Chip), in which a semiconductor light emitting device includes a substrate 100, a first semiconductor layer 300 having a first conductivity, and an electron on the substrate 100; An active layer 400 that generates light through recombination of holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, and reflect light onto the substrate 100 thereon. An electrode film 901, an electrode film 902, and an electrode film 903 having three layers are formed, and an electrode 800 serving as a bonding pad is formed on the first semiconductor layer 300 that is etched and exposed. have.
  • a semiconductor light emitting device includes a substrate 100, a first semiconductor layer 300 having a first conductivity, and an electron on the substrate 100;
  • An active layer 400 that generates light through recombination of holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, and reflect light onto the substrate 100 thereon.
  • the semiconductor light emitting device is a first semiconductor layer 300 having a first conductivity, the active layer for generating light through the recombination of electrons and holes 400, a second semiconductor layer 500 having a second conductivity different from the first conductivity is sequentially deposited, and a metal for reflecting light to the first semiconductor layer 300 on the second semiconductor layer 500.
  • the reflective film 910 is formed, and the electrode 940 is formed on the support substrate 930 side.
  • the metal reflective film 910 and the support substrate 930 are bonded by the wafer bonding layer 920.
  • An electrode 800 that functions as a bonding pad is formed in the first semiconductor layer 300.
  • FIG. 4 is a view showing an example of the semiconductor light emitting device shown in US Patent No. 6,650,044, the semiconductor light emitting device in the form of a flip chip, having a first conductivity on the substrate 100, the substrate 100
  • the first semiconductor layer 300, an active layer 400 that generates light through recombination of electrons and holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited thereon.
  • a reflective film 950 for reflecting light toward the substrate 100 is formed, and an electrode 800 serving as a bonding pad is formed on the first semiconductor layer 300 that is etched and exposed, and the substrate 100 and An encapsulant 1000 is formed to surround the semiconductor layers 300, 400, and 500.
  • the reflective film 950 may be formed of a metal layer as shown in FIG.
  • the semiconductor light emitting device is mounted on a printed circuit board (PCB) 1200 having electrical wires 820 and 960 through conductive adhesives 830 and 970.
  • the encapsulant 1000 mainly contains phosphors. Since the semiconductor light emitting device includes the encapsulant 1000, the semiconductor light emitting device portion except for the encapsulant 1000 may be referred to as a semiconductor light emitting device chip for the purpose of classification. In this manner, the encapsulant 1000 may be applied to the semiconductor light emitting device chip as shown in FIG. 4.
  • FIG. 5 is a diagram illustrating another example of a conventional semiconductor light emitting device, wherein the semiconductor light emitting device includes a substrate 100, a buffer layer 200 grown on the substrate 100, and an n-type semiconductor layer grown on the buffer layer 200. 300), an active layer 400 grown on the n-type semiconductor layer 300, a p-type semiconductor layer 500 grown on the active layer 400, and a p-type semiconductor layer 500 formed on the light-transmitting function that serves as a current diffusion function.
  • the conductive film 600 includes a p-side bonding pad 700 formed on the transparent conductive film 600 and an n-side bonding pad 800 formed on the etched and exposed n-type semiconductor layer 300.
  • the distributed Bragg reflector 900 DBR: Distributed Bragg Reflector
  • the metal reflecting film 904 are provided on the transparent conductive film 600.
  • DBR Distributed Bragg Reflector
  • FIG. 6 and 7 illustrate an example of a method of manufacturing the semiconductor light emitting device shown in US Patent No. 6,650,044.
  • the semiconductor light emitting device chip 20 is mounted on a mounting surface 10 formed of a film or plate. Is laid.
  • the stencil mask 80 having the partition 82 and the opening 81 is placed on the mounting surface 10 so that the semiconductor light emitting device chip 20 is exposed.
  • the encapsulant 40 is introduced into the opening 81, and then the encapsulant 40 is cured for a predetermined time, and then the stencil mask 80 is separated from the mounting surface 10.
  • the stencil mask 80 is mainly made of a metal material.
  • FIG. 8 is a diagram illustrating another example of a conventional semiconductor light emitting device, and illustrates a package in which the semiconductor light emitting device chip 1 shown in FIG. 1 is mounted.
  • the package has a lead frame 4, 5, a mold 6 which fixes the lead frames 4, 5 and forms a recess 7.
  • the semiconductor light emitting element 1 semiconductor light emitting element chip
  • the encapsulant 1000 fills the recess 7 so as to cover the semiconductor light emitting element chip 1.
  • the encapsulant 1000 comprises a phosphor.
  • the substrate 100 is placed below, and since the thickness of the substrate 100 reaches 80 to 150 um, the active layer 400 for generating light is placed at a higher position, and thus, in the recess 7. In this case, the light can be emitted evenly throughout, and when the phosphor 1000 is provided in the encapsulant 1000, the phosphor can be excited well.
  • the substrate 100 faces upward, so that the active layer 400 that generates light is located within a range not exceeding 20 ⁇ m from the bottom of the package, and concave.
  • the encapsulant 1000 may uniformly cover the semiconductor light emitting device chip as shown in FIG. 4, rather than forming an encapsulant using a dispenser as shown in FIG. 8. The plan should be considered.
  • FIG 40 is a view showing an example of a conventional LED package, wherein the LED package is formed in a lens-shaped encapsulation portion to cover the substrate 11, the LED chip 12 and the LED chip 12, the circuit pattern is formed, that is The lens 13 is provided.
  • FIG. 41 is a view showing a conventional lens forming method, and includes a lens forming mold 15 having a cavity 14 corresponding to the shape of a lens 13 on a substrate 11 on which an LED chip 12 is fixed.
  • the liquid encapsulant is injected through the injection hole 16 provided in the lens forming mold 15, and then the lens 13 is formed by curing the encapsulant.
  • Such a lens forming method is a situation that the manufacturing cost is expensive due to the need for an expensive lens forming mold (15).
  • an according to one aspect of the present disclosure includes a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, a first semiconductor layer, and a first semiconductor layer.
  • An active layer interposed between the two semiconductor layers and generating light by recombination of electrons and holes, a first electrode electrically connected to the first semiconductor layer, and a second electrode electrically connected to the second semiconductor layer, and A semiconductor light emitting device chip having a first electrode and a second electrode disposed below;
  • a first encapsulation unit positioned around the semiconductor light emitting device chip at a side where the first electrode and the second electrode are located; And a second encapsulation part covering the first encapsulation part and the semiconductor light emitting device chip.
  • the first semiconductor layer having the first conductivity, the second semiconductor layer having the second conductivity different from the first conductivity, and the first semiconductor layer;
  • a semiconductor having an active layer interposed between the second semiconductor layers and generating light by recombination of electrons and holes, a first electrode electrically connected to the first semiconductor layer, and a second electrode electrically connected to the second semiconductor layer Fixing the light emitting device chip onto the plate such that the first electrode and the second electrode are located below; Forming a first encapsulation portion to cover an upper surface of a plate around the semiconductor light emitting device chip; Forming a second encapsulation portion to cover the first encapsulation portion and the semiconductor light emitting device chip; And cutting the first encapsulation part and the second encapsulation part together along the boundary of the semiconductor light emitting device.
  • a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer An active layer interposed between the second semiconductor layer and the second semiconductor layer to generate light by recombination of electrons and holes, a first electrode electrically connected to the first semiconductor layer, and a second electrode electrically connected to the second semiconductor layer.
  • an insulating portion and a first conductive portion and a second conductive portion electrically insulated by the insulating portion each having an upper surface and a lower surface opposing the upper surface, wherein the insulating portion is from the upper surface to the lower surface.
  • a semiconductor light emitting device chip having a first electrode electrically connected to the first semiconductor layer and a second electrode electrically connected to the second semiconductor layer, on the plate disc such that the first electrode and the second electrode are located below.
  • a method of manufacturing a light emitting device is provided.
  • a first semiconductor layer having a first conductivity a second semiconductor layer having a second conductivity different from the first conductivity, and interposed between the first semiconductor layer and the second semiconductor layer, and a semiconductor light emitting device chip comprising an active layer generating light by recombination of a hole, a first electrode electrically connected to a first semiconductor layer, and a second electrode electrically connected to a second semiconductor layer.
  • a method of manufacturing a semiconductor light emitting device is provided.
  • FIG. 1 is a view showing an example of a conventional semiconductor light emitting device (Lateral Chip),
  • FIG. 2 is a view showing another example (flip chip) of a conventional semiconductor light emitting device
  • FIG. 3 is a view showing another example of a conventional semiconductor light emitting device (Vertical Chip)
  • FIG. 4 is a view showing an example of a semiconductor light emitting device shown in US Patent No. 6,650,044;
  • FIG. 5 is a view showing still another example of a conventional semiconductor light emitting device
  • 6 and 7 are views showing an example of a method of manufacturing a semiconductor light emitting device shown in US Patent No. 6,650,044;
  • FIG. 8 is a view showing another example of a conventional semiconductor light emitting device
  • FIG. 9 illustrates an example of a semiconductor light emitting device according to the present disclosure
  • FIG. 10 illustrates another example of a semiconductor light emitting device according to the present disclosure
  • FIG. 11 illustrates another example of a semiconductor light emitting device according to the present disclosure
  • FIG. 12 illustrates another example of a semiconductor light emitting device according to the present disclosure
  • FIG. 13 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 20 is a view showing another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • FIG. 21 illustrates another example of a semiconductor light emitting device according to the present disclosure
  • FIG. 22 is a partially exploded view of the semiconductor light emitting device of FIG. 21;
  • FIG. 23 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 24 is a partially exploded view of the semiconductor light emitting device of FIG. 23;
  • 25 is a diagram illustrating an example of a semiconductor light emitting device according to the present disclosure.
  • 26 to 31 are views illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • FIG. 33 is a partially exploded view of the semiconductor light emitting device of FIG. 32;
  • 35 is a partially exploded view of the semiconductor light emitting device of FIG. 34;
  • FIG 36 illustrates another example of the semiconductor light emitting device according to the present disclosure.
  • FIG. 37 is a view showing still another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 38 is an exploded view of a portion of the semiconductor light emitting device of FIG. 37; FIG.
  • 40 is a view showing an example of a conventional LED package
  • 41 is a view showing a conventional lens forming method
  • 42 to 48 are views illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • 49 and 50 illustrate another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • 51 and 52 illustrate still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure
  • FIG. 9 is a view showing an example of a semiconductor light emitting device according to the present disclosure
  • FIG. 10 is a view showing another example of a semiconductor light emitting device according to the present disclosure
  • FIG. 11 is still another view of a semiconductor light emitting device according to the present disclosure
  • 12 is a diagram illustrating another example of a semiconductor light emitting device according to the present disclosure
  • FIG. 13 is a diagram illustrating another example of a semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device includes a plate 110, a semiconductor light emitting device chip 150, a first encapsulation part 160, and a second encapsulation part 170.
  • the plate 110 includes an insulating portion 113 and a first conductive portion 111 and a second conductive portion 112 disposed to face side surfaces with the insulating portion 113 interposed therebetween.
  • the plate 110 has an upper surface 116 and a lower surface 117 opposite the upper surface 116.
  • the insulating portion 113 positioned between the first conductive portion 111 and the second conductive portion 112 extends from the upper surface 116 to the lower surface 117, thus, the first conductive portion 111 and the second conductive portion.
  • the part 112 is electrically insulated by the insulating part 113. As such, the plate 110 may be viewed as a metal substrate as a whole.
  • the material of the first conductive part 111 and the second conductive part 112 is not particularly limited as long as it is a conductive metal or a conductive semiconductor.
  • Such materials include materials such as W, Mo, Ni, Al, Zn, Ti, Cu, and Si. And an alloy form including at least one of them.
  • Al is suitable as an example in consideration of electrical conductivity, thermal conductivity, reflectance, and the like.
  • a nonmetallic material may also be used as long as it has conductivity.
  • the insulating portion 113 is made of an insulating material of white, colored or transparent.
  • the insulating part 113 may be made of an insulating adhesive having adhesiveness.
  • the insulating portion 113 serves to electrically insulate the first conductive portion 111 and the second conductive portion 112, as well as the first conductive portion 111 and the second conductive portion when forming the plate 110. Bonding 112 to each other may also play a role.
  • the plate 110 may have a mirrored upper surface 116, in which case the upper surface 116 of the plate 110 has a higher reflectance.
  • the plate 110 is to provide a high reflectance, and instead of using the upper surface 116 of the plate 110 as it is or without mirror surface treatment, as shown in FIG. 10, the first conductive portion ( The Ag layer 114 may be further formed to cover the upper surfaces of the 111 and the second conductive portion 112.
  • the semiconductor light emitting device chip 150 may be a light emitting diode (LED) and may be provided in the form of a flip chip illustrated in FIGS. 2, 4, and 5.
  • the semiconductor light emitting device chip 150 may include a first semiconductor layer having a first conductivity (eg, n-type) (see a conventional drawing), and a second semiconductor layer having a second conductivity (eg, p-type) different from the first conductivity ( Prior art drawings), an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes (see conventional drawings), and a first electrode 151 electrically connected to the first semiconductor layer. And a second electrode 152 electrically connected to the second semiconductor layer.
  • the semiconductor light emitting device chip 150 is disposed such that the first electrode 151 and the second electrode 152 are disposed below the upper surface 116 of the plate 110.
  • the semiconductor light emitting device chip 150 may also include a sapphire substrate positioned opposite to the first electrode 151 and the second electrode 152, that is, on the top.
  • the semiconductor light emitting device chip 150 is positioned over the insulating portion 113 at the upper surface 116 side of the plate 110.
  • the semiconductor light emitting device chip 150 is in contact with the first conductive part 111 and the second conductive part 112 over a large area, and thus heat generated in the semiconductor light emitting device chip 150 is transferred through the plate 110. Can be effectively released.
  • the semiconductor light emitting device has a structure in which the plate 110 is omitted, that is, the semiconductor light emitting device chip 150, the first encapsulation part 160, and the second encapsulation part 170. It may be made of a structure containing only). In this case, the first electrode 151 and the second electrode 152 are exposed under the semiconductor light emitting device.
  • the first encapsulation part 160 is formed to cover the top surface 116 of the plate 110 around the semiconductor light emitting device chip 150. That is, the first encapsulation unit 160 is formed to have a predetermined height around the semiconductor light emitting device chip 150.
  • the second encapsulation part 170 may be formed to cover the first encapsulation part 160 and the semiconductor light emitting device chip 150, and may have a conformal appearance. However, the appearance does not necessarily have to be conformal.
  • the first encapsulation unit 160 preferably has a thickness corresponding to the height of the first electrode 151 and the second electrode 152.
  • the heights of the first electrode 151 and the second electrode 152 may have a height within a range of about 2 ⁇ m to 7 ⁇ m, and the first encapsulation portion 160 may also have a height within about 2 ⁇ m to 7 ⁇ m. It will have a determined thickness.
  • the thickness of the first encapsulation unit 160 may be slightly thicker or slightly thinner than the height of the first electrode 151 and the second electrode 152.
  • the first encapsulation unit 160 may be made of a transparent resin such as silicon, and the second encapsulation unit 170 may be made of a transparent resin such as silicon and the phosphor 171. As such, since the first encapsulation unit 160 does not include a phosphor, a cost reduction effect can be obtained by reducing the amount of expensive phosphors used.
  • the first encapsulation unit 160 serves to float the second encapsulation unit 170 by the height of the first electrode 151 and the second electrode 152.
  • the second encapsulation unit 170 including the phosphor 171 is generally subjected to a curing process of about 4 hours to 7 hours at the time of formation, and the phosphor is completely encapsulated during the second encapsulation unit 170. It is not uniformly distributed in, but rather is settled downward. In other words, the phosphor is densely distributed below the second encapsulation unit 170, and the light is distributed more sparsely.
  • the phosphor 171 is settled from the periphery of the semiconductor light emitting device chip 150 to the bottom to form the semiconductor light emitting device chip 150. It is densely distributed in a region below the plurality of semiconductor layers. In this case, the phosphors that do not meet the blue light emitted from the side surfaces of the plurality of semiconductor layers and the sapphire substrate increase, and color coordinate deviation may occur depending on the viewing direction.
  • the second encapsulation part 170 is increased by the thickness of the first encapsulation part 160, and the phosphor 171 included in the second encapsulation part 170 has the first encapsulation part 160 around the semiconductor light emitting device chip 150. It is distributed in the area above). That is, the phosphor 171 is distributed in a region in which light facing the side surfaces of the plurality of semiconductor layers and the sapphire substrate is emitted. Accordingly, the blue light emitted from the side surfaces of the plurality of semiconductor layers and the sapphire substrate may meet with more phosphors 171, thereby improving emission characteristics and increasing the efficiency of the phosphors.
  • the third encapsulation part 180 formed between the upper surface 156 and the second encapsulation part 170 of the semiconductor light emitting device chip 150 may be formed. It may further include. Like the first encapsulation unit 160, the third encapsulation unit 180 may be made of a transparent resin such as silicon. Since the third encapsulation unit 180 also does not include a phosphor, a cost reduction effect can be obtained by reducing the amount of expensive phosphors used.
  • the third encapsulation part 180 may have a constant thickness as shown in FIG. 12, but may be formed to have a convex cross-sectional shape as shown in FIG. 13. When the third encapsulation part 180 has a convex cross-sectional shape, an improvement in light extraction efficiency can be expected by the lens effect.
  • the semiconductor light emitting device as described above may be manufactured by the following method.
  • FIGS. 14 to 19 are diagrams showing an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • the laminated body 105 is prepared by repeatedly laminating
  • Such a laminate 105 is cut and the insulating portions 113 'made of the insulating adhesive 103 and the conductive portions 111' and 112 'made of the conductive plate 101 are repeated as shown in FIG.
  • the plate 110 ′ of the disc shape is formed.
  • the insulating portion 113 ′ is positioned between the conductive portion 111 ′ and the conductive portion 112 ′, and two adjacent conductive portions 111 ′ and 112 ′ are insulated from each other. 113 ') electrically insulated.
  • the plate 110 ' includes an upper surface 116' and a lower surface 117 'opposite the upper surface 116', and the insulating portion 113 'is lowered from the upper surface 116' of the plate 110 '. (117 ').
  • the semiconductor light emitting device chip 150 is fixed on the plate 110 ′ prepared as described above.
  • the semiconductor light emitting device chip 150 is disposed such that the first electrode 151 and the second electrode 152 are disposed below the upper surface 116 ′ of the plate 110 ′.
  • the semiconductor light emitting device chip 150 is positioned over the insulating portion 113 ′.
  • the first electrode 151 is bonded to the upper surface 116 ′ of the conductive portion 111 ′ on the left side of the insulating portion 113 ′, and the second electrode ( 152 is bonded to the upper surface 116 ′ of the conductive portion 112 ′ on the right side of the insulating portion 113.
  • Such bonding may be performed using a conductive adhesive such as Ag paste, or various methods (eutectic, Au stud bonding, etc.) known in the semiconductor light emitting device field may be used.
  • the first encapsulation portion 160 ′ is formed to cover the top surface 116 ′ of the plate 110 ′ around the semiconductor light emitting device chip 150.
  • the third encapsulation part 180 may be simultaneously formed to cover the top surfaces 156 of all the semiconductor light emitting device chips 150.
  • the first encapsulation part 160 ′ and the third encapsulation part 180 may be formed by spraying a liquid transparent resin on the upper surface side of the plate 110 ′ by spraying. Through such a spray method, the first encapsulation portion 160 ′ may be formed to have a thin thickness within a range of 2 ⁇ m to 7 ⁇ m.
  • the third encapsulation part 180 may have a constant thickness as shown in FIG. 12, but may have a convex cross-sectional shape as shown in FIG. 13 by surface tension.
  • heat may be applied in the process of forming the first encapsulation part 160 ′ and the third encapsulation part 180 together by a spray method. When the heat is applied in this way, the surface tension is increased, so that the third encapsulation part 180 may have a more convex cross-sectional shape.
  • the resin of the transparent material may be buried on the upper side of the semiconductor light emitting device chip during the injection to form the first encapsulation portion 160 ′ and the third encapsulation portion 180.
  • the second encapsulation part 170 ′ is covered to cover the first encapsulation part 160 ′, the side surface 158 of the semiconductor light emitting device chip 150, and the third encapsulation part 180.
  • the second encapsulation part 170 ′ may include a liquid transparent resin such as silicon and a phosphor.
  • the first encapsulation part 160 ′ and the second encapsulation part 160 ′ cured along a predetermined boundary A of the semiconductor light emitting device on a plane. 170 ') and plate 110' are cut together to form a separate semiconductor light emitting device.
  • the plate 110 ′ in the form of a disc forms the plate 110, and the plate 110 has the insulating portion 113 and the insulating portion 113 interposed therebetween.
  • the first conductive part 111 and the second conductive part 112 insulated by the insulating part 113 are provided.
  • the first conductive part 111 is formed of a part of the conductive part 111 ′ positioned on one side of the insulating part 113 ′ among the conductive parts 111 ′ and 112 ′ included in the plate 110 ′.
  • the second conductive portion 112 may be formed as a part of the conductive portion 112 ′ positioned opposite the conductive portion 111 ′ with the insulating portion 113 ′ therebetween.
  • FIG. 20 is an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • the plate 210 may be formed of a heat resistant tape, a heat resistant sheet, or the like without using the plate 110 ′ as shown in FIG. 15. ) Can be used to manufacture a semiconductor light emitting device.
  • the semiconductor light emitting device chip 150 is fixed to the prepared plate 210 by using an adhesive or the like, and then the first encapsulation part 160 ′ and the third encapsulation part 180 are secured.
  • a second encapsulation portion 170 ' is formed, and when curing is completed, the plate 210 is removed, and after the plate 210 is removed, the first encapsulation portion 160' and the second encapsulation portion 170 'are formed. ) Are cut together to form individual semiconductor light emitting devices.
  • FIG. 21 is a diagram illustrating another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 22 is a diagram partially disassembled and illustrates the semiconductor light emitting device of FIG. 21.
  • the semiconductor light emitting device may further include a non-conductive reflective film 130 covering the insulating portion 113 between the plate 110 and the semiconductor light emitting device chip 150.
  • the upper surface 116 of the plate 110 is a portion on which the semiconductor light emitting device chip 150 is placed, and the insulating portion 113 constituting the plate 110 is also partially exposed to the upper surface 116.
  • the portion exposed to the upper surface 116 of the plate 110 of the insulating portion 113 is a portion exposed to strong light emitted from the semiconductor light emitting device chip 150, and is vulnerable to discoloration and discoloration.
  • the insulation 113 is discolored or discolored, the reflection efficiency on the upper surface 116 of the plate 110 of light emitted from the semiconductor light emitting device chip 150 may be reduced.
  • the non-conductive reflective film 130 is to improve the reflection efficiency decrease due to discoloration and discoloration of the insulating part 113, and is formed to cover the insulating part 113 on the upper surface 116 side of the plate 110. do.
  • a non-conductive reflecting film 130 is insulated from the upper surface side of the plate 110 'before fixing the semiconductor light emitting device chip 150 to the upper surface side of the disk-shaped plate 110'. And may be formed in a manner to cover 113 '.
  • the non-conductive reflecting film 130 covers the insulating part 113 to prevent discoloration and discoloration of the insulating part 113, thereby preventing the reduction of reflection efficiency on the upper surface 116 of the plate 110, and also the non-conductive reflecting film 130. )
  • the reflection efficiency improvement effect can be obtained by itself.
  • the nonconductive reflecting film 130 functions as a reflecting film, but is preferably made of a light transmitting material to prevent absorption of light.
  • the nonconductive reflective film 150 may be made of a transparent dielectric material such as SiO x , TiO x , Ta 2 O 5 , MgF 2 , SiN, SiON, Al 2 O 3, or the like.
  • the non-conductive reflective film 130 may be, for example, a single dielectric film composed of a transparent dielectric material such as SiO x , TiO x, or the like, and a plurality of heterogeneous dielectric films having different refractive indices (eg, SiO 2 / TiO 2 , SiO 2 / Ta 2 O 5 , SiO 2 / TiO 2 / Ta 2 O 5, etc.), preferably with a single distributed Bragg Reflector (DBR) or dielectric film, for example a combination of SiO 2 and TiO 2 It may be of various structures such as a combination of Bragg reflectors.
  • DBR distributed Bragg Reflector
  • the distributed Bragg reflector can reflect a greater amount of light and can be designed for a specific wavelength, effectively reflecting the wavelength of light generated. Therefore, when the nonconductive reflecting film 130 includes a distributed Bragg reflector, the reflection efficiency can be further improved.
  • the distributed Bragg reflector may have a repeating laminated structure composed of a combination of TiO 2 / SiO 2 , for example, and may be physical vapor deposition (PVD), and among them, electron beam evaporation or sputtering. It may be formed by sputtering or thermal evaporation.
  • each layer is designed to basically have an optical thickness of 1/4 of a given wavelength, but the effect on the incident angle of light Optimal design considering the wavelengths of light (blue, green, yellow, red, etc.) that can occur in the package, does not require that the optical thickness of each layer is exactly 1/4, and the number of combinations is 4 to 20 pairs. (pairs) is appropriate. This is because if the number of combinations is too small, the reflection efficiency of the distributed Bragg reflector is reduced, and if the number of combinations is too large, the thickness becomes excessively thick.
  • each layer is basically designed to have an optical thickness of 1/4 of a given wavelength, but may be designed to have an optical thickness greater than 1/4 of a given wavelength, depending on the wavelength band under consideration.
  • the distributed Bragg reflector may be designed with combinations of TiO 2 layers / SiO 2 layers with different optical thicknesses.
  • the distributed Bragg reflector may include a combination of a plurality of TiO 2 layers / SiO 2 layers that are repeatedly stacked, and the combination of a plurality of TiO 2 layers / SiO 2 layers may have different optical thicknesses, respectively.
  • the plate 110 preferably has a mirror-treated upper surface 116.
  • the first conductive portion 111 and the second conductive portion 112 constituting the plate 110 are made of Al, and the mirror surface treatment is performed by a method such as polishing, the plate 110 is formed.
  • the top surface 116 has a high reflectance.
  • the mirror surface treatment of the plate 110 may be performed by mirror-processing the upper surface 116 of the plate 110 ′ in the form of a disc prior to the formation of the non-conductive reflective film 130.
  • the plate 110 may include an Ag layer 114 having a high reflectance covering the upper surfaces of the first conductive part 111 and the second conductive part 112 made of Al.
  • the Ag layer 114 may be formed by a method such as deposition.
  • the upper surface 116 of the plate 110 has a high reflectance even if the mirror surface treatment is omitted.
  • the reflection efficiency decrease due to the discoloration or discoloration of the insulation portion 113 is reduced.
  • the area of the plate 110 that is prevented and covered by the non-conductive reflecting film 130 has a high reflectivity by the non-conductive reflecting film 130 itself, and also in the case of the region not covered by the non-conductive reflecting film 130.
  • the semiconductor light emitting device has an improved reflection efficiency.
  • the semiconductor light emitting device chip 150 is positioned over the non-conductive reflective film 130.
  • the first electrode 151 is bonded to the first conductive portion 111 on the left side of the non-conductive reflective film 130
  • the second electrode 152 is the non-conductive reflective film.
  • 130 is bonded to the second conductive portion 112 on the right side. Therefore, the non-conductive reflective film 130 is positioned between the first electrode 151 and the second electrode 152 on the upper surface 116 of the plate 110.
  • the first encapsulation part 160 is formed on the upper surface of the plate 110 around the semiconductor light emitting device chip 150, and the non-conductive reflective film exposed to the semiconductor light emitting device chip 150. It is formed to cover the upper surface of the 130 and the upper surface of the semiconductor light emitting device chip 150.
  • FIG. 23 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 24 is a diagram partially disassembled and illustrates the semiconductor light emitting device of FIG. 23.
  • the non-conductive reflective film 130 may be formed to cover the entire upper surface 116 of the plate 110.
  • the first electrode 151 and the second electrode 152 may be electrically connected to the first conductive part 111 and the second conductive part 112, respectively.
  • the first through hole 121 partially exposes the first conductive portion 111 and the second through hole 122 partially exposes the second conductive portion 112.
  • the first through hole 121 and the second through hole 122 may be provided with the first electrode 151 and the second electrode 152 so that the first electrode 151 and the second electrode 152 can be inserted, respectively.
  • the plate 110 includes a mirror-treated upper surface 116 or an Ag layer 114, and the non-conductive reflecting film (on the upper surface 116 or Ag layer 114 of such mirror-treated plate 110)
  • the reflection is equivalent to the non-conductive reflective film 130 having a relatively thin thickness, compared to the case where the non-conductive reflective film 130 is formed on the upper surface 116 of the non-mirror plate 110.
  • Efficiency can be achieved. That is, the non-conductive reflective film 130 can be made thin by mirror-processing the top surface 116 of the plate 110 or by providing the Ag layer 114.
  • the first encapsulation unit 160 is exposed to the periphery of the semiconductor light emitting device chip 150. Is formed to cover the top surface of the semiconductor light emitting device chip 150 and the top surface of the semiconductor light emitting device chip 150, and the thickness of the first encapsulation portion 160 may be as thin as the thickness of the non-conductive reflective film 130.
  • FIG. 25 is a view showing an example of a semiconductor light emitting device according to the present disclosure
  • FIG. 26 is a view showing another example of a semiconductor light emitting device according to the present disclosure
  • FIG. 27 is still another view of a semiconductor light emitting device according to the present disclosure It is a figure which shows an example.
  • the semiconductor light emitting device includes a plate 110, a semiconductor light emitting device chip 150, an encapsulation unit 170, and an optical plate 190.
  • the plate 110 includes an insulating portion 113 and a first conductive portion 111 and a second conductive portion 112 disposed to face side surfaces with the insulating portion 113 interposed therebetween.
  • the plate 110 has an upper surface 116 and a lower surface 117 opposite the upper surface 116.
  • the insulating portion 113 positioned between the first conductive portion 111 and the second conductive portion 112 extends from the upper surface 116 to the lower surface 117, thus, the first conductive portion 111 and the second conductive portion.
  • the part 112 is electrically insulated by the insulating part 113.
  • the material of the first conductive part 111 and the second conductive part 112 is not particularly limited as long as it is a conductive metal or a conductive semiconductor.
  • Such materials include materials such as W, Mo, Ni, Al, Zn, Ti, Cu, and Si. And an alloy form including at least one of them.
  • Al is suitable as an example in consideration of electrical conductivity, thermal conductivity, reflectance, and the like.
  • a nonmetallic material may also be used as long as it has conductivity.
  • the insulating portion 113 is made of an insulating material of white, colored or transparent.
  • the insulating part 113 may be made of an insulating adhesive having adhesiveness.
  • the insulating portion 113 serves to electrically insulate the first conductive portion 111 and the second conductive portion 112, as well as the first conductive portion 111 and the second conductive portion when forming the plate 110. The role of bonding the 112 to each other is also performed.
  • the plate 110 may have a mirrored upper surface 116, in which case the upper surface 116 of the plate 110 has a higher reflectance.
  • the plate 110 is to provide a high reflectance, and instead of using the upper surface 116 of the plate 110 as it is without surface treatment or mirror surface treatment, as shown in FIG.
  • the Ag layer 114 may be further formed to cover the upper surfaces of the 111 and the second conductive portion 112.
  • the semiconductor light emitting device chip 150 may be a light emitting diode (LED) and may be provided in the form of a flip chip illustrated in FIGS. 2, 4, and 5.
  • the semiconductor light emitting device chip 150 may include a first semiconductor layer having a first conductivity (eg, n-type) (see a conventional drawing), and a second semiconductor layer having a second conductivity (eg, p-type) different from the first conductivity ( Prior art drawings), an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes (see conventional drawings), and a first electrode 151 electrically connected to the first semiconductor layer. And a second electrode 152 electrically connected to the second semiconductor layer.
  • the semiconductor light emitting device chip 150 is disposed such that the first electrode 151 and the second electrode 152 are disposed below the upper surface 116 of the plate 110.
  • the semiconductor light emitting device chip 150 may also include a sapphire substrate positioned opposite to the first electrode 151 and the second electrode 152, that is, on the top.
  • the semiconductor light emitting device chip 150 is positioned over the insulating portion 113 at the upper surface 116 side of the plate 110.
  • the semiconductor light emitting device chip 150 is in contact with the first conductive part 111 and the second conductive part 112 over a large area, and thus heat generated in the semiconductor light emitting device chip 150 is transferred through the plate 110. Can be effectively released.
  • the semiconductor light emitting device includes a structure in which the plate 110 is omitted, that is, only the semiconductor light emitting device chip 150, the encapsulation unit 170, and the optical plate 190, as shown in FIG. 27. It may be made of a structure. In this case, the first electrode 151 and the second electrode 152 are exposed under the semiconductor light emitting device.
  • the encapsulation unit 170 is formed to cover the periphery and the upper portion of the semiconductor light emitting device chip 150 and is formed to have a conformal appearance.
  • the encapsulation unit 170 may include a transparent resin and a phosphor.
  • the optical plate 190 is fixed to the upper surface side of the encapsulation unit 170 and is formed as an uneven surface 191 that changes the path of light.
  • the uneven surface may be any one of a concave micro lens pattern, a convex micro lens pattern, a concave and convex mixed micro lens pattern, a prism shape pattern, and a Fresnel lens type pattern.
  • the above patterns constituting the uneven surface 191 may have a regular arrangement or random arrangement.
  • the uneven surface 191 is formed through nano patterning on the upper surface side of the optical plate 190.
  • the optical plate 190 is preferably made of a material having excellent transmittance to light in the visible ray region, and may contain a phosphor.
  • the optical plate 190 may provide an effect of improving light extraction efficiency through the uneven surface 191, and may also perform a filter and a scatter function, and further, the uneven surface 191 may be exposed.
  • the light path can be controlled.
  • the semiconductor light emitting device as described above may be manufactured by the following method.
  • 28 to 33 illustrate examples of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • the laminated body 105 is prepared by repeatedly laminating
  • the laminate 105 is cut and the insulating portions 113 'made of the insulating adhesive 103 and the conductive portions 111' and 112 'made of the conductive plate 101 are repeated.
  • the plate 110 ′ of the disc shape is formed.
  • the insulating portion 113 ′ is positioned between the conductive portion 111 ′ and the conductive portion 112 ′, and two adjacent conductive portions 111 ′ and 112 ′ are insulated from each other. 113 ') electrically insulated.
  • the plate 110 ' includes an upper surface 116' and a lower surface 117 'opposite the upper surface 116', and the insulating portion 113 'is lowered from the upper surface 116' of the plate 110 '. (117 ').
  • the semiconductor light emitting device chip 150 is fixed as shown in FIG.
  • the semiconductor light emitting device chip 150 is disposed such that the first electrode 151 and the second electrode 152 are disposed below the upper surface 116 ′ of the plate 110 ′.
  • the semiconductor light emitting device chip 150 is positioned over the insulating portion 113 ′.
  • the first electrode 151 is bonded to the upper surface 116 ′ of the conductive portion 111 ′ on the left side of the insulating portion 113 ′, and the second electrode ( 152 is bonded to the upper surface 116 ′ of the conductive portion 112 ′ on the right side of the insulating portion 113.
  • Such bonding may be performed using Ag paste, or various methods (eutectic, Au stud bonding, etc.) known in the semiconductor light emitting device field may be used.
  • the sealing part 170 ' is formed so that the semiconductor light emitting element chip 150 may be covered by the upper surface 116' side of the plate 101 '.
  • the encapsulation portion 170 ′ may include a liquid transparent resin such as silicon and a phosphor.
  • the optical plate disc 190' is attached to the upper surface of the encapsulation portion 170 'as shown in FIG.
  • the optical plate disc 190 ′ has an uneven surface 191 that changes the path of light.
  • the uneven surface 191 may be formed through NATO patterning or the like.
  • the optical plate disc 190 ′, the cured encapsulation portion 170 ′, and the plate 110 ′ are cut together along a predetermined boundary A of the semiconductor light emitting element on a plane, respectively.
  • the semiconductor light emitting device is completed.
  • the plate-shaped plate 110 ′ constitutes a plate 110, and the plate 110 has an insulating portion 113 and an insulating portion 113 interposed therebetween.
  • the first conductive part 111 and the second conductive part 112 insulated by the insulating part 113 are provided.
  • the first conductive part 111 is formed of a part of the conductive part 111 ′ positioned on one side of the insulating part 113 ′ among the conductive parts 111 ′ and 112 ′ included in the plate 110 ′.
  • the second conductive part 112 may be formed as a part of the conductive part 112 ′ which is opposite to the conductive part 111 ′ with the insulating part 113 ′ interposed therebetween.
  • FIG. 34 is an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • the plate 210 may be made of a heat resistant tape, a heat resistant sheet, or the like without using the plate 110 ′ as shown in FIG. 29. ) Can be used to manufacture a semiconductor light emitting device.
  • the semiconductor light emitting device chip 150 is fixed by using an adhesive or the like on the prepared plate 210, and then an encapsulation part 170 ′ is formed, and the encapsulation part 170 which is hardened is completed.
  • the optical plate disc 190 ' is attached on the'), and then the plate 210 is removed, and after the plate 210 is removed, the encapsulation portion 170 'and the optical plate disc 190' are cut together, The individual semiconductor light emitting elements are completed.
  • FIG. 35 is a diagram illustrating another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 36 is a diagram partially disassembled and illustrates the semiconductor light emitting device of FIG. 35.
  • the semiconductor light emitting device may further include a non-conductive reflective film 130 covering the insulating portion 113 between the plate 110 and the semiconductor light emitting device chip 150.
  • the upper surface 116 of the plate 110 is a portion on which the semiconductor light emitting device chip 150 is placed, and the insulating portion 113 constituting the plate 110 is also partially exposed to the upper surface 116.
  • the portion exposed to the upper surface 116 of the plate 110 of the insulating portion 113 is a portion exposed to strong light emitted from the semiconductor light emitting device chip 150, and is vulnerable to discoloration and discoloration.
  • the insulation 113 is discolored or discolored, the reflection efficiency on the upper surface 116 of the plate 110 of light emitted from the semiconductor light emitting device chip 150 may be reduced.
  • the non-conductive reflective film 130 is to improve the reflection efficiency decrease due to discoloration and discoloration of the insulating part 113, and is formed to cover the insulating part 113 on the upper surface 116 side of the plate 110. do.
  • a non-conductive reflecting film 130 is insulated from the upper surface side of the plate 110 'before fixing the semiconductor light emitting device chip 150 to the upper surface side of the disk-shaped plate 110'. And may be formed in a manner to cover 113 '.
  • the non-conductive reflecting film 130 covers the insulating part 113 to prevent discoloration and discoloration of the insulating part 113, thereby preventing the reduction of reflection efficiency on the upper surface 116 of the plate 110, and also the non-conductive reflecting film 130. )
  • the reflection efficiency improvement effect can be obtained by itself.
  • the nonconductive reflecting film 130 functions as a reflecting film, but is preferably made of a light transmitting material to prevent absorption of light.
  • the nonconductive reflective film 150 may be made of a transparent dielectric material such as SiO x , TiO x , Ta 2 O 5 , MgF 2 , SiN, SiON, Al 2 O 3, or the like.
  • the non-conductive reflective film 130 may be, for example, a single dielectric film composed of a transparent dielectric material such as SiO x , TiO x, or the like, and a plurality of heterogeneous dielectric films having different refractive indices (eg, SiO 2 / TiO 2 , SiO 2 / Ta 2 O 5 , SiO 2 / TiO 2 / Ta 2 O 5, etc.), preferably with a single distributed Bragg Reflector (DBR) or dielectric film, for example a combination of SiO 2 and TiO 2 It may be of various structures such as a combination of Bragg reflectors.
  • DBR distributed Bragg Reflector
  • the distributed Bragg reflector can reflect a greater amount of light and can be designed for a specific wavelength, effectively reflecting the wavelength of light generated. Therefore, when the nonconductive reflecting film 130 includes a distributed Bragg reflector, the reflection efficiency can be further improved.
  • the distributed Bragg reflector may have a repeating laminated structure composed of a combination of TiO 2 / SiO 2 , for example, and may be physical vapor deposition (PVD), and among them, electron beam evaporation or sputtering. It may be formed by sputtering or thermal evaporation.
  • each layer is designed to basically have an optical thickness of 1/4 of a given wavelength, but the effect on the incident angle of light Optimal design considering the wavelengths of light (blue, green, yellow, red, etc.) that can occur in the package, does not require that the optical thickness of each layer is exactly 1/4, and the number of combinations is 4 to 20 pairs. (pairs) is appropriate. This is because if the number of combinations is too small, the reflection efficiency of the distributed Bragg reflector is reduced, and if the number of combinations is too large, the thickness becomes excessively thick.
  • each layer is basically designed to have an optical thickness of 1/4 of a given wavelength, but may be designed to have an optical thickness greater than 1/4 of a given wavelength, depending on the wavelength band under consideration.
  • the distributed Bragg reflector may be designed with combinations of TiO 2 layers / SiO 2 layers with different optical thicknesses.
  • the distributed Bragg reflector may include a combination of a plurality of TiO 2 layers / SiO 2 layers that are repeatedly stacked, and the combination of a plurality of TiO 2 layers / SiO 2 layers may have different optical thicknesses, respectively.
  • the plate 110 preferably has a mirror-treated upper surface 116.
  • the first conductive portion 111 and the second conductive portion 112 constituting the plate 110 are made of Al, and the mirror surface treatment is performed by a method such as polishing, the plate 110 is formed.
  • the top surface 116 has a high reflectance.
  • Such a mirror surface treatment of the plate may be performed by mirror treating the upper surface 116 of the plate 110 ′ prior to the formation of the non-conductive reflective film 130.
  • the plate 110 may include an Ag layer 114 having a high reflectance covering the upper surfaces of the first conductive part 111 and the second conductive part 112 made of Al.
  • the Ag layer 114 may be formed by a method such as deposition.
  • the upper surface 116 of the plate 110 has a high reflectance even if the mirror surface treatment is omitted.
  • the reflection efficiency decrease due to the discoloration or discoloration of the insulation portion 113 is reduced.
  • the area of the plate 110 that is prevented and covered by the non-conductive reflecting film 130 has a high reflectivity by the non-conductive reflecting film 130 itself, and also in the case of the region not covered by the non-conductive reflecting film 130.
  • the upper surface 116 has an improved reflectance by mirror treatment, so that the semiconductor light emitting device has a further improved reflection efficiency.
  • the semiconductor light emitting device chip 150 is positioned over the non-conductive reflective film 130.
  • the first electrode 151 is bonded to the first conductive portion 111 on the left side of the non-conductive reflective film 130
  • the second electrode 152 is the non-conductive reflective film.
  • 130 is bonded to the second conductive portion 112 on the right side. Therefore, the non-conductive reflective film 130 is positioned between the first electrode 151 and the second electrode 152 on the upper surface 116 of the plate 110.
  • FIG. 37 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure
  • FIG. 38 is a diagram partially disassembled and illustrates the semiconductor light emitting device of FIG. 37.
  • the non-conductive reflective film 130 may be formed to cover the entire upper surface 116 of the plate 110.
  • the first electrode 151 and the second electrode 152 may be electrically connected to the first conductive part 111 and the second conductive part 112, respectively.
  • the first through hole 121 partially exposes the first conductive portion 111 and the second through hole 122 partially exposes the second conductive portion 112.
  • the first through hole 121 and the second through hole 122 may be provided with the first electrode 151 and the second electrode 152 so that the first electrode 151 and the second electrode 152 can be inserted, respectively.
  • the plate 110 includes a mirror-treated upper surface 116 or an Ag layer 114, and the non-conductive reflecting film (on the upper surface 116 or Ag layer 114 of such mirror-treated plate 110)
  • the reflection is equivalent to the non-conductive reflective film 130 having a relatively thin thickness, compared to the case where the non-conductive reflective film 130 is formed on the upper surface 116 of the non-mirror plate 110.
  • Efficiency can be achieved. That is, the non-conductive reflective film 130 can be made thin by mirror-processing the top surface 116 of the plate 110 or by providing the Ag layer 114.
  • FIG. 39 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure.
  • the semiconductor light emitting device chip 150 ′ a lateral chip of the type illustrated in FIG. 1 is used.
  • the semiconductor light emitting device chip 150 ′ is disposed such that the first electrode 151 ′ and the second electrode 152 ′ are positioned above.
  • the semiconductor light emitting device chip 150 ′ is positioned over the insulating portion 113.
  • the first electrode 151 ′ is connected to the first conductive part 111 by a wire bonding method
  • the second electrode 152 ′ is connected to the second conductive part 112 by a wire bonding method.
  • the first electrode 151 ′ is electrically connected to the first conductive portion 111 by the wire 156, and the second electrode 152 ′ is connected by the wire 157. It is electrically connected to the second conductive portion 112.
  • the first electrode 151 and the second electrode 152 have a first through hole 121 as shown in FIG. 38.
  • the second through hole 122 may be connected to the first conductive part 111 and the second conductive part 112 by wire bonding.
  • the semiconductor light emitting device chip 150 ′ when fixing on the plate 110, the semiconductor light emitting device chip 150 ′ may be disposed so as not to span the insulating portion 113. In this case, only the semiconductor light emitting device chip 150 ′ is positioned above one of the first conductive part 111 and the second conductive part 112, and the first electrode 151 ′ is connected to the wire 156. ) Is electrically connected to the first conductive portion 111 by, and the second electrode 152 ′ is electrically connected to the second conductive portion 112 by the wire 157.
  • a vertical chip of the type illustrated in FIG. 3 may also be used.
  • the semiconductor light emitting device chip is positioned on the first conductive part 111 or the second conductive part 112, and one electrode positioned below the semiconductor light emitting device chip is the first conductive part 111 and the second conductive part.
  • the other electrode which is directly or indirectly bonded to any one of the portions 112 and positioned on the semiconductor light emitting device chip, is wire bonded to the other of the first conductive portion 111 and the second conductive portion 112. Bonded in a manner.
  • 42 to 48 are diagrams illustrating an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.
  • the laminated body 105 is prepared by repeatedly laminating
  • the laminate 105 may be formed using a bonding metal layer that enables intermetallic bonding in place of the insulating adhesive 103.
  • the conductive plate 101 may function as an insulating film.
  • the material of the conductive plate 101 is not particularly limited as long as it is a conductive metal or a conductive semiconductor, and materials such as W, Mo, Ni, Al, Zn, Ti, Cu, Si, and the like, and alloy forms including at least one of them.
  • a conductive metal or a conductive semiconductor materials such as W, Mo, Ni, Al, Zn, Ti, Cu, Si, and the like, and alloy forms including at least one of them.
  • Al may be mentioned as a suitable example.
  • the laminate 105 is cut and a plate disc having a structure in which the insulating portion 113 made of the insulating adhesive 103 and the conductive portions 111 and 112 made of the conductive plate 101 are repeated.
  • Form 110 In the plate disc 110, an insulating portion 113 is positioned between the conductive portion 111 and the conductive portion 112, and two adjacent conductive portions 111 and 112 are electrically insulated by the insulating portion 113.
  • the plate disc 110 has an upper surface 116 and a lower surface 117 opposite to the upper surface 116, and the insulation portion 113 extends from the upper surface 116 to the lower surface 117 of the plate 110. .
  • the plate disc 110 may be manufactured by other methods as follows.
  • an anodizable conductive plate 201 such as Al is prepared, and an anti-oxidation mask is provided in the remaining regions except for the region where the insulating portion 113 on the upper surface of the conductive plate 201 is to be formed.
  • Cover 202 Subsequently, an anodizing process is performed to oxidize the portion not covered with the anti-oxidation mask 202, and the anti-oxidation mask 202 is removed after the anodizing process is completed, so that the plate disc as shown in FIG. 110 may be formed.
  • the portion oxidized through the anodizing process becomes the insulating portion 113 of the plate original plate 110, and portions of both sides of the non-oxidized insulating portion 113 form the conductive portion 111 and the conductive portion 112 of the plate original plate 110.
  • the semiconductor light emitting device chip 150 is disposed on the plate original plate 110 prepared as described above.
  • the semiconductor light emitting device chip 150 may be a light emitting diode (LED) and may be a flip chip of the type illustrated in FIGS. 2, 4, and 5.
  • the semiconductor light emitting device chip 150 may include a first semiconductor layer having a first conductivity (eg, n-type) (see a conventional drawing), and a second semiconductor layer having a second conductivity (eg, p-type) different from the first conductivity ( Prior art drawings), an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes (see conventional drawings), and a first electrode 151 electrically connected to the first semiconductor layer.
  • the semiconductor light emitting device chip 150 the first electrode 151 and the second electrode 152 face downward, and the insulating portion 113 is disposed between the first electrode 151 and the second electrode 152. It may be disposed on the upper surface 116 of the plate 110. That is, the semiconductor light emitting device chip 150 is positioned over the insulating portion 113. Specifically, on the upper surface 116 of the plate 110, the first electrode 151 is bonded to the conductive portion 111 on the left side of the insulating portion 113, and the second electrode 152 is on the right side of the insulating portion 113. Is bonded to the conductive portion 112.
  • Such bonding may be performed using Ag paste, or various methods already known in the semiconductor light emitting device art may be used.
  • the semiconductor light emitting device chip 150 is in contact with the conductive parts 111 and the second conductive parts 112 on both sides of the insulating part 113 over a large area. Therefore, when the semiconductor light emitting device chip is completed as a semiconductor light emitting device, Heat generated in 150 may be effectively released.
  • the plate original plate 110 is cut along the boundary A of the semiconductor light emitting element predetermined on a plane, and separated into a plurality of separated plates 210.
  • the separated plate 210 includes a first conductive portion 211 and a second conductive portion 212 facing side surfaces between the insulating portion 213 and the insulating portion 213. Done.
  • the semiconductor light emitting device chip 150 is positioned at the center of the upper surface 216 of the separated plate 210.
  • the first electrode 151 is in a state of being bonded to the first conductive portion 211
  • the second electrode 152 is in a state of being bonded to the second conductive portion 212.
  • the lens forming encapsulant is disposed on the semiconductor light emitting device chip 150 in a state where the separated plate 210 including the semiconductor light emitting device chip 150 is disposed on the hot plate 220. Is dispensed to form the lens 230.
  • the lens 230 is formed to cover the semiconductor light emitting device chip 150 on the separated plate 210.
  • the dispenser 240 for dispensing the lens forming encapsulant is positioned on the semiconductor light emitting device chip 150.
  • the lens 230 is formed in a form in which the encapsulant dispensed is dropped onto the semiconductor light emitting device chip 150 and then spread to the edge of the separated plate 210 and gradually grows.
  • the hot plate 220 provides heat to the separated plate 210.
  • the heat transferred to the plate 210 promotes curing of the dispensed lens forming encapsulant and increases its viscosity, resulting in an increase in the surface tension of the encapsulant. Due to the increased surface tension, the encapsulant which spreads to the edge of the separated plate 210 can no longer spread beyond the edge of the separated plate 210, and thus, at the edge of the upper surface 216 of the separated plate 210. As a result, it is possible to form a lens 230 having an approximately semi-circular cross section that is confined and raised upwardly.
  • the lens forming encapsulant may include a liquid transparent resin such as silicon, and may further contain a phosphor.
  • Silicon used as a lens forming encapsulant is preferably used having a high viscosity within the range of 10000cPs to 20000cPs in order to enable convex lens shape implementation. Alternatively, various silicones with different viscosities may be used.
  • the height of the lens 230 may be adjusted according to the viscosity of the silicon used. For example, when a relatively high viscosity silicon is used, a relatively high height lens 230 may be formed, and when a relatively low viscosity silicon is used, a relatively low height lens 230 may be formed. Will be.
  • the hot plate 220 is preferably controlled at a temperature within the range of 110 ° C to 170 ° C, which is excellent in physical property change characteristics of the lens-forming encapsulant.
  • a temperature within the range of 110 ° C to 170 ° C, which is excellent in physical property change characteristics of the lens-forming encapsulant.
  • silicon used as a lens forming encapsulant
  • it may be difficult to realize the lens shape at 110 °C or less because the effect of viscosity improvement is not great, and cracks may occur in the lens formed at a high temperature of 170 °C or more. It is desirable to be controlled within a certain temperature range, as such may cause lens quality damage.
  • the hot plate 220 should be controlled at a temperature such that at least the lens forming encapsulant such as silicon is beyond the edge of the plate 210 from which the defect is separated.
  • the height of the lens 230 may be adjusted according to the temperature of the hot plate 220.
  • a relatively high height lens 230 may be formed when the hot plate 220 is at a high temperature
  • a relatively low height lens 230 may be formed when the hot plate 220 is at a low temperature. It becomes possible.
  • the hot plate 220 may also be adjusted according to the viscosity of the silicon used as the encapsulant for lens formation. For example, when a relatively high viscosity silicone is used, it can be controlled at a relatively low temperature, and when a relatively low viscosity silicone is used, it can be controlled to a relatively high temperature. As a result, the height of the lens 230 may be adjusted according to the viscosity of the silicon and the temperature of the hot plate.
  • the semiconductor light emitting device remains on the hot plate 220 until the lens 230 is completely cured, and then the semiconductor light emitting device is completely cured. By separating from the hot plate 220, the semiconductor light emitting element is completed.
  • the lens 230 of a certain form by simply maintaining the temperature of the hot plate 220 and maintaining the dispensing speed of the encapsulant constant without using an expensive mold. Will be.
  • 49 and 50 are diagrams illustrating another example of a method of manufacturing the semiconductor light emitting device according to the present disclosure.
  • an encapsulation portion 170 may be formed to cover the plate disc 110 and the semiconductor light emitting device chip 150 and have a planar top surface. Subsequently, a cutting step is performed, wherein the encapsulation part 170 is cut together with the plate disc 110.
  • the encapsulant constituting the encapsulation unit 170 may be different from the encapsulant for lens formation. For example, an encapsulant constituting the encapsulation portion 170 may be a lower viscosity than the encapsulant for lens formation.
  • the separated encapsulation portion 270 covers the plate 210 and the semiconductor light emitting device chip 150, and has a conformal appearance.
  • the semiconductor light emitting device chip 150 is disposed in a state in which the separated plate 210 including the semiconductor light emitting device chip 150 and the separated encapsulation part 270 is disposed on the hot plate 220.
  • the lens 230 is formed by dispensing a lens-forming encapsulant to an upper portion thereof. In this case, the lens 230 is formed on the upper surface 276 of the separated encapsulation 270.
  • the lens 230 is formed in such a way that the lens forming encapsulant, which is dispensed, is dropped onto the encapsulation portion 270 of the upper portion of the semiconductor light emitting device chip 150 and then spreads toward the edge of the separated encapsulation portion 270. Is formed. In this case, the lens 230 is defined by the edge of the upper surface 276 of the separated encapsulation 270.
  • the lens 230 is formed on the separated encapsulation 270 instead of the separated plate 210, so that the outline of the lens 230 is defined by the upper edge of the separated encapsulation 270. Except for the above, it is similar to the method of manufacturing the semiconductor light emitting device as shown in FIG.
  • 51 and 52 are views illustrating still another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure, and do not use the plate disc 110 as shown in FIG.
  • the semiconductor light emitting device may be manufactured using the adhesive sheet 110 ′, which may be formed.
  • the adhesive sheet 110 ' is used in place of the plate disc 110, that the adhesive sheet 210 is removed before the cutting process, and consequently the plate 110 as shown in FIG. Except that a semiconductor light emitting device is formed, it is similar to the method for manufacturing a semiconductor light emitting device.
  • the semiconductor light emitting device chip 150 is fixed using an adhesive or the like on the prepared adhesive sheet 110 ′, and then an encapsulation unit 170 is formed, and when curing is completed, the adhesive sheet is completed.
  • the encapsulation portion 170 is cut along the boundary A of the predetermined semiconductor light emitting device on a plane similar to that shown in FIG. A plurality of separated encapsulation parts 270 including the device chip 150 are separated.
  • the encapsulant constituting the encapsulation unit 170 may be different from the encapsulant for lens formation.
  • an encapsulant constituting the encapsulation portion 170 may be a lower viscosity than the encapsulant for lens formation.
  • the separated encapsulation part 270 covers a circumference and an upper surface of the semiconductor light emitting device chip 150 and has a conformal appearance.
  • the separated encapsulation part 270 including the semiconductor light emitting device chip 150 is disposed on the hot plate 220 to apply heat to the upper portion of the semiconductor light emitting device chip 150.
  • the lens 230 is formed by dispensing the lens-forming encapsulant over the encapsulation portion 270.
  • the lens 230 is formed on the upper surface of the separated encapsulation 270.
  • the lens 230 is formed in such a way that the lens forming encapsulant, which is dispensed, is dropped onto the encapsulation portion 270 of the upper portion of the semiconductor light emitting device chip 150 and then spreads toward the edge of the separated encapsulation portion 270. Is formed.
  • the lens 230 is defined by the upper edge of the separated encapsulation 270.
  • a semiconductor light emitting element wherein the second encapsulation portion includes a phosphor.
  • the first encapsulation portion has a thickness corresponding to the height of the first electrode and the second electrode.
  • the third encapsulation portion has a convex cross-sectional shape.
  • the semiconductor light emitting device further comprises a semiconductor light emitting device chip and a plate positioned below the first encapsulation portion to be bonded to the additional first electrode, the second conductive portion is bonded to the second electrode.
  • the non-conductive reflecting film covers the entire upper surface of the plate and has a first through hole for partially exposing the first conductive portion and a second through hole for partially exposing the second conductive portion, wherein the first electrode is the first through. And a second electrode is electrically connected to the first conductive portion through the hole, and the second electrode is electrically connected to the second conductive portion through the second through hole.
  • the semiconductor light emitting device characterized in that the plate further comprises an Ag layer formed to cover the top surface of the first conductive portion and the second conductive portion.
  • a method of manufacturing a semiconductor light emitting device characterized in that the step of forming the first encapsulation is performed by spraying on the upper surface side of the plate.
  • a method of manufacturing a semiconductor light emitting device wherein in the forming of the first encapsulation part, a third encapsulation part positioned between the upper surface of the semiconductor light emitting device chip and the second encapsulation part is simultaneously formed.
  • a method of manufacturing a semiconductor light emitting device characterized in that in the step of forming the first encapsulation, heat is applied so that the third encapsulation has a convex cross-sectional shape.
  • the plate is a plate having a first conductive portion and a second conductive portion electrically insulated from each other by an insulating portion and an insulating portion, having a top surface and a bottom surface opposite to the top surface, and the insulating portion extending from the top surface to the bottom surface,
  • the first conductive portion is bonded to the first electrode
  • the second conductive portion is bonded to the second electrode
  • the plate is cut together with the first encapsulation portion and the second encapsulation manufacturing a semiconductor light emitting device, characterized in that How to.
  • a semiconductor light emitting element comprising the concave-convex surface made of any one of a concave micro lens pattern, a convex micro lens pattern, a concave and convex mixed micro lens pattern, a prism shape pattern, and a Fresnel lens pattern.
  • a plate having an insulating portion and a first conductive portion and a second conductive portion electrically insulated by the insulating portion, each having a lower surface opposite to the upper surface and the upper surface, the insulating portion extending from the upper surface to the lower surface; And a plate disposed under the chip and the encapsulation portion.
  • a semiconductor light emitting element chip wherein the semiconductor light emitting element is positioned over the insulation portion on the upper surface side of the plate.
  • the semiconductor light emitting device chip is disposed on the upper surface of the plate such that the first electrode and the second electrode are located below, the first electrode is bonded to the first conductive portion, and the second electrode is bonded to the second conductive portion.
  • a semiconductor light emitting device characterized in that.
  • the semiconductor light emitting device chip is fixed to the upper surface of the plate such that the first electrode and the second electrode are positioned on the upper portion, and the first electrode and the second electrode are electrically connected to the first conductive portion and the second conductive portion by wire bonding, respectively.
  • Semiconductor light emitting device characterized in that connected to.
  • the semiconductor light emitting device chip is disposed on the upper surface of the plate such that the first electrode and the second electrode are located below, and the non-conductive reflecting film covers the entire upper surface of the plate and partially exposes the first conductive portion. And a second through hole partially exposing the second conductive portion, wherein the first electrode is electrically connected to the first conductive portion through the first through hole, and the second electrode is second conductive through the second through hole.
  • a semiconductor light emitting device characterized in that electrically connected to the portion.
  • the plate further comprises an Ag layer formed to cover the top surfaces of the first conductive portion and the second conductive portion.
  • the plate is a plate having a first conductive portion and a second conductive portion electrically insulated from each other by an insulating portion and an insulating portion, and having a top surface and a bottom surface opposite the top surface, wherein the insulating portion extends from the top surface to the bottom surface,
  • the plate is cut together with the encapsulation portion and the optical plate disc manufacturing method of a semiconductor light emitting device.
  • a method of manufacturing a semiconductor light emitting device characterized in that the lens is formed in such a way that the lens forming encapsulant dispensed on top of the semiconductor light emitting chip is gradually grown while spreading toward the edge of the separated plate.
  • a method of manufacturing a semiconductor light emitting device characterized in that the lens is defined by the outer edge of the upper surface of the plate.
  • a method of manufacturing a semiconductor light emitting device characterized in that the fencing lens-forming encapsulant is formed to gradually grow while spreading toward the upper edge of the separated encapsulation.
  • a method of manufacturing a semiconductor light emitting device characterized in that the outer edge is limited by the top edge of the encapsulation portion.
  • a method of manufacturing a semiconductor light emitting device characterized in that the outer edge is limited by the top edge of the encapsulation portion.
  • a method for manufacturing a semiconductor light emitting device characterized in that the hot plate is controlled at a temperature within the range of 110 °C to 170 °C.
  • a method of manufacturing a semiconductor light emitting element characterized in that the height of the lens-shaped encapsulation is adjusted in accordance with the temperature of the hot plate.
  • a method for manufacturing a semiconductor light emitting device characterized in that the silicon has a high viscosity within the range of 10000 cPs to 20000 cPs.
  • a method for manufacturing a semiconductor light emitting device characterized in that the hot plate is controlled at a temperature within the range of 110 °C to 170 °C.
  • a semiconductor light emitting device having high light extraction efficiency can be provided.
  • the manufacturing cost of the semiconductor light emitting device having a lens can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

본 개시는, 제1 전극 및 제2 전극이 하부에 위치하는 반도체 발광소자 칩; 반도체 발광소자 칩의 둘레에 위치하는 제1 봉지부; 및 제1 봉지부 및 반도체 발광소자 칩을 덮는 제2 봉지부;를 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다. 또한, 본 개시는, 플레이트; 플레이트의 상면 측에 고정되는 반도체 발광소자 칩; 봉지부; 및 봉지부의 상면 측에 고정되는 광학 플레이트;를 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다. 또한, 본 개시는 플레이트 원판을 형성하는 단계; 반도체 발광소자 칩을, 플레이트 원판 위에 고정하는 단계; 반도체 발광소자의 경계를 따라 플레이트 원판을 절단하는 단계; 및 열을 가하는 상태에서 렌즈를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법에 관한 것이다.

Description

반도체 발광소자 및 이를 제조하는 방법
본 개시(Disclosure)는 전체적으로 반도체 발광소자 및 이를 제조하는 방법에 관한 것으로, 특히 광추출 효율이 향상된 반도체 발광소자 및 이를 제조하는 방법에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 도전막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다. 버퍼층(200)은 생략될 수 있다.
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901), 전극막(902) 및 전극막(903)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 제2 반도체층(500)에 제1 반도체층(300)으로 빛을 반사시키기 위한 금속 반사막(910)이 형성되어 있고, 지지 기판(930) 측에 전극(940)이 형성되어 있다. 금속 반사막(910)과 지지 기판(930)은 웨이퍼 본딩층(920)에 의해 결합된다. 제1 반도체층(300)에는 본딩 패드로 기능하는 전극(800)이 형성되어 있다.
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 플립 칩의 형태로, 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 반사막(950)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있으며, 기판(100) 및 반도체층(300,400,500)을 둘러싸도록 봉지제(1000)가 형성되어 있다. 반사막(950)은 도 2에서와 같이 금속층으로 이루어질 수 있지만, 도 5에 도시된 바와 같이, SiO2/TiO2로 된 DBR(Distributed Bragg Reflector)과 같은 절연체 반사막으로 이루어질 수 있다. 반도체 발광소자는 전기 배선(820,960)이 구비된 PCB(1200; Printed Circuit Board)에 도전 접착제(830,970)를 통해 장착된다. 봉지제(1000)에는 주로 형광체가 함유된다. 여기서 반도체 발광소자는 봉지제(1000)를 포함하므로, 구분을 위해, 봉지제(1000)를 제외한 반도체 발광소자 부분을 반도체 발광소자 칩이라 부를 수 있다. 이러한 방법으로 도 4에 도시된 바와 같이 반도체 발광소자 칩에 봉지제(1000)가 도포될 수 있다.
도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다.
도 6 및 도 7은 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면으로서, 먼저 필름 또는 플레이트로 된 장착면(10) 위에, 반도체 발광소자 칩(20)이 놓인다. 다음으로, 격벽(82; Partition)과 개구부(81)가 구비된 스텐실 마스크(80)를, 반도체 발광소자 칩(20)이 노출되도록 장착면(10) 위에 놓는다. 다음으로, 봉지제(40)를 개구부(81)에 투입한 다음, 일정 시간 봉지제(40)를 경화한 후, 스텐실 마스크(80)를 장착면(10)으로부터 분리한다. 스텐실 마스크(80)는 주로 금속 재질로 이루어진다.
도 8은 종래의 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 도 1에 도시된 반도체 발광소자 칩(1)가 장착된 패키지를 도시하고 있다. 패키지는 리드 프레임(4,5), 리드 프레임(4,5)을 고정하고 오목부(7)를 형성하는 몰드(6)를 구비한다. 반도체 발광소자(1; 반도체 발광소자 칩)가 리드 프레임(4)에 장착되어 있으며, 반도체 발광소자 칩(1)을 덮도록 봉지제(1000)가 오목부(7)를 채우고 있다. 주로 봉지제(1000)는 형광체를 포함한다. 이 경우에, 기판(100)이 아래에 놓이게 되며, 기판(100)의 두께가 80~150um에 이르게 되므로, 빛을 생성하는 활성층(400)이 이보다 높은 위치에 놓이게 되어, 오목부(7) 내에서 빛을 전체적으로 고르게 발광할 수 있게 되며, 봉지제(1000)에 형광체가 구비되는 경우에 이 형광체를 잘 여기할 수 있게 된다. 그러나 도 2에 도시된 반도체 발광소자가 패키지에 장착되는 경우에, 기판(100)이 위를 향하게 되므로, 빛을 생성하는 활성층(400)이 패키지 바닥으로부터 20um를 넘지 않는 범위 내에 위치하게 되며, 오목부(7) 내에서 빛을 전체적으로 고르게 발광하기가 쉽지 않으며, 봉지제(1000)에 형광체가 구비되는 경우에 이 형광체를 잘 여기하기가 쉽지 않게 된다. 따라서 도 2에 도시된 것과 같은 플립 칩이 사용되는 경우에, 도 8에서와 같이 디스펜서를 이용한 봉지제의 형성보다는 도 4에서와 같이 봉지제(1000)가 반도체 발광소자 칩을 균일하게 덮을 수 있는 방안이 고려되어야 한다.
도 40는 종래의 LED 패키지의 일 예를 나타내는 도면으로서, LED 패키지는 회로패턴이 형성된 기판(11), LED 칩(12) 및 LED 칩(12)을 덮도록 렌즈형으로 형성되는 봉지부, 즉 렌즈(13)를 구비한다.
도 41은 종래의 렌즈 형성방법을 나타내는 도면으로서, LED 칩(12)이 고정된 기판(11) 위에 렌즈(13)의 형상에 대응하는 캐비티(14)를 구비하는 렌즈 성형용 금형(15)을 배치한 상태에서, 렌즈 성형용 금형(15)에 구비된 주입구(16)를 통해 액상의 봉지제를 주입한 다음, 봉지제를 경화시키는 방식으로 렌즈(13)를 형성한다. 이와 같은 렌즈 형성방법은 고가의 렌즈 성형용 금형(15)을 필요로 함에 따라 제조원가가 비싼 문제점이 있는 실정이다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하며, 제1 전극 및 제2 전극이 하부에 위치하는 반도체 발광소자 칩; 제1 전극 및 제2 전극이 위치하는 측에서 반도체 발광소자 칩의 둘레에 위치하는 제1 봉지부; 및 제1 봉지부 및 반도체 발광소자 칩을 덮는 제2 봉지부;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 일 태양에 의하면, 반도체 발광소자를 제조하는 방법에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을, 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트 위에 고정하는 단계; 반도체 발광소자 칩 둘레의 플레이트의 상면을 덮도록 제1 봉지부를 형성하는 단계; 제1 봉지부 및 반도체 발광소자 칩을 덮도록 제2 봉지부를 형성하는 단계; 및 반도체 발광소자의 경계를 따라, 제1 봉지부 및 제2 봉지부를 함께 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법이 제공된다.
본 개시에 따른 또 다른 일 태양에 의하면, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩; 반도체 발광소자 칩의 둘레와 상부를 컨포멀하게 덮는 봉지부; 및 상면이 빛의 경로를 변화시키는 요철면으로 형성되며, 봉지부의 상면 측에 고정되는 광학 플레이트;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 또 다른 일 태양에 의하면, 반도체 발광소자를 제조하는 방법에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을, 플레이트 위에 고정하는 단계; 플레이트의 상면 측에서 반도체 발광소자 칩을 덮도록 봉지부를 형성하는 단계; 상면이 빛의 경로를 변화시키는 요철면으로 형성되는 광학 플레이트 원판을 봉지부의 상면에 부착하는 단계; 및 반도체 발광소자의 경계를 따라 봉지부 및 광학 플레이트 원판을 함께 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법이 제공된다.
본 개시에 따른 또 다른 일 태양에 의하면, 절연부 및 절연부에 의해 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면 및 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어지는 플레이트 원판을 형성하는 단계; 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을, 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트 원판 위에 고정하는 단계; 반도체 발광소자의 경계를 따라 플레이트 원판을 절단하는 단계; 및 반도체 발광소자 칩을 포함하는 분리된 플레이트을 열판 위에 배치하여 열을 가하는 상태에서 반도체 발광소자 칩의 상부로 렌즈형성용 봉지제를 디스펜싱하여 렌즈를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법이 제공된다.
본 개시에 따른 또 다른 일 태양에 의하면, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을, 제1 전극 및 제2 전극이 하부에 위치하도록 접착 시트 위에 고정하는 단계; 접착 시트와 반도체 발광소자 칩을 덮고 평면형의 상면을 갖는 봉지부를 형성하는 단계; 접착 시트를 제거하는 단계; 반도체 발광소자의 경계를 따라 봉지부를 절단하는 단계; 및 반도체 발광소자 칩을 포함하는 분리된 봉지부를 열판 위에 배치하여 열을 가하는 상태에서 반도체 발광소자 칩의 상부로 렌즈형성용 봉지제를 디스펜싱하여 봉지부 위에 렌즈를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법이 제공된다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면,
도 4는 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 6 및 도 7은 미국 등록특허공보 제6,650,044호에 도시된 반도체 발광소자의 제조 방법의 일 예를 나타내는 도면,
도 8은 종래의 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 10은 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 14 내지 도 19는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타낸 도면,
도 20은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 다른 일 예를 나타낸 도면,
도 21은 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면,
도 22는 도 21의 반도체 발광소자를 부분적으로 분해하여 나타내는 도면,
도 23은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 24는 도 23의 반도체 발광소자를 부분적으로 분해하여 나타내는 도면,
도 25는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 26 내지 도 31는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타낸 도면,
도 32은 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면,
도 33은 도 32의 반도체 발광소자를 부분적으로 분해하여 나타내는 도면,
도 34은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 35는 도 34의 반도체 발광소자를 부분적으로 분해하여 나타내는 도면,
도 36은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면.
도 37은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면,
도 38는 도 37의 반도체 발광소자를 부분적으로 분해하여 나타내는 도면,
도 39는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면.
도 40은 종래의 LED 패키지의 일 예를 나타내는 도면,
도 41은 종래의 렌즈 형성방법을 나타내는 도면,
도 42 내지 도 48은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타낸 도면,
도 49 및 도 50은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 다른 일 예를 나타낸 도면,
도 51 및 도 52은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 일 예를 나타낸 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 9는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이고, 도 10은 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면이며, 도 11은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이고, 도 12는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이며, 도 13은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이다.
본 개시에 따른 반도체 발광소자는, 도 9에 나타낸 것과 같이, 플레이트(110), 반도체 발광소자 칩(150), 제1 봉지부(160) 및 제2 봉지부(170)를 포함한다.
플레이트(110)는 절연부(113) 및 이 절연부(113)를 사이에 두고 측면을 마주하도록 배치되는 제1 도전부(111)와 제2 도전부(112)를 구비한다. 플레이트(110)는 상면(116)과 상면(116)에 대향하는 하면(117)을 구비한다. 제1 도전부(111)와 제2 도전부(112) 사이에 위치하는 절연부(113)가 상면(116)으로부터 하면(117)으로 이어지며, 따라서 제1 도전부(111)와 제2 도전부(112)가 절연부(113)에 의해 전기적으로 절연된다. 이와 같이, 플레이트(110)는 전체적으로는 금속 기판으로 볼 수 있다.
제1 도전부(111)와 제2 도전부(112)의 재질은 도전성 금속 또는 전도성 반도체라면 특별한 제한이 없으며, 이러한 재료로 W, Mo, Ni, Al, Zn, Ti, Cu, Si 등과 같은 재료 및 이들 중 적어도 하나를 포함하는 합금 형태를 들 수 있고, 전기 전도성, 열 전도성, 반사율 등을 고려했을 때, Al을 적합한 예로 들 수 있다. 물론, 도전성 재료라면 특별한 제한이 없으며, 도전성을 가진다면 비금속 재료 또한 사용될 수 있을 것이다.
절연부(113)는 백색, 유색 또는 투명의 절연재료로 이루어진다. 절연부(113)는 점착성을 가지는 절연접착제로 이루어질 수도 있다. 절연부(113)는 제1 도전부(111)와 제2 도전부(112)를 전기적으로 절연하는 역할 뿐만 아니라, 플레이트(110)를 형성할 때 제1 도전부(111)와 제2 도전부(112)를 서로 접합시키는 역할 또한 수행할 수 있다.
플레이트(110)는 경면처리된 상면(116)을 구비할 수 있으며, 이 경우 플레이트(110)의 상면(116)은 더 높은 반사율을 가지게 된다.
한편, 플레이트(110)는, 높은 반사율을 제공하기 위한 것으로서, 플레이트(110)의 상면(116)을 표면처리 없이 그대로 사용하거나 경면처리하는 대신에, 도 10에 나타낸 것과 같이, 제1 도전부(111)와 제2 도전부(112)의 상면을 덮도록 형성되는 Ag층(114)을 더 포함할 수 있다.
반도체 발광소자 칩(150)은 발광다이오드(LED: Light Emitting Diode) 일 수 있으며, 도 2, 도 4 및 도 5에 예시된 플립 칩 형태로 제공될 수 있다. 반도체 발광소자 칩(150)은 제1 도전성(예: n형)을 가지는 제1 반도체층(종래도면 참조), 제1 도전성과 다른 제2 도전성(예: p형)을 가지는 제2 반도체층(종래도면 참조), 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층(종래도면 참조), 제1 반도체층에 전기적으로 연결되는 제1 전극(151), 및 제2 반도체층에 전기적으로 연결되는 제2 전극(152)을 구비한다. 반도체 발광소자 칩(150)은, 제1 전극(151) 및 제2 전극(152)이 하부에 위치하여 플레이트(110)의 상면(116)과 마주하도록 배치된다. 반도체 발광소자 칩(150)은 또한 제1 전극(151) 및 제2 전극(152) 반대편, 즉 상부에 위치하는 사파이어 기판을 구비할 수 있다.
반도체 발광소자 칩(150)은 플레이트(110)의 상면(116) 측에서 절연부(113)에 걸쳐서 위치하게 된다. 반도체 발광소자 칩(150)은 제1 도전부(111) 및 제2 도전부(112)와 넓은 면적에 걸쳐 접촉하게 되며, 따라서 반도체 발광소자 칩(150)에서 발생한 열은 플레이트(110)를 통해 효과적으로 방출될 수 있다.
한편, 본 개시에 따른 반도체 발광소자는, 도 11에 나타낸 것과 같이, 플레이트(110)가 생략된 구조, 즉 반도체 발광소자 칩(150), 제1 봉지부(160) 및 제2 봉지부(170) 만을 포함하는 구조로 이루어질 수도 있다. 이때, 제1 전극(151) 및 제2 전극(152)은 반도체 발광소자의 하부로 노출된다.
제1 봉지부(160)는 반도체 발광소자 칩(150) 둘레의 플레이트(110)의 상면(116)을 덮도록 형성된다. 즉, 제1 봉지부(160)는 반도체 발광소자 칩(150)의 둘레에 소정의 높이를 가지도록 형성된다. 제2 봉지부(170)는 제1 봉지부(160) 및 반도체 발광소자 칩(150)을 덮도록 형성되며, 또한 컨포멀한 외형을 가지도록 형성될 수 있다. 그러나, 외형이 반드시 컨포멀한 형태일 필요는 없다.
제1 봉지부(160)는 제1 전극(151) 및 제2 전극(152)의 높이에 대응하는 두께를 가지는 것이 바람직하다. 예를 들어, 제1 전극(151) 및 제2 전극(152)의 높이는 대략 2㎛ 내지 7㎛ 범위 이내의 높이를 가지게 되며, 제1 봉지부(160) 또한 대략 2㎛ 내지 7㎛ 범위 이내에서 결정되는 두께를 가지게 된다. 물론, 제1 봉지부(160)의 두께는 제1 전극(151) 및 제2 전극(152)의 높이보다 조금 두꺼울 수도 있고 조금 얇을 수도 있다.
제1 봉지부(160)는 실리콘 등과 같은 투명재질의 수지로 이루어질 수 있으며, 제2 봉지부(170)는 실리콘 등과 같은 투명재질의 수지와 형광체(171)로 이루어질 수 있다. 이와 같이 제1 봉지부(160)가 형광체를 포함하지 않음에 따라, 고가인 형광체의 사용량 감소로 원가절감 효과를 얻을 수 있다.
제1 봉지부(160)는 제2 봉지부(170)를 제1 전극(151) 및 제2 전극(152)의 높이만큼 띄우는 역할을 한다. 좀 더 상세히 설명하면, 형광체(171)를 포함하는 제2 봉지부(170)는 형성시 일반적으로 4시간 내지 7시간 정도의 경화과정을 거치게 되는데, 경화 도중에 형광체가 제2 봉지부(170) 전체에 균일하게 분포하는 것이 아니라, 아래로 침강하게 된다. 즉, 형광체는 제2 봉지부(170)의 아래쪽으로 조밀하게 분포하게 되고, 위로 갈수록 듬성듬성 분포하게 된다. 제2 봉지부(170) 아래에 제1 봉지부(160)가 없다면, 형광체(171)는 반도체 발광소자 칩(150)의 둘레에서 바닥까지 침강하게 되어, 반도체 발광소자 칩(150)을 구성하는 복수의 반도체층 보다 아래쪽의 영역에 조밀하게 분포하게 된다. 이 경우, 복수의 반도체층과 사파이어 기판의 측면으로부터 방출되는 청색광과 만나지 못하는 형광체가 많아지게 되어, 보는 방향에 따라 색좌표 편차가 발생할 수 있다. 반면, 상기한 바와 같이 제1 전극(151) 및 제2 전극(152)의 높이를 고려하여 결정되는 두께를 가지는 제1 봉지부(160)가 제2 봉지부(170) 아래에 구비되면, 제2 봉지부(170)가 제1 봉지부(160)의 두께만큼 높아지고, 제2 봉지부(170)에 포함되는 형광체(171)는 반도체 발광소자 칩(150)의 둘레에서 제1 봉지부(160)보다 위쪽의 영역에 분포하게 된다. 즉, 복수의 반도체층 및 사파이어 기판의 측면과 마주하는 빛이 방출되는 영역에 형광체(171)가 분포하게 된다. 따라서, 복수의 반도체층과 사파이어 기판의 측면으로부터 방출되는 청색광이 더 많은 형광체(171)와 잘 만나게 되어, 방사 특성을 개선하고 형광체의 효율을 상승시킬 수 있다.
한편, 본 개시에 따른 반도체 발광소자는, 도 12에 나타낸 것과 같이, 반도체 발광소자 칩(150)의 상면(156)과 제2 봉지부(170) 사이에 형성되는 제3 봉지부(180)를 더 포함할 수 있다. 제3 봉지부(180)는 제1 봉지부(160)와 마찬가지로 실리콘 등과 같은 투명재질의 수지로 이루어질 수 있다. 제3 봉지부(180) 역시 형광체를 포함하지 않음에 따라, 고가인 형광체의 사용량 감소로 원가절감 효과를 얻을 수 있다.
제3 봉지부(180)는 도 12에 나타낸 바와 같이 일정한 두께를 가질 수도 있지만, 도 13에 나타낸 바와 같이, 볼록한 단면 형상을 가지도록 형성될 수 있다. 제3 봉지부(180)가 볼록한 단면 형상을 가질 경우, 렌즈 효과에 의해 광추출 효율의 향상을 기대할 수 있다.
상기한 바와 같은 반도체 발광소자는 다음과 같은 방법으로 제조될 수 있다.
도 14 내지 도 19는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타낸 도면이다.
도 14에 나타낸 것과 같이, 복수의 도전판(101)을 절연접착제(103) 등과 같은 절연재료를 사용하여 접착하는 방식으로 반복 적층하여 적층체(105)를 준비한다.
이와 같은 적층체(105)를 절단하여, 도 15에 나타낸 것과 같이, 절연접착제(103)로 이루어진 절연부(113') 및 도전판(101)으로 이루어진 도전부(111',112')가 반복되는 구조의 원판 형태의 플레이트(110')를 형성한다. 이와 같은 플레이트(110')에서, 도전부(111')와 도전부(112') 사이에 절연부(113')가 위치하게 되며, 인접한 두 도전부(111',112')는 절연부(113')에 의해 전기적으로 절연된다. 플레이트(110')는 상면(116') 및 상면(116')에 대향하는 하면(117')을 구비하게 되며, 절연부(113')는 플레이트(110')의 상면(116')으로부터 하면(117')으로 이어지게 된다.
이와 같이 준비된 플레이트(110') 위에, 도 16에 나타낸 것과 같이, 반도체 발광소자 칩(150)이 고정된다. 반도체 발광소자 칩(150)은, 제1 전극(151) 및 제2 전극(152)이 하부에 위치하여 플레이트(110')의 상면(116')과 마주하도록 배치된다. 반도체 발광소자 칩(150)은 절연부(113')에 걸쳐서 위치하게 된다.
구체적으로, 플레이트(110')의 상면(116')에서, 제1 전극(151)은 절연부(113') 좌측의 도전부(111') 상면(116')에 접합되고, 제2 전극(152)은 절연부(113) 우측의 도전부(112') 상면(116')에 접합된다. 이러한 접합은 Ag 페이스트와 같은 도전성 접착제를 이용하여 수행되거나, 반도체 발광소자 분야에 이미 알려진 다양한 방법(eutectic, Au stud bonding 등)이 사용될 수 있다.
다음으로, 도 17에 나타낸 것과 같이, 반도체 발광소자 칩(150) 주변의 플레이트(110')의 상면(116')을 덮도록 제1 봉지부(160')를 형성한다. 이와 같은 제1 봉지부(160')를 형성하는 과정에서 모든 반도체 발광소자 칩(150)의 상면(156)을 덮도록 제3 봉지부(180)가 동시에 형성될 수 있다. 구체적으로, 제1 봉지부(160')와 제3 봉지부(180)는 액상의 투명재질의 수지를 플레이트(110')의 상면 측에서 스프레이 방식으로 분사하여 동시에 형성될 수 있다. 이와 같은 스프레이 방식을 통해 제1 봉지부(160')가 2㎛ 내지 7㎛ 범위 이내의 얇은 두께를 가지도록 형성할 수 있다. 이때, 제3 봉지부(180)는, 도 12에 나타낸 것과 같이 일정한 두께를 가질 수도 있지만, 도 13에 나타낸 것과 같이 표면장력에 의해 볼록한 단면 형상을 가질 수도 있다. 또한, 스프레이 방식으로 제1 봉지부(160')와 제3 봉지부(180)를 함께 형성하는 과정에서 열을 가할 수 있다. 이와 같이 열을 가하게 되면 표면장력이 증가하여, 제3 봉지부(180)가 더욱 볼록한 단면 형상을 가지도록 할 수 있다. 한편, 스프레이 공정의 특성상 제1 봉지부(160')와 제3 봉지부(180)를 형성하기 위한 분사 도중에 투명재질의 수지가 반도체 발광소자 칩 측면의 위쪽에 묻을 수도 있을 것이다.
이어서, 도 18에 나타낸 것과 같이, 제1 봉지부(160'), 반도체 발광소자 칩(150)의 측면(158) 및 제3 봉지부(180)를 덮도록 제2 봉지부(170')를 형성한다. 제2 봉지부(170')는 실리콘 등과 같은 액상의 투명재질의 수지와 형광체를 포함할 수 있다.
제2 봉지부(170')의 경화가 완료된 후, 도 19에 나타낸 것과 같이, 평면상에서 반도체 발광소자의 예정된 경계(A)를 따라 경화된 제1 봉지부(160'), 제2 봉지부(170') 및 플레이트(110')를 함께 절단하여, 개별적인 반도체 발광소자로 완성된다.
도 9에 나타낸 것과 같은 완성된 반도체 발광소자에서, 원판 형태의 플레이트(110')는 플레이트(110)를 이루게 되며, 플레이트(110)는 절연부(113) 및 절연부(113)를 사이에 두고 절연부(113)에 의해 절연되는 제1 도전부(111)와 제2 도전부(112)를 구비하게 된다. 이때 제1 도전부(111)는 플레이트(110')에 포함된 도전부들(111',112') 중 절연부(113') 일측에 위치하는 도전부(111')의 일부분으로 이루어지고, 제2 도전부(112)는 절연부(113')를 사이에 두고 도전부(111') 맞은편에 위치하는 도전부(112')의 일부분으로 이루어질 것이다.
한편, 도 20은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예로서, 도 15에 나타낸 것과 같은 플레이트(110')를 사용하지 않고, 내열 테이프, 내열 시트 등으로 이루어질 수 있는 플레이트(210)를 사용하여 반도체 발광소자를 제조할 수 있다.
플레이트(110') 대신에 플레이트(210)가 사용된다는 점, 이 플레이트(210)가 절단 공정 이전에 제거된다는 점, 결과적으로 도 11에 나타낸 것과 같은 플레이트(110)가 생략된 구조의 반도체 발광소자가 형성된다는 점을 제외하면, 이상의 반도체 발광소자를 제조하는 방법과 유사하다.
구체적으로, 도 20에 나타낸 것과 같이, 준비된 플레이트(210) 위에 접착제 등을 이용하여 반도체 발광소자 칩(150)이 고정되며, 이어서 제1 봉지부(160')와 제3 봉지부(180)가 형성된 다음 제2 봉지부(170')가 형성되고, 경화가 완료되면 플레이트(210)가 제거되고, 플레이트(210)가 제거된 후 제1 봉지부(160') 및 제2 봉지부(170')를 함께 절단하여, 개별적인 반도체 발광소자로 완성된다.
도 21은 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면이고, 도 22는 도 21의 반도체 발광소자를 부분적으로 분해하여 나타내는 도면이다.
반도체 발광소자는 플레이트(110)와 반도체 발광소자 칩(150) 사이에서 절연부(113)를 덮는 비도전성 반사막(130)을 더 포함할 수 있다.
플레이트(110)의 상면(116)은 반도체 발광소자 칩(150)이 놓이게 되는 부분으로서, 플레이트(110)를 구성하는 절연부(113) 또한 상면(116)으로 부분적으로 노출된다. 절연부(113)의 플레이트(110) 상면(116)으로 노출되는 부분은 반도체 발광소자 칩(150)에서 방출되는 강한 빛에 노출되는 부분으로서, 탈색 및 변색에 취약하다. 절연부(113)가 탈색되거나 변색되면, 반도체 발광소자 칩(150)에서 방출된 빛의 플레이트(110) 상면(116)에서의 반사효율이 저하될 수 있다.
비도전성 반사막(130)은, 절연부(113)의 탈색 및 변색에 따른 반사효율 저하를 개선할 수 있도록 한 것으로서, 플레이트(110)의 상면(116) 측에서 절연부(113)를 덮도록 형성된다. 제조 공정 중에, 이와 같은 비도전성 반사막(130)은, 반도체 발광소자 칩(150)을 원판 형태의 플레이트(110')의 상면 측에 고정하기 이전에, 플레이트(110')의 상면 측에서 절연부(113')를 덮는 방식으로 형성될 수 있다.
비도전성 반사막(130)은 절연부(113)을 덮어 절연부(113)의 탈색 및 변색을 방지함으로써 플레이트(110) 상면(116)에서의 반사효율 저하를 방지할 뿐만아니라, 비도전성 반사막(130) 자체에 의한 반사효율 향상효과를 얻을 수 있도록 한다.
비도전성 반사막(130)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 구성되는 것이 바람직하다. 비도전성 반사막(150)은 예를 들어, SiOx, TiOx, Ta2O5, MgF2, SiN, SiON, Al2O3 등과 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(130)은, 예를 들어, SiOx, 및 TiOx 등과 같은 투광성 유전체 물질로 구성되는 단일 유전체 막, 굴절율이 다른 이질적인 복수의 유전체 막(예: SiO2/TiO2, SiO2/Ta2O5, SiO2/TiO2/Ta2O5 등), 바람직하게는 예를 들어 SiO2와 TiO2의 조합으로 된 단일의 분포 브래그 리플렉터(Distributed Bragg Reflector: DBR) 또는 유전체 막과 분포 브래그 리플렉터의 조합 등 다양한 구조로 이루어질 수 있다.
분포 브래그 리플렉터는 보다 많은 양의 빛을 반사시킬 수 있으며 특정 파장에 대한 설계가 가능하여 발생되는 빛의 파장에 대응하여 효과적으로 반사시킬 수 있다. 따라서, 비도전성 반사막(130)이 분포 브래그 리플렉터를 포함할 경우, 반사효율을 더욱 향상시킬 수 있다. 분포 브래그 리플렉터는, 예를 들어 TiO2/SiO2의 조합으로 이루어지는 반복 적층 구조를 구비할 수 있으며, 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성될 수 있다.
예를 들어, 분포 브래그 리플렉터가 TiO2층/SiO2층의 조합으로 구성되는 경우, 각 층은 주어진 파장의 1/4의 광학 두께를 기본적으로 가지도록 설계되지만, 빛의 입사 각도에 대한 영향과 패키지 안에서 발생할 수 있는 빛의 파장(blue, Green, yellow, red 등)을 고려하여 최적설계가 되면 각 층의 광학 두께는 1/4을 정확하게 유지할 필요는 없으며, 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다. 조합의 수가 너무 적으면 분포 브래그 리플렉터의 반사효율이 떨어지고, 조합의 수가 너무 많으면 두께가 과도하게 두꺼워지기 때문이다. 한편, 각 층은 기본적으로 주어진 파장의 1/4의 광학 두께를 가지도록 설계되지만, 고려 대상의 파장 대역에 따라서 주어진 파장의 1/4 보다 큰 광학 두께를 가지도록 설계될 수 있다. 이와 더불어, 분포 브래그 리플렉터는 각기 다른 광학 두께를 가지는 TiO2층/SiO2층의 조합들로 설계될 수도 있다. 정리하면, 분포 브래그 리플렉터는 반복 적층되는 복수의 TiO2층/SiO2층의 조합을 포함할 수 있고 하며, 복수의 TiO2층/SiO2층의 조합은 각각 서로 다른 광학 두께를 가질 수 있다.
플레이트(110)는 경면 처리된 상면(116)을 구비하는 것이 바람직하다. 예를 들어, 플레이트(110)를 구성하는 제1 도전부(111) 및 제2 도전부(112)가 Al로 이루어지고, 폴리싱(polishing) 등과 같은 방법으로 경면 처리가 수행되면, 플레이트(110)의 상면(116)은 높은 반사율을 가지게 된다. 이와 같은 플레이트(110)의 경면 처리는, 비도전성 반사막(130)의 형성에 앞서, 원판 형태의 플레이트(110')의 상면(116)을 경면 처리하는 방식으로 수행될 수 있다.
한편, 경면처리를 하는 대신에, 플레이트(110)는 Al 재질의 제1 도전부(111) 및 제2 도전부(112)의 상면을 덮는 반사율이 높은 Ag층(114)을 포함할 수도 있다. Ag층(114)은 증착 등과 같은 방법으로 형성될 수 있다. 플레이트(110)가 Ag층을 구비하는 경우, 경면처리를 생략하더라도 플레이트(110)의 상면(116)은 높은 반사율을 가지게 된다.
따라서, 플레이트(110)의 상면(116) 측에서, 비도전성 반사막(130)에 의해 절연부(113)의 탈색 또는 변색이 방지됨에 따라 절연부(113)의 탈색 또는 변색으로 인한 반사효율 저하가 방지되고, 비도전성 반사막(130)으로 덮인 영역의 경우 비도전성 반사막(130) 자체에 의해 높은 반사율을 가지게 되며, 이와 더불어 비도전성 반사막(130)으로 덮이지 않은 영역의 경우에도 플레이트(110)의 상면(116)이 경면 처리되거나 Ag층으로 덮여 향상된 반사율을 가지게 됨에 따라, 반도체 발광소자는 더욱 향상된 반사효율을 가지게 된다.
이때, 반도체 발광소자 칩(150)은 비도전성 반사막(130)에 걸쳐서 위치하게 된다. 구체적으로, 플레이트(110)의 상면(116)에서, 제1 전극(151)은 비도전성 반사막(130) 좌측의 제1 도전부(111)에 접합되고, 제2 전극(152)은 비도전성 반사막(130) 우측의 제2 도전부(112)에 접합된다. 따라서, 비도전성 반사막(130)은, 플레이트(110)의 상면(116) 위에서, 제1 전극(151)과 제2 전극(152) 사이에 위치하게 된다.
비도전성 반사막(130)이 구비되는 경우, 제1 봉지부(160)는 반도체 발광소자 칩(150) 주변의 플레이트(110)의 상면, 반도체 발광소자 칩(150) 주변으로 노출되는 비도전성 반사막(130)의 상면 및 반도체 발광소자 칩(150)의 상면을 덮도록 형성된다.
도 23은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이고, 도 24는 도 23의 반도체 발광소자를 부분적으로 분해하여 나타내는 도면이다.
비도전성 반사막(130)은 플레이트(110)의 상면(116) 전체를 덮도록 형성될 수 있다. 그리고, 제1 전극(151) 및 제2 전극(152)이 각각 제1 도전부(111) 및 제2 도전부(112)와 전기적으로 연결될 수 있도록 하기 위한 것으로서, 비도전성 반사막(130)은 제1 도전부(111)를 부분적으로 노출시키는 제1 관통구멍(121) 및 제2 도전부(112)를 부분적으로 노출시키는 제2 관통구멍(122)를 구비한다. 제1 관통구멍(121)과 제2 관통구멍(122)은 각각 제1 전극(151) 및 제2 전극(152)이 삽입될 수 있도록 하기 위해, 제1 전극(151) 및 제2 전극(152)이 놓일 위치에 제1 전극(151) 및 제2 전극(152) 보다 조금 크게 형성된다. 이와 같이, 비도전성 반사막(130)이 플레이트(110)의 상면(116)에 넓게 형성됨으로써, 더욱 향상된 반사효율을 달성할 수 있다.
한편, 플레이트(110)가 경면 처리된 상면(116)을 구비하거나 Ag층(114)을 구비하고, 이러한 경면 처리된 플레이트(110)의 상면(116) 또는 Ag층(114) 위에 비도전성 반사막(130)이 형성될 경우, 경면 처리되지 않은 플레이트(110)의 상면(116)에 비도전성 반사막(130)이 형성될 경우와 비교하여, 상대적으로 얇은 두께의 비도전성 반사막(130)으로도 동등한 반사효율을 달성할 수 있다. 즉, 플레이트(110)의 상면(116)을 경면 처리하거나 Ag층(114)을 구비함으로써, 비도전성 반사막(130)을 얇게 구성할 수 있게 된다.
이와 같이 비도전성 반사막(130)이 플레이트(110)의 상면(116) 전체를 덮도록 형성되는 경우, 제1 봉지부(160)는 반도체 발광소자 칩(150) 주변으로 노출되는 비도전성 반사막(130)의 상면 및 반도체 발광소자 칩(150)의 상면을 덮도록 형성되며, 제1 봉지부(160)의 두께는 비도전성 반사막(130)의 두께만큼 얇게 형성될 수 있을 것이다.
도 25는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이고, 도 26은 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면이며, 도 27은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이다.
본 개시에 따른 반도체 발광소자는, 도 25에 나타낸 것과 같이, 플레이트(110), 반도체 발광소자 칩(150), 봉지부(170) 및 광학 플레이트(190)를 포함한다.
플레이트(110)는 절연부(113) 및 이 절연부(113)를 사이에 두고 측면을 마주하도록 배치되는 제1 도전부(111)와 제2 도전부(112)를 구비한다. 플레이트(110)는 상면(116)과 상면(116)에 대향하는 하면(117)을 구비한다. 제1 도전부(111)와 제2 도전부(112) 사이에 위치하는 절연부(113)가 상면(116)으로부터 하면(117)으로 이어지며, 따라서 제1 도전부(111)와 제2 도전부(112)가 절연부(113)에 의해 전기적으로 절연된다.
제1 도전부(111)와 제2 도전부(112)의 재질은 도전성 금속 또는 전도성 반도체라면 특별한 제한이 없으며, 이러한 재료로 W, Mo, Ni, Al, Zn, Ti, Cu, Si 등과 같은 재료 및 이들 중 적어도 하나를 포함하는 합금 형태를 들 수 있고, 전기 전도성, 열 전도성, 반사율 등을 고려했을 때, Al을 적합한 예로 들 수 있다. 물론, 도전성 재료라면 특별한 제한이 없으며, 도전성을 가진다면 비금속 재료 또한 사용될 수 있을 것이다.
절연부(113)는 백색, 유색 또는 투명의 절연재료로 이루어진다. 절연부(113)는 점착성을 가지는 절연접착제로 이루어질 수도 있다. 절연부(113)는 제1 도전부(111)와 제2 도전부(112)를 전기적으로 절연하는 역할 뿐만 아니라, 플레이트(110)를 형성할 때 제1 도전부(111)와 제2 도전부(112)를 서로 접합시키는 역할 또한 수행하게 된다.
플레이트(110)는 경면처리된 상면(116)을 구비할 수 있으며, 이 경우 플레이트(110)의 상면(116)은 더 높은 반사율을 가지게 된다.
한편, 플레이트(110)는, 높은 반사율을 제공하기 위한 것으로서, 플레이트(110)의 상면(116)을 표면처리 없이 그대로 사용하거나 경면처리하는 대신에, 도 26에 나타낸 것과 같이, 제1 도전부(111)와 제2 도전부(112)의 상면을 덮도록 형성되는 Ag층(114)을 더 포함할 수 있다.
반도체 발광소자 칩(150)은 발광다이오드(LED: Light Emitting Diode) 일 수 있으며, 도 2, 도 4 및 도 5에 예시된 플립 칩 형태로 제공될 수 있다. 반도체 발광소자 칩(150)은 제1 도전성(예: n형)을 가지는 제1 반도체층(종래도면 참조), 제1 도전성과 다른 제2 도전성(예: p형)을 가지는 제2 반도체층(종래도면 참조), 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층(종래도면 참조), 제1 반도체층에 전기적으로 연결되는 제1 전극(151), 및 제2 반도체층에 전기적으로 연결되는 제2 전극(152)을 구비한다. 반도체 발광소자 칩(150)은, 제1 전극(151) 및 제2 전극(152)이 하부에 위치하여 플레이트(110)의 상면(116)과 마주하도록 배치된다. 반도체 발광소자 칩(150)은 또한 제1 전극(151) 및 제2 전극(152) 반대편, 즉 상부에 위치하는 사파이어 기판을 구비할 수 있다.
반도체 발광소자 칩(150)은 플레이트(110)의 상면(116) 측에서 절연부(113)에 걸쳐서 위치하게 된다. 반도체 발광소자 칩(150)은 제1 도전부(111) 및 제2 도전부(112)와 넓은 면적에 걸쳐 접촉하게 되며, 따라서 반도체 발광소자 칩(150)에서 발생한 열은 플레이트(110)를 통해 효과적으로 방출될 수 있다.
한편, 본 개시에 따른 반도체 발광소자는, 도 27에 나타낸 것과 같이, 플레이트(110)가 생략된 구조, 즉 반도체 발광소자 칩(150), 봉지부(170) 및 광학 플레이트(190) 만을 포함하는 구조로 이루어질 수도 있다. 이때, 제1 전극(151) 및 제2 전극(152)은 반도체 발광소자의 하부로 노출된다.
봉지부(170)는 반도체 발광소자 칩(150)의 둘레와 상부를 덮도록 형성되며, 컨포멀한 외형을 가지도록 형성된다. 봉지부(170)는 투명재질의 수지와 형광체를 포함할 수 있다.
광학 플레이트(190)는 봉지부(170)의 상면 측에 고정되는 것으로서, 상면이 빛의 경로를 변화시키는 요철면(191)으로 형성된다. 요철면은 오목형 마이크로 렌즈 패턴, 볼록형 마이크로 렌즈 패턴, 오목 및 볼록 혼합형 마이크로 렌즈 패턴, 프리즘 형상의 패턴 및 프레널 렌즈(Fresnel Lens)형 패턴 중 어느 하나로 이루어질 수 있다. 더불어, 요철면(191)을 구성하는 이상의 패턴들은 규칙적인 배열구조를 가질 수도 있고, 랜덤한 배열구조를 가질 수도 있다. 요철면(191)은 광학 플레이트(190)의 상면 측에 나노 패터닝을 통해 형성된다. 또한, 광학 플레이트(190)는 가시광선영역의 빛에 대한 투과율이 우수한 물질로 이루어지는 것이 바람직하며, 형광체를 함유할 수도 있다. 이와 같은, 광학 플레이트(190)는 요철면(191)을 통해 광추출 효율을 향상시키는 효과를 제공함과 더불어, 필터 및 스케터(scatter) 기능 또한 수행할 수 있고, 나아가 요철면(191)이 프레널 렌즈형 패턴으로 이루어질 경우 빛의 경로를 조절할 수도 있다.
상기한 바와 같은 반도체 발광소자는 다음과 같은 방법으로 제조될 수 있다.
도 28 내지 도 33은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타낸 도면이다.
도 28에 나타낸 것과 같이, 복수의 도전판(101)을 절연접착제(103) 등과 같은 절연재료를 사용하여 접착하는 방식으로 반복 적층하여 적층체(105)를 준비한다.
이와 같은 적층체(105)를 절단하여, 도 29에 나타낸 것과 같이, 절연접착제(103)로 이루어진 절연부(113') 및 도전판(101)으로 이루어진 도전부(111',112')가 반복되는 구조의 원판 형태의 플레이트(110')를 형성한다. 이와 같은 플레이트(110')에서, 도전부(111')와 도전부(112') 사이에 절연부(113')가 위치하게 되며, 인접한 두 도전부(111',112')는 절연부(113')에 의해 전기적으로 절연된다. 플레이트(110')는 상면(116') 및 상면(116')에 대향하는 하면(117')을 구비하게 되며, 절연부(113')는 플레이트(110')의 상면(116')으로부터 하면(117')으로 이어지게 된다.
이와 같이 준비된 플레이트(110') 위에, 도 30에 나타낸 것과 같이, 반도체 발광소자 칩(150)이 고정된다. 반도체 발광소자 칩(150)은, 제1 전극(151) 및 제2 전극(152)이 하부에 위치하여 플레이트(110')의 상면(116')과 마주하도록 배치된다. 반도체 발광소자 칩(150)은 절연부(113')에 걸쳐서 위치하게 된다.
구체적으로, 플레이트(110')의 상면(116')에서, 제1 전극(151)은 절연부(113') 좌측의 도전부(111') 상면(116')에 접합되고, 제2 전극(152)은 절연부(113) 우측의 도전부(112') 상면(116')에 접합된다. 이러한 접합은 Ag 페이스트를 이용하여 수행되거나, 반도체 발광소자 분야에 이미 알려진 다양한 방법(eutectic, Au stud bonding 등)이 사용될 수 있다.
다음으로, 도 31에 나타낸 것과 같이, 플레이트(101')의 상면(116') 측에서 반도체 발광소자 칩(150)을 덮도록 봉지부(170')를 형성한다. 봉지부(170')는 실리콘 등과 같은 액상의 투명재질의 수지와 형광체를 포함할 수 있다.
봉지부(170')가 경화된 후, 도 32에 나타낸 것과 같이, 봉지부(170')의 상면에 광학 플레이트 원판(190')을 부착한다. 광학 플레이트 원판(190')은 빛의 경로를 변화시키는 요철면(191)을 구비한다. 이와 같은 요철면(191)은 나토 패터닝 등을 통해 형성될 수 있다.
이후, 도 33에 나타낸 것과 같이, 평면상에서 반도체 발광소자의 예정된 경계(A)를 따라 광학 플레이트 원판(190'), 경화된 봉지부(170') 및 플레이트(110')를 함께 절단하여, 개별적인 반도체 발광소자로 완성된다.
도 25에 나타낸 것과 같은 완성된 반도체 발광소자에서, 원판 형태의 플레이트(110')는 플레이트(110)를 이루게 되며, 플레이트(110)는 절연부(113) 및 절연부(113)를 사이에 두고 절연부(113)에 의해 절연되는 제1 도전부(111)와 제2 도전부(112)를 구비하게 된다. 이때 제1 도전부(111)는 플레이트(110')에 포함된 도전부들(111',112') 중 절연부(113') 일측에 위치하는 도전부(111')의 일부분으로 이루어지고, 제2 도전부(112)는 절연부(113')을 사이에 두고 도전부(111') 맞은편에 위치하는 도전부(112')의 일부분으로 이루어질 것이다.
한편, 도 34은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예로서, 도 29에 나타낸 것과 같은 플레이트(110')를 사용하지 않고, 내열 테이프, 내열 시트 등으로 이루어질 수 있는 플레이트(210)를 사용하여 반도체 발광소자를 제조할 수 있다.
플레이트(110') 대신에 플레이트(210)가 사용된다는 점, 이 플레이트(210)가 절단 공정 이전에 제거된다는 점, 결과적으로 도 27에 나타낸 것과 같은 플레이트(110)가 생략된 구조의 반도체 발광소자가 형성된다는 점을 제외하면, 이상의 반도체 발광소자를 제조하는 방법과 유사하다.
구체적으로, 도 34에 나타낸 것과 같이, 준비된 플레이트(210) 위에 접착제 등을 이용하여 반도체 발광소자 칩(150)이 고정되며, 이어서 봉지부(170')가 형성되고, 경화가 완료된 봉지부(170') 위에 광학 플레이트 원판(190')이 부착되며, 이어서 플레이트(210)가 제거되고, 플레이트(210)가 제거된 후 봉지부(170') 및 광학 플레이트 원판(190')을 함께 절단하여, 개별적인 반도체 발광소자로 완성된다.
도 35는 본 개시에 따른 반도체 발광소자의 다른 일 예를 나타내는 도면이고, 도 36은 도 35의 반도체 발광소자를 부분적으로 분해하여 나타내는 도면이다.
반도체 발광소자는 플레이트(110)와 반도체 발광소자 칩(150) 사이에서 절연부(113)를 덮는 비도전성 반사막(130)을 더 포함할 수 있다.
플레이트(110)의 상면(116)은 반도체 발광소자 칩(150)이 놓이게 되는 부분으로서, 플레이트(110)를 구성하는 절연부(113) 또한 상면(116)으로 부분적으로 노출된다. 절연부(113)의 플레이트(110) 상면(116)으로 노출되는 부분은 반도체 발광소자 칩(150)에서 방출되는 강한 빛에 노출되는 부분으로서, 탈색 및 변색에 취약하다. 절연부(113)가 탈색되거나 변색되면, 반도체 발광소자 칩(150)에서 방출된 빛의 플레이트(110) 상면(116)에서의 반사효율이 저하될 수 있다.
비도전성 반사막(130)은, 절연부(113)의 탈색 및 변색에 따른 반사효율 저하를 개선할 수 있도록 한 것으로서, 플레이트(110)의 상면(116) 측에서 절연부(113)를 덮도록 형성된다. 제조 공정 중에, 이와 같은 비도전성 반사막(130)은, 반도체 발광소자 칩(150)을 원판 형태의 플레이트(110')의 상면 측에 고정하기 이전에, 플레이트(110')의 상면 측에서 절연부(113')를 덮는 방식으로 형성될 수 있다.
비도전성 반사막(130)은 절연부(113)을 덮어 절연부(113)의 탈색 및 변색을 방지함으로써 플레이트(110) 상면(116)에서의 반사효율 저하를 방지할 뿐만아니라, 비도전성 반사막(130) 자체에 의한 반사효율 향상효과를 얻을 수 있도록 한다.
비도전성 반사막(130)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 구성되는 것이 바람직하다. 비도전성 반사막(150)은 예를 들어, SiOx, TiOx, Ta2O5, MgF2, SiN, SiON, Al2O3 등과 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(130)은, 예를 들어, SiOx, 및 TiOx 등과 같은 투광성 유전체 물질로 구성되는 단일 유전체 막, 굴절율이 다른 이질적인 복수의 유전체 막(예: SiO2/TiO2, SiO2/Ta2O5, SiO2/TiO2/Ta2O5 등), 바람직하게는 예를 들어 SiO2와 TiO2의 조합으로 된 단일의 분포 브래그 리플렉터(Distributed Bragg Reflector: DBR) 또는 유전체 막과 분포 브래그 리플렉터의 조합 등 다양한 구조로 이루어질 수 있다.
분포 브래그 리플렉터는 보다 많은 양의 빛을 반사시킬 수 있으며 특정 파장에 대한 설계가 가능하여 발생되는 빛의 파장에 대응하여 효과적으로 반사시킬 수 있다. 따라서, 비도전성 반사막(130)이 분포 브래그 리플렉터를 포함할 경우, 반사효율을 더욱 향상시킬 수 있다. 분포 브래그 리플렉터는, 예를 들어 TiO2/SiO2의 조합으로 이루어지는 반복 적층 구조를 구비할 수 있으며, 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성될 수 있다.
예를 들어, 분포 브래그 리플렉터가 TiO2층/SiO2층의 조합으로 구성되는 경우, 각 층은 주어진 파장의 1/4의 광학 두께를 기본적으로 가지도록 설계되지만, 빛의 입사 각도에 대한 영향과 패키지 안에서 발생할 수 있는 빛의 파장(blue, Green, yellow, red 등)을 고려하여 최적설계가 되면 각 층의 광학 두께는 1/4을 정확하게 유지할 필요는 없으며, 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다. 조합의 수가 너무 적으면 분포 브래그 리플렉터의 반사효율이 떨어지고, 조합의 수가 너무 많으면 두께가 과도하게 두꺼워지기 때문이다. 한편, 각 층은 기본적으로 주어진 파장의 1/4의 광학 두께를 가지도록 설계되지만, 고려 대상의 파장 대역에 따라서 주어진 파장의 1/4 보다 큰 광학 두께를 가지도록 설계될 수 있다. 이와 더불어, 분포 브래그 리플렉터는 각기 다른 광학 두께를 가지는 TiO2층/SiO2층의 조합들로 설계될 수도 있다. 정리하면, 분포 브래그 리플렉터는 반복 적층되는 복수의 TiO2층/SiO2층의 조합을 포함할 수 있고 하며, 복수의 TiO2층/SiO2층의 조합은 각각 서로 다른 광학 두께를 가질 수 있다.
플레이트(110)는 경면 처리된 상면(116)을 구비하는 것이 바람직하다. 예를 들어, 플레이트(110)를 구성하는 제1 도전부(111) 및 제2 도전부(112)가 Al로 이루어지고, 폴리싱(polishing) 등과 같은 방법으로 경면 처리가 수행되면, 플레이트(110)의 상면(116)은 높은 반사율을 가지게 된다. 이와 같은 플레이트의 경면 처리는, 비도전성 반사막(130)의 형성에 앞서, 플레이트(110')의 상면(116)을 경면 처리하는 방식으로 수행될 수 있다.
한편, 경면처리를 하는 대신에, 플레이트(110)는 Al 재질의 제1 도전부(111) 및 제2 도전부(112)의 상면을 덮는 반사율이 높은 Ag층(114)을 포함할 수도 있다. Ag층(114)은 증착 등과 같은 방법으로 형성될 수 있다. 플레이트(110)가 Ag층을 구비하는 경우, 경면처리를 생략하더라도 플레이트(110)의 상면(116)은 높은 반사율을 가지게 된다.
따라서, 플레이트(110)의 상면(116) 측에서, 비도전성 반사막(130)에 의해 절연부(113)의 탈색 또는 변색이 방지됨에 따라 절연부(113)의 탈색 또는 변색으로 인한 반사효율 저하가 방지되고, 비도전성 반사막(130)으로 덮인 영역의 경우 비도전성 반사막(130) 자체에 의해 높은 반사율을 가지게 되며, 이와 더불어 비도전성 반사막(130)으로 덮이지 않은 영역의 경우에도 플레이트(110)의 상면(116)이 경면 처리에 의해 향상된 반사율을 가지게 되어, 반도체 발광소자는 더욱 향상된 반사효율을 가지게 된다.
이때, 반도체 발광소자 칩(150)은 비도전성 반사막(130)에 걸쳐서 위치하게 된다. 구체적으로, 플레이트(110)의 상면(116)에서, 제1 전극(151)은 비도전성 반사막(130) 좌측의 제1 도전부(111)에 접합되고, 제2 전극(152)은 비도전성 반사막(130) 우측의 제2 도전부(112)에 접합된다. 따라서, 비도전성 반사막(130)은, 플레이트(110)의 상면(116) 위에서, 제1 전극(151)과 제2 전극(152) 사이에 위치하게 된다.
도 37은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면이고, 도 38은 도 37의 반도체 발광소자를 부분적으로 분해하여 나타내는 도면이다.
비도전성 반사막(130)은 플레이트(110)의 상면(116) 전체를 덮도록 형성될 수 있다. 그리고, 제1 전극(151) 및 제2 전극(152)이 각각 제1 도전부(111) 및 제2 도전부(112)와 전기적으로 연결될 수 있도록 하기 위한 것으로서, 비도전성 반사막(130)은 제1 도전부(111)를 부분적으로 노출시키는 제1 관통구멍(121) 및 제2 도전부(112)를 부분적으로 노출시키는 제2 관통구멍(122)를 구비한다. 제1 관통구멍(121)과 제2 관통구멍(122)은 각각 제1 전극(151) 및 제2 전극(152)이 삽입될 수 있도록 하기 위해, 제1 전극(151) 및 제2 전극(152)이 놓일 위치에 제1 전극(151) 및 제2 전극(152) 보다 조금 크게 형성된다. 이와 같이, 비도전성 반사막(130)이 플레이트(110)의 상면(116)에 넓게 형성됨으로써, 더욱 향상된 반사효율을 달성할 수 있다.
한편, 플레이트(110)가 경면 처리된 상면(116)을 구비하거나 Ag층(114)을 구비하고, 이러한 경면 처리된 플레이트(110)의 상면(116) 또는 Ag층(114) 위에 비도전성 반사막(130)이 형성될 경우, 경면 처리되지 않은 플레이트(110)의 상면(116)에 비도전성 반사막(130)이 형성될 경우와 비교하여, 상대적으로 얇은 두께의 비도전성 반사막(130)으로도 동등한 반사효율을 달성할 수 있다. 즉, 플레이트(110)의 상면(116)을 경면 처리하거나 Ag층(114)을 구비함으로써, 비도전성 반사막(130)을 얇게 구성할 수 있게 된다.
도 39는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자 칩(150')으로 도 1에 예시된 형태의 레터럴 칩이 사용되었다. 반도체 발광소자 칩(150')은 제1 전극(151') 및 제2 전극(152')이 상부에 위치하도록 배치된다. 플레이트(110) 위에 고정할 때, 반도체 발광소자 칩(150')은 절연부(113)에 걸쳐서 위치하게 된다. 제1 전극(151')은 제1 도전부(111)에 와이어 본딩 방식으로 연결되고, 제2 전극(152')은 제2 도전부(112)에 와이어 본딩 방식으로 연결된다. 따라서, 완성된 반도체 발광소자에서, 제1 전극(151')은 와이어(156)에 의해 제1 도전부(111)에 전기적으로 연결되고, 제2 전극(152')은 와이어(157)에 의해 제2 도전부(112)에 전기적으로 연결된다. 다만, 비도전성 반사막(130)이 플레이트의 상면(116) 전체를 덮도록 형성될 경우, 제1 전극(151) 및 제2 전극(152)은, 도 38에 나타낸 것과 같은 제1 관통구멍(121) 및 제2 관통구멍(122)을 통해, 제1 도전부(111) 및 제2 도전부(112)와 각각 와이어 본딩 방식으로 연결될 수 있을 것이다.
별도로 도시하지는 않지만, 플레이트(110) 위에 고정할 때, 반도체 발광소자 칩(150')은 절연부(113)에 걸치지 않도록 배치될 수 있다. 이 경우, 반도체 발광소자 칩(150')은 제1 도전부(111) 및 제2 도전부(112) 중 어느 하나의 위에 위치하게 된다는 것만 다를 뿐, 제1 전극(151')이 와이어(156)에 의해 제1 도전부(111)에 전기적으로 연결되고, 제2 전극(152')이 와이어(157)에 의해 제2 도전부(112)에 전기적으로 연결되는 것은 동일하다.
한편, 역시 별도로 도시하지는 않지만, 도 3에 예시된 형태의 버티컬 칩 또한 사용될 수 있다. 이 경우, 반도체 발광소자 칩은 제1 도전부(111) 또는 제2 도전부(112) 위에 위치하고, 반도체 발광소자 칩의 하부에 위치하는 하나의 전극은 제1 도전부(111) 및 제2 도전부(112) 중 어느 하나에 직접 또는 간접적으로 접합되고, 반도체 발광소자 칩의 상부에 위치하는 다른 하나의 전극은 제1 도전부(111) 및 제2 도전부(112) 중 나머지 하나에 와이어 본딩 방식으로 접합된다.
도 42 내지 도 48은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타낸 도면이다.
도 42에 나타낸 것과 같이, 복수의 도전판(101)을 절연접착제(103) 등과 같은 절연재료를 사용하여 접착하는 방식으로 반복 적층하여 적층체(105)를 준비한다. 한편, 도전판(101)과 도전판(101) 사이를 절연시킬 수만 있다면 절연접착제(103)를 대신하여 금속간 접합을 가능하게 하는 접합 금속층을 사용하여 적층체(105)를 형성할 수도 있을 것이다. 예를 들어, 도전판(101)과 도전판(101) 사이의 절연을 위해, 접합에 앞서 아노다이징 공정을 통해 도전판(101)을 표면처리하는 방식으로 형성되는 적어도 하나의 아노다이징막이 도전판(101)과 도전판(101) 사이에서 절연막의 기능을 수행하도록 할 수 있다.
도전판(101)의 재질은 도전성 금속 또는 전도성 반도체라면 특별한 제한이 없으며, 이러한 재료로 W, Mo, Ni, Al, Zn, Ti, Cu, Si 등과 같은 재료 및 이들 중 적어도 하나를 포함하는 합금 형태를 들 수 있고, 전기 전도성, 열 전도성, 반사율 등을 고려했을 때, Al을 적합한 예로 들 수 있다. 물론, 도전성 재료라면 특별한 제한이 없으며, 도전성을 가진다면 비금속 재료 또한 사용될 수 있을 것이다.
이와 같은 적층체(105)를 절단하여, 도 43에 나타낸 것과 같이, 절연접착제(103)로 이루어진 절연부(113) 및 도전판(101)으로 이루어진 도전부(111,112)가 반복되는 구조의 플레이트 원판(110)을 형성한다. 플레이트 원판(110)에서, 도전부(111)와 도전부(112) 사이에 절연부(113)가 위치하게 되며, 인접한 두 도전부(111,112)는 절연부(113)에 의해 전기적으로 절연된다. 플레이트 원판(110)은 상면(116) 및 상면(116)에 대향하는 하면(117)을 구비하게 되며, 절연부(113)는 플레이트(110)의 상면(116)으로부터 하면(117)으로 이어지게 된다.
한편, 플레이트 원판(110)은 아래와 같은 다른 방법으로도 제조될 수 있다.
우선, 도 44에 나타낸 것과 같이, 예를 들어 Al과 같은 아노다이징 가능한 도전판(201)을 준비하고, 도전판(201) 상면의 절연부(113)가 형성될 영역을 제외한 나머지 영역에 산화방지 마스크(202)를 덮는다. 이어서, 아노다이징 공정을 수행하여 산화방지 마스크(202)로 덮이지 않은 부분이 산화되도록 하며, 아노다이징 공정이 종료된 후 산화방지 마스크(202)를 제거하는 방식으로, 도 43에 나타낸 것과 같은 플레이트 원판(110)을 형성할 수 있다. 아노다이징 공정을 통해 산화된 부분은 플레이트 원판(110)의 절연부(113)가 되고, 산화되지 않은 절연부(113) 양측의 부분은 플레이트 원판(110)의 도전부(111) 및 도전부(112)가 된다.
이와 같이 준비된 플레이트 원판(110) 위에, 도 45에 나타낸 것과 같이, 반도체 발광소자 칩(150)이 배치된다. 반도체 발광소자 칩(150)은 발광다이오드(LED: Light Emitting Diode) 일 수 있으며, 도 2, 도 4 및 도 5에 예시된 형태의 플립 칩일 수 있다. 반도체 발광소자 칩(150)은 제1 도전성(예: n형)을 가지는 제1 반도체층(종래도면 참조), 제1 도전성과 다른 제2 도전성(예: p형)을 가지는 제2 반도체층(종래도면 참조), 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층(종래도면 참조), 제1 반도체층에 전기적으로 연결되는 제1 전극(151) 및 제2 반도체층에 전기적으로 연결되는 제2 전극(152)을 구비한다. 반도체 발광소자 칩(150)은, 제1 전극(151)과 제2 전극(152)이 하부로 향하고, 제1 전극(151)과 제2 전극(152) 사이에 절연부(113)가 놓이도록 플레이트(110)의 상면(116) 위에 배치될 수 있다. 즉, 반도체 발광소자 칩(150)은 절연부(113)에 걸쳐서 위치하게 된다. 구체적으로, 플레이트(110)의 상면(116)에서, 제1 전극(151)은 절연부(113) 좌측의 도전부(111)에 접합되고, 제2 전극(152)은 절연부(113) 우측의 도전부(112)에 접합된다. 이러한 접합은 Ag 페이스트를 이용하여 수행되거나, 반도체 발광소자 분야에 이미 알려진 다양한 방법이 사용될 수 있다. 반도체 발광소자 칩(150)은 절연부(113) 양측의 도전부(111) 및 제2 도전부(112)와 넓은 면적에 걸쳐 접촉하게 되며, 따라서 반도체 발광소자로 완성되었을 때 반도체 발광소자 칩(150)에서 발생한 열이 효과적으로 방출될 수 있다.
다음으로, 도 46에 나타낸 것과 같이, 평면상에서 예정된 반도체 발광소자의 경계(A)를 따라 플레이트 원판(110)을 절단하여, 복수의 분리된 플레이트(210)으로 분리한다. 분리된 플레이트(210)은, 도 47에 나타낸 것과 같이, 절연부(213) 및 절연부(213)를 사이에 측면을 마주보는 제1 도전부(211)와 제2 도전부(212)를 구비하게 된다. 분리된 플레이트(210)의 상면(216) 중앙에 반도체 발광소자 칩(150)이 위치하게 된다. 이때, 제1 전극(151)은 제1 도전부(211)와 접합된 상태이며, 제2 전극(152)은 제2 도전부(212)와 접합된 상태이다.
이어서, 도 48에 나타낸 것과 같이, 반도체 발광소자 칩(150)을 포함하는 분리된 플레이트(210)을 열판(220) 위에 배치한 상태에서 반도체 발광소자 칩(150)의 상부로 렌즈형성용 봉지제를 디스펜싱하여 렌즈(230)를 형성한다. 렌즈(230)는 분리된 플레이트(210) 위에서 반도체 발광소자 칩(150)을 덮도록 형성된다. 렌즈형성용 봉지제를 디스펜싱하기 위한 디스펜서(240)는 반도체 발광소자 칩(150) 위에 위치하게 된다. 렌즈(230)는, 디스펜싱되는 봉지제가 반도체 발광소자 칩(150) 위로 떨어진 다음 분리된 플레이트(210)의 가장자리 측으로 퍼지면서, 점진적으로 성장하는 형태로 형성된다.
열판(220)는 분리된 플레이트(210)에 열을 제공한다. 플레이트(210)에 전달된 열은 디스펜싱되는 렌즈형성용 봉지제의 경화를 촉진하고 점도를 증가시켜, 결과적으로 봉지제의 표면장력을 증가시킨다. 증가된 표면장력으로 인해, 분리된 플레이트(210)의 가장자리 측으로 퍼지는 봉지제가 분리된 플레이트(210)의 가장자리를 넘어 더 이상 퍼질 수 없게 되며, 따라서 분리된 플레이트(210)의 상면(216) 가장자리에 의해 외곽이 한정되고 위로 볼록하게 솟은 대략 반원형의 단면을 가지는 렌즈(230)를 형성할 수 있게 된다.
렌즈형성용 봉지제는 실리콘 등과 같은 액상의 투명수지를 포함할 수 있으며, 형광체를 추가로 함유할 수도 있다. 렌즈형성용 봉지제로 사용되는 실리콘은 볼록 렌즈 형상구현이 가능하도록 하기 위해 10000cPs 내지 20000cPs 범위 이내의 높은 점도를 가지는 것을 사용하는 것이 바람직하다. 선택적으로, 점도가 다른 다양한 실리콘이 사용될 수 있을 것이다. 또한, 사용되는 실리콘의 점도에 따라 렌즈(230)의 높이를 조절할 수 있다. 예를 들어, 상대적으로 점도가 높은 실리콘이 사용될 경우 상대적으로 높은 높이의 렌즈(230)를 형성할 수 있고, 상대적으로 점도가 낮은 실리콘이 사용될 경우 상대적으로 낮은 높이의 렌즈(230)를 형성할 수 있게 된다.
열판(220)는, 렌즈형성용 봉지제의 물성변화 특성이 우수한, 110℃ 내지 170℃ 범위 이내의 온도로 제어되는 것이 바람직하다. 예를 들어, 렌즈형성용 봉지제로 사용되는 실리콘의 경우, 110℃ 이하에서는 점도 향상의 효과가 크지 않아 렌즈 형상을 구현하기 어려울 수 있으며, 170℃ 이상의 높은 온도에서는 형성되는 렌즈에 균열이 발생할 수 있는 등 렌즈 품질 손상을 초래할 수 있기 때문에, 특정 온도 구간 이내에서 제어되는 것이 바람직하다. 열판(220)는 적어도 실리콘과 같은 렌즈형성용 봉지제가 분리된 플레이트(210)의 가장자리를 넘어 불량이 발생하지 않도록 하는 온도로 제어되어야 할 것이다. 또한, 열판(220)의 온도에 따라 렌즈(230)의 높이를 조절할 수 있다. 예를 들어, 상대적으로 열판(220)가 고온일 때 상대적으로 높은 높이의 렌즈(230)를 형성할 수 있고 상대적으로 열판(220)가 저온일 때 상대적으로 낮은 높이의 렌즈(230)를 형성할 수 있게 된다.
열판(220)는 또한, 렌즈형성용 봉지제로 사용되는 실리콘의 점도에 따라 조절될 수 있다. 예를 들어, 상대적으로 점도가 높은 실리콘이 사용될 경우 상대적으로 낮은 온도로 제어될 수 있고, 상대적으로 점도가 낮은 실리콘이 사용될 경우 상대적으로 높은 온도로 제어될 수 있다. 결과적으로, 렌즈(230)의 높이는 실리콘의 점도 및 열판의 온도에 따라 조절할 수 있을 것이다.
한편, 렌즈(230)를 형성하기 위한 디스펜싱이 종료되더라도, 렌즈(230)가 완전히 경화될 때까지, 반도체 발광소자는 열판(220) 위에 놓인 상태로 유지되며, 완전히 경화된 후 반도체 발광소자를 열판(220)로부터 분리함으로써, 반도체 발광소자가 완성된다.
본 개시에 따르면, 고가의 금형을 사용하지 않고도, 열판(220)의 온도를 일정하게 유지하고, 봉지제의 디스펜싱 속도를 일정하게 유지하는 것만으로, 일정한 형태의 렌즈(230)를 형성할 수 있게 된다.
도 49 및 도 50은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 다른 일 예를 나타낸 도면이다.
도 46에 나타낸 것과 같은 절단하는 단계에 앞서, 도 49에 나타낸 것과 같이, 플레이트 원판(110)과 반도체 발광소자 칩(150)을 덮고 평면형의 상면을 갖는 봉지부(170)가 형성될 수 있다. 이어서, 절단하는 단계가 수행되며, 이때 봉지부(170)는 플레이트 원판(110)과 함께 절단된다. 봉지부(170)를 이루는 봉지제는 렌즈형성용 봉지제와 다를 수 있다. 예를 들어, 봉지부(170)를 이루는 봉지제는 렌즈형성용 봉지제보다 낮은 점도의 것이 사용될 수 있다. 분리된 봉지부(270)는 플레이트(210)과 반도체 발광소자 칩(150)을 덮는 가운데, 컨포멀한 외형을 가지게 된다.
이어서, 도 50에 나타낸 것과 같이, 반도체 발광소자 칩(150) 및 분리된 봉지부(270)을 포함하는 분리된 플레이트(210)을 열판(220) 위에 배치한 상태에서 반도체 발광소자 칩(150)의 상부로 렌즈형성용 봉지제를 디스펜싱하여 렌즈(230)를 형성한다. 이때, 렌즈(230)는 분리된 봉지부(270)의 상면(276) 위에 형성된다. 렌즈(230)는, 디스펜싱되는 렌즈형성용 봉지제가 반도체 발광소자 칩(150) 상부의 봉지부(270) 위로 떨어진 다음 분리된 봉지부(270)의 가장자리 측으로 퍼지면서, 점진적으로 성장하는 형태로 형성된다. 이 경우, 렌즈(230)는 분리된 봉지부(270)의 상면(276) 가장자리에 의해 외곽이 한정된다.
정리하면, 렌즈(230)가 분리된 플레이트(210) 대신에 분리된 봉지부(270) 위에 형성된다는 점, 따라서 렌즈(230)가 분리된 봉지부(270)의 상면 가장자리에 의해 외곽이 한정된다는 점을 제외하면, 도 48에 나타낸 것과 같은 반도체 발광소자를 제조하는 방법과 유사하다.
도 51 및 도 52는 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 일 예를 나타낸 도면으로서, 도 43에 나타낸 것과 같은 플레이트 원판(110)을 사용하지 않고, 내열 테이프, 내열 시트 등으로 이루어질 수 있는 접착 시트(110')를 사용하여 반도체 발광소자를 제조할 수 있다.
플레이트 원판(110) 대신에 접착 시트(110')가 사용된다는 점, 이 접착 시트(210)가 절단 공정 이전에 제거된다는 점, 결과적으로 도 52에 나타낸 것과 같은 플레이트(110)가 생략된 구조의 반도체 발광소자가 형성된다는 점을 제외하면, 이상의 반도체 발광소자를 제조하는 방법과 유사하다.
구체적으로, 도 51에 나타낸 것과 같이, 준비된 접착 시트(110') 위에 접착제 등을 이용하여 반도체 발광소자 칩(150)이 고정되며, 이어서 봉지부(170)가 형성되고, 경화가 완료되면 접착 시트(110')가 제거되며, 접착 시트(110')가 제거된 후 도 46에 나타낸 것과 유사하게 평면상에서 예정된 반도체 발광소자의 경계(A)를 따라 봉지부(170)를 절단하여, 각각 반도체 발광소자 칩(150)을 포함하는 복수의 분리된 봉지부(270)로 분리한다. 봉지부(170)를 이루는 봉지제는 렌즈형성용 봉지제와 다를 수 있다. 예를 들어, 봉지부(170)를 이루는 봉지제는 렌즈형성용 봉지제보다 낮은 점도의 것이 사용될 수 있다. 분리된 봉지부(270)는 반도체 발광소자 칩(150)의 둘레와 상면을 덮는 가운데, 컨포멀한 외형을 가지게 된다.
이어서, 도 52에 나타낸 것과 같이, 반도체 발광소자 칩(150)을 포함하는 분리된 봉지부(270)를 열판(220) 위에 배치하여 열을 가하는 상태에서, 반도체 발광소자 칩(150)의 상부의 봉지부(270) 위로 렌즈형성용 봉지제를 디스펜싱하여 렌즈(230)를 형성한다. 이때, 렌즈(230)는 분리된 봉지부(270)의 상면 위에 형성된다. 렌즈(230)는, 디스펜싱되는 렌즈형성용 봉지제가 반도체 발광소자 칩(150) 상부의 봉지부(270) 위로 떨어진 다음 분리된 봉지부(270)의 가장자리 측으로 퍼지면서, 점진적으로 성장하는 형태로 형성된다. 이 경우, 렌즈(230)는 분리된 봉지부(270)의 상면 가장자리에 의해 외곽이 한정된다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 제2 봉지부는 형광체를 포함하는 것을 특징으로 하는 반도체 발광소자.
(2) 제1 봉지부는 제1 전극 및 제2 전극의 높이에 대응하는 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
(3) 반도체 발광소자 칩의 상면과 제2 봉지부 사이에 형성되는 제3 봉지부;를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
(4) 제3 봉지부는 볼록한 단면 형상을 가지는 것을 특징으로 하는 반도체 발광소자.
(5) 절연부 및 절연부에 의해 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면과 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어진 플레이트;으로서, 제1 도전부가 제1 전극과 접합되고, 제2 도전부가 제2 전극과 접합되도록, 반도체 발광소자 칩 및 제1 봉지부 하부에 위치하는 플레이트;을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
(6) 플레이트과 반도체 발광소자 칩 사이에서 절연부를 덮는 비도전성 반사막;을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
(7) 비도전성 반사막은 플레이트의 상면 전체를 덮고, 제1 도전부를 부분적으로 노출시키는 제1 관통구멍 및 제2 도전부를 부분적으로 노출시키는 제2 관통구멍을 구비하며, 제1 전극은 제1 관통구멍을 통해 제1 도전부에 전기적으로 연결되고, 제2 전극은 제2 관통구멍을 통해 제2 도전부에 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
(8) 플레이트은 제1 도전부와 제2 도전부의 상면을 덮도록 형성되는 Ag층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
(9) 제2 봉지부는 형광체를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(10) 제1 봉지부를 형성하는 단계는 플레이트의 상면 측에서 스프레이하는 방식으로 수행되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(11) 제1 봉지부를 형성하는 단계에서, 반도체 발광소자 칩의 상면과 제2 봉지부 사이에 위치하는 제3 봉지부가 동시에 형성되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(12) 제1 봉지부를 형성하는 단계에서, 제3 봉지부가 볼록한 단면 형상을 가지도록 열을 가하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(13) 절단하는 단계에 앞서 수행되는, 플레이트를 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(14) 플레이트는, 절연부 및 절연부에 의해 서로 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면 및 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어지는 플레이트이며, 제1 도전부가 제1 전극과 접합되고, 제2 도전부가 제2 전극과 접합되며, 절단하는 단계에서, 플레이트은 제1 봉지부 및 제2 봉지부와 함께 절단되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(15) 반도체 발광소자 칩을 플레이트의 상면 측에 고정하기 이전에, 플레이트의 상면 측에서 절연부를 덮도록 비도전성 반사막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(16) 비도전성 반사막을 형성하는 단계 이전에, 플레이트의 상면을 경면 처리하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(17) 요철면은 오목형 마이크로 렌즈 패턴, 볼록형 마이크로 렌즈 패턴, 오목 및 볼록 혼합형 마이크로 렌즈 패턴, 프리즘 형상의 패턴 및 프레널 렌즈형 패턴 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 발광소자.
(18) 광학 플레이트는 형광체를 함유하는 것을 특징으로 하는 반도체 발광소자.
(19) 절연부 및 절연부에 의해 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면과 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어진 플레이트;으로서, 반도체 발광소자 칩 및 봉지부 하부에 위치하는 플레이트;을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
(20) 반도체 발광소자 칩은 플레이트의 상면 측에서 절연부에 걸쳐서 위치하는 것을 특징으로 하는 반도체 발광소자.
(21) 반도체 발광소자 칩은 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트의 상면 위에 배치되고, 제1 전극은 제1 도전부에 접합되고, 제2 전극은 제2 도전부에 접합되는 것을 특징으로 하는 반도체 발광소자.
(22) 반도체 발광소자 칩은 제1 전극 및 제2 전극이 상부에 위치하도록 플레이트 상면에 고정되며, 제1 전극 및 제2 전극은 각각 와이어 본딩 방식으로 제1 도전부 및 제2 도전부와 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
(23) 플레이트과 반도체 발광소자 칩 사이에서 절연부를 덮는 비도전성 반사막;을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
(24) 반도체 발광소자 칩은 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트의 상면 위에 배치되고, 비도전성 반사막은 플레이트의 상면 전체를 덮고, 제1 도전부를 부분적으로 노출시키는 제1 관통구멍 및 제2 도전부를 부분적으로 노출시키는 제2 관통구멍을 구비하며, 제1 전극은 제1 관통구멍을 통해 제1 도전부에 전기적으로 연결되고, 제2 전극은 제2 관통구멍을 통해 제2 도전부에 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
(25) 플레이트은 제1 도전부와 제2 도전부의 상면을 덮도록 형성되는 Ag층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
(26) 절단하는 단계에 앞서 수행되는, 플레이트를 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(27) 플레이트는, 절연부 및 절연부에 의해 서로 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면 및 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어지는 플레이트이며, 절단하는 단계에서, 플레이트은 봉지부 및 광학 플레이트 원판과 함께 절단되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(28) 반도체 발광소자 칩을 플레이트의 상면 측에 고정하기 이전에, 플레이트의 상면 측에서 절연부를 덮도록 비도전성 반사막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(29) 비도전성 반사막을 형성하는 단계 이전에, 플레이트의 상면을 경면 처리하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(30) 렌즈는 반도체 발광소자 칩의 상부로 디스펜싱된 렌즈형성용 봉지제가 분리된 플레이트의 가장자리 측으로 퍼지면서 점진적으로 성장하는 형태로 형성되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(31) 렌즈는 플레이트의 상면 가장자리에 의해 외곽이 한정되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(32) 플레이트과 반도체 발광소자 칩을 덮고 평면형의 상면을 갖는 봉지부를 형성하는 단계;를 더 포함하며, 절단하는 단계에서, 봉지부는 플레이트 원판과 함께 절단되고, 렌즈는 반도체 발광소자 칩의 상부로 디스펜싱된 렌즈형성용 봉지제가 분리된 봉지부의 상면 가장자리 측으로 퍼지면서 점진적으로 성장하는 형태로 형성되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(33) 렌즈는 봉지부의 상면 가장자리에 의해 외곽이 한정되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(34) 렌즈는 반도체 발광소자 칩의 상부로 디스펜싱된 렌즈형성용 봉지제가 분리된 봉지부의 상면 가장자리 측으로 퍼지면서 점진적으로 성장하는 형태로 형성되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(35) 렌즈는 봉지부의 상면 가장자리에 의해 외곽이 한정되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(36) 열판는 110℃ 내지 170℃ 범위 이내의 온도로 제어되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(37) 열판의 온도에 따라 렌즈 형상 봉지부의 높이를 조절하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(38) 봉지제는 실리콘을 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(39) 실리콘은 10000cPs 내지 20000 cPs 범위 이내의 높은 점도를 가지는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(40) 실리콘의 점도에 따라 렌즈 형상 봉지부의 높이를 조절하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(41) 열판는 110℃ 내지 170℃ 범위 이내의 온도에서 제어되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
(42) 실리콘의 점도 및 열판의 온도에 따라 렌즈 형상 봉지부의 높이를 조절하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
본 개시에 따른 하나의 반도체 발광소자 및 이의 제조방법에 의하면, 광추출 효율이 높은 반도체 발광소자를 제공할 수 있다.
본 개시에 따른 다른 하나의 반도체 발광소자를 제조하는 방법에 의하면, 방사 특성이 우수하고 형광체의 효율이 높은 반도체 발광소자를 제공할 수 있다.
본 개시에 따른 또 다른 하나의 반도체 발광소자 및 이의 제조방법에 의하면, 비도전성 반사막을 통해 반사 효율 저하를 방지할 수 있다.
본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조방법에 의하면, 형광체의 사용량을 줄여 원가절감을 가능하게 한다.
본 개시에 따른 또 다른 하나의 반도체 발광소자를 제조하는 방법에 의하면, 용이하게 반도체 발광소자를 대량생산할 수 있다.
본 개시에 따른 또 다른 하나의 반도체 발광소자를 제조하는 방법에 의하면, 고가의 금형을 사용하지 않고도 렌즈를 구비하는 반도체 발광소자를 제공할 수 있다.
본 개시에 따른 또 다른 하나의 반도체 발광소자를 제조하는 방법에 의하면, 렌즈를 구비하는 반도체 발광소자의 제조원가를 낮출 수 있다.

Claims (48)

  1. 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하며, 제1 전극 및 제2 전극이 하부에 위치하는 반도체 발광소자 칩;
    제1 전극 및 제2 전극이 위치하는 측에서 반도체 발광소자 칩의 둘레에 위치하는 제1 봉지부; 및
    제1 봉지부 및 반도체 발광소자 칩을 덮는 제2 봉지부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    제2 봉지부는 형광체를 포함하는 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 2에 있어서,
    제1 봉지부는 제1 전극 및 제2 전극의 높이에 대응하는 두께를 가지는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    반도체 발광소자 칩의 상면과 제2 봉지부 사이에 형성되는 제3 봉지부;를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 4에 있어서,
    제3 봉지부는 볼록한 단면 형상을 가지는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 1에 있어서,
    절연부 및 절연부에 의해 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면과 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어진 플레이트;로서, 제1 도전부가 제1 전극과 접합되고, 제2 도전부가 제2 전극과 접합되도록, 반도체 발광소자 칩 및 제1 봉지부 하부에 위치하는 플레이트;를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 6에 있어서,
    플레이트와 반도체 발광소자 칩 사이에서 절연부를 덮는 비도전성 반사막;을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 7에 있어서,
    비도전성 반사막은 플레이트의 상면 전체를 덮고, 제1 도전부를 부분적으로 노출시키는 제1 관통구멍 및 제2 도전부를 부분적으로 노출시키는 제2 관통구멍을 구비하며,
    제1 전극은 제1 관통구멍을 통해 제1 도전부에 전기적으로 연결되고,
    제2 전극은 제2 관통구멍을 통해 제2 도전부에 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 6에 있어서,
    플레이트는 제1 도전부와 제2 도전부의 상면을 덮도록 형성되는 Ag층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  10. 반도체 발광소자를 제조하는 방법에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을, 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트 위에 고정하는 단계;
    반도체 발광소자 칩 둘레의 플레이트의 상면을 덮도록 제1 봉지부를 형성하는 단계;
    제1 봉지부 및 반도체 발광소자 칩을 덮도록 제2 봉지부를 형성하는 단계; 및
    반도체 발광소자의 경계를 따라, 제1 봉지부 및 제2 봉지부를 함께 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  11. 청구항 10에 있어서,
    제2 봉지부는 형광체를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  12. 청구항 10에 있어서,
    제1 봉지부를 형성하는 단계는 플레이트의 상면 측에서 스프레이하는 방식으로 수행되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  13. 청구항 12에 있어서,
    제1 봉지부를 형성하는 단계에서, 반도체 발광소자 칩의 상면과 제2 봉지부 사이에 위치하는 제3 봉지부가 동시에 형성되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  14. 청구항 13에 있어서,
    제1 봉지부를 형성하는 단계에서, 제3 봉지부가 볼록한 단면 형상을 가지도록 열을 가하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  15. 청구항 10에 있어서,
    절단하는 단계에 앞서 수행되는, 플레이트를 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  16. 청구항 10에 있어서,
    플레이트는, 절연부 및 절연부에 의해 서로 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면 및 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어지며,
    제1 도전부가 제1 전극과 접합되고, 제2 도전부가 제2 전극과 접합되며,
    절단하는 단계에서, 플레이트는 제1 봉지부 및 제2 봉지부와 함께 절단되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  17. 청구항 16에 있어서,
    반도체 발광소자 칩을 플레이트의 상면 측에 고정하기 이전에, 플레이트의 상면 측에서 절연부를 덮도록 비도전성 반사막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  18. 청구항 17에 있어서,
    비도전성 반사막을 형성하는 단계 이전에, 플레이트의 상면을 경면 처리하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  19. 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩;
    반도체 발광소자 칩의 둘레와 상부를 컨포멀하게 덮는 봉지부; 및
    상면이 빛의 경로를 변화시키는 요철면으로 형성되며, 봉지부의 상면 측에 고정되는 광학 플레이트;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  20. 청구항 19에 있어서,
    요철면은 오목형 마이크로 렌즈 패턴, 볼록형 마이크로 렌즈 패턴, 오목 및 볼록 혼합형 마이크로 렌즈 패턴, 프리즘 형상의 패턴 및 프레널 렌즈형 패턴 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 발광소자.
  21. 청구항 19에 있어서,
    광학 플레이트는 형광체를 함유하는 것을 특징으로 하는 반도체 발광소자.
  22. 청구항 19에 있어서,
    절연부 및 절연부에 의해 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면과 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어진 플레이트;로서, 반도체 발광소자 칩 및 봉지부 하부에 위치하는 플레이트;를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  23. 청구항 22에 있어서,
    반도체 발광소자 칩은 플레이트의 상면 측에서 절연부에 걸쳐서 위치하는 것을 특징으로 하는 반도체 발광소자.
  24. 청구항 22에 있어서,
    반도체 발광소자 칩은 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트의 상면 위에 배치되고,
    제1 전극은 제1 도전부에 접합되고,
    제2 전극은 제2 도전부에 접합되는 것을 특징으로 하는 반도체 발광소자.
  25. 청구항 22에 있어서,
    반도체 발광소자 칩은 제1 전극 및 제2 전극이 상부에 위치하도록 플레이트 상면에 고정되며,
    제1 전극 및 제2 전극은 각각 와이어 본딩 방식으로 제1 도전부 및 제2 도전부와 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
  26. 청구항 22에 있어서,
    플레이트와 반도체 발광소자 칩 사이에서 절연부를 덮는 비도전성 반사막;을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  27. 청구항 26에 있어서,
    반도체 발광소자 칩은 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트의 상면 위에 배치되고,
    비도전성 반사막은 플레이트의 상면 전체를 덮고, 제1 도전부를 부분적으로 노출시키는 제1 관통구멍 및 제2 도전부를 부분적으로 노출시키는 제2 관통구멍을 구비하며,
    제1 전극은 제1 관통구멍을 통해 제1 도전부에 전기적으로 연결되고,
    제2 전극은 제2 관통구멍을 통해 제2 도전부에 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
  28. 청구항 22에 있어서,
    플레이트는 제1 도전부와 제2 도전부의 상면을 덮도록 형성되는 Ag층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  29. 반도체 발광소자를 제조하는 방법에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을, 플레이트 위에 고정하는 단계;
    플레이트의 상면 측에서 반도체 발광소자 칩을 덮도록 봉지부를 형성하는 단계;
    상면이 빛의 경로를 변화시키는 요철면으로 형성되는 광학 플레이트 원판을 봉지부의 상면에 부착하는 단계; 및
    반도체 발광소자의 경계를 따라 봉지부 및 광학 플레이트 원판을 함께 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  30. 청구항 29에 있어서,
    절단하는 단계에 앞서 수행되는, 플레이트를 제거하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  31. 청구항 29에 있어서,
    플레이트는, 절연부 및 절연부에 의해 서로 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면 및 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어지며,
    절단하는 단계에서, 플레이트는 봉지부 및 광학 플레이트 원판과 함께 절단되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  32. 청구항 31에 있어서,
    반도체 발광소자 칩을 플레이트의 상면 측에 고정하기 이전에, 플레이트의 상면 측에서 절연부를 덮도록 비도전성 반사막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  33. 청구항 32에 있어서,
    비도전성 반사막을 형성하는 단계 이전에, 플레이트의 상면을 경면 처리하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  34. 절연부 및 절연부에 의해 전기적으로 절연되는 제1 도전부와 제2 도전부를 구비하며, 상면 및 상면에 대향하는 하면을 가지고, 절연부가 상면으로부터 하면으로 이어지는 플레이트 원판을 형성하는 단계;
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을, 제1 전극 및 제2 전극이 하부에 위치하도록 플레이트 원판 위에 고정하는 단계;
    반도체 발광소자의 경계를 따라 플레이트 원판을 절단하는 단계; 및
    반도체 발광소자 칩을 포함하는 분리된 플레이트를 열판 위에 배치하여 열을 가하는 상태에서 반도체 발광소자 칩의 상부로 렌즈형성용 봉지제를 디스펜싱하여 렌즈를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  35. 청구항 34에 있어서,
    렌즈는 반도체 발광소자 칩의 상부로 디스펜싱된 렌즈형성용 봉지제가 분리된 플레이트의 가장자리 측으로 퍼지면서 점진적으로 성장하는 형태로 형성되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  36. 청구항 34에 있어서,
    렌즈는 플레이트의 상면 가장자리에 의해 외곽이 한정되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  37. 청구항 34에 있어서,
    플레이트와 반도체 발광소자 칩을 덮고 평면형의 상면을 갖는 봉지부를 형성하는 단계;를 더 포함하며,
    절단하는 단계에서, 봉지부는 플레이트 원판과 함께 절단되고,
    렌즈는 반도체 발광소자 칩의 상부로 디스펜싱된 렌즈형성용 봉지제가 분리된 봉지부의 상면 가장자리 측으로 퍼지면서 점진적으로 성장하는 형태로 형성되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  38. 청구항 36에 있어서,
    렌즈는 봉지부의 상면 가장자리에 의해 외곽이 한정되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  39. 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층, 제1 반도체층에 전기적으로 연결되는 제1 전극 및 제2 반도체층에 전기적으로 연결되는 제2 전극을 구비하는 반도체 발광소자 칩을, 제1 전극 및 제2 전극이 하부에 위치하도록 접착 시트 위에 고정하는 단계;
    접착 시트와 반도체 발광소자 칩을 덮고 평면형의 상면을 갖는 봉지부를 형성하는 단계;
    접착 시트를 제거하는 단계;
    반도체 발광소자의 경계를 따라 봉지부를 절단하는 단계; 및
    반도체 발광소자 칩을 포함하는 분리된 봉지부를 열판 위에 배치하여 열을 가하는 상태에서 반도체 발광소자 칩의 상부로 렌즈형성용 봉지제를 디스펜싱하여 봉지부 위에 렌즈를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  40. 청구항 39에 있어서,
    렌즈는 반도체 발광소자 칩의 상부로 디스펜싱된 렌즈형성용 봉지제가 분리된 봉지부의 상면 가장자리 측으로 퍼지면서 점진적으로 성장하는 형태로 형성되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  41. 청구항 40에 있어서,
    렌즈는 봉지부의 상면 가장자리에 의해 외곽이 한정되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  42. 청구항 34 또는 청구항 39 중 어느 하나의 항에 있어서,
    열판는 110℃ 내지 170℃ 범위 이내의 온도로 제어되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  43. 청구항 42에 있어서,
    열판의 온도에 따라 렌즈 형상 봉지부의 높이를 조절하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  44. 청구항 34 또는 청구항 39 중 어느 하나의 항에 있어서,
    봉지제는 실리콘을 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  45. 청구항 44에 있어서,
    실리콘은 10000cPs 내지 20000 cPs 범위 이내의 높은 점도를 가지는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  46. 청구항 45에 있어서,
    실리콘의 점도에 따라 렌즈 형상 봉지부의 높이를 조절하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  47. 청구항 45에 있어서,
    열판는 110℃ 내지 170℃ 범위 이내의 온도에서 제어되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
  48. 청구항 47에 있어서,
    실리콘의 점도 및 열판의 온도에 따라 렌즈 형상 봉지부의 높이를 조절하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.
PCT/KR2014/005131 2013-06-11 2014-06-11 반도체 발광소자 및 이를 제조하는 방법 WO2014200267A1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2013-0066521 2013-06-11
KR10-2013-0066523 2013-06-11
KR1020130066529A KR101426434B1 (ko) 2013-06-11 2013-06-11 반도체 발광소자를 제조하는 방법
KR1020130066523A KR20140147162A (ko) 2013-06-11 2013-06-11 반도체 발광소자 및 이를 제조하는 방법
KR1020130066521A KR101629403B1 (ko) 2013-06-11 2013-06-11 반도체 발광소자 및 이를 제조하는 방법
KR10-2013-0066529 2013-06-11

Publications (1)

Publication Number Publication Date
WO2014200267A1 true WO2014200267A1 (ko) 2014-12-18

Family

ID=52022493

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/005131 WO2014200267A1 (ko) 2013-06-11 2014-06-11 반도체 발광소자 및 이를 제조하는 방법

Country Status (1)

Country Link
WO (1) WO2014200267A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951968A (zh) * 2021-01-28 2021-06-11 浙江英特来光电科技有限公司 一种户外全彩显示屏smd led器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128322A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 発光装置および照明装置
KR20070001512A (ko) * 2005-06-29 2007-01-04 엘지전자 주식회사 발광 소자의 패키지 및 그의 제조 방법
KR100665219B1 (ko) * 2005-07-14 2007-01-09 삼성전기주식회사 파장변환형 발광다이오드 패키지
JP2012069645A (ja) * 2010-09-22 2012-04-05 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法
JP2012084786A (ja) * 2010-10-14 2012-04-26 Showa Denko Kk Ｌｅｄパッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128322A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 発光装置および照明装置
KR20070001512A (ko) * 2005-06-29 2007-01-04 엘지전자 주식회사 발광 소자의 패키지 및 그의 제조 방법
KR100665219B1 (ko) * 2005-07-14 2007-01-09 삼성전기주식회사 파장변환형 발광다이오드 패키지
JP2012069645A (ja) * 2010-09-22 2012-04-05 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法
JP2012084786A (ja) * 2010-10-14 2012-04-26 Showa Denko Kk Ｌｅｄパッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951968A (zh) * 2021-01-28 2021-06-11 浙江英特来光电科技有限公司 一种户外全彩显示屏smd led器件
CN112951968B (zh) * 2021-01-28 2022-09-06 浙江英特来光电科技有限公司 一种户外全彩显示屏smd led器件

Similar Documents

Publication Publication Date Title
WO2011145794A1 (ko) 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
WO2014014298A1 (ko) 반도체 발광소자의 제조 방법
WO2014014299A2 (ko) 반도체 발광소자
WO2016204482A1 (ko) 복수의 파장변환부를 포함하는 발광 소자 및 그 제조 방법
WO2014088201A1 (ko) 발광 다이오드 및 그것의 어플리케이션
WO2013069924A1 (en) Light emitting device
WO2016032167A1 (ko) 발광 소자 패키지
WO2016021919A1 (ko) 발광 다이오드 및 그 제조 방법
WO2019039769A1 (ko) 분포 브래그 반사기를 가지는 발광 다이오드
WO2017119743A1 (ko) 반도체 발광소자
WO2019045505A1 (ko) 반도체 소자 및 이를 포함하는 헤드 램프
WO2018044102A1 (ko) 칩 스케일 패키지 발광 다이오드
WO2016133292A1 (ko) 광 추출 효율이 향상된 발광 소자
WO2019066372A4 (ko) 발광 다이오드, 발광 다이오드 모듈 및 그것을 갖는 표시 장치
WO2014088322A1 (ko) 반도체 발광소자 및 이를 제조하는 방법
WO2016148539A1 (ko) 발광 소자 및 이를 구비한 카메라 모듈
WO2016148424A1 (ko) 금속 벌크를 포함하는 발광 소자
WO2017078441A1 (ko) 반도체 소자
WO2017034212A1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
WO2019112397A1 (ko) 백라이트 유닛
WO2019027192A1 (ko) 반도체 소자 패키지 및 광원 장치
WO2019088704A1 (ko) 발광소자 패키지 및 이를 구비한 조명 장치
WO2014084645A1 (ko) 발광소자 패키지 및 이의 제작 방법
WO2017010705A1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
WO2014200267A1 (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14811310

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14811310

Country of ref document: EP

Kind code of ref document: A1