WO2014170141A1 - Optoelektronisches bauelement und verfahren zu seiner herstellung - Google Patents

Optoelektronisches bauelement und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2014170141A1
WO2014170141A1 PCT/EP2014/056809 EP2014056809W WO2014170141A1 WO 2014170141 A1 WO2014170141 A1 WO 2014170141A1 EP 2014056809 W EP2014056809 W EP 2014056809W WO 2014170141 A1 WO2014170141 A1 WO 2014170141A1
Authority
WO
WIPO (PCT)
Prior art keywords
groove
plastic housing
optoelectronic component
lead frame
optoelectronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2014/056809
Other languages
English (en)
French (fr)
Inventor
Martin Brandl
Michael Zitzlsperger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to KR1020157029975A priority Critical patent/KR20150143513A/ko
Priority to US14/784,879 priority patent/US9520539B2/en
Priority to DE112014002023.0T priority patent/DE112014002023B4/de
Priority to CN201480021610.8A priority patent/CN105103315B/zh
Priority to JP2016508078A priority patent/JP2016515768A/ja
Publication of WO2014170141A1 publication Critical patent/WO2014170141A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Definitions

  • the present invention relates to an optoelectronic component according to patent claim 1 and to a method for producing an optoelectronic component according to patent claim 11.
  • German priority application DE 10 2013 206 963.4 which expressly forms part of the disclosure of the present application, also describes an optoelectronic component and a method for producing an optoelectronic component.
  • preformed plastic housings Optoelectronic components with preformed plastic housings (premold housings) are known from the prior art.
  • Such plastic housing often have a cavity which is filled with a potting material that serves a mechanical protection and can cause a diffuse light scattering and / or a wavelength conversion.
  • the preformed plastic housing is subjected to mechanical stresses which can cause the formation of gaps between the material of the plastic housing and leadframe sections embedded in the plastic housing. This results in leaks that can prone ⁇ ren when filling the cavity with the potting material to a creep of the Vergussmateri- on a solder side of the optoelectronic device.
  • An object of the present invention is to provide an optoelectronic device with a plastic housing, ⁇ riding be observed. This object is achieved by an optoelectronic component with the features of claim 1.
  • a further object of the present invention is to specify a method for producing an optoelectronic component. This object is achieved by a method having the features of claim 11.
  • the dependent claims specify various developments.
  • the solder contact surface advantageously remains accessible and can be wetted with solder during a soldering of the opto ⁇ lektronischen device.
  • the groove is arranged in an edge region of the solder contact surface .
  • any contamination of the solder contact surface thereby does not penetrate beyond the edge region of the solder contact surface onto the solder contact surface.
  • the groove is at least partially circumferentially formed around a Mittenbe rich ⁇ the solder contact surface.
  • Advantage ⁇ way legally the central region of the solder pad is protected from contamination by DA.
  • the first conductor ⁇ frame portion can result in an electrical contact of the optoelectronic semiconductor chip on the solder pad.
  • the optoelectronic semiconductor chip this optoelectrochemical ⁇ African component can be contacted via a solder to solder pad electrically.
  • the plastic housing on a layer adjacent to the chip landing area on ⁇ cavity.
  • a potting ⁇ material is arranged in the cavity.
  • the Vergussmate ⁇ rial can be arranged in the cavity of the plastic material housing, without this a contamination of the solder contact surface is to be feared with the potting material.
  • the groove is provided to prevent wetting of the central region by the potting material. Possibly by a gap between the material of the plastic housing and the first lead frame section creeping potting material can not penetrate through the groove to the central region of the LötWalletflä ⁇ che of the first lead frame section and the ⁇ ten Scheme thereby not wet. Characterized the mid region of the solder pad is advantageously accessible and can be wetted during soldering of the optoelectronic ⁇ construction elements with solder.
  • the potting material comprises silicone.
  • the silicone can cause mechanical protection of an optoelectronic semiconductor chip of the optoelectronic component.
  • the molding material may also include light-diffusing Parti ⁇ angle and / or converter particles. In this case, be ⁇ affects the potting of the optoelectronic component is advantageously a diffuse light scattering and / or wavelength conversion.
  • a second leadframe section is embedded in the synthetic material housing.
  • the second leadframe section in this case has an upper surface and a lower surface, which are at least partially not covered by the plastic housing.
  • the introduced ⁇ embedded in the plastic housing second lead frame portion may include a second solder pad on an outer side of the optoelectronic component be ⁇ riding filters.
  • the second solder contact can serve, for example, for making electrical contact with an optoelectronic semiconductor chip of the optoelectronic component.
  • an optoelectronic device available in which a solder pad of a first Porterrahmenab ⁇ section can serve for electrical contacting of the optoelectronic device.
  • the solder contact surface is advantageously protected by the groove from contamination. This ensures good wettability of Lötkon ⁇ tact surface is ensured with solder.
  • the method comprises a further step of disposing an optoelectronic semiconductor chip on the chip landing area of the first lead frame ⁇ portion.
  • the portion positioned at the Chiplanderflä ⁇ surface of the first lead frame portion optoelectrochemical ⁇ African semiconductor chip through the solder pad of the first lead frame portion can be electrically contacted.
  • this comprises a further step for arranging a potting material in a cavity of the plastic housing adjoining the chip landing surface.
  • this ensures that the cavity is arranged in the potting material does not contaminate the Lötkon ⁇ clock face of the first lead frame portion.
  • a crawling by a possibly existing gap between the Mate ⁇ rial of the plastic housing and embedded in the plastic housing first lead frame portion part of the molding material can not penetrate through the arranged in the solder contact ⁇ surface groove addition to the solder pad before ⁇ .
  • the groove prevents a central region of the solder contact surface, around which the groove is formed at least partially circumferential, being wetted by the potting material.
  • Figure 2 is a plan view of a solder side of KunststoffStoffgephinu ⁇ ses.
  • FIG. 4 shows a sectional view of the optoelectronic component in a finished processing state.
  • Fig. 1 shows a schematic sectional view of a
  • the KunststoffStoffgeophuse 100 has a top 110 and one of the top 110 opposite bottom 120.
  • Fig. 2 shows a schematic view of the underside 120 of the plastic housing 100.
  • the housing 100 may Art ⁇ material as a housing for an optoelectronic component, for example a light-emitting device, which ⁇ NEN.
  • the plastic housing 100 may also be referred to as a premold housing or as a preformed housing.
  • the Kunststoffge ⁇ housing 100 for example, by an injection molding process or transfer molding process (molding process).
  • the KunststoffStoffgeophuse 100 has a KunststoffStoffmaterial.
  • a cavity 130 is formed on the upper side 110 of the plastic housing 100.
  • the cavity 130 is open to the top 110 of the plastic housing 100.
  • the Kavi ⁇ ty 130 of the plastic housing 100 is delimited by a circumferential edge.
  • the cavity 130 has a diameter which widens conically with respect to the upper side 110.
  • the cavity 130 could also be differently.
  • the cavity 130 may be formed, for example, circular ⁇ disc-shaped.
  • a first lead frame portion 200 and a second Porterrahmenab ⁇ section 300 are embedded.
  • the first lead frame portion 200 and the second lead frame portion 300 each comprise an electrically conductive material.
  • the first leadframe section 200 and the second leadframe section 300 may comprise a metal.
  • the first Porterrahmenab ⁇ section 200 and the second lead frame section 300 may be referred to collectively as a lead frame or leadframe.
  • the first lead frame portion 200 and the second lead frame portion 300 may be made by etching or punching, for example.
  • the first conductor frame portion 200 has a Chipewedflä ⁇ surface 210 and a chip of the land surface 210 opposite solder pad 220 on.
  • the second leadframe section 300 has an upper surface 310 and a lower surface 320 opposite the upper surface 310.
  • the chip landing ⁇ surface 210 and the solder pad 220 of the first Porterrah ⁇ menabitess 200 as well as the upper surface 310 and the unte- re surface 320 of the second lead frame portion 300 are sorted ⁇ wells at least not completely covered by the material of the plastic housing 100th In the illustrated example, the chip landing area 210 and the upper area 310 are partially located. free.
  • the solder contact surface 220 and the lower surface 320 are completely exposed.
  • the solder contact surface 220 of the first lead frame section 200 and the lower surface 320 of the second lead frame section 300 are oriented to the bottom 120 of the plastic housing 100 and close bün ⁇ dig with the bottom 120 of the Kunststofffoffgeophuses 100 from.
  • the chip landing area 210 of the first lead frame portion 200 and the upper surface 310 of the second lead frame portion 300 are out orienta- advantage to the cavity 130 of the plastic housing 100 and together form a part of the bottom surface of the Ka ⁇ tivity 130th
  • the first conductor frame portion 200 and the second Porterrah ⁇ menabites 300 are preferably already during the manufacturing position of the plastic housing 100 in the material of the
  • Plastic housing 100 embedded This can be done, for example, by molding the first leadframe section 200 and the second leadframe section 300 with the material of the plastic housing 100 in a molding process.
  • the solder contact surface 220 of the first leadframe section 200 has a first groove 230.
  • the first groove 230 is arranged in an edge region 221 of the solder contact surface 220 and encloses a central region 222 of the solder contact surface 220 in an annular manner.
  • the first groove 230 has, been ⁇ from the surface of the solder pad 220, a depth 231. Perpendicular to the longitudinal direction of the first groove 230, this has a width 232.
  • the depth 231 is between 10 before ⁇ Trains t pm and 1 mm, more preferably between 50 pm and 200 pm. Most preferably, the depth 231 of the first groove 230 is about 100 pm.
  • the width 232 of the first groove 230 is preferably also between 10 pm and 1 mm, particularly preferably between 75 pm and 300 pm. Most preferably, the width 232 of the first groove 230 is about 150 pm. From the outer edge of the solder contact surface 220, the first groove 230 may, for example, be spaced by a distance corresponding to one to ten times the width 232 of the first groove 230. The first groove 230 may, for example, by Etching, have been introduced by embossing or by means of a laser in the solder contact surface 220. The first groove 230 having part of the solder contact surface 220 of the first Lei ⁇ terrahmenabites 200 is not covered by the material of the plastic housing 100, so that in the first
  • the lower surface 320 of the second lead frame section 300 has a second groove 330.
  • the second groove 330 is disposed in an edge portion of the lower surface 320, but only partially encloses a center portion of the lower surface 320. In the example shown, the second groove 330 rotates only half the circumference of the lower surface
  • the dimen ⁇ measurements of the second groove 330 preferably correspond approximately to those of the first groove 230.
  • the second groove 330 may have been created with the same method as the first groove 230th
  • the second groove 330 having part of the lower surface 320 of the second lead frame section 300 is not covered by the mate ⁇ rial of the plastic housing 100, so that even in the second groove 330 no material of the plastic housing 100 is disposed. Also, the center region of the lower surface 320 is not covered by the material of the plastic housing 100 ⁇ .
  • Fig. 3 shows a schematic sectional view of the plastic ⁇ material housing 100 in one of the representation of FIG. 1 temporally subsequent processing status. Between the processing stands of FIGS. 1 and 3, the synthetic material housing 100 has been subjected to mechanical stresses. These mechanical stresses may have occurred, for example, during a de- flash process, an electroplating process or during egg ⁇ nes deburring.
  • gaps 140 are between the material of the plastic housing 100 and embedded in the plastic housing 100 first lead frame portion 200, as well as be- see the material of the plastic housing 100 and embedded in the plastic housing 100 secondêtrahmenab ⁇ section 300 result.
  • the gaps 140 extend from the cavity 130 of the plastic housing 100 along the first leadframe section 200 and the second leadframe section 300 to the underside 120 of the plastic housing
  • the gaps 140 are shown only schematically in FIG. 3 and do not have to be formed in any case and not ent ⁇ long the entire circumference of the first lead frame portion 200 and the second lead frame portion 300. In the processing of the plastic housing 100, however, there is basically the risk of formation of the column 140.
  • FIG. 4 shows a further schematic sectional view of the plastic housing 100 in a processing state which chronologically follows the representation of FIG. 3.
  • an optoelectronic component 10 has been formed, which comprises the plastic housing 100.
  • the optoelectronic component 10 may be, for example, a light-emitting diode component.
  • temporally subsequent processing step was an optoelectronic semiconductor chip ⁇ 400 on the chip landing surface 210 of the first conductor frame portion 200 arranged.
  • the optoelectronic half ⁇ conductor chip 400 may be, for example, a light-emitting diode chip (LED chip).
  • the optoelectronic semiconductor chip 400 has a first surface 410 and a second surface 420 opposite the first surface 410.
  • the first surface 410 forms a radiation exit surface of the optoelectronic semiconductor chip 400.
  • the first surface 410 and the second surface 420 of the optoelectronic semiconductor chip 400 each have an electrical contact surface of the optoelectronic ⁇ African semiconductor chip 400.
  • the second surface 420 faces the chip land surface 210 of the first lead frame portion 200.
  • the electrical contact surface of the optoelectronic semiconductor chip 400 arranged on the second surface 420 is in electrically conductive connection with the chip landing surface 210 of the first conductor frame section 200.
  • the electrical contact surface of the optoelectronic semiconductor chip 400 arranged on the first surface 410 of the optoelectronic semiconductor chip 400 is a bond ⁇ wire 430 electrically connected to the upper surface 310 of the second lead frame portion 300.
  • the optoelectronic semiconductor chip can be electrically contacted 400 via the LötWalletflä ⁇ surface 220 of the first lead frame portion 200 and the lower surface 320 of the second lead frame portion 300 and supplied with a voltage.
  • the cavity 130 of the synthetic material housing 100 was filled with a potting material 500. Since ⁇ were in the disposed in the cavity 130 optoelectronic semiconductor chip 400 and the embedded in the cavity 130 is arrange ⁇ te bonding wire 430 in the potting material 500th The potting material 500 thereby protects the optoelectronic semiconductor chip 400 and the bonding wire 430 from being damaged by external mechanical influences. 2
  • the potting material 500 preferably comprises silicone.
  • the Ver ⁇ casting material 500 may be formed as a transparent silicone which is optically substantially transparent to electromagnetic radiation with a light emitted by the optoe ⁇ lektronischen semiconductor chip 400 wavelength.
  • the potting material 500 may additionally comprise embedded particles.
  • Example ⁇ as may be embedded in the potting material 500 diffusely scattering par ⁇ Tikel, such as TiC> 2 particles or wellenenburgnkonver ⁇ animal particles. The potting material 500 then serves a scattering of the optoelectronic
  • Semiconductor chip 400 emitted electromagnetic radiation and / or a conversion of wavelengths of electromagnetic radiation emitted by the optoelectronic semiconductor chip 400.
  • the molding material 500 has been introduced at least partially in ⁇ flüssi ⁇ ger form in the cavity 130 of the plastic housing 100th During the introduction of the potting material 500 into the cavity 130, a part of the potting material 500 is crawled through the gaps 140 between the material of the plastic housing 100 and the first leadframe section 200 and the two ⁇ th lead frame section 300 to the bottom 120 of the plastic ⁇ housing 100. At the bottom 120 of the plastics material housing ⁇ 100, the molding material 500 has continued its creep process along the bottom 120 of the plastic housing 100th The creep process can was placed 100, may have been supports 120 of the plastic housing 100 and the top of a support on which the plastic case se by a Kapillaref ⁇ fect between the bottom.
  • the potting material 500 is along the bottom 120 of the plastic housing 100 in the edge region 221 of the solder contact ⁇ surface 220 of the first lead frame portion 200 vorgedrun ⁇ gene. Only at the first groove 230 in the solder pad 220 of the first lead frame portion 200 of the creep process of the molding material 500 has been completed. In the area of the first groove 230, the force acting on the potting material 500 Kapil ⁇ lar warranty were interrupted. The potting material 500 now covers the edge region 221 of the solder contact surface 220, but not the center region 222 of the solder contact surface 220 of the first leadframe section 200.
  • an edge region of the lower surface 320 of the second leadframe section 300 up to the second groove 330 in the lower surface 320 has also been replaced by the Potting material 500 covered. Since a potential leakage path along the first from the lead frame portion 200 side facing away from the second Lei ⁇ terrahmenabitess 300 is very much longer than the Kriechstre ⁇ blocks for the molding material 500 along the first Lei ⁇ terrahmenabrough 200 facing side of the second conductor frame portion 300 is sufficient it is to form the second groove 330 on the side of the lower surface 320 of the second lead frame portion 300 facing the first lead frame portion 200. Correspondingly, the first groove 230 does not necessarily also completely surround the middle region 222 of the solder contact surface 220.
  • the optoelectronic component 10 may for Oberflä ⁇ chenmontage means of a Wiederaufschmelzlotreaes
  • soldering process may be provided.
  • Plastic housing 100 of the optoelectronic component 10 are contacted via soldered electrically conductive. Since the solder contact surface 220 and the bottom surface 320 are substantially not covered by the potting material 500, a good wettability of the solder contact surface 220 and the bottom surface 320 is ensured with solder.
  • this cover can be seen in a visual control in the region of the first groove 230 and the second groove 330 are easily detected.

Landscapes

  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein optoelektronisches Bauelement weist ein Kunststoffgehäuse auf, in das ein erster Leiterrahmenabschnitt eingebettet ist. Eine Chiplandefläche und eine Lötkontaktfläche des ersten Leiterrahmenabschnitts sind zumindest teilweise nicht durch das Kunststoffgehäuse bedeckt. Die Lötkontaktfläche weist eine Rille auf. Diese Rille ist nicht durch das Material des Kunststoffgehäuses bedeckt.

Description

Beschreibung
Optoelektronisches Bauelement und Verfahren zu seiner Her¬ stellung
Die vorliegende Erfindung betrifft ein optoelektronisches Bauelement gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß Patent¬ anspruch 11.
Die deutsche Prioritätsanmeldung DE 10 2013 206 963.4, die ausdrücklich einen Teil der Offenbarung der vorliegenden Anmeldung bildet, beschreibt ebenfalls ein optoelektronisches Bauelement und ein Verfahren zum Herstellen eines optoe- lektronischen Bauelements.
Optoelektronische Bauelemente mit vorgeformten Kunststoffge- häusen (Premold-Gehäusen) sind aus dem Stand der Technik bekannt. Solche Kunststoffgehäuse weisen häufig eine Kavität auf, die mit einem Vergussmaterial gefüllt ist, dass einem mechanischen Schutz dient und eine diffuse LichtStreuung und/oder eine Wellenlängenkonversion bewirken kann. Während der Herstellung solcher optoelektronischer Bauelemente ist das vorgeformte KunstStoffgehäuse mechanischen Belastungen ausgesetzt, die eine Ausbildung von Spalten zwischen dem Material des Kunststoffgehäuses und in das Kunststoffgehäuse eingebetteten Leiterrahmenabschnitten bewirken kann. Dadurch ergeben sich Undichtigkeiten, die beim Befüllen der Kavität mit dem Vergussmaterial zu einem Kriechen des Vergussmateri- als auf eine Lötseite des optoelektronischen Bauelements füh¬ ren können. Auf der Lötseite des optoelektronischen Bauelements kann das Vergussmaterial Lötflächen verunreinigen und das optoelektronische Bauelement dadurch unbrauchbar machen. Eine Aufgabe der vorliegenden Erfindung besteht darin, ein optoelektronisches Bauelement mit einem Kunststoffgehäuse be¬ reitzustellen. Diese Aufgabe wird durch ein optoelektronisches Bauelement mit den Merkmalen des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 11 gelöst. In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angeben.
Ein optoelektronisches Bauelement weist ein Kunststoffgehäuse auf, in das ein erster Leiterrahmenabschnitt eingebettet ist. Eine Chiplandefläche und eine Lötkontaktfläche des ersten Leiterrahmenabschnitts sind zumindest teilweise nicht durch das Kunststoffgehäuse bedeckt. Die Lötkontaktfläche weist ei¬ ne Rille auf. Diese Rille ist nicht durch das Material des Kunststoffgehäuses bedeckt. Vorteilhafterweise wird die Löt¬ kontaktfläche des ersten Leiterrahmenabschnitts bei diesem optoelektronischen Bauelement durch die Rille vor einer Kontamination geschützt. Ein durch eine Lücke zwischen dem Material des Kunststoffgehäuses und dem ersten Leiterrahmenab¬ schnitt kriechendes Vergussmaterial kann nicht über die Rille auf die Lötkontaktfläche des ersten Leiterrahmenabschnitts vordringen und die Lötkontaktfläche dadurch nicht vollständig benetzen. Dadurch bleibt die Lötkontaktfläche vorteilhafterweise zugänglich und kann während eines Anlötens des optoe¬ lektronischen Bauelements mit Lot benetzt werden. In einer Ausführungsform des optoelektronischen Bauelements ist die Rille in einem Randbereich der Lötkontaktfläche ange¬ ordnet. Vorteilhafterweise kann eine eventuelle Kontamination der Lötkontaktfläche dadurch nicht über den Randbereich der Lötkontaktfläche hinaus auf die Lötkontaktfläche vordringen.
In einer Ausführungsform des optoelektronischen Bauelements ist die Rille zumindest abschnittsweise um einen Mittenbe¬ reich der Lötkontaktfläche umlaufend ausgebildet. Vorteil¬ hafterweise wird der Mittenbereich der Lötkontaktfläche da- durch vor einer Kontamination geschützt.
In einer Ausführungsform des optoelektronischen Bauelements weist die Rille eine Tiefe zwischen 10 pm und 1 mm auf, be- vorzugt eine Tiefe zwischen 50 pm und 200 pm. Die Rille kann beispielsweise eine Tiefe von 100 pm und eine Breite von 150 pm aufweisen. Vorteilhafterweise stellt eine Rille mit diesen Abmessungen sicher, dass eine Kapillarkraft zwischen der Löt- kontaktfläche und einer Unterlage, auf der die Lötkontaktflä¬ che aufliegt, im Bereich der Rille unterbrochen wird. Dadurch kann ein kontaminierendes Material nicht über die Rille hin¬ aus auf die Lötkontaktfläche vordringen. In einer Ausführungsform des optoelektronischen Bauelements ist ein optoelektronischer Halbleiterchip auf der Chiplandefläche angeordnet. Vorteilhafterweise kann der erste Leiter¬ rahmenabschnitt einen elektrischen Kontakt des optoelektronischen Halbleiterchips zur Lötkontaktfläche führen. Dadurch kann der optoelektronische Halbleiterchip dieses optoelektro¬ nischen Bauelements über eine Lötverbindung zur Lötkontaktfläche elektrisch kontaktiert werden.
In einer Ausführungsform des optoelektronischen Bauelements weist das Kunststoffgehäuse eine an die Chiplandefläche an¬ grenzende Kavität auf. Dabei ist in der Kavität ein Verguss¬ material angeordnet. Vorteilhafterweise kann das Vergussmate¬ rial in der Kavität des KunstStoffgehäuses angeordnet werden, ohne dass hierbei eine Kontamination der Lötkontaktfläche mit dem Vergussmaterial zu befürchten ist.
In einer Ausführungsform des optoelektronischen Bauelements ist die Rille vorgesehen, eine Benetzung des Mittenbereichs durch das Vergussmaterial zu verhindern. Eventuell durch eine Lücke zwischen dem Material des Kunststoffgehäuses und dem ersten Leiterrahmenabschnitt kriechendes Vergussmaterial kann nicht über die Rille bis zum Mittenbereich der Lötkontaktflä¬ che des ersten Leiterrahmenabschnitts vordringen und den Mit¬ tenbereich dadurch nicht benetzen. Dadurch bleibt der Mitten- bereich der Lötkontaktfläche vorteilhafterweise zugänglich und kann während eines Anlötens des optoelektronischen Bau¬ elements mit Lot benetzt werden. In einer Ausführungsform des optoelektronischen Bauelements weist das Vergussmaterial Silikon auf. Vorteilhafterweise kann das Silikon einen mechanischen Schutz eines optoelektronischen Halbleiterchips des optoelektronischen Bauelements bewirken. Das Vergussmaterial kann auch lichtstreuende Parti¬ kel und/oder Konverterpartikel aufweisen. In diesem Fall be¬ wirkt das Vergussmaterial des optoelektronischen Bauelements vorteilhafterweise eine diffuse LichtStreuung und/oder eine Wellenlängenkonversion .
In einer Ausführungsform des optoelektronischen Bauelements ist ein zweiter Leiterrahmenabschnitt in das KunstStoffgehäu- se eingebettet. Der zweite Leiterrahmenabschnitt weist dabei eine obere Fläche und eine untere Fläche auf, die zumindest teilweise nicht durch das Kunststoffgehäuse bedeckt sind.
Vorteilhafterweise kann der in das KunstStoffgehäuse einge¬ bettete zweite Leiterrahmenabschnitt einen zweiten Lötkontakt an einer Außenseite des optoelektronischen Bauelements be¬ reitstellen. Der zweite Lötkontakt kann beispielsweise zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips des optoelektronischen Bauelements dienen.
In einer Ausführungsform des optoelektronischen Bauelements weist die untere Fläche des zweiten Leiterrahmenabschnitts eine weitere Rille auf. Vorteilhafterweise ist dadurch auch die untere Fläche des zweiten Leiterrahmenabschnitts vor ei¬ ner eventuellen Kontaminierung mit einem Vergussmaterial geschützt . Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Bereitstellen eines ersten Leiterrahmenabschnitts mit einer Chiplandefläche und mit einer Löt¬ kontaktfläche, die eine Rille aufweist, und zum Einbetten des ersten Leiterrahmenabschnitts in ein KunstStoffgehäuse der- art, dass die Chiplandefläche und die Lötkontaktfläche zumin¬ dest teilweise nicht durch das Kunststoffgehäuse bedeckt sind. Die Rille wird dabei nicht durch das Material des
Kunststoffgehäuses bedeckt. Vorteilhafterweise ist durch die- ses Verfahren ein optoelektronisches Bauelement erhältlich, bei dem eine Lötkontaktfläche eines ersten Leiterrahmenab¬ schnitts zur elektrischen Kontaktierung des optoelektronischen Bauelements dienen kann. Die Lötkontaktfläche ist dabei durch die Rille vorteilhafterweise vor einer Kontamination geschützt. Dadurch wird eine gute Benetzbarkeit der Lötkon¬ taktfläche mit Lot sichergestellt.
In einer Ausführungsform des Verfahrens umfasst dieses einen weiteren Schritt zum Anordnen eines optoelektronischen Halbleiterchips auf der Chiplandefläche des ersten Leiterrahmen¬ abschnitts. Vorteilhafterweise kann der auf der Chiplandeflä¬ che des ersten Leiterrahmenabschnitts platzierte optoelektro¬ nische Halbleiterchip über die Lötkontaktfläche des ersten Leiterrahmenabschnitts elektrisch kontaktiert werden.
In einer Ausführungsform des Verfahrens umfasst dieses einen weiteren Schritt zum Anordnen eines Vergussmaterials in einer an die Chiplandefläche angrenzenden Kavität des Kunststoffge- häuses. Vorteilhafterweise ist dabei sichergestellt, dass das in der Kavität angeordnete Vergussmaterial nicht die Lötkon¬ taktfläche des ersten Leiterrahmenabschnitts kontaminiert. Ein durch eine eventuell vorhandene Lücke zwischen dem Mate¬ rial des Kunststoffgehäuses und dem in das KunstStoffgehäuse eingebetteten ersten Leiterrahmenabschnitt kriechender Teil des Vergussmaterials kann nicht über die in der Lötkontakt¬ fläche angeordnete Rille hinaus auf die Lötkontaktfläche vor¬ dringen . In einer Ausführungsform des Verfahrens verhindert die Rille, dass ein Mittenbereich der Lötkontaktfläche, um den die Rille zumindest abschnittsweise umlaufend ausgebildet ist, durch das Vergussmaterial benetzt wird. Eventuell durch eine Lücke zwischen dem Material des Kunststoffgehäuses und dem ersten Leiterrahmenabschnitt kriechendes Vergussmaterial kann nicht über die Rille bis zum Mittenbereich der Lötkontaktfläche des ersten Leiterrahmenabschnitts vordringen und den Mittenbe¬ reich dadurch nicht benetzen. Dadurch bleibt der Mittenbe- reich der Lötkontaktfläche vorteilhafterweise zugänglich und kann während eines Anlötens des optoelektronischen Bauele¬ ments mit Lot benetzt werden. Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläu- tert werden. Dabei zeigen in jeweils schematisierter Darstellung
Fig. 1 einen Schnitt durch ein KunstStoffgehäuse eines optoe¬ lektronischen Bauelements in einem ersten Bearbeitungsstand;
Fig. 2 eine Aufsicht auf eine Lötseite des KunstStoffgehäu¬ ses ;
Fig. 3 einen Schnitt durch das KunstStoffgehäuse des optoe- lektronischen Bauelements in einem zweiten Bearbeitungsstand; und
Fig. 4 eine Schnittansicht des optoelektronischen Bauelements in einem fertigen Bearbeitungsstand.
Fig. 1 zeigt eine schematische Schnittdarstellung eines
Kunststoffgehäuses 100. Das KunstStoffgehäuse 100 weist eine Oberseite 110 und eine der Oberseite 110 gegenüberliegende Unterseite 120 auf. Fig. 2 zeigt eine schematische Aufsicht auf die Unterseite 120 des Kunststoffgehäuses 100. Das Kunst¬ stoffgehäuse 100 kann als Gehäuse für ein optoelektronisches Bauelement, beispielsweise ein Leuchtdioden-Bauelement, die¬ nen . Das Kunststoffgehäuse 100 kann auch als Premold-Gehäuse oder als vorgeformtes Gehäuse bezeichnet werden. Das Kunststoffge¬ häuse 100 kann beispielsweise durch ein Spritzgussverfahren oder Spritzpressverfahren (Moldverfahren) hergestellt sein. Das KunstStoffgehäuse 100 weist ein KunstStoffmaterial auf.
An der Oberseite 110 des Kunststoffgehäuses 100 ist eine Ka- vität 130 ausgebildet. Die Kavität 130 ist zur Oberseite 110 des Kunststoffgehäuses 100 geöffnet. Seitlich wird die Kavi¬ tät 130 des Kunststoffgehäuses 100 durch einen umlaufenden Rand begrenzt. Im dargestellten Beispiel weist die Kavität 130 einen sich konisch zur Oberseite 110 weitenden Durchmes- ser auf. Die Kavität 130 könnte jedoch auch anders ausgebil¬ det sein. In lateraler Richtung senkrecht zur Schnittdarstel¬ lung der Fig. 1 kann die Kavität 130 beispielsweise kreis¬ scheibenförmig ausgebildet sein. In das Material des Kunststoffgehäuses 100 sind ein erster Leiterrahmenabschnitt 200 und ein zweiter Leiterrahmenab¬ schnitt 300 eingebettet. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 weisen jeweils ein elektrisch leitendes Material auf. Beispielsweise können der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmen¬ abschnitt 300 ein Metall aufweisen. Der erste Leiterrahmenab¬ schnitt 200 und der zweite Leiterrahmenabschnitt 300 können gemeinsam auch als Leiterrahmen oder Leadframe bezeichnet werden. Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrahmenabschnitt 300 können beispielsweise durch Ätzen oder durch Stanzen hergestellt sein.
Der erste Leiterrahmenabschnitt 200 weist eine Chiplandeflä¬ che 210 und eine der Chiplandefläche 210 gegenüberliegende Lötkontaktfläche 220 auf. Der zweite Leiterrahmenabschnitt 300 weist eine obere Fläche 310 und eine der oberen Fläche 310 gegenüberliegende untere Fläche 320 auf. Die Chiplande¬ fläche 210 und die Lötkontaktfläche 220 des ersten Leiterrah¬ menabschnitts 200 wie auch die obere Fläche 310 und die unte- re Fläche 320 des zweiten Leiterrahmenabschnitts 300 sind je¬ weils zumindest nicht vollständig durch das Material des Kunststoffgehäuses 100 bedeckt. Im dargestellten Beispiel liegen die Chiplandefläche 210 und die obere Fläche 310 teil- weise frei. Die Lötkontaktfläche 220 und die untere Fläche 320 liegen vollständig frei. Die Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 und die untere Fläche 320 des zweiten Leiterrahmenabschnitts 300 sind zur Unterseite 120 des KunstStoffgehäuses 100 orientiert und schließen bün¬ dig mit der Unterseite 120 des KunstStoffgehäuses 100 ab. Die Chiplandefläche 210 des ersten Leiterrahmenabschnitts 200 und die obere Fläche 310 des zweiten Leiterrahmenabschnitts 300 sind zur Kavität 130 des KunstStoffgehäuses 100 hin orien- tiert und bilden gemeinsam einen Teil der Bodenfläche der Ka¬ vität 130.
Der erste Leiterrahmenabschnitt 200 und der zweite Leiterrah¬ menabschnitt 300 wurden bevorzugt bereits während der Her- Stellung des Kunststoffgehäuses 100 in das Material des
Kunststoffgehäuses 100 eingebettet. Dies kann beispielsweise durch Umspritzen des ersten Leiterrahmenabschnitts 200 und des zweiten Leiterrahmenabschnitts 300 mit dem Material des Kunststoffgehäuses 100 in einem Moldprozess erfolgt sein.
Die Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 weist eine erste Rille 230 auf. Die erste Rille 230 ist in einem Randbereich 221 der Lötkontaktfläche 220 angeordnet und schließt einen Mittenbereich 222 der Lötkontaktfläche 220 ringförmig umlaufend ein. Die erste Rille 230 weist, ausge¬ hend von der Oberfläche der Lötkontaktfläche 220, eine Tiefe 231 auf. Senkrecht zur Längsrichtung der ersten Rille 230 weist diese eine Breite 232 auf. Die Tiefe 231 liegt bevor¬ zugt zwischen 10 pm und 1 mm, besonders bevorzugt zwischen 50 pm und 200 pm. Ganz besonders bevorzugt beträgt die Tiefe 231 der ersten Rille 230 etwa 100 pm. Die Breite 232 der ersten Rille 230 liegt bevorzugt ebenfalls zwischen 10 pm und 1 mm, besonders bevorzugt zwischen 75 pm und 300 pm. Ganz besonders bevorzugt beträgt die Breite 232 der ersten Rille 230 etwa 150 pm. Vom Außenrand der Lötkontaktfläche 220 kann die erste Rille 230 beispielsweise um einen Abstand beabstandet sein, der einem Ein- bis Zehnfachen der Breite 232 der ersten Rille 230 entspricht. Die erste Rille 230 kann beispielsweise durch Ätzen, durch Prägen oder mittels eines Lasers in die Lötkontaktfläche 220 eingebracht worden sein. Der die erste Rille 230 aufweisende Teil der Lötkontaktfläche 220 des ersten Lei¬ terrahmenabschnitts 200 ist nicht durch das Material des Kunststoffgehäuses 100 bedeckt, so dass auch in der ersten
Rille 230 kein Material des KunstStoffgehäuses 100 angeordnet ist. Auch der Mittenbereich 222 der Lötkontaktfläche 220 ist nicht durch das Material des Kunststoffgehäuses 100 bedeckt. Die untere Fläche 320 des zweiten Leiterrahmenabschnitts 300 weist eine zweite Rille 330 auf. Die zweite Rille 330 ist in einem Randbereich der unteren Fläche 320 angeordnet, umschließt einen Mittenbereich der unteren Fläche 320 jedoch nur teilweise. Im dargestellten Beispiel umläuft die zweite Rille 330 lediglich einen halben Umfang der unteren Fläche
320 und ist an der der Chiplandefläche 210 des ersten Leiter¬ rahmenabschnitts 200 zugewandten Seite der unteren Fläche 320 des zweiten Leiterrahmenabschnitts 300 angeordnet. Die Abmes¬ sungen der zweiten Rille 330 entsprechen bevorzugt etwa denen der ersten Rille 230. Die zweite Rille 330 kann mit derselben Methode wie die erste Rille 230 angelegt worden sein. Der die zweite Rille 330 aufweisende Teil der unteren Fläche 320 des zweiten Leiterrahmenabschnitts 300 ist nicht durch das Mate¬ rial des Kunststoffgehäuses 100 bedeckt, so dass auch in der zweiten Rille 330 kein Material des Kunststoffgehäuses 100 angeordnet ist. Auch der Mittenbereich der unteren Fläche 320 ist nicht durch das Material des Kunststoffgehäuses 100 be¬ deckt . Es ist auch möglich, die erste Rille 230 als nicht vollstän¬ dig geschlossenen Ring auszubilden. Dann umläuft die erste Rille 230 den Mittenbereich 222 der Lötkontaktfläche 220 le¬ diglich in einem begrenzten Winkelabschnitt von beispielswei¬ se einem halben Umfang der Lötkontaktfläche 220. Ebenfalls möglich ist, die zweite Rille 330 einen Mittenbereich der unteren Fläche 320 vollständig umlaufend auszubilden. Auf das Vorsehen der zweiten Rille 330 kann unter Umständen auch vollständig verzichtet werden. Fig. 3 zeigt eine schematische Schnittdarstellung des Kunst¬ stoffgehäuses 100 in einem der Darstellung der Fig. 1 zeitlich nachfolgenden Bearbeitungsstand. Zwischen den Bearbei- tungsständen der Figuren 1 und 3 ist das KunstStoffgehäuse 100 mechanischen Belastungen ausgesetzt worden. Diese mechanischen Belastungen können beispielsweise während eines De- flashprozesses , eines galvanischen Prozesses oder während ei¬ nes Entgratens aufgetreten sein.
Durch den auf das Kunststoffgehäuse 100 ausgeübten mechani¬ schen Stress haben sich Spalte 140 zwischen dem Material des Kunststoffgehäuses 100 und dem in das Kunststoffgehäuse 100 eingebetteten ersten Leiterrahmenabschnitt 200, wie auch zwi- sehen dem Material des Kunststoffgehäuses 100 und dem in das Kunststoffgehäuse 100 eingebetteten zweiten Leiterrahmenab¬ schnitt 300 ergeben. Die Spalte 140 erstrecken sich von der Kavität 130 des Kunststoffgehäuses 100 entlang des ersten Leiterrahmenabschnitts 200 und des zweiten Leiterrahmenab- Schnitts 300 bis zur Unterseite 120 des Kunststoffgehäuses
100. Die Spalte 140 sind in Fig. 3 lediglich schematisch dargestellt und müssen sich nicht in jedem Fall und nicht ent¬ lang des gesamten Umfangs des ersten Leiterrahmenabschnitts 200 und des zweiten Leiterrahmenabschnitts 300 ausbilden. Bei der Bearbeitung des Kunststoffgehäuses 100 besteht jedoch grundsätzlich die Gefahr einer Ausbildung der Spalte 140.
Fig. 4 zeigt eine weitere schematische Schnittdarstellung des Kunststoffgehäuses 100 in einem der Darstellung der Fig. 3 zeitlich nachfolgenden Bearbeitungsstand. Durch weitere Bearbeitungsschritte ist ein optoelektronisches Bauelement 10 ausgebildet worden, das das Kunststoffgehäuse 100 umfasst. Das optoelektronische Bauelement 10 kann beispielsweise ein Leuchtdioden-Bauelement sein.
In einem ersten der Darstellung der Fig. 3 zeitlich nachfolgenden Bearbeitungsschritt wurde ein optoelektronischer Halb¬ leiterchip 400 auf der Chiplandefläche 210 des ersten Leiter- rahmenabschnitts 200 angeordnet. Der optoelektronische Halb¬ leiterchip 400 kann beispielsweise ein Leuchtdioden-Chip (LED-Chip) sein. Der optoelektronische Halbleiterchip 400 weist eine erste Oberfläche 410 und eine der ersten Oberflä- che 410 gegenüberliegende zweite Oberfläche 420 auf. Die ers¬ te Oberfläche 410 bildet eine Strahlungsaustrittsfläche des optoelektronischen Halbleiterchips 400.
Im dargestellten Beispiel weisen die erste Oberfläche 410 und die zweite Oberfläche 420 des optoelektronischen Halbleiterchips 400 je eine elektrische Kontaktfläche des optoelektro¬ nischen Halbleiterchips 400 auf. Die zweite Oberfläche 420 ist der Chiplandefläche 210 des ersten Leiterrahmenabschnitts 200 zugewandt. Die an der zweiten Oberfläche 420 angeordnete elektrische Kontaktfläche des optoelektronischen Halbleiter¬ chips 400 steht in elektrisch leitender Verbindung mit der Chiplandefläche 210 des ersten Leiterrahmenabschnitts 200. Die an der ersten Oberfläche 410 des optoelektronischen Halbleiterchips 400 angeordnete elektrische Kontaktfläche des op- toelektronischen Halbleiterchips 400 ist mittels eines Bond¬ drahts 430 elektrisch leitend mit der oberen Fläche 310 des zweiten Leiterrahmenabschnitts 300 verbunden. Somit kann der optoelektronische Halbleiterchip 400 über die Lötkontaktflä¬ che 220 des ersten Leiterrahmenabschnitts 200 und die untere Fläche 320 des zweiten Leiterrahmenabschnitts 300 elektrisch kontaktiert und mit einer Spannung beaufschlagt werden.
Nach dem Anordnen des optoelektronischen Halbleiterchips 400 auf der Chiplandefläche 210 wurde die Kavität 130 des Kunst- Stoffgehäuses 100 mit einem Vergussmaterial 500 befüllt. Da¬ bei wurden der in der Kavität 130 angeordnete optoelektronische Halbleiterchip 400 und der in der Kavität 130 angeordne¬ te Bonddraht 430 in das Vergussmaterial 500 eingebettet. Das Vergussmaterial 500 bewirkt dadurch einen Schutz des optoe- lektronischen Halbleiterchips 400 und des Bonddrahts 430 vor einer Beschädigung durch äußere mechanische Einflüsse. 2
Das Vergussmaterial 500 weist bevorzugt Silikon auf. Das Ver¬ gussmaterial 500 kann als Klarsilikon ausgebildet sein, das für elektromagnetische Strahlung mit einer durch den optoe¬ lektronischen Halbleiterchip 400 emittierten Wellenlänge op- tisch weitgehend transparent ist. Das Vergussmaterial 500 kann zusätzlich eingebettete Partikel aufweisen. Beispiels¬ weise können in das Vergussmaterial 500 diffus streuende Par¬ tikel, beispielsweise TiC>2-Partikel , oder wellenlängenkonver¬ tierende Partikel eingebettet sein. Das Vergussmaterial 500 dient dann einer Streuung von durch den optoelektronischen
Halbleiterchip 400 emittierter elektromagnetischer Strahlung und/oder einer Konversion von Wellenlängen von durch den optoelektronischen Halbleiterchip 400 emittierter elektromagnetischer Strahlung.
Das Vergussmaterial 500 wurde in zumindest teilweise flüssi¬ ger Form in die Kavität 130 des KunstStoffgehäuses 100 einge¬ bracht. Während des Einbringens des Vergussmaterials 500 in die Kavität 130 ist ein Teil des Vergussmaterials 500 durch die Spalte 140 zwischen dem Material des Kunststoffgehäuses 100 und dem ersten Leiterrahmenabschnitt 200 sowie dem zwei¬ ten Leiterrahmenabschnitt 300 zur Unterseite 120 des Kunst¬ stoffgehäuses 100 gekrochen. An der Unterseite 120 des Kunst¬ stoffgehäuses 100 hat das Vergussmaterial 500 seinen Kriech- prozess entlang der Unterseite 120 des KunstStoffgehäuses 100 fortgesetzt. Der Kriechprozess kann durch einen Kapillaref¬ fekt zwischen der Unterseite 120 des KunstStoffgehäuses 100 und der Oberseite eines Trägers, auf dem das KunstStoffgehäu- se 100 angeordnet war, unterstützt worden sein.
Das Vergussmaterial 500 ist entlang der Unterseite 120 des Kunststoffgehäuses 100 in den Randbereich 221 der Lötkontakt¬ fläche 220 des ersten Leiterrahmenabschnitts 200 vorgedrun¬ gen. Erst an der ersten Rille 230 in der Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200 wurde der Kriechprozess des Vergussmaterials 500 beendet. Im Bereich der ersten Rille 230 wurden die auf das Vergussmaterial 500 wirkenden Kapil¬ larkräfte unterbrochen. Das Vergussmaterial 500 bedeckt nun den Randbereich 221 der Lötkontaktfläche 220, nicht aber den Mittenbereich 222 der Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts 200. Entsprechend wurde auch ein Randbereich der unteren Fläche 320 des zweiten Leiterrahmenabschnitts 300 bis zur zweiten Rille 330 in der unteren Fläche 320 durch das Vergussmaterial 500 bedeckt. Da eine potenzielle Kriechstrecke entlang der von dem ersten Leiterrahmenabschnitt 200 abgewandten Seite des zweiten Lei¬ terrahmenabschnitts 300 sehr viel länger als die Kriechstre¬ cke für das Vergussmaterial 500 entlang der dem ersten Lei¬ terrahmenabschnitt 200 zugewandten Seite des zweiten Leiter- rahmenabschnitts 300 ist, genügt es, die zweite Rille 330 an der dem ersten Leiterrahmenabschnitt 200 zugewandten Seite der unteren Fläche 320 des zweiten Leiterrahmenabschnitts 300 auszubilden. Entsprechend muss auch die erste Rille 230 den Mittenbereich 222 der Lötkontaktfläche 220 nicht notwendiger- weise vollständig umschließen.
Das optoelektronische Bauelement 10 kann für eine Oberflä¬ chenmontage mittels eines Wiederaufschmelzlotprozesses
(Reflow-Lötprozesses ) vorgesehen sein. Die Lötkontaktfläche 220 und die untere Fläche 320 an der Unterseite 120 des
Kunststoffgehäuses 100 des optoelektronischen Bauelements 10 werden dabei über Lötverbindungen elektrisch leitend kontaktiert. Da die Lötkontaktfläche 220 und die untere Fläche 320 im Wesentlichen nicht durch das Vergussmaterial 500 bedeckt sind, ist dabei eine gute Benetzbarkeit der Lötkontaktfläche 220 und der unteren Fläche 320 mit Lot gewährleistet.
Sollte es während des Einbringens des Vergussmaterials 500 in die Kavität 130 in einem Einzelfall doch zu einer Bedeckung der Lötkontaktfläche 220 des ersten Leiterrahmenabschnitts
200 und/oder der unteren Fläche 320 des zweiten Leiterrahmenabschnitts 300 kommen, so kann diese Bedeckung in einer visu- eilen Kontrolle im Bereich der ersten Rille 230 bzw. der zweiten Rille 330 leicht detektiert werden.
Die Erfindung wurde anhand der bevorzugten Ausführungsbei- spiele näher illustriert und beschrieben. Dennoch ist die Er¬ findung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen .
Bezugs zeichenliste
10 optoelektronisches Bauelement
100 Kunststoffgehäuse
110 Oberseite
120 Unterseite
130 Kavität
140 Spalt
200 erster Leiterrahmenabschnitt
210 Chiplandefläche
220 Lötkontaktfläche
221 Randbereich
222 Mittenbereich
230 erste Rille
231 Tiefe
232 Breite
300 zweiter Leiterrahmenabschnitt
310 obere Fläche
320 untere Fläche
330 zweite Rille
400 optoelektronischer Halbleiterchip
410 erste Oberfläche
420 zweite Oberfläche
430 Bonddraht
500 Vergussmaterial

Claims

Optoelektronisches Bauelement (10)
mit einem KunstStoffgehäuse (100),
wobei in das KunstStoffgehäuse (100) ein erster Leiter¬ rahmenabschnitt (200) eingebettet ist,
wobei eine Chiplandefläche (210) und eine Lötkontaktflä¬ che (220) des ersten Leiterrahmenabschnitts (200) zumin¬ dest teilweise nicht durch das KunstStoffgehäuse (100) bedeckt sind,
wobei die Lötkontaktfläche (220) eine Rille (230) auf¬ weist,
wobei die Rille (230) nicht durch das Material des Kunst¬ stoffgehäuses (100) bedeckt ist.
Optoelektronisches Bauelement (10) gemäß Anspruch 1, wobei die Rille (230) in einem Randbereich (221) der Lötkontaktfläche (220) angeordnet ist.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei die Rille (230) zumindest abschnittsweise um einen Mittenbereich (222) der Lötkontaktfläche (220) umlaufend ausgebildet ist.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei die Rille (230) eine Tiefe (231) zwischen 10 pm und 1 mm aufweist, bevorzugt eine Tiefe (231) zwischen 50 pm und 200 pm.
Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei ein optoelektronischer Halbleiterchip (400) auf der Chiplandefläche (210) angeordnet ist.
6. Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche, wobei das KunstStoffgehäuse (100) eine an die Chiplande¬ fläche (210) angrenzende Kavität (130) aufweist,
wobei in der Kavität (130) ein Vergussmaterial (500) an¬ geordnet ist.
7. Optoelektronisches Bauelement (10) gemäß Ansprüchen 3 und 6,
wobei die Rille (230) vorgesehen ist, eine Benetzung des Mittenbereichs (222) durch das Vergussmaterial (500) zu verhindern .
8. Optoelektronisches Bauelement (10) gemäß einem der An¬ sprüche 6 und 7,
wobei das Vergussmaterial (500) Silikon aufweist.
9. Optoelektronisches Bauelement (10) gemäß einem der vor¬ hergehenden Ansprüche,
wobei ein zweiter Leiterrahmenabschnitt (300) in das Kunststoffgehäuse (100) eingebettet ist,
wobei eine obere Fläche (310) und eine untere Fläche (320) des zweiten Leiterrahmenabschnitts (300) zumindest teilweise nicht durch das Kunststoffgehäuse (100) bedeckt sind .
10. Optoelektronisches Bauelement (10) gemäß Anspruch 9,
wobei die untere Fläche (320) eine weitere Rille (330) aufweist .
11. Verfahren zum Herstellen eines optoelektronischen Bauelements (10)
mit den folgenden Schritten:
- Bereitstellen eines ersten Leiterrahmenabschnitts (200) mit einer Chiplandefläche (210) und mit einer Lötkontakt¬ fläche (220), die eine Rille (230) aufweist;
- Einbetten des ersten Leiterrahmenabschnitts (200) in ein Kunststoffgehäuse (100) derart, dass die Chiplande¬ fläche (210) und die Lötkontaktfläche (220) zumindest teilweise nicht durch das Kunststoffgehäuse (100) bedeckt sind,
wobei die Rille (230) nicht durch das Material des Kunst¬ stoffgehäuses (100) bedeckt wird.
12. Verfahren gemäß Anspruch 11,
wobei das Verfahren den folgenden weiteren Schritt um- fasst :
- Anordnen eines optoelektronischen Halbleiterchips (400) auf der Chiplandefläche (210) .
13. Verfahren gemäß einem der Ansprüche 11 und 12,
wobei das Verfahren den folgenden weiteren Schritt um- fasst :
- Anordnen eines Vergussmaterials (500) in einer an die Chiplandefläche (210) angrenzenden Kavität (130) des Kunststoffgehäuses (100).
14. Verfahren gemäß Anspruch 13,
wobei die Rille (230) verhindert, dass ein Mittenbereich (222) der Lötkontaktfläche (220), um den die Rille (230) zumindest abschnittsweise umlaufend ausgebildet ist, durch das Vergussmaterial (500) benetzt wird.
PCT/EP2014/056809 2013-04-17 2014-04-04 Optoelektronisches bauelement und verfahren zu seiner herstellung Ceased WO2014170141A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020157029975A KR20150143513A (ko) 2013-04-17 2014-04-04 광전자 부품 및 그 제조 방법
US14/784,879 US9520539B2 (en) 2013-04-17 2014-04-04 Optoelectronic component and method for the production thereof
DE112014002023.0T DE112014002023B4 (de) 2013-04-17 2014-04-04 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
CN201480021610.8A CN105103315B (zh) 2013-04-17 2014-04-04 光电子器件及其制造方法
JP2016508078A JP2016515768A (ja) 2013-04-17 2014-04-04 オプトエレクトロニクス部品およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013206963.4 2013-04-17
DE102013206963.4A DE102013206963A1 (de) 2013-04-17 2013-04-17 Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
WO2014170141A1 true WO2014170141A1 (de) 2014-10-23

Family

ID=50473287

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/056809 Ceased WO2014170141A1 (de) 2013-04-17 2014-04-04 Optoelektronisches bauelement und verfahren zu seiner herstellung

Country Status (6)

Country Link
US (1) US9520539B2 (de)
JP (2) JP2016515768A (de)
KR (1) KR20150143513A (de)
CN (1) CN105103315B (de)
DE (2) DE102013206963A1 (de)
WO (1) WO2014170141A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210342A (zh) * 2015-02-13 2017-09-26 西铁城电子株式会社 发光装置及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018105653A1 (de) * 2018-03-12 2019-09-12 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer anordung, anordnung und array
JP7142517B2 (ja) * 2018-08-28 2022-09-27 サンコール株式会社 バスバーアッセンブリ及びその製造方法
JP2023134143A (ja) * 2022-03-14 2023-09-27 富士電機株式会社 半導体モジュール、半導体装置、及び車両

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007033057A1 (de) * 2006-07-13 2008-01-17 Cree, Inc. Trägerstreifen-basierende Gehäuse für lichtemittierende Festkörpervorrichtungen und Verfahren zum Herstellen von Trägerstreifen-basierenden Gehäusen für lichtemittierende Festkörpervorrichtungen
DE102007001706A1 (de) * 2007-01-11 2008-07-17 Osram Opto Semiconductors Gmbh Gehäuse für optoelektronisches Bauelement und Anordnung eines optoelektronischen Bauelementes in einem Gehäuse
DE102007060206A1 (de) * 2007-12-14 2009-06-18 Osram Opto Semiconductors Gmbh Anordnung mit mindestens einem optoelektronischen Halbleiterbauelement
US20120025260A1 (en) * 2010-07-27 2012-02-02 Oonakahara Shigehisa Semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4832616Y1 (de) * 1969-09-29 1973-10-04
JPH02136331U (de) * 1989-04-17 1990-11-14
JPH07156581A (ja) 1993-12-06 1995-06-20 Ibiden Co Ltd Ｉｃカード用リードフレーム及びｉｃカード用電子部品搭載装置
JP2000236060A (ja) * 1999-02-16 2000-08-29 Matsushita Electronics Industry Corp 半導体装置
JP3535760B2 (ja) * 1999-02-24 2004-06-07 松下電器産業株式会社 樹脂封止型半導体装置，その製造方法及びリードフレーム
US20020066905A1 (en) * 2000-06-20 2002-06-06 Bily Wang Wing-shaped surface mount package for light emitting diodes
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
JP3795047B2 (ja) 2004-02-12 2006-07-12 松下電器産業株式会社 樹脂封止型半導体装置
JP5032747B2 (ja) 2005-02-14 2012-09-26 日亜化学工業株式会社 半導体装置
JP2006191143A (ja) 2006-03-13 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP5600443B2 (ja) * 2010-02-23 2014-10-01 スタンレー電気株式会社 発光装置およびその製造方法
US8625053B2 (en) * 2010-06-28 2014-01-07 Lg Display Co., Ltd. Light emitting diode and backlight unit and liquid crystal display device with the same
JP5618189B2 (ja) 2010-07-30 2014-11-05 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5707785B2 (ja) 2010-08-31 2015-04-30 日亜化学工業株式会社 発光装置
TWM400099U (en) * 2010-09-27 2011-03-11 Silitek Electronic Guangzhou Lead frame, package structure and lighting device thereof
JP2012182296A (ja) 2011-03-01 2012-09-20 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム基板、ｌｅｄ発光素子装置、およびｌｅｄ発光素子用リードフレーム
JP2012204754A (ja) 2011-03-28 2012-10-22 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム、およびその製造方法、並びにそれを用いたｌｅｄパッケージ
JP5083472B1 (ja) * 2012-01-25 2012-11-28 パナソニック株式会社 Ｌｅｄパッケージの製造方法
CN202796950U (zh) * 2012-09-20 2013-03-13 扬州宇理电子有限公司 一种半导体发光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007033057A1 (de) * 2006-07-13 2008-01-17 Cree, Inc. Trägerstreifen-basierende Gehäuse für lichtemittierende Festkörpervorrichtungen und Verfahren zum Herstellen von Trägerstreifen-basierenden Gehäusen für lichtemittierende Festkörpervorrichtungen
DE102007001706A1 (de) * 2007-01-11 2008-07-17 Osram Opto Semiconductors Gmbh Gehäuse für optoelektronisches Bauelement und Anordnung eines optoelektronischen Bauelementes in einem Gehäuse
DE102007060206A1 (de) * 2007-12-14 2009-06-18 Osram Opto Semiconductors Gmbh Anordnung mit mindestens einem optoelektronischen Halbleiterbauelement
US20120025260A1 (en) * 2010-07-27 2012-02-02 Oonakahara Shigehisa Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210342A (zh) * 2015-02-13 2017-09-26 西铁城电子株式会社 发光装置及其制造方法
CN107210342B (zh) * 2015-02-13 2019-01-18 西铁城电子株式会社 发光装置及其制造方法

Also Published As

Publication number Publication date
DE102013206963A1 (de) 2014-11-06
JP2016515768A (ja) 2016-05-30
KR20150143513A (ko) 2015-12-23
US9520539B2 (en) 2016-12-13
JP6502438B2 (ja) 2019-04-17
CN105103315A (zh) 2015-11-25
DE112014002023B4 (de) 2021-07-22
JP2018029183A (ja) 2018-02-22
CN105103315B (zh) 2018-06-26
DE112014002023A5 (de) 2015-12-31
US20160064618A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
EP2583318A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
DE102013224581A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014108368A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2010091967A1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
DE102013215650B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014100772B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102011056706A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
WO2017046257A1 (de) Optoelektronisches bauelement
WO2015040107A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2013139735A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines solchen
WO2014170141A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE212013000297U1 (de) Optoelektronisches Bauelement
EP2989666B1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102012207593A1 (de) Verfahren zum herstellen von bauteilen, bauteile und formwerkzeug
EP2614538A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102013220960A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102018104382A1 (de) Optoelektronisches bauelement und herstellungsverfahren
WO2015059030A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2020127480A1 (de) Laservorrichtung und verfahren zur herstellung einer laservorrichtung
DE112015001933T5 (de) Halbleitervorrichtung
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102019219016A1 (de) Optoelektronische vorrichtung und verfahren zur herstellung einer optoelektronischen vorrichtung
DE112019006685T5 (de) Verfahren zur herstellung von elektronischen vorrichtungen und elektronische vorrichtungen

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480021610.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14716276

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14784879

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20157029975

Country of ref document: KR

Kind code of ref document: A

Ref document number: 2016508078

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1120140020230

Country of ref document: DE

Ref document number: 112014002023

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112014002023

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14716276

Country of ref document: EP

Kind code of ref document: A1