WO2014163043A1 - 光電変換素子 - Google Patents

光電変換素子 Download PDF

Info

Publication number
WO2014163043A1
WO2014163043A1 PCT/JP2014/059469 JP2014059469W WO2014163043A1 WO 2014163043 A1 WO2014163043 A1 WO 2014163043A1 JP 2014059469 W JP2014059469 W JP 2014059469W WO 2014163043 A1 WO2014163043 A1 WO 2014163043A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
insulating layer
photoelectric conversion
type
type layer
Prior art date
Application number
PCT/JP2014/059469
Other languages
English (en)
French (fr)
Inventor
賢治 木本
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2015510079A priority Critical patent/JPWO2014163043A1/ja
Publication of WO2014163043A1 publication Critical patent/WO2014163043A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a photoelectric conversion element.
  • the most manufactured and sold solar cells have a structure in which electrodes are formed on a light receiving surface that is a surface on which sunlight is incident and a back surface that is opposite to the light receiving surface, respectively.
  • FIG. 27 shows a schematic cross-sectional view of the amorphous / crystalline silicon heterojunction device described in Patent Document 1.
  • an intrinsic hydrogenated amorphous silicon transition layer 102 is formed on the back surface of the crystalline silicon wafer 101, and an intrinsic hydrogenated amorphous silicon transition layer is formed.
  • An n-doped region 103 and a p-doped region 104 of hydrogenated amorphous silicon are formed in 102, and an aluminum electrode 105 is provided on the n-doped region 103 and the p-doped region 104.
  • the n-doped region 103 and the p-doped region 104 are formed using lithography and / or shadow masking processes (for example, Patent Document 1). Paragraph [0020] etc.).
  • the aluminum electrode 105 is formed by evaporating aluminum on the n-doped region 103 and the p-doped region 104 using a mask along the center line where the inner sides of the n-doped region 103 and the p-doped region 104 overlap. (See, for example, paragraphs [0024] and [0025] of Patent Document 1).
  • the n-doped region 103 and the p-doped region 104 are formed using lithography, the n-doped region 103 and the p-doped region 104 have a high etching selectivity with respect to the intrinsic hydrogenated amorphous silicon transition layer 102. Although it is necessary to etch the n-doped region 103 and the p-doped region 104, Patent Document 1 does not describe such an etching method having a large etching selectivity.
  • the thickness of the stacked body of the intrinsic hydrogenated amorphous silicon transition layer 102 and the n-doped region 103 and the thickness of the stacked body of the intrinsic hydrogenated amorphous silicon transition layer 102 and the p-doped region 104 are several to several tens. Since it is nm (paragraph [0018] of Patent Document 1), the intrinsic hydrogenated amorphous silicon transition layer 102 is very thin. Thus, it is very difficult to etch the n-doped region 103 and the p-doped region 104 leaving the very thin intrinsic hydrogenated amorphous silicon transition layer 102.
  • a mask is used when forming the n-doped region 103 and the p-doped region 104 by plasma CVD (Chemical Vapor Deposition). Since the separation between the n-doped region 103 and the p-doped region 104 becomes difficult due to the wraparound of the gas to the back surface, the patterning accuracy becomes very poor. The interval needs to be increased. However, when the interval between the n-doped region 103 and the p-doped region 104 is increased, the region in which neither the n-doped region 103 nor the p-doped region 104 is formed becomes larger. The conversion efficiency of the heterojunction device is lowered.
  • an object of the present invention is to provide a photoelectric conversion element that can be manufactured with high yield and has high characteristics.
  • the present invention provides a semiconductor, an intrinsic layer containing hydrogenated amorphous silicon provided on the semiconductor, a first conductivity type layer containing hydrogenated amorphous silicon of the first conductivity type covering a part of the intrinsic layer, A second conductivity type layer containing hydrogenated amorphous silicon of the second conductivity type covering a part of the intrinsic layer, an insulating layer covering a part of the intrinsic layer, and the first conductivity type layer.
  • a first electrode and a second electrode provided on the second conductivity type layer, wherein the shade portion is provided on the insulating layer, and the shade portion has a direction of the first electrode and It is a photoelectric conversion element which has the protrusion part which protrudes in any direction of the direction of a 2nd electrode.
  • FIG. 3 is a schematic cross-sectional view of the heterojunction back contact cell according to the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 3 is a schematic cross-sectional view illustrating an example of the method for manufacturing the heterojunction back contact cell of the first embodiment.
  • FIG. 6 is a schematic cross-sectional view of a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • FIG. 6 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell according to a second embodiment.
  • 6 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 3.
  • FIG. 3 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 3.
  • FIG. 10 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell of Embodiment 3.
  • FIG. 10 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell of Embodiment 3.
  • FIG. 10 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell of Embodiment 3.
  • FIG. 10 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell of Embodiment 3.
  • FIG. 10 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell of Embodiment 3.
  • FIG. 10 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojunction back contact cell of Embodiment 3.
  • FIG. 10 is a schematic cross-sectional view illustrating an example of a method for manufacturing a heterojun
  • FIG. 1 is a schematic cross-sectional view of an amorphous / crystalline silicon heterojunction device described in Patent Document 1.
  • FIG. 6 is a schematic diagram of a configuration of a photoelectric conversion module according to Embodiment 4.
  • FIG. It is the schematic of the structure of the solar energy power generation system of Embodiment 5.
  • FIG. It is the schematic of an example of a structure of the photoelectric conversion module array shown in FIG.
  • FIG. is the schematic of the structure of the solar energy power generation system of Embodiment 6.
  • FIG. It is the schematic of another example of the structure of the solar energy power generation system of Embodiment 5.
  • FIG. It is the schematic of another example of the structure of the solar energy power generation system of Embodiment 6.
  • FIG. 1 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 1, which is an example of the photoelectric conversion element of the present invention.
  • the heterojunction back contact cell of Embodiment 1 includes a semiconductor 1 made of n-type single crystal silicon, an intrinsic layer 4 containing i-type hydrogenated amorphous silicon covering the entire back surface of the semiconductor 1, and an intrinsic layer.
  • the n-type layer 6, the p-type layer 8, and the first insulating layer 5 cover different regions on the back surface of the semiconductor 1.
  • the first insulating layer 5 is formed in a strip shape.
  • the first insulating layer 5 is made of i-type hydrogenated amorphous silicon having protruding portions 2a protruding from both sides of the first insulating layer 5 in a direction perpendicular to the extending direction of the first insulating layer 5.
  • a shade portion 2 is provided.
  • the first electrode 9 is provided at least on the n-type layer 6 immediately above the back surface of the intrinsic layer 4 and other than the region 6a of the n-type layer 6 below the protruding portion 2a of the shade portion 2. .
  • the second electrode 10 is provided at least on the p-type layer 8 immediately above the back surface of the intrinsic layer 4 and other than the region 8a of the p-type layer 8 below the protruding portion 2a of the shade portion 2. .
  • the shade part 2 has a protruding part 2 a protruding from the first insulating layer 5 in the direction of the first electrode 9 and a protruding part 2 a protruding from the first insulating layer 5 in the direction of the second electrode 10. .
  • the n-type layer 6 covers a part of the back surface of the intrinsic layer 4, the side surface on the first electrode 9 side of the first insulating layer 5 provided on the back surface of the intrinsic layer 4, and the back surface of the first insulating layer 5. It covers the entire back surface of the shade portion 2 including the protruding portion 2a of the shade portion 2 provided above.
  • a second insulating layer 3 is provided on the region of the n-type layer 6 covering the entire back surface of the shade portion 2.
  • the p-type layer 8 covers a part of the back surface of the intrinsic layer 4, the side surface on the second electrode 10 side of the first insulating layer 5 provided on the back surface of the intrinsic layer 4, and the back surface of the first insulating layer 5.
  • the reflective layer 7 is provided on the back surface of the laminate including the first insulating layer 5, the shade portion 2 on the first insulating layer 5, and the second insulating layer 3 on the shade portion 2.
  • the structure on the back surface side of the semiconductor 1 is the above structure, but a texture structure (not shown) is formed on the light receiving surface opposite to the back surface of the semiconductor 1, and a passivation film is formed on the texture structure.
  • An antireflection film (not shown) may also be formed.
  • the antireflection film may be a laminated film in which an antireflection layer is laminated on the passivation layer.
  • an intrinsic layer 4 made of i-type hydrogenated amorphous silicon is laminated on the entire back surface of the semiconductor 1 that has been subjected to RCA cleaning, and then the first insulation is formed on the entire back surface of the intrinsic layer 4.
  • the layer 5 is laminated, and the shade portion 2 is laminated on the entire back surface of the first insulating layer 5.
  • the intrinsic layer 4, the first insulating layer 5, and the shade portion 2 can be laminated by, for example, a plasma CVD method.
  • i-type means an intrinsic semiconductor.
  • the semiconductor 1 is not limited to n-type single crystal silicon, and a conventionally known semiconductor may be used, for example.
  • the thickness of the semiconductor 1 is not particularly limited, but can be, for example, 50 ⁇ m or more and 300 ⁇ m or less, and preferably 70 ⁇ m or more and 150 ⁇ m or less.
  • the specific resistance of the semiconductor 1 is not particularly limited, but may be, for example, 0.5 ⁇ ⁇ cm or more and 10 ⁇ ⁇ cm or less.
  • the texture structure of the light receiving surface of the semiconductor 1 can be formed by, for example, texture etching the entire surface of the light receiving surface of the semiconductor 1.
  • a silicon nitride film, a silicon oxide film, or a laminate of a silicon nitride film and a silicon oxide film can be used as the antireflection film serving also as a passivation film on the light receiving surface of the semiconductor 1.
  • the thickness of the antireflection film can be set to, for example, about 100 nm.
  • the antireflection film can be laminated by, for example, a sputtering method or a plasma CVD method.
  • the thickness of the intrinsic layer 4 laminated on the entire back surface of the semiconductor 1 is not particularly limited, but can be, for example, 3 nm or more and 10 nm or less, and more specifically about 5 nm.
  • the first insulating layer 5 laminated on the entire back surface of the intrinsic layer 4 is not particularly limited as long as it is a layer made of an insulating material, but is preferably a material that can be etched without almost damaging the intrinsic layer 4.
  • the insulating layer 5 for example, a silicon nitride layer, a silicon oxide layer, or a stacked body of a silicon nitride layer and a silicon oxide layer formed using a plasma CVD method or the like can be used. In this case, for example, by using hydrofluoric acid, it is possible to etch the insulating layer 5 without damaging the intrinsic layer 4.
  • the thickness of the 1st insulating layer 5 is not specifically limited, For example, they are 0.1 micrometer or more and 10 micrometers or less.
  • the shade portion 2 laminated on the entire back surface of the first insulating layer 5 is not particularly limited, but is preferably made of n-type or i-type hydrogenated amorphous silicon. In this case, as described later, since the first insulating layer 5 can function as an etching stop layer, the shade portion 2 can be sufficiently removed by etching.
  • the shade part 2 is more preferably made of i-type hydrogenated amorphous silicon. Since i-type hydrogenated amorphous silicon has a higher resistance than n-type hydrogenated amorphous silicon, a short circuit between the first electrode 9 and the second electrode 10 is unlikely to occur.
  • the thickness of the shade part 2 is not specifically limited, For example, it is preferable to be 0.1 to 3 times the thickness of the first insulating layer 5. In this case, since the protrusion part 2a of the shade part 2 described later is easily formed, the yield is increased.
  • a resist 21 having an opening 22 is formed on the back surface of the shade portion 2.
  • the resist 21 having the opening 22 can be formed by, for example, a photolithography method or a printing method.
  • the back surface of the first insulating layer 5 is exposed from the opening 22 of the resist 21 by removing the portion of the shade portion 2 exposed from the opening 22 of the resist 21.
  • the removal of the shade portion 2 made of n-type or i-type hydrogenated amorphous silicon can be performed, for example, by wet etching using an alkaline aqueous solution such as an aqueous tetramethylammonium hydroxide solution or an aqueous potassium hydroxide solution.
  • an alkaline aqueous solution such as an aqueous tetramethylammonium hydroxide solution or an aqueous potassium hydroxide solution.
  • the first insulating layer 5 is composed of at least one of a silicon nitride layer and a silicon oxide layer
  • the first insulating layer 5 functions as an etching stop layer for wet etching with an alkaline aqueous solution. Etching can be stopped at the first insulating layer 5.
  • the back surface of the intrinsic layer 4 is exposed from the opening 22 of the resist 21 by removing the portion of the first insulating layer 5 exposed from the opening 22 of the resist 21.
  • the first insulating layer 5 can be removed, for example, by wet etching using hydrofluoric acid or the like. At this time, by performing side etching more than the thickness of the first insulating layer 5 and removing the first insulating layer 5, the direction of the extending material of the first insulating layer 5 is perpendicular to both sides of the first insulating layer 5.
  • the protruding portion 2a of the shade portion 2 is formed so as to protrude in the direction to be moved.
  • the intrinsic layer 4 made of n-type or i-type hydrogenated amorphous silicon can function as an etching stop layer. Etching can be stopped at the intrinsic layer 4.
  • n-type layer 6 made of n-type hydrogenated amorphous silicon is laminated by, for example, a plasma CVD method so as to cover the protruding portion 2a and the back surface of the shade portion 2.
  • the thickness of the n-type layer 6 is not particularly limited, but may be, for example, 5 nm or more and 50 nm or less.
  • n-type impurity contained in the n-type layer 6 for example, phosphorus can be used, and the n-type impurity concentration of the n-type layer 6 can be set to about 5 ⁇ 10 20 / cm 3 , for example.
  • the second insulating layer 3 is formed on the back surface of the n-type layer 6 so as to fill the opening of the n-type layer 6 including the notch below the protruding portion 2 a of the shade portion 2.
  • lamination is performed by a plasma CVD method.
  • the second insulating layer 3 is not particularly limited as long as it is a layer made of an insulating material, but it is preferable that the second insulating layer 3 be made of a material that can be etched without substantially damaging the n-type layer 6.
  • the second insulating layer 3 for example, a silicon nitride layer, a silicon oxide layer, or a stacked body of a silicon nitride layer and a silicon oxide layer formed using a plasma CVD method or the like can be used. In this case, for example, by using hydrofluoric acid, the second insulating layer 3 can be etched without damaging the n-type layer 6.
  • the thickness of the 2nd insulating layer 3 is not specifically limited, For example, it can be set as about 100 nm.
  • a resist 41 having an opening 42 is formed on the back surface of the second insulating layer 3.
  • the resist 41 having the opening 42 can be formed by, for example, a photolithography method or a printing method.
  • the removal of the second insulating layer 3 can be performed by, for example, wet etching using hydrofluoric acid or the like. At this time, the second insulating layer 3 may be removed by performing side etching beyond the thickness of the second insulating layer 3.
  • the n-type layer 6 made of n-type hydrogenated amorphous silicon can function as an etching stop layer. Can be stopped by the n-type layer 6.
  • the removal of the n-type layer 6 and the shade portion 2 made of n-type or i-type hydrogenated amorphous silicon uses, for example, an alkaline aqueous solution such as a tetramethylammonium hydroxide aqueous solution, a potassium hydroxide aqueous solution or a sodium hydroxide aqueous solution. It can be performed by wet etching or the like. At this time, since the first insulating layer 5 can function as an etching stop layer, the wet etching can be stopped by the first insulating layer 5.
  • the removal of the first insulating layer 5 can be performed by, for example, wet etching using hydrofluoric acid or the like. At this time, by performing side etching more than the thickness of the first insulating layer 5 and removing the first insulating layer 5, the direction of the extending material of the first insulating layer 5 is perpendicular to both sides of the first insulating layer 5. The protruding portion 2a of the shade portion 2 is formed so as to protrude in the direction to be moved.
  • the intrinsic layer 4 made of i-type hydrogenated amorphous silicon can function as an etching stop layer. It can be stopped at layer 4.
  • a p-type layer 8 made of p-type hydrogenated amorphous silicon is laminated by, for example, a plasma CVD method.
  • the thickness of the p-type layer 8 is not particularly limited, but may be, for example, 5 nm or more and 50 nm or less.
  • the p-type impurity contained in the p-type layer 8 for example, boron can be used, and the p-type impurity concentration of the p-type layer 8 can be set to about 5 ⁇ 10 20 / cm 3 , for example.
  • a resist having an opening 52 on the back surface of the p-type layer 8 so as to fill the opening of the p-type layer 8 including the notch below the protrusion 2 a of the shade portion 2. 51 is formed.
  • the resist 51 having the opening 52 can be formed by, for example, a photolithography method or a printing method.
  • the back surface of the n-type layer 6 is exposed by removing the p-type layer 8 and the second insulating layer 3 exposed from the opening 52 of the resist 51.
  • the second insulating layer 3 can be removed by, for example, wet etching using hydrofluoric acid or the like.
  • the n-type layer 6 made of n-type hydrogenated amorphous silicon can function as an etching stop layer. Can be stopped by the n-type layer 6.
  • a conductive film is stacked from the back surface side of the semiconductor 1 by, for example, a sputtering method or an evaporation method, thereby
  • the first electrode 9 is formed thereon
  • the second electrode 10 is formed on the p-type layer 8
  • the reflective layer 7 is formed on the back surface of the laminate of the first insulating layer 5, the shade portion 2, and the second insulating layer 3.
  • the conductive film is not formed in the area behind the protruding portion 2a of the shade portion 2, the first electrode 9, the reflective layer 7 and the second electrode 10 are insulated from each other and are self-aligned. Can be formed at any position.
  • a metal film containing at least one of silver and aluminum, or a transparent conductive film such as ITO, and at least one of silver and aluminum A deposited film with a metal film containing can be used.
  • the heterojunction back contact cell of the first embodiment can be manufactured.
  • notches are formed in the regions below the projecting portions 2a of the shade portion 2 in the openings of the n-type layer 6 and the p-type layer 8, respectively. Therefore, the conductive film is separated by this notch, and the first electrode 9 and the second electrode 10 are formed in a self-aligned manner. Therefore, since a process such as lithography and / or shadow masking is not required for patterning the first electrode 9 and the second electrode 10, a heterojunction back contact cell can be easily manufactured.
  • the patterning of the n-type layer 6 and the p-type layer 8 can be performed on the first insulating layer 5 and the second insulating layer 3, respectively.
  • the light incident from the light receiving surface of the semiconductor 1 and transmitted through the semiconductor 1 can be reflected to the semiconductor 1 side by the first electrode 9 and the second electrode 10, and the first Since the light transmitted from between the electrode 9 and the second electrode 10 can be reflected to the semiconductor 1 side by the reflective layer 7, the characteristics of the heterojunction back contact cell can be enhanced also from this viewpoint.
  • the n-type layer 6 and the p-type layer 8 it is not necessary to form the n-type layer 6 and the p-type layer 8 using a shadow masking process. Thereby, since the n-type layer 6 and the p-type layer 8 can be formed with high precision, the heterojunction back contact cell can be manufactured with a high yield and the characteristics can be enhanced.
  • the heterojunction back contact cell of Embodiment 1 can be manufactured with a high yield and can be a photoelectric conversion element with high characteristics.
  • the region of the n-type layer 6 below the protruding portion 2a of the shade portion 2 includes a region where the first electrode 9 is not formed, and the shade portion 2
  • the region of the p-type layer 8 below the protrusion 2a includes a region where the second electrode 10 is not formed. Therefore, a notch can be formed below the projecting portion 2a of the shade portion 2, and the first electrode 9 and the second electrode 10 can be formed in a self-aligned manner by this notch.
  • the cell can be manufactured with a high yield.
  • the n-type layer 6 includes the side surface on the first electrode 9 side of the first insulating layer 5, the protruding portion 2 a of the shade portion 2, and the back surface of the shade portion 2. Covering. Therefore, the notch can be stably formed by the region of the n-type layer 6 below the protruding portion 2a of the shade portion 2, and the first electrode 9 can be formed in a self-aligned manner by this notch. Heterojunction back contact cells can be manufactured with higher yields.
  • the p-type layer 8 includes the side surface of the first insulating layer 5 on the second electrode 10 side, the protruding portion 2a of the shade portion 2, and the back surface of the shade portion 2. Covering. Therefore, a notch can be stably formed in the region of the p-type layer 8 below the protrusion 2a of the shade portion 2, and the second electrode 10 can be formed in a self-aligned manner by this notch. Heterojunction back contact cells can be manufactured with higher yields.
  • the first insulating layer 5 contains silicon nitride or silicon oxide
  • i-type hydrogenation is performed in the wet etching of the first insulating layer 5. Since the intrinsic layer 4 made of amorphous silicon can function as an etching stop layer, side etching larger than the thickness of the first insulating layer 5 can be easily performed.
  • the shade portion 2 contains n-type or intrinsic hydrogenated amorphous silicon
  • the n-type is used in the wet etching of the second insulating layer 3.
  • the shade portion 2 made of i-type hydrogenated amorphous silicon can function as an etching stop layer, side etching larger than the film thickness of the second insulating layer 3 can be easily performed.
  • the p-type layer 8 is patterned without damaging the n-type layer 6. Can be performed.
  • the p-type layer 8 is formed after the n-type layer 6 is formed, a good passivation effect on the back surface of the semiconductor 1 by the intrinsic layer 4 can be obtained. That is, when the p-type layer 8 is formed before the n-type layer 6 is formed, the passivation effect of the intrinsic layer 4 covered with the p-type layer 8 is reduced due to the annealing effect when the n-type layer 6 is laminated. In some cases, the effective minority carrier lifetime in the semiconductor 1 may be reduced. However, when the p-type layer 8 is formed after the n-type layer 6 is formed, such a decrease in the minority carrier lifetime may be suppressed. it can.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the first conductivity type may be p-type and the second conductivity type may be n-type. .
  • FIG. 16 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 2, which is another example of the photoelectric conversion element of the present invention.
  • the heterojunction back contact cell according to the second embodiment is characterized in that the second intrinsic layer 61 containing i-type hydrogenated amorphous silicon is located directly under the p-type layer 8.
  • a second intrinsic layer 61 made of i-type hydrogenated amorphous silicon is laminated by, for example, a plasma CVD method so as to cover the exposed back surface of the intrinsic layer 4 and the second insulating layer 3.
  • the thickness of the second intrinsic layer 61 is not particularly limited, but may be, for example, 1 nm or more and 5 nm or less.
  • a p-type layer 8 made of p-type hydrogenated amorphous silicon is laminated by, for example, a plasma CVD method so as to cover the entire back surface of the second intrinsic layer 61.
  • the thickness of the p-type layer 8 is not particularly limited, but may be, for example, 5 nm or more and 50 nm or less.
  • the p-type impurity contained in the p-type layer 8 for example, boron can be used, and the p-type impurity concentration of the p-type layer 8 can be set to about 5 ⁇ 10 20 / cm 3 , for example.
  • a resist having an opening 72 on the back surface of the p-type layer 8 so as to fill the opening of the p-type layer 8 including the notch below the protrusion 2 a of the shade portion 2. 71 is formed.
  • the resist 71 having the opening 72 can be formed by, for example, a photolithography method or a printing method.
  • the back surface of the n-type layer 6 is exposed by removing the p-type layer 8, the second intrinsic layer 61 and the second insulating layer 3 exposed from the opening 72 of the resist 71. .
  • the p-type layer 8 can be removed, for example, by wet etching using a mixed solution of hydrofluoric acid, nitric acid and acetic acid.
  • a mixed solution of hydrofluoric acid, nitric acid and acetic acid By adjusting the volume ratio of hydrofluoric acid, nitric acid and acetic acid in the mixed solution, the etching rate of the mixed solution with respect to the p-type layer 8 is made larger than the etching rate with respect to the second intrinsic layer 61, so that the second intrinsic The layer 61 can function as an etching stop layer.
  • the removal of the second intrinsic layer 61 can be performed by, for example, wet etching using an alkaline aqueous solution such as an aqueous tetramethylammonium hydroxide solution, an aqueous potassium hydroxide solution, or an aqueous sodium hydroxide solution.
  • an alkaline aqueous solution such as an aqueous tetramethylammonium hydroxide solution, an aqueous potassium hydroxide solution, or an aqueous sodium hydroxide solution.
  • the second insulating layer 3 can function as an etching stop layer, the wet etching can be stopped by the second insulating layer 3.
  • the second insulating layer 3 can be removed by, for example, wet etching using hydrofluoric acid or the like.
  • the n-type layer 6 made of n-type hydrogenated amorphous silicon can function as an etching stop layer. Can be stopped by the n-type layer 6.
  • the heterojunction back contact cell of the second embodiment can be manufactured.
  • a notch is formed in each opening of the n-type layer 6 and the p-type layer 8 in a region below the protruding portion 2a of the shade portion 2.
  • the first electrode 9 and the second electrode 10 are formed in a self-aligning manner. Therefore, since a process such as lithography and / or shadow masking is not required for patterning the first electrode 9 and the second electrode 10, a heterojunction back contact cell can be easily manufactured.
  • the patterning of the n-type layer 6 and the p-type layer 8 can be performed on the first insulating layer 5 and the second insulating layer 7, respectively.
  • the light incident from the light receiving surface of the semiconductor 1 and transmitted through the semiconductor 1 can be reflected to the semiconductor 1 side by the first electrode 9 and the second electrode 10, and the first Since the light transmitted from between the electrode 9 and the second electrode 10 can be reflected to the semiconductor 1 side by the reflective layer 7, the characteristics of the heterojunction back contact cell can be enhanced also from this viewpoint.
  • the n-type layer 6 and the p-type layer 8 it is not necessary to form the n-type layer 6 and the p-type layer 8 using a shadow masking process.
  • the n-type layer 6 and the p-type layer 8 can be formed with high precision, the heterojunction back contact cell can be manufactured with a high yield and the characteristics can be enhanced.
  • the heterojunction back contact cell of Embodiment 2 can be manufactured with a high yield and can be a photoelectric conversion element with high characteristics.
  • the second intrinsic layer 61 containing intrinsic hydrogenated amorphous silicon is located immediately below the p-type layer 8, the back surface of the semiconductor 1 due to the intrinsic layer 4 is further improved. Since a good passivation effect can be obtained, it is possible to further suppress a decrease in minority carrier lifetime.
  • FIG. 21 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 3, which is another example of the photoelectric conversion element of the present invention.
  • the second shade portion 20 having the protruding portion 20a is provided above the shade portion 2, and the notch is doubled. It is said.
  • the second insulating layer 3 is laminated in this order.
  • the intrinsic layer 4, the n-type layer 6, the first insulating layer 5, the shade portion 2, and the second insulating layer 3 can be laminated by, for example, a plasma CVD method.
  • a resist 81 having an opening 82 is formed on the back surface of the second insulating layer 3.
  • the resist 81 having the opening 82 can be formed by, for example, a photolithography method or a printing method.
  • the second insulating layer 3, the shade portion 2, the first insulating layer 5, the n-type layer 6 and the intrinsic layer 4 exposed from the opening 82 of the resist 81 are removed in this order. Then, the back surface of the semiconductor 1 is exposed.
  • the second insulating layer 3 and the first insulating layer 5 can be removed by, for example, wet etching using hydrofluoric acid or the like.
  • the shade part 2, the n-type layer 6, and the intrinsic layer 4 can be performed by wet etching using alkaline aqueous solution, such as tetramethylammonium hydroxide aqueous solution, potassium hydroxide aqueous solution, or sodium hydroxide aqueous solution, etc., for example.
  • the second shade portion 20 and the p-type layer 8 are disposed in this order on the entire back surface side of the semiconductor 1. Laminate.
  • the second shade portion 20 and the p-type layer 8 can be laminated by, for example, a plasma CVD method.
  • i-type hydrogenated amorphous silicon having a thickness of 3 nm to 10 nm can be stacked.
  • p-type layer 8 for example, p-type hydrogenated amorphous silicon having a thickness of 5 nm to 50 nm can be stacked.
  • a resist 91 having an opening 92 is formed on the back surface of the p-type layer 8.
  • the resist 91 having the opening 92 can be formed by, for example, a photolithography method or a printing method.
  • the p-type layer 8, the second shade portion 20, the second insulating layer 3, and the shade portion 2 exposed from the opening 92 of the resist 91 are removed in this order, whereby the first The back surface of the insulating layer 5 is exposed.
  • the second shade portion 20 made of i-type hydrogenated amorphous silicon can function as an etching stop layer.
  • the second insulating layer 3 can be removed by, for example, wet etching using hydrofluoric acid or the like.
  • the shade part 2 and the 2nd shade part 20 can be performed by the wet etching etc. which used alkaline aqueous solutions, such as tetramethylammonium hydroxide aqueous solution, potassium hydroxide aqueous solution, or sodium hydroxide
  • the first insulating layer 5 is removed by a side etching using hydrofluoric acid or the like by a width equal to or greater than the thickness of the first insulating layer 5.
  • the second insulating layer 3 is also side-etched to the same extent.
  • the first insulating layer 5 is further removed by, for example, wet etching using hydrofluoric acid or the like to expose the back surface of the n-type layer 6.
  • all the resist 91 is removed from the back surface of the p-type layer 8.
  • a conductive film is laminated from the back side of the semiconductor 1 by, for example, sputtering or vapor deposition to form the first electrode 9 on the n-type layer 6 as shown in FIG.
  • the second electrode 10 is formed, and the reflective layer 7 is formed on the back surface of the laminate of the first insulating layer 5, the shade portion 2, the second insulating layer 3, the second shade portion 20, and the p-type layer 8.
  • the heterojunction back contact cell of the third embodiment can be manufactured.
  • each of the openings of the n-type layer 6 and the p-type layer 8 has a region below the protruding portion 2a of the shade portion 2 and a region below the protruding portion 20a of the second shade portion 20. Therefore, the conductive film is separated by the notch, and the first electrode 9 and the second electrode 10 are formed in a self-aligned manner. Therefore, since a process such as lithography and / or shadow masking is not required for patterning the first electrode 9 and the second electrode 10, a heterojunction back contact cell can be easily manufactured.
  • the patterning of the n-type layer 6 and the p-type layer 8 can be performed on the first insulating layer 5 and the second insulating layer 3, respectively.
  • the light incident from the light receiving surface of the semiconductor 1 and transmitted through the semiconductor 1 can be reflected to the semiconductor 1 side by the first electrode 9 and the second electrode 10, and the first Since the light transmitted from between the electrode 9 and the second electrode 10 can be reflected to the semiconductor 1 side by the reflective layer 7, the characteristics of the heterojunction back contact cell can be enhanced also from this viewpoint.
  • the n-type layer 6 and the p-type layer 8 it is not necessary to form the n-type layer 6 and the p-type layer 8 using a shadow masking process. Thereby, since the n-type layer 6 and the p-type layer 8 can be formed with high precision, the heterojunction back contact cell can be manufactured with a high yield and the characteristics can be enhanced.
  • the heterojunction back contact cell of Embodiment 3 can be manufactured with a high yield and can be a photoelectric conversion element with high characteristics.
  • a photoelectric conversion module (Embodiment 4) and a photovoltaic power generation system (Embodiments 5 and 6) each including the heterojunction back contact cell of Embodiments 1 to 3 explain.
  • the photoelectric conversion module and the photovoltaic power generation system including the same also have high characteristics.
  • the fourth embodiment is a photoelectric conversion module using the heterojunction back contact cell of the first to third embodiments as a photoelectric conversion element.
  • FIG. 28 shows an outline of the configuration of the photoelectric conversion module of the fourth embodiment which is an example of the photoelectric conversion module of the present invention using the heterojunction back contact cell of the first to third embodiments as a photoelectric conversion element.
  • the photoelectric conversion module 1000 according to Embodiment 4 includes a plurality of photoelectric conversion elements 1001, a cover 1002, and output terminals 1013 and 1014.
  • a plurality of photoelectric conversion elements 1001 are arranged in an array and connected in series.
  • FIG. 28 illustrates an arrangement in which the photoelectric conversion elements 1001 are connected in series.
  • the arrangement and connection method are not limited to this, and the photoelectric conversion elements 1001 may be connected in parallel.
  • the series and the parallel may be combined. It may be an array.
  • the heterojunction back contact cell according to any of Embodiments 1 to 3 is used.
  • the photoelectric conversion module 1000 is not limited to the above description as long as at least one of the plurality of photoelectric conversion elements 1001 includes any of the photoelectric conversion elements of Embodiments 1 to 3.
  • the photoelectric conversion module 1000 can have any configuration. . Further, the number of photoelectric conversion elements 1001 included in the photoelectric conversion module 1000 can be any integer of 2 or more.
  • the cover 1002 is composed of a weatherproof cover and covers the plurality of photoelectric conversion elements 1001.
  • the cover 1002 is, for example, a transparent base material (for example, glass) provided on the light receiving surface side of the photoelectric conversion element 1001 and a back surface base material provided on the back surface side opposite to the light receiving surface side of the photoelectric conversion element 1001. (For example, glass, resin sheet or the like) and a sealing material (for example, EVA (ethylene vinyl acetate) or the like) that fills the space between the transparent substrate and the back substrate.
  • a transparent base material for example, glass
  • a back surface base material provided on the back surface side opposite to the light receiving surface side of the photoelectric conversion element 1001.
  • a sealing material for example, EVA (ethylene vinyl acetate) or the like
  • the output terminal 1013 is connected to a photoelectric conversion element 1001 arranged at one end of a plurality of photoelectric conversion elements 1001 connected in series.
  • the output terminal 1014 is connected to the photoelectric conversion element 1001 arranged at the other end of the plurality of photoelectric conversion elements 1001 connected in series.
  • the fifth embodiment is a photovoltaic power generation system using the heterojunction back contact cell of the first to third embodiments as a photoelectric conversion element. Since the photoelectric conversion element of the present invention has high characteristics (such as conversion efficiency), the photovoltaic power generation system of the present invention including the photoelectric conversion element can also have high characteristics. Note that the photovoltaic power generation system is a device that appropriately converts the power output from the photoelectric conversion module and supplies it to a commercial power system or an electric device.
  • a solar power generation system is a device that converts power output from a photoelectric conversion module as appropriate and supplies it to a commercial power system or an electrical device.
  • FIG. 29 shows an outline of the configuration of the photovoltaic power generation system according to the fifth embodiment, which is an example of the photovoltaic power generation system according to the present invention using the heterojunction back contact cell according to the first to third embodiments as a photoelectric conversion element.
  • the photovoltaic power generation system 2000 of the fifth embodiment includes a photoelectric conversion module array 2001, a connection box 2002, a power conditioner 2003, a distribution board 2004, and a power meter 2005.
  • the photoelectric conversion module array 2001 includes a plurality of photoelectric conversion modules 1000 (Embodiment 4).
  • the solar power generation system 2000 is generally added with functions such as “Home Energy Management System (HEMS)” and “Building Energy Management System (BEMS)”. be able to. Thereby, it is possible to reduce energy consumption by monitoring the power generation amount of the solar power generation system 2000, monitoring / controlling the power consumption amount of each electrical device connected to the solar power generation system 2000, and the like. .
  • HEMS Home Energy Management System
  • BEMS Building Energy Management System
  • connection box 2002 is connected to the photoelectric conversion module array 2001.
  • the power conditioner 2003 is connected to the connection box 2002.
  • Distribution board 2004 is connected to power conditioner 2003 and electrical equipment 2011.
  • the power meter 2005 is connected to the distribution board 2004 and the commercial power system.
  • the storage battery 2100 may be connected to the power conditioner 2003. In this case, output fluctuations due to fluctuations in the amount of sunshine can be suppressed, and power stored in the storage battery 2100 can be supplied to the electrical equipment 2011 or the commercial power system even in a time zone without sunshine. Further, the storage battery 2100 may be built in the power conditioner 2003.
  • the photovoltaic power generation system 2000 of the fifth embodiment operates as follows, for example.
  • the photoelectric conversion module array 2001 generates sunlight by converting sunlight into electricity, and supplies the DC power to the connection box 2002.
  • connection box 2002 receives DC power generated by the photoelectric conversion module array 2001 and supplies DC power to the power conditioner 2003.
  • the power conditioner 2003 converts the DC power received from the connection box 2002 into AC power and supplies it to the distribution board 2004. Note that a part of the DC power received from the connection box 2002 may be supplied to the distribution board 2004 as it is without being converted to AC power. As shown in FIG. 32, when the storage battery 2100 is connected to the power conditioner 2003 (or when the storage battery 2100 is built in the power conditioner 2003), the power conditioner 2003 is received from the connection box 2002. A part or all of the DC power can be appropriately converted to be stored in the storage battery 2100. The power stored in the storage battery 2100 is appropriately supplied to the power conditioner 2003 according to the amount of power generated by the photoelectric conversion module and the power consumption of the electrical equipment 2011, and is appropriately converted to the distribution board 2004. Supplied.
  • the distribution board 2004 supplies at least one of the power received from the power conditioner 2003 and the commercial power received via the power meter 2005 to the electrical equipment 2011.
  • the distribution board 2004 supplies the AC power received from the power conditioner 2003 to the electrical equipment 2011 when the AC power received from the power conditioner 2003 is larger than the power consumption of the electrical equipment 2011.
  • the surplus AC power is supplied to the commercial power system via the power meter 2005.
  • the distribution board 2004 electrically converts the AC power received from the commercial power system and the AC power received from the power conditioner 2003 when the AC power received from the power conditioner 2003 is less than the power consumption of the electrical equipment 2011. Supplied to the equipment 2011.
  • the power meter 2005 measures the power in the direction from the commercial power system to the distribution board 2004 and measures the power in the direction from the distribution board 2004 to the commercial power system.
  • FIG. 30 shows an outline of an example of the configuration of the photoelectric conversion module array 2001 shown in FIG. Referring to FIG. 30, the photoelectric conversion module array 2001 includes a plurality of photoelectric conversion modules 1000 and output terminals 2013 and 2014.
  • the plurality of photoelectric conversion modules 1000 are arranged in an array and connected in series.
  • FIG. 30 illustrates an arrangement in which the photoelectric conversion modules 1000 are connected in series.
  • the arrangement and connection method are not limited to this, and the photoelectric conversion modules 1000 may be connected in parallel or may be combined in series and parallel. It is good also as an arrangement.
  • the number of photoelectric conversion modules 1000 included in the photoelectric conversion module array 2001 can be any integer of 2 or more.
  • the output terminal 2013 is connected to the photoelectric conversion module 1000 located at one end of the plurality of photoelectric conversion modules 1000 connected in series.
  • the output terminal 2014 is connected to the photoelectric conversion module 1000 located at the other end of the plurality of photoelectric conversion modules 1000 connected in series.
  • the solar power generation system according to the fifth embodiment is described above as long as at least one of the heterojunction back contact cells according to the first to third embodiments is provided as a photoelectric conversion element. It is not limited to this, and any configuration can be taken.
  • the sixth embodiment is a photovoltaic power generation system that is larger than the photovoltaic power generation system described as the fifth embodiment.
  • the photovoltaic power generation system of the sixth embodiment is also provided with at least one of the heterojunction back contact cells of the first to third embodiments as a photoelectric conversion element. Since the photoelectric conversion element of the present invention has high characteristics (such as conversion efficiency), the photovoltaic power generation system of the present invention including the photoelectric conversion element can also have high characteristics.
  • FIG. 31 the outline of a structure of the photovoltaic power generation system of Embodiment 6 which is an example of the large-scale photovoltaic power generation system of this invention is shown.
  • solar power generation system 4000 of the sixth embodiment includes a plurality of subsystems 4001, a plurality of power conditioners 4003, and a transformer 4004.
  • the photovoltaic power generation system 4000 is a larger scale photovoltaic power generation system than the photovoltaic power generation system 2000 of the fifth embodiment shown in FIG.
  • the plurality of power conditioners 4003 are each connected to the subsystem 4001.
  • the number of the power conditioners 4003 and the subsystems 4001 connected thereto can be any integer of 2 or more.
  • a storage battery 4100 may be connected to the power conditioner 4003. In this case, output fluctuation due to fluctuations in the amount of sunshine can be suppressed, and power stored in the storage battery 4100 can be supplied even in a time zone without sunshine. Further, the storage battery 4100 may be built in the power conditioner 4003.
  • the transformer 4004 is connected to a plurality of power conditioners 4003 and a commercial power system.
  • Each of the plurality of subsystems 4001 includes a plurality of module systems 3000.
  • the number of module systems 3000 in the subsystem 4001 can be any integer greater than or equal to two.
  • Each of the plurality of module systems 3000 includes a plurality of photoelectric conversion module arrays 2001, a plurality of connection boxes 3002, and a current collection box 3004.
  • the number of the junction box 3002 in the module system 3000 and the photoelectric conversion module array 2001 connected to the junction box 3002 can be any integer of 2 or more.
  • the current collection box 3004 is connected to a plurality of connection boxes 3002.
  • the power conditioner 4003 is connected to a plurality of current collection boxes 3004 in the subsystem 4001.
  • Solar power generation system 4000 of the sixth embodiment operates as follows, for example.
  • the plurality of photoelectric conversion module arrays 2001 of the module system 3000 convert sunlight into electricity to generate DC power, and supply the DC power to the current collection box 3004 via the connection box 3002.
  • a plurality of current collection boxes 3004 in the subsystem 4001 supplies DC power to the power conditioner 4003.
  • the plurality of power conditioners 4003 convert DC power into AC power and supply the AC power to the transformer 4004. 33, when the storage battery 4100 is connected to the power conditioner 4003 (or when the storage battery 4100 is built in the power conditioner 4003), the power conditioner 4003 is received from the current collection box 3004.
  • a part or all of the direct current power can be appropriately converted to be stored in the storage battery 4100.
  • the electric power stored in the storage battery 4100 is appropriately supplied to the power conditioner 4003 side according to the power generation amount of the subsystem 4001, appropriately converted into electric power, and supplied to the transformer 4004.
  • the transformer 4004 converts the voltage level of the AC power received from the plurality of power conditioners 4003 and supplies it to the commercial power system.
  • the solar power generation system 4000 only needs to include at least one of the heterojunction back contact cells of Embodiments 1 to 3 as a photoelectric conversion element, and all of the photoelectric generation systems 4000 included in the solar power generation system 4000 can be used.
  • the conversion element may not be the heterojunction back contact cell of the first to third embodiments.
  • all the photoelectric conversion elements included in one subsystem 4001 are the heterojunction back contact cells of Embodiments 1 to 3, and some or all of the photoelectric conversion elements included in another subsystem 4001 are implemented.
  • the heterojunction back contact cell of the first to third embodiments may not be used.
  • the present invention provides a semiconductor, an intrinsic layer containing hydrogenated amorphous silicon provided on the semiconductor, a first conductivity type layer containing hydrogenated amorphous silicon of the first conductivity type covering a part of the intrinsic layer, A second conductivity type layer containing hydrogenated amorphous silicon of the second conductivity type covering a part of the intrinsic layer, an insulating layer covering a part of the intrinsic layer, and the first conductivity type layer.
  • a first electrode and a second electrode provided on the second conductivity type layer, wherein the shade portion is provided on the insulating layer, and the shade portion has a direction of the first electrode and It is a photoelectric conversion element which has the protrusion part which protrudes in any direction of the direction of a 2nd electrode.
  • the region of the first conductivity type layer below the protruding portion of the shade portion includes a region where the first electrode is not formed, and the second conductivity below the protruding portion of the shade portion.
  • the region of the mold layer preferably includes a region where the second electrode is not formed.
  • the first conductivity type layer covers the side surface of the insulating layer, the protruding portion of the shade portion, and the surface of the shade portion.
  • the notch can be stably formed in the region of the first conductivity type layer below the protruding portion of the shade portion, and the first electrode is formed in a self-aligned manner by this notch. Therefore, the heterojunction back contact cell can be manufactured with a higher yield.
  • the second conductivity type layer covers a side surface of the insulating layer, a part of the protruding portion of the shade part, and a part of the first conductivity type layer covering the back surface of the shade part. It is preferable. With such a configuration, the notch can be stably formed in the region of the second conductivity type layer below the protruding portion of the shade portion, and the second electrode is formed in a self-aligned manner by this notch. Therefore, the heterojunction back contact cell can be manufactured with a higher yield.
  • the insulating layer preferably contains silicon nitride or silicon oxide.
  • an intrinsic layer made of i-type hydrogenated amorphous silicon can function as an etching stop layer in the wet etching of the first insulating layer. Etching can be performed easily.
  • the shade portion contains intrinsic hydrogenated amorphous silicon.
  • the shade portion made of i-type hydrogenated amorphous silicon can function as an etching stop layer. Side etching can be easily performed.
  • a second insulating layer is provided on the shade portion.
  • the second conductivity type layer can be patterned without damaging the first conductivity type layer.
  • the second conductivity type is preferably p-type.
  • a second intrinsic layer containing intrinsic hydrogenated amorphous silicon is located immediately below the second conductivity type layer.
  • the present invention can be used for a photoelectric conversion element and a method for manufacturing a photoelectric conversion element, and can be particularly preferably used for a heterojunction back contact cell and a method for manufacturing a heterojunction back contact cell.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　半導体上に設けられた水素化アモルファスシリコンを含有する真性層の一部を被覆する絶縁層上にシェード部が設けられており、シェード部は、絶縁層よりも、第１導電型層上の第１電極の方向および第２導電型層上の第２電極の方向のいずれの方向にも突出する突出部を有している光電変換素子である。

Description

光電変換素子
　本発明は、光電変換素子に関する。
　太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
　現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
　しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面に電極が形成された太陽電池セルの開発も進められている（たとえば特表２００９－５２４９１６号公報（特許文献１）参照）。
　図２７に、特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスの模式的な断面図を示す。図２７に示すように、特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスにおいては、結晶シリコンウエハ１０１の裏面上に真性水素化アモルファスシリコン遷移層１０２が形成され、真性水素化アモルファスシリコン遷移層１０２には水素化アモルファスシリコンのｎドープ領域１０３およびｐドープ領域１０４が形成され、ｎドープ領域１０３上およびｐドープ領域１０４上にアルミニウム電極１０５が備えられている。
　図２７に示す特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスにおいて、ｎドープ領域１０３およびｐドープ領域１０４は、リソグラフィおよび／またはシャドウマスキングプロセスを用いて形成される（たとえば、特許文献１の段落［００２０］等参照）。
　また、アルミニウム電極１０５は、ｎドープ領域１０３およびｐドープ領域１０４の内側の辺が重なる中心線に沿ったマスクを用いて、ｎドープ領域１０３およびｐドープ領域１０４上にアルミニウムを蒸着することによって形成されている（たとえば、特許文献１の段落［００２４］および［００２５］等参照）。
特表２００９－５２４９１６号公報
　しかしながら、リソグラフィを用いてｎドープ領域１０３およびｐドープ領域１０４を形成する場合には、真性水素化アモルファスシリコン遷移層１０２に対してｎドープ領域１０３およびｐドープ領域１０４のエッチング選択比の大きい方法によってｎドープ領域１０３およびｐドープ領域１０４をエッチングする必要があるが、特許文献１には、そのようなエッチング選択比の大きなエッチング法については記載されていない。
　また、真性水素化アモルファスシリコン遷移層１０２とｎドープ領域１０３との積層体の厚さ、および真性水素化アモルファスシリコン遷移層１０２とｐドープ領域１０４との積層体の厚さは数Å～数十ｎｍであるため（特許文献１の段落［００１８］）、真性水素化アモルファスシリコン遷移層１０２の厚さは非常に薄くなっている。このように、極めて薄い真性水素化アモルファスシリコン遷移層１０２を残して、ｎドープ領域１０３およびｐドープ領域１０４をエッチングするのは極めて困難である。
　また、シャドウマスキングプロセスを用いてｎドープ領域１０３およびｐドープ領域１０４を形成する場合には、プラズマＣＶＤ（Chemical　Vapor　Deposition）法によってｎドープ領域１０３およびｐドープ領域１０４を成膜する際に、マスク裏面へのガスの回り込みによって、ｎドープ領域１０３とｐドープ領域１０４との間の分離が難しくなることから、パターニング精度が非常に悪くなるため、ｎドープ領域１０３とｐドープ領域１０４との間の間隔を大きくする必要がある。しかしながら、ｎドープ領域１０３とｐドープ領域１０４との間の間隔を大きくした場合には、ｎドープ領域１０３およびｐドープ領域１０４のいずれもが形成されていない領域が大きくなるため、アモルファス／結晶シリコンヘテロ接合デバイスの変換効率が低くなる。
　上記の事情に鑑みて、本発明の目的は、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することにある。
　本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、真性層の一部を被覆する第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、真性層の一部を被覆する絶縁層と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極と、を備え、絶縁層上にシェード部が設けられており、シェード部は、絶縁層よりも、第１電極の方向および第２電極の方向のいずれの方向にも突出する突出部を有している光電変換素子である。このような構成とすることにより、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することができる。
　本発明によれば、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することができる。
実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。 特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスの模式的な断面図である。 実施の形態４の光電変換モジュールの構成の概略図である。 実施の形態５の太陽光発電システムの構成の概略図である。 図２９に示す光電変換モジュールアレイの構成の一例の概略図である。 実施の形態６の太陽光発電システムの構成の概略図である。 実施の形態５の太陽光発電システムの構成の他の一例の概略図である。 実施の形態６の太陽光発電システムの構成の他の一例の概略図である。
　以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　＜実施の形態１＞
　図１に、本発明の光電変換素子の一例である実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態１のヘテロ接合型バックコンタクトセルは、ｎ型単結晶シリコンからなる半導体１と、半導体１の裏面の全面を被覆するｉ型の水素化アモルファスシリコンを含有する真性層４と、真性層４の裏面の一部を被覆するｎ型の水素化アモルファスシリコンを含有するｎ型層６と、真性層４の裏面の一部を被覆するｐ型の水素化アモルファスシリコンを含有するｐ型層８と、真性層４の裏面の一部を被覆する第１絶縁層５とを備えている。ここで、ｎ型層６、ｐ型層８および第１絶縁層５は、互いに、半導体１の裏面の異なる領域を被覆している。
　第１絶縁層５は帯状に形成されている。また、第１絶縁層５上には、第１絶縁層５の両側から第１絶縁層５の延材方向とは直交する方向に突出する突出部２ａを有するｉ型の水素化アモルファスシリコンからなるシェード部２が設けられている。
　少なくとも、真性層４の裏面の直上であって、かつシェード部２の突出部２ａの下方のｎ型層６の領域６ａ以外のｎ型層６上には、第１電極９が設けられている。
　少なくとも、真性層４の裏面の直上であって、かつシェード部２の突出部２ａの下方のｐ型層８の領域８ａ以外のｐ型層８上には、第２電極１０が設けられている。
　すなわち、シェード部２は、第１絶縁層５から第１電極９の方向に突出する突出部２ａと第１絶縁層５から第２電極１０の方向に突出する突出部２ａとを有している。
　ｎ型層６は、真性層４の裏面の一部を覆うとともに、真性層４の裏面上に設けられている第１絶縁層５の第１電極９側の側面、第１絶縁層５の裏面上に設けられているシェード部２の突出部２ａを含むシェード部２の裏面全面を覆っている。
　シェード部２の裏面全面を覆っているｎ型層６の領域上には、第２絶縁層３が設けられている。
　ｐ型層８は、真性層４の裏面の一部を覆うとともに、真性層４の裏面上に設けられている第１絶縁層５の第２電極１０側の側面、第１絶縁層５の裏面上に設けられているシェード部２の突出部２ａ、シェード部２の突出部２ａを覆うｎ型層６、第２絶縁層３の第２電極１０側の側面、および第２絶縁層３の裏面を覆っている。
　第１絶縁層５と、第１絶縁層５上のシェード部２と、シェード部２上の第２絶縁層３とを含む積層体の裏面上には反射層７が設けられている。
　半導体１の裏面側の構造は上記の構造となっているが、半導体１の裏面と反対側の受光面にはテクスチャ構造（図示せず）が形成されているとともに、テクスチャ構造上にはパッシベーション膜を兼ねる反射防止膜（図示せず）が形成されていてもよい。反射防止膜は、パッシベーション層上に反射防止層を積層した積層膜であってもよい。
　以下、図２～図１５の模式的断面図を参照して、実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、ＲＣＡ洗浄を行なった半導体１の裏面の全面に、ｉ型の水素化アモルファスシリコンからなる真性層４を積層した後に、真性層４の裏面の全面に第１絶縁層５を積層し、さらに、第１絶縁層５の裏面の全面にシェード部２を積層する。ここで、真性層４、第１絶縁層５およびシェード部２は、それぞれ、たとえばプラズマＣＶＤ法により積層することができる。なお、本明細書において、「ｉ型」は真性半導体を意味する。
　半導体１としてはｎ型単結晶シリコンに限定されず、たとえば従来から公知の半導体を用いてもよい。半導体１の厚さは、特に限定されないが、たとえば５０μｍ以上３００μｍ以下とすることができ、好ましくは７０μｍ以上１５０μｍ以下とすることができる。また、半導体１の比抵抗も、特に限定されないが、たとえば０．５Ω・ｃｍ以上１０Ω・ｃｍ以下とすることができる。
　半導体１の受光面のテクスチャ構造は、たとえば、半導体１の受光面の全面をテクスチャエッチングすることなどにより形成することができる。
　半導体１の受光面のパッシベーション膜を兼ねる反射防止膜は、たとえば、窒化シリコン膜、酸化シリコン膜、または窒化シリコン膜と酸化シリコン膜との積層体などを用いることができる。また、反射防止膜の厚さは、たとえば１００ｎｍ程度とすることができる。また、反射防止膜は、たとえば、スパッタリング法またはプラズマＣＶＤ法により積層することができる。
　半導体１の裏面の全面に積層される真性層４の厚さは、特に限定されないが、たとえば３ｎｍ以上１０ｎｍ以下とすることができ、より具体的には５ｎｍ程度とすることができる。
　真性層４の裏面の全面に積層される第１絶縁層５は、絶縁材料からなる層であれば特に限定されないが、真性層４をほとんど侵すことなくエッチングが可能な材質であることが好ましい。絶縁層５としては、たとえば、プラズマＣＶＤ法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、真性層４にダメージを与えることなく絶縁層５をエッチングすることが可能である。第１絶縁層５の厚さは、特に限定されないが、たとえば０．１μｍ以上１０μｍ以下とすることができる。
　第１絶縁層５の裏面の全面に積層されるシェード部２は、特に限定されないが、ｎ型またはｉ型の水素化アモルファスシリコンからなることが好ましい。この場合には、後述のように、第１絶縁層５をエッチングストップ層として機能させることができるため、シェード部２を十分にエッチングによって除去することができる。シェード部２は、ｉ型の水素化アモルファスシリコンからなることがさらに好ましい。ｉ型の水素化アモルファスシリコンは、ｎ型の水素化アモルファスシリコンよりも高抵抗であるため、第１電極９と第２電極１０との間の短絡が起こりにくい。
　シェード部２の厚さは、特に限定されないが、たとえば、第１絶縁層５の厚さの０．１倍以上３倍以下とすることが好ましい。この場合、後述するシェード部２の突出部２ａが形成しやすくなるため、歩留まりが高くなる。
　次に、図３に示すように、シェード部２の裏面上に開口部２２を有するレジスト２１を形成する。開口部２２を有するレジスト２１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。
　次に、図４に示すように、レジスト２１の開口部２２から露出するシェード部２の部分を除去することによって、レジスト２１の開口部２２から第１絶縁層５の裏面を露出させる。
　ｎ型またはｉ型の水素化アモルファスシリコンからなるシェード部２の除去は、たとえば、水酸化テトラメチルアンモニウム水溶液または水酸化カリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことができる。なお、第１絶縁層５が、窒化シリコン層および酸化シリコン層の少なくとも一方から構成されている場合には、第１絶縁層５は、アルカリ性水溶液によるウエットエッチングに対するエッチングストップ層として機能し、当該ウエットエッチングを第１絶縁層５で止めることができる。
　次に、図５に示すように、レジスト２１の開口部２２から露出する第１絶縁層５の部分を除去することによって、レジスト２１の開口部２２から真性層４の裏面を露出させる。
　ここで、第１絶縁層５の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。このとき、第１絶縁層５の厚さ以上にサイドエッチングを行なって、第１絶縁層５を除去することにより、第１絶縁層５の両側から第１絶縁層５の延材方向とは直交する方向に突出するようにシェード部２の突出部２ａが形成される。また、フッ酸を用いたウエットエッチングにより第１絶縁層５を除去する場合には、ｎ型またはｉ型の水素化アモルファスシリコンからなる真性層４をエッチングストップ層として機能させることができ、当該ウエットエッチングを真性層４で止めることができる。
　次に、図６に示すように、シェード部２の裏面からレジスト２１をすべて除去した後に、図７に示すように、真性層４の露出した裏面、第１絶縁層５の側面、シェード部２の突出部２ａおよびシェード部２の裏面を覆うようにして、ｎ型の水素化アモルファスシリコンからなるｎ型層６をたとえばプラズマＣＶＤ法により積層する。
　ｎ型層６の厚さは、特に限定されないが、たとえば５ｎｍ以上５０ｎｍ以下とすることができる。
　ｎ型層６に含まれるｎ型不純物としては、たとえばリンを用いることができ、ｎ型層６のｎ型不純物濃度は、たとえば５×１０20個／ｃｍ3程度とすることができる。
　次に、図８に示すように、シェード部２の突出部２ａの下方のノッチを含むｎ型層６の開口部を埋めるように、ｎ型層６の裏面上に、第２絶縁層３をたとえばプラズマＣＶＤ法により積層する。
　第２絶縁層３は、絶縁材料からなる層であれば特に限定されないが、ｎ型層６をほとんど侵すことなくエッチングが可能な材質であることが好ましい。第２絶縁層３としては、たとえば、プラズマＣＶＤ法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、ｎ型層６にダメージを与えることなく第２絶縁層３をエッチングすることが可能である。第２絶縁層３の厚さは、特に限定されないが、たとえば１００ｎｍ程度とすることができる。
　次に、図９に示すように、第２絶縁層３の裏面上に開口部４２を有するレジスト４１を形成する。開口部４２を有するレジスト４１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。
　次に、図１０に示すように、レジスト４１の開口部４２から露出する第２絶縁層３、ｎ型層６、シェード部２および第１絶縁層５のそれぞれの部分を除去することによって、レジスト４１の開口部４２から真性層４の裏面を露出させる。
　第２絶縁層３の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。このとき、第２絶縁層３の厚さ以上にサイドエッチングを行なって、第２絶縁層３を除去してもよい。ここで、フッ酸を用いたウエットエッチングにより第２絶縁層３を除去する場合には、ｎ型の水素化アモルファスシリコンからなるｎ型層６をエッチングストップ層として機能させることができ、当該ウエットエッチングをｎ型層６で止めることができる。
　また、ｎ型層６およびｎ型またはｉ型の水素化アモルファスシリコンからなるシェード部２の除去は、たとえば、水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことができる。このとき、第１絶縁層５をエッチングストップ層として機能させることができるため、当該ウエットエッチングを第１絶縁層５で止めることができる。
　また、第１絶縁層５の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。このとき、第１絶縁層５の厚さ以上にサイドエッチングを行なって、第１絶縁層５を除去することにより、第１絶縁層５の両側から第１絶縁層５の延材方向とは直交する方向に突出するようにシェード部２の突出部２ａが形成される。また、フッ酸を用いたウエットエッチングにより第１絶縁層５を除去する場合には、ｉ型の水素化アモルファスシリコンからなる真性層４をエッチングストップ層として機能させることができ、当該ウエットエッチングを真性層４で止めることができる。
　次に、図１１に示すように、第２絶縁層３の裏面からレジスト４１をすべて除去した後に、図１２に示すように、真性層４の露出した裏面および第２絶縁層３を覆うようにしてｐ型の水素化アモルファスシリコンからなるｐ型層８をたとえばプラズマＣＶＤ法により積層する。
　ｐ型層８の厚さは、特に限定されないが、たとえば５ｎｍ以上５０ｎｍ以下とすることができる。
　ｐ型層８に含まれるｐ型不純物としては、たとえばボロンを用いることができ、ｐ型層８のｐ型不純物濃度は、たとえば５×１０20個／ｃｍ3程度とすることができる。
　次に、図１３に示すように、シェード部２の突出部２ａの下方のノッチを含むｐ型層８の開口部を埋めるように、ｐ型層８の裏面上に、開口部５２を有するレジスト５１を形成する。開口部５２を有するレジスト５１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。
　次に、図１４に示すように、レジスト５１の開口部５２から露出するｐ型層８および第２絶縁層３を除去することによって、ｎ型層６の裏面を露出させる。
　ｐ型層８は、たとえば、フッ酸と硝酸との混合液（たとえば、体積比で、フッ酸：硝酸＝１：１００）を用いたウエットエッチングにより除去することができる。また、ウエットエッチングの代わりに反応性イオンエッチング法を用いてもよい。このとき、第２絶縁層３の一部が除去されてもよいが、少なくとも第２絶縁層３内部でエッチングが止まるようにエッチング条件を制御することが好ましい。
　第２絶縁層３は、たとえば、フッ酸等を用いたウエットエッチングなどにより除去することができる。ここで、フッ酸を用いたウエットエッチングにより第２絶縁層３を除去する場合には、ｎ型の水素化アモルファスシリコンからなるｎ型層６をエッチングストップ層として機能させることができ、当該ウエットエッチングをｎ型層６で止めることができる。
　その後、図１５に示すように、ｐ型層８の裏面からレジスト５１をすべて除去した後に、半導体１の裏面側から導電膜を、たとえばスパッタリング法または蒸着法により積層することによって、ｎ型層６上に第１電極９を形成し、ｐ型層８上に第２電極１０を形成し、第１絶縁層５とシェード部２と第２絶縁層３との積層体の裏面上に反射層７を形成する。このとき、シェード部２の突出部２ａの陰になる領域には導電膜が形成されないため、第１電極９、反射層７および第２電極１０の間が絶縁されるとともに、これらを自己整合的な位置に形成することができる。
　第１電極９、第２電極１０および反射層７の形成に用いられる導電膜としては、たとえば、銀およびアルミニウムの少なくとも一方を含む金属膜、またはＩＴＯなどの透明導電膜と銀およびアルミニウムの少なくとも一方を含む金属膜との堆積膜などを用いることができる。
　以上により、実施の形態１のヘテロ接合型バックコンタクトセルを製造することができる。
　実施の形態１のヘテロ接合型バックコンタクトセルの製造方法においては、ｎ型層６およびｐ型層８のそれぞれの開口部には、シェード部２の突出部２ａの下方の領域にノッチが形成されているため、このノッチによって、導電膜が分離され、第１電極９および第２電極１０が自己整合的に形成されることになる。したがって、第１電極９および第２電極１０のパターニングにリソグラフィおよび／またはシャドウマスキング等のプロセスを必要としないことから、簡易に、ヘテロ接合型バックコンタクトセルを製造することができる。
　また、上述のように、実施の形態１においては、ｎ型層６およびｐ型層８のパターニングを、それぞれ、第１絶縁層５上および第２絶縁層３上で行なうことができる。これにより、ｎ型層６およびｐ型層８のパターニング時に、半導体１および真性層４が受けるダメージを低減することができることから、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
　また、実施の形態１においては、半導体１の受光面から入射して半導体１を透過してきた光を第１電極９と第２電極１０とによって半導体１側に反射させることができるとともに、第１電極９と第２電極１０との間から透過する光は反射層７によって半導体１側に反射させることができるため、この観点からも、ヘテロ接合型バックコンタクトセルの特性を高くすることができる。
　また、実施の形態１においては、シャドウマスキングプロセスを用いてｎ型層６およびｐ型層８を形成する必要がない。これにより、ｎ型層６およびｐ型層８を高精度に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
　以上により、実施の形態１のヘテロ接合型バックコンタクトセルは、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。
　特に、実施の形態１のヘテロ接合型バックコンタクトセルは、シェード部２の突出部２ａの下方のｎ型層６の領域が第１電極９が形成されていない領域を含み、かつシェード部２の突出部２ａの下方のｐ型層８の領域が第２電極１０が形成されていない領域を含んでいる。そのため、シェード部２の突出部２ａの下方にノッチを形成することができ、このノッチによって、第１電極９および第２電極１０を自己整合的に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができる。
　また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、ｎ型層６が、第１絶縁層５の第１電極９側の側面、シェード部２の突出部２ａおよびシェード部２の裏面を覆っている。そのため、シェード部２の突出部２ａの下方のｎ型層６の領域により安定してノッチを形成することができ、このノッチによって、第１電極９を自己整合的に形成することができるため、ヘテロ接合型バックコンタクトセルをより高い歩留まりで製造することができる。
　また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、ｐ型層８が、第１絶縁層５の第２電極１０側の側面、シェード部２の突出部２ａおよびシェード部２の裏面を覆っている。そのため、シェード部２の突出部２ａの下方のｐ型層８の領域により安定してノッチを形成することができ、このノッチによって、第２電極１０を自己整合的に形成することができるため、ヘテロ接合型バックコンタクトセルをより高い歩留まりで製造することができる。
　また、実施の形態１のヘテロ接合型バックコンタクトセルにおいて、第１絶縁層５が窒化シリコンまたは酸化シリコンを含有するものである場合には、第１絶縁層５のウエットエッチングにおいてｉ型の水素化アモルファスシリコンからなる真性層４をエッチングストップ層として機能させることができるため、第１絶縁層５の膜厚以上のサイドエッチングを容易に行なうことができる。
　また、実施の形態１のヘテロ接合型バックコンタクトセルにおいて、シェード部２がｎ型または真性の水素化アモルファスシリコンを含有するものである場合には、第２絶縁層３のウエットエッチングにおいて、ｎ型またはｉ型の水素化アモルファスシリコンからなるシェード部２をエッチングストップ層として機能させることができるため、第２絶縁層３の膜厚以上のサイドエッチングを容易に行なうことができる。
　また、実施の形態１のヘテロ接合型バックコンタクトセルにおいては、シェード部２上に第２絶縁層３が設けられているため、ｎ型層６にダメージを与えることなく、ｐ型層８のパターニングを行なうことができる。
　また、実施の形態１においては、ｎ型層６の形成後にｐ型層８を形成しているため、真性層４による半導体１の裏面の良好なパッシベーション効果を得ることができる。すなわち、ｎ型層６の形成前にｐ型層８を形成した場合には、ｎ型層６の積層時のアニール効果によって、ｐ型層８で被覆された真性層４によるパッシベーション特性が低下し、半導体１中の実効の少数キャリアライフタイムが低下することがあるが、ｎ型層６の形成後にｐ型層８を形成した場合にはこのような少数キャリアライフタイムの低下を抑止することができる。
　なお、上記においては、第１導電型をｎ型とし、第２導電型をｐ型として説明したが、第１導電型をｐ型とし、第２導電型をｎ型としてもよいことは言うまでもない。
　＜実施の形態２＞
　図１６に、本発明の光電変換素子の他の一例である実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態２のヘテロ接合型バックコンタクトセルにおいては、ｐ型層８の直下に、ｉ型の水素化アモルファスシリコンを含有する第２真性層６１が位置していることを特徴としている。
　以下、図１７～図２０の模式的断面図を参照して、実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、ｐ型層８を形成するまでは実施の形態１と同様である（図１～図１１参照）。
　次に、図１７に示すように、真性層４の露出した裏面および第２絶縁層３を覆うようにｉ型の水素化アモルファスシリコンからなる第２真性層６１をたとえばプラズマＣＶＤ法により積層する。
　第２真性層６１の厚さは、特に限定されないが、たとえば１ｎｍ以上５ｎｍ以下とすることができる。
　次に、図１８に示すように、第２真性層６１の裏面の全面を覆うように、ｐ型の水素化アモルファスシリコンからなるｐ型層８をたとえばプラズマＣＶＤ法により積層する。
　ｐ型層８の厚さは、特に限定されないが、たとえば５ｎｍ以上５０ｎｍ以下とすることができる。
　ｐ型層８に含まれるｐ型不純物としては、たとえばボロンを用いることができ、ｐ型層８のｐ型不純物濃度は、たとえば５×１０20個／ｃｍ3程度とすることができる。
　次に、図１９に示すように、シェード部２の突出部２ａの下方のノッチを含むｐ型層８の開口部を埋めるように、ｐ型層８の裏面上に、開口部７２を有するレジスト７１を形成する。開口部７２を有するレジスト７１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。
　引き続いて、図１９に示すように、レジスト７１の開口部７２から露出するｐ型層８、第２真性層６１および第２絶縁層３を除去することによって、ｎ型層６の裏面を露出させる。
　ｐ型層８は、たとえば、フッ酸と硝酸と酢酸との混合液を用いたウエットエッチングにより除去することができる。混合液中におけるフッ酸と硝酸と酢酸との体積比を調節することによって、当該混合液のｐ型層８に対するエッチングレートを第２真性層６１に対するエッチングレートよりも大きくすることにより、第２真性層６１をエッチングストップ層として機能させることができる。このような混合液中におけるフッ酸と硝酸と酢酸との体積比は、たとえば、フッ酸：硝酸：酢酸＝１：３：８とすることができる。このとき、ｎ型層６が露出しない限り、第２絶縁層３の一部が除去されてもよい。
　また、第２真性層６１の除去は、たとえば、水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことができる。このとき、第２絶縁層３をエッチングストップ層として機能させることができるため、当該ウエットエッチングを第２絶縁層３で止めることができる。
　第２絶縁層３は、たとえば、フッ酸等を用いたウエットエッチングなどにより除去することができる。ここで、フッ酸を用いたウエットエッチングにより第２絶縁層３を除去する場合には、ｎ型の水素化アモルファスシリコンからなるｎ型層６をエッチングストップ層として機能させることができ、当該ウエットエッチングをｎ型層６で止めることができる。
　次に、図２０に示すように、ｐ型層８の裏面からレジスト７１をすべて除去する。その後、半導体１の裏面側から導電膜を、たとえばスパッタリング法または蒸着法により積層することによって、図１６に示すように、ｎ型層６上に第１電極９を形成し、ｐ型層８上に第２電極１０を形成し、第１絶縁層５とシェード部２と第２絶縁層３との積層体の裏面上に反射層７を形成する。
　以上により、実施の形態２のヘテロ接合型バックコンタクトセルを製造することができる。
　実施の形態２においても、ｎ型層６およびｐ型層８のそれぞれの開口部には、シェード部２の突出部２ａの下方の領域にノッチが形成されているため、このノッチによって、導電膜が分離され、第１電極９および第２電極１０が自己整合的に形成されることになる。したがって、第１電極９および第２電極１０のパターニングにリソグラフィおよび／またはシャドウマスキング等のプロセスを必要としないことから、簡易に、ヘテロ接合型バックコンタクトセルを製造することができる。
　また、実施の形態２においても、ｎ型層６およびｐ型層８のパターニングを、それぞれ、第１絶縁層５上および第２絶縁層７上で行なうことができる。これにより、ｎ型層６およびｐ型層８のパターニング時に、半導体１および真性層４が受けるダメージを低減することができることから、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
　また、実施の形態２においても、半導体１の受光面から入射して半導体１を透過してきた光を第１電極９と第２電極１０とによって半導体１側に反射させることができるとともに、第１電極９と第２電極１０との間から透過する光は反射層７によって半導体１側に反射させることができるため、この観点からも、ヘテロ接合型バックコンタクトセルの特性を高くすることができる。
　また、実施の形態２においても、シャドウマスキングプロセスを用いてｎ型層６およびｐ型層８を形成する必要がない。これにより、ｎ型層６およびｐ型層８を高精度に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
　以上により、実施の形態２のヘテロ接合型バックコンタクトセルは、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。
　さらに、実施の形態２においては、ｐ型層８の直下に、真性の水素化アモルファスシリコンを含有する第２真性層６１が位置していることによって、真性層４による半導体１の裏面のさらなる良好なパッシベーション効果を得ることができるため、少数キャリアライフタイムの低下をさらに抑止することができる。
　実施の形態２における上記以外の説明は、実施の形態１と同様であるため、ここでは、その説明については省略する。
　＜実施の形態３＞
　図２１に、本発明の光電変換素子の他の一例である実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態３のヘテロ接合型バックコンタクトセルにおいては、シェード部２の上方に、突出部２０ａを有する第２のシェード部２０が設置されており、ノッチが２重に形成されていることを特徴としている。
　以下、図２２～図２６の模式的断面図を参照して、実施の形態３のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２２に示すように、ＲＣＡ洗浄を行なった半導体１の裏面の全面に、ｉ型の水素化アモルファスシリコンからなる真性層４、ｎ型層６、第１絶縁層５、シェード部２および第２絶縁層３をこの順に積層する。ここで、真性層４、ｎ型層６、第１絶縁層５、シェード部２および第２絶縁層３は、それぞれ、たとえばプラズマＣＶＤ法により積層することができる。
　次に、図２３に示すように、第２絶縁層３の裏面上に、開口部８２を有するレジスト８１を形成する。開口部８２を有するレジスト８１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。引き続いて、図２３に示すように、レジスト８１の開口部８２から露出する第２絶縁層３、シェード部２、第１絶縁層５、ｎ型層６および真性層４をこの順に除去することによって、半導体１の裏面を露出させる。
　ここで、第２絶縁層３および第１絶縁層５は、たとえば、フッ酸等を用いたウエットエッチングなどにより除去することができる。また、シェード部２、ｎ型層６および真性層４は、たとえば、水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことができる。
　次に、第２絶縁層３の裏面からレジスト８１をすべて除去し、その後、図２４に示すように、半導体１の裏面側の全面に、第２のシェード部２０およびｐ型層８をこの順に積層する。ここで、第２のシェード部２０およびｐ型層８は、それぞれ、たとえばプラズマＣＶＤ法により積層することができる。
　第２のシェード部２０としては、たとえば、厚さ３ｎｍ以上１０ｎｍ以下のｉ型の水素化アモルファスシリコンを積層することができる。ｐ型層８としては、たとえば、厚さ５ｎｍ以上５０ｎｍ以下のｐ型の水素化アモルファスシリコンを積層することができる。
　次に、図２５に示すように、ｐ型層８の裏面上に、開口部９２を有するレジスト９１を形成する。開口部９２を有するレジスト９１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。引き続いて、図２５に示すように、レジスト９１の開口部９２から露出するｐ型層８、第２のシェード部２０、第２絶縁層３およびシェード部２をこの順に除去することによって、第１絶縁層５の裏面を露出させる。
　ここで、ｐ型層８は、たとえば、フッ酸と硝酸と酢酸との混合液（たとえば、体積比で、フッ酸：硝酸：酢酸＝１：３：８）を用いたウエットエッチングにより除去することができる。この場合には、ｉ型の水素化アモルファスシリコンからなる第２のシェード部２０をエッチングストップ層として機能させることができる。第２絶縁層３は、たとえば、フッ酸等を用いたウエットエッチングなどにより除去することができる。また、シェード部２および第２のシェード部２０は、たとえば、水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことができる。
　次に、図２６に示すように、たとえば、第１絶縁層５を、フッ酸等を用いたサイドエッチングにより、第１絶縁層５の厚さ以上の幅の分だけ除去する。このとき、第２絶縁層３も同程度だけサイドエッチングされる。そして、引き続き、たとえば、フッ酸等を用いたウエットエッチングなどにより、第１絶縁層５の除去をさらに行なって、ｎ型層６の裏面を露出させる。
　次に、図２１に示すように、ｐ型層８の裏面からレジスト９１をすべて除去する。その後、半導体１の裏面側から導電膜を、たとえばスパッタリング法または蒸着法により積層することによって、図２１に示すように、ｎ型層６上に第１電極９を形成し、ｐ型層８上に第２電極１０を形成し、第１絶縁層５とシェード部２と第２絶縁層３と第２のシェード部２０とｐ型層８の積層体の裏面上に反射層７を形成する。
　以上により、実施の形態３のヘテロ接合型バックコンタクトセルを製造することができる。
　実施の形態３においても、ｎ型層６およびｐ型層８のそれぞれの開口部には、シェード部２の突出部２ａの下方の領域および第２のシェード部２０の突出部２０ａの下方の領域にノッチが形成されているため、このノッチによって、導電膜が分離され、第１電極９および第２電極１０が自己整合的に形成されることになる。したがって、第１電極９および第２電極１０のパターニングにリソグラフィおよび／またはシャドウマスキング等のプロセスを必要としないことから、簡易に、ヘテロ接合型バックコンタクトセルを製造することができる。
　また、実施の形態３においても、ｎ型層６およびｐ型層８のパターニングを、それぞれ、第１絶縁層５上および第２絶縁層３上で行なうことができる。これにより、ｎ型層６およびｐ型層８のパターニング時に、半導体１および真性層４が受けるダメージを低減することができることから、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
　また、実施の形態３においても、半導体１の受光面から入射して半導体１を透過してきた光を第１電極９と第２電極１０とによって半導体１側に反射させることができるとともに、第１電極９と第２電極１０との間から透過する光は反射層７によって半導体１側に反射させることができるため、この観点からも、ヘテロ接合型バックコンタクトセルの特性を高くすることができる。
　また、実施の形態３においても、シャドウマスキングプロセスを用いてｎ型層６およびｐ型層８を形成する必要がない。これにより、ｎ型層６およびｐ型層８を高精度に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。
　以上により、実施の形態３のヘテロ接合型バックコンタクトセルは、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。
　さらに、実施の形態３においては、ｎ型層６側にはノッチが２重に形成されているため、電極の分離をより確実に行なうことができる。
　実施の形態３における上記以外の説明は、実施の形態１および２と同様であるため、ここでは、その説明については省略する。
　以下、本発明の別の局面として実施の形態１～３のヘテロ接合型バックコンタクトセルを備える光電変換モジュール（実施の形態４）および太陽光発電システム（実施の形態５および実施の形態６）について説明する。
　実施の形態１～３のヘテロ接合型バックコンタクトセルは、高い特性を有するため、これを備える光電変換モジュールおよび太陽光発電システムも高い特性を有している。
　＜実施の形態４＞
　実施の形態４は、実施の形態１～３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた光電変換モジュールである。
　＜光電変換モジュール＞
　図２８に、実施の形態１～３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の光電変換モジュールの一例である実施の形態４の光電変換モジュールの構成の概略を示す。図２８を参照して、実施の形態４の光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１０１３，１０１４とを備えている。
　複数の光電変換素子１００１はアレイ状に配列され直列に接続されている。図２８には光電変換素子１００１を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよく、直列と並列とを組み合わせた配列としてもよい。複数の光電変換素子１００１の各々には、実施の形態１～３のいずれかのヘテロ接合型バックコンタクトセルが用いられる。尚、光電変換モジュール１０００は、複数の光電変換素子１００１のうち少なくとも１つが実施の形態１～実施の形態３の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得る。また、光電変換モジュール１０００に含まれる光電変換素子１００１の数は２以上の任意の整数とすることができる。
　カバー１００２は、耐候性のカバーから構成されており、複数の光電変換素子１００１を覆う。カバー１００２は、たとえば、光電変換素子１００１の受光面側に設けられた透明基材（たとえば、ガラス等）と、光電変換素子１００１の受光面側とは反対の裏面側に設けられた裏面基材（たとえば、ガラス、樹脂シート等）と、透明基材と裏面基材との間を埋める封止材（たとえばＥＶＡ（エチレンビニルアセテート）等）とを含む。
　出力端子１０１３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。
　出力端子１０１４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。
　＜実施の形態５＞
　実施の形態５は、実施の形態１～３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた太陽光発電システムである。本発明の光電変換素子は高い特性（変換効率等）を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。尚、太陽光発電システムとは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。
　＜太陽光発電システム＞
　太陽光発電システムは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。
　図２９に、実施の形態１～３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の太陽光発電システムの一例である実施の形態５の太陽光発電システムの構成の概略を示す。図２９を参照して、実施の形態５の太陽光発電システム２０００は、光電変換モジュールアレイ２００１と、接続箱２００２と、パワーコンディショナ２００３と、分電盤２００４と、電力メータ２００５とを備える。後述するように光電変換モジュールアレイ２００１は複数の光電変換モジュール１０００（実施の形態４）から構成されている。
　太陽光発電システム２０００には、一般に「ホーム・エネルギー・マネジメント・システム（ＨＥＭＳ：Home Energy Management System）」、「ビルディング・エネルギー・マネージメント・システム（ＢＥＭＳ：Building Energy Management System)」等の機能を付加することができる。これにより、太陽光発電システム２０００の発電量の監視、太陽光発電システム２０００に接続される各電気機器類の消費電力量の監視・制御等を行うことで、エネルギー消費量を削減することができる。
　接続箱２００２は、光電変換モジュールアレイ２００１に接続される。パワーコンディショナ２００３は、接続箱２００２に接続される。分電盤２００４は、パワーコンディショナ２００３および電気機器類２０１１に接続される。電力メータ２００５は、分電盤２００４および商用電力系統に接続される。尚、図３２に示すように、パワーコンディショナ２００３には蓄電池２１００が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができると共に、日照のない時間帯であっても蓄電池２１００に蓄電された電力を電気機器類２０１１または商用電力系統に供給することができる。また、蓄電池２１００は、パワーコンディショナ２００３に内蔵されていてもよい。
　＜動作＞
　実施の形態５の太陽光発電システム２０００は、たとえば以下のように動作する。
　光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱２００２へ供給する。
　接続箱２００２は、光電変換モジュールアレイ２００１が発電した直流電力を受け、直流電力をパワーコンディショナ２００３へ供給する。
　パワーコンディショナ２００３は、接続箱２００２から受けた直流電力を交流電力に変換して分電盤２００４へ供給する。尚、接続箱２００２から受けた直流電力の一部を交流電力に変換せずに、直流電力のまま分電盤２００４へ供給してもよい。尚、図３２に示すように、パワーコンディショナ２００３に蓄電池２１００が接続されている場合（または、蓄電池２１００がパワーコンディショナ２００３に内蔵される場合）、パワーコンディショナ２００３は接続箱２００２から受けた直流電力の一部または全部を適切に電力変換して、蓄電池２１００に蓄電することができる。蓄電池２１００に蓄電された電力は、光電変換モジュールの発電量や電気機器類２０１１の電力消費量の状況に応じて適宜パワーコンディショナ２００３側に供給され、適切に電力変換されて分電盤２００４へ供給される。
　分電盤２００４は、パワーコンディショナ２００３から受けた電力および電力メータ２００５を介して受けた商用電力の少なくともいずれかを電気機器類２０１１へ供給する。また、分電盤２００４はパワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも多いとき、パワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。そして、余った交流電力を電力メータ２００５を介して商用電力系統へ供給する。
　また、分電盤２００４は、パワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。
　電力メータ２００５は、商用電力系統から分電盤２００４へ向かう方向の電力を計測するとともに、分電盤２００４から商用電力系統へ向かう方向の電力を計測する。
　＜光電変換モジュールアレイ＞
　光電変換モジュールアレイ２００１について説明する。
　図３０に、図２９に示す光電変換モジュールアレイ２００１の構成の一例の概略を示す。図３０を参照して、光電変換モジュールアレイ２００１は、複数の光電変換モジュール１０００と出力端子２０１３，２０１４とを含む。
　複数の光電変換モジュール１０００は、アレイ状に配列され直列に接続されている。図３０には光電変換モジュール１０００を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお、光電変換モジュールアレイ２００１に含まれる光電変換モジュール１０００の数は、２以上の任意の整数とすることができる。
　出力端子２０１３は、直列に接続された複数の光電変換モジュール１０００の一方端に位置する光電変換モジュール１０００に接続される。
　出力端子２０１４は、直列に接続された複数の光電変換モジュール１０００の他方端に位置する光電変換モジュール１０００に接続される。
　なお、以上の説明はあくまでも一例であり、実施の形態５の太陽光発電システムは、実施の形態１～３のヘテロ接合型バックコンタクトセルの少なくとも１つを光電変換素子として備える限り、上記の説明に限定されず如何なる構成もとり得るものとする。
　＜実施の形態６＞
　実施の形態６は、実施の形態５として説明した太陽光発電システムよりも大規模な太陽光発電システムである。実施の形態６の太陽光発電システムも、実施の形態１～３のヘテロ接合型バックコンタクトセルの少なくとも１つを光電変換素子として備えるものである。本発明の光電変換素子は高い特性（変換効率等）を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。
　＜大規模太陽光発電システム＞
　図３１に、本発明の大規模太陽光発電システムの一例である実施の形態６の太陽光発電システムの構成の概略を示す。図３１を参照して、実施の形態６の太陽光発電システム４０００は、複数のサブシステム４００１と、複数のパワーコンディショナ４００３と、変圧器４００４とを備える。太陽光発電システム４０００は、図２９に示す実施の形態５の太陽光発電システム２０００よりも大規模な太陽光発電システムである。
　複数のパワーコンディショナ４００３は、それぞれサブシステム４００１に接続される。太陽光発電システム４０００において、パワーコンディショナ４００３およびそれに接続されるサブシステム４００１の数は２以上の任意の整数とすることができる。尚、図３３に示すように、パワーコンディショナ４００３には蓄電池４１００が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができると共に、日照のない時間帯であっても蓄電池４１００に蓄電された電力を供給することができる。また、蓄電池４１００はパワーコンディショナ４００３に内蔵されていてもよい。
　変圧器４００４は、複数のパワーコンディショナ４００３および商用電力系統に接続される。
　複数のサブシステム４００１の各々は、複数のモジュールシステム３０００から構成される。サブシステム４００１内のモジュールシステム３０００の数は、２以上の任意の整数とすることができる。
　複数のモジュールシステム３０００の各々は、複数の光電変換モジュールアレイ２００１と、複数の接続箱３００２と、集電箱３００４とを含む。モジュールシステム３０００内の接続箱３００２およびそれに接続される光電変換モジュールアレイ２００１の数は、２以上の任意の整数とすることができる。
　集電箱３００４は、複数の接続箱３００２に接続される。また、パワーコンディショナ４００３は、サブシステム４００１内の複数の集電箱３００４に接続される。
　＜動作＞
　実施の形態６の太陽光発電システム４０００は、たとえば以下のように動作する。
　モジュールシステム３０００の複数の光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱３００２を介して集電箱３００４へ供給する。サブシステム４００１内の複数の集電箱３００４は、直流電力をパワーコンディショナ４００３へ供給する。さらに、複数のパワーコンディショナ４００３は、直流電力を交流電力に変換して、交流電力を変圧器４００４へ供給する。尚、図３３に示すように、パワーコンディショナ４００３に蓄電池４１００が接続されている場合（または、蓄電池４１００がパワーコンディショナ４００３に内蔵される場合）、パワーコンディショナ４００３は集電箱３００４から受けた直流電力の一部または全部を適切に電力変換して、蓄電池４１００に蓄電することができる。蓄電池４１００に蓄電された電力は、サブシステム４００１の発電量に応じて適宜パワーコンディショナ４００３側に供給され、適切に電力変換されて変圧器４００４へ供給される。
　変圧器４００４は、複数のパワーコンディショナ４００３から受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。
　なお、太陽光発電システム４０００は、実施の形態１～３のヘテロ接合型バックコンタクトセルのうち少なくとも１つを光電変換素子として備えるものであればよく、太陽光発電システム４０００に含まれる全ての光電変換素子が実施の形態１～３のヘテロ接合型バックコンタクトセルでなくても構わない。たとえば、あるサブシステム４００１に含まれる光電変換素子の全てが実施の形態１～３のヘテロ接合型バックコンタクトセルであり、別のサブシステム４００１に含まれる光電変換素子の一部若しくは全部が、実施の形態１～３のヘテロ接合型バックコンタクトセルでない場合もあり得るものとする。
　＜まとめ＞
　本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、真性層の一部を被覆する第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、真性層の一部を被覆する絶縁層と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極と、を備え、絶縁層上にシェード部が設けられており、シェード部は、絶縁層よりも、第１電極の方向および第２電極の方向のいずれの方向にも突出する突出部を有している光電変換素子である。このような構成とすることにより、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することができる。
　また、本発明の光電変換素子においては、シェード部の突出部の下方の第１導電型層の領域は第１電極が形成されていない領域を含み、シェード部の突出部の下方の第２導電型層の領域は第２電極が形成されていない領域を含んでいることが好ましい。このような構成とすることにより、シェード部の突出部の下方にノッチを形成することができ、このノッチによって、第１電極および第２電極を自己整合的に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができる。
　また、本発明の光電変換素子においては、第１導電型層が、絶縁層の側面、シェード部の突出部およびシェード部の表面を覆っていることが好ましい。このような構成とすることにより、シェード部の突出部の下方の第１導電型層の領域により安定してノッチを形成することができ、このノッチによって、第１電極を自己整合的に形成することができるため、ヘテロ接合型バックコンタクトセルをより高い歩留まりで製造することができる。
　また、本発明の光電変換素子においては、第２導電型層が、絶縁層の側面、シェード部の突出部の一部、シェード部の裏面を覆っている第１導電型層の一部を覆っていることが好ましい。このような構成とすることにより、シェード部の突出部の下方の第２導電型層の領域により安定してノッチを形成することができ、このノッチによって、第２電極を自己整合的に形成することができるため、ヘテロ接合型バックコンタクトセルをより高い歩留まりで製造することができる。
　また、本発明の光電変換素子においては、絶縁層が窒化シリコンまたは酸化シリコンを含有することが好ましい。このような構成とすることにより、第１絶縁層のウエットエッチングにおいてｉ型の水素化アモルファスシリコンからなる真性層をエッチングストップ層として機能させることができるため、第１絶縁層の膜厚以上のサイドエッチングを容易に行なうことができる。
　また、本発明の光電変換素子においては、シェード部が真性の水素化アモルファスシリコンを含有するものであることが好ましい。このような構成とすることにより、第２絶縁層のウエットエッチングにおいて、ｉ型の水素化アモルファスシリコンからなるシェード部をエッチングストップ層として機能させることができるため、第２絶縁層の膜厚以上のサイドエッチングを容易に行なうことができる。
　また、本発明の光電変換素子においては、シェード部上に第２絶縁層が設けられていることが好ましい。このような構成とすることにより、第１導電型層にダメージを与えることなく、第２導電型層のパターニングを行なうことができる。
　また、本発明の光電変換素子においては、第２導電型がｐ型であることが好ましい。このような構成とすることにより、真性層による半導体の裏面の良好なパッシベーション効果を得ることができる。
　さらに、本発明の光電変換素子においては、第２導電型層の直下に、真性の水素化アモルファスシリコンを含有する第２真性層が位置していることが好ましい。このような構成とすることにより、真性層による半導体の裏面のさらなる良好なパッシベーション効果を得ることができるため、少数キャリアライフタイムの低下をさらに抑止することができる。
　以上のように本発明の実施の形態について説明を行なったが、上述の各実施の形態の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。
　１　半導体、２　シェード部、２ａ　突出部、３　第２絶縁層、４　真性層、５　第１絶縁層、６　ｎ型層、６ａ　領域、７　反射層、８　ｐ型層、８ａ　領域、９　第１電極、１０　第２電極、２０　シェード部、２１　レジスト、２２　開口部、４１　レジスト、４２　開口部、５１　レジスト、５２　開口部、６１　真性層、７１　レジスト、７２　開口部、８１　レジスト、８２　開口部、９１　レジスト、９２　開口部、１０１　結晶シリコンウエハ、１０２　真性水素化アモルファスシリコン遷移層、１０３　ｎドープ領域、１０４　ｐドープ領域、１０５　アルミニウム電極、１０００　光電変換モジュール、１００１　光電変換素子、１００２　カバー、１０１３，１０１４　出力端子、２０００　太陽光発電システム、２００１　光電変換モジュールアレイ、２００２　接続箱、２００３　パワーコンディショナ、２００４　分電盤、２００５　電力メータ、２０１１　電気機器類、２０１３，２０１４　出力端子、２１００　蓄電池、３０００　モジュールシステム、３００２　接続箱、３００４　集電箱、４０００　太陽光発電システム、４００１　サブシステム、４００３　パワーコンディショナ、４００４　変圧器、４１００　蓄電池。

Claims (5)

  1. 　半導体と、
    　前記半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、
    　前記真性層の一部を被覆する、第１導電型の水素化アモルファスシリコンを含有する第１導電型層と、
    　前記真性層の一部を被覆する、第２導電型の水素化アモルファスシリコンを含有する第２導電型層と、
    　前記真性層の一部を被覆する絶縁層と、
    　前記第１導電型層上に設けられた第１電極と、
    　前記第２導電型層上に設けられた第２電極と、を備え、
    　前記絶縁層上にシェード部が設けられており、
    　前記シェード部は、前記絶縁層よりも、前記第１電極の方向および前記第２電極の方向のいずれの方向にも突出する突出部を有している、光電変換素子。
  2. 　前記シェード部の突出部の下方の前記第１導電型層の領域は、前記第１電極が形成されていない領域を含み、
    　前記シェード部の突出部の下方の前記第２導電型層の領域は、前記第２電極が形成されていない領域を含む、請求項１に記載の光電変換素子。
  3. 　前記第１導電型層が、前記絶縁層の側面、前記シェード部の突出部および前記シェード部の表面を覆っている、請求項１または２に記載の光電変換素子。
  4. 　前記第２導電型層が、前記絶縁層の側面、前記シェード部の突出部の一部、前記シェード部の裏面を覆っている前記第１導電型層の一部を覆っている、請求項１から３のいずれか１項に記載の光電変換素子。
  5. 　前記シェード部がｎ型または真性の水素化アモルファスシリコンを含有する、請求項１から４のいずれか１項に記載の光電変換素子。
PCT/JP2014/059469 2013-04-02 2014-03-31 光電変換素子 WO2014163043A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015510079A JPWO2014163043A1 (ja) 2013-04-02 2014-03-31 光電変換素子

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013076766 2013-04-02
JP2013-076766 2013-04-02

Publications (1)

Publication Number Publication Date
WO2014163043A1 true WO2014163043A1 (ja) 2014-10-09

Family

ID=51658339

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/059469 WO2014163043A1 (ja) 2013-04-02 2014-03-31 光電変換素子

Country Status (2)

Country Link
JP (1) JPWO2014163043A1 (ja)
WO (1) WO2014163043A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160336468A1 (en) * 2015-05-13 2016-11-17 Lg Electronics Inc. Solar cell and method of manufacturing the same
CN117712212A (zh) * 2024-02-05 2024-03-15 天合光能股份有限公司 太阳能电池和太阳能电池的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002513212A (ja) * 1998-04-29 2002-05-08 フラウンホーファ−ゲゼルシャフト ツァー フォルデルング デア アンゲバンデン フォルシュンク エー． ファオ． 太陽電池におけるコンタクト構造の製造方法
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
JP2010080887A (ja) * 2008-09-29 2010-04-08 Sanyo Electric Co Ltd 太陽電池及びその製造方法
JP2012004565A (ja) * 2010-06-14 2012-01-05 Imec インターディジテイテッドバックコンタクト太陽電池の製造方法
JP2014056875A (ja) * 2012-09-11 2014-03-27 Sharp Corp 光電変換素子および光電変換素子の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053083A (en) * 1989-05-08 1991-10-01 The Board Of Trustees Of The Leland Stanford Junior University Bilevel contact solar cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002513212A (ja) * 1998-04-29 2002-05-08 フラウンホーファ−ゲゼルシャフト ツァー フォルデルング デア アンゲバンデン フォルシュンク エー． ファオ． 太陽電池におけるコンタクト構造の製造方法
WO2009096539A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 太陽電池素子および太陽電池素子の製造方法
JP2010080887A (ja) * 2008-09-29 2010-04-08 Sanyo Electric Co Ltd 太陽電池及びその製造方法
JP2012004565A (ja) * 2010-06-14 2012-01-05 Imec インターディジテイテッドバックコンタクト太陽電池の製造方法
JP2014056875A (ja) * 2012-09-11 2014-03-27 Sharp Corp 光電変換素子および光電変換素子の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PAPET, P. ET AL.: "Realization of Self-Aligned Back-Contact Solar Cells", ELECTROCHEMICAL AND SOLID-STATE LETTERS, vol. 11, no. 5, 27 February 2008 (2008-02-27), pages H114 - H117 *
VERLINDEN, P. ET AL.: "Super Self-aligned Technology for Backside Contact Solar Cells; a Route to Low Cost and High Efficiency", CONFERENCE RECORD OF THE 21 TH IEEE PHOTOVOLTAIC SPECIALISTS CONFERENCE, May 1990 (1990-05-01), pages 257 - 262 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160336468A1 (en) * 2015-05-13 2016-11-17 Lg Electronics Inc. Solar cell and method of manufacturing the same
US11004994B2 (en) * 2015-05-13 2021-05-11 Lg Electronics Inc. Solar cell and method of manufacturing the same
CN117712212A (zh) * 2024-02-05 2024-03-15 天合光能股份有限公司 太阳能电池和太阳能电池的制造方法
CN117712212B (zh) * 2024-02-05 2024-04-23 天合光能股份有限公司 太阳能电池和太阳能电池的制造方法

Also Published As

Publication number Publication date
JPWO2014163043A1 (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
JP6360471B2 (ja) 光電変換素子、光電変換モジュールおよび太陽光発電システム
JP5470633B2 (ja) 光電変換素子及び太陽電池
JP2014075526A (ja) 光電変換素子および光電変換素子の製造方法
US11031516B2 (en) Photoelectric conversion element, photoelectric conversion module, and solar photovoltaic power generation system
JP6223424B2 (ja) 光電変換素子
JP6284522B2 (ja) 光電変換素子、光電変換モジュールおよび太陽光発電システム
US20140150857A1 (en) Multi-junction multi-tab photovoltaic devices
US11121270B2 (en) Photoelectric conversion element, photoelectric conversion module, and solar photovoltaic power generation system
JP2015506584A (ja) 光起電力セル及び製造方法
WO2014163043A1 (ja) 光電変換素子
JP6198813B2 (ja) 光電変換素子、光電変換モジュールおよび太陽光発電システム
JP6476015B2 (ja) 光電変換素子およびその製造方法
KR101772432B1 (ko) 다중밴드 Si-Ge 박막 단결정을 이용한 태양전지 및 그의 효율 개선방법
US10505055B2 (en) Photoelectric conversion element
WO2016076299A1 (ja) 光電変換装置
KR101977927B1 (ko) 광전소자 및 그 제조방법
JP2014072210A (ja) 光電変換素子
CN115425111A (zh) 一种掺杂结构的制作方法、太阳能电池及其组件、系统
WO2015178305A1 (ja) 光電変換素子及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14779733

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015510079

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14779733

Country of ref document: EP

Kind code of ref document: A1