WO2014157206A1 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
WO2014157206A1
WO2014157206A1 PCT/JP2014/058291 JP2014058291W WO2014157206A1 WO 2014157206 A1 WO2014157206 A1 WO 2014157206A1 JP 2014058291 W JP2014058291 W JP 2014058291W WO 2014157206 A1 WO2014157206 A1 WO 2014157206A1
Authority
WO
WIPO (PCT)
Prior art keywords
via hole
layer
plating layer
wiring
electrolytic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/058291
Other languages
English (en)
French (fr)
Inventor
信之 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to US14/778,677 priority Critical patent/US9516764B2/en
Priority to CN201480018681.2A priority patent/CN105075411B/zh
Publication of WO2014157206A1 publication Critical patent/WO2014157206A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • C23C18/405—Formaldehyde
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1423—Applying catalyst before etching, e.g. plating catalyst in holes before etching circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Definitions

  • the present invention relates to a method for manufacturing a multilayer wiring board, and more particularly to a method for manufacturing a multilayer wiring board in which an electrolytic plating layer is formed using an electrolytic filled plating solution.
  • a single-sided copper foil-attached resin film having a structure in which a copper foil and a prepreg or a copper foil and a resin film are used as a material for producing a multilayer wiring board by being laminated and integrated on an inner layer material on which wiring is formed has been proposed.
  • This single-sided resin film with copper foil can form fine wiring from the thin copper foil, and can achieve high wiring density, thin film, and miniaturization.
  • via holes that connect the upper and lower layers of wiring, excimer lasers and laser processing machines that use YAG third and fourth harmonics have become popular, as well as direct laser methods using CO 2 lasers. Development has made it easier to form very small via holes.
  • a via hole is provided by a laser to form a base electroless plating layer, and then an electrolytic filled plating solution
  • an electrolytic filled plating layer A method of manufacturing a multilayer wiring board in which the via hole is filled with an electroplating layer (hereinafter, simply referred to as an “electrolytic filled plating layer”) formed by using a metal is widely performed.
  • an electroplating layer hereinafter, simply referred to as an “electrolytic filled plating layer”
  • void a plating void generated in the via
  • Patent Document 1 As for via hole filling, there has been proposed a method in which the electrolytic plating layer is formed in two steps from the viewpoint of surface smoothness (Patent Document 2).
  • the problem to be solved is that the prepreg and the metal foil are laminated and integrated on the inner layer material on which the wiring is formed, and via holes are provided in the insulating layer formed by the metal foil and the prepreg, so that the underlying electroless plating layer
  • the prepreg and the metal foil are laminated and integrated on the inner layer material on which the wiring is formed, and via holes are provided in the insulating layer formed by the metal foil and the prepreg, so that the underlying electroless plating layer
  • voids generated inside the via hole due to the small opening of the via hole It is. Voids generated inside the via hole may cause problems due to long-term use or use under severe conditions.
  • a current density is used as a method of manufacturing a multilayer wiring board having a multilayer structure in which an insulating layer made of an organic insulating material such as polyimide resin and a wiring made of a conductor material such as copper are alternately laminated.
  • an insulating layer made of an organic insulating material such as polyimide resin
  • a wiring made of a conductor material such as copper
  • An object of the present invention is to provide a method for manufacturing a multilayer wiring board capable of suppressing plating voids of an electrolytic filled plating layer even for a hole for a via hole having a diameter comparable to the thickness of an insulating layer.
  • the present invention relates to the following. 1.
  • the inner layer material on which the inner layer wiring is formed, the insulating layer, and the metal foil for the upper layer wiring are laminated and integrated, and the metal foil for the upper layer wiring and the insulating layer are for via holes extending from the metal foil for the upper layer wiring to the inner layer wiring.
  • a method for manufacturing a multilayer wiring board comprising a step of etching the electroless Filled plating layer on the metal foil in the holes for via holes previously formed and upper layer wirings.
  • the step (2) includes a step (2-1) of forming a base electroless plating layer in the via hole and on the metal foil for the upper layer wiring, and a step that does not completely fill the via hole.
  • a method for manufacturing a multilayer wiring board in which etching is performed until the thickness of an electrolytic filled plating layer on a formed metal foil for upper wiring becomes at least half or less.
  • the present invention it is possible to provide a method for manufacturing a multilayer wiring board capable of suppressing plating voids in an electrolytic filled plating layer even for a hole for a via hole having a diameter comparable to the thickness of the insulating layer.
  • Step (1) of a method for producing a multilayer wiring board according to an embodiment of the present invention will be described.
  • Step (2) of the method for producing a multilayer wiring board of one embodiment of the present invention will be described.
  • Step (3) of the method for manufacturing a multilayer wiring board according to the embodiment of the present invention will be described.
  • the inner layer material described in the present invention is used for a general inner layer of a multilayer wiring board.
  • a copper impregnated resin is impregnated with a required number of upper and / or lower surfaces of a resin-impregnated base material impregnated with a resin composition.
  • a metal foil made of aluminum, brass, nickel, iron or the like alone, an alloy or a composite foil is laminated and integrated, and the metal foil is formed by etching or the like.
  • the prepreg described in the present invention is an insulating layer for bonding an inner layer material and a copper foil for upper wiring, impregnated with a resin composition (resin varnish) into a glass fiber as a reinforcing substrate, and is semi-cured.
  • a resin film having adhesiveness in a B-stage state As the prepreg, a prepreg used for a general multilayer wiring board can be used. Moreover, the resin film which does not have reinforcement base materials, such as glass fiber, other than a prepreg can also be used.
  • a resin film having no reinforcing substrate such as glass fiber, a polymer epoxy resin or a thermoplastic polyimide adhesive film used for bonding an inner layer material and a copper foil for upper layer wiring in a multilayer wiring board, etc. Is mentioned.
  • thermosetting resin having good heat resistance and chemical resistance
  • one kind of resin such as phenol resin, epoxy resin, polyimide resin, unsaturated polyester resin, polyphenylene oxide resin, fluorine resin or the like.
  • inorganic powder fillers such as talc, clay, silica, alumina, calcium carbonate, aluminum hydroxide, antimony trioxide, and antimony pentoxide, glass fiber, asbestos fiber, pulp fiber
  • a fiber filler such as synthetic fiber or ceramic fiber is added.
  • the resin composition may be blended with a thermoplastic resin in consideration of dielectric properties, impact resistance, film processability, and the like. Further, various additives and fillers such as an organic solvent, a flame retardant, a curing agent, a curing accelerator, thermoplastic particles, a colorant, an ultraviolet light impermeant, an antioxidant and a reducing agent are added as necessary.
  • the reinforcing substrate examples include inorganic fibers such as glass and asbestos, polyester, polyamide, polyacryl, polyvinyl alcohol, polyimide, organic fibers such as fluorine resin, natural fibers such as cotton, nonwoven fabric, paper, mats, etc. Is used.
  • the reinforcing substrate is impregnated or coated so that the amount of the resin composition attached to the reinforcing substrate is 20 to 90% by weight as the resin content of the prepreg after drying, and the temperature is usually 100 to 200 ° C. And dried for 1 to 30 minutes to obtain a semi-cured (B-stage) prepreg.
  • 1 to 20 prepregs are stacked and heated and pressed in a configuration in which metal foils are arranged on both sides.
  • a normal laminate technique can be applied. For example, a multistage press, a multistage vacuum press, continuous molding, an autoclave molding machine, etc. are used.
  • Molding is carried out in the range of 0.1 to 5 hours, or by using a vacuum laminator or the like under lamination conditions of 50 to 150 ° C. and 0.1 to 5 MPa under reduced pressure or atmospheric pressure.
  • the thickness of the prepreg serving as the insulating layer varies depending on the application, but a thickness of 0.1 to 5.0 mm is usually preferable.
  • the metal foil described in the present invention a metal foil used for a general multilayer wiring board can be used.
  • the surface roughness of the metal foil used in the present invention is preferably 2.0 ⁇ m or less on both sides in terms of electrical characteristics.
  • copper foil, nickel foil, aluminum foil, etc. can be used for metal foil, copper foil is usually used.
  • the production conditions of the copper foil are as follows: in the case of a copper sulfate bath, sulfuric acid 50-100 g / L, copper 30-100 g / L, liquid temperature 20 ° C.-80 ° C., current density 0.5-100 A / dm 2 , pyrophosphoric acid
  • sulfuric acid 50-100 g / L sulfuric acid 50-100 g / L
  • copper 30-100 g / L liquid temperature 20 ° C.-80 ° C.
  • current density 0.5-100 A / dm 2 pyrophosphoric acid
  • potassium pyrophosphate 100-700 g / L, copper 10-50 g / L, liquid temperature 30 ° C.-60 ° C., pH 8-12, current density 1-10 A / dm 2 are generally used.
  • various additives are added in consideration of the physical properties and smoothness of copper.
  • the antirust treatment performed on the resin adhesive surface of the metal foil can be performed using any of nickel, tin, zinc, chromium, molybdenum, cobalt, or an alloy thereof.
  • a thin film is formed on a metal foil by sputtering, electroplating or electroless plating, but electroplating is preferable from the viewpoint of cost.
  • the amount of the rust-proofing metal varies depending on the type of metal, but a total of 10 to 2,000 ⁇ g / dm 2 is suitable. If the rust-proofing treatment is too thick, it may cause etching inhibition and electrical property deterioration, and if it is too thin, it may cause a reduction in peel strength with the resin. Furthermore, if a chromate treatment layer is formed on the rust prevention treatment, it is useful because a reduction in peel strength with the resin can be suppressed.
  • the via hole described in the present invention is a non-penetrating interlayer connection hole in which a plating layer for connecting two or more wiring layers is formed, and includes an interstitial via hole (IVH).
  • the via hole is a non-through hole for forming a via hole, and means a state before the plating layer is formed.
  • a filled via in which the entire inside of the hole is filled with a plating layer is also included.
  • a via hole having a diameter approximately equal to twice the thickness of the insulating layer is likely to form a filled via. However, as the diameter becomes equal to the thickness of the insulating layer, voids are more likely to occur in the conventional method. .
  • the base electroless plating layer described in the present invention is an electroless plating layer provided on the entire surface of the substrate after the via hole is provided, the surface of the metal foil for the upper layer wiring, the inner side surface of the via hole, and the inner side of the via hole. It is plated on the inner layer wiring surface on the bottom.
  • the electrolytic filled plating layer described in the present invention refers to an electrolytic plating layer formed by an electrolytic filled plating solution.
  • the thickness of this electrolytic filled plating layer is lower than the thickness on the metal foil for the upper wiring in the bottom surface in the via hole. Thickness increases.
  • the thickness of the first electrolytic filled plating layer is preferably 1 to 10 ⁇ m, more preferably 2 to 5 ⁇ m as the thickness on the metal foil for the upper layer wiring, on the inner layer wiring on the bottom surface in the via hole.
  • the thickness is about 2 to 20 ⁇ m.
  • the thickness of the second electrolytic filled plating layer is not limited as long as it can be used as wiring as the thickness on the upper layer wiring metal foil, and the via hole can be completely embedded in the electrolytic filled plating layer.
  • the thickness on the upper layer metal foil is preferably in the range of 1 to 100 ⁇ m, more preferably in the range of 10 to 50 ⁇ m.
  • the electrolytic filled plating solution is generally prepared by adding an inhibitor for suppressing plating growth and an accelerator for promoting plating growth in a copper sulfate plating bath.
  • Plating inhibitors are based on the diffusion law of substances and are difficult to adsorb inside the via hole and easily adsorb to the substrate surface. By slowing down the speed, the inside of the via hole is filled with a copper plating layer, and a smooth electrolytic filled plating layer is formed on the substrate surface with the portion directly above the via hole and the portion directly above the via hole. It is said that there is an effect to do.
  • a nitrogen-containing compound such as a polyether compound such as polyalkylene glycol, a polyvinyl imidazolium quaternized product, and a copolymer of vinyl pyrrolidone and vinyl imidazolium quaternized product.
  • the plating accelerator is uniformly adsorbed on the bottom, side, and substrate surface in the via hole, and then the surface area decreases as the plating grows inside the via hole, promoting the inside of the via hole.
  • the plating speed inside the via hole is faster than the plating speed on the substrate surface, and the inside of the via hole is filled with a copper plating layer, and the portion directly above the via hole. It is said that there is an effect of forming a smooth electrolytic filled plating layer on the substrate surface at portions other than the portion immediately above the via hole.
  • the plating accelerator is represented by a sulfur compound represented by sodium 3-mercapto-1-propanesulfonate or sodium 2-mercaptoethanesulfonate, or bis- (3-sulfopropyl) -disulfide disodium. Sulfur compounds to be used can be used. These plating accelerators are also a kind of additive added to a copper plating solution called brightener (brightener).
  • the above plating inhibitors and plating accelerators are used alone or in combination of two or more.
  • concentration of these aqueous solutions is not particularly limited, but can be used at a concentration of several mass ppm to several mass%.
  • a prepreg 3 and a copper foil 4 for upper layer wiring are laminated and integrated on the inner layer material 2 on which the inner layer wiring 1 is formed.
  • a via hole 5 is provided by a laser.
  • the prepreg 3 which is a resin film having a reinforcing base material such as glass fiber is used as the insulating layer 3 for bonding the inner layer material 2 and the copper foil 4 for upper layer wiring.
  • a resin film such as a polymer epoxy resin or a thermoplastic polyimide adhesive film that does not have a reinforcing base and is used for a general multilayer wiring board can be used.
  • the copper foil 4 is used as the metal foil 4 for the upper layer wiring.
  • a nickel foil, an aluminum foil, a composite foil thereof, or the like used as a material for the multilayer wiring board is used. be able to.
  • the method of laminating and integrating the prepreg and the copper foil on the upper layer on the inner layer material formed with wiring is a method of laminating and pressing the inner layer material and the prepreg, copper foil, or a method of laminating a resin film with a single-sided copper foil on the inner layer material Is used.
  • the thickness of the insulating layer is about 10 to 100 ⁇ m, preferably 20 to 60 ⁇ m, and the thickness of the copper foil is 3 to 12 ⁇ m.
  • the resin film with a single-sided copper foil in this case has a configuration in which a prepreg (resin film having a reinforcing base material) is disposed on the copper foil.
  • a resin film that does not have a reinforcing substrate other than prepreg as the insulating layer a resin film such as a polymer epoxy resin or a thermoplastic polyimide adhesive film that does not have a reinforcing substrate is disposed on the copper foil. Is used.
  • the copper foil and resin composition (resin varnish) used for the production of the resin film with a single-sided copper foil are the same as those used for general multilayer wiring boards.
  • the resin varnish is heated and dried in order to bring the resin varnish into a B-stage state (semi-cured state). This condition is suitably 100 to 200 ° C.
  • the residual solvent amount in the resin composition (resin varnish) after heating and drying is about 0.2 to 10% by mass. Is appropriate.
  • vacuum or atmospheric pressure is suitable under conditions of 50 to 150 ° C. and 0.1 to 5 MPa.
  • the blackening treatment layer formed on the copper foil for the upper wiring layer can be formed of a known layer formed for adhesion between the copper foil and the insulating layer in a general multilayer wiring board.
  • Examples of such a blackening treatment layer include those formed by forming irregularities on the surface of the copper foil by copper oxide treatment or etching.
  • CO 2 and CO is a solid-state laser of gas laser or a YAG or the like of an excimer like.
  • a CO 2 laser can easily obtain a large output, and according to the direct laser method that has been developed in recent years, it is possible to process a hole for a via hole having a diameter of 50 ⁇ m or less.
  • the copper foil for the upper wiring layer is etched with an etching solution such as ferric chloride aqueous solution, sodium persulfate, or sulfuric acid-hydrogen peroxide mixed solution.
  • an etching solution such as ferric chloride aqueous solution, sodium persulfate, or sulfuric acid-hydrogen peroxide mixed solution.
  • Half-etching is performed until the thickness of 4 reaches about 1 to 5 ⁇ m.
  • the blackening treatment layer formed on the copper foil 4 is removed.
  • an electroless copper plating layer 6 is formed.
  • the activator Neogant made by Atotech Japan Co., Ltd., trade name; “Neogant” is a registered trademark
  • HS201B manufactured by Hitachi Chemical Co., Ltd.
  • a palladium colloid catalyst are used for imparting a catalyst nucleus. , Product name).
  • Adsorption onto a copper foil of the palladium catalyst in the present embodiment is in the range of 0.03 ⁇ 0.6 ⁇ g / cm 2, more desirably, in the range of 0.05 ⁇ 0.3 ⁇ g / cm 2 .
  • the treatment temperature for adsorbing the palladium catalyst is preferably 10 to 40 ° C. By controlling the treatment time, the adsorption amount of the palladium catalyst on the copper foil can be controlled.
  • electroless copper plating layer For forming the electroless copper plating layer, commercially available electroless copper such as CUST2000 (manufactured by Hitachi Chemical Co., Ltd., trade name, “CUST” is a registered trademark) and CUST201 (trade name, manufactured by Hitachi Chemical Co., Ltd.).
  • a plating solution can be used.
  • These electroless copper plating solutions contain copper sulfate, formalin, complexing agent and sodium hydroxide as main components.
  • the thickness of the electroless copper plating layer is not particularly limited as long as power can be supplied to form the next electrolytic filled copper plating layer, and is preferably in the range of 0.1 to 5 ⁇ m, more preferably 0.5. It is in the range of ⁇ 1.0 ⁇ m.
  • the first electrolytic filled copper plating layer 7 is formed so as not to completely fill the via hole 5.
  • the thickness of the electrolytic filled copper plating layer 7 is thicker than the thickness of the electrolytic filled copper plating layer 7 on the copper foil 4 for upper layer wiring.
  • the thickness on the upper layer wiring copper foil 4 is in the range of 0.5 to 5.0 ⁇ m
  • the thickness of the bottom surface in the via hole 5 is in the range of 2 to 20 ⁇ m.
  • the copper foil for the upper wiring after etching with an etching solution such as ferric chloride aqueous solution, ammonium persulfate, or sulfuric acid-hydrogen peroxide mixed solution.
  • an etching solution such as ferric chloride aqueous solution, ammonium persulfate, or sulfuric acid-hydrogen peroxide mixed solution.
  • the via hole 5 is completely filled in the first electrolytic filled copper plating layer 7 or the electroless copper plating layer 6 whose surface has been etched.
  • a second electrolytic filled copper plating layer 9 is formed.
  • the inside of the via hole 5 is completely filled, and a portion on the via hole 5 that becomes the upper layer wiring 10 and a portion other than the via hole 5 become flat.
  • copper sulfate electroplating for filled vias used in ordinary multilayer wiring boards can be used, and the first electrolytic filled plating solution in which the electrolytic plating layer 7 is formed may be used. It doesn't matter.
  • the thickness of the plating is not particularly limited as long as it can be used as wiring and the via hole can be filled with a conductive metal, and is preferably in the range of 1 to 100 ⁇ m, and more preferably in the range of 10 to 50 ⁇ m.
  • copper deposits thicker than the surface at the bottom of the via hole, so that the aspect when the second electrolytic filled copper plating 9 is embedded in the via hole is reduced.
  • the etching solution is less likely to enter the via hole in the etching, the etching in the via hole is more difficult to etch than the surface layer, and the etching amount in the via hole is smaller than the etching amount in the surface layer. For this reason, since the diameter of the via hole is small and the depth to the bottom of the via hole is small, the diameter of the via hole is relatively small compared to the via hole having a large insulating layer. Can be suppressed.
  • filling of the hole for the via hole by forming the electrolytic filled plating layer is performed twice, but the filling of the hole for the via hole is not limited to twice, and is divided into two or more times. You may do it.
  • the electrolytic field on the metal foil for the via hole and the upper layer wiring previously formed is formed. If the plating layer is etched, voids can be similarly suppressed.
  • an etching resist 11 having a thickness of 29 ⁇ m is formed using SL-1229 (Hitachi Chemical Co., Ltd., trade name) which is a dry film resist.
  • the etching resist 11 is removed by development from the portions other than the portions on the via hole 5 and the upper layer wiring 10.
  • step (3-2) of FIG. 3 after etching away portions other than the upper layer wiring 10, the etching resist 11 is stripped using an alkaline stripping solution, sulfuric acid, or a commercially available resist stripping solution, Upper layer wiring 10 is formed.
  • a multilayer wiring board composed of two layers of the inner layer wiring 1 and the upper layer wiring 10 is completed.
  • the surface of the upper layer wiring 10 of the multilayer wiring board is roughened and an insulating layer (not shown) formed on the upper wiring 10 is formed.
  • the prepreg and a copper foil for upper layer wiring are laminated on the upper layer and the like while improving the adhesion.
  • the inner layer material 2 on which the inner layer wiring 1 is formed has a resin film thickness of 30 ⁇ m and the copper foil 4 for the upper layer wiring.
  • a resin film with a single-sided copper foil having a thickness of 5 ⁇ m is vacuum laminated under the conditions of 120 ° C. and 2 MPa.
  • a blackened layer 8 having a thickness of 0.3 to 0.5 ⁇ m is formed on the surface of the copper foil 4 for upper layer wiring, and then a via hole hole with a diameter of 30 ⁇ m is formed by a direct laser method using a CO 2 laser. 5 is processed.
  • the copper foil for upper wiring is blackened by an etching solution such as ferric chloride aqueous solution, ammonium persulfate, or sulfuric acid-hydrogen peroxide mixed solution.
  • an etching solution such as ferric chloride aqueous solution, ammonium persulfate, or sulfuric acid-hydrogen peroxide mixed solution.
  • half etching is performed until the copper foil thickness becomes 2 to 3 ⁇ m.
  • step (2-1) in FIG. 2 catalyst nuclei are formed on the copper foil and inside the via hole using HS201B (trade name, manufactured by Hitachi Chemical Co., Ltd.) which is a palladium colloid catalyst.
  • HS201B trade name, manufactured by Hitachi Chemical Co., Ltd.
  • CUST2000 trade name, manufactured by Hitachi Chemical Co., Ltd., “CUST” is a registered trademark.
  • the first electrolytic filled copper plating layer has a thickness of 5 ⁇ m on the upper layer copper foil and a thickness of 15 ⁇ m on the bottom surface in the via hole.
  • the electrolytic plating solution a commercially available direct current electrolytic plating solution CU-BRITE VFIV (manufactured by JCU Corporation, trade name) was used.
  • step (2-3) of FIG. 2 the film thickness of the electrolytic filled copper plating layer on the copper foil for the upper wiring layer is reduced by the etching solution of ammonium persulfate and sulfuric acid-hydrogen peroxide aqueous solution.
  • the electrolytic filled copper plating layer is removed by etching until the thickness becomes 2 ⁇ m.
  • via holes are filled with a second electrolytic filled copper plating layer having a thickness of 20 ⁇ m on the upper layer copper foil.
  • the electrolytic plating solution used for forming the second electrolytic filled copper plating layer the same solution as that of the first electrolytic plating solution was used.
  • step (3-1) in FIG. 3 an etching resist having a thickness of 29 ⁇ m is formed using SL-1229 (trade name, Hitachi Chemical Co., Ltd.) which is a dry film resist.
  • the etching resist is removed from the portions other than those on the via hole and the upper layer wiring.
  • step (3-2) of FIG. 3 after etching away copper other than the upper wiring, etching resist is stripped using an alkaline stripping solution, sulfuric acid, or a commercially available resist stripping solution, Upper layer wiring is formed.
  • Example 2 First, as shown in step (1-1) of FIG. 1, the thickness of the resin film serving as the insulating layer is 30 ⁇ m on the inner layer material on which the inner layer wiring is formed, and the thickness of the copper foil serving as the copper foil for the upper layer wiring is A resin film with a single-sided copper foil of 5 ⁇ m is vacuum laminated under the conditions of 120 ° C. and 2 MPa. Next, after forming a blackening treatment layer 8 having a thickness of 0.3 to 0.5 ⁇ m on the surface of the copper foil for the upper layer wiring, a via hole for a diameter of 30 ⁇ m is processed by a direct laser method using a CO 2 laser. To do.
  • the copper foil for upper wiring is blackened by an etching solution such as ferric chloride aqueous solution, ammonium persulfate, or sulfuric acid-hydrogen peroxide mixed solution.
  • an etching solution such as ferric chloride aqueous solution, ammonium persulfate, or sulfuric acid-hydrogen peroxide mixed solution.
  • half etching is performed until the copper foil thickness becomes 2 to 3 ⁇ m.
  • step (2-1) in FIG. 2 catalyst nuclei are formed on the copper foil and inside the via hole using HS201B (trade name, manufactured by Hitachi Chemical Co., Ltd.) which is a palladium colloid catalyst.
  • HS201B trade name, manufactured by Hitachi Chemical Co., Ltd.
  • CUST2000 trade name, manufactured by Hitachi Chemical Co., Ltd., “CUST” is a registered trademark.
  • the first electrolytic filled copper plating layer having a thickness of 2 ⁇ m on the upper-layer wiring copper foil and a thickness of 3 ⁇ m on the bottom surface in the via-hole hole is obtained.
  • the electrolytic plating solution a commercially available direct current electrolytic plating solution CU-BRITE VFIV (manufactured by JCU Corporation, trade name) was used.
  • the film thickness of the electrolytic filled copper plating layer on the copper foil for upper wiring is 1.5 ⁇ m by an etching solution in which sodium persulfate and sulfuric acid are mixed. Until the electrolytic filled copper plating layer is removed by etching.
  • via holes are filled with a second electrolytic filled copper plating layer having a thickness of 20 ⁇ m on the upper layer copper foil.
  • the electrolytic plating solution used for forming the second electrolytic filled copper plating layer the same solution as that of the first electrolytic plating solution was used.
  • step (3-1) in FIG. 3 an etching resist having a thickness of 29 ⁇ m is formed using SL-1229 (trade name, Hitachi Chemical Co., Ltd.) which is a dry film resist.
  • the etching resist is removed from the portions other than those on the via hole and the upper layer wiring.
  • step (3-2) of FIG. 3 after etching away copper other than the upper wiring, etching resist is stripped using an alkaline stripping solution, sulfuric acid, or a commercially available resist stripping solution, Upper layer wiring is formed.
  • the thickness of the resin film serving as the insulating layer is 30 ⁇ m on the inner layer material on which the inner layer wiring is formed, and the thickness of the copper foil serving as the copper foil for the upper layer wiring is A resin film with a single-sided copper foil of 5 ⁇ m is vacuum laminated under the conditions of 120 ° C. and 2 MPa.
  • a blackening treatment layer 8 having a thickness of 0.3 to 0.5 ⁇ m on the copper foil surface of the upper wiring layer, a via hole for a diameter of 30 ⁇ m is processed by a direct laser method using a CO 2 laser. To do.
  • the copper foil for upper wiring is blackened by an etching solution such as ferric chloride aqueous solution, ammonium persulfate, or sulfuric acid-hydrogen peroxide mixed solution.
  • an etching solution such as ferric chloride aqueous solution, ammonium persulfate, or sulfuric acid-hydrogen peroxide mixed solution.
  • half etching is performed until the copper foil thickness becomes 2 to 3 ⁇ m.
  • step (2-1) in FIG. 2 catalyst nuclei are formed on the copper foil and inside the via hole using HS201B (trade name, manufactured by Hitachi Chemical Co., Ltd.) which is a palladium colloid catalyst.
  • HS201B trade name, manufactured by Hitachi Chemical Co., Ltd.
  • CUST2000 trade name, manufactured by Hitachi Chemical Co., Ltd., “CUST” is a registered trademark.
  • an electrolytic filled copper plating layer having a thickness of 20 ⁇ m is formed on the copper foil for the upper layer wiring.
  • the first electrolytic filled copper plating layer was formed so as to flatten the portions other than the via hole for the upper layer wiring and the via hole.
  • a commercially available DC electrolytic plating solution CU-BRITE VFIV manufactured by JCU Corporation, trade name was used.
  • step (3-1) in FIG. 3 an etching resist having a thickness of 29 ⁇ m is formed using SL-1229 (trade name, Hitachi Chemical Co., Ltd.), which is a dry film resist.
  • the etching resist is removed from the portions other than those on the via hole and the layer wiring.
  • step (3-2) of FIG. 3 after etching away copper other than the upper layer wiring, the etching resist is stripped using an alkaline stripping solution, sulfuric acid, or a commercially available resist stripping solution. Form wiring.
  • Table 1 summarizes the occurrence frequency of plating voids in Examples 1 and 2 and Comparative Example.
  • the void generation frequency was 0, and the via hole could be filled.
  • the comparative example void generation was almost 100%.
  • the present invention can provide a method for manufacturing a multilayer wiring board capable of suppressing plating voids of an electrolytic filled plating layer even for a hole for a via hole having a diameter comparable to the insulating layer thickness, it is industrially effective. It is.
  • Inner layer wiring 2. Inner layer material 3. prepreg or insulating layer 4. Metal foil or copper foil 5. Hole for via hole 6. Electroless plating layer or electroless copper plating layer 7. First electrolytic filled plating layer or first electrolytic filled copper plating layer Blackening layer 9. 9. Second electrolytic filled plating layer or second electrolytic filled copper plating layer 10. Upper layer wiring Etching resist

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

　配線形成した内層材上に絶縁層とその上層に金属箔とを積層一体化し、前記金属箔及び絶縁層にビアホール用の穴を設け、下地無電解めっき層を形成した後、電解フィルドめっき層で前記ビアホール用穴を穴埋めする多層配線基板の製造方法であって、前記下地無電解めっき層の形成後に、まず前記ビアホール用穴を完全に充填しない程度の電解フィルドビアめっき層を形成し、次に前記電解フィルドめっき層の表面をエッチングした上で、電解フィルドめっき層によって前記ビアホール用穴を完全に穴埋めする多層配線基板の製造方法。

Description

多層配線基板の製造方法
　本発明は、多層配線基板の製造方法に関するものであり、特には、電解フィルドめっき液を用いて電解めっき層を形成する多層配線基板の製造方法に関するものである。
　従来、配線形成した内層材上に積層一体化して多層配線基板を製造する材料に、銅箔とプリプレグ又は銅箔と樹脂フィルムを有する構成の片面銅箔付樹脂フィルムが提案されている。この片面銅箔付樹脂フィルムは、銅箔の薄さから微細配線を形成することが可能となり、高配線密度化、薄膜化、小型化を図ることができる。一方、上下層の配線を接続するビアホールは、エキシマーレーザやＹＡＧ第３高調波、第４高調波を用いたレーザ加工機の導入が盛んになった他、ＣＯ２レーザを使ったダイレクトレーザ工法の開発により、微小径のビアホール形成が容易になってきている。
　そして、これらを応用して、配線形成した内層材にプリプレグとその上層に金属箔とを積層一体化し、レーザによりビアホール用穴を設けて、下地無電解めっき層を形成し後、電解フィルドめっき液を用いて形成した電解めっき層（以下、単に「電解フィルドめっき層」ということがある。）で、前記ビアホール用穴を穴埋めする多層配線基板の製造方法が盛んに行われている。この際、絶縁層厚と比較してビア径が同程度、即ちアスペクト比が１程度のビアホールに対しては、ビア内部に発生するめっきボイド（以下、単に「ボイド」ということがある。）抑制のため、低電流密度で長時間行なう電解めっき方法や、電流密度を段階的に制御した電解めっき方法が提案されている。（特許文献１）。また、ビアホールの穴埋めについては、表面平滑性の観点から電解めっき層の形成を２回に分けて行なう方法が提案されている（特許文献２）。
特開２００３－３１８５４４号公報 特開２００９－２１５８１号公報
　解決しようとする問題点は、配線形成した内層材にプリプレグとその上層に金属箔とを積層一体化し、その金属箔及びプリプレグで形成した絶縁層にビアホール用穴を設けて、下地無電解めっき層の形成後に、電解フィルドめっき液を用いて形成した電解めっき層で、上層配線の形成と前記ビアホール用穴の穴埋めを行う場合、ビアホール用穴の開口部が小さいことによりビアホール内部に発生するボイド発生である。ビアホール内部に発生するボイドは、長時間の使用や過酷条件化での使用により、不具合を生じることも考えられる。
　特許文献１による方法では、ポリイミド樹脂等の有機絶縁材からなる絶縁層と、銅等の導体材料からなる配線が、交互に積層してなる多層構造を有する多層配線基板の製造方法として、電流密度を制御してボイド発生を抑制する方法が示されているが、本発明者が検討した結果、完全にはボイドをなくすことはできなかった。また、特許文献２による方法では、凹み発生量は低減したものの、ボイド発生を抑制する効果は得られなかった。
　本発明は、絶縁層厚と同程度の径を有するビアホール用穴に対しても、電解フィルドめっき層のめっきボイドを抑制可能な多層配線基板の製造方法を提供することを目的としている。
　本発明は、以下に関する。
１．　内層配線を形成した内層材と絶縁層と上層配線用の金属箔とを積層一体化し、前記上層配線用の金属箔及び絶縁層に、前記上層配線用の金属箔から内層配線に到るビアホール用穴を設ける工程（１）と、前記ビアホール用穴内及び上層配線用の金属箔上に、下地無電解めっき層を形成した後、電解フィルドめっき層を形成することによって前記ビアホール用穴を穴埋めし、前記上層配線用金属箔と内層配線とを接続するビアホールを形成する工程（２）と、前記電解フィルドめっき層を形成後の上層配線用金属箔を配線形成して、上層配線を形成する工程（３）と、を有する多層配線基板の製造方法であって、前記工程（２）における、電解フィルドめっき層の形成によるビアホール用穴の穴埋めが、二度以上に分けて行われ、前記二度目以降のそれぞれの電解フィルドめっき層の形成の前に、先に形成したビアホール用穴内及び上層配線用の金属箔上の電解フィルドめっき層をエッチングする工程を有する多層配線基板の製造方法。
２．　項１において、工程（２）が、ビアホール用穴内及び上層配線用の金属箔上に、下地無電解めっき層を形成する工程（２－１）と、ビアホール用穴を完全に穴埋めしない程度の一度目の電解フィルドめっき層を形成する工程（２－２）と、前記工程（２－２）で形成した一度目の電解フィルドめっき層の表面をエッチングする工程（２－３）と、前記工程（２－３）で表面がエッチングされた一度目の電解フィルドめっき層上に、前記ビアホール用穴を完全に穴埋めする二度目の電解フィルドめっき層を形成する工程（２－４）と、を有する多層配線基板の製造方法。
３．　項１の二回目以降のそれぞれの電解フィルドめっき層の形成の前に、その直前に形成した電解フィルドめっき層の表面をエッチングする工程、又は請求項２の工程（２－３）において、先に形成された上層配線用の金属箔上の電解フィルドめっき層の厚さが、少なくとも半分以下になるまで、エッチングする多層配線基板の製造方法。
　本発明によれば、絶縁層厚と同程度の径を有するビアホール用穴に対しても、電解フィルドめっき層のめっきボイドを抑制可能な多層配線基板の製造方法を提供することができる。
本発明の一実施形態の多層配線基板の製造方法の工程（１）を示す。 本発明の一実施形態の多層配線基板の製造方法の工程（２）を示す。 本発明の一実施形態の多層配線基板の製造方法の工程（３）を示す。
　本発明に述べる内層材は、多層配線基板の一般的な内層に用いるもので、一般的に、補強基材に樹脂組成物を含浸した樹脂含浸基材の必要枚数の上面及び又は下面に、銅、アルミニウム、真鍮、ニッケル、鉄等の単独、合金又は複合箔からなる金属箔を積層一体化し金属箔をエッチング等により配線形成したものである。
　本発明に述べるプリプレグは、内層材と上層配線用の銅箔を接着する絶縁層となるものであり、補強基材であるガラス繊維等に樹脂組成物（樹脂ワニス）を含浸させ、半硬化のＢステージ状態にした接着性を有する樹脂フィルムをいう。プリプレグとしては、一般的な多層配線基板に用いるプリプレグが使用できる。また、プリプレグ以外に、ガラス繊維等の補強基材を有しない樹脂フィルムを用いることもできる。このようなガラス繊維等の補強基材を有しない樹脂フィルムとしては、多層配線基板で内層材と上層配線用の銅箔を接着するために用いられる高分子エポキシ樹脂や熱可塑性のポリイミド接着フィルム等が挙げられる。
　上記の樹脂組成物としては、多層配線基板の絶縁材料として用いられる公知慣例の樹脂組成物を用いることができる。通常、耐熱性、耐薬品性の良好な熱硬化性樹脂がベースとして用いられ、フェノ－ル樹脂、エポキシ樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、ポリフェニレンオキサイド樹脂、フッ素樹脂等の樹脂の１種類または２種類以上を混合して用い、必要に応じてタルク、クレー、シリカ、アルミナ、炭酸カルシュウム、水酸化アルミニウム、三酸化アンチモン、五酸化アンチモン等の無機質粉末充填剤、ガラス繊維、アスベスト繊維、パルプ繊維、合成繊維、セラミック繊維等の繊維質充填剤を添加したものである。
　また、樹脂組成物には、誘電特性、耐衝撃性、フィルム加工性などを考慮して、熱可塑性樹脂がブレンドされてあっても良い。さらに必要に応じて有機溶媒、難燃剤、硬化剤、硬化促進剤、熱可塑性粒子、着色剤、紫外線不透過剤、酸化防止剤、還元剤などの各種添加剤や充填剤を加えて調合する。
　上記の補強基材としては、ガラス、アスベスト等の無機質繊維、ポリエステル、ポリアミド、ポリアクリル、ポリビニルアルコール、ポリイミド、フッ素樹脂等の有機質繊維、木綿等の天然繊維の織布、不織布、紙、マット等を用いるものである。
　通常、補強基材に対する樹脂組成物の付着量が、乾燥後のプリプレグの樹脂含有率で２０～９０重量％となるように補強基材に含浸又は塗工した後、通常１００～２００℃の温度で１～３０分加熱乾燥し、半硬化状態（Ｂステージ状態）のプリプレグを得る。このプリプレグを通常１～２０枚重ね、その両面に金属箔を配置した構成で加熱加圧する。成形条件としては通常の積層板の手法が適用でき、例えば多段プレス、多段真空プレス、連続成形、オートクレーブ成形機等を使用し、通常、温度１００～２５０℃、圧力２～１００ｋｇ／ｃｍ２、加熱時間０．１～５時間の範囲で成形したり、真空ラミネート装置などを用いてラミネート条件５０～１５０℃、０．１～５ＭＰａの条件で減圧下又は大気圧の条件で行ったりする。絶縁層となるプリプレグの厚みは用途によって異なるが、通常０．１～５．０ｍｍの厚みのものが良い。
　本発明に述べる金属箔は、一般的な多層配線基板に用いる金属の箔が使用できる。本発明に用いる金属箔の表面粗さは、ＪＩＳＢ０６０１に示す１０点平均粗さ（Ｒｚ）が両面とも２．０μｍ以下であることが電気特性上好ましい。金属箔には銅箔、ニッケル箔、アルミニウム箔等を用いることができるが、通常は銅箔を使用する。銅箔の製造条件は、硫酸銅浴の場合、硫酸５０～１００ｇ／Ｌ、銅３０～１００ｇ／Ｌ、液温２０℃～８０℃、電流密度０．５～１００Ａ／ｄｍ２の条件、ピロリン酸銅浴の場合、ピロリン酸カリウム１００～７００ｇ／Ｌ、銅１０～５０ｇ／Ｌ、液温３０℃～６０℃、ｐＨ８～１２、電流密度１～１０Ａ／ｄｍ２の条件が一般的によく用いられ、銅の物性や平滑性を考慮して各種添加剤を入れる場合もある。
　金属箔の樹脂接着面に行う防錆処理は、ニッケル、錫、亜鉛、クロム、モリブデン、コバルトのいずれか、若しくはそれらの合金を用いて行うことができる。これらはスパッタや電気めっき、無電解めっきにより金属箔上に薄膜形成を行うものであるが、コストの面から電気めっきが好ましい。防錆処理金属の量は、金属の種類によって異なるが、合計で１０～２，０００μｇ／ｄｍ２が好適である。防錆処理が厚すぎると、エッチング阻害と電気特性の低下を引き起こし、薄すぎると樹脂とのピール強度低下の要因となりうる。さらに、防錆処理上にクロメート処理層が形成されていると樹脂とのピール強度低下を抑制できるため有用である。
　本発明に述べるビアホールは、２層以上の複数の配線の層間を接続するためのめっき層が形成された、非貫通の層間接続穴で、インタースティシャルビアホール（ＩＶＨ）が含まれる。ビアホール用穴とは、ビアホールを形成するための非貫通穴であり、めっき層が形成される前の状態をいう。また、ビアホール用穴の穴内表面にめっき層を形成したもののほか、穴内部がすべてめっき層で穴埋めされたフィルドビアも含まれる。ビアホールの直径は、絶縁層の厚さと同程度から２倍程度のものがフィルドビアを形成しやすいが、直径が絶縁層の厚さと同程度になればなるほど、従来の方法ではボイドが発生しやすくなる。
　本発明に述べる下地無電解めっき層は、ビアホール用穴を設けた後の基板表面全面に設けた無電解めっき層で、上層配線用の金属箔の表面、ビアホール用穴の穴内側面、ビアホール用穴内底面の内層配線表面などにめっきされる。
　本発明に述べる電解フィルドめっき層は、電解フィルドめっき液によって形成される電解めっき層をいい、この電解フィルドめっき層の厚さは、上層配線用の金属箔上の厚さよりビアホール用穴内の底面の厚さが厚くなる。一度目の電解フィルドめっき層の厚さは、上層配線用の金属箔上の厚さとしては、１～１０μｍが好ましく、より好ましくは２～５μｍの範囲で、ビアホール用穴内の底面の内層配線上の厚さとして、２～２０μｍの範囲程度になるように設ける。また、二度目の電解フィルドめっき層の厚さは、上層配線用の金属箔上の厚さとしては、配線として使用でき、なおかつビアホール用穴を電解フィルドめっき層で完全に埋め込むことができればよく、上層配線用の金属箔上の厚さとして、１～１００μｍの範囲であるのが好ましく、１０～５０μｍの範囲であるのがより好ましい。
　電解フィルドめっき液は、一般に硫酸銅めっき浴中にめっき成長を抑制する抑制剤と、めっき成長を促進する促進剤とを添加したものである。
　めっき抑制剤は、物質の拡散則に伴い、ビアホール用穴の内部には吸着し難く、基板表面には吸着し易いことを応用して、ビアホール用穴の内部と比較して基板表面のめっき成長速度を遅くすることで、ビアホール用穴の内部を銅めっき層によって充填させ、ビアホール用穴の直上部分とビアホール用穴の直上部分以外の部分とで、基板表面に平滑な電解フィルドめっき層を形成する効果があるといわれている。めっき抑制剤としては、ポリアルキレングリコールなどのポリエーテル化合物、ポリビニルイミダゾリウム４級化物、ビニルピロリドンとビニルイミダゾリウム４級化物との共重合体などの窒素含有化合物などを用いることができる。
　めっき促進剤は、ビアホール用穴内の底面、側面、基板表面に、一様に吸着し、続いて、ビアホール用穴の内部ではめっきの成長に伴い、表面積が減少していき、ビアホール用穴内の促進剤の分布が密になることを利用して、ビアホール用穴の内部のめっき速度が基板表面のめっき速度より速くなり、ビアホール用穴の内部を銅めっき層によって充填させ、ビアホール用穴の直上部分とビアホール用穴の直上部分以外の部分とで、基板表面に平滑な電解フィルドめっき層を形成する効果があるといわれている。めっき促進剤としては、３－メルカプト－１－プロパンスルホン酸ナトリウムもしくは２－メルカプトエタンスルホン酸ナトリウムで表される硫黄化合物、もしくはビス－（３－スルフォプロピル）－ジスルファイドジソディウム等で表される硫黄化合物を用いることができる。これらめっき促進剤は、ブライトナー（光沢剤）と呼ばれる銅めっき液に添加する添加物の一種でもある。
　上記めっき抑制剤やめっき促進剤は、１種、もしくは２種以上を混合して用いる。これらの水溶液の濃度は特に限定されないが、数質量ｐｐｍ～数質量％の濃度で用いることができる。
　以下、本発明の一実施形態の多層配線基板の製造方法を、図１～図３を用いて説明する。
　まず、図１の工程（１－１）に示すように、内層配線１を形成した内層材２に、プリプレグ３とその上層に上層配線用の銅箔４とを積層一体化し、その上層配線用の銅箔４に黒化処理層８を設けた後、レーザによりビアホール用穴５を設ける。なお、本実施の形態では、内層材２と上層配線用の銅箔４を接着する絶縁層３として、ガラス繊維等の補強基材を有する樹脂フィルムであるプリプレグ３を用いたが、このプリプレグ３以外に、一般の多層配線基板に用いられる、補強基材を有しない高分子エポキシ樹脂や熱可塑性のポリイミド接着フィルム等の樹脂フィルムを用いることができる。また、本実施の形態では、上層配線用の金属箔４として銅箔４を用いたが、これ以外にも、多層配線基板の材料として用いられるニッケル箔、アルミニウム箔、これらの複合箔等を用いることができる。また、絶縁層３と金属箔４は、銅箔上に補強基材を有する樹脂フィルム又は補強基材を有しない樹脂フィルムが配置された、片面銅箔付樹脂フィルムを用いて形成してもよい。
　配線形成した内層材にプリプレグとその上層に銅箔とを積層一体化する方法は、内層材とプリプレグ、銅箔を積層プレスする方法や、内層材に片面銅箔付樹脂フィルムをラミネートとする方法を用いる。絶縁層の厚みは、１０～１００μｍ程度、望ましくは２０～６０μｍがよく、銅箔の厚みは、３～１２μｍである。
　本実施の形態では、絶縁層としてプリプレグを用いるので、この場合の片面銅箔付樹脂フィルムは、銅箔上にプリプレグ（補強基材を有する樹脂フィルム）を配置した構成のものである。絶縁層として、プリプレグ以外の補強基材を有しない樹脂フィルムを用いる場合は、銅箔上に補強基材を有しない高分子エポキシ樹脂や熱可塑性のポリイミド接着フィルム等の樹脂フィルムが配置されたものを用いる。
　片面銅箔付樹脂フィルムの作製に用いる銅箔、樹脂組成物（樹脂ワニス）は、一般の多層配線基板に用いられるものと同様のものを用いる。例えば、樹脂組成物（樹脂ワニス）を、銅箔上にキスコーター、ロールコーター、コンマコーター等を用いて塗布するか、あるいは樹脂組成物をＢステージ状態（半硬化状態）のフィルム状にした樹脂フィルムを、銅箔上にラミネートして行う。樹脂組成物（樹脂ワニス）を銅箔上に塗布した場合は、樹脂ワニスをＢステージ状態（半硬化状態）にするため、加熱ならびに乾燥させる。この条件は、１００～２００℃の温度で１～３０分とするのが適当であり、加熱、乾燥後の樹脂組成物（樹脂ワニス）中における残留溶剤量は、０．２～１０質量％程度が適当である。フィルム状の樹脂を金属箔にラミネートする場合は、５０～１５０℃、０．１～５ＭＰａの条件で真空あるいは大気圧の条件が適当である。
　上層配線層用の銅箔上に形成する黒化処理層は、一般の多層配線基板において、銅箔と絶縁層との接着のために形成される公知のもので形成できる。このような黒化処理層としては、酸化銅処理やエッチングにより銅箔の表面に凹凸を形成することで形成するものが挙げられる。
　また、ビアホール用穴の形成に用いることができるレーザとしては、ＣＯ２やＣＯ、エキシマ等の気体レーザやＹＡＧ等の固体レーザがある。ＣＯ２レーザが容易に大出力を得られ、また近年開発が進んでいるダイレクトレーザ工法によれば、直径５０μｍ以下のビアホール用穴の加工も可能である。
　次に、図１の工程（１－２）に示すように、塩化鉄第二鉄水溶液や過硫酸ナトリウム、硫酸－過酸化水素水混合水溶液などのエッチング液により、上記の上層配線用の銅箔４の厚さが、１～５μｍ程度になるまでハーフエッチングする。この処理により、銅箔４の上に形成された黒化処理層は除去される。
　次に、デスミア処理を行ってビアホール用穴５の底にある樹脂残渣を取り除いた後、図２の工程（２－１）に示すように、銅箔上及びビアホール内部に触媒核を付与後、無電解銅めっき層６を形成する。例えば、触媒核の付与には、パラジウムイオン触媒であるアクチベーターネオガント（アトテック・ジャパン株式会社製、商品名。「ネオガント」は登録商標。）やパラジウムコロイド触媒であるＨＳ２０１Ｂ（日立化成株式会社製、商品名）を使用する。本実施の形態における上記パラジウム触媒の銅箔上への吸着量は０．０３～０．６μｇ／ｃｍ２の範囲であり、更に望ましくは、０．０５～０．３μｇ／ｃｍ２の範囲である。パラジウム触媒を吸着させる際の処理温度は、１０～４０℃が好ましい。処理時間をコントロールすることにより、パラジウム触媒の銅箔上への吸着量をコントロールすることができる。
　また、無電解銅めっき層の形成には、ＣＵＳＴ２０００（日立化成株式会社製、商品名。「ＣＵＳＴ」は登録商標。）やＣＵＳＴ２０１（日立化成株式会社製、商品名）等の市販の無電解銅めっき液が使用できる。これらの無電解銅めっき液は、硫酸銅、ホルマリン、錯化剤、水酸化ナトリウムを主成分とする。無電解銅めっき層の厚さは、次の電解フィルド銅めっき層を形成するための給電を行うことができる厚さであればよく、０．１～５μｍの範囲で、より好ましくは０．５～１．０μｍの範囲である。
　次に、図２の工程（２－２）に示すように、無電解銅めっき層６を行った上に、ビアホール用穴５を完全に穴埋めしない程度の一度目の電解フィルド銅めっき層７を形成する。電解フィルド銅めっき層７の厚さは、上層配線用の銅箔４上の電解フィルド銅めっき層７の厚さよりも、ビアホール用穴５内の底面の電解フィルド銅めっき層７の厚さが厚くなり、上層配線用の銅箔４上の厚さとしては、０．５～５．０μｍの範囲で、ビアホール用穴５内の底面の厚さとして、２～２０μｍの範囲程度に設ける。
　次に、図２の工程（２－３）に示すように、塩化鉄第二鉄水溶液や過硫酸アンモニウム、硫酸－過酸化水素水混合水溶液などのエッチング液により、エッチング後の上層配線用の銅箔４上の電解フィルド銅めっき層７の厚さが、エッチング前の厚さの少なくとも半分以下になるまで、最大で、上層配線用の銅箔４上の下地無電解めっき層６の厚さが、エッチング前の半分程度になるまで、エッチングにより除去する。このエッチングによりビア内に付着した有機物、特に一度目の電解フィルド銅めっき層７を形成する際に付着した電解フィルドめっき液の添加剤や異物を取り除くことができる。このため、電解フィルド銅めっき層７の表面に付着した添加剤や異物の影響を取り除くことができる。
　次に、図２の工程（２－４）に示すように、表面がエッチングされた一度目の電解フィルド銅めっき層７上又は無電解銅めっき層６上に、ビアホール用穴５を完全に穴埋めする二度目の電解フィルド銅めっき層９を形成する。この二度目の電解フィルド銅めっき層９により、ビアホール用穴５の内部が完全に穴埋めされ、上層配線１０となるビアホール用穴５上の部分とビアホール用穴５以外の部分とが平坦になる。二度目の電解フィルドめっき層９には、通常の多層配線基板で使用されるフィルドビア用硫酸銅電気めっきが使用でき、電解めっき層７を形成した一度目の電解フィルドめっき液でもよいし、異なっても構わない。めっきの厚さは、配線として使用でき、なおかつビアホールを導体金属で埋め込むことができればよく、１～１００μｍの範囲である事が好ましく、１０～５０μｍの範囲である事がより好ましい。一般に、電解フィルド銅めっきではビアホール用穴の底部に表面よりも厚く銅が析出するため、二度目の電解フィルド銅めっき９をビアホール用穴の内部に埋めこむ際のアスペクトが低減する。また、エッチングではビアホール用穴内にエッチング液が入りにくいことから、表層よりもビアホール用穴内の方がエッチングがされにくく、表層のエッチング量よりもビアホール用穴内のエッチング量は少なくなる。このため、ビアホール用穴の径が小さく、絶縁層が大きいビアホール用穴に対して、比較的ビアホール用穴の径が小さくならずに、ビアホール用穴の底までの深さが小さくなるため、ボイドが発生を抑制することができる。
　なお、本実施の形態では、電解フィルドめっき層の形成によるビアホール用穴の穴埋めが二度に分けて行われているが、ビアホール用穴の穴埋めは二度に限定されず、二度以上に分けて行なってもよい。二度以上に分けて、ビアホール用穴の穴埋めを行なう場合、二度目以降のそれぞれの電解フィルドめっき層の形成の前に、先に形成したビアホール用穴内及び上層配線用の金属箔上の電解フィルドめっき層のエッチングを行なえば、同様にボイドを抑制することができる。
　次に、図３の工程（３－１）に示すように、ドライフィルムレジストであるＳＬ－１２２９（日立化成株式会社、商品名）を使用して、厚さ２９μｍのエッチングレジスト１１を形成する。ビアホール用穴５上と上層配線１０となるべき個所以外からは、現像によってエッチングレジスト１１を取り除く。
　次に図３の工程（３－２）に示すように、上層配線１０以外の部分をエッチング除去したのち、アルカリ性剥離液や硫酸あるいは市販のレジスト剥離液を用いてエッチングレジスト１１の剥離を行い、上層配線１０を形成する。以上示した方法により、内層配線１と上層配線１０の２層の配線よりなる多層配線基板が完成する。さらに多層の配線を有する多層配線基板を作製する場合は、この多層配線基板の上層配線１０の表面を粗面化等し、この上層配線１０の上に形成される絶縁層（図示しない。）との密着性を向上させながら、プリプレグとその上層に上層配線用の銅箔とを積層等して作製する。
　以下、本発明を実施例に基づいて説明するが、本発明は、本実施例に限定されない。
（実施例１）
　まず、図１の工程（１－１）に示すように、内層配線１を形成した内層材２に、絶縁層３となる樹脂フィルムの厚みが３０μｍで、上層配線用の銅箔４となる銅箔４の厚みが５μｍの片面銅箔付樹脂フィルムを、１２０℃、２ＭＰａの条件で真空ラミネートする。次に、この上層配線用の銅箔４の表面に、厚さ０．３～０．５μｍの黒化処理層８を形成した後、ＣＯ２レーザによるダイレクトレーザ工法により、直径３０μｍのビアホール用穴５を加工する。
　次に、図１の工程（１－２）に示すように、塩化鉄第二鉄水溶液や過硫酸アンモニウム、硫酸－過酸化水素水混合水溶液などのエッチング液により、上層配線用の銅箔の黒化処理層を取り除くために、銅箔厚さが２～３μｍになるまでハーフエッチングする。
　次に、デスミア処理を行ってビアホール底に付着した樹脂を取り除く。そして、図２の工程（２－１）に示すように、銅箔上及びビアホール用穴の内部に、パラジウムコロイド触媒であるＨＳ２０１Ｂ（日立化成株式会社製、商品名）を使用して触媒核を付与後、ＣＵＳＴ２０００（日立化成株式会社製、商品名。「ＣＵＳＴ」は登録商標。）を使用して、厚さ０．５μｍの下地無電解めっき層を形成する。
　次に、図２の工程（２－２）に示すように、上層配線用の銅箔上の厚さとしては５μｍ、ビアホール用穴内の底面の厚さとして１５μｍの一度目の電解フィルド銅めっき層を形成する。電解めっき液には、市販の直流電解めっき液ＣＵ－ＢＲＩＴＥ　ＶＦＩＶ（株式会社ＪＣＵ製、商品名）を用いた。
　次に、図２の工程（２－３）に示すように、過硫酸アンモニウム、硫酸－過酸化水素水混合水溶液のエッチング液により、上層配線用の銅箔上の電解フィルド銅めっき層の膜厚が、２μｍになるまで、電解フィルド銅めっき層をエッチングにより除去する。
　次に、図２の工程（２－４）に示すように、上層配線用の銅箔上の厚さとしては２０μｍの二度目の電解フィルド銅めっき層により、ビアホール用穴の充填を行う。二度目の電解フィルド銅めっき層の形成に用いた電解めっき液は、一度目の電解めっき液と同じ液を用いた。
　次に、図３の工程（３－１）に示すように、ドライフィルムレジストであるＳＬ－１２２９（日立化成株式会社、商品名）を使用して、厚さ２９μｍのエッチングレジストを形成する。ビアホール用穴上と上層配線となるべき個所以外からは、エッチングレジストを取り除く。次に、図３の工程（３－２）に示すように、上層配線以外の銅をエッチング除去したのち、アルカリ性剥離液や硫酸あるいは市販のレジスト剥離液を用いて、エッチングレジストの剥離を行い、上層配線を形成する。
（実施例２）
　まず、図１の工程（１－１）に示すように、内層配線を形成した内層材に、絶縁層となる樹脂フィルムの厚みが３０μｍで、上層配線用の銅箔となる銅箔の厚みが５μｍの片面銅箔付樹脂フィルムを、１２０℃、２ＭＰａの条件で真空ラミネートする。次に、この上層配線用の銅箔表面に、厚さ０．３～０．５μｍの黒化処理層８を形成した後、ＣＯ２レーザによるダイレクトレーザ工法により、直径３０μｍのビアホール用穴を加工する。
　次に、図１の工程（１－２）に示すように、塩化鉄第二鉄水溶液や過硫酸アンモニウム、硫酸－過酸化水素水混合水溶液などのエッチング液により、上層配線用の銅箔の黒化処理層を取り除くために、銅箔厚さが２～３μｍになるまでハーフエッチングする。
　次に、デスミア処理を行ってビアホール底に付着した樹脂を取り除く。そして、図２の工程（２－１）に示すように、銅箔上及びビアホール用穴の内部に、パラジウムコロイド触媒であるＨＳ２０１Ｂ（日立化成株式会社製、商品名）を使用して触媒核を付与後、ＣＵＳＴ２０００（日立化成株式会社製、商品名。「ＣＵＳＴ」は登録商標。）を使用して、厚さ０．５μｍの下地無電解めっき層を形成する。
　次に、図２の工程（２－２）に示すように、上層配線用の銅箔上の厚さとしては２μｍ、ビアホール用穴内の底面の厚さとして３μｍの一度目の電解フィルド銅めっき層を形成する。電解めっき液には、市販の直流電解めっき液ＣＵ－ＢＲＩＴＥ　ＶＦＩＶ（株式会社ＪＣＵ製、商品名）を用いた。
　次に、図２の工程（２－３）に示すように、過硫酸ナトリウムと硫酸を混合したエッチング液により、上層配線用の銅箔上の電解フィルド銅めっき層の膜厚が、１．５μｍになるまで、電解フィルド銅めっき層をエッチングにより除去する。
　次に、図２の工程（２－４）に示すように、上層配線用の銅箔上の厚さとしては２０μｍの二度目の電解フィルド銅めっき層により、ビアホール用穴の充填を行う。二度目の電解フィルド銅めっき層の形成に用いた電解めっき液は、一度目の電解めっき液と同じ液を用いた。
　次に、図３の工程（３－１）に示すように、ドライフィルムレジストであるＳＬ－１２２９（日立化成株式会社、商品名）を使用して、厚さ２９μｍのエッチングレジストを形成する。ビアホール用穴上と上層配線となるべき個所以外からは、エッチングレジストを取り除く。次に、図３の工程（３－２）に示すように、上層配線以外の銅をエッチング除去したのち、アルカリ性剥離液や硫酸あるいは市販のレジスト剥離液を用いて、エッチングレジストの剥離を行い、上層配線を形成する。
（比較例）
　まず、図１の工程（１－１）に示すように、内層配線を形成した内層材に、絶縁層となる樹脂フィルムの厚みが３０μｍで、上層配線用の銅箔となる銅箔の厚みが５μｍの片面銅箔付樹脂フィルムを、１２０℃、２ＭＰａの条件で真空ラミネートする。次に、この上層配線層の銅箔表面に、厚さ０．３～０．５μｍの黒化処理層８を形成した後、ＣＯ２レーザによるダイレクトレーザ工法により、直径３０μｍのビアホール用穴を加工する。
　次に、図１の工程（１－２）に示すように、塩化鉄第二鉄水溶液や過硫酸アンモニウム、硫酸－過酸化水素水混合水溶液などのエッチング液により、上層配線用の銅箔の黒化処理層を取り除くために、銅箔厚さが２～３μｍになるまでハーフエッチングする。
　次に、デスミア処理を行ってビアホール底に付着した樹脂を取り除く。そして、図２の工程（２－１）に示すように、銅箔上及びビアホール用穴の内部に、パラジウムコロイド触媒であるＨＳ２０１Ｂ（日立化成株式会社製、商品名）を使用して触媒核を付与後、ＣＵＳＴ２０００（日立化成株式会社製、商品名。「ＣＵＳＴ」は登録商標。）を使用して、厚さ０．５μｍの下地無電解めっき層を形成する。
　次に、上層配線用の銅箔上の厚さとして２０μｍの電解フィルド銅めっき層を形成する。つまり、一度目の電解フィルド銅めっき層の形成により、上層配線のビアホール用穴上とビアホール用穴上以外が平坦になるように穴埋めした。電解フィルド銅めっき液には、市販の直流電解めっき液ＣＵ－ＢＲＩＴＥ　ＶＦＩＶ（株式会社ＪＣＵ製、商品名）を用いた。
　次に、図３の工程（３－１）に示すように、ドライフィルムレジストであるＳＬ－１２２９（日立化成株式会社、商品名）を使用して厚さ２９μｍのエッチングレジストを形成する。ビアホール用穴上と層配線となるべき個所以外からは、エッチングレジストを取り除く。次に、図３の工程（３－２）に示すように、上層配線以外の銅をエッチング除去したのち、アルカリ性剥離液や硫酸あるいは市販のレジスト剥離液を用いてエッチングレジストの剥離を行い、上層配線を形成する。
　表１に、実施例１、２及び比較例において、めっきボイドの発生頻度をまとめた。実施例１及び２では、ボイド発生頻度が０で、ビアホール用穴を充填することができた。一方、比較例では、ボイド発生がほぼ１００％となった。
Figure JPOXMLDOC01-appb-T000001
　本発明は、絶縁層厚と同程度の径を有するビアホール用穴に対しても、電解フィルドめっき層のめっきボイドを抑制可能な多層配線基板の製造方法を提供することができるため、産業上有効である。
１．内層配線
２．内層材
３．プリプレグ又は絶縁層
４．金属箔又は銅箔
５．ビアホール用穴
６．無電解めっき層又は無電解銅めっき層
７．一度目の電解フィルドめっき層又は一度目の電解フィルド銅めっき層
８．黒化処理層
９．二度目の電解フィルドめっき層又は二度目の電解フィルド銅めっき層
１０．上層配線
１１．エッチングレジスト

Claims (3)

  1. 　内層配線を形成した内層材と絶縁層と上層配線用の金属箔とを積層一体化し、前記上層配線用の金属箔及び絶縁層に、前記上層配線用の金属箔から内層配線に到るビアホール用穴を設ける工程（１）と、
    　前記ビアホール用穴内及び上層配線用の金属箔上に、下地無電解めっき層を形成した後、電解フィルドめっき層を形成することによって前記ビアホール用穴を穴埋めし、前記上層配線用金属箔と内層配線とを接続するビアホールを形成する工程（２）と、
    　前記電解フィルドめっき層を形成後の上層配線用金属箔を配線形成して、上層配線を形成する工程（３）と、
    　を有する多層配線基板の製造方法であって、
    　前記工程（２）における、電解フィルドめっき層の形成によるビアホール用穴の穴埋めが、二度以上に分けて行われ、
    　前記二度目以降のそれぞれの電解フィルドめっき層の形成の前に、先に形成したビアホール用穴内及び上層配線用の金属箔上の電解フィルドめっき層をエッチングする工程を有する多層配線基板の製造方法。
  2. 　請求項１において、
    　工程（２）が、
    　ビアホール用穴内及び上層配線用の金属箔上に、下地無電解めっき層を形成する工程（２－１）と、
    　ビアホール用穴を完全に穴埋めしない程度の一度目の電解フィルドめっき層を形成する工程（２－２）と、
    　前記工程（２－２）で形成した一度目の電解フィルドめっき層の表面をエッチングする工程（２－３）と、
    　前記工程（２－３）で表面がエッチングされた一度目の電解フィルドめっき層上に、前記ビアホール用穴を完全に穴埋めする二度目の電解フィルドめっき層を形成する工程（２－４）と、
    　を有する多層配線基板の製造方法。
  3. 　請求項１の二回目以降のそれぞれの電解フィルドめっき層の形成の前に、その直前に形成した電解フィルドめっき層の表面をエッチングする工程、又は請求項２の工程（２－３）において、
    　先に形成された上層配線用の金属箔上の電解フィルドめっき層の厚さが、少なくとも半分以下になるまで、エッチングする多層配線基板の製造方法。
PCT/JP2014/058291 2013-03-28 2014-03-25 多層配線基板の製造方法 Ceased WO2014157206A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/778,677 US9516764B2 (en) 2013-03-28 2014-03-25 Method for manufacturing multilayer wiring substrate
CN201480018681.2A CN105075411B (zh) 2013-03-28 2014-03-25 多层配线基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013069058A JP6241641B2 (ja) 2013-03-28 2013-03-28 多層配線基板の製造方法
JP2013-069058 2013-03-28

Publications (1)

Publication Number Publication Date
WO2014157206A1 true WO2014157206A1 (ja) 2014-10-02

Family

ID=51624175

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/058291 Ceased WO2014157206A1 (ja) 2013-03-28 2014-03-25 多層配線基板の製造方法

Country Status (4)

Country Link
US (1) US9516764B2 (ja)
JP (1) JP6241641B2 (ja)
CN (1) CN105075411B (ja)
WO (1) WO2014157206A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6508589B2 (ja) 2014-10-24 2019-05-08 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法
US11781236B2 (en) * 2017-11-10 2023-10-10 Namics Corporation Composite copper foil
JP2019123637A (ja) * 2018-01-16 2019-07-25 日立化成株式会社 接合材
CN113994770B (zh) * 2019-05-31 2024-09-10 凸版印刷株式会社 多层配线基板及其制造方法
CN111107714A (zh) * 2020-01-15 2020-05-05 广东科翔电子科技股份有限公司 一种任意层互连hdi内层芯板盲孔的制作方法
CN111654978B (zh) * 2020-06-30 2021-03-30 景旺电子科技(珠海)有限公司 一种电路板制作方法
WO2022264378A1 (ja) * 2021-06-17 2022-12-22 昭和電工マテリアルズ株式会社 配線基板の製造方法及び積層板
CN116209165A (zh) * 2021-12-01 2023-06-02 奥特斯(中国)有限公司 制造部件承载件的方法和部件承载件
US20250063651A1 (en) * 2022-01-04 2025-02-20 Sumitomo Electric Industries, Ltd. Printed wiring board and method of manufacturing printed wiring board
US12543273B2 (en) * 2022-09-28 2026-02-03 Ibiden Co., Ltd. Printed wiring board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298141A (ja) * 1998-04-08 1999-10-29 Hitachi Ltd 電子装置の製造方法
JP2000269644A (ja) * 1999-03-15 2000-09-29 Matsushita Electric Works Ltd ビルドアップ多層配線板の製造方法
JP2008021770A (ja) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd 基板およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69803543T2 (de) * 1997-05-07 2002-09-05 Koninklijke Philips Electronics N.V., Eindhoven Bildprojektionssystem
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP2002252446A (ja) * 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法
JP2003318544A (ja) 2002-04-22 2003-11-07 Toppan Printing Co Ltd 多層配線基板およびその製造方法
JP3937993B2 (ja) * 2002-10-02 2007-06-27 日立電線株式会社 配線板の製造方法
US20080029400A1 (en) * 2005-05-13 2008-02-07 Stephen Mazur Selective electroplating onto recessed surfaces
WO2007012104A1 (de) * 2005-07-29 2007-02-01 Karl Deininger Verfahren und vorrichtung zur verbindung zweier materialbahnen
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
CN103444275A (zh) * 2007-06-15 2013-12-11 美录德有限公司 印刷电路板制造用的镀铜填充方法以及使用该镀铜填充方法得到的印刷电路板
US8232655B2 (en) * 2008-01-03 2012-07-31 International Business Machines Corporation Bump pad metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack
US7879720B2 (en) * 2008-09-30 2011-02-01 Samsung Electronics Co., Ltd. Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation
JP5565950B2 (ja) * 2010-08-23 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
EP2566311A1 (en) * 2011-09-02 2013-03-06 Atotech Deutschland GmbH Direct plating method
JP5823359B2 (ja) * 2012-08-23 2015-11-25 株式会社東芝 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298141A (ja) * 1998-04-08 1999-10-29 Hitachi Ltd 電子装置の製造方法
JP2000269644A (ja) * 1999-03-15 2000-09-29 Matsushita Electric Works Ltd ビルドアップ多層配線板の製造方法
JP2008021770A (ja) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd 基板およびその製造方法

Also Published As

Publication number Publication date
CN105075411A (zh) 2015-11-18
US9516764B2 (en) 2016-12-06
JP6241641B2 (ja) 2017-12-06
JP2014192483A (ja) 2014-10-06
US20160050769A1 (en) 2016-02-18
CN105075411B (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
JP6241641B2 (ja) 多層配線基板の製造方法
JP6350062B2 (ja) 多層配線基板の製造方法
JP6350064B2 (ja) 多層配線基板の製造方法
JP6641717B2 (ja) 多層配線基板の製造方法
US10165691B2 (en) Method for manufacturing multilayer wiring substrate
CN103039131B (zh) 印刷布线板的制造方法以及印刷布线板
JP7608310B2 (ja) 回路基板の製造方法
JP2010153628A (ja) 多層配線基板の製造方法
JP5051443B2 (ja) 多層配線基板の製造方法
JP5077662B2 (ja) 多層配線基板の製造方法
KR101061243B1 (ko) 인쇄회로기판 및 그 제조방법
WO2015053082A1 (ja) 多層配線基板及びその製造方法
KR20120009114A (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2008010517A (ja) プリプレグとフレキシブルリジット配線板の製造方法
JP2015220393A (ja) 回路形成用支持基板、それを用いたプリント配線板、及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480018681.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14775936

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14778677

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14775936

Country of ref document: EP

Kind code of ref document: A1