WO2014132422A1 - 画像表示装置および自動電源制御方法 - Google Patents

画像表示装置および自動電源制御方法 Download PDF

Info

Publication number
WO2014132422A1
WO2014132422A1 PCT/JP2013/055568 JP2013055568W WO2014132422A1 WO 2014132422 A1 WO2014132422 A1 WO 2014132422A1 JP 2013055568 W JP2013055568 W JP 2013055568W WO 2014132422 A1 WO2014132422 A1 WO 2014132422A1
Authority
WO
WIPO (PCT)
Prior art keywords
image display
power
power supply
display device
circuit
Prior art date
Application number
PCT/JP2013/055568
Other languages
English (en)
French (fr)
Inventor
山本 賢治
Original Assignee
Necディスプレイソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Necディスプレイソリューションズ株式会社 filed Critical Necディスプレイソリューションズ株式会社
Priority to PCT/JP2013/055568 priority Critical patent/WO2014132422A1/ja
Publication of WO2014132422A1 publication Critical patent/WO2014132422A1/ja

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/02Composition of display devices
    • G09G2300/026Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/026Arrangements or methods related to booting a display

Definitions

  • the present invention relates to an image display device such as a projector or a liquid crystal monitor constituting a multi-display, and an automatic power control method for controlling power-on of these image display devices.
  • a configuration is generally used in which power is supplied from the same breaker or outlet to each image display device.
  • the power supplies of a plurality of image display devices are turned on at the same time, an overcurrent may occur and the image display device may be destroyed. Therefore, in the past, there was a power-on delay function, and a different delay time was set for each image display device constituting the multi-display, and power was turned on for each image display device for power-on control in a plurality of image display devices. Control for shifting the timing is performed.
  • the power-on delay function it is necessary for the user to manually set a different delay time for each image display apparatus that is turned on all at once on the OSD (On Screen Display) menu screen.
  • Setting takes time.
  • the unit delay time is a delay time shifted sequentially for each image display device.
  • the first unit has a delay time of 0 seconds
  • the second unit has a delay time of 3 seconds
  • the third unit has a delay time of 6 seconds
  • the 100th unit has a delay time of 297 seconds. All of these need to be set manually by the user, increasing the user's effort.
  • the time width of the set value of the delay time is 297 seconds, and an expensive circuit such as RTC (Real Time Clock) is required to measure the time in units of several hundred seconds in each image display device. It becomes. For this reason, the price of an image display apparatus will increase.
  • RTC Real Time Clock
  • the problem to be solved is that when a plurality of image display devices constituting a multi-display are controlled to be turned on, the user sets a delay time for shifting the power-on timing for each image display device. Since the RTC for counting the delay time corresponding to the number of devices is required, the price of the image display device increases.
  • a projector or liquid crystal monitor that uses a solid light source such as an LED (Light Emitting Diode) or a laser that can be turned on instantaneously is turned on, it starts at the light source setting value at the previous start-up, so it moved at a brightness of 100%, for example. In this case, the screen shines immediately when the power is turned on, and the danger of damaging the eyes of the user is avoided.
  • the present invention is an image display device that constitutes a multi-display system by daisy chain connection, an input terminal and an output terminal that are daisy chain connected to other image display devices, and a power supply circuit that supplies power in the image display device And a power supply control circuit for shifting the power supply timing of the power supply circuit with respect to other image display devices in accordance with the order of daisy chain connection by a power-on control signal supplied from the input terminal.
  • the present invention is an automatic power control method for controlling power supply to an image display device constituting a multi-display system by daisy chain connection with another image display device, and the power supply means supplies power within the image display device.
  • the power supply process and the power control means according to the power-on control signal supplied from the other image display device in the previous stage, according to the order of the daisy chain connection, the power supply timing of the power supply circuit is displayed in the other image And a power supply control process for shifting with respect to the apparatus.
  • the power-on timing is shifted in the order of daisy chain connection, so there is no need for the user to spend time and effort.
  • the price of the image display device does not increase.
  • the waveform gradually increases the drive current of the light source with time.
  • a waveform in which the PWM control value is faded in and the luminance of the light emitted from the light source is gradually increased is shown. It is a figure explaining operating by delaying the rise of the drive current or the PWM control value in each of the daisy chain-connected image display devices. It is a timing chart which shows the relationship of the pulse in the PWM control value in each image display apparatus at the time of performing PWM control.
  • FIG. 1 is a schematic block diagram showing the configuration of a daisy chain connected multi-display system of an image display device according to a first embodiment of the present invention.
  • the multi-display system includes a plurality of image display devices Gn (n is a natural number), for example, image display devices G1 to G8.
  • Each of the image display devices G1 to G8 includes power control units G1_C,..., G8_C each having a communication function.
  • Each of the image display devices G1 to G8 is an electronic device having a function of receiving control by an ID number uniquely assigned to each.
  • each of the image display devices G1 to G8 is daisy chain connected by control signal lines L12, L23, L34, L45, L56, L67, and L78.
  • Each of the control signal lines L12, L23, L34, L45, L56, L67, and L78 can be connected in a daisy chain and can transmit a control signal in sequence. Anything other than serial communication or wireless communication may be used.
  • control signal line L12 connects the output terminal of the image display device G1 and the input terminal of the image display device G2.
  • the control signal line L23 connects the output terminal of the image display device G2 and the input terminal of the image display device G3.
  • the control signal line L34 connects the output terminal of the image display device G3 and the input terminal of the image display device G4.
  • the control signal line L45 connects the output terminal of the image display device G4 and the input terminal of the image display device G5.
  • the control signal line L56 connects the output terminal of the image display device G5 and the input terminal of the image display device G6.
  • the control signal line L67 connects the output terminal of the image display device G6 and the input terminal of the image display device G7.
  • the control signal line L78 connects the output terminal of the image display device G7 and the input terminal of the image display device G8.
  • the power control unit Gn_C includes a power control circuit 11, a storage circuit 12, and a power circuit 13.
  • An external power supply line (not shown) is connected to the power supply control unit Gn_C, and is in an operating state when power is supplied to the power supply line.
  • the power control circuit 11 includes a CPU (Central Processing Unit), an ASIC (Application Specific Integrated Circuit), and the like. Further, when a control signal instructing addition of an ID number is supplied from the preceding image display device Gn_C in the daisy chain connection, the power supply control circuit 11 extracts the ID number included in the control signal.
  • the power supply control circuit 11 multiplies the extracted ID number by a unit delay time stored in advance in the storage circuit 12 and writes the multiplication result as its own delay time Td in the storage circuit 12 for storage.
  • the memory circuit 12 is composed of a nonvolatile semiconductor memory such as an EEPROM (Electrically Erasable Programmable Read-Only Memory), for example.
  • EEPROM Electrically Erasable Programmable Read-Only Memory
  • the power supply control unit Gn_C of the image display device Gn When the power supply control unit Gn_C of the image display device Gn is supplied with a control signal indicating power-on from the previous image display device Gn-1 in the daisy chain connection, the power supply control unit Gn_C supplies this power supply to the next image display device Gn + 1. A control signal indicating ON is output.
  • the power supply control unit Gn_C when the power supply control unit Gn_C is supplied with the control signal indicating that the power is turned on, the power supply control unit Gn_C starts a timer provided therein and counts the elapsed time indicating the time since the control signal indicating that the power is turned on. Start (counting).
  • the power supply control unit Gn_C reads the delay time Td from the start storage circuit 12, and outputs a control signal for starting the supply of power to the power supply circuit 13 when the elapsed time counted by the timer coincides with the delay time Td. .
  • the power supply circuit 13 starts supplying power to, for example, another circuit or a liquid crystal panel (for example, a light source described later).
  • the ID number is assumed to be 1, 2, 3, 4,... As the daisy chain connection order, and the unit delay time is 3 seconds.
  • the power supply control circuit 11 the power supply control circuit 11 in the power supply control unit G1_C
  • ID number 1 is extracted.
  • the image signal is supplied to the next-stage image display device G2 via the control signal line L12.
  • the power control circuit 11 in each image display device is arranged in the order of the image display devices G3, G4, G5, G6,. Then, the delay time Td until the power supply circuit 13 starts supplying power after the power-on is supplied is obtained. Then, each of the power supply control circuits 11 writes the obtained delay time Td in the storage circuit 12 in each power supply control unit.
  • the image display device G1 supplies this control signal to the next-stage image display device G2.
  • the image display device G2 supplies the control signal supplied from the image display device G1 to the image display device G3. Since this is sequentially transmitted to the next stage, a control signal instructing to turn on the power is supplied to all the image display devices G1, G2, G3, G4,.
  • the power supply control circuit 11 causes the power supply circuit 13 to start supplying power.
  • the image display devices G3 and later are also sequentially supplied with power from the power supply circuit 13 with a unit delay time shifted, and each image display device connected in a daisy chain has shifted from other different image display devices. The power is supplied (that is, the power is turned on) according to the timing.
  • FIG. 4 is a table showing the correspondence between the ID number for each image display device, the unit delay time, and the delay time Td.
  • the delay time is set so as to be shifted by the unit delay time for each image display device.
  • the display device it is possible to shift the time during which the power supply circuit supplies power, and the image display devices do not supply power from the power supply circuit at the same time, so that the occurrence of overcurrent can be prevented.
  • the delay time Td is calculated in each image display device by the ID number, the user does not need to set the delay time by OSD, and the operability for the user is improved.
  • the ID number is set as the order of daisy chain connection, and the delay time Td is calculated by multiplying the ID number and the unit delay time.
  • a table indicating the correspondence between the ID number and the delay time Td corresponding to the ID number is previously written and stored in the storage circuit, and the ID added to itself when the control signal is supplied.
  • the delay time Td corresponding to the number may be read from the storage circuit 12 and used as its own delay time Td.
  • the power control unit Gn_C includes a power control circuit 21, a delay circuit 22, and a power circuit 13.
  • the power supply control circuit 21 is configured by a CPU, an ASIC, or the like as in the first embodiment.
  • the power supply control circuit 21 controls the power supply circuit 13 to start supplying power when a control signal instructing to turn on the power is supplied from the preceding image display device Gn_C in the daisy chain connection. Further, the power supply control circuit 21 outputs a control signal instructing power-on to the delay circuit 22.
  • the delay circuit 22 starts counting the time of the internal timer when the control signal instructing to turn on the power is supplied. Further, the delay circuit 22 compares the unit delay time preset in the storage unit within itself with the elapsed time counted by the timer, and when the count time exceeds the unit delay time, the next-stage image display device In response, a control signal for instructing power-on is supplied.
  • each of the daisy chain-connected image display devices transmits a power-on control signal with a delay of unit delay time in the order of connection of the subsequent image display device relative to the previous image display device. . Therefore, in each image display device, by multiplying the numerical value obtained by subtracting 1 from the order of daisy chain connection by the delay time set in the delay circuit 22, the delay time is shifted in correspondence with each order, and the power supply The power supply circuit 13 is activated by the control circuit 21.
  • the delay time is set so as to be shifted by a unit delay time for each image display device. It is possible to shift the time for supplying power, and the image display devices do not supply power from the power supply circuit at the same time, so that the occurrence of overcurrent can be prevented.
  • FIG. 5 is a timing chart showing the power supply start timing at which the power supply circuit 13 starts supplying power in each image display device.
  • the vertical axis represents voltage and the horizontal axis represents time.
  • FIG. 5A shows the timing of a control signal instructing power-on supplied from the image display device G1 to the image display device G2.
  • a control signal for instructing to turn on the power at time t0 is supplied to the image display device G1, and the delay circuit 22 in the image display device G1 shifts the unit delay time, and at time t1, the control signal is transferred to the next image display device.
  • FIG. 5B shows the timing of a control signal instructing to turn on the power supplied from the image display device G2 to the image display device G3.
  • a control signal for instructing to turn on the power at time t1 is supplied to the image display device G2, and the delay circuit 22 in the image display device G2 shifts the unit delay time, and at time t2, the control signal is transferred to the next image display device.
  • FIG. 5C shows the timing of a control signal instructing to turn on the power supplied from the image display device G3 to the image coding device G4.
  • a control signal for instructing to turn on the power at time t2 is supplied to the image display device G3, and the delay circuit 22 in the image display device G3 shifts by a unit delay time.
  • a control signal instructing to turn on the power is transmitted to the image display devices connected in a daisy chain by a unit delay time in the order of connection.
  • the delay circuit 22 in FIG. 3 delays the control signal indicating the power-on supplied from the power control circuit 21 by a unit delay time to the next stage image display apparatus. It has been described as a configuration that supplies power.
  • the control signal for instructing power-on is not only the command described in the present embodiment or the first embodiment, but also a power-on as a high / low signal of TTL (Transistor Transistor Logic) level or LVTTL (Low Voltage TTL) level. It is good also as a signal. In this case, since the power-on signal is not supplied from the previous stage to the first image display device connected in the daisy chain, it is necessary to generate the power-on signal within itself.
  • TTL Transistor Transistor Logic
  • LVTTL Low Voltage TTL
  • the power supply control circuit 21 is configured to have, for example, two activation modes of multi-display enable on and multi-display enable off.
  • the power supply control circuit 21 activates the power supply circuit 13 and outputs the power-on signal to the delay circuit 22 in response to the power-on signal from the power display device in the previous stage.
  • the power supply circuit 13 is activated by turning on the power switch to the image display device itself, generates a power-on signal, and outputs it to the delay circuit 22.
  • the delay circuit 22 may be configured to control the delay time by a time constant determined from the resistance value of the resistor and the capacitance of the capacitor, by a circuit composed of the resistor and the capacitor. .
  • the delay circuit 22 detects a change in the waveform of the power-on signal from the previous stage, and generates a power-on signal to be supplied to the next-stage image display device after a unit delay time has elapsed since the time when the waveform changed. May be configured to output.
  • the power supply control circuit 21 supplies the power supply circuit 13 to the power supply circuit 13 when a control signal instructing power-on is supplied. There is no delay with respect to the control signal to start supplying power.
  • the second and subsequent image display devices are sequentially shifted in the order of daisy chain connection by a unit delay time as compared with the previous stage, and the power supply control circuit 21 supplies power to the power supply circuit 13. The operation to start is performed.
  • the configuration of the image display device Gn according to the third embodiment of the present invention will be described. Also in the third embodiment, similarly to the first embodiment, as shown in FIG. 1, for example, a plurality of image display devices G1 to G8 are daisy chain connected.
  • the configuration of the power supply control unit Gn_C of the image display apparatus according to the third embodiment is the configuration shown in FIG. 2 as in the first embodiment.
  • the light source is not turned on at once after turning on the power of the image display device Gn, but the drive current of the light source or the PWM (Pulse Width Modulation) control value is changed from the state where the luminance of the light emitted from the light source is dark.
  • the lighting process is performed while gradually changing to a bright state, fading in, and controlling the light emission intensity of the light source.
  • FIG. 6 shows a waveform in which the drive current of the light source is gradually increased every unit time. That is, the amount of change in power supplied to the light source per unit time is shown.
  • the vertical axis represents drive current (current)
  • the horizontal axis represents time.
  • the drive current is gradually increased from time t0 to time t1 corresponding to a predetermined increase coefficient, and reaches the current value to be supplied at time t1.
  • FIG. 7 is a waveform for adjusting the intensity of the maximum luminance value emitted from the light source by fading in the PWM control value and gradually changing the voltage supplied to the light source to control the change in the electric energy per unit time. Is shown.
  • the vertical axis represents the voltage value (voltage for applying the drive current), and the horizontal axis represents time.
  • FIG. 7A shows a graph in an initial state, in which a voltage with a PWM control value of 0% is supplied, that is, no voltage is supplied.
  • FIG. 7B shows a graph in a state where a voltage having a PWM control value of 30% is supplied.
  • FIG. 7C shows a graph in a state where a voltage having a PWM control value of 60% is supplied.
  • FIG. 7D shows a graph in a state where a voltage (DC voltage) with a PWM control value of 100% is supplied.
  • FIG. 8 is a diagram for explaining that the rising of the drive current or the PWM control value is delayed in each of the daisy chain-connected image display devices.
  • the vertical axis represents drive current or voltage value (voltage for applying drive current), and the horizontal axis represents time.
  • FIG. 8B is a graph showing the rise of the drive current of the image display device G2
  • the drive current is increased from time t0, and reaches a predetermined drive current value at time t3.
  • an ID number is assigned to each image display device, and the ID numbers are 1, 2, 3,... explain.
  • the configuration of the power supply control unit Gn_C is the same as that in FIG. In the memory circuit 12, a unit increase coefficient is written and stored in advance.
  • each power supply control unit Gn_C When a power supply control circuit 11 in each power supply control unit Gn_C is supplied with a control signal instructing to give an ID number, the power supply control circuit 11 extracts the ID number from the control signal, increments the ID number, and adds it to the control signal. Supplied to the next-stage image display device. The power supply control circuit 11 multiplies the extracted ID number by the unit increase coefficient, calculates the increase coefficient of its own image display device Gn, and writes the calculated increase coefficient in the storage circuit 12 for storage. .
  • the power supply control circuit 11 When the power supply control circuit 11 is supplied with a control signal instructing to turn on the power, the power supply control circuit 11 reads the increase coefficient from the storage circuit 12, and gradually increases the drive current output from the power supply circuit 13 in correspondence with the increase coefficient. increase. Similarly, when the PWM control is performed, the PWM control value in the power supply circuit 13 is controlled so that the voltage value supplied by the PWM corresponds to the increase coefficient and the voltage supplied from the power supply circuit 13 is increased.
  • the delay time is set so as to be shifted by the unit delay time for each image display device, it is possible to shift the time for which the power supply circuit supplies power in each image display device.
  • the user is configured to turn on / off the fade-in and set the fade-in time (unit increase coefficient) on the OSD menu screen.
  • FIG. 9 is a timing chart showing the relationship of pulses in the PWM control value in each image display device when performing PWM control.
  • the vertical axis represents the voltage value
  • the horizontal axis represents time.
  • FIG. 9 (a) is a timing chart showing the output timing of the PWM pulse in the image display device G1.
  • a PWM pulse having a predetermined width is output without a delay time.
  • FIG. 9B is a timing chart showing the output timing of the PWM pulse in the image display device G2.
  • a PWM pulse having a predetermined width is output after the delay time Td.
  • FIG. 9C is a timing chart showing the PWM output timing in the image display device G3.
  • a PWM pulse having a predetermined width is output after a delay time Td from time t1.
  • an ID number is assigned to each image display male value and a delay time corresponding to the ID number is set as in the first embodiment.
  • the PWM pulse output timing is shifted by this delay time. That is, not only the unit increase coefficient but also the unit delay time is written and stored in the storage circuit 12 in advance.
  • the power supply control circuit 11 reads the unit delay time and its own ID number from the storage circuit 12, multiplies the unit delay time by its own ID number, and writes the multiplication result as the delay time Td to the storage circuit 12.
  • the power control circuit 11 in each image display device starts a timer that counts the period for performing the internal PWM control. Further, the power supply control circuit 11 reads the delay time Td from the storage circuit 12. Then, when the count value of the timer reaches the delay time Td, the power supply control circuit 11 supplies a PWM pulse to the power supply circuit 13 and controls the voltage value output from the power supply circuit 13.
  • the increase coefficient of fade-in is shifted for each image display device, power is not supplied all at once, no overvoltage is generated, and anti-glare to the user when the light source is turned on is prevented.
  • the image display device is activated by the luminance value of the light source used immediately before. For this reason, when driving with the maximum brightness value in the last use, the display is displayed with the maximum brightness value when the power is turned on.
  • the luminance value gradually increases after being lit, it is possible to prevent the glare effect received by the user.
  • the delay time may be calculated by performing control for realizing the functions of the power supply control circuit 11 in FIG. 2 and the power supply control circuit 21 in FIG. 3 by an external computer system.
  • the “computer system” includes an OS and hardware such as peripheral devices.
  • the electronic device system described above can be applied to a commercial large display device having a liquid crystal display panel, a stadium monitor having a plurality of LEDs, and the like.
  • Power supply control circuit 12 Storage circuit 13 Power supply circuit 22 Delay circuit G1, G2, G3, G4, G5, G6, G7, G8, Gn, Gn-1, Gn + 1 Image display devices G1_C, G2_C, G3_C, G4_C , G5_C, G6_C, G7_C, G8_C, Gn_C Power control unit L12, L23, L34, L45, L56, L67, L78 Control signal line

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

 本発明はデイジーチェーン接続することでマルチディスプレイシステムを構成する画像表示装置(Gn)であり、他の画像表示装置とデイジーチェーン接続する入力端子及び出力端子と、画像表示装置(Gn)内において電源供給を行う電源回路(13)と、前記入力端子から供給される電源オンの制御信号により、デイジーチェーン接続の順番に従い、前記電源回路(13)の電源供給のタイミングを他の画像表示装置に対してずらす電源制御回路(11)とを有することを特徴とする。

Description

画像表示装置および自動電源制御方法
 本発明は、マルチディスプレイを構成するプロジェクターや液晶モニターなどの画像表示装置及びこれらの画像表示装置の電源投入を制御する自動電源制御方法に関する。
近年、プロジェクターや液晶モニターなどの画像表示装置の場合、1台で使用する際に表示できる大きさが制限されてしまうため、複数台を縦横にマトリクス状に配置し、表示する画像の解像度を拡張することが行われている(たとえば、特許文献1参照)。
また、画像を表示するスクリーンが大型化すると、プロジェクターの場合には、画像の各画素の輝度値が低下するため、たとえば2台または3台のプロジェクターに同一の画像を表示し、画素をスタック(重ね投影)することにより、輝度を向上させることが行われている(たとえば、特許文献2参照)。
 上述したようなマルチディスプレイ環境下において、通常、各画像表示装置に対して同一のブレーカーやコンセントから電源を供給する構成が用いられる。この構成において、複数の画像表示装置の電源を一斉に投入すると、過電流が発生して、画像表示装置が破壊されるおそれがある。
 そのため、従来においては、パワーオンディレイ機能があり、マルチディスプレイを構成する画像表示装置毎に異なる遅延時間を設定し、複数の画像表示装置における電源オンの制御に対し、画像表示装置毎に電源投入のタイミングをずらす制御が行われている。
しかしながら、パワーオンディレイ機能においては、一斉に電源オンが行われる画像表示装置毎に、異なる遅延時間をOSD(On Screen Display)メニューの画面において、ユーザが1台毎に手動によって設定する必要があり、設定に手間がかかる。
 また、各画像表示装置に設定する遅延時間の設定値の時間幅を、遅延時間を設定する画像表示装置の台数分、すなわち(台数-1)×単位遅延時間で準備しておく必要がある。ここで、単位遅延時間は、画像表示装置毎に順次ずらす遅延時間である。
例えば、3s(秒)の単位遅延時間幅で100台の表示画像装置に対し、電源投入を順次行う場合、1台目は遅延時間が0秒となり、2台目は遅延時間が3秒となり、3台目は遅延時間が6秒となり、…、100台目は遅延時間が297秒となる。これらを全て手動によりユーザが正確に設定する必要があり、ユーザの手間が大きくなる。
また、遅延時間の設定値の時間幅は297秒となり、各画像表示装置の内部において、数百秒単位の時間を計測するためには、RTC(Real Time Clock)のような高価な回路が必要となる。このため、画像表示装置の価格が増大してしまう。
特開2003-46751号公報 特開2007-256506号公報
 解決しようとする問題点は、マルチディスプレイを構成する複数の画像表示装置に電源オンの制御がなされた際、電源投入のタイミングをずらす遅延時間を画像表示装置毎にユーザが設定するため、ユーザの手間が大きく、かつ台数に応じた遅延時間を計数するRTCが必要となるため、画像表示装置の価格が増大する、という点にある。また、瞬時に点灯可能なLED(Light Emitting Diode)やレーザーといった固体光源を用いたプロジェクターや液晶モニターの電源オン時、前回起動時の光源設定値で起動するため、たとえば輝度100%で動かしていた場合、電源オン時に即座に画面が光り、ユーザーが目を傷めてしまう危険を回避する点にある。
 本発明は、デイジーチェーン接続することでマルチディスプレイシステムを構成する画像表示装置であり、他の画像表示装置とデイジーチェーン接続する入力端子及び出力端子と、画像表示装置内において電源供給を行う電源回路と、前記入力端子から供給される電源オンの制御信号により、デイジーチェーン接続の順番に従い、前記電源回路の電源供給のタイミングを他の画像表示装置に対してずらす電源制御回路とを有することを特徴とする。
  本発明は、他の画像表示装置とデイジーチェーン接続することでマルチディスプレイシステムを構成する画像表示装置への電源供給を制御する自動電源制御方法であり、電源手段が、画像表示装置内において電源供給を行う電源供給過程と、電源制御手段が、前段の他の画像表示装置から供給される電源オンの制御信号により、デイジーチェーン接続の順番に従い、前記電源回路の電源供給のタイミングを他の画像表示装置に対してずらす電源制御過程とを含むことを特徴とする。
 本発明によれば、マルチディスプレイを構成する複数の画像表示装置に電源オンの制御がなされた際、デイジーチェーン接続の順番に電源投入のタイミングをずらすため、ユーザに手間をかけさせる必要がなく、かつ台数に応じた遅延時間を計数するRTCが必要ないため、画像表示装置の価格が増大することはない。
本発明の第1の実施形態による画像表示装置のディジーチェーン接続したマルチディスプレイシステムの構成を示す概略ブロック図である。 第1の実施形態における画像表示装置内に設けられている電源制御部Gn_C(n=1,…,8)の構成例を示す概念図である。 第2の実施形態における画像表示装置内に設けられている電源制御部Gn_C(n=1,…,8)の構成例を示す概念図である。 画像表示装置毎のID番号と、単位遅延時間と、遅延時間Tdとの対応を示すテーブルである。 各画像表示装置において、電源回路13が電力の供給を開始する電源起動タイミングを示すタイミングチャートである。 光源のドライブ電流を時間経過ごとに徐々にあげていく波形を示している。 PWM制御値をフェードインさせ、徐々に光源の出射する光の輝度を上げる波形を示している。 ドライブ電流あるいはPWM制御値の立ち上がりを、デイジーチェーン接続の画像表示装置の各々で遅延させて動作させたことを説明する図である。 PWM制御を行う際における、それぞれの画像表示装置内のPWM制御値におけるパルスの関係を示すタイミングチャートである。
<第1の実施形態>
 以下、本発明の第1の実施形態による画像表示装置について図面を参照して説明する。図1は、本発明の第1の実施形態による画像表示装置のディジーチェーン接続したマルチディスプレイシステムの構成を示す概略ブロック図である。
 図1に示すように、マルチディスプレイシステムは、複数の画像表示装置Gn(nは自然数)、例えば画像表示装置G1~画像表示装置G8を備える。画像表示装置G1から画像表示装置G8の各々は、それぞれ通信機能を有する電源制御部G1_C、…、G8_Cを有している。また、画像表示装置G1から画像表示装置G8の各々は、それぞれにユニークに付与されているID番号により制御を受け付ける機能を有する電子機器である。
 また、画像表示装置G1から画像表示装置G8の各々は、それぞれコントロール信号線L12、L23、L34、L45、L56、L67、L78で、デイジーチェーン接続されている。このコントロール信号線L12、L23、L34、L45、L56、L67、L78の各々は、デイジーチェーン接続ができ順次コントロール信号が伝達可能であれば、LAN(Local Area Network)あるいはUART(Universal Asynchronous Receiver Transmitter)などのほかにシリアル通信や無線通信でも何を使用しても良い。
ここで、コントロール信号線L12は、画像表示装置G1の出力端子と画像表示装置G2との入力端子とを接続している。コントロール信号線L23は、画像表示装置G2の出力端子と画像表示装置G3との入力端子とを接続している。コントロール信号線L34は、画像表示装置G3の出力端子と画像表示装置G4との入力端子とを接続している。コントロール信号線L45は、画像表示装置G4の出力端子と画像表示装置G5との入力端子とを接続している。コントロール信号線L56は、画像表示装置G5の出力端子と画像表示装置G6との入力端子とを接続している。コントロール信号線L67は、画像表示装置G6の出力端子と画像表示装置G7との入力端子とを接続している。コントロール信号線L78は、画像表示装置G7の出力端子と画像表示装置G8との入力端子とを接続している。
 次に、図2は、画像表示装置内に設けられている電源制御部Gn_C(n=1,…,8)の構成例を示す概念図である。
 電源制御部Gn_Cは、電源制御回路11、記憶回路12及び電源回路13とを備えている。電源制御部Gn_Cに対しては外部の電源線(不図示)が接続されており、電源線に電源が供給されている時点において、稼働状態となっている。電源制御回路11は、CPU(Central Processing Unit)やASIC(Application Specific Integrated Circuit)などにより構成されている。また、電源制御回路11は、デイジーチェーン接続における前段の画像表示装置Gn_Cから、ID番号の付加を指示するコントロール信号が供給されると、コントロール信号に含まれるID番号を抽出する。
例えば、このID番号は、ディジーチェーン接続の順番を示す番号を用いる。電源制御回路11は、抽出したID番号に対して予め記憶回路12に記憶されている単位遅延時間を乗算し、乗算結果を自身の遅延時間Tdとして記憶回路12に対して書き込んで記憶させる。
 記憶回路12は、例えば、EEPROM(Electrically Erasable Programmable Read-Only Memory)などの不揮発性の半導体メモリから構成されている。
 電源回路13は、電源線から供給される電力を、画像表示装置Gn(n=1、…、8)内の他の回路や液晶パネルなどに供給する回路である。
 画像表示装置Gnの電源制御部Gn_Cは、デイジーチェーン接続における前段の画像表示装置Gn-1から電源オンを示すコントロール信号が供給されると、次段の画像表示装置Gn+1に対し、この電源オンを示すコントロール信号を出力する。
 また、電源制御部Gn_Cは、電源オンを示すコントロール信号が供給された際、自身内部に設けられたタイマーを起動し、電源オンを示すコントロール信号が供給されてからの時間を示す経過時間のカウント(計数)を開始する。
 そして、電源制御部Gn_Cは、開始記憶回路12から遅延時間Tdを読み出し、タイマーの計数する経過時間が遅延時間Tdと一致すると電源回路13に対して、電力の供給を開始させる制御信号を出力する。
 これにより、電源回路13は、例えば、他の回路や液晶パネル(例えば、後述する光源)などに対する電力の供給を開始する。
 以下に、本実施形態の動作の一例を説明する。ID番号は、例えば、デイジーチェーン接続の順番として、1、2、3、4、…とし、単位遅延時間を3秒として説明する。
 画像表示装置G1に対し、外部からID番号の付加を指示するコントロール信号が供給されると、電源制御回路11(電源制御部G1_C内における電源制御回路11)は、この供給されたコントロール信号に含まれるID番号=1を抽出する。
 そして、電源制御回路11は、このID番号=1をインクリメント(1を加算)して、インクリメント結果のID番号=2をID番号の付加を指示するコントロール信号に、ID番号=1に代えて付加した後、次段の画像表示装置G2に対してコントロール信号線L12を介して供給する。
 電源制御回路11は、このID番号=1を記憶回路12に対して書き込んで記憶させるとともに、記憶回路12に予め書き込まれて記憶されている単位遅延時間=3(s)を読み出す。
 そして、電源制御回路11は、このID番号の1と、単位遅延時間3sとを乗算し、乗算結果の3sを遅延時間Tdとして記憶回路12に対して書き込んで記憶させる。
 同様に、画像表示装置G2に対し、外部からID番号の付加を指示するコントロール信号が供給されると、電源制御回路11(電源制御部G2_C内における電源制御回路11)は、この供給されたコントロール信号に含まれるID番号=2を抽出する。
 そして、電源制御回路11は、このID番号=2をインクリメントして、インクリメント結果のID番号=3をID番号の付加を指示するコントロール信号に、ID番号=2に代えて付加した後、次段の画像表示装置G3に対してコントロール信号線L23を介して供給する。
 電源制御回路11は、このID番号=2を記憶回路12に対して書き込んで記憶させるとともに、記憶回路12に予め書き込まれて記憶されている単位遅延時間=3(s)を読み出す。
 そして、電源制御回路11は、このID番号の2と、単位遅延時間3sとを乗算し、乗算結果の6sを遅延時間Tdとして記憶回路12に対して書き込んで記憶させる。
 上述したように、デイジーチェーン接続における画像表示装置G2以降の後段の画像表示装置においても、画像表示装置G3、G4、G5、G6、…との順番により、各画像表示装置における電源制御回路11は、それぞれ電源オンが供給された後に電源回路13が電力の供給を開始するまでの遅延時間Tdを求める。そして、電源制御回路11の各々は、求めた遅延時間Tdを、それぞれの電源制御部における記憶回路12に書き込むことになる。
 次に、画像表示装置G1は、外部から電源オンを指示するコントロール信号が供給されると、このコントロール信号を次段の画像表示装置G2に対して供給する。同様に、画像表示装置G2は、画像表示装置G1から供給されるコントロール信号を画像表示装置G3に対して供給する。これが順次次段に伝達されるため、デイジーチェーン接続された全ての画像表示装置G1、G2、G3、G4、…に対して電源オンを指示するコントロール信号が供給される。
 そして、画像表示装置G1において、電源制御回路11は、電源オンを指示するコントロール信号が供給された際、内部のタイマーにより時間のカウントを開始するとともに、記憶回路12から遅延時間Td=3sを読み出す。
 ここで、電源制御回路11は、カウントする経過時間が遅延時間Td=3sを超えると、電源回路13に対して電力の供給を開始させる。
 また、画像表示装置G2においても、電源制御回路11は、タイマーのカウントする経過時間が遅延時間Td=6sとなると、電源回路13に対して電力の供給を開始させる。画像表示装置G3以降についても、順次、単位遅延時間ずつずれて電源回路13からの電力の供給が逐次行われ、デイジーチェーン接続されたそれぞれの画像表示装置において、他の異なる画像表示装置とずれたタイミングにより電源の供給(すなわち電源の投入)が行われることになる。
 次に、図4は、画像表示装置毎のID番号と、単位遅延時間と、遅延時間Tdとの対応を示すテーブルである。
 本実施形態によれば、図4に示すように、デイジーチェーン接続されたマルチディスプレイ環境下において、画像表示装置毎に単位遅延時間づつずれて遅延時間が設定されることになるため、それぞれの画像表示装置において電源回路が電力を供給する時間をずらすことが可能となり、各画像表示装置が一斉に電源回路からの電力の供給を行わないため、過電流の発生を防止することができる。
 また、本実施形態によれば、ID番号により遅延時間Tdを各画像表示装置においてそれぞれ算出するため、ユーザがOSDによって遅延時間を設定する必要がなく、ユーザの操作性が向上する。
 また、本実施形態において、ID番号をデイジーチェーン接続の順番として設定し、このID番号と単位遅延時間とを乗算して遅延時間Tdを算出した。
 しかしながら、予め記憶回路にID番号とこのID番号に対応する遅延時間Td との対応関係とを示すテーブルを予め書き込んで記憶させておき、コントロール信号が供給された際に、自身に付加されたID番号に対応する遅延時間Tdを記憶回路12から読み出し、自身の遅延時間Tdとして用いる構成としても良い。
<第2の実施形態>
 次に、本発明の第2の実施形態による画像表示装置の説明を行う。第2の実施形態においても、第1の実施形態と同様に、図1に示すように、例えば複数の画像表示装置G1からG8がデイジーチェーン接続されている。
 次に、図3は、第2の実施形態における画像表示装置の電源制御部Gn_C(n=1,…,8)の構成例を示す概念図である。電源制御部Gn_Cは、電源制御回路21、遅延回路22及び電源回路13を備えている。
 電源制御回路21は、第1の実施形態と同様に、CPUやASICなどにより構成されている。また、電源制御回路21は、デイジーチェーン接続における前段の画像表示装置Gn_Cから、電源オンを指示するコントロール信号が供給されると、電源回路13に対して電力の供給を開始させる制御を行う。
 また、電源制御回路21は、電源オンを指示するコントロール信号を遅延回路22に対して出力する。
 遅延回路22は、コントロール信号が電源オンを指示する場合、この電源オンを指示するコントロール信号が供給された際に、内部のタイマーの時間のカウントを開始させる。
 また、遅延回路22は、自身内部の記憶部に予め設定されている単位遅延時間と、タイマーのカウントする経過時間とを比較し、カウント時間が単位遅延時間を超えると、次段の画像表示装置に対し、電源オンを指示するコントロール信号を供給する。
 これにより、デイジーチェーン接続された画像表示装置の各々が、前段の画像表示装置に対して後段の画像表示装置が接続順に単位遅延時間ずつ遅れて、電源オンの制御信号が伝達されることになる。したがって、各画像表示装置において、デイジーチェーン接続の順番から1を減算した数値に遅延回路22に設定されている遅延時間を乗算することにより、それぞれの順番に対応して遅延時間ずつずれて、電源制御回路21による電源回路13の起動が行われることになる。
 したがって、本実施形態によれば、デイジーチェーン接続されたマルチディスプレイ環境下において、画像表示装置毎に単位遅延時間ずつずれて遅延時間が設定されることになるため、それぞれの画像表示装置において電源回路が電力を供給する時間をずらすことが可能となり、各画像表示装置が一斉に電源回路からの電力の供給を行わないため、過電流の発生を防止することができる。
 次に、図5は、各画像表示装置において、電源回路13が電力の供給を開始する電源起動タイミングを示すタイミングチャートである。この図5において、縦軸が電圧を示し、横軸が時間を示している。図5(a)は画像表示装置G1から画像表示装置G2に供給される電源オンを指示するコントロール信号のタイミングを示す。ここで、画像表示装置G1に時間t0に電源オンを指示するコントロール信号が供給され、画像表示装置G1における遅延回路22が単位遅延時間ずらして、時間t1においてこのコントロール信号を次段の画像表示装置G2へ供給する。
また、図5(b)は画像表示装置G2から画像表示装置G3に供給される電源オンを指示するコントロール信号のタイミングを示す。ここで、画像表示装置G2に時間t1に電源オンを指示するコントロール信号が供給され、画像表示装置G2における遅延回路22が単位遅延時間ずらして、時間t2においてこのコントロール信号を次段の画像表示装置G3へ供給する。同様に、図5(c)は画像表示装置G3から画像符号装置G4に供給される電源オンを指示するコントロール信号のタイミングを示す。
ここで、画像表示装置G3に時間t2に電源オンを指示するコントロール信号が供給され、画像表示装置G3における遅延回路22が単位遅延時間ずらして、時間t3においてこのコントロール信号を次段の画像表示装置G4へ供給する。
 この図5から判るように、デイジーチェーン接続された画像表示装置に対して、接続順に単位遅延時間ずつ遅延して、電源オンを指示するコントロール信号が伝達されることになる。
 また、上述した第2の実施形態においては、図3における遅延回路22が電源制御回路21から供給される電源オンを示すコントロール信号を単位遅延時間だけ遅延させて、次段の画像表示装置に対して供給する構成として説明した。
 電源オンを指示するコントロール信号は、本実施形態あるいは第1の実施形態で説明したコマンドだけでなく、TTL(Transistor Transistor Logic )レベルやLVTTL(Low Voltage TTL )レベルのHigh/Low信号としての電源オン信号としても良い。
 この場合、デイジーチェーン接続された画像表示装置の最初の1台目に対しては前段から電源オン信号が供給されないため、自身内部にて電源オン信号を生成する必要がある。
 したがって、電源制御回路21は、例えば、マルチディスプレイイネーブルオン、マルチディスプレイイネーブルオフの2個の起動モードを有するように構成される。ここで、マルチディスプレイイネーブルオンのモードは、前段の電源表示装置からの電源オン信号により、電源制御回路21が電源回路13を起動させ、電源オン信号を遅延回路22に出力する。一方、マルチディスプレイイネーブルオフのモードは、画像表示装置自身への電源スイッチの投入により電源回路13を起動させ、電源オン信号を生成し、遅延回路22に対して出力する。
 また、上述した電源オン信号を用いる場合、遅延回路22は、抵抗及びコンデンサから構成される回路による、抵抗の抵抗値及びコンデンサの容量から決定される時定数によって遅延時間を制御する構成としても良い。
 また、遅延回路22は、前段からの電源オン信号の波形の変化を検出し、波形の変化した時点から単位遅延時間経過後に、次段の画像表示装置に対して供給する電源オン信号を生成して出力するように構成しても良い。
 この第2の実施形態の場合、マルチディスプレイ構成において、デイジーチェーン接続された初段の画像表示装置は、電源オンを指示するコントロール信号が供給された時点で電源制御回路21が電源回路13に対して電力の供給を開始させるため、コントロール信号に対する遅延がない。本実施形態においては、2段目以降の画像表示装置が、デイジーチェーン接続の順番で順次、前段に比較して単位遅延時間だけずれて、電源制御回路21が電源回路13に対して電力を供給を開始させる動作を行う。
 本実施形態によれば、画像表示装置毎にコントロール信号を作成し、単位遅延時間分のみの遅延を行うだけでよく、高価なRTCが不要となる。
<第3の実施形態>
 次に、本発明における第3の実施形態による画像表示装置Gnの構成の説明を行う。第3の実施形態においても、第1の実施形態と同様に、図1に示すように、例えば複数の画像表示装置G1からG8がデイジーチェーン接続されている。この第3の実施形態による画像表示装置の電源制御部Gn_Cの構成は、第1の実施形態と同様に、図2に示す構成となっている。
 画像表示装置Gn(n=1,…,8)における表示素子の光源には、CCFL(Cold Cathode Fluorescent Lamp、冷陰極管)の他に、LED(Light Emitting Diode)や有機EL(Electro Luminescence)などが用いられる。
 本実施形態においては、画像表示装置Gnの電源投入後に一気に光源を点灯させるのではなく、光源のドライブ電流、あるいはPWM(Pulse Width Modulation)制御値を、光源の出射する光の輝度を暗い状態から徐々に明るい状態に変化させ、フェードインをさせながら、光源の光の出射強度を制御しつつ点灯処理を行う構成を特徴とする。
 次に、図6は光源のドライブ電流を単位時間経過ごとに徐々にあげていく波形を示している。すなわち、単位時間あたりにおける光源に対して供給する電力の変化量を示している。この図6において、縦軸がドライブ電流(電流)であり、横軸が時間を示している。電源制御部Gn_Cの制御により、時間t0から時間t1まで徐々に所定の増加係数に対応してドライブ電流が増加され、時間t1において、供給されるべき電流値に到達する。
 また、図7はPWM制御値をフェードインさせ、徐々に光源に供給する電圧を変化させて、単位時間毎に電力量の変化を制御し、光源の出射する最大輝度値の強度を調整する波形を示している。縦軸が電圧値(ドライブ電流を印加するための電圧)であり、横軸が時間を示している。図7において、図7(a)は初期状態であり、PWM制御値が0%の電圧の供給、すなわち電圧の供給が全く行われていない状態のグラフを示している。図7(b)は、PWM制御値が30%の電圧を供給する状態のグラフを示している。図7(c)は、PWM制御値が60%の電圧を供給する状態のグラフを示している。図7(d)は、PWM制御値が100%の電圧(DC電圧)を供給する状態のグラフを示している。
 次に、図8は、ドライブ電流あるいはPWM制御値の立ち上がりを、デイジーチェーン接続の画像表示装置の各々で遅延させて動作させたことを説明する図である。図8は、縦軸がドライブ電流あるいは電圧値(ドライブ電流を印加するための電圧)であり、横軸が時間を示している。図8において、例えば、図8(a)は、ID番号=1の画像表示装置G1のドライブ電流の立ち上がりを示すグラフである。時間t0からドライブ電流が増加され、時間t1において所定のドライブ電流の電流値に到達している。また、図8(b)は、ID番号=2の画像表示装置G2のドライブ電流の立ち上がりを示すグラフである。時間t0からドライブ電流が増加され、時間t2において所定のドライブ電流の電流値に到達している。同様に、図8(c)は、ID番号=3の画像表示装置G3のドライブ電流の立ち上がりを示すグラフである。時間t0からドライブ電流が増加され、時間t3において所定のドライブ電流の電流値に到達している。第1の実施形態と同様に、各画像表示装置に対してID番号を付与し、ID番号が1、2、3、…と言うように、デイジーチェーン接続の順番の番号である場合の構成で説明する。この場合、電源制御部Gn_Cの構成は図2と同様となる。記憶回路12には、予め単位増加係数が書き込まれて記憶されている。
 各電源制御部Gn_Cにおける電源制御回路11は、ID番号の付与を指示するコントロール信号が供給されると、このコントロール信号からID番号を抽出し、このID番号をインクリメントし、コントロール信号に付加して次段の画像表示装置に対して供給する。また、電源制御回路11は、この抽出したID番号を単位増加係数に乗算し、自身の画像表示装置Gnの増加係数を算出し、この算出した増加係数を記憶回路12に対して書き込んで記憶させる。
 そして、電源制御回路11は、電源オンを指示するコントロール信号が供給されると、記憶回路12から増加係数を読み出し、この増加係数に対応させて、電源回路13から出力されるドライブ電流を徐々に増加させる。PWM制御を行う場合も同様に、PWMにより供給する電圧値を上記増加係数に対応して、電源回路13から供給される電圧を増加させるように、電源回路13におけるPWM制御値の制御を行う。
 これにより、本実施形態においては、デイジーチェーン接続された画像表示装置間において、光源の点灯のタイミングをずらし、点灯するタイミングに時間差を与えることが可能となり、デイジーチェーン接続されたマルチディスプレイ環境下において、画像表示装置毎に単位遅延時間ずつずれて遅延時間が設定されることになるため、それぞれの画像表示装置において電源回路が電力を供給する時間をずらすことが可能となり、各画像表示装置が一斉に電源回路から電源に対する電力の供給を行わないため、過電流の発生を防止することができる。
 また、ユーザがOSDメニューの画面において、フェードインのオン/オフやフェードイン時間(単位増加係数)の設定を行うように構成する。
 次に、図9は、PWM制御を行う際における、それぞれの画像表示装置内のPWM制御値におけるパルスの関係を示すタイミングチャートである。この図9において、縦軸は電圧値を示し、横軸は時間を示している。図9において、図9(a)は画像表示装置G1におけるPWMパルスの出力タイミングを示すタイミングチャートである。時間t0に電源オン信号が供給されると、遅延時間無しで所定幅のPWMパルスが出力される。図9(b)は画像表示装置G2におけるPWMパルスの出力タイミングを示すタイミングチャートである。時間t0に電源オン信号が供給されると、遅延時間Td後に、所定幅のPWMパルスが出力される。図9(c)は画像表示装置G3におけるPWMの出力タイミングを示すタイミングチャートである。時間t0に電源オン信号が供給されると、時間t1から遅延時間Td後に、所定幅のPWMパルスが出力される。
 この図9におけるPWMパルスの出力タイミングを画像表示装置毎にずらす場合、第1の実施形態と同様に、各画像表示雄値に対してID番号を付与し、ID番号に対応した遅延時間を設定し、この遅延時間ずつPWMパルスの出力タイミングをずらすことになる。
すなわち、記憶回路12には、単位増加係数だけではなく、単位遅延時間が予め書き込まれて記憶されている。
電源制御回路11は、単位遅延時間及び自身のID番号を記憶回路12から読み出し、単位遅延時間と自身のID番号とを乗算し、乗算結果を遅延時間Tdとして、記憶回路12に対して書き込んで記憶させる。
電源オン信号が供給されると、各画像表示装置における電源制御回路11は、内部のPWM制御を行う周期をカウントするタイマーを起動させる。また、電源制御回路11は、記憶回路12から遅延時間Tdを読み出す。
そして、電源制御回路11は、タイマーのカウント値が遅延時間Tdとなると、PWMパルスを電源回路13に対して供給し、電源回路13の出力する電圧値の制御を行う。
 本実施形態によれば、フェードインの増加係数を画像表示装置毎にずらしているため、一斉に電力を供給することがなく、過電圧が発生せず、かつ光源点灯時におけるユーザへの防幻を可能とすることができる。
 すなわち、瞬時に点灯可能なLEDやレーザーといった固体光源を用いたプロジェクターや、液晶モニターなどの画像表示装置の電源オン時、直前に用いた光源の輝度値により画像表示装置が起動する。このため、直前の使用において最大の輝度値で駆動させていた場合、電源オン時に最大の輝度値で表示されるため、ユーザが眩しさに驚くことになる。本実施形態によれば、点灯された後に徐々に輝度値が増加していくため、ユーザが受ける眩しさの影響を防止することができる。
 また、図2における電源制御回路11、図3における電源制御回路21の機能を実現するためのコントロールを外部コンピュータシステムによって行い、遅延時間の算出を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。
 以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
 上述した電子機器システムは、液晶表示パネルを有した商業用の大型ディスプレイ装置や、複数個のLEDを有したスタジアム用のモニタなどに適用できる。
 11,21 電源制御回路
 12 記憶回路
 13 電源回路
 22 遅延回路
 G1、G2,G3,G4,G5,G6,G7,G8,Gn,Gn-1,Gn+1 画像表示装置
G1_C、G2_C,G3_C,G4_C,G5_C,G6_C,G7_C,G8_C,Gn_C 電源制御部
 L12、L23,L34,L45,L56,L67,L78 コントロール信号線

Claims (5)

  1.  デイジーチェーン接続することでマルチディスプレイシステムを構成する画像表示装置であり、
     他の画像表示装置とデイジーチェーン接続する入力端子及び出力端子と、
     画像表示装置内において電源供給を行う電源回路と、
     前記入力端子から供給される電源オンの制御信号により、デイジーチェーン接続の順番に従い、前記電源回路の電源供給のタイミングを他の画像表示装置に対してずらす電源制御回路と
     を有することを特徴とする画像表示装置。
  2.  前記電源制御回路が、
    前記デイジーチェーン接続の順番に従い、電源投入のタイミングずらす、あるいは供給する電源の電力の単位時間における変化量を異ならせるように前記電源回路を制御する
    ことを特徴とする請求項1に記載の画像表示装置。
  3.  前記電源制御回路が、
     電源投入のタイミングをずらす場合、前記デイジーチェーン接続の順番に対応し、電源オンに対する遅延時間が設定されており、前記マルチディスプレイシステムに対して、電源オンの制御信号が供給された後、当該設定された遅延時間経過後に前記電源回路に対して電源投入を行わせる
     ことを特徴とする請求項2に記載の画像表示装置。
  4.  前記電源制御回路が、
    供給する電源の電力の単位時間における変化量を異ならせる場合、
    前記デイジーチェーン接続の順番に対応し、電源オンからの単位時間における電力の変化量が設定されており、前記マルチディスプレイシステムに対して、電源オンの制御信号が供給された後、当該設定された単位時間における電力の変化量により前記電源回路に対して電源投入を行わせる
     ことを特徴とする請求項2に記載の画像表示装置。
  5.  他の画像表示装置とデイジーチェーン接続することでマルチディスプレイシステムを構成する画像表示装置への電源供給を制御する自動電源制御方法であり、
     電源手段が、画像表示装置内において電源供給を行う電源供給過程と、
     電源制御手段が、前段の他の画像表示装置から供給される電源オンの制御信号により、デイジーチェーン接続の順番に従い、前記電源回路の電源供給のタイミングを他の画像表示装置に対してずらす電源制御過程と
     を含むことを特徴とする自動電源制御方法。
PCT/JP2013/055568 2013-02-28 2013-02-28 画像表示装置および自動電源制御方法 WO2014132422A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/055568 WO2014132422A1 (ja) 2013-02-28 2013-02-28 画像表示装置および自動電源制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/055568 WO2014132422A1 (ja) 2013-02-28 2013-02-28 画像表示装置および自動電源制御方法

Publications (1)

Publication Number Publication Date
WO2014132422A1 true WO2014132422A1 (ja) 2014-09-04

Family

ID=51427722

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/055568 WO2014132422A1 (ja) 2013-02-28 2013-02-28 画像表示装置および自動電源制御方法

Country Status (1)

Country Link
WO (1) WO2014132422A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016081012A (ja) * 2014-10-22 2016-05-16 シャープ株式会社 マルチディスプレイ装置
WO2019142321A1 (ja) * 2018-01-19 2019-07-25 Necディスプレイソリューションズ株式会社 電子機器及び電子機器の電源管理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007166364A (ja) * 2005-12-15 2007-06-28 Sony Corp ディスプレイ、ディスプレイの制御方法、プログラム、並びに記録媒体
JP2011022391A (ja) * 2009-07-16 2011-02-03 Nec Lcd Technologies Ltd 画像表示装置、及び該画像表示装置に用いられる駆動方法
JP2012113205A (ja) * 2010-11-26 2012-06-14 Sharp Corp マルチディスプレイシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007166364A (ja) * 2005-12-15 2007-06-28 Sony Corp ディスプレイ、ディスプレイの制御方法、プログラム、並びに記録媒体
JP2011022391A (ja) * 2009-07-16 2011-02-03 Nec Lcd Technologies Ltd 画像表示装置、及び該画像表示装置に用いられる駆動方法
JP2012113205A (ja) * 2010-11-26 2012-06-14 Sharp Corp マルチディスプレイシステム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016081012A (ja) * 2014-10-22 2016-05-16 シャープ株式会社 マルチディスプレイ装置
WO2019142321A1 (ja) * 2018-01-19 2019-07-25 Necディスプレイソリューションズ株式会社 電子機器及び電子機器の電源管理方法
CN111656429A (zh) * 2018-01-19 2020-09-11 Nec显示器解决方案株式会社 电子设备和用于管理电子设备的电源的方法
CN111656429B (zh) * 2018-01-19 2023-06-16 夏普Nec显示器解决方案株式会社 电子设备和用于管理电子设备的电源的方法

Similar Documents

Publication Publication Date Title
JP6575113B2 (ja) 表示装置
TWI380257B (en) Methods and circuits for synchronous operation of display backlighting
KR101329967B1 (ko) 백 라이트 유닛과 이를 이용한 액정 표시장치 및 그의 구동방법
US20130200814A1 (en) Led lighting apparatus and dimming method thereof
JP6369929B2 (ja) 表示装置及びバックライトの駆動方法
CN108564924B (zh) 背光调节电路及背光调节方法
JP4898857B2 (ja) 背面照明システムの色制御
JP2008091311A (ja) Led駆動装置
JP6245952B2 (ja) Led駆動回路及びled照明装置
US9274404B2 (en) Dual function projector
KR102403133B1 (ko) 발광 다이오드 구동 회로, 이를 구비한 디스플레이 장치 및 발광 다이오드 구동 방법
WO2006016719A1 (ja) 表示装置
JP2014191111A (ja) バックライト駆動回路
US20040207620A1 (en) Power supply, liquid crystal display device, and method of driving the same
KR102479070B1 (ko) 백라이트유닛, 이의 동작방법 및 이를 포함하는 표시장치
CN116030768A (zh) 一种发光基板及其驱动方法、显示装置
WO2014132422A1 (ja) 画像表示装置および自動電源制御方法
US20190147814A1 (en) Display device and operation method thereof
JP6508244B2 (ja) 表示装置
JP2015133251A (ja) 調光装置、液晶表示装置およびマルチディスプレイ装置
CN103052912B (zh) 投影显示装置及其控制方法
JP2003108075A (ja) 表示装置およびその駆動方法
KR100970956B1 (ko) 전원 공급 장치 및 이를 갖는 액정 표시 장치
JP5585429B2 (ja) 表示装置
JP2015079857A (ja) 発光装置の突入電流緩和装置および発光装置の突入電流緩和方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13876251

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13876251

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP