WO2014076431A2 - Dispositif semi-conducteur et son procede de fabrication - Google Patents

Dispositif semi-conducteur et son procede de fabrication Download PDF

Info

Publication number
WO2014076431A2
WO2014076431A2 PCT/FR2013/052750 FR2013052750W WO2014076431A2 WO 2014076431 A2 WO2014076431 A2 WO 2014076431A2 FR 2013052750 W FR2013052750 W FR 2013052750W WO 2014076431 A2 WO2014076431 A2 WO 2014076431A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
organic polymer
metal
semiconductor substrate
structures
Prior art date
Application number
PCT/FR2013/052750
Other languages
English (en)
Other versions
WO2014076431A3 (fr
Inventor
Vincent Mevellec
Original Assignee
Alchimer
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alchimer filed Critical Alchimer
Publication of WO2014076431A2 publication Critical patent/WO2014076431A2/fr
Publication of WO2014076431A3 publication Critical patent/WO2014076431A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Definitions

  • the present invention generally relates to a semiconductor device whose simplified structure does not comprise between the insulating layer and the conductive layer a metal material barrier to the diffusion of metal ions from the conductive layer to the semiconductor substrate.
  • the invention also relates to a method of manufacturing such a semiconductor device which consists in coating a surface of a substrate with an electrical insulating layer and then with a metal layer. This method comprises a limited number of steps compared to the methods of the prior art.
  • the invention finds essentially application in the field of microelectronics for the metallization of through vias (called “through silicon vias” in English, TSV) and interconnection elements of printed circuits, by copper.
  • Microelectronic devices comprise a network of two types of conductive structures: interconnections, in the form of fairly fine lines running on the surface of the semiconductor substrate to electrically connect the transistors and other elements in the same level, and through vias, vertical cavities of larger size electrically connecting several levels of substrates for three-dimensional integration.
  • These structures intended to conduct electricity, are usually filled with copper. They must be isolated from the semiconductor silicon support by intercalation of a dielectric material.
  • the conductive metal deposited in the structures in particular copper, tends to diffuse easily towards the substrate, generally doped silicon or silicon dioxide. It is therefore necessary to interpose between the conductive metal and the semiconductor substrate a barrier material to the diffusion of metal ions, to prevent any diffusion of the metal in the dielectric material close. If the metal migrates to the sensitive semiconductor regions, this significantly changes their properties, and the semiconductor device fails.
  • the method of metallization of conductive structures in semiconductor devices conventionally comprises a succession of steps including:
  • This so-called “copper diffusion or migration barrier” or simply “barrier” layer consists of metals or metal alloys such as alloys of titanium nitride, tantalum nitride or nickel-boron.
  • FR 2 933 425 is described the realization of a stack of an insulating layer, a barrier layer and a copper seed layer, on the surface of a P-doped silicon substrate comprising cavities precursors of through vias.
  • Poly-4-vinylpyridine used as an insulating material, is deposited on the silicon by an electrografting process. * The nickel-boron, barrier material to the diffusion of copper, is interposed between the poly-4-vinylpyridine and the copper layer.
  • the present invention therefore aims to solve the technical problem of manufacturing, at a lower cost, reliable semiconductor devices over time during operation.
  • the objective is to eliminate the step of coating the substrate with a metallic barrier material as practiced in the prior art.
  • dielectric compounds have barrier properties to the electromigration of metal ions, so that it is possible, against all odds, to propose a device which does not does not require the deposit of a layer of resistive metallic barrier material on the dielectric, and which operates properly under tension.
  • the dielectric compounds identified in The scope of the present invention fulfills both the function of insulator and barrier.
  • the present invention also aims to solve the technical problem of providing a new device with very thin interconnection lines, such as interconnection structures of less than 50 nm wide, for example 7 nm , 10 nm or 15 nm.
  • the invention provides for this purpose a new device which does not include a metallic barrier layer.
  • a metal barrier allows a saving of space and a gain of conductivity in the engraved structures which must be filled with conductive metal.
  • the present invention relates to a semiconductor device comprising a semiconductor substrate having interconnection structures or vias through which the surface of the structures is covered with a polymer layer and a metal layer,
  • the polymer layer fulfilling both the function of electrical insulator between the semiconductor and the metal layer, and the barrier function to the possible migration to the semiconductor substrate of metal ions from the metal layer, during the powering up of the device or under the effect of a thermal stress.
  • the present invention relates to a device comprising a semiconductor or conductive substrate having interconnection structures or through vias, wherein the surface of the structures of the semiconductor substrate is covered with a layer of organic polymer, itself covered and in contact with a layer of metallic copper,
  • the polymer layer fills at once the function of electrical insulation between the semiconductor and the metal layer
  • the device does not comprise a layer of a material of a metallic nature which is a barrier to the migration of metal ions from the metal layer to the semiconductor substrate.
  • the device has the advantage of not comprising a layer of metallic material which is barrier to the diffusion of metal ions which is interposed in the prior art between the layer of electrical insulator and the conductive metal in order to limit the electromigration of the metal to the silicon substrate.
  • the device has the advantage of not having a layer of barrier metal material comprising a metal selected from the group consisting of tantalum, titanium, nickel and cobalt.
  • This layer used in the prior art generally consists of tantalum (Ta), titanium (Ti), nickel (Ni), cobalt (Co), nickel-tungsten alloy (NiW), cobalt-tungsten alloy (CoW), nickel alloy -bore (NiB), cobalt-boron alloy (CoB), nickel-phosphorus alloy (NiP), cobalt-phosphorus alloy (CoP), tantalum nitride (TaN), titanium nitride (TiN), titanium-tungsten alloy (TiW) ), nitride-tungsten carbide (WCN) or combination of these materials, to create a barrier between the silicon substrate and the conductive metal.
  • the subject of the invention is a method of coating a conductive or semiconductor substrate of electricity, such as a silicon substrate, which comprises the following steps:
  • the first layer comprises at least one high temperature stable polymer comprising ionic, hydrogen or Van der Waals bonding groups to metal ions from the metal layer, said polymer thereby exhibiting a barrier effect to the diffusion of these metal ions towards the substrate.
  • Figure 1 shows the TOF-SIMS analysis spectrum on the back of a P4VP-Cu sample of the invention after annealing at 400 ° C for 2 hours.
  • Figure 2 shows the measurement results of the breakdown voltage of a P4VP-Cu sample of the invention before and after annealing at 400 ° C for 2 hours.
  • the first insulating layer is such that it resists the migration, under the effect of an electric current, of the metal ions of the metal layer to the conductive or semiconductor substrate.
  • Its thickness may be at least 80 nanometers, and preferably between 100 and 500 nanometers, in a via via structure.
  • the insulating layer comprises or consists of a polymer which is advantageously stable at high temperature in that it loses less than 1% of its mass after exposure to a temperature of between 100 and 400 ° C for at least one hour.
  • a polymer within the meaning of the invention is a macromolecule consisting of a repeating pattern. It comes from the reaction of one or two molecules called monomers. The monomers react with each other by addition or condensation.
  • An organic polymer within the meaning of the invention comprises carbon and hydrogen.
  • the organic polymer is crosslinked and covalently bonded to the substrate.
  • the covalent bonds may be formed during the polymerization of the polymer in the presence of the substrate, for example by an electrografting process.
  • the polymer used in the context of the invention comprises free functional groups capable of engaging bonds with metal ions.
  • the polymers used in the prior art as insulators such as fluorinated polymers - (CF 2 ) n -, silicone polymers, parylene and polyimides, for example, do not include such functional groups.
  • the polymer used in the context of the invention can bind to metal ions by non-covalent bonds, for example of ionic, hydrogen or Van der Waals.
  • the polymer comprises groups capable of complexing metal ions originating from the metal layer, and thus has a barrier effect to the diffusion of these metal ions towards the substrate.
  • the polymer may be chosen from polymers comprising one or more functional groups chosen from primary amine, secondary amine, enamine, alcohol, thiol and carboxylic acid groups. nonaromatic heterocyclic and aromatic heterocyclic heterocyclic, especially nitrogenous aromatic heterocycle such as pyridine, pyrrole or thiophene.
  • the polymer is for example obtained from at least one polymerizable carbonaceous monomer comprising at least one functional group as described above.
  • Radically polymerizable chain monomers such as vinyl monomers
  • the monomers will advantageously be chosen from water-soluble vinyl monomers comprising at least one functional group capable of initiating a non-covalent bond with a metal ion.
  • Such monomers will advantageously be chosen from polyvinylamines, in particular chosen from vinyl derivatives of amines such as:
  • primary aliphatic amines in particular ethylamine, cyclohexylamine, cyclohexanediamine;
  • tertiary aliphatic amines in particular hydroxyethyldiethylamine, tetraethylenepentamine
  • aromatic amines in particular 1,2-diaminobenzene, 3,5-dimethylaniline;
  • nitrogen heterocycles in particular pyridine, 2,2'-bipyridine, 8-hydroxyquinoline sulphonate, 1,10-phenanthroline, 3,5-dimethylpyridine, 2,2'-bipyrimidine;
  • oximes in particular dimethylglyoxime.
  • the nitrogen atoms are not bonded to the vinyl group, so that the nitrogen atom remains available to bind to the metal ions.
  • the monomers are, for example, chosen from unsaturated nitrogen-containing carbon monomers and their thio-analogues, of which:
  • vinylpyridines such as 2-vinylpyridine or 4-vinylpyridine; and N-lower alkyl (C1-C8) vinylpyridines such as 2-methyl-5-vinylpyridine, 2-ethyl-5-vinylpyridine, 3-methyl-5-vinylpyridine, 2,3 dimethyl-5-vinylpyridine and 2-methyl-3-ethyl-5-vinylpyridine;
  • the monomer is 4-vinylpyridine or 2-vinylpyridine.
  • the monomers may also be chosen from:
  • monomers comprising a carbon-carbon double bond bound to a carboxylic group such as acrylic acid, methacrylic acid, itaconic acid, maleic acid, fumaric acid and their sodium, potassium or ammonia salts, or 'amine,
  • monomers comprising a carbon-carbon double bond bound to an ester group of the abovementioned carboxylic acids, such as 2-hydroxyethyl methacrylate, glycidyl methacrylate, dimethyl or diethylamino (ethyl or propyl) (meth) acrylate and their salts; as well as the quaternized derivatives of these cationic esters such as, for example, acryloxyethyltrimethylammonium chloride, 2-acrylamido-2-methylpropanesulphonic acid (AMPS), vinylsulfonic acid, vinylphosphoric acid, acid vinyllactic and their salts, acrylonitrile, N-vinylpyrrolidone, vinyl acetate, N-vinylimidazoline and its derivatives, N-vinylimidazole and diallylammonium derivatives such as dimethyldiallylammonium chloride, dimethyldiallylammonium bromide, diethyldiallylammonium chloride.
  • the walls of the structures of the device of the invention are covered with a layer of poly-4-vinylpyridine with a thickness of between 100 and 400 nanometers, the layer of poly-4-vinylpyridine being it - even coated with copper, constituting a germination layer or a layer of filling structures.
  • the insulating dielectric layer can be deposited dry or wet in order to obtain a uniform insulating layer.
  • the polymer is preferably deposited on the substrate by an electrografting or spin-coating process.
  • Electrografting is a wet deposition technique based on the electro-induced initiation, polymerization and electro-induced propagation of electro-active monomers on the surface to be coated.
  • electrografting requires: on the one hand, the use of a liquid solution containing an initiator compound and the monomer described above;
  • the polymer is preferably deposited on a substrate provided with blind vias according to one of the electrografting methods described in application FR 2 933 425.
  • One of the methods according to the invention comprises:
  • a protic solvent preferably water
  • a diazonium salt preferably a 4-nitrobenzene diazonium salt
  • the polymerizable monomer described above and soluble in said protic solvent preferably a vinylpyridine;
  • At least one acid in an amount sufficient to stabilize said diazonium salt by adjusting the pH of said solution to a value of less than 7, preferably less than 2.5;
  • the polarization of the surface to be covered by the film is carried out according to a pulsed mode of which each cycle is characterized by:
  • a polarization time T is between 0.01 and 1s, during which a potential difference or a current is applied to the substrate surface
  • the conductive or semiconductor substrate may be a flat surface or a surface provided with engravings or cavities, which are the precursors of interconnection lines or through vias respectively.
  • the depth of the cavities varies according to the position and the function of the via via which one wants to form in the silicon wafer. It can thus vary from 1 to 500 microns, typically from 10 to 250 microns.
  • the cavities have for example a diameter at their opening ranging from 200 nm to 200 microns, generally ranging from 1 to 75 microns. According to one embodiment of the invention, the opening of the cavities ranges from 1 to 10 microns while their depth ranges from 10 to 50 microns.
  • the width of the interconnection lines is generally less than 200 nm, and can reach a few tens of nanometers.
  • the invention makes it possible to metallize very thin lines, in particular less than 50 nm wide, for example 7 nm, 10 nm or 15 nm.
  • the metal layer may comprise copper, tin, aluminum, gold or silver.
  • copper is preferred to use as a metal, since it has good electrical conductivity and high resistance to the phenomenon of electromigration, that is to say a small migration of copper atoms under the effect of the electrical current density susceptible to be an important cause of failure.
  • the metal layer may be a thin layer of metallic copper, called the seed layer, of the order of a few tens to a few hundred nanometers thick. It can also fill the entire volume of the engraved line or the precursor cavity of through vias.
  • the metal layer may be deposited by an electroless process (or “electroless”) or by a vapor phase process (PVD or "Physical Vapor Deposition” and CVD or “Chemical Vapor Deposition”, ALD or “Atomic Layer Deposition” in English, respectively).
  • An autocatalytic copper deposition process is for example described in US 2007/0261594 (LAM patent).
  • this example was carried out under normal conditions of temperature and pressure (about 25 ° C under about 1 atm) in ambient air, and the reagents used were directly commercially obtained without further purification.
  • the silicon substrates used in this example had resistivity values between 1 and 100 ⁇ . ⁇ .
  • the substrate used in this example is a P-doped silicon coupon of
  • the electro implementation solution in this example is an aqueous solution prepared by introducing 5 ml of 4-vinylpyridine (4-VP; 4.5.10 "2 mol) in 95 ml of 1 M HCl, and then adding to the mixture 236 mg of thus formed 4-nitrobenzene diazonium tetrafluoroborate (DN02; 1.10 "3 mol).
  • the solution was degassed for 10 minutes prior to its use, by an argon flow.
  • Electrografting of P4VP on the surface of the silicon substrate was carried out by imposing on the substrate, previously rotated at a speed of 40 to 100 r 1 (60 tr.min "in Example 1), a "Potentio-pulsed" electrochemical protocol for a predetermined duration of the order of 10 to 30 minutes (15 minutes in the example), with:
  • This electrografting step depends, as understood, on the desired thickness of the polymer insulating layer. This time can be easily determined by those skilled in the art, the growth of the layer being a function of the applied potential difference.
  • the sample was rinsed several times with water before being dried under a stream of argon and then in an oven under an inert atmosphere for 10 min (250 ° C).
  • SEM Scanning electron microscopy
  • FIG. 1 shows the profile of the elements constituting the sample, namely the polymer P4VP (Carbon C) and copper (Cu). There are distinct interfaces between the copper and the polymer resulting in a very low interpenetration of the two materials. The spectrum obtained is shown in Figure 1. Traces of copper are found only in the top 10 nm of the P4VP film.
  • the P4VP film can therefore be used in semiconductor devices for its diffusion resistance property of copper ions.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

La présente invention concerne un dispositif semi-conducteur comprenant un substrat semi-conducteur doté de structures d'interconnections ou de vias traversants dans lequel la surface des structures est recouverte d'une couche de polymère puis d'une couche métallique, la couche de polymère remplissant à la fois la fonction d'isolant électrique entre le semi-conducteur et la couche métallique, et la fonction de barrière à la migration éventuelle des ions métalliques provenant de la couche métallique vers le substrat semi-conducteur. L'invention concerne également un procédé de fabrication de ce dispositif. Application : Métallisation d'interconnections très fines et de vias traversants dans des circuits intégrés 3D.

Description

Dispositif semi-conducteur et son procédé de fabrication
La présente invention concerne généralement un dispositif semiconducteur dont la structure simplifiée ne comprend pas entre la couche isolante et la couche conductrice un matériau métallique formant barrière à la diffusion d'ions métalliques de la couche conductrice vers le substrat semi-conducteur.
L'invention concerne également un procédé de fabrication d'un tel dispositif semi-conducteur qui consiste à revêtir une surface d'un substrat par une couche isolante électrique puis par une couche métallique. Ce procédé comprend un nombre d'étapes limité par rapport aux procédés de l'art antérieur.
L'invention trouve essentiellement application dans le domaine de la microélectronique pour la métallisation de vias traversants (dénommés « through silicon vias » en anglais, TSV) et d'éléments d'interconnexion de circuits imprimés, par du cuivre.
Les dispositifs microélectroniques comprennent un réseau de deux types de structures conductrices : des interconnections, sous forme de lignes assez fines courant en surface du substrat semi-conducteur pour relier électriquement les transistors et autres éléments dans un même niveau, et des vias traversants, cavités verticales de plus grande taille reliant électriquement plusieurs niveaux de substrats pour une intégration en trois dimensions.
Ces structures, destinées à conduire l'électricité, sont généralement remplies de cuivre. Elles doivent être isolées du support semi-conducteur de silicium par intercalation d'un matériau diélectrique. Mais, le métal conducteur déposé dans les structures, en particulier le cuivre, a tendance à diffuser facilement vers le substrat, généralement du silicium dopé ou du dioxyde de silicium. Il est donc nécessaire d'intercaler entre le métal conducteur et le substrat semi-conducteur un matériau barrière à la diffusion des ions métalliques, pour éviter toute diffusion du métal dans le matériau diélectrique proche. Si le métal migre vers les zones semi-conductrices sensibles, cela change considérablement leurs propriétés, et le dispositif semi-conducteur défaille.
C'est pourquoi, le procédé de métallisation des structures conductrices dans les dispositifs semi-conducteurs comprend de façon classique une succession d'étapes dont :
- la gravure de ligne et des vias traversants dans les tranches de silicium; - le dépôt d'une couche de matériau diélectrique isolant dans les structures gravées; - le dépôt d'une couche barrière ou « liner » servant à empêcher la migration du cuivre vers la couche d'isolant;
- le remplissage des structures par électrodéposition de cuivre; et
- l'élimination du cuivre en excès à la surface de la tranche de silicium par polissage mécano-chimique de la surface du substrat.
Dans ce procédé, il est donc nécessaire de déposer sur l'isolant une couche barrière qui va empêcher la migration des atomes métalliques qui se produit sous l'effet de la chaleur et des densités de courant électrique appliquées pendant le fonctionnement du dispositif. Cette couche dite « barrière à la diffusion ou à la migration du cuivre » ou simplement « barrière » est constituée de métaux ou d'alliages métalliques tels que les alliages de nitrure de titane, de nitrure de tantale ou de nickel-bore.
Dans la demande FR 2 933 425 est décrit la réalisation d'un empilement d'une couche isolante, d'une couche barrière puis d'une couche de germination de cuivre, à la surface d'un substrat de silicium dopé P comprenant des cavités précurseurs de vias traversants. La poly-4-vinylpyridine, utilisée comme matériau isolant, est déposée sur le silicium par un procédé d'électrogreffage. Le nickel- * bore, matériau barrière à la diffusion du cuivre, est interposé entre la poly-4- vinylpyridine et la couche de cuivre.
Les procédés de l'art antérieur pour la métallisation des structures conductrices mettent tous en œuvre une étape de dépôt d'une couche barrière ou « liner » servant à empêcher la migration du cuivre vers le silicium. Il serait donc avantageux de pouvoir simplifier les procédés de fabrication des dispositifs, pour diminuer leur durée de mise en œuvre et la quantité de matières premières nécessaires pour fabriquer les dispositifs.
La présente invention a donc pour but de résoudre le problème technique consistant à fabriquer, à moindre coût, des dispositifs semi-conducteurs fiables dans le temps au cours de leur fonctionnement. L'objectif est de supprimer l'étape de revêtement du substrat avec un matériau barrière métallique telle qu'elle est pratiquée dans l'art antérieur.
Il a été découvert, et ceci constitue le fondement de la présente invention, que certains composés diélectriques présentent des propriétés barrières à l'électromigration d'ions métalliques, si bien qu'il est possible, contre toute attente, de proposer un dispositif qui ne nécessite pas le dépôt d'une couche de matériau barrière métallique résistive sur le diélectrique, et qui fonctionne correctement sous tension. Les composés diélectriques identifiés dans le cadre de la présente invention remplissent à la fois la fonction d'isolant et de barrière.
Dans les circuits intégrés semi-conducteurs tels que les puces d'ordinateur de grande puissance, de haute densité de stockage et de faible dissipation, il est devenu nécessaire de diminuer la taille des structures. La diminution de la taille des puces et l'augmentation de la densité des circuits nécessitent donc une miniaturisation des interconnexions.
Lorsque les tranchées atteignent une taille trop petite, il devient cependant difficile voire impossible de déposer plusieurs couches de matériaux différents, faute de place suffisante dans les structures. Afin de remplir des structures d'interconnexion de plus en plus fines, il existe donc le besoin de supprimer certaines couches de matériaux intermédiaires entre le substrat et le métal.
La présente invention a également pour but de résoudre le problème technique consistant en la fourniture d'un nouveau dispositif doté de lignes d'interconnections très fines, telles que des structures d'interconnection de moins de 50 nm de large, par exemple de 7 nm, de 10 nm ou de 15 nm.
L'invention fournit à cet effet un nouveau dispositif qui ne comprend pas de couche barrière métallique. L'absence de barrière métallique permet un gain de place et un gain de conductivité dans les structures gravées qui doivent être remplies de métal conducteur.
Ainsi, la présente invention concerne un dispositif semi-conducteur comprenant un substrat semi-conducteur doté de structures d'interconnections ou de vias traversants dans lequel la surface des structures est recouverte d'une couche de polymère puis d'une couche métallique,
la couche de polymère remplissant à la fois la fonction d'isolant électrique entre le semi-conducteur et la couche métallique, et la fonction de barrière à la migration éventuelle, vers le substrat semi-conducteur, des ions métalliques provenant de la couche métallique, pendant la mise sous tension du dispositif ou sous l'effet d'une contrainte thermique.
Plus précisément, la présente invention concerne un dispositif comprenant un substrat semi-conducteur ou conducteur doté de structures d'interconnections ou de vias traversants, dans lequel la surface des structures du substrat semiconducteur est recouverte d'une couche de polymère organique, elle-même recouverte et en contact avec une couche de cuivre métallique,
caractérisé en ce que la couche de polymère remplit à la fois - la fonction d'isolant électrique entre le semi-conducteur et la couche métallique, et
- la fonction de barrière à la migration, vers le substrat semi-conducteur, des ions métalliques provenant de la couche métallique, et
caractérisé en ce que le dispositif ne comprend pas une couche d'un matériau de nature métallique formant barrière à la migration, vers le substrat semiconducteur, des ions métalliques provenant de la couche métallique.
Le dispositif présente l'avantage de ne pas comporter une couche de matériau métallique barrière à la diffusion des ions métalliques que l'on d'interposé dans l'art antérieur entre la couche d'isolant électrique et le métal conducteur afin de limiter l'électromigration du métal vers le substrat de silicium.
Le dispositif présente l'avantage de ne pas comporter une couche d'un matériau de nature métallique formant barrière comprend un métal choisi dans le groupe constitué par le tantale, le titane, le nickel et le cobalt. Cette couche utilisée dans l'art antérieur est généralement constituée de tantale (Ta), titane (Ti), nickel (Ni), cobalt (Co), alliage nickel-tungstène (NiW), alliage cobalt- tungstène (CoW), alliage nickel-bore (NiB), alliage cobalt-bore (CoB), alliage Nickel-phosphore (NiP), alliage cobalt-phosphore (CoP), nitrure de tantale (TaN), nitrure de titane (TiN), alliage titane-tungstène (TiW), nitrure-carbure de tungstène (WCN) ou de la combinaison de ces matériaux, pour créer une barrière entre le substrat de silicium et le métal conducteur.
Selon un deuxième aspect, l'invention a pour objet un procédé de revêtement d'un substrat conducteur ou semi-conducteur de l'électricité, tel qu'un substrat de silicium, qui comprend les étapes suivantes :
- le revêtement dudit substrat par une première couche formant un film isolant électrique,
- le revêtement de la première couche par une deuxième couche entrant en contact avec la première et formant une couche métallique conductrice de l'électricité,
caractérisé en ce que la première couche comprend au moins un polymère stable à haute température comprenant des groupes susceptibles de se lier par liaisons ionique, hydrogène ou de Van der Waals à des ions métalliques provenant de la couche métallique, ledit polymère présentant ainsi un effet barrière à la diffusion de ces ions métalliques vers le substrat.
La Figure 1 représente le spectre d'analyse TOF-SIMS en face arrière d'un échantillon P4VP-Cu de l'invention après recuit à 400°C pendant 2 heures. La Figure 2 représente les résultats de mesure de la tension de claquage d'un échantillon P4VP-Cu de l'invention avant et après recuit a 400°C pendant 2 heures.
La première couche isolante est telle qu'elle résiste à la migration, sous l'effet d'un courant électrique, des ions métalliques de la couche métallique vers le substrat conducteur ou semi-conducteur.
Son épaisseur peut être d'au moins 80 nanomètres, et de préférence comprise entre 100 et 500 nanomètres, dans une structure de via traversant.
La couche isolante comprend ou est constituée d'un polymère qui est avantageusement stable à haute température en ce sens qu'il perd moins de 1% de sa masse après exposition à une température comprise entre 100 et 400°C pendant au moins une heure. Un polymère au sens de l'invention est une macromolécule constituée d'un motif de répétition. Il est issu de la réaction d'une ou deux molécules appelées monomères. Les monomères réagissent les unes avec les autres par addition ou condensation. Un polymère organique au sens de l'invention comprend du carbone et de l'hydrogène.
On préfère que le polymère organique soit réticulé et lié au substrat par liaison covalente. Les liaisons covalentes, pourront être formées lors de la polymérisation du polymère en présence du substrat, par exemple par un procédé d'électrogreffage.
Le polymère utilisé dans le cadre de l'invention comprend des groupes fonctionnels libres capables d'engager des liaisons avec des ions métalliques. Au contraire, les polymères utilisés dans l'art antérieur comme isolant tels que les polymères fluorés -(CF2)n-, les polymères siliconés, le parylène et les polyimides par exemple, ne comprennent pas de tels groupements fonctionnels. Le polymère utilisé dans le cadre de l'invention peut se lier aux ions métalliques par des liaisons non covalentes, par exemple de nature ionique, hydrogène ou de Van der Waals.
Selon un mode de réalisation, le polymère comprend des groupes capables de complexer des ions métalliques provenant de la couche métallique, et présente de ce fait un effet barrière à la diffusion de ces ions métalliques vers le substrat.
Le polymère peut être choisi parmi les polymères comportant un ou plusieurs groupements fonctionnels choisis parmi les groupements aminé primaire, aminé secondaire, énamine, alcool, thiol, acide carboxylique, hétérocyclique non aromatique et hétérocyclique aromatique, notamment hétérocycle aromatique azoté tel que pyridine, pyrrole ou thiophène.
Le polymère est par exemple obtenu à partir d'au moins un monomère carboné polymérisable comprenant au moins un groupement fonctionnel tel que décrit précédemment.
On préfère des monomères polymérisables en chaîne par voie radicalaire, comme les monomères vinyliques par exemple. Aussi, les monomères seront avantageusement choisis parmi les monomères vinyliques solubles dans l'eau comprenant au moins un groupement fonctionnel susceptible d'engager une liaison non covalente avec un ion métallique.
De tels monomères seront avantageusement choisis parmi les poly(vinyl- amine)s, en particulier choisis parmi les dérivés vinyliques des aminés telles que :
- les aminés aliphatiques primaires, en particulier éthylamine, cyclohexylamine, cyclohexanediamine ;
- les aminés aliphatiques secondaires, en particulier pyrrolidine ;
- les aminés aliphatiques tertiaires, en particulier hydroxyéthyldiéthylamine, tétraéthylènepentamine ;
- les aminés aromatiques, en particulier 1,2- diaminobenzène, 3,5- diméthylaniline ;
- les hétérocycles azotés, en particulier pyridine, 2,2'-bipyridine, 8- hydroxyquinoléine sulfonate, 1,10-phénanthroline, 3,5- diméthylpyridine, 2,2'- bipyrimidine ;
- les oximes, en particulier diméthylglyoxime.
en particulier les polymères d'un hétérocycle aromatique azoté vinylique.
Dans les poly(vinyl-amine)s utilisées dans le cadre de l'invention, les atomes d'azote ne sont pas liés au groupement vinyl, de telle sorte que l'atome d'azote reste disponible pour se lier aux ions métalliques.
Les monomères sont par exemple choisis parmi les monomères carbonés insaturés azotés et de leurs thio-analogues, dont :
- les vinylpyridines telles que la 2-vinylpyridine ou la 4-vinylpyridine; et les vinylpyridines N-substituées par un alkyle inférieur (C1-C8) telles que la 2- méthyl-5-vinyl-pyridine, la 2-éthyl-5-vinylpyridine, la 3-méthyl-5- vinylpyridine, la 2,3-diméthyl-5-vinyl-pyridine, et la 2-méthyl-3-éthyl -5- vinylpyridine;
- les vinylquinoléines, les vinyl pyrrolidones; les vinylimidazoles, les vinylcarbazoles et les vinyl-succinimide. Dans un mode de réalisation, le monomère est la 4-vinylpyridine ou la 2- vinylpyridine.
Les monomères peuvent être également choisis parmi :
- les monomères comportant une double liaison carbone-carbone liée à un groupement carboxylique comme l'acide acrylique, l'acide méthacrylique, l'acide itaconique, l'acide maléique, l'acide fumarique et leurs sels sodiques, potassiques, ammoniacaux ou d'amine,
- les monomères comportant une double liaison carbone-carbone liée à un groupement amide des acides carboxyliques précités, et en particulier, l'acrylamide et le méthacrylamide ainsi que leurs dérivés N-substitués,
- les monomères comportant une double liaison carbone-carbone liée à un groupement ester des acides carboxyliques précités tels que le 2-hydroxyéthyl méthacrylate, le méthacrylate de glycidyle, le diméthyl ou le diéthyl amino (éthyl ou propyl) (méth) acrylate et leurs sels, ainsi que les dérivés quaternisés de ces esters cationiques comme, par exemple, le chlorure d'acryloxyéthyl triméthylammonium, l'acide 2-acrylamido-2- méthylpropane sulfonique (AMPS), l'acide vinylsulfonique, l'acide vinylphosphorique, l'acide vinyllactique et leurs sels, l'acrylonitrile, la N-vinylpyrrolidone, l'acétate de vinyle, le N-vinylimidazoline et ses dérivés, le N- vinylimidazole et les dérivés du type diallylammonium comme le chlorure de diméthyldiallylammonium, le bromure de diméthyldiallylammonium, le chlorure de diéthyldiallylammonium.
Selon un mode de réalisation particulier, les parois des structures du dispositif de l'invention sont recouvertes d'une couche en poly-4-vinylpyridine d'une épaisseur comprise entre 100 et 400 nanomètres, la couche en poly-4- vinylpyridine étant elle-même recouverte de cuivre, constituant une couche de germination ou une couche de remplissage des structures.
La couche diélectrique isolante peut être déposée par voie sèche ou par voie humide afin d'obtenir une couche isolante uniforme.
Le polymère est de préférence déposé sur le substrat par un procédé d'électrogreffage ou d'enduction centrifuge (spin-coating).
L'électrogreffage est une technique de dépôt par voie humide basée sur l'initiation puis la polymérisation, par propagation en chaîne, électro-induite de monomères électro-actifs sur la surface à recouvrir.
D'une façon générale, l'électrogreffage requiert : - d'une part, l'utilisation d'une solution liquide contenant un composé initiateur et du monomère décrit précédemment; et
- d'autre part, un protocole électrochimique permettant la réaction de polymérisation et la formation d'un film de polymère à la surface du substrat à revêtir.
Le polymère est de préférence déposé sur un substrat doté de vias borgnes selon un des procédés d'électrogreffage décrits dans la demande FR 2 933 425. Un des procédés conforme à l'invention comprend :
a) la mise en contact de ladite surface avec une solution liquide comprenant :
- un solvant protique, de préférence l'eau ;
- un sel de diazonium, de préférence un sel de 4-nitrobenzène diazonium;
- le monomère polymérisable décrit précédemment et soluble dans ledit solvant protique, de préférence une vinyl-pyridine;
- au moins un acide en une quantité suffisante pour stabiliser ledit sel de diazonium par ajustement du pH de ladite solution à une valeur inférieure à 7, de préférence inférieure à 2,5 ;
b) la polarisation de ladite surface selon un mode potentio- ou galvano-pulsé.
D'une façon générale, la polarisation de la surface à recouvrir par le film est réalisée selon un mode puisé dont chaque cycle est caractérisé par :
- une période totale P comprise entre 10 ms et 2 s;
- un temps de polarisation Ton compris entre 0,01 et 1 s, durant lequel une différence de potentiel ou un courant est imposé à la surface du substrat ; et
- un temps de repos à potentiel ou courant nul d'une durée comprise entre 0,01 et 1 s.
Le substrat conducteur ou semi-conducteur peut être une surface plane ou une surface dotée de gravures ou de cavités, qui sont les précurseurs des lignes d'interconnections ou des vias traversants respectivement.
La profondeur des cavités varie en fonction de la position et de la fonction du via traversant que l'on veut former dans le wafer de silicium. Elle peut ainsi varier de 1 à 500 microns, typiquement de 10 à 250 microns. Les cavités ont par exemple un diamètre à leur ouverture allant de 200 nm à 200 microns, généralement allant de 1 à 75 microns. Selon un mode de mise en œuvre de l'invention, l'ouverture des cavités va de 1 à 10 microns tandis que leur profondeur va de 10 à 50 microns.
La largeur des lignes d'interconnections est généralement inférieure à 200 nm, et peut atteindre quelques dizaines de nanomètres. L'invention permet de métalliser des lignes très fines, notamment de moins de 50 nm de large, par exemple de 7 nm, de 10 nm ou de 15 nm.
La couche métallique peut comprendre du cuivre, de l'étain, de l'aluminium, de l'or ou de l'argent.
On préfère utiliser comme métal le cuivre, car il présente une bonne conductivité électrique et une résistance élevée au phénomène d'électromigration, c'est-à-dire une faible migration des atomes de cuivre sous l'effet de la densité de courant électrique susceptible d'être une cause importante de défaillance.
La couche métallique peut être une mince couche de cuivre métallique, appelée couche de germination, de l'ordre de quelques dizaines à quelques centaines de nanomètres d'épaisseur. Elle peut aussi remplir tout le volume de la ligne gravée ou de la cavité précurseur des vias traversants.
La couche métallique peut être déposée par un procédé autocatalytique (ou « electroless ») ou par un procédé en phase vapeur (PVD ou "Physical Vapor Déposition" et CVD ou "Chemical Vapor Déposition", ALD ou « Atomic Layer Déposition » en anglais, respectivement).
Un procédé de dépôt autocatalytique du cuivre est par exemple décrit dans le document US 2007/0261594 (brevet LAM).
L'invention sera mieux comprise à la lecture de la description de l'exemple non limitatif suivant qui a été réalisé à l'échelle du laboratoire.
Sauf indication contraire, cet exemple a été réalisé dans des conditions normales de température et de pression (environ 25°C sous environ 1 atm) à l'air ambiant, et les réactifs utilisés ont été directement obtenus dans le commerce sans purification supplémentaire.
Les substrats de silicium utilisés dans cet exemple présentaient des valeurs de résistivité comprises entre 1 et 100 Ω.αη. Exemple
A-Préparation d'un film de poly-4-vinylpyridine (P4VP) sur un substrat plan silicium dopé P.
Substrat :
Le substrat utilisé dans cet exemple est un coupon de silicium dopé P de
4 cm de côté (4 x 4 cm) et de 750 pm d'épaisseur ayant une résistivité de 20 Ω.αη.
Solution :
La solution d'électrogreffage mise en œuvre dans cet exemple est une solution aqueuse préparée en introduisant 5 ml de 4-vinylpyridine (4-VP ; 4,5.10" 2 mol) dans 95 ml d'HCI 1 M, puis en ajoutant au mélange ainsi constitué 236 mg de 4-nitrobenzène diazonium tétrafluoroborate (DN02 ; 1.10"3 mol).
La solution a été dégazée pendant 10 minutes préalablement à son utilisation, par un flux d'argon.
Protocole :
Pour réaliser l'électrogreffage sur le substrat de silicium on a utilisé un système composé :
- d'un porte échantillon équipé de moyens de mise en rotation à vitesse prédéterminée et conformé pour supporter le substrat, l'ensemble ainsi constitué étant destiné à servir d'électrode de travail ;
- d'une feuille de carbone destinée à servir de contre électrode ;
- d'une alimentation électrique stabilisée et d'un dispositif de mise en contact électrique
- d'une source lumineuse (lampe halogène, 150 W) placée devant l'échantillon de silicium dopé P, de façon à obtenir le maximum d'intensité lumineuse sur la surface de l'échantillon. La lampe est placée pour cela à une distance d'environ 10 cm de la surface de l'échantillon. L'échantillon est éclairé pendant toute la durée de l'expérience. L'électrogreffage de la P4VP sur la surface du substrat de silicium a été réalisé en imposant au substrat, préalablement mis en rotation à une vitesse de 40 à 100 tr.min 1 (60 tr.min"1 dans l'exemple), un protocole électrochimique "potentio-pulsé" pendant une durée prédéterminée de l'ordre de 10 à 30 minutes (15 minutes dans l'exemple), avec :
- une période totale P comprise entre 0,01 et 2 secondes (0,220 seconde dans l'exemple) ; - un temps de polarisation Ton compris entre 0,01 et 1 seconde (0,02 seconde dans l'exemple) durant lequel une différence de potentiel de 1 V à 10 V est imposée à la surface du substrat (potentiel cathodique de -19 V dans l'exemple) ; et
- un temps de repos à potentiel nul noté Toff d'une durée comprise entre
0,01 et 1 seconde (0,200 seconde dans l'exemple).
La durée de cette étape d'électrogreffage dépend, comme on le comprend, de l'épaisseur souhaitée de la couche isolante de polymère. Cette durée peut être facilement déterminée par l'homme du métier, la croissance de la couche étant fonction de la différence de potentiel appliquée.
Dans les conditions précitées, on a obtenu une couche de polymère (P4VP) présentant une épaisseur de 200 nanomètres.
Une fois l'électrogreffage terminé, l'échantillon a été rincé plusieurs fois à l'eau avant d'être séché sous courant d'argon puis à l'étuve sous atmosphère inerte pendant 10 min (250°C).
Caractérisations :
Une analyse en microscopie électronique à balayage (MEB) permet de visualiser la présence d'un film homogène de polymère sur la surface de l'échantillon de silicium dopé P.
B-Dépôt de cuiyre et vérification des propriétés barrières à la diffusion du cuiyre du film de P4VP :
On a réalisé le dépôt de 200 nm de cuivre par PVD, sur le substrat recouvert de P4VP réalisé précédemment.
Après avoir placé l'échantillon à une température de 400°C pendant 2 heures, on a observé que la structure du polymère n'est pas dégradée (la perte de masse de l'échantillon est inférieure à 1% en poids), et que le cuivre n'a pas migré dans toute l'épaisseur du polymère. Pour cela nous avons effectué une analyse ToF-SIMS en profondeur afin d'observé la présence ou non de cuivre au sein du polymère. L'analyse a été effectuée après polissage, en analysant par la face arrière l'échantillon. La figure 1 montre le profil des éléments constituant l'échantillon, à savoir le polymère P4VP (Carbone C) et le cuivre (Cu). On observe des interfaces bien distinctes entre le cuivre et le polymère traduisant une très faible interpénétration des deux matériaux. Le spectre obtenu est présenté à la Figure 1. On trouve des traces de cuivre uniquement dans les 10 nm supérieurs du film de P4VP.
Des tests électriques ont été également effectués sur l'échantillon P4VP- Cu avant et après recuit à 400°C pendant 2 heures. La tension de claquage de l'isolant P4VP a été mesurée en prenant contact à l'aide d'une goutte de mercure sur un plot de cuivre déposé sur la surface de la P4VP. Les résultats obtenus sont résumés sur la figure 2.
Une faible diminution de la tension de claquage (1,3 MV/cm) est observée traduisant une très faible pénétration du cuivre dans la couche de polymère.
Le film de P4VP peut donc être utilisé dans des dispositifs semi-conducteurs pour sa propriété de résistance à la diffusion des ions cuivre.

Claims

REVENDICATIONS
1. Dispositif comprenant un substrat semi-conducteur ou conducteur doté de structures d'interconnections ou de vias traversants, dans lequel la surface des structures du substrat semi-conducteur est recouverte d'une couche de polymère organique, elle-même recouverte et en contact avec une couche de cuivre métallique,
caractérisé en ce que la couche de polymère remplit à la fois
- la fonction d'isolant électrique entre le semi-conducteur et la couche métallique, et
- la fonction de barrière à la migration, vers le substrat semi-conducteur, des ions métalliques provenant de la couche métallique,
caractérisé en ce que le dispositif ne comprend pas une couche d'un matériau de nature métallique formant barrière à la migration, vers le substrat semi- conducteur, des ions métalliques provenant de la couche métallique, et
caractérisé en ce que le polymère organique est obtenu à partir d'un monomère vinylique comportant un ou plusieurs groupements fonctionnels non polymérisables susceptibles de se lier par liaisons ionique, hydrogène ou de Van der Waals à des ions cuivre provenant de la couche métallique.
2. Dispositif selon la revendication 1, caractérisé en ce que la couche d'un matériau de nature métallique formant barrière comprend un métal choisi dans le groupe constitué par le tantale, le titane, le nickel et le cobalt.
3. Dispositif selon la revendication 1, caractérisé en ce que la couche d'un matériau de nature métallique formant barrière est constituée de tantale (Ta), titane (Ti), nickel (Ni), cobalt (Co), alliage nickel-tungstène (NiW), alliage cobalt- tungstène (CoW), alliage nickel-bore (NiB), alliage cobalt-bore (CoB), alliage nickel-phosphore (NiP), alliage cobalt-phosphore (CoP), nitrure de tantale (TaN), nitrure de titane (TiN), alliage titane-tungstène (TiW), nitrure-carbure de tungstène (WCN), ou de la combinaison de ces matériaux.
4. Dispositif selon la revendication 1, caractérisé en ce que le polymère organique est obtenu à partir d'un monomère vinylique comportant un ou plusieurs groupements fonctionnels non polymérisables choisis dans le groupe constitué des groupements aminé primaire, aminé secondaire, énamine, alcool, thiol, acide carboxylique, hétérocyclique aromatique et hétérocyclique non aromatique.
5. Dispositif selon la revendication 1, caractérisé en ce que le polymère organique est lié au substrat semi-conducteur par des liaisons covalentes.
6. Dispositif selon la revendication 1, caractérisé en ce que le polymère organique est réticulé et stable à haute température.
7. Dispositif selon la revendication 1, caractérisé en ce que le polymère organique est le polymère est obtenu par polymérisation de la vinylpyridine.
8. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend des structures de vias traversants et que les parois des structures du substrat semiconducteur sont recouvertes d'une couche de polymère organique de poly-4- vinylpyridine d'une épaisseur comprise entre 100 et 400 nanomètres, la couche en poly-4-vinylpyridine étant elle-même recouverte d'une couche de cuivre constituant une couche de germination de moins de 100 nm d'épaisseur ou une couche de remplissage du volume desdites structures.
9. Procédé de fabrication d'un dispositif selon la revendication 1, qui comprend les étapes suivantes :
- le revêtement du substrat par une couche de polymère organique formant un film isolant électrique,
- le revêtement de la couche de polymère organique par une couche métallique de cuivre conductrice de l'électricité qui vient en contact avec la .
10. Procédé selon la revendication 9, caractérisé en ce que la couche de polymère organique est déposée sur le substrat semi-conducteur par électrogreffage ou par enduction centrifuge (ou « spin coating »).
11. Procédé selon la revendication 9, caractérisée en ce que la couche métallique est déposée par un procédé autocatalytique (ou « electroless ) ou en phase vapeur (PVD, CVD, ALD).
PCT/FR2013/052750 2012-11-15 2013-11-15 Dispositif semi-conducteur et son procede de fabrication WO2014076431A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261726967P 2012-11-15 2012-11-15
US61/726,967 2012-11-15

Publications (2)

Publication Number Publication Date
WO2014076431A2 true WO2014076431A2 (fr) 2014-05-22
WO2014076431A3 WO2014076431A3 (fr) 2014-11-20

Family

ID=49725150

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2013/052750 WO2014076431A2 (fr) 2012-11-15 2013-11-15 Dispositif semi-conducteur et son procede de fabrication

Country Status (2)

Country Link
TW (1) TW201428923A (fr)
WO (1) WO2014076431A2 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070261594A1 (en) 2006-05-11 2007-11-15 Lam Research Corporation Plating solution for electroless deposition of copper
FR2933425A1 (fr) 2008-07-01 2010-01-08 Alchimer Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884016B2 (en) * 2009-02-12 2011-02-08 Asm International, N.V. Liner materials and related processes for 3-D integration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070261594A1 (en) 2006-05-11 2007-11-15 Lam Research Corporation Plating solution for electroless deposition of copper
FR2933425A1 (fr) 2008-07-01 2010-01-08 Alchimer Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants

Also Published As

Publication number Publication date
WO2014076431A3 (fr) 2014-11-20
TW201428923A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
CA2728498C (fr) Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
EP1937875B1 (fr) Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal
EP1927129B1 (fr) Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal
EP1602128B1 (fr) Procede de revetement d une surface, fabrication d'interconnexions en microelectronique utilisant ce procede, et circuits integres
EP2898121B1 (fr) Electrolyte et procédé d'électrodéposition de cuivre sur une couche barrière
CA2721841C (fr) Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
KR101914538B1 (ko) 반전도성 고체 기판 상에 니켈 또는 코발트 기반의 금속층을 증착시키는 방법 및 상기 방법을 적용하기 위한 키트
EP1543080B1 (fr) Procede de garniture d une surface par un film organique
FR2935713A1 (fr) Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede
WO2017060656A2 (fr) Procede de greffage de film mince polymerique sur substrat et procede de metallisation de ce film mince
WO2014076431A2 (fr) Dispositif semi-conducteur et son procede de fabrication
FR2949121A1 (fr) Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.
FR3045674A1 (fr) Procede de metallisation d'un substrat semi-conducteur avec du cuivre mettant en oeuvre un siliciure de cobalt ou de nickel
FR2945665A1 (fr) Procede de revetement d'un substrat semi-conducteur par electrodeposition.
FR3119848A1 (fr) Electrolyte et Procédé d’électrodéposition de cobalt
FR2961220A1 (fr) Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
WO2015147620A1 (fr) Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d
FR3124197A1 (fr) Electrolyte et procédé d'électrodéposition de cobalt et de graphène
WO2015082828A1 (fr) Dispositif semi-conducteur mesa et procede de fabrication

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13802083

Country of ref document: EP

Kind code of ref document: A2

122 Ep: pct application non-entry in european phase

Ref document number: 13802083

Country of ref document: EP

Kind code of ref document: A2