WO2014065031A1 - バランサ回路およびこれを用いたバッテリユニット - Google Patents

バランサ回路およびこれを用いたバッテリユニット Download PDF

Info

Publication number
WO2014065031A1
WO2014065031A1 PCT/JP2013/074299 JP2013074299W WO2014065031A1 WO 2014065031 A1 WO2014065031 A1 WO 2014065031A1 JP 2013074299 W JP2013074299 W JP 2013074299W WO 2014065031 A1 WO2014065031 A1 WO 2014065031A1
Authority
WO
WIPO (PCT)
Prior art keywords
state
balancer circuit
capacitive element
balance
voltage
Prior art date
Application number
PCT/JP2013/074299
Other languages
English (en)
French (fr)
Inventor
健介 馬場
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201380055727.3A priority Critical patent/CN104756355A/zh
Priority to US14/432,259 priority patent/US20150244189A1/en
Priority to JP2014543183A priority patent/JP5964982B2/ja
Publication of WO2014065031A1 publication Critical patent/WO2014065031A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014Circuits for equalisation of charge between batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/42Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/4207Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells for several batteries or cells simultaneously or sequentially
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014Circuits for equalisation of charge between batteries
    • H02J7/0016Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00Secondary cells; Manufacture thereof
    • H01M10/42Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Definitions

  • the present invention relates to a balancer circuit that corrects a balance state between secondary batteries and a battery unit using the balancer circuit.
  • large-scale power storage systems using storage batteries have been developed.
  • the development of large-scale power storage systems is carried out for the purpose of, for example, peak shifts due to recent tight power demand, means as a backup power source in an emergency, or stable use of unstable environmental energy such as solar power generation. ing.
  • a battery pack is configured by using a plurality of single cells in which medium-sized single cells of about 10 Ah to 20 Ah are combined in series or in parallel, and this battery pack is used in a power storage system.
  • FIG. 5 shows a configuration example of a battery unit provided with such a balancer circuit.
  • the battery unit 101 shown in FIG. 5 includes a battery pack 102 in which the single cells (121 to 123) are connected in series, and a balancer circuit 103 that corrects the balance state (voltage balance state) between the single cells. Yes.
  • the balancer circuit 103 includes an oscillator 131, a switch unit 132, and capacitive elements (133a, 133b).
  • the switch unit 132 is configured to switch the connection state of both ends of the capacitive element 133a between the states including the state connected to both ends of the unit cell 123 and the state connected to both ends of the unit cell 122. ing. Further, the switch unit 132 is configured to switch the connection state of both ends of the capacitive element 133b between the states including the state connected to both ends of the unit cell 122 and the state connected to both ends of the unit cell 121. Has been.
  • the balancer circuit 103 executes a switching operation for repeatedly performing the switching. Due to this switching operation, the electric charge is transferred through the capacitive elements (133a, 133b) so that the voltage variation of the single cells (121 to 123) is reduced, and the balance state between the single cells is corrected.
  • the power consumption of the balancer circuit as described above increases as the operation increases (especially as the switching operation cycle is shorter).
  • the power consumption of the balancer circuit becomes large, the self-discharge in the battery unit is accelerated correspondingly, and the function as a storage battery deteriorates.
  • the balancer circuit has a function of detecting the balance state between the single cells.
  • the present invention corrects the balance state between the secondary batteries by executing a switching operation, and can detect the balance state, and a battery including the balancer circuit The purpose is to provide units.
  • the balancer circuit according to the present invention is connected to a battery pack in which a plurality of secondary batteries are connected in series, and the connection state of the capacitive element and both ends of the capacitive element is connected to both ends of any of the secondary batteries.
  • a switch unit that switches between each state including a state that is connected to both ends of the other secondary battery, and the plurality of secondary batteries by performing a switching operation that repeatedly performs the switching
  • a balancer circuit that corrects a voltage balance state between the capacitor elements, and includes a detection unit that detects the balance state by detecting the magnitude of an overshoot component in a voltage waveform connected to the capacitive element.
  • the capacitive element is a component having a lead wire connected to an electrode of the capacitive element
  • the detection unit includes a ferrite bead core passed through the lead wire, and the lead wire And an electric wire passed through the ferrite bead core, and the balance state may be detected based on a voltage signal output from the electric wire.
  • the above configuration may be configured to control the switching operation based on the detection result of the balance state. More specifically, the above configuration may be configured such that the period of the switching operation is adjusted based on the detection result of the balance state.
  • the battery unit according to the present invention includes a battery pack in which a plurality of secondary batteries are connected in series, and a balancer circuit having the above-described configuration that corrects a voltage balance state between the plurality of secondary batteries. And According to this configuration, it is possible to enjoy the advantages of the balancer circuit configured as described above.
  • the balancer circuit according to the present invention can detect the balance state while correcting the balance state between the secondary batteries by executing the switching operation. Further, according to the battery unit of the present invention, it is possible to receive the advantages of the balancer circuit of the present invention.
  • FIG. 1 is a configuration diagram of a battery unit 1 according to the present embodiment. As shown in the figure, the battery unit 1 includes a battery pack (battery pack module) 2 and a balancer circuit 3. FIG. 2 schematically shows a part of the balancer circuit 3 mounted.
  • a battery pack battery pack module
  • FIG. 2 schematically shows a part of the balancer circuit 3 mounted.
  • the battery pack 2 has a configuration in which a plurality of single cells (21 to 23) are connected in series, and is connected to a DC power supply circuit (not shown) for charging and discharging the battery pack 2. More specifically, the positive electrode of the single battery 21 is connected to the negative electrode of the single battery 22, and the positive electrode of the single battery 22 is connected to the negative electrode of the single battery 23. The negative electrode of the single cell 21 is connected to the negative electrode P ⁇ (which is set to the ground potential) of the DC power supply circuit described above, and the positive electrode of the single cell 23 is connected to the positive electrode P + of the DC power supply circuit described above.
  • Each cell (21 to 23) is a secondary battery (for example, a lithium ion battery) that can be repeatedly charged and discharged.
  • the battery pack 2 may be fixed to the battery unit 1 or may be detachable.
  • the balancer circuit 3 includes an oscillator 31, a switch unit 32, each capacitive element (33a, 33b), each ferrite bead core (34a, 34b), an electric wire 35, an integration circuit 36, a diode 37, a mounting substrate 38, and the like. Yes.
  • the oscillator 31 continuously outputs a pulse signal S1 (a signal in which H level and L level appear alternately) toward the switch unit 32.
  • the oscillator 31 changes the frequency of the pulse signal S1 according to the control signal S2 input from the integrating circuit 36 side. How the frequency of the pulse signal S1 is changed will be apparent from the following description.
  • the switch unit 32 has switches (32a to 32c). Each switch (32a to 32c) is configured by using, for example, an FET device, and has terminals P, Q, and X.
  • Each switch (32a to 32c) has a PX connection state Sp (terminal X is connected to terminal P and terminal Q is not connected to any terminal), and QX connection state Sq (terminal X is terminal). Q can be switched between each state of a state where the terminal P is not connected to any terminal) and a non-connected state Sn (a state where none of the terminals are connected to other terminals). It is configured.
  • terminal P of the switch 32 a is connected to the positive electrode of the unit cell 23.
  • the terminal Q of the switch 32 a and the terminal P of the switch 32 b are connected to the negative electrode of the unit cell 23 and the positive electrode of the unit cell 22.
  • the terminal Q of the switch 32b and the terminal P of the switch 32c are connected to the negative electrode of the unit cell 22 and the positive electrode of the unit cell 21.
  • the terminal Q of the switch 32c is connected to the negative electrode of the unit cell 21.
  • Each capacitive element (33a, 33b) is an element having a predetermined electric capacity, for example, an electrolytic capacitor.
  • Each capacitive element (33a, 33b) is a component in which two lead wires (terminal legs) are extended from a main body portion in which both electrodes are built. These lead wires are a lead wire connected to one electrode and a lead wire connected to the other electrode.
  • Each capacitive element (33a, 33b) forms part of the balancer circuit 3 by attaching the two lead wires to the mounting substrate.
  • one end (one electrode) of the capacitive element 33a is connected to the terminal X of the switch 32a.
  • the other end (the other electrode) of the capacitive element 33a is connected to the terminal X of the switch 32b and one end (one electrode) of the capacitive element 33b.
  • the other end (the other electrode) of the capacitive element 33b is connected to the terminal X of the switch 32c.
  • the ferrite bead core 34a is passed through one of the lead wires of the capacitive element 33a (the lead wire connected to the terminal X of the switch 32a).
  • the ferrite bead core 34a is sandwiched between the main body portion of the capacitive element 33a and the mounting substrate 38.
  • the ferrite bead core 34b is passed through one of the lead wires of the capacitive element 33b (the lead wire connected to the terminal X of the switch 32b).
  • the ferrite bead core 34b is sandwiched between the main body portion of the capacitive element 33b and the mounting substrate 38.
  • the electric wire 35 is, for example, a UEW line, and is passed through the ferrite bead core 34a and the ferrite bead core 34b in this order, as shown in FIG.
  • the other end side of the electric wire 35 is U-turned and tied to the electric wire 35 itself so as not to come out of the ferrite bead core 34a.
  • the electric wire 35 is highly flexible, and the operation of passing the electric wire 35 through each ferrite bead core (34a, 34b) is easy. In this way, one lead wire of the capacitive element 33a is inserted into the ferrite bead core 34a, and the electric wire 35 is put in a state along the lead wire. Also, one lead wire of the capacitive element 33b is inserted into the ferrite bead core 34b, and the electric wire 35 is put in a state along the lead wire.
  • the integrating circuit 36 is a circuit provided on the mounting substrate 38 and includes a resistance element R and a capacitance element C.
  • An electric wire 35 is connected to one end of the resistor element R, and the other end of the resistor element R is grounded via the capacitor element C and connected to the anode of the diode 37.
  • the cathode of the diode 37 is connected to the oscillator 31.
  • the integrating circuit 36 functions to integrate the voltage signal input from the electric wire 35 and output a voltage signal corresponding to the result to the oscillator 31 via the diode 37.
  • the battery unit 1 having the above-described configuration operates so as to charge the battery pack 2 using the power received from the DC power supply circuit described above or supply the power discharged from the battery pack 2 to the DC power supply circuit. .
  • the balance circuit 3 corrects the voltage balance state between the single cells (21 to 23) (the degree of balance is good or bad, and may hereinafter be referred to as “balance state between the single cells”). To work.
  • the switch unit 32 performs a switching operation that repeats a series of operations in the following steps A to D.
  • Step A is an operation of switching the state of each switch (32a to 32c) to the unconnected state Sn. While the operation of Step A is performed and the switches (32a to 32c) are in the non-connected state Sn, the capacitors (33a, 33b) are not charged or discharged, and the capacitors (33a, 33b) are not charged. Is kept charged by a certain amount of charge.
  • Step B The operation of Step B is performed after the operation of Step A, and the state of each switch (32a to 32c) is switched to the PX connection state Sp. While the operation of Step B is performed and each switch (32a to 32c) is in the PX connection state Sp, in each capacitive element (33a, 33b) according to the voltage of the unit cell in the battery pack 2. Charges enter and exit (apparent charge transfer through the capacitive element).
  • the electric charge enters and exits the capacitive element 33a so that the voltage V3 of the unit cell 23 and the voltage between both electrodes of the capacitive element 33a are balanced.
  • the electric charge enters and exits the capacitive element 33b so that the voltage V2 of the unit cell 22 and the voltage between both electrodes of the capacitive element 33b are balanced.
  • Step C The operation of Step C is performed after the operation of Step B, and switches the state of each switch (32a to 32c) to the unconnected state Sn. While the operation of Step C is performed and the switches (32a to 32c) are in the non-connected state Sn, the capacitors (33a and 33b) are not charged or discharged, and the capacitors (33a and 33b) are not charged. Is kept charged by a certain amount of charge.
  • Step D is an operation of switching the state of each switch (32a to 32c) to the QX connection state Sq. While the operation of step D is performed and each switch (32a to 32c) is in the QX connection state Sq, according to the voltage of the unit cell in the battery pack 2, each capacitor element (33a, 33b) Charges enter and exit (apparent charge transfer through the capacitive element).
  • the electric charge in and out of the capacitive element 33a is performed so that the voltage V2 of the unit cell 22 and the voltage between both electrodes of the capacitive element 33a are balanced.
  • the electric charge enters and exits the capacitive element 33b so that the voltage V1 of the unit cell 21 and the voltage between both electrodes of the capacitive element 33b are balanced.
  • step D the operation of step A is performed.
  • steps A to D are sequentially performed in synchronization with the pulse signal S1 received from the oscillator 31 (for example, every time an H level pulse arrives). By executing the switching operation described above, the balance state between the single cells is corrected.
  • the voltage waveforms at one end of the capacitive element 33a (fixed point TP1 shown in FIG. 1) and one end of the capacitive element 33b (fixed point TP1a shown in FIG. 1) An overshoot component corresponding to the balance state is included.
  • the fixed point TP1 is an example of a location connected to the capacitive element 33a, and the fixed point TP1a can be said to be an example of a location connected to the capacitive element 33b.
  • FIG. 3 exemplifies the voltage waveform at the fixed point TP1 under the situation where the switching operation is performed.
  • FIG. 3 shows (a) a voltage waveform when the balance between the cells is good and (b) a voltage waveform when the balance between the cells is bad.
  • the illustration of the voltage waveform at the fixed point TP1a is omitted, it basically conforms to the waveform shown in FIG.
  • the timing Ta indicates the timing at which the operation of step A is performed
  • the timing Tb indicates the timing at which the operation of step B is performed
  • the timing Tc indicates the timing at which the operation of step C is performed
  • the timing Td indicates the step.
  • the timing at which operation D is performed is shown.
  • the switching operation is an operation in which a series of operations of Steps A to D are repeated with a period Pe.
  • the balance between the single cells is poor, that is, when the voltage variation between the single cells (21 to 23) is large, as shown in FIG. 3B, the fixed point TP1 (or the fixed point TP1a)
  • the overshoot component in the voltage waveform increases.
  • the overshoot component shown in the example of FIG. 3 occurs when the operation of Step B is performed.
  • the balance between the single cells is good, that is, when the voltage variation between the single cells (21 to 23) is relatively small, as shown in FIG. The shoot component is very small.
  • the balancer circuit 3 has a function of detecting the balance state between the single cells using this phenomenon. That is, the balancer circuit 3 has a function of detecting the magnitude of the overshoot component in the voltage waveform at the fixed point TP1 (or the fixed point TP1a) as an index of the balance state between the single cells.
  • each ferrite bead core (34a, 34b), electric wire 35, and integrating circuit 36 This function is mainly realized by each ferrite bead core (34a, 34b), electric wire 35, and integrating circuit 36. That is, the ferrite bead core 34 a causes electromagnetic induction corresponding to the overshoot component in the voltage waveform at the fixed point TP 1, and spatially induces this overshoot component to the electric wire 35. Further, the ferrite bead core 34 b generates electromagnetic induction corresponding to the overshoot component in the voltage waveform at the fixed point TP1 a, and spatially induces this overshoot component to the electric wire 35.
  • the overshoot component in the voltage waveform of the fixed point TP1 (or the fixed point TP1a) is detected. That is, when the voltage waveform at the fixed point TP1 (or the fixed point TP1a) is in the state shown in FIG. 4A, the voltage waveform in the electric wire 35 (voltage waveform at the fixed point TP2 shown in FIG. 1) is shown in FIG. Thus, the voltage waveform represents the result of the detection.
  • the integration circuit 36 When a signal having such a voltage waveform is input to the integration circuit 36, the integration circuit 36 outputs a voltage signal obtained by integrating the signal. That is, the voltage waveform output from the integration circuit 36 (voltage waveform at the fixed point TP3 shown in FIG. 1) is a voltage waveform of the DC voltage obtained by the integration, as illustrated in FIG. 4C.
  • the magnitude of this DC voltage reflects the magnitude of the overshoot component in the voltage waveform at the fixed point TP1 (or fixed point TP1a). That is, the smaller the overshoot component (the better the balance between the cells), the smaller the DC voltage, and the greater the overshoot component (the worse the balance between the cells), the greater the DC voltage.
  • the balancer circuit 3 can easily detect the balance state between the single cells by obtaining the voltage waveform of the DC voltage.
  • the voltage waveform signal at the fixed point TP3 is input to the oscillator 31 as the control signal S2.
  • the oscillator 31 changes the frequency of the pulse signal S1 according to the voltage value of the control signal S2. More specifically, the higher the voltage value of the control signal S2 (that is, the better the balance between the single cells), the lower the frequency of the pulse signal S1, and the lower the voltage value of the control signal S2 (that is, the single cell). The worse the balance between them), the higher the frequency of the pulse signal S1.
  • the specific form of the frequency change is not particularly limited.
  • the frequency of the pulse signal S1 may be changed depending on whether or not the voltage value of the control signal S2 exceeds a predetermined threshold, and the pulse signal S1 may be changed according to the voltage value of the control signal S2.
  • the frequency may be changed in an analog manner.
  • the higher the frequency of the pulse signal S1 the shorter the period Pe of the switching operation performed by the switch unit 32 (the higher the operating frequency). Therefore, the balance state of the single cells is corrected more frequently, and accordingly, the balance state can be improved quickly and sufficiently.
  • the lower the frequency of the pulse signal S1 the longer the period Pe of the switching operation performed by the switch unit 32. Therefore, although the frequency of the correction is low, the power consumption required for the switching operation can be reduced accordingly.
  • the balancer circuit 3 efficiently executes the correction of the balance state between the single cells.
  • the balancer circuit 3 shortens the period Pe of the switching operation when the balance state between the single cells is relatively bad, so that the balance state is improved quickly and sufficiently.
  • the balancer circuit 3 increases the period Pe of the switching operation to suppress power consumption required for the switching operation.
  • the balancer circuit 3 only increases the period Pe of the switching operation as described above, and does not stop the switching operation. Therefore, means for restarting the switching operation when the balance state between the single cells deteriorates is unnecessary.
  • the balance state between the single cells even if the balance state between the single cells is once improved, there may be a situation where the balance state between the single cells deteriorates due to variations in the charge / discharge waveform during subsequent charge / discharge. If the specification is such that the switching operation is stopped when the balance between the cells is good, in order to maintain the balance between the cells properly even in such a case, the balance between the cells A separate means is required to restart the switching operation when it deteriorates.
  • the means there are means for detecting the start of charging and discharging, and means for starting the switching operation in accordance with the detection result.
  • the switching operation is continued even when the balance state between the single cells is good, and when the balance state between the single cells deteriorates, the voltage of the control signal S2 The value automatically increases. Since the balancer circuit 3 can automatically shorten the period Pe of the switching operation by utilizing this phenomenon, the balancer circuit 3 does not require another external control trigger signal or the like and corrects the balance state between the cells. It is possible to activate the operation.
  • the balancer circuit 3 of the present embodiment is connected to the battery pack 2 in which a plurality of single cells (21 to 23) are connected in series, and each capacitor element (33a, 33b) and the switch unit 32 are connected to each other. I have.
  • the switch unit 32 switches the connection state of both ends of the capacitive element 33a between the states including the state connected to both ends of the unit cell 23 and the state connected to both ends of the unit cell 22, and The connection state of both ends is switched between each state including a state where both ends of the unit cell 22 are connected and a state where both ends of the unit cell 21 are connected.
  • the balancer circuit 3 is configured to correct the balance state of each unit cell by executing a switching operation that repeatedly performs such switching.
  • the balancer circuit 3 detects the balance state between the single cells by detecting the magnitude of the overshoot component in the voltage waveform of the fixed point TP1 connected to the capacitive element 33a (or the fixed point TP1a connected to the capacitive element 33b). Part (detection part). Therefore, according to the balancer circuit 3, it is possible to detect the balance state while correcting the balance state between the single cells by executing the switching operation.
  • the balancer circuit 3 controls the switching operation based on the detection result of the balance state between the single cells. More specifically, the balancer circuit 3 adjusts the cycle of the switching operation based on the detection result of the balance state between the single cells. As a result, the balancer circuit 3 efficiently performs the correction of the balance state between the single cells. In addition, you may make it utilize the detection result of the balance state between each single cell for other various uses.
  • the configuration of the balancer circuit 3 of this embodiment can be realized with relatively few modifications based on the configuration of the conventional balancer circuit (see FIG. 5). Therefore, it is relatively easy to modify such a conventional balancer circuit so as to have the configuration of the present embodiment, and thereby, it is possible to exhibit the same effect as that of the present embodiment.
  • the balancer circuit 3 of the present embodiment corresponds to a battery pack in which three unit cells are connected in series as an example, but a battery pack in which two unit cells (secondary cells) are connected in series.
  • the battery pack may be a battery pack in which four or more single cells (secondary batteries) are connected in series. In any case, it can be handled by appropriately setting the configuration of the switch unit 32, the number of capacitative elements and ferrite bead cores according to the number of single cells (secondary cells) in the battery pack. is there.
  • the switching operation in the present embodiment is an operation in which a series of operations of Steps A to D are repeated.
  • the switching operation may be an operation in which the operations in Steps A and C described above are not performed, and the operations in Step B and Step D are alternately repeated.
  • the present invention can be used for a battery unit or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

 複数の二次電池を直列に接続させたバッテリパックに接続され、容量素子と、前記容量素子の両端の接続状態を、何れかの前記二次電池の両端に接続させた状態および他の前記二次電池の両端に接続させた状態を含む各状態、の間で切替えるスイッチ部と、を備え、前記切替を繰返し行うスイッチング動作の実行により、前記複数の二次電池間の電圧のバランス状態を補正するバランサ回路であって、前記容量素子に繋がる箇所の電圧波形におけるオーバーシュート成分の大きさ検出することにより、前記バランス状態を検出する検出部を備えたバランサ回路とする。

Description

バランサ回路およびこれを用いたバッテリユニット
 本発明は、各二次電池間のバランス状態を補正するバランサ回路、およびこれを用いたバッテリユニットに関する。
 近年、蓄電池を用いた大型蓄電システムの開発が行われている。大型蓄電システムの開発は、例えば、昨今の電力需要の逼迫によるピークシフト、緊急時のバックアップ電源としての手段、或いは、太陽光発電をはじめとする不安定な環境エネルギーの安定利用を目的として行われている。
 このような種類の蓄電システムに用いられるバッテリとして、従来では鉛蓄電池が採用されていた。しかし近年では、小型、省体積、および省重量にメリットのある、リチウムイオン電池の採用が活発となっている。
 リチウムイオン電池を用いた蓄電システムにおいては、一つの単電池(二次電池)で大容量を確保する事は、製造上や安全上の理由から困難である場合が多い。そのため一般的に、10Ah~20Ah程度の中型単電池を直列や並列に組み合わせた複数の単電池を用いてバッテリパックが構成され、このバッテリパックが蓄電システムに用いられる。
 一方で、複数のリチウムイオン電池を用いると、どうしても各単電池間に若干の特性ばらつきが発生する。そのため、各単電池間の電圧や容量差を補正する事を目的として、バランサ回路が用いられることもある。図5に、このようなバランサ回路が設けられたバッテリユニットの構成例を示す。
 図5に示すバッテリユニット101は、各単電池(121~123)を直列に接続させたバッテリパック102と、各単電池間のバランス状態(電圧のバランス状態)を補正するバランサ回路103を備えている。またバランサ回路103は、発振器131、スイッチ部132、および各容量素子(133a、133b)を有している。
 スイッチ部132は、容量素子133aの両端の接続状態を、単電池123の両端に接続させた状態と単電池122の両端に接続させた状態とを含む各状態の間で、切替えるように構成されている。またスイッチ部132は、容量素子133bの両端の接続状態を、単電池122の両端に接続させた状態と単電池121の両端に接続させた状態とを含む各状態の間で、切替えるように構成されている。
 バランサ回路103は、当該切替を繰返し行うスイッチング動作を実行する。このスイッチング動作により、各単電池(121~123)の電圧のバラつきが小さくなるように、各容量素子(133a、133b)を介した電荷の移動が行われ、単電池間のバランス状態が補正される。
特開2010-166800号公報
 上述したようなバランサ回路の消費電力は、その動作が多くなるほど(特に、スイッチング動作の周期が短いほど)増大することになる。バランサ回路の消費電力が大きくなると、その分、バッテリユニットでの自己放電が加速されてしまい、蓄電池としての機能が劣化するといった不具合が生じる。
 このような不具合を極力抑えるため、単電池間のバランス状態に応じてスイッチング動作を制御することが考えられる。一例を挙げれば、単電池間のバランス状態が比較的良いとき(バランス状態の補正の必要性が小さいとき)には、スイッチング動作が停止、或いは長い周期で(つまり緩やかに)行われるようにし、バランサ回路の消費電力を抑えることが考えられる。
 このような事情からバランサ回路は、各単電池間のバランス状態を検出する機能を有することが望ましい。本発明は上述した問題に鑑み、スイッチング動作の実行により各二次電池間のバランス状態を補正するものでありながら、当該バランス状態を検出することが可能となるバランサ回路、およびこれを備えたバッテリユニットの提供を目的とする。
 本発明に係るバランサ回路は、複数の二次電池を直列に接続させたバッテリパックに接続され、容量素子と、前記容量素子の両端の接続状態を、何れかの前記二次電池の両端に接続させた状態および他の前記二次電池の両端に接続させた状態を含む各状態、の間で切替えるスイッチ部と、を備え、前記切替を繰返し行うスイッチング動作の実行により、前記複数の二次電池間の電圧のバランス状態を補正するバランサ回路であって、前記容量素子に繋がる箇所の電圧波形におけるオーバーシュート成分の大きさ検出することにより、前記バランス状態を検出する検出部を備えた構成とする。
 本構成によれば、スイッチング動作の実行により各二次電池間のバランス状態(バランスの良し悪しの度合)を補正するものでありながら、当該バランス状態を検出することが可能となる。
 また上記構成としてより具体的には、前記容量素子は、該容量素子の電極に繋がるリード線を有する部品であり、前記検出部は、前記リード線に通されたフェライトビーズコアと、前記リード線とともに前記フェライトビーズコアに通された電線と、を有し、前記電線から出力される電圧信号に基づいて、前記バランス状態を検出する構成としてもよい。
 また上記構成としてより具体的には、前記バランス状態の検出結果に基づいて、前記スイッチング動作を制御する構成としてもよい。また上記構成としてより具体的には、前記バランス状態の検出結果に基づいて、前記スイッチング動作の周期を調節する構成としてもよい。
 また本発明に係るバッテリユニットは、複数の二次電池を直列に接続させたバッテリパックと、該複数の二次電池間の電圧のバランス状態を補正する上記構成のバランサ回路と、を備えた構成とする。本構成によれば、上記構成のバランサ回路の利点を享受することが可能となる。
 本発明に係るバランサ回路によれば、スイッチング動作の実行により各二次電池間のバランス状態を補正するものでありながら、当該バランス状態を検出することが可能となる。また本発明に係るバッテリユニットによれば、本発明に係るバランサ回路の利点を享受することが可能となる。
本実施形態に係るバッテリユニットの構成図である。 本実施形態に係るバランサ回路の一部の実装形態に関する説明図である。 定点TP1における電圧波形を示すグラフである。 オーバーシュート成分の大きさの検出に関する説明図である。 従来例に係るバッテリユニットの構成図である。
 本発明の実施形態について、各図面を参照しながら以下に説明する。
[バッテリユニットの構成]
 図1は、本実施形態に係るバッテリユニット1の構成図である。本図に示すようにバッテリユニット1は、バッテリパック(バッテリパックモジュール)2、およびバランサ回路3を備えている。また図2は、バランサ回路3の一部の実装形態を、模式的に示している。
 バッテリパック2は、複数の単電池(21~23)を直列に接続させた形態となっており、バッテリパック2の充電や放電を行うための直流電源回路(不図示)に接続される。より具体的には、単電池21の正極が単電池22の負極に接続され、単電池22の正極が単電池23の負極に接続されている。そして単電池21の負極は、上述した直流電源回路の負極P-(接地電位とされる)に接続され、単電池23の正極は、上述した直流電源回路の正極P+に接続される。
 各単電池(21~23)は、繰返し充放電が可能である二次電池(例えば、リチウムイオン電池)である。バッテリパック2は、バッテリユニット1に固定的に設けられていても良く、着脱自在となっていても良い。
 バランサ回路3は、発振器31、スイッチ部32、各容量素子(33a、33b)、各フェライトビーズコア(34a、34b)、電線35、積分回路36、ダイオード37、および実装基板38等を有している。
 発振器31は、スイッチ部32に向けてパルス信号S1(HレベルとLレベルが交互に現れる信号)を継続的に出力する。また発振器31は、積分回路36側から入力される制御信号S2に応じて、パルス信号S1の周波数を変更させるようになっている。パルス信号S1の周波数がどのように変更されるかについては、後述の説明により明らかとなる。
 スイッチ部32は、各スイッチ(32a~32c)を有している。また各スイッチ(32a~32c)は、例えばFETデバイスを用いて構成されており、端子P、端子Q、および端子Xの各端子を有している。
 そして各スイッチ(32a~32c)は、P-X接続状態Sp(端子Xが端子Pに接続し、端子Qは何れの端子にも接続されない状態)、Q-X接続状態Sq(端子Xが端子Qに接続し、端子Pは何れの端子にも接続されない状態)、および非接続状態Sn(何れの端子も、他の端子に接続されない状態)の各状態の間で、切替わることが出来るように構成されている。
 なおスイッチ32aの端子Pは、単電池23の正極に接続される。またスイッチ32aの端子Qおよびスイッチ32bの端子Pは、単電池23の負極と単電池22の正極に接続される。またスイッチ32bの端子Qおよびスイッチ32cの端子Pは、単電池22の負極と単電池21の正極に接続される。またスイッチ32cの端子Qは、単電池21の負極に接続される。
 各容量素子(33a、33b)は、所定の電気容量を有する素子であり、例えば電解コンデンサである。また各容量素子(33a、33b)は、その両電極が内蔵された本体部分から2本のリード線(端子足部)が伸びた形態の部品である。これらのリード線は、一方の電極に繋がるリード線、および他方の電極に繋がるリード線である。各容量素子(33a、33b)は、当該2本のリード線が実装基板38に取付けられることにより、バランサ回路3の一部を形成している。
 なお容量素子33aの一端(一方の電極)は、スイッチ32aの端子Xに接続されている。また容量素子33aの他端(他方の電極)は、スイッチ32bの端子Xおよび容量素子33bの一端(一方の電極)に接続されている。また容量素子33bの他端(他方の電極)は、スイッチ32cの端子Xに接続されている。
 フェライトビーズコア34aは、図2に示すように、容量素子33aが有するリード線の一方(スイッチ32aの端子Xに繋がる方のリード線)に通されている。フェライトビーズコア34aは、容量素子33aの本体部分と実装基板38の間に挟まれた状態となっている。
 またフェライトビーズコア34bは、図2に示すように、容量素子33bが有するリード線の一方(スイッチ32bの端子Xに繋がる方のリード線)に通されている。フェライトビーズコア34bは、容量素子33bの本体部分と実装基板38の間に挟まれた状態となっている。
 電線35は例えばUEW線であり、図2に示すように、フェライトビーズコア34aとフェライトビーズコア34bに順に通され、その先端が積分回路36に接続固定されている。電線35の他方の先端側は、フェライトビーズコア34aから抜けないように、Uターンさせて電線35自身に括り付けられている。
 なお電線35は柔軟性が高く、電線35を各フェライトビーズコア(34a、34b)に通す作業は容易である。このようにして、容量素子33aの一方のリード線はフェライトビーズコア34aに挿入され、当該リード線に沿う格好で電線35を這わせた状態となる。また容量素子33bの一方のリード線はフェライトビーズコア34bに挿入され、当該リード線に沿う格好で電線35を這わせた状態となる。
 積分回路36は、実装基板38に設けられた回路であり、抵抗素子Rおよび容量素子Cを有している。抵抗素子Rの一端には電線35が接続され、抵抗素子Rの他端は、容量素子Cを介して接地されているとともに、ダイオード37のアノードに接続されている。またダイオード37のカソードは、発振器31に接続されている。これにより積分回路36は、電線35から入力された電圧信号を積分し、その結果に応じた電圧信号を、ダイオード37を介して発振器31へ出力するように機能する。
 上述した構成のバッテリユニット1は、先述した直流電源回路から受ける電力を用いてバッテリパック2を充電させたり、バッテリパック2から放電される電力を当該直流電源回路へ供給したりするように動作する。そしてバランス回路3は、各単電池(21~23)の間における電圧のバランス状態(バランスの良し悪しの度合であり、以下、「単電池間のバランス状態」と称することがある)を補正するように動作する。
[バランス回路の動作]
 次にバランス回路3の動作について、より詳細に説明する。スイッチ部32は、以下のステップA~Dの一連の動作を繰返すスイッチング動作を実行する。
 ステップAの動作は、各スイッチ(32a~32c)の状態を非接続状態Snに切替える動作である。ステップAの動作が行われて各スイッチ(32a~32c)が非接続状態Snとなっている間、各容量素子(33a、33b)の充電や放電は行われず、各容量素子(33a、33b)は、ある量の電荷が充電された状態に維持される。
 ステップBの動作は、ステップAの動作の次に行われ、各スイッチ(32a~32c)の状態をP-X接続状態Spに切替える動作である。ステップBの動作が行われて各スイッチ(32a~32c)がP-X接続状態Spとなっている間、バッテリパック2内の単電池の電圧に応じて、各容量素子(33a、33b)における電荷の出入り(容量素子を介した見掛け上の電荷の移動)が行われる。
 より具体的には、単電池23の電圧V3と容量素子33aの両電極間の電圧とがバランスするように、容量素子33aにおける電荷の出入りが行われる。また単電池22の電圧V2と容量素子33bの両電極間の電圧とがバランスするように、容量素子33bにおける電荷の出入りが行われる。
 ステップCの動作は、ステップBの動作の次に行われ、各スイッチ(32a~32c)の状態を非接続状態Snに切替える動作である。ステップCの動作が行われて各スイッチ(32a~32c)が非接続状態Snとなっている間、各容量素子(33a、33b)の充電や放電は行われず、各容量素子(33a、33b)は、ある量の電荷が充電された状態に維持される。
 ステップDの動作は、各スイッチ(32a~32c)の状態をQ-X接続状態Sqに切替える動作である。ステップDの動作が行われて各スイッチ(32a~32c)がQ-X接続状態Sqとなっている間、バッテリパック2内の単電池の電圧に応じて、各容量素子(33a、33b)における電荷の出入り(容量素子を介した見掛け上の電荷の移動)が行われる。
 より具体的には、単電池22の電圧V2と容量素子33aの両電極間の電圧とがバランスするように、容量素子33aにおける電荷の出入りが行われる。また単電池21の電圧V1と容量素子33bの両電極間の電圧とがバランスするように、容量素子33bにおける電荷の出入りが行われる。ステップDの動作の次には、ステップAの動作が行われることになる。
 なおステップA~Dの各動作は、発振器31から受けるパルス信号S1に同期して(例えば、Hレベルのパルスが到来する度に)順に行われる。上述した内容のスイッチング動作が実行されることにより、単電池間のバランス状態が補正されることとなる。
 また当該スイッチング動作が行われている状況下において、容量素子33aの一端(図1に示す定点TP1)や容量素子33bの一端(図1に示す定点TP1a)の電圧波形には、単電池間のバランス状態に応じたオーバーシュート成分が含まれることになる。なお定点TP1は、容量素子33aに繋がる箇所の一例であり、定点TP1aは、容量素子33bに繋がる箇所の一例と言える。
 図3は、当該スイッチング動作が行われている状況下における、定点TP1の電圧波形を例示したものである。図3においては、(a)単電池間のバランス状態が良好である場合の電圧波形と、(b)単電池間のバランス状態が悪い場合の電圧波形が、それぞれ示されている。なお定点TP1aの電圧波形については図示を省略するが、基本的には図3に示す波形に準じたものとなる。
 図3において、タイミングTaはステップAの動作が行われるタイミングを示し、タイミングTbはステップBの動作が行われるタイミングを示し、タイミングTcはステップCの動作が行われるタイミングを示し、タイミングTdはステップDの動作が行われるタイミングを示している。図3に示すようにスイッチング動作は、ステップA~Dの一連の動作を、周期Peで繰返す動作となっている。
 また単電池間のバランス状態が悪い場合、つまり、各単電池(21~23)同士の電圧のばらつきが大きい場合には、図3(b)に示すように、定点TP1(或いは定点TP1a)の電圧波形におけるオーバーシュート成分が大きくなる。なお図3の例に示すオーバーシュート成分は、ステップBの動作が行われたときに生じている。一方で、単電池間のバランス状態が良い場合、つまり、各単電池(21~23)同士の電圧のばらつきが比較的小さい場合には、図3(a)に示すように、このようなオーバーシュート成分は非常に小さくなる。
 このように、定点TP1(或いは定点TP1a)の電圧波形におけるオーバーシュート成分(リンギング成分)の大きさは、単電池間のバランス状態が悪いほど大きくなる。バランサ回路3は、この現象を利用して、単電池間のバランス状態を検出する機能を有している。すなわちバランサ回路3は、定点TP1(或いは定点TP1a)の電圧波形におけるオーバーシュート成分の大きさを、単電池間のバランス状態の指標として検出する機能を有している。
 当該機能は、主に、各フェライトビーズコア(34a、34b)、電線35、および積分回路36により実現される。すなわちフェライトビーズコア34aは、定点TP1の電圧波形におけるオーバーシュート成分に応じた電磁誘導を生じさせ、このオーバーシュート成分を電線35へ空間的に誘導させる。またフェライトビーズコア34bは、定点TP1aの電圧波形におけるオーバーシュート成分に応じた電磁誘導を生じさせ、このオーバーシュート成分を電線35へ空間的に誘導させる。
 これにより、定点TP1(或いは定点TP1a)の電圧波形におけるオーバーシュート成分が検波される。つまり定点TP1(或いは定点TP1a)の電圧波形が図4(a)に示す状態であるとき、電線35における電圧波形(図1に示す定点TP2での電圧波形)は、図4(b)に示すように、当該検波の結果を表す電圧波形となる。
 このような電圧波形の信号が積分回路36に入力されると、積分回路36は、当該信号を積分して得られた電圧信号を出力する。つまり積分回路36が出力する電圧波形(図1に示す定点TP3での電圧波形)は、図4(c)に例示するように、当該積分により得られたDC電圧の電圧波形となる。
 このDC電圧の大きさは、定点TP1(或いは定点TP1a)の電圧波形におけるオーバーシュート成分の大きさを反映している。すなわち、オーバーシュート成分が小さいほど(単電池間のバランス状態が良いほど)当該DC電圧は小さく、オーバーシュート成分が大きいほど(単電池間のバランス状態が悪いほど)当該DC電圧は大きくなる。バランサ回路3は、当該DC電圧の電圧波形を得ることにより、単電池間のバランス状態を容易に検出することが可能である。
 また定点TP3での電圧波形の信号は、制御信号S2として発振器31に入力される。そして発振器31は、制御信号S2の電圧値に応じて、パルス信号S1の周波数を変更させる。より具体的には、制御信号S2の電圧値が高くなるほど(すなわち単電池間のバランス状態が良いほど)、パルス信号S1の周波数は低くされ、制御信号S2の電圧値が低くなるほど(すなわち単電池間のバランス状態が悪いほど)、パルス信号S1の周波数は高くされる。
 当該周波数の変更の具体的形態は特に限られない。例えば、制御信号S2の電圧値が所定閾値を超えているか否かに応じて、パルス信号S1の周波数が変更されるようにしても良く、制御信号S2の電圧値に応じて、パルス信号S1の周波数がアナログ的に変更されるようにしても良い。
 なおパルス信号S1の周波数が高くなるほど、スイッチ部32が行うスイッチング動作の周期Peは短くなる(動作周波数は高くなる)。そのため、単電池のバランス状態の補正はより頻繁に行われ、その分、当該バランス状態を早急かつ十分に改善させることが可能となる。一方、パルス信号S1の周波数が低くなるほど、スイッチ部32が行うスイッチング動作の周期Peは長くなる。そのため当該補正の頻度は低くなるが、その分、スイッチング動作に要する消費電力などを抑えることが可能となる。
 上述したようにパルス信号S1の周波数を変更し、スイッチング動作の周期Peを調節することによって、バランサ回路3は、単電池間のバランス状態の補正を効率的に実行する。
 すなわちバランサ回路3は、単電池間のバランス状態が比較的悪いときには、スイッチング動作の周期Peを短くし、当該バランス状態を早急かつ十分に改善させるようにする。一方でバランサ回路3は、単電池間のバランス状態が比較的良いときには、スイッチング動作の周期Peを長くし、スイッチング動作に要する消費電力などを抑えるようにする。
 またバランサ回路3は、単電池間のバランス状態が良いときであっても、上述したようにスイッチング動作の周期Peを長くするだけであり、スイッチング動作を停止させることはしない。そのため、単電池間のバランス状態が悪化したときにスイッチング動作を再度開始させるための手段は、不要となっている。
 すなわち単電池間のバランス状態が一旦良くなっても、その後に充放電を行う際の充放電波形のばらつき等により、単電池間のバランス状態が悪化する事態が生じ得る。単電池間のバランス状態が良いときにスイッチング動作を停止させる仕様になっていると、このような場合にも単電池間のバランス状態を適切に維持させるためには、単電池間のバランス状態が悪化したときにスイッチング動作を再度開始させる手段が別途必要となる。なお当該手段としては、充電開始や放電開始等を検出する手段や、この検出結果に応じてスイッチング動作を開始させる手段等が該当する。
 この点、本実施形態のバランサ回路3によれば、単電池間のバランス状態が良いときであってもスイッチング動作を継続しており、単電池間のバランス状態が悪化したときには制御信号S2の電圧値が自動的に高くなる。バランサ回路3は、この現象を利用して、スイッチング動作の周期Peを自動的に短くすることが出来るため、他の外部制御トリガ信号等を要せず、単電池間のバランス状態を補正するための動作を活性化させることが可能である。
[その他]
 以上に説明した通り、本実施形態のバランサ回路3は、複数の単電池(21~23)を直列に接続させたバッテリパック2に接続され、各容量素子(33a、33b)およびスイッチ部32を備えている。なおスイッチ部32は、容量素子33aの両端の接続状態を、単電池23の両端に接続させた状態および単電池22の両端に接続させた状態を含む各状態の間で切替え、容量素子33bの両端の接続状態を、単電池22の両端に接続させた状態および単電池21の両端に接続させた状態を含む各状態の間で切替える。バランサ回路3は、このような切替を繰返し行うスイッチング動作の実行により、各単電池のバランス状態を補正するようになっている。
 そして更にバランサ回路3は、容量素子33aに繋がる定点TP1(或いは容量素子33bに繋がる定点TP1a)の電圧波形におけるオーバーシュート成分の大きさ検出することにより、各単電池間のバランス状態を検出する機能部(検出部)を備えている。そのためバランサ回路3によれば、スイッチング動作の実行により各単電池間のバランス状態を補正するものでありながら、当該バランス状態を検出することが可能となっている。
 またバランサ回路3は、各単電池間のバランス状態の検出結果に基づいて、スイッチング動作を制御する。より具体的には、バランサ回路3は、各単電池間のバランス状態の検出結果に基づいて、スイッチング動作の周期を調節する。これによりバランサ回路3は、単電池間のバランス状態の補正を効率的に実行するようになっている。なお各単電池間のバランス状態の検出結果は、その他の各種用途に利用されるようにしても良い。
 また本実施形態のバランサ回路3の構成(図1を参照)は、従来のバランサ回路の構成(図5を参照)をベースとして、比較的少ない改変を行うだけで実現可能である。そのためこのような従来のバランサ回路については、本実施形態の構成となるように改変することは比較的容易であり、これにより、本実施形態と同等の効果を発揮することが可能となる。
 なお本実施形態のバランサ回路3は、一例として3個の単電池を直列に接続させたバッテリパックに対応しているが、2個の単電池(二次電池)を直列に接続させたバッテリパックに対応させても良く、4個以上の単電池(二次電池)を直列に接続させたバッテリパックに対応させても良い。何れの場合であっても、バッテリパックにおける単電池(二次電池)の個数に合わせて、スイッチ部32の構成や容量素子およびフェライトビーズコアの個数等を適切に設定することにより、対応可能である。
 また本実施形態におけるスイッチング動作は、ステップA~Dの一連の動作を繰返す動作となっているが、その主旨を逸脱しない限り他の形態となっていても構わない。一例を挙げれば、スイッチング動作は、先述したステップAおよびCの動作が行われず、ステップBの動作とステップDの動作が交互に繰返される動作であっても良い。
 また本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の技術的範囲は、上記実施形態の説明ではなく、請求の範囲によって示されるものであり、請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
 本発明は、バッテリユニット等に利用することができる。
   1      バッテリユニット
   2      バッテリパック
   21~23  単電池(二次電池)
   3      バランサ回路
   31     発振器
   32     スイッチ部
   32a~32c  スイッチ
   33a、33b  容量素子
   34a、34b  フェライトビーズコア
   35     電線
   36     積分回路
   37     ダイオード
   38     実装基板
   C      容量素子
   R      抵抗素子

Claims (5)

  1.  複数の二次電池を直列に接続させたバッテリパックに接続され、
     容量素子と、
     前記容量素子の両端の接続状態を、何れかの前記二次電池の両端に接続させた状態および他の前記二次電池の両端に接続させた状態を含む各状態、の間で切替えるスイッチ部と、を備え、
     前記切替を繰返し行うスイッチング動作の実行により、前記複数の二次電池間の電圧のバランス状態を補正するバランサ回路であって、
     前記容量素子に繋がる箇所の電圧波形におけるオーバーシュート成分の大きさ検出することにより、前記バランス状態を検出する検出部を備えたことを特徴とするバランサ回路。
  2.  前記容量素子は、該容量素子の電極に繋がるリード線を有する部品であり、
     前記検出部は、
     前記リード線に通されたフェライトビーズコアと、
     前記リード線とともに前記フェライトビーズコアに通された電線と、を有し、
     前記電線から出力される電圧信号に基づいて、前記バランス状態を検出することを特徴とする請求項1に記載のバランサ回路。
  3.  前記バランス状態の検出結果に基づいて、前記スイッチング動作を制御することを特徴とする請求項2に記載のバランサ回路。
  4.  前記バランス状態の検出結果に基づいて、前記スイッチング動作の周期を調節することを特徴とする請求項3に記載のバランサ回路。
  5.  複数の二次電池を直列に接続させたバッテリパックと、
     該複数の二次電池間の電圧のバランス状態を補正する請求項1から請求項4の何れかに記載のバランサ回路と、
     を備えたことを特徴とするバッテリユニット。
PCT/JP2013/074299 2012-10-24 2013-09-10 バランサ回路およびこれを用いたバッテリユニット WO2014065031A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380055727.3A CN104756355A (zh) 2012-10-24 2013-09-10 均衡电路和使用其的电池单元
US14/432,259 US20150244189A1 (en) 2012-10-24 2013-09-10 Balancer circuit and battery unit using same
JP2014543183A JP5964982B2 (ja) 2012-10-24 2013-09-10 バランサ回路およびこれを用いたバッテリユニット

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-234371 2012-10-24
JP2012234371 2012-10-24

Publications (1)

Publication Number Publication Date
WO2014065031A1 true WO2014065031A1 (ja) 2014-05-01

Family

ID=50544412

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/074299 WO2014065031A1 (ja) 2012-10-24 2013-09-10 バランサ回路およびこれを用いたバッテリユニット

Country Status (4)

Country Link
US (1) US20150244189A1 (ja)
JP (1) JP5964982B2 (ja)
CN (1) CN104756355A (ja)
WO (1) WO2014065031A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020241214A1 (ja) * 2019-05-27 2020-12-03 株式会社オートネットワーク技術研究所 車載用バックアップ電源装置
JP7067139B2 (ja) 2018-03-08 2022-05-16 いすゞ自動車株式会社 セルバランス制御装置およびセルバランス制御システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10447045B2 (en) * 2015-01-30 2019-10-15 Sony Corporation Power control device, power control method, and power control system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103535A (ja) * 1997-09-29 1999-04-13 Mitsubishi Motors Corp 蓄電装置
JP2000511398A (ja) * 1996-05-20 2000-08-29 ザ・ボード・オブ・トラステイーズ・オブ・ザ・ユニバーシテイ・オブ・イリノイ バッテリー自動等化用のスイツチトキヤパシタ式システム
JP2008017605A (ja) * 2006-07-05 2008-01-24 Fdk Corp 直列セルの電圧バランス補正回路
JP2010263703A (ja) * 2009-05-08 2010-11-18 Denso Corp 組電池の容量調整装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001086656A (ja) * 1999-07-09 2001-03-30 Fujitsu Ltd バッテリ監視装置
US6819538B2 (en) * 2001-05-15 2004-11-16 Freescale Semiconductor, Inc. Method and apparatus for controlling current demand in an integrated circuit
CA2451054A1 (en) * 2002-11-27 2004-05-27 Z-Tech (Canada) Inc. Improved apparatus and method for performing impedance measurements
US7545146B2 (en) * 2004-12-09 2009-06-09 Midtronics, Inc. Apparatus and method for predicting battery capacity and fitness for service from a battery dynamic parameter and a recovery voltage differential
JP5564864B2 (ja) * 2008-12-19 2014-08-06 日産自動車株式会社 二次電池システム
CN201860261U (zh) * 2010-07-14 2011-06-08 Tcl通力电子(惠州)有限公司 一种升压电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000511398A (ja) * 1996-05-20 2000-08-29 ザ・ボード・オブ・トラステイーズ・オブ・ザ・ユニバーシテイ・オブ・イリノイ バッテリー自動等化用のスイツチトキヤパシタ式システム
JPH11103535A (ja) * 1997-09-29 1999-04-13 Mitsubishi Motors Corp 蓄電装置
JP2008017605A (ja) * 2006-07-05 2008-01-24 Fdk Corp 直列セルの電圧バランス補正回路
JP2010263703A (ja) * 2009-05-08 2010-11-18 Denso Corp 組電池の容量調整装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7067139B2 (ja) 2018-03-08 2022-05-16 いすゞ自動車株式会社 セルバランス制御装置およびセルバランス制御システム
WO2020241214A1 (ja) * 2019-05-27 2020-12-03 株式会社オートネットワーク技術研究所 車載用バックアップ電源装置
JP2020195177A (ja) * 2019-05-27 2020-12-03 株式会社オートネットワーク技術研究所 車載用バックアップ電源装置
JP7059982B2 (ja) 2019-05-27 2022-04-26 株式会社オートネットワーク技術研究所 車載用バックアップ電源装置

Also Published As

Publication number Publication date
JP5964982B2 (ja) 2016-08-03
CN104756355A (zh) 2015-07-01
JPWO2014065031A1 (ja) 2016-09-08
US20150244189A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
US8054044B2 (en) Apparatus and method for balancing of battery cell'S charge capacity
US9537331B2 (en) Battery pack
US9831689B2 (en) Battery cell balancing method
US8129995B2 (en) Apparatus and method for sensing battery cell voltage using isolation capacitor
TWI433425B (zh) Battery charge and discharge balance of the circuit
WO2014167855A1 (ja) バランス補正装置および蓄電システム
JP5187407B2 (ja) 補機バッテリ充電装置
JP2022001006A (ja) 電池制御ユニット及び電池システム
JP5964982B2 (ja) バランサ回路およびこれを用いたバッテリユニット
JP2012034446A (ja) 蓄電装置及びエネルギバランス調整方法
CN108075519A (zh) 串联电池组均衡充放电方法和电路
JP6060804B2 (ja) 組電池システム
WO2010062071A3 (ko) 고출력 전기에너지 저장장치
JP2014176152A (ja) 蓄電システム
WO2016090763A1 (zh) 终端电池及其充放电的控制方法
JP5480434B1 (ja) キャパシタ電源装置、電圧監視装置、電圧監視方法及びキャパシタ電源装置の製造方法
US20200335985A1 (en) Energy storage apparatus
KR20110088057A (ko) 스위칭 배열과 충방전을 이용한 고효율 충전장치
WO2013140904A1 (ja) 設定装置、組電池装置および設定方法
US20190006856A1 (en) Charging circuit
KR101599962B1 (ko) 에너지 저장 시스템
JP6234049B2 (ja) バランス補正装置および蓄電システム
TWI452797B (zh) 二次電池組充放電平衡偵測及充電裝置
CN205846847U (zh) 一种掉电保护电路
JP5504655B2 (ja) 充放電装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13848288

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014543183

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14432259

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13848288

Country of ref document: EP

Kind code of ref document: A1