WO2014006316A1 - Détachement d'une couche autoportée de silicium <100> - Google Patents

Détachement d'une couche autoportée de silicium <100> Download PDF

Info

Publication number
WO2014006316A1
WO2014006316A1 PCT/FR2013/051544 FR2013051544W WO2014006316A1 WO 2014006316 A1 WO2014006316 A1 WO 2014006316A1 FR 2013051544 W FR2013051544 W FR 2013051544W WO 2014006316 A1 WO2014006316 A1 WO 2014006316A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
silicon
self
supporting layer
implanted
Prior art date
Application number
PCT/FR2013/051544
Other languages
English (en)
Inventor
Carole BRALEY
Frédéric Mazen
Original Assignee
Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique Et Aux Energies Alternatives filed Critical Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority to EP13739766.7A priority Critical patent/EP2870627B1/fr
Priority to SG11201500009PA priority patent/SG11201500009PA/en
Priority to KR20157001816A priority patent/KR20150030740A/ko
Priority to US14/412,874 priority patent/US9698289B2/en
Priority to JP2015519305A priority patent/JP6246198B2/ja
Priority to CN201380035973.2A priority patent/CN104428886B/zh
Publication of WO2014006316A1 publication Critical patent/WO2014006316A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a self-supporting layer detachment method of crystalline silicon ⁇ 100>, especially for applications in the photovoltaic field.
  • Monocrystalline silicon of crystalline orientation ⁇ 100> is particularly interesting for applications in the photovoltaic field.
  • This silicon is very easily textured and may advantageously lead to a surface having pyramidal conformations suitable for the manufacture of photovoltaic cells.
  • it is also easily passivated so that the cells made from such substrates have good performance.
  • silicon ⁇ 1 1 1> because of its crystalline orientation, does not texture as desired for photovoltaic applications which decreases the manufacturing yield and efficiency of the devices thus formed.
  • the ⁇ 1 1 1> plane is indeed the plane that contains the least inter-plane bonds in the crystalline structure of silicon.
  • this plane is not parallel to the surface of the substrate of orientation ⁇ 100>: it is therefore not parallel either with the weakening plane obtained by implantation.
  • the defects therefore preferably develop obliquely, along the ⁇ 1 1 1> plane, when the heat treatment is applied. Thus, the fracture is spread more easily along the weakened plane by implantation.
  • the subject of the invention is a method for detaching a self-supporting layer of silicon having a crystalline orientation of ⁇ 100>, in particular for applications in the photovoltaic field, the method comprising the steps of:
  • a silicon layer which has a sufficient thickness, given the mechanical properties of the silicon, so that the layer is sufficiently rigid, it alone, to be grippable, manipulable and usable in subsequent steps, especially in the manufacture of photovoltaic devices, without requiring the assembly of the layer with a stiffening substrate. It may be typically silicon layers with a thickness greater than 10 or even 20 microns. It is also understood that the implantation of the ionic species has been carried out through a surface of the substrate and that the self-supporting layer is delimited between the embrittlement plane and said surface of the substrate through which the implantation has been carried out.
  • embryonic plane it is understood a plane parallel to the surface of the implanted substrate in which is located the maximum concentration of implanted ionic species and which concentrates the crystal defect development plan to the origin of the detachment of the self-supporting layer.
  • the term "negative" designates the residue of the silicon substrate ⁇ 100> recovered after the detachment of the self-supported silicon layer and which forms a self-supporting substrate.
  • the negative has indeed the thickness necessary to be manipulated.
  • the implantation is carried out uniformly over the entire surface of the silicon substrate of crystalline orientation ⁇ 100> so that the implanted dose is substantially similar at any point of the weakening plane.
  • the temperature ramp is between 50 ° C / s and 100 ° C / s, which effectively detaches a self-supporting layer of silicon ⁇ 100> having a low surface roughness, for example a roughness of the order of 90 nm RMS. All the roughnesses described in this document are determined by atomic force microscopy AFM on fields of 20x20 micrometers.
  • the heat treatment is applied simultaneously to the entire implanted substrate, in particular by irradiation, conduction or convection so as to facilitate the implementation of the heat treatment.
  • the heat treatment is carried out by means of halogen lamps in a rapid thermal annealing furnace RTA (acronym for Rapid Thermal Annealing).
  • the application of the heat treatment comprises a step of levitating the implanted substrate between two heating members, the application of the heat treatment being typically carried out in a Levitor oven.
  • the heat treatment is applied in a flash furnace which makes it possible to apply a large heating power and to reach very fast heat treatment ramps.
  • the heat treatment is applied up to a temperature of between 550 ° C. and 800 ° C. so as to obtain an optimized detachment.
  • the temperature ramp is constant during the duration of the rise in temperature.
  • the temperature ramp varies during the duration of the rise in temperature.
  • step b) of the method comprises the steps of
  • the implanted ionic species are obtained from hydrogen, the hydrogen leading to the formation of light ionic species, limiting the implantation energy necessary to reach the desired depth of embrittlement plane and obtaining a self-supporting layer.
  • the dose of ionic species implanted is less than or equal to 1 .10 17 atoms / cm 2 , preferably less than or equal to 8.10 16 atoms / cm 2 , and more preferably a dose less than or equal to 7.10 16 atoms / cm 2 , so that the dose of ionic species implanted is reduced by 30% compared to a detachment technique using a temperature ramp below 30 ° C / s and a dose of 10 17 atoms / cm 2 . Thanks to this method allowing the development of defects according to a plan horizontal, usually in competition with the development of oblique defects, it is not necessary to use implant doses as important as in the prior art.
  • the duration of implantation being proportional to the dose of ionic species implanted, the duration is reduced in the same proportion. The overall cost of detachment of the self-weighted layer is thus reduced.
  • the implantation step is performed with an energy such that the thickness of the detached layer is between 10 and 100 micrometers and preferably between 15 and 50 micrometers, so as to have the appropriate thickness and adjusted to future steps, to reduce material losses and to optimize the economic efficiency of the process.
  • the implantation step of the ionic species is carried out with an energy greater than 1 MeV, for example between 1 MeV and 3 MeV, so as to obtain sufficient thicknesses of silicon layers to be self-supporting.
  • the implantation step is carried out in a crystalline orientation silicon substrate ⁇ 100> having a thickness greater than or equal to 700 micrometers and preferably a thickness of between 1 and 50 millimeters so as to be able to reuse the silicon substrate and form several self-supporting layers.
  • the method comprises a step c) carried out after step b) of repeating steps a) and b) in a negative of the crystalline silicon substrate ⁇ 100> obtained in step b) previously carried out. , so as to detach a new self-supporting layer of crystalline silicon ⁇ 100>.
  • steps a) and b) on the negative makes it possible to recycle the initial substrate and to reduce the costs of the process since from a single substrate, several self-supporting layers of reproducible qualities can be obtained, while limiting the losses. of matter.
  • step c) is repeated until the negative of the silicon substrate of crystalline orientation ⁇ 100> has a thickness less than or equal to that of a layer of silicon ⁇ 100> self-supporting so as to optimize at maximum yield obtained from the initial substrate.
  • step c) is repeated directly on the negative of the crystalline silicon substrate ⁇ 100> so as to limit the costs of the process by avoiding surface preparation steps.
  • the negative of the substrate is polished so as to reduce the surface roughness (for example up to a value of less than 20 nm RMS AFM) before implementing step c) of the method, so as to limit the flatness irregularities in the plane of weakness.
  • FIG. 1 schematically illustrates a step of implantation a) of ionic species through a main surface of a silicon substrate having a crystalline orientation ⁇ 100> according to one embodiment of the method according to the invention.
  • FIG. 2 schematically illustrates a fast heat treatment step b) applied to the implanted silicon substrate ⁇ 100> and leading to the detachment of a self-supported layer of silicon according to one embodiment of the invention.
  • FIGS. 3 and 4 schematically illustrate a step c) of reproducing step a) of implantation of ionic species through a main surface of a negative of the silicon substrate ⁇ 100> and step b) rapid heat treatment for detachment of a new self-supported layer of silicon from the negative, according to one embodiment of the invention.
  • FIG. 1 illustrates a crystalline orientation substrate 1 of silicon
  • the embrittlement plane 2 is parallel to the surface 3 of the substrate 1 which has received the implantation and delimits on each side a layer 4 of silicon, between the surface 3 and the embrittlement plane 2, which will be self-supporting and a negative 5 of the initial donor substrate 1 ⁇ 100>.
  • a layer of deposited oxide or thermal oxide is formed to a thickness of about 20 nm on the surface
  • this protective layer is very thin, it has little effect on the depth of implantation.
  • FIG. 2 illustrates the step of applying a heat treatment carried out in a fast annealing RTA furnace with a temperature ramp of 43 ° C./s until a temperature of 700 ° C. is reached.
  • This heat treatment applied simultaneously over the entire surface 3 leads to the development of cavities in a plane parallel to the surface 3.
  • the heat treatment can be applied to a substrate 1 having an ambient temperature or a substrate 1 heated by the fact that previous implantation step.
  • the detachment of a self-supporting layer 4 of crystalline orientation silicon ⁇ 100> with a thickness of about 30 microns is then obtained and forms a negative 5 of the initial donor substrate 1.
  • the roughness of the surfaces of the self-supporting layer 4 and the negative 5 resulting from the fracture is about 90 nm RMS.
  • SiO2 formed beforehand is etched before proceeding to other steps for the formation of devices on the self-supporting layer 4.
  • FIG. 3 illustrates a first part of step c) consisting in repeating step a) of implantation of ionic species based on hydrogen with a dose of approximately 7 ⁇ 10 6 H / cm 2 and an energy of about 2 MeV through the surface 3 of the negative s obtained in the previous step b).
  • An embrittlement plane 2 parallel to the implanted surface 3 is obtained in the negative 5 at a depth of approximately 50 microns delimiting a new silicon layer 4 and a new negative 5 of the initial donor substrate 1.
  • the surface 3 of the negative 5 may undergo a polishing step, for example a chemical mechanical polishing (CMP) and / or a cleaning step of the surface 3 prior to the implantation step so as to smooth the surface 3.
  • a polishing step can also be performed on the surface of the self-supporting layer 4 according to the desired use.
  • the surface 3 of the negative 5 may also be covered with a thin layer of oxide as previously described.
  • FIG. 4 illustrates the second and last part of step c) of repeating step b) of applying a heat treatment carried out in a fast annealing RTA furnace with a temperature ramp of 60 ° C./sec until reaching a temperature of 800 ° C.
  • the application of this rapid heat treatment and simultaneously on the entire surface 3 leads to development of cavities in a plane parallel to the surface 3.
  • the detachment of a new self-supporting layer 4 of crystalline orientation silicon ⁇ 100> with a thickness of about 50 micrometers is then obtained.
  • the roughness of the surfaces of the self-supporting layer 4 and the new negative 5 from the fracture is about 130 nm RMS.
  • step c) is applied with conditions of implantation and heat treatment similar to those used in the first steps a) and b) illustrated in Figures 1 and 2.
  • step c) is repeated on the negative 5 of the initial donor substrate 1 as many times as the negative 5 allows, that is to say until the negative 5 no longer self-supporting.
  • the method of the invention makes it possible, in a reproducible manner, to prepare, from a substrate 1 of silicon of crystalline orientation ⁇ 100>, layers 4 self-supported of silicon ⁇ 100> with reduced doses of 30%, implantation times also reduced by 30% and accelerated heat treatment. In this way, the cycle time is reduced which leads to lower implementation costs.
  • the process can be repeated several times on the same substrate 1, which reduces by the same manufacturing costs of the layer 4 auto flush Si ⁇ 100>, particularly interesting for photovoltaic applications.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Procédé de détachement de couche autoportée (4) de silicium d'orientation cristalline <100>, en vue notamment d'applications dans le domaine photovoltaïque, caractérisé en ce que le procédé comprend les étapes consistant à: a)Implanter des espèces ioniques dans un substrat (1)de silicium d'orientation cristalline <100> de sorte à créer un plan de fragilisation (2) dans le substrat (1) implanté, délimitant de part et d'autre une couche autoportée (4) et un négatif (5) du substrat (1), et b)Appliquer un traitement thermique au substrat (1)implanté avec une rampe de température supérieure à 30°C/s de sorte à détacher la couche autoportée (4) de silicium.

Description

Détachement d'une couche autoportée de silicium <100>
La présente invention concerne un procédé de détachement de couche autoportée de silicium d'orientation cristalline <100>, notamment pour des applications dans le domaine photovoltaïque.
Le silicium monocristallin d'orientation cristalline <100> est particulièrement intéressant pour des applications dans le domaine photovoltaïque. Ce silicium est très facilement texturé et peut avantageusement conduire à une surface comportant des conformations pyramidales adaptées à la fabrication de cellules photovoltaïques. De plus, il est également facilement passivé de sorte que les cellules réalisées à partir de tels substrats présentent de bonnes performances.
De ce fait, des études ont été conduites à partir de lingots de silicium d' orientation cristalline <100> afin de former des couches autoportées, à savoir des couches facilement manipulables et préhensibles, en vue de former des cellules photovoltaïques.
On connaît par exemple une méthode de découpe par sciage de lingots de silicium couramment utilisée pour former des substrats d'environ 150 à 200 micromètres d'épaisseur pour des applications photovoltaïques. Mais cette méthode conduit à des grandes pertes de matériau au niveau du plan de découpe, environ 50% de la matière première silicium initiale, du fait du trait de scie. De plus cette technique est difficilement compatible lorsque l'épaisseur des couches autoportées souhaitée varie de 10 à 100 micromètres car l'épaisseur des couches devient alors trop faible pour supporter les contraintes mécaniques du sciage.
On connaît également une technique d'implantation haute énergie d'espèces ioniques suivi d'un recuit thermique sous azote qui conduit à de bons résultats pour le silicium d'une orientation cristalline <1 1 1 >. Mais le silicium <1 1 1 >, du fait de son orientation cristalline, ne se texture pas de la façon souhaitée pour les applications photovoltaïques ce qui diminue le rendement de fabrication et l'efficacité des dispositifs ainsi formés.
Le document de H. Hassaf et al . intitulé « Transfer of thin silicon layers by MeV hydrogen implantation » publié dans Nucl. Instr. and Meth. in Phys. Res. B 240 (2005) 183-187 divulgue que pour obtenir le transfert d'une couche de silicium <1 1 1 >, des doses entre 5.1016 et 8.1016 H/cm2 sont nécessaires pour des énergies entre 650KeV et 2MeV ainsi qu'un traitement thermique à 600°C au moins pendant au moins 30 minutes. Or, de telles conditions ne permettent pas d'obtenir un transfert pour du silicium <100>. Il est nécessaire d'utiliser des doses plus importantes, d'environ 1 .1017 H/cm2, pour obtenir le détachement d'une couche autoportée d'orientation <100>, ce qui augmente les coûts de fabrication.
Ceci peut être expliqué par le fait que le plan le plus favorable au développement des microfissures est le plan <1 1 1 >. Ce plan est en effet le plan qui contient le moins de liaisons inter-plan dans la structure cristalline du silicium. Or, pour le silicium <100>, ce plan n'est pas parallèle à la surface du substrat d'orientation <100> : il n'est donc pas parallèle non plus avec le plan de fragilisation obtenu par implantation. Les défauts se développent donc de préférence obliquement, selon le plan <1 1 1 >, lorsque le traitement thermique est appliqué. Ainsi, la fracture se propage plus difficilement le long du plan fragilisé par l'implantation.
Un des buts de l'invention est de pallier un au moins de ces inconvénients. A cet effet, l'invention a pour objet un procédé de détachement d'une couche autoportée de silicium d'orientation cristalline <100>, en vue notamment d'applications dans le domaine photovoltaïque, le procédé comprenant les étapes consistant à :
a-lmplanter des espèces ioniques au travers d'un substrat de silicium d'orientation cristalline <100> de sorte à créer un plan de fragilisation délimitant de part et d'autre une couche autoportée et un négatif du substrat, et
b-Appliquer un traitement thermique au substrat implanté avec une rampe de température supérieure à 30°C/s de sorte à détacher la couche de silicium autoportée.
Dans la présente demande, par l'expression 'couche autoportée' (ou 'free-standing' selon la terminologie anglaise), il est compris une couche de silicium qui présente une épaisseur suffisante, compte tenu des propriétés mécaniques du silicium, pour que la couche soit suffisamment rigide, elle seule, pour être préhensible, manipulable et utilisable dans des étapes ultérieures, notamment dans la fabrication de dispositifs photovoltaïques, sans nécessiter l'assemblage de la couche avec un substrat raidisseur. Il pourra s'agir typiquement de couches de silicium d'épaisseur supérieure à 10 voire 20 micromètres. Il est également entendu que l'implantation des espèces ioniques a été réalisée à travers une surface du substrat et que la couche autoportée est délimitée entre le plan de fragilisation et ladite surface du substrat au travers laquelle l'implantation a été réalisée.
Dans la présente demande, par l'expression 'plan de fragilisation', il est entendu un plan parallèle à la surface du substrat implanté dans lequel est situé la concentration maximale d'espèces ioniques implantées et qui concentre le plan de développement des défauts cristallins à l'origine du détachement de la couche autoportée.
Dans la présente demande, le terme 'négatif, désigne le résidu du substrat de silicium <100> récupéré après le détachement de la couche autoportée de silicium et qui forme un substrat autoporté. Le négatif présente en effet l'épaisseur nécessaire pour pouvoir être manipulé.
Ainsi, grâce à cette méthode de détachement comprenant une rampe de température rapide, il est possible de facilement et rapidement détacher une couche autoportée de silicium d'orientation cristalline <100>. L'hypothèse que l'on peut avancer pour expliquer ce détachement est la suivante : la rampe rapide de température conduit à une montée très rapide de la pression dans les cavités formées par les espèces implantées. Grâce à ce phénomène, le développement des défauts selon un plan horizontal, habituellement en compétition avec le développement de défauts obliques, est le phénomène majoritaire.
Avantageusement, l'implantation est réalisée uniformément sur l'ensemble de la surface du substrat de silicium d'orientation cristalline <100> de sorte que la dose implantée est sensiblement similaire en tout point du plan de fragilisation.
De préférence, la rampe de température est comprise entre 50°C/s et 100°C/s, ce qui permet de détacher efficacement une couche autoportée de silicium <100> présentant une faible rugosité de surface, par exemple une rugosité de l'ordre de 90 nm RMS. Toutes les rugosités décrites dans ce document sont déterminées par microscopie à force atomique AFM sur des champs de 20x20 micromètres.
Selon une disposition, le traitement thermique est appliqué simultanément sur l'ensemble du substrat implanté, notamment par irradiation, conduction ou par convection de sorte à faciliter la mise en œuvre du traitement thermique. Selon une possibilité, le traitement thermique est réalisé par le biais de lampes halogènes dans un four pour recuit thermique rapide RTA (acronyme anglais de Rapid Thermal Annealing).
Selon une alternative, l'application du traitement thermique comprend une étape consistant à mettre en lévitation le substrat implanté entre deux organes de chauffage, l'application du traitement thermique étant typiquement réalisée dans un four Levitor.
Selon une autre variante, le traitement thermique est appliqué dans un four flash qui permet d'appliquer une grande puissance de chauffage et d'atteindre des rampes de traitements thermiques très rapides.
Avantageusement, le traitement thermique est appliqué jusqu'à une température comprise entre 550°C et 800°C de sorte à obtenir un détachement optimisé.
Selon un mode de réalisation particulier, la rampe de température est constante pendant la durée de l'élévation de la température.
Selon un autre mode de réalisation particulier, la rampe de température varie pendant la durée de l'élévation de la température.
Selon une disposition, l'étape b) du procédé comprend les étapes consistant à
b1 ) appliquer la rampe de température jusqu'à atteindre une température maximale prédéterminée, et
b2) maintenir le substrat implanté à la température maximale pendant une durée prédéterminée, par exemple comprise entre 5 secondes et 10 minutes, de sorte à détacher la couche de silicium autoportée.
De préférence, les espèces ioniques implantées sont obtenues à partir d'hydrogène, l'hydrogène conduisant à former des espèces ioniques légères, limitant l'énergie d'implantation nécessaire pour atteindre la profondeur du plan de fragilisation souhaité et l'obtention d'une couche autoportée.
Avantageusement, la dose d'espèces ioniques implantées est inférieure ou égale à 1 .1017 atomes/cm2, de préférence inférieure ou égale à 8.1016 atomes/cm2, et de préférence encore une dose inférieure ou égale à 7.1016 atomes/cm2, de sorte que la dose d'espèces ioniques implantées est réduite de 30% par comparaison à une technique de détachement utilisant une rampe de température inférieure à 30°C/s et une dose de 1017 atomes/cm2. Grâce à ce procédé permettant le développement des défauts selon un plan horizontal, habituellement en compétition avec le développement de défauts obliques, il n'est pas nécessaire d'utiliser des doses d'implantation aussi importantes que dans l'art antérieur. La durée de l'implantation étant proportionnelle à la dose d'espèces ioniques implantées, la durée est réduite selon la même proportion. Le coût global du détachement de la couche autoportée est ainsi diminué.
De préférence, l'étape d'implantation est réalisée avec une énergie telle que l'épaisseur de la couche détachée est comprise entre 10 et 100 micromètres et de préférence entre 15 et 50 micromètres, de sorte à présenter l'épaisseur adaptée et ajustée pour les étapes futures, à réduire les pertes de matériau et à optimiser le rendement économique du procédé.
Selon une disposition particulière, l'étape d'implantation des espèces ioniques est réalisée avec une énergie supérieure à 1 MeV, par exemple comprise entre 1 MeV et 3 MeV, de sorte à obtenir des épaisseurs de couches de silicium suffisantes pour être autoportées.
Avantageusement, l'étape d'implantation est réalisée dans un substrat de silicium d'orientation cristalline <100> présentant une épaisseur supérieure ou égale à 700 micromètres et de préférence une épaisseur comprise entre 1 et 50 millimètres de sorte à pouvoir réutiliser plusieurs fois le substrat de silicium et former plusieurs couches autoportées.
De préférence, le procédé comprend une étape c) réalisée après l'étape b) consistant à répéter les étapes a) et b) dans un négatif du substrat de silicium d'orientation cristalline <100> obtenu à l'étape b) précédemment réalisée, de sorte à détacher une nouvelle couche autoportée de silicium d'orientation cristalline <100>.
La répétition des étapes a) et b) sur le négatif permet de recycler le substrat initial et de diminuer les coûts du procédé puisqu'à partir d'un seul substrat, plusieurs couches autoportées de qualités reproducibles peuvent être obtenues, tout en limitant les pertes de matière.
Avantageusement, l'étape c) est répétée jusqu'à ce que le négatif du substrat de silicium d'orientation cristalline <100> présente une épaisseur inférieure ou égale à celle d'une couche de silicium <100> autoportée de sorte à optimiser au maximum le rendement obtenu à partir du substrat initial.
De préférence, l'étape c) est répétée directement sur le négatif du substrat de silicium d'orientation cristalline <100> de sorte à limiter les coûts du procédé en évitant des étapes de préparation de surface. Selon une alternative, le négatif du substrat est poli afin de diminuer la rugosité de surface (par exemple jusqu'à une valeur inférieure à 20 nm RMS AFM) avant de mettre en œuvre l'étape c) du procédé, de sorte à limiter les irrégularités de planéité dans le plan de fragilisation.
D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description suivante d'un mode de réalisation de celle-ci, donnée à titre d'exemple non limitatif et faite en référence aux dessins annexés. Les figures ne respectent pas nécessairement l'échelle de tous les éléments représentés de sorte à améliorer leur lisibilité. Des traits pointillés symbolisent un plan de fragilisation.
La figure 1 illustre schématiquement une étape d'implantation a) d'espèces ioniques au travers d'une surface principale d'un substrat de silicium présentant une orientation cristalline <100> selon un mode de réalisation du procédé selon l'invention.
La figure 2 illustre schématiquement une étape de traitement thermique rapide b) appliquée au substrat de silicium <100> implanté et conduisant au détachement d'une couche autoportée de silicium selon un mode de réalisation de l'invention.
Les figures 3 et 4 illustrent schématiquement une étape c) consistant à reproduire l'étape a) d'implantation d'espèces ioniques au travers d'une surface principale d'un négatif du substrat de silicium <100> et l'étape b) de traitement thermique rapide permettant le détachement d'une nouvelle couche autoportée de silicium à partir du négatif, selon une possibilité de réalisation de l'invention.
La figure 1 illustre un substrat 1 de silicium d'orientation cristalline
<100> dans lequel sont implantées, de façon homogène dans l'ensemble du substrat 1 , des espèces ioniques à base d'hydrogène avec une énergie d'environ 1 ,5 MeV et une dose d'environ 7.1016 H/cm2. Un plan de fragilisation
2 représenté par les traits pointillés est alors formé dans le substrat 1 à une profondeur d'environ 30 micromètres. Le plan de fragilisation 2 est parallèle à la surface 3 du substrat 1 qui a reçu l'implantation et délimite de part et d'autre une couche 4 de silicium, entre la surface 3 et le plan de fragilisation 2, qui sera autoportée et un négatif 5 du substrat 1 donneur initial <100>.
Selon une variante non illustrée, une couche d'oxyde déposée ou d'oxyde thermique est formée sur une épaisseur d'environ 20 nm sur la surface
3 du substrat 1 avant l'étape a) afin de limiter la contamination éventuelle du matériau par l'étape d'implantation. Cette couche de protection étant très mince, elle a peu d'incidence sur la profondeur de l'implantation.
La figure 2 illustre l'étape d'application d'un traitement thermique effectué dans un four RTA à recuit rapide avec une rampe de température de 43°C/s jusqu'à atteindre une température de 700°C. Ce traitement thermique appliqué simultanément sur l'ensemble de la surface 3 conduit au développement de cavités selon un plan parallèle à la surface 3. Le traitement thermique peut être appliqué sur un substrat 1 présentant une température ambiante ou un substrat 1 échauffé du fait de l'étape d'implantation précédente. Le détachement d'une couche autoportée 4 de silicium d'orientation cristalline <100> d'une épaisseur d'environ 30 micromètres est alors obtenu et forme un négatif 5 du substrat 1 donneur initial . La rugosité des surfaces de la couche autoportée 4 et du négatif 5 provenant de la fracture est d'environ 90 nm RMS.
Selon une possibilité non illustrée, l'éventuelle couche d'oxyde
SiO2 formée au préalable est gravée avant de procéder à d'autres étapes en vue de la formation de dispositifs sur la couche autoportée 4.
La figure 3 illustre une première partie de l'étape c) consistant à répéter l'étape a) d'implantation des espèces ioniques à base d'hydrogène avec une dose d'environ 7.1016 H/cm2 et une énergie d'environ 2 MeV au travers de la surface 3 du négatif s obtenu à l'étape b) précédente. Un plan de fragilisation 2 parallèle à la surface 3 implantée est obtenu dans le négatif 5 à une profondeur d'environ 50 micromètres délimitant une nouvelle couche 4 de silicium et un nouveau négatif 5 du substrat 1 donneur initial .
Selon une variante non illustrée la surface 3 du négatif 5 peut subir une étape de polissage, par exemple un polissage mécano chimique (CMP) et/ou une étape de nettoyage de la surface 3 préalablement à l'étape d'implantation de sorte à lisser la surface 3. Une étape de polissage peut également être réalisée sur la surface de la couche autoportée 4 selon l'utilisation souhaitée. La surface 3 du négatif 5 peut également être recouverte d'une couche fine d'oxyde comme précédemment décrit.
La figure 4 illustre la deuxième et dernière partie de l'étape c) consistant à répéter l'étape b) d'application d'un traitement thermique effectué dans un four RTA à recuit rapide avec une rampe de température de 60°C/s jusqu'à atteindre une température de 800°C. L'application de ce traitement thermique rapide et simultanément sur l'ensemble de la surface 3 conduit au développement de cavités selon un plan parallèle à la surface 3. Le détachement d'une nouvelle couche autoportée 4 de silicium d'orientation cristalline <100> d'une épaisseur d'environ 50 micromètres est alors obtenu. La rugosité des surfaces de la couche autoportée 4 et du nouveau négatif 5 provenant de la fracture est d'environ 130 nm RMS.
Selon une variante non illustrée, l'étape c) est appliquée avec des conditions d'implantation et de traitement thermique similaires à celles utilisées dans les premières étapes a) et b) illustrées aux figures 1 et 2.
Selon une autre variante de réalisation non illustrée, l'étape c) est répétée sur le négatif 5 du substrat 1 donneur initial autant de fois que le négatif 5 le permet, c'est-à-dire jusqu'à ce que le négatif 5 ne soit plus autoporté.
Ainsi, le procédé de l'invention permet de préparer, de façon reproductible, à partir d'un substrat 1 de silicium d'orientation cristalline <100>, des couches 4 autoportées de silicium <100> avec des doses réduites de 30%, des durées d'implantation également réduites de 30% et un traitement thermique accéléré. De la sorte, le temps de cycle est réduit ce qui conduit à diminuer les coûts de mise en œuvre. De plus, le procédé peut être répété plusieurs fois sur le même substrat 1 , ce qui réduit d'autant les coûts de fabrication de la couche 4 autoportée de Si <100>, particulièrement intéressante pour des applications photovoltaïques.
Il va de soi que l'invention n'est pas limitée au mode de réalisation décrit ci-dessus à titre d'exemple mais qu'elle comprend tous les équivalents techniques et les variantes des moyens décrits ainsi que leurs combinaisons.

Claims

REVENDICATIONS
1 . Procédé de détachement d'une couche autoportée (4) de silicium d'orientation cristalline <100>, en vue notamment d'applications dans le domaine photovoltaïque, caractérisé en ce que le procédé comprend les étapes consistant à :
a) Implanter des espèces ioniques dans un substrat (1 ) de silicium d'orientation cristalline <100> de sorte à créer un plan de fragilisation (2) dans le substrat (1 ) implanté, délimitant de part et d'autre une couche autoportée (4) et un négatif (5) du substrat (1 ), et
b) Appliquer un traitement thermique au substrat (1 ) implanté avec une rampe de température supérieure à 30°C/s de sorte à détacher la couche autoportée (4) de silicium.
2. Procédé selon la revendication 1 , caractérisé en ce que la rampe de température est comprise entre 50°C/s et 100°C/s.
3. Procédé selon l'une des revendications 1 à 2, caractérisé en ce que le traitement thermique est appliqué simultanément sur l'ensemble du substrat (1 ) implanté, notamment par irradiation, conduction ou par convection.
4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que le traitement thermique est appliqué jusqu'à une température comprise entre 550°C et 800°C.
5. Procédé selon l'une des revendications 1 à 4, caractérisé en ce que les espèces ioniques implantées sont obtenues à partir d'hydrogène.
6. Procédé selon l'une des revendications 1 à 5, caractérisé en ce que la dose d'espèces ioniques implantées est inférieure ou égale à 1 .1017 atomes/cm2, de préférence inférieure ou égale à 8.1016 atomes/cm2 et de préférence encore une dose inférieure ou égale à 7.1016 atomes/cm2.
7. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que l'étape d'implantation est réalisée avec une énergie telle que l'épaisseur de la couche autoportée (4) détachée est comprise entre 10 et 100 micromètres et de préférence entre 15 et 50 micromètres.
8. Procédé selon l'une des revendications 1 à 7, caractérisé en ce que l'étape d'implantation des espèces ioniques est réalisée avec une énergie supérieure à 1 MeV.
9. Procédé selon l'une des revendications 1 à 8, caractérisé en ce que l'étape d'implantation est réalisée dans un substrat (1 ) de silicium d'orientation cristalline <100> présentant une épaisseur supérieure ou égale à 700 micromètres et de préférence une épaisseur comprise entre 1 et 50 millimètres.
10. Procédé selon l'une des revendications 1 à 9, caractérisé en ce que le procédé comprend une étape c) réalisée après l'étape b) consistant à répéter les étapes a) et b) dans le négatif (5) du substrat (1 ) de silicium d'orientation cristalline <100> obtenu à l'étape b) précédemment réalisée, de sorte à détacher une nouvelle couche autoportée (4) de silicium.
PCT/FR2013/051544 2012-07-03 2013-07-01 Détachement d'une couche autoportée de silicium <100> WO2014006316A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP13739766.7A EP2870627B1 (fr) 2012-07-03 2013-07-01 Détachement d'une couche autoportée de silicium<100>
SG11201500009PA SG11201500009PA (en) 2012-07-03 2013-07-01 Detachment of a self-supporting layer of silicon <100>
KR20157001816A KR20150030740A (ko) 2012-07-03 2013-07-01 〈100〉 실리콘 자기-지지 층의 분리
US14/412,874 US9698289B2 (en) 2012-07-03 2013-07-01 Detachment of a self-supporting layer of silicon <100>
JP2015519305A JP6246198B2 (ja) 2012-07-03 2013-07-01 ＜１００＞シリコンからなる自立層の分離
CN201380035973.2A CN104428886B (zh) 2012-07-03 2013-07-01 硅＜100＞的自支撑层的分离

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1256340A FR2993095B1 (fr) 2012-07-03 2012-07-03 Detachement d’une couche autoportee de silicium <100>
FR12/56340 2012-07-03

Publications (1)

Publication Number Publication Date
WO2014006316A1 true WO2014006316A1 (fr) 2014-01-09

Family

ID=47022797

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2013/051544 WO2014006316A1 (fr) 2012-07-03 2013-07-01 Détachement d'une couche autoportée de silicium <100>

Country Status (8)

Country Link
US (1) US9698289B2 (fr)
EP (1) EP2870627B1 (fr)
JP (1) JP6246198B2 (fr)
KR (1) KR20150030740A (fr)
CN (1) CN104428886B (fr)
FR (1) FR2993095B1 (fr)
SG (1) SG11201500009PA (fr)
WO (1) WO2014006316A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150194550A1 (en) * 2012-07-03 2015-07-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Detachment of a self-supporting layer of silicon <100>
CN105895576A (zh) * 2016-07-06 2016-08-24 中国科学院上海微系统与信息技术研究所 一种离子注入剥离制备半导体材料厚膜的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312853B2 (en) * 2015-03-11 2019-06-04 Ecolibrium Solar, Inc Sloped roof solar panel mounting system
US10756668B2 (en) 2015-03-11 2020-08-25 Ecouni, Llc Universal sloped roof solar panel mounting system
AU2016228586A1 (en) 2015-03-11 2017-11-02 Ecolibrium Solar, Inc. Sloped roof solar panel mounting system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429104B1 (en) * 1998-02-02 2002-08-06 S.O.I. Tec Silicon On Insulator Technologies Method for forming cavities in a semiconductor substrate by implanting atoms
US20070020895A1 (en) * 2003-06-06 2007-01-25 Commissariat A L'energie Atomique Method for production of a very thin layer with thinning by means of induced self-support
US20100087047A1 (en) * 2008-10-02 2010-04-08 Akihisa Shimomura Method for manufacturing soi substrate

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
JPH114008A (ja) * 1997-06-11 1999-01-06 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
CA2246084A1 (fr) * 1998-08-28 2000-02-28 Todd William Simpson Methode de structuration de semiconducteurs et d'autres materiaux cassants
AU2001254866A1 (en) * 2000-04-14 2001-10-30 S.O.I.Tec Silicon On Insulator Technologies Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s)
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2004235274A (ja) * 2003-01-28 2004-08-19 Kyocera Corp 多結晶シリコン基板およびその粗面化法
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
FR2878535B1 (fr) * 2004-11-29 2007-01-05 Commissariat Energie Atomique Procede de realisation d'un substrat demontable
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
SG144883A1 (en) * 2007-01-29 2008-08-28 Silicon Genesis Corp Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
US7811901B1 (en) * 2007-12-03 2010-10-12 Silicon Genesis Corporation Method and edge region structure using co-implanted particles for layer transfer processes
US20090242010A1 (en) * 2008-03-27 2009-10-01 Twin Creeks Technologies, Inc. Method to Form a Photovoltaic Cell Comprising a Thin Lamina Bonded to a Discrete Receiver Element
FR2929446B1 (fr) * 2008-03-28 2011-08-05 Soitec Silicon On Insulator Implantation a temperature controlee
EP2105972A3 (fr) * 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Dispositif de conversion photoélectrique et procédé de fabrication de celui-ci
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
FR2949606B1 (fr) * 2009-08-26 2011-10-28 Commissariat Energie Atomique Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation
US8435804B2 (en) * 2010-12-29 2013-05-07 Gtat Corporation Method and apparatus for forming a thin lamina
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
FR2993095B1 (fr) * 2012-07-03 2014-08-08 Commissariat Energie Atomique Detachement d’une couche autoportee de silicium <100>

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429104B1 (en) * 1998-02-02 2002-08-06 S.O.I. Tec Silicon On Insulator Technologies Method for forming cavities in a semiconductor substrate by implanting atoms
US20070020895A1 (en) * 2003-06-06 2007-01-25 Commissariat A L'energie Atomique Method for production of a very thin layer with thinning by means of induced self-support
US20100087047A1 (en) * 2008-10-02 2010-04-08 Akihisa Shimomura Method for manufacturing soi substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE H. HASSAF ET AL.: "Transfer of thin silicon layers by MeV hydrogen implantation", NUCL. INSTR. AND METH. IN PHYS. RES. B, vol. 240, 2005, pages 183 - 187

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150194550A1 (en) * 2012-07-03 2015-07-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Detachment of a self-supporting layer of silicon <100>
US9698289B2 (en) * 2012-07-03 2017-07-04 Commissariat à l'Energie Atomique et aux Energies Alternatives Detachment of a self-supporting layer of silicon <100>
CN105895576A (zh) * 2016-07-06 2016-08-24 中国科学院上海微系统与信息技术研究所 一种离子注入剥离制备半导体材料厚膜的方法

Also Published As

Publication number Publication date
SG11201500009PA (en) 2015-02-27
JP2015522511A (ja) 2015-08-06
EP2870627A1 (fr) 2015-05-13
CN104428886B (zh) 2018-04-27
KR20150030740A (ko) 2015-03-20
FR2993095A1 (fr) 2014-01-10
US20150194550A1 (en) 2015-07-09
JP6246198B2 (ja) 2017-12-13
CN104428886A (zh) 2015-03-18
EP2870627B1 (fr) 2017-11-08
FR2993095B1 (fr) 2014-08-08
US9698289B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
EP2870627B1 (fr) Détachement d&#39;une couche autoportée de silicium&lt;100&gt;
EP1194951B1 (fr) Procede de realisation d&#39;un film mince utilisant une mise sous pression
EP1726039A1 (fr) Traitement thermique apres detachement smart-cut
FR2867310A1 (fr) Technique d&#39;amelioration de la qualite d&#39;une couche mince prelevee
FR2978604A1 (fr) Procede de guerison de defauts dans une couche semi-conductrice
EP1550158B1 (fr) Realisation d un substrat semiconducteur demontable et obten tion d un element semiconducteur.
EP2259302B1 (fr) Procédé d&#39;obtention d&#39;une couche mince de qualité accrue par co-implantation et recuit thermique.
EP0760162B1 (fr) Procede de realisation d&#39;une structure a faible taux de dislocations comprenant une couche d&#39;oxyde enterree dans un substrat
EP1208593A1 (fr) Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede
EP1299905A1 (fr) Procede de decoupage d&#39;un bloc de materiau et de formation d&#39;un film mince
EP2822028B1 (fr) Procédé d&#39;activation électrique d&#39;espèces dopantes dans un film de GaN
FR2912259A1 (fr) Procede de fabrication d&#39;un substrat du type &#34;silicium sur isolant&#34;.
FR2874455A1 (fr) Traitement thermique avant collage de deux plaquettes
FR2936903A1 (fr) Relaxation d&#39;une couche de materiau contraint avec application d&#39;un raidisseur
FR3108774A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR2912258A1 (fr) &#34;procede de fabrication d&#39;un substrat du type silicium sur isolant&#34;
FR3007892A1 (fr) Procede de transfert d&#39;une couche mince avec apport d&#39;energie thermique a une zone fragilisee via une couche inductive
EP2471093B1 (fr) Procédé de détachement par fracture d&#39;un film mince de silicium mettant en oeuvre une triple implantation
EP3331031A1 (fr) Procede de fabrication d&#39;une cellule photovoltaique et cellule photovoltaique
EP2771906B1 (fr) Procédé de lissage d&#39;une surface par traitement thermique
FR2914495A1 (fr) Amelioration de la qualite d&#39;une couche mince par recuit thermique haute temperature.
WO2006077216A2 (fr) Formation et traitement d&#39;une structure en sige
EP4199040A1 (fr) Procede de transfert d&#39;une couche utile en diamant cristallin sur un substrat support
WO2022117930A2 (fr) Substrat donneur pour le transfert d&#39;une couche mince et procede de transfert associe

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13739766

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015519305

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14412874

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20157001816

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2013739766

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2013739766

Country of ref document: EP