WO2014002965A1 - エッチング方法及びエッチング装置 - Google Patents

エッチング方法及びエッチング装置 Download PDF

Info

Publication number
WO2014002965A1
WO2014002965A1 PCT/JP2013/067288 JP2013067288W WO2014002965A1 WO 2014002965 A1 WO2014002965 A1 WO 2014002965A1 JP 2013067288 W JP2013067288 W JP 2013067288W WO 2014002965 A1 WO2014002965 A1 WO 2014002965A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide film
silicon oxide
etching
film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/067288
Other languages
English (en)
French (fr)
Inventor
久保田　和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US14/402,780 priority Critical patent/US9396968B2/en
Priority to KR1020147033006A priority patent/KR102151278B1/ko
Publication of WO2014002965A1 publication Critical patent/WO2014002965A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H10P72/0421—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma

Definitions

  • the present invention relates to an etching method and an etching apparatus.
  • Patent Document 1 discloses a method for increasing the pressure in the processing chamber in accordance with the progress of etching. According to this, the pressure difference between the pressure in the chamber and the depth inside the hole being formed is made as small as possible.
  • Patent Document 1 since the material of the insulating film of the object to be processed for forming the contact hole is the same and uniform material in the depth direction of the hole, the pressure in the processing chamber is increased according to the progress of etching. Even if the difference is suppressed, it becomes difficult to eliminate the pressure difference as the depth of the contact hole increases. As a result, an etching stop eventually occurs. Further, when the process conditions such as pressure are changed, the etching state of the mask also changes, so that there is a problem that the shape of the contact hole is deteriorated, for example, the mask is deformed and bowing occurs in the shape of the contact hole.
  • an object is to provide an etching method and an etching apparatus capable of avoiding the occurrence of an etching stop and etching an object to be processed into a good shape.
  • an etching gas containing a fluorocarbon (CF) -based gas is supplied into the processing container, and a plasma is generated from the etching gas;
  • the plasma causes at least one of silicon content per unit volume, fluorine content per unit volume, and volume density to change in the depth direction through a polysilicon mask having a predetermined pattern stacked on the silicon oxide film. Etching the silicon oxide film; Is provided.
  • an etching apparatus including a processing container and a gas supply source
  • the processing container includes a silicon oxide film in which at least one of a silicon content rate per unit volume, a fluorine content rate per unit volume, and a volume density changes in a depth direction, and a polycrystal having a predetermined pattern laminated on the silicon oxide film.
  • the gas supply source supplies an etching gas containing the fluorocarbon (CF) -based gas in a processing container, Etching the silicon oxide film through the polysilicon mask of the predetermined pattern by plasma generated from the etching gas, An etching apparatus is provided.
  • CF fluorocarbon
  • FIG. 1 is a schematic longitudinal sectional view of an etching apparatus according to an embodiment.
  • 1 is a schematic longitudinal sectional view of a film forming apparatus according to an embodiment.
  • FIG. 10 is a plan view of the film forming apparatus of FIG. 9.
  • 1 is a schematic longitudinal sectional view of a film forming apparatus according to an embodiment.
  • FIG. 1A is a diagram showing a hole-shaped cross section according to the etching time.
  • FIG. 1B is a diagram showing the relationship between the etching depth of the hole and the etching rate with respect to the etching time.
  • FIG. 2A is a longitudinal sectional view of a film on a silicon wafer.
  • FIG. 2B is a diagram showing the relationship between the aspect ratio of the hole and the etching rate.
  • FIG. 3 is a diagram for explaining a physical phenomenon that occurs when etching a contact hole.
  • the required aspect ratio (AR) of the contact hole is about 50.
  • the aspect ratio (AR) is indicated by the hole depth h with respect to the diameter ⁇ of the hole opening (here, the top). Therefore, when the hole depth h is 2 ⁇ m and the hole diameter ⁇ is 40 nm, the aspect ratio is 50.
  • the etching rate decreases as the hole to be etched becomes deeper.
  • the etching rate is an amount that can be removed per unit time. For example, (nm / min) is used as a unit as the etching amount per minute.
  • FIG. 1A shows a hole-shaped cross section corresponding to an etching time when a hole is formed in a silicon oxide (SiO 2 ) film by etching.
  • SiO 2 silicon oxide
  • FIG. 8 a parallel plate etching apparatus using a lower two frequency application type parallel plate etching (see FIG. 8) is used.
  • Etching process conditions are as follows: the pressure is 2.66 Pa, the frequency of the high frequency power HF for plasma generation is 40 MHz, the power is 1.18 (W / cm 2 ), the frequency of the high frequency power LF for ion attraction is 3.2 MHz, It is a mixed gas having a power of 4.42 (W / cm 2 ) and a gas type of C 4 F 6 / C 4 F 8 / Ar / O 2 . Under this condition, the silicon oxide film is etched using polysilicon as a mask. In FIG. 1A, the cross-sectional shape of the hole at the etching time of 60 s, 180 s... 600 s, the numerical value of the diameter ⁇ of the hole, and the numerical value of the aspect ratio AR are shown. According to the experimental results, the hole diameter ⁇ increases and the aspect ratio AR increases as the etching depth h increases.
  • FIG. 1B shows the etching depth (vertical axis) with respect to the etching time ET (horizontal axis).
  • the depth h of the etched hole of the silicon oxide film and the pattern when etching the silicon oxide film are shown.
  • the remaining amount of polysilicon mask formed is shown.
  • FIG. 1B shows the etching rate of the silicon oxide film and the etching rate of the mask as the etching rate (vertical axis) with respect to the etching time ET (horizontal axis).
  • the etching time ET becomes longer and the depth of the etched hole becomes deeper, so that the etching rate of the silicon oxide film decreases and the hole bottom is hard to be etched. You can see that Regardless of the etching time ET, the etching rate of the mask is substantially constant, and the reduction amount of the polysilicon mask is substantially constant.
  • FIG. 2B shows the etching rate of the silicon oxide film and the etching rate of the mask with respect to the aspect ratio (horizontal axis). This shows that the etching rate of the silicon oxide film (SiO 2 ) 92 on the silicon wafer 94 is proportional to the aspect ratio (depends on the aspect ratio). From this result, it can be seen that the etching rate of the silicon oxide film decreases as the etching time in FIG. 1A progresses and the aspect ratio increases.
  • FIG. 3 shows simplified physical phenomena of CF * radicals and ions when deep holes are formed by etching generated from a fluorocarbon (CF) gas.
  • Radical physical phenomena include radical shadowing and radical Knudsen transport, which will be described in order.
  • CF * radicals fluorocarbon radicals
  • CF * radicals larger than a predetermined angle cannot enter the hole.
  • the predetermined angle is determined by the depth of the hole, as the hole becomes deeper, the angle of CF * radicals that can reach the bottom of the hole is limited, and the number of CF * radicals that reach the bottom of the hole decreases. This is called radical shadowing.
  • CF * radicals that enter the hole collide with the wall surface in the hole, and are adsorbed or bounced there and further proceed to the depth of the hole.
  • the Knudsen transport determines the probability that the gas colliding with the wall surface in the hole will be adsorbed there, or will bounce off the wall surface and proceed toward the hole bottom and reach the hole bottom based on the adsorption coefficient.
  • ions having a predetermined incident angle are incident on the holes in the plasma (the right side of FIG. 3). Ions beyond a certain angle cannot enter the hole.
  • the predetermined angle at this time is determined by the depth of the hole.
  • the predetermined angle is determined by the depth of the hole, as the hole becomes deeper, the angle of ions that can reach the bottom of the hole is limited, and the number of ions that reach the bottom of the hole decreases. This is called ion shadowing.
  • each of radicals and ions in plasma in vacuum reduces the number of radicals and ions that reach the bottom of the hole as the hole becomes deeper, and as a result, the etching rate decreases.
  • the etching rate also varies depending on the type of radical, the material of the film to be etched that forms the hole, the compatibility between the radical and the material, the temperature, and the like.
  • Etching rate is expressed by the following equation (1). Based on equation (1), the main factors that influence the etching rate will be described in more detail.
  • E / R A ⁇ [E i ⁇ ⁇ ion ] ⁇ [ ⁇ radical ] / ([E i ⁇ ⁇ ion ] + [ ⁇ radical ]) (1)
  • A is a value determined by the type and nature of the material
  • E i is ion energy
  • ⁇ ion is the number of ions per unit area
  • ⁇ radical is the number of radicals per unit area.
  • Sputtering yield which expresses how many molecules jump out of a substance when one ion collides with the substance, influences the etching rate, and the sputtering yield correlates with the ion energy to collide. For this reason, in equation (1), ion etching rate is shown by using ion energy E i instead of sputtering yield. On the other hand, since radicals have lower energy than ions, radical etching rates are not considered in equation (1).
  • the etching rate is mainly determined by the number of ions, the number of radicals and the ion energy per unit area based on the formula (1). Therefore, in the embodiment described below, by changing the material of the film in the depth direction where the etching rate decreases, the number of radicals and ions reaching the bottom of the hole decreases as the hole becomes deeper. Is suppressed.
  • a laminated structure of film types according to an embodiment will be described with reference to FIG.
  • a first silicon oxide film 12 and a second silicon oxide film 14 are sequentially stacked on a silicon wafer 10 formed of silicon Si, and a mask 16 is formed on the second silicon oxide film 14.
  • the mask 16 is a polysilicon mask having a predetermined pattern shape to be etched.
  • the silicon oxide film has a two-layer structure of the first silicon oxide film 12 and the second silicon oxide film 14, but is not limited to this.
  • a structure in which the silicon content per unit volume or the volume density changes in the depth direction may be used.
  • the second silicon oxide film 14 is formed of a dense SiO 2 film (hard SiO 2 ), and the first silicon oxide film 12 is relatively rougher than the second silicon oxide film 14.
  • An SiO 2 film (soft SiO 2 ) is used.
  • the silicon oxide film of this embodiment has a silicon content per unit volume and a volume density of the second silicon oxide film 14 of the upper layer, and the silicon content per unit volume of the first silicon oxide film 12 of the lower layer. The film is formed so as to be relatively higher than the rate and the volume density.
  • the second silicon oxide film 14 can be a TEOS (Tetraethyl orthosilicate) film or a USG (Undoped Silicate Glass) film.
  • TEOS film can be formed by using TEOS gas
  • USG film can be formed by, for example, plasma CVD using TEOS gas and oxygen gas.
  • the first silicon oxide film 12 may be, for example, a BPSG film that is a silicon oxide film doped with B (boron) and P (phosphorus).
  • the silicon content per unit volume is The upper second silicon oxide film 14 so as to be relatively higher than the lower first silicon oxide film 12.
  • the first silicon oxide film 12 may be a fluorine-added silicon oxide film (SiOF).
  • SiOF fluorine-added silicon oxide film
  • the first silicon oxide film 12 may be formed using a coating technique by SOG (Spin-On-Glass), for example. Further, the first silicon oxide film 12 may be, for example, an FSG film. The formation of the FSG film will be described later.
  • plasma is generated from an etching gas containing a fluorocarbon (CF) -based gas, and the generated plasma is laminated on the silicon oxide films 12 and 14 that are etching target films. Etching of a predetermined pattern is performed using the polysilicon as a mask 16.
  • CF fluorocarbon
  • the silicon oxide film and the fluorocarbon react to form silicon fluoride and carbon dioxide.
  • Silicon tetrafluoride and carbon dioxide are gases and are exhausted to the outside, whereby the silicon oxide film is etched.
  • the relationship between the ratio of carbon C and fluorine F contained in the plasma and the etching rate E / R of the silicon oxide film will be described with reference to the conceptual diagram of FIG.
  • the lower the silicon content in the silicon oxide film the more the etching can be performed with fewer fluorine radicals.
  • the fluorine radicals that reach the bottom of the hole decrease as the hole in the silicon oxide film becomes deeper. Therefore, when the fluorine radical that reaches the hole bottom decreases, the etching rate decreases.
  • the composition of the silicon oxide film is changed in the depth direction. That is, in the present embodiment, a silicon oxide film whose silicon content or volume density decreases as the hole becomes deeper is used.
  • the structure of the silicon oxide film according to the present embodiment even if the fluorine radical reaching the hole bottom decreases as the hole of the silicon oxide film becomes deeper, the decrease in the etching rate is suppressed and the etching stop is suppressed. Can be avoided.
  • the silicon oxide film is formed such that the silicon content or volume density of the upper second silicon oxide film 14 is relatively higher than the silicon content or volume density of the lower first silicon oxide film 12. use. As a result, even if a deep hole bottom is formed in the lower first silicon oxide film 12, it becomes a coarse silicon oxide film compared to the upper second silicon oxide film 14. Can be suppressed.
  • a method of forming a silicon oxide film in which the upper second silicon oxide film 14 is a dense film and the lower first silicon oxide film 12 is a relatively coarse film will be described.
  • the dense film has a higher silicon content or volume density than the relatively rough film.
  • an SOG (Spin-On-Glass) film is formed as a first silicon oxide film 12 on the silicon wafer 10 by a coating technique.
  • USG is formed as the second silicon oxide film 14 by plasma CVD.
  • a polysilicon layer is similarly deposited by a CVD method to form a patterned photoresist, and a polysilicon mask 16 is formed by dry etching.
  • the photoresist is removed by dry etching using O 2 plasma.
  • [Modification 1] Another example of generating a silicon oxide film in which the silicon content of the upper second silicon oxide film 14 is lower than the silicon content of the lower first silicon oxide film 12 is as follows. A method of mixing impurities such as boron B and phosphorus P into one silicon oxide film 12 is conceivable.
  • the first silicon oxide film 12 in which impurities are mixed has a lower silicon content than the second silicon oxide film 14 in which impurities are not mixed. Accordingly, since the silicon content is reduced in the lower layer, even if the number of fluorine F radicals reaching the bottom of the deep hole formed in the first silicon oxide film 12 in the lower layer is reduced, the reduction in the etching rate is suppressed. it can.
  • a silicate glass such as BPSG is formed as a first silicon oxide film 12 on the silicon wafer 10 by a high density plasma CVD method.
  • a TEOS film is formed as the second silicon oxide film 14 by a CVD method in a low pressure state (pressure is higher than that in a low vacuum state), which is a slightly lower pressure than normal pressure.
  • a polysilicon layer is similarly deposited by the CVD method, a patterned photoresist is formed, and a polysilicon mask is formed by dry etching. Thereafter, the photoresist is removed by dry etching using O2 plasma.
  • the fluorine content per unit volume may be changed in the depth direction. That is, when the silicon oxide film is composed of two layers, a silicon oxide film in which the fluorine content of the lower first silicon oxide film 12 is higher than the fluorine content of the upper second silicon oxide film 14 is used. May be. Also by this, by containing fluorine F in the lower silicon oxide film, fluorine F is supplied from the film even at the deep hole bottom where the number of fluorine F radicals reached has decreased, so the etching rate is reduced. Can be suppressed.
  • the silicon oxide film may be formed of a single layer and formed of a multilayer film in which the F content is changed so as to increase in the depth direction. According to this, the lower first silicon oxide film 12 has a higher fluorine content than the upper second silicon oxide film 14, so that the lower first silicon oxide film 12 is the upper first silicon oxide film 12. The silicon content is relatively lower than that of the second silicon oxide film 14.
  • a silicon oxide film having a configuration combining the above-described embodiment and the modification 1 may be a silicon oxide film. Other configurations may also be used.
  • the silicon content rate or the fluorine content rate in each of the two layers may be uniform or a film in which the content ratio changes in the depth direction.
  • the upper second silicon oxide film 14 has a higher silicon content than the lower first silicon oxide film 12, and the lower first silicon oxide film 12 is higher than the upper second silicon oxide film 14.
  • the fluorine content may be high.
  • the silicon oxide film may be a film in which the impurity content changes in the depth direction.
  • the lower first silicon oxide film 12 has a lower impurity content than the upper second silicon oxide film 14, but the impurities in each layer may be uniform, and the depth direction also in each layer.
  • a film having a high impurity content may be used.
  • a switching portion between the first silicon oxide film 12 and the second silicon oxide film 14 will be described with reference to FIG.
  • an etching gas containing a carbon fluoride (CF) -based gas is supplied when the upper second silicon oxide film 14 is formed, and carbon fluoride (CF) is used when the lower first silicon oxide film 12 is formed.
  • a fluorine F gas is supplied together with an etching gas containing a system gas.
  • the horizontal axis represents the aspect ratio
  • the vertical axis represents the etching rate of the silicon oxide film.
  • the etching rate at the time of etching the first silicon oxide film 12 (hard SiO 2 ) is shown by the first etching rate
  • the second silicon oxide film 14 a rough silicon oxide film such as a fluorine-containing film or SOG is used.
  • the etching rate at the time of etching is indicated by a second etching rate.
  • the lower layer first aspect ratio is set so that the aspect ratio of the hole formed by the etching method of this embodiment is the second etching rate from the portion after 50 where the first etching rate is less than 55 at which the first etching rate becomes zero.
  • the portion up to the aspect ratio of 50 is configured as the upper second silicon oxide film 14, and the subsequent portions are used as the lower first silicon oxide film 12.
  • the part having an aspect ratio of 40 or later is a switching part to the first silicon oxide film 12 as a lower layer so that the etching rate does not become 100 nm / min or less because of productivity problems.
  • the etching apparatus 130 has a chamber C (processing vessel) that is hermetically sealed and electrically grounded.
  • the etching apparatus 130 is connected to the gas supply source 120.
  • the gas supply source 120 supplies an etching gas containing a fluorocarbon (CF) -based gas as an etching gas.
  • the fluorocarbon-based gas may contain hexafluoro 1,3 butadiene C 4 F 6 gas.
  • the chamber C has a cylindrical shape, and is made of, for example, aluminum whose surface is anodized, and a mounting table 102 that supports the silicon wafer W is provided therein.
  • the mounting table 102 also functions as a lower electrode.
  • the mounting table 102 is supported by a conductive support table 104 and can be moved up and down by an elevating mechanism 107 via an insulating plate 103.
  • the elevating mechanism 107 is disposed in the chamber C and is covered with a bellows 108 made of stainless steel.
  • a bellows cover 109 is provided outside the bellows 108.
  • a focus ring 105 made of, for example, single crystal silicon is provided on the outer periphery above the mounting table 102.
  • a cylindrical inner wall member 103 a made of, for example, quartz is provided so as to surround the periphery of the mounting table 102 and the support table 104.
  • a first high frequency power supply 110a is connected to the mounting table 102 via a first matching unit 111a, and high frequency power for plasma generation at a predetermined frequency (for example, 40 MHz) is supplied from the first high frequency power supply 110a. It has become.
  • the mounting table 102 is connected to a second high-frequency power source 110b via a second matching unit 111b, and a high-frequency power for bias having a predetermined frequency (for example, 3.2 MHz) is supplied from the second high-frequency power source 110b. It has come to be.
  • a shower head 116 that functions as an upper electrode is provided above the mounting table 102 so as to face the mounting table 102 in parallel.
  • the shower head 116 and the mounting table 102 function as a pair of electrodes. It has become.
  • An electrostatic chuck 106 for electrostatically adsorbing the silicon wafer W is provided on the upper surface of the mounting table 102.
  • the electrostatic chuck 106 has an electrode 106a interposed between insulators 106b.
  • a DC voltage source 112 is connected to the electrode 106a, and when a DC voltage is applied from the DC voltage source 112 to the electrode 106a, the silicon wafer W is adsorbed by Coulomb force.
  • a coolant channel 104 a is formed inside the support body 104.
  • a refrigerant inlet pipe 104b and a refrigerant outlet pipe 104c are connected to the refrigerant flow path 104a.
  • the silicon wafer W is controlled to a predetermined temperature by appropriately circulating, for example, cooling water or the like as a coolant in the coolant channel 104a.
  • a pipe 130 for supplying a cold transfer gas (backside gas) such as helium gas (He) is provided on the back side of the silicon wafer W.
  • a cold transfer gas backside gas
  • He helium gas
  • the shower head 116 is provided in the ceiling portion of the chamber C.
  • the shower head 116 has a main body 116a and an upper top plate 116b that forms an electrode plate.
  • the shower head 116 is supported on the upper part of the chamber C through an insulating member 145.
  • the main body 116a is made of a conductive material, for example, aluminum whose surface is anodized, and supports the upper top plate 116b in a detachable manner at the lower portion thereof.
  • a gas diffusion chamber 126a is provided inside the main body 116a, and a large number of gas flow holes 116d are formed at the bottom of the main body 116a so as to be positioned below the diffusion chamber 126a.
  • the upper top plate 116b is provided with a gas introduction hole 116e that communicates with the gas flow hole 116d so as to penetrate the upper top plate 116b in the thickness direction.
  • the gas supplied to the diffusion chamber 126a is introduced into the plasma processing space in the chamber C through the gas flow hole 116d and the gas introduction hole 116e in a shower shape.
  • the main body 116a and the like are provided with a pipe (not shown) for circulating the refrigerant, and the shower head 116 is cooled and adjusted to a desired temperature.
  • the main body 116a is formed with a gas inlet 116g for introducing gas into the diffusion chamber 126a.
  • a gas supply source 120 is connected to the gas inlet 116g.
  • a variable DC voltage source 152 is electrically connected to the shower head 116 via a low pass filter (LPF) 151.
  • the variable DC voltage source 152 can be turned on / off by an on / off switch 153.
  • the on / off switch 153 is controlled to be turned on as necessary. As a result, a predetermined DC voltage is applied to the shower head 116.
  • a cylindrical grounding conductor 101a is provided so as to extend upward from the side wall of the chamber C above the height position of the shower head 116.
  • the cylindrical ground conductor 101a has a top plate on the top thereof.
  • An exhaust port 171 is formed at the bottom of the chamber C.
  • An exhaust device 173 is connected to the exhaust port 171.
  • the exhaust device 173 includes a vacuum pump, and depressurizes the inside of the chamber C to a predetermined degree of vacuum by operating the vacuum pump.
  • a gate valve 175 for loading or unloading the silicon wafer W from the loading / unloading port 174 by opening and closing is provided.
  • a dipole ring magnet 124 extending annularly or concentrically is disposed around the chamber C corresponding to the vertical position at the time of processing of the mounting table 102.
  • a vertical RF field is formed by the first high-frequency power source 110a, and a horizontal magnetic field is formed by the dipole ring magnet 124.
  • the pressure in the processing vessel is applied to the two-layered silicon oxide film generated in this manner using, for example, a parallel plate plasma with a lower two frequency application type parallel plate etching apparatus (FIG. 8).
  • a parallel plate plasma with a lower two frequency application type parallel plate etching apparatus (FIG. 8).
  • high frequency power with a frequency of 40 MHz / 3.2 MHz is applied to the lower electrode at a power density of 1.18 / 4.42 (W / cm 2 ), respectively, and C 4 F 6 / C 4 F 8 / Plasma of Ar / O 2 processing gas is generated, and the silicon oxide film is etched using polysilicon as a mask.
  • the depth of etching becomes deeper, and the aspect ratio described in FIG.
  • the first oxide film (SOG film) having a low silicon content is obtained. Thereby, a decrease in the etching rate is suppressed, and a contact hole having a high aspect ratio, for example, 60 or more can be formed.
  • FIG. 9 is a longitudinal sectional view schematically showing an example of a film forming apparatus used in the SOG film of the first embodiment.
  • 10 is a plan view of the film forming apparatus of FIG.
  • the film forming apparatus 140 of this embodiment used when forming an SOG film applies an SOG solution to the surface of the wafer W by a spin coating method.
  • the spin chuck 48 rotated in the cup 46 by the motor M
  • the processing liquid supply nozzle 50 provided at the tip of the processing liquid supply pipe 50A
  • the rinse liquid supply pipe 52A A rinsing liquid supply nozzle 52 provided at the tip
  • a movable arm 56 that grips these nozzles 50 and 52 and scans along the guide rod 54 in the radial direction of the wafer
  • a processing liquid that waits for the processing liquid supply nozzle 50 The nozzle standby unit 56A and the dummy dispense unit 56B, the rinse liquid nozzle standby unit 60 for waiting the rinse liquid supply nozzle 52, and the exhaust pipe 62 are provided.
  • the coating process in the film forming apparatus 140 will be described.
  • the processing liquid supply nozzle 50 is gripped by the movable arm 56 and moved onto the wafer W.
  • a SOG solution as a processing solution is dropped.
  • This SOG solution is formed by mixing a film component such as a silanol compound and a solvent such as ethyl alcohol.
  • the SOG solution is diffused from the central portion to the peripheral portion of the wafer W by the centrifugal force, and an SOG film is formed on the wafer W.
  • the rinsing liquid supply nozzle 52 moves onto the wafer W, and the SOG film on the peripheral edge of the wafer W is dissolved and removed with a rinsing liquid such as ethyl alcohol.
  • the solvent is evaporated by performing a heat treatment at a temperature of 100 ° C. to 140 ° C. in a preheating process, and then the wafer is loaded into a heating apparatus (not shown), and this is about 400 ° C. to 450 ° C.
  • the SOG film is siloxane-bonded by heat treatment at a temperature of. In this way, an SOG film that is a silicon oxide film is formed.
  • the applied wafer is carried into the heating apparatus and subjected to heat treatment or the like. To do.
  • the pressure is 2.66 Pa, 40 MHz / 3.2 MHz.
  • the high frequency power is applied at 1.18 / 4.42 (W / cm 2 ), and the silicon oxide film is etched with C 4 F 6 / C 4 F 8 / Ar / O 2 using polysilicon as a mask.
  • the etching rate decreases because the first oxide film (SOG film) having a relatively lower silicon content than the second oxide film (USG film) is formed at the portion where the etching depth is deep. Therefore, contact holes having a high aspect ratio, for example, 60 or more can be formed.
  • Example 2 In Example 2, a silicate glass such as a BPSG film is formed as the first silicon oxide film 12 by a high-density plasma CVD method, and a TEOS film is formed as the second silicon oxide film 14 in a slightly lower pressure than normal pressure. In a certain low pressure state (the pressure is higher than that in the low vacuum state), the film is formed by the CVD method.
  • FIG. 11 is a longitudinal sectional view schematically showing an example of a film forming apparatus used in the BPSG film of Example 2.
  • a film forming apparatus 301 of this embodiment used when forming a BPSG film includes a parallel plate type upper electrode 203 and a chamber 201, as shown in FIG.
  • An RF power source 207 that has a lower electrode 202 and supplies RF power with a frequency of 13.56 MHz for converting the deposition gas into plasma is connected between the upper electrode 203 and the lower electrode 202.
  • the inside of the chamber 201 is exhausted by an exhaust device connected to the exhaust port 205 and reduced to an appropriate pressure.
  • the lower electrode 202 also serves as a mounting table on which the silicon wafer 310 is mounted, and a heating unit 206 for heating the silicon wafer 310 is provided on the lower electrode 202 side.
  • the source 21 of SiOP-11 (b) as the phosphorus-containing compound source 33, the source 22 of SiH 4 as the silicon-containing compound source 36, the source of O 2 as the oxidizing gas, and Ar as the dilution gas source Alternatively, a supply source of N 2 is provided, and these supply sources are collectively connected to the gas inlet 204 of the chamber 201 of the film forming apparatus 301 by a pipe 24e.
  • the RF power source 207 is connected to the upper electrode 203 through the matching circuit 208.
  • pipes 24a to 24d are pipes for introducing each gas, and are connected to the flow meters 25a to 25d.
  • the valves 26a to 26d open and close the source gas flow passages provided in the pipes 24a to 24d.
  • the means 32 and 35 for adjusting the temperature of the source include a heater, a cooler, and the like.
  • a silicon wafer 310 is placed in the chamber 201 of such a film forming apparatus 301.
  • the silicon wafer 310 is heated, and the silicon wafer 310 is held within the temperature range of the film forming conditions.
  • a base insulating film such as a silicon oxide film is formed on the silicon wafer 310.
  • a film forming gas adjusted within the range of the film forming conditions is introduced into the chamber 201, and the film forming gas is turned into plasma with RF power of the film forming conditions.
  • a PSG film (phosphorus-containing insulating film) having a predetermined film thickness containing a high concentration of phosphorus is formed.
  • the PSG film may be fluidized at about the temperature of the film formation conditions during film formation. In this case, flattening is achieved simultaneously with film formation.
  • a PSG film (phosphorus-containing insulating film) is formed on the silicon wafer 310, a separate heat treatment is performed to fluidize and flatten the PSG film. Thereby, a planarized PSG film is formed.
  • SiH 4 is used as the silicon-containing compound
  • SiOP-11 (b) is used as the phosphorus-containing compound
  • an appropriate amount of oxidizing gas, for example, oxygen (O 2 ) is added. Therefore, the fluidization temperature for flattening can be drastically reduced.
  • a method of forming a BPSG film containing phosphorus by plasma enhanced CVD is given.
  • a mixed gas of SiH 4 + SOP-11 (b) + TMB or TEB + N 2 O was used as a film forming gas.
  • the film forming conditions are as follows.
  • BPSG film phosphorus-containing insulating film made of a mixture of SiO 2 + phosphorus P + boron B is formed on the silicon wafer 310.
  • the pressure is 2.66 Pa, 40 MHz / 3.2 MHz.
  • the high frequency power is applied at 1.18 / 4.42 (W / cm 2 ), and the silicon oxide film is etched with C 4 F 6 / C 4 F 8 / Ar / O 2 using polysilicon as a mask.
  • the etching rate decreases because the first oxide film (BPSG film) having a relatively lower silicon content than the second oxide film (USG film) is formed at the location where the etching depth is deep. Therefore, contact holes having a high aspect ratio, for example, 60 or more can be formed.
  • the first silicon oxide film 12 is formed of an SOG film and the second silicon oxide film 14 is formed of a USG film.
  • the first silicon oxide film 12 is formed of BPSG and the second silicon oxide film is formed.
  • the film 14 is formed of a TEOS film
  • the first silicon oxide film 12 and the second silicon oxide film 14 may be formed by changing the combination of the two layers.
  • the TEOS film is generated by plasma CVD using TEOS gas
  • the USG film is generated by plasma CVD using TEOS gas and oxygen gas.
  • the first silicon oxide film of the second embodiment is changed.
  • An FSG film is formed as the first silicon oxide film 12 under the following process conditions using a film forming apparatus (FIG. 11) for forming a BPSG film.
  • the FSG film conditions are as follows.
  • SiOF film As the first silicon oxide film 12 under the following process conditions using an ICP plasma apparatus. Pressure in the growth furnace: 533.288 ⁇ 10 ⁇ 3 Pa (4 mTorr) Flow rate of silicon fluoride (SiF 4 ) gas to be introduced: 20 to 26 sccm Flow rate of SiH 4 gas to be introduced: 38 sccm O 2 gas flow rate to be introduced: 111 sccm Ar gas flow rate to be introduced: 60 sccm High frequency power (ICP power): 3.93 W / cm 2 Bias power: 2.16 W / cm 2 By forming the fluorine-containing film as the first silicon oxide film 12 in this way, the fluorine content is higher than that of the second silicon oxide film 14 (USG film or TEOS film) at the portion where the etching depth is deep.
  • ICP power 3.93 W / cm 2
  • Bias power 2.16 W / cm 2
  • Example 4 Unlike the first silicon oxide film 12 and the second silicon oxide film 14, the flow rate of the SiF 4 gas is initially set to the flow rate of the SiH 4 gas by the film forming method of the third embodiment.
  • the BPSG film and the FSG film are not limited to the plasma CVD film forming apparatus shown in FIG. 11, and the film forming apparatus for forming the SOG film shown in FIG. 9 may be used.
  • the film forming apparatus for forming the SOG film shown in FIG. 9 may be used.
  • any of a film forming apparatus in which an SOG film is formed and a plasma CVD film forming apparatus can be used.
  • the object to be processed in the present invention is not limited to the silicon wafer used in the description in the above embodiment, and for example, a large substrate for a flat panel display, an EL element, or a solar cell It may be a substrate for use.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

　処理容器内にフッ化炭素（ＣＦ）系ガスを含むエッチングガスを供給し、前記エッチングガスからプラズマを生成するステップと、前記プラズマにより、シリコン酸化膜に積層された所定パターンのポリシリコンのマスクを介して、単位体積当たりのシリコン含有率、単位体積当たりのフッ素含有率及び体積密度の少なくともいずれかが深さ方向に変化する前記シリコン酸化膜をエッチングするステップと、を含むことを特徴とするエッチング方法が提供される。

Description

エッチング方法及びエッチング装置
　本発明は、エッチング方法及びエッチング装置に関する。
　高いアスペクト比を有するコンタクトホールでは、ホール底が深くなるに従いエッチングストップが生じる可能性が高くなる。エッチングストップを抑制する方法として、例えば、特許文献１には、エッチングの進行度合いにしたがって処理室内の圧力を上昇させる方法が開示されている。これによれば、チャンバ内の圧力と形成中のホール内部の各深さにおける圧力差をできるだけ小さくする。
特開２００４－０６３５１２号公報
　しかしながら、特許文献１では、コンタクトホールを形成する被処理体の絶縁膜の材料が穴の深さ方向で同じ、均一な材料であるため、エッチングの進行度合いにしたがって処理室内の圧力を上げて圧力差を抑制したとしても、コンタクトホールの深さが深くなるほど圧力差をなくすことは困難となる。その結果、最終的にはエッチングストップが発生してしまう。また、圧力などのプロセス条件を変更するとマスクのエッチング状態も変わるので、例えばマスクが変形し、コンタクトホールの穴形状にボーイングが発生するなど、コンタクトホールの形状が悪化してしまう課題がある。
　そこで、一側面によれば、エッチングストップの発生を回避し、被処理体を良好な形状にエッチングすることが可能なエッチング方法及びエッチング装置を提供することを目的とする。
　一の案では、処理容器内にフッ化炭素（ＣＦ）系ガスを含むエッチングガスを供給し、前記エッチングガスからプラズマを生成するステップと、
　前記プラズマにより、シリコン酸化膜に積層された所定パターンのポリシリコンのマスクを介して、単位体積当たりのシリコン含有率、単位体積当たりのフッ素含有率及び体積密度の少なくともいずれかが深さ方向に変化する前記シリコン酸化膜をエッチングするステップと、
が提供される。
　他の案では、処理容器とガス供給源とを備えるエッチング装置であって、
　前記処理容器は、単位体積当たりのシリコン含有率、単位体積当たりのフッ素含有率及び体積密度の少なくともいずれかが深さ方向に変化するシリコン酸化膜と該シリコン酸化膜に積層された所定パターンのポリシリコンのマスクが積層された被処理体を収容し、
　前記ガス供給源は、処理容器内に前記フッ化炭素（ＣＦ）系ガスを含むエッチングガスを供給し、
　前記エッチングガスから生成されたプラズマにより、前記所定パターンのポリシリコンのマスクを介して前記シリコン酸化膜をエッチングする、
　ことを特徴とするエッチング装置が提供される。
　一の態様によれば、エッチングストップの発生を回避し、被処理体を良好な形状にエッチングすることができる。
エッチングタイムに応じた穴形状の断面を示した図。 エッチングタイムに対する穴のエッチング深さとエッチングレートとの関係を示した図。 シリコンウエハ上の膜の縦断面図。 穴のアスペクト比とエッチングレートとの関係を示した図。 穴のエッチングの際に生じる物理現象を説明する図。 一実施形態に係る膜構造を示した図。 一実施形態に係るシリコン酸化膜をＣＦ系ガスでエッチングする際のＣ／Ｆ比率とエッチングレートとの関係を示した図。 一実施形態に係るシリコン酸化膜をＣＦ系ガスでエッチングする際の膜の状態を示した図。 一実施形態に係るシリコン酸化膜の上下層の切り替え部分を説明するための図。 一実施形態に係るエッチング装置の概略縦断面図。 一実施形態に係る膜形成装置の概略縦断面図。 図９の膜形成装置の平面図。 一実施形態に係る成膜装置の概略縦断面図。
　以下に添付図面を参照しながら、本発明の実施形態について説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
　［はじめに］
　高いアスペクト比を有するコンタクトホール（穴）では、ホール底が深くなるに従いエッチングレートが低くなる。この現象を図１Ａ，図１Ｂ，図２Ａ，図２Ｂ，図３を参照しながら説明する。図１Ａは、エッチングタイムに応じた穴形状の断面を示した図である。図１Ｂは、エッチングタイムに対する穴のエッチング深さとエッチングレートとの関係を示した図である。図２Ａは、シリコンウエハ上の膜の縦断面図である。図２Ｂは、穴のアスペクト比とエッチングレートとの関係を示した図である。図３は、コンタクトホールのエッチングの際に生じる物理現象を説明する図である。
　これまでのエッチングでは、求められるコンタクトホールのアスペクト比（ＡＲ）は５０程度であった。アスペクト比（ＡＲ）は、図２Ａに示したように、穴の開口部（ここではトップ）の直径φに対する穴の深さｈにて示される。よって、穴の深さｈが２μｍ、穴の直径φが４０ｎｍのとき、アスペクト比は５０となる。
　近年、更なる微細加工に伴い、直径φ２０ｎｍ程度の穴が要求されるようになっている。例えば、アスペクト比（ＡＲ）にして１００程度が要求される。
　また、直径が小さく、深い穴をエッチングすると、エッチングする穴が深くなるにつれ、エッチングレートが低下する。エッチングレートは、単位時間当たりに削ることができる量である。例えば、１分当たりのエッチング量として（ｎｍ／ｍｉｎ）を単位として使用する。
　例えば、図１Ａには、エッチングによりシリコン酸化（ＳｉＯ２）膜に穴を形成する際のエッチングタイムに応じた穴形状の断面が示されている。この実験では、例えば、平行平板プラズマにおいて下部２周波数印加型の平行平板エッチング装置（図８参照）を用いる。エッチングのプロセス条件は、圧力が２．６６Ｐａ、プラズマ生成用の高周波電力ＨＦの周波数が４０ＭＨｚ、パワーが１．１８（Ｗ／ｃｍ２）、イオン引き込み用の高周波電力ＬＦの周波数が３．２ＭＨｚ、パワーが４．４２（Ｗ／ｃｍ２）、ガス種がＣ４Ｆ６／Ｃ４Ｆ８／Ａｒ／Ｏ２の混合ガスである。この条件でポリシリコンをマスクとしてシリコン酸化膜をエッチングする。図１Ａでは、エッチングタイム６０ｓ、１８０ｓ・・・６００ｓのときの穴の断面形状と、穴の直径φの数値と、アスペクト比ＡＲの数値が示されている。実験結果によれば、エッチングの深さｈが深くなるにしたがって、穴の直径φが大きくなり、アスペクト比ＡＲが大きくなっている。
　図１Ｂの［ａ］には、エッチングタイムＥＴ（横軸）に対するエッチング深さ（縦軸）として、シリコン酸化膜のエッチングされた穴の深さｈと、シリコン酸化膜をエッチングする際のパターンが形成されたポリシリコンのマスクの残り量が示されている。図１Ｂの［ｂ］には、エッチングタイムＥＴ（横軸）に対するエッチングレート（縦軸）として、シリコン酸化膜のエッチングレートとマスクのエッチングレートが示されている。
　図１Ｂの［ａ］及び［ｂ］には、によれば、エッチングタイムＥＴが長くなり、エッチングされた穴の深さが深くなるほど、シリコン酸化膜のエッチングレートが下がり、穴底がエッチングされにくくなっていることが分かる。また、エッチングタイムＥＴによらず、マスクのエッチングレートは概ね一定で、ポリシリコンのマスクの減り量は概ね一定である。
　以上から、深さ方向で同じ膜質のシリコン酸化膜をエッチングしていくと最終的にはエッチングストップが発生する。また、圧力などのプロセス条件を変更してエッチングレートを上げようとすると、デバイスの形状が悪化してしまう可能性がある。
　図２Ｂには、アスペクト比（横軸）に対するシリコン酸化膜のエッチングレートとマスクのエッチングレートとが示されている。これによれば、シリコンウエハ９４上のシリコン酸化膜（ＳｉＯ２）９２のエッチングレートは、アスペクト比と比例（アスペクト比に依存）していることがわかる。この結果から、図１Ａのエッチング時間が進行し、アスペクト比が大きくなると、シリコン酸化膜のエッチングレートが低下することがわかる。
　また、グラフの予測線では、アスペクト比が５５付近で穴底にてエッチングストップが発生することが予測される。なお、ポリシリコンのマスク９０は、シリコン酸化膜９２に形成された穴の上部に形成されているため、アスペクト比には依存しない。
　ここで、穴が深くなるほどエッチレートが低下する理由について、図３を参照しながら説明する。図３には、フッ化炭素（ＣＦ）系ガスから生成されたエッチングにより深穴を形成する場合、ＣＦ＊ラジカル及びイオンの物理現象が簡略化して示されている。
　ラジカルの物理現象としては、ラジカルシャドーイング、ラジカルクヌーセントランスポートがあり、順に説明する。真空中、プラズマ中のＣＦ＊ラジカル（フッ化炭素ラジカル）は所定の入射角のものだけが、形成された穴に入射する（図３の左側図）。所定角度より大きいＣＦ＊ラジカルはホール内に入れない。ここで、所定角度は穴の深さにより定まるから、穴が深くなるほど、穴の底まで到達可能なＣＦ＊ラジカルの角度は限定され、ホール底まで到達するＣＦ＊ラジカルの数は減少する。これをラジカルシャドーイングという。
　また、穴の内に入ったＣＦ＊ラジカルの多くは、穴内の壁面に衝突し、そこで吸着するか又は跳ね返って更に穴の奥まで進む。クヌーセントランスポートは、吸着係数に基づき、穴内の壁面に衝突したガスがそこで吸着するか、又は壁面を跳ね返ってホール底に向かって進行し、ホール底まで届くかの確率を定める。
　プラズマ中のイオンも同様に、所定の入射角のものだけが穴に入射する（図３の右側図）。所定角度以上のイオンはホール内に入れない。このときの所定角度は穴の深さにより定まる。ここで、所定角度は穴の深さにより定まるから、穴が深くなるほど、穴の底まで到達可能なイオンの角度は限定され、ホール底まで到達するイオンの数は減少する。これをイオンシャドーイングという。
　イオンの場合、プラスの電荷を持っている。このため、穴底にプラスの電荷が溜まっていると、入射したイオンと反発する。その結果、入射されたイオンは穴底で跳ね返される。これを、イオンのチャージ効果という。このように、プラズマ中のラジカル及びイオンのそれぞれの真空中の動作により、穴が深くなるほど穴の底部に到達するラジカルやイオンの数が減り、その結果、エッチングレートが低下する。また、エッチングレートは、ラジカルの種類、穴を形成する被エッチング対象膜の材質、ラジカルと材質との相性、温度等によっても変化する。
　エッチングレートは、次式（１）にて表される。式（１）に基づき、エッチングレートを左右する主な要因について更に詳しく説明する。
　Ｅ／Ｒ＝Ａ×[Ｅi・Γion]×[Γradical]／（[Ｅi・Γion]＋[Γradical]）・・・（１）
ここで、Ａは材料の種類や性質により定まる値であり、Ｅiはイオンエネルギーである。Γionは単位面積当たりのイオン数であり、Γradicalは単位面積当たりのラジカル数である。
　一つのイオンが物質に衝突したときにその物質からいくつの分子が飛び出るかを表したスパッタリングイールドはエッチングレートを左右するが、スパッタリングイールドは衝突するイオンエネルギーと相関がある。このため、式（１）ではスパッタリングイールドの替わりにイオンエネルギーＥiを用いてイオンのエッチングレートを示している。一方、ラジカルはイオンと比較してエネルギーが低いので、ラジカルのエッチングレートは式（１）にて考慮していない。
　このように、エッチングレートは、式（１）に基づき、主に単位面積当たりのイオン数、ラジカル数及びイオンエネルギーで定まる。そこで、以下に説明する実施形態では、エッチングレートが低下する深さ方向に膜の材質を変えることにより、穴が深くなるほど穴の底部に到達するラジカルやイオンの数が減り、その結果、エッチングレートが低下することを抑制する。
　［膜種]
　一実施形態に係る膜種の積層構造について、図４を参照しながら説明する。シリコンＳｉにて形成されたシリコンウエハ１０上には、第１のシリコン酸化膜１２、第２のシリコン酸化膜１４が順に積層され、第２のシリコン酸化膜１４上にマスク１６が形成されている。マスク１６は、エッチングしたい所定のパターンの形状を有したポリシリコンマスクである。本実施形態では、シリコン酸化膜は、第１のシリコン酸化膜１２と第２のシリコン酸化膜１４の２層構造になっているが、これに限られず、３層以上又は１層であって、単位体積当たりのシリコン含有率又は体積密度が深さ方向に変化する構造であってもよい。
　本実施形態では、第２のシリコン酸化膜１４は、緻密なＳｉＯ２膜（ハードＳｉＯ２）にて形成され、第１のシリコン酸化膜１２は、第２のシリコン酸化膜１４より相対的に粗なＳｉＯ２膜（ソフトＳｉＯ２）にて形成されている。これにより、本実施形態のシリコン酸化膜は、上層の第２のシリコン酸化膜１４の単位体積当たりのシリコン含有率及び体積密度が、下層の第１のシリコン酸化膜１２の単位体積当たりのシリコン含有率及び体積密度より相対的に高くなるように成膜されている。
　第２のシリコン酸化膜１４は、ＴＥＯＳ（オルトケイ酸テトラエチル：Ｔｅｔｒａｅｔｈｙｌ　ｏｒｔｈｏｓｉｌｉｃａｔｅ）膜又はＵＳＧ（Ｕｎｄｏｐｅｄ　Ｓｉｌｉｃａｔｅ　Ｇｌａｓｓ）膜であることができる。その成膜方法としては幾つかの方法があり、後ほど詳述するが、ＴＥＯＳ膜は、例えば、ＴＥＯＳガスを用い、ＵＳＧ膜は、例えば、ＴＥＯＳガスと酸素ガスによるプラズマＣＶＤにより形成することができる。第１のシリコン酸化膜１２は、例えば、Ｂ（ボロン）とＰ（リン）がドーピングされているシリコン酸化膜であるＢＰＳＧ膜であってもよい。これにより、本実施形態のシリコン酸化膜の構成では、上層の第２のシリコン酸化膜１４には、Ｂ（ボロン）とＰ（リン）がドーピングされていないため、単位体積当たりのシリコン含有率は、上層の第２のシリコン酸化膜１４が下層の第１のシリコン酸化膜１２より相対的に高くなるように成膜されている。
　また、第１のシリコン酸化膜１２は、フッ素添加シリコン酸化膜（ＳｉＯＦ）であってもよい。これにより、本実施形態のシリコン酸化膜の構成では、上層の第２のシリコン酸化膜１４には、フッ素が含有されていないため、単位体積当たりのシリコン含有率は、上層の第２のシリコン酸化膜１４が下層の第１のシリコン酸化膜１２より相対的に高くなるように成膜されている。また、この場合、単位体積当たりのフッ素含有率は、下層の第１のシリコン酸化膜１２が上層の第２のシリコン酸化膜１４よりも相対的に高いともいえる。
　また、第１のシリコン酸化膜１２は、例えば、ＳＯＧ（Ｓｐｉｎ－Ｏｎ－Ｇｌａｓｓ）により塗布技術を用いて成膜してもよい。また、第１のシリコン酸化膜１２は、例えば、ＦＳＧ膜であってもよい。ＦＳＧ膜の成膜については後述する。
　図４に示したように、本実施形態では、フッ化炭素（ＣＦ）系ガスを含むエッチングガスからプラズマを生成し、生成されたプラズマによりエッチング対象膜であるシリコン酸化膜１２，１４に積層されたポリシリコンをマスク１６として所定パターンのエッチングが行われる。
　エッチング時、以下の化学式（２）で示したように、シリコン酸化膜とフッ化炭素が反応して、フッ化ケイ素と二酸化炭素が形成される。四フッ化ケイ素と二酸化炭素は気体であり、外部に排気され、これにより、シリコン酸化膜がエッチングされる。
ＳｉＯ２＋ＣＦ４→ＳｉＦ４↑（ガス）＋ＣＯ２↑（ガス）・・・（２）
　プラズマ中に含有される炭素Ｃとフッ素Ｆの比率とシリコン酸化膜のエッチングレートＥ／Ｒの関係について、図５の概念図を参照して説明する。プラズマ中の炭素Ｃ含有率とフッ素Ｆ含有率の比率のバランスがよいグラフの中央部分では、シリコン酸化膜中のＳｉ、Ｏに対して、上記ＳｉＦ４↑＋ＣＯ２↑の反応が促進され、上記反応が促進されるため、シリコン酸化膜のエッチングレートＥ／Ｒは高くなる。一方、プラズマ中の炭素Ｃ含有率がフッ素含有率より低くなっているグラフの左部分では、炭素Ｃが少ないため、上記ＳｉＦ４↑＋ＣＯ２↑の反応のうち、図６に示したＣＯ２↑のガス化が促進されないため、シリコン酸化膜がエッチングされにくくなってシリコン酸化膜のエッチングレートＥ／Ｒは下がる。同様に、プラズマ中のフッ素含有率が炭素Ｃ含有率より低いグラフの右部分では、上記ＳｉＦ４↑＋ＣＯ２↑の反応のうち、図６に示したＳｉＦ４↑のガス化が促進されないため、シリコン酸化膜がエッチングされにくくなってシリコン酸化膜のエッチングレートＥ／Ｒは下がる。よって、シリコン酸化膜のＥ／Ｒはプラズマ中の構成要素に左右され、例えば、フッ素Ｆラジカルが少ないとエッチングレートＥ／Ｒは下がる。
　ここで、図６を見ると、シリコン酸化膜中のシリコン含有率が低いほど、少ないフッ素ラジカルでエッチングが可能であることがわかる。前述したとおり、シリコン酸化膜の穴が深くなるにしたがって穴底まで到達するフッ素ラジカルは低下する。よって、穴底まで到達するフッ素ラジカルが低下すると、エッチングレートが下がる。本実施形態では、シリコン酸化膜の組成を深さ方向で変化させる。つまり、本実施形態では、穴が深くなるにしたがってシリコン含有率又は体積密度が少なくなるシリコン酸化膜を使用している。よって、本実施形態に係るシリコン酸化膜の構造によれば、シリコン酸化膜の穴が深くなるにしたがって穴底まで到達するフッ素ラジカルが低下しても、エッチングレートの低下を抑制し、エッチングストップを回避できる。
　上記実施形態では、上層の第２のシリコン酸化膜１４のシリコン含有率又は体積密度が下層の第１のシリコン酸化膜１２のシリコン含有率又は体積密度より相対的に高くなるようにシリコン酸化膜を使用する。これにより、下層の第１のシリコン酸化膜１２において、深穴の穴底を形成しても、上層の第２のシリコン酸化膜１４に比べて粗なシリコン酸化膜となるので、エッチングレートの低下を抑制できる。
　例えば、上層の第２のシリコン酸化膜１４が緻密な膜であり、下層の第１のシリコン酸化膜１２が相対的に粗な膜であるシリコン酸化膜の成膜方法を説明する。この場合、緻密な膜は、相対的に粗な膜に比べて、シリコン含有率又は体積密度が高くなる。成膜方法としては、シリコンウエハ１０上に第１のシリコン酸化膜１２としてＳＯＧ（Ｓｐｉｎ－Ｏｎ－Ｇｌａｓｓ）膜を塗布技術により成膜する。次に、第２のシリコン酸化膜１４としてＵＳＧをプラズマＣＶＤ法で成膜する。その後、ポリシリコン層を同様にＣＶＤ法により堆積し、パターニングされたフォトレジストを形成し、ドライエッチングによりポリシリコンのマスク１６を形成する。その後、Ｏ２プラズマによるドライエッチングにてフォトレジストが除去される。
　［変形例１]
　上層の第２のシリコン酸化膜１４のシリコン含有率が下層の第１のシリコン酸化膜１２のシリコン含有率より低いシリコン酸化膜を生成する他の例としては、シリコン酸化膜の成膜時、第１のシリコン酸化膜１２にボロンＢやリンＰ等の不純物を混入させる方法が考えられる。不純物を混入させた第１のシリコン酸化膜１２は、不純物を混入させていない第２のシリコン酸化膜１４よりシリコン含有率が低い。よって、下層にてシリコン含有率が低下するため、下層の第１のシリコン酸化膜１２に形成された深穴の穴底に到達するフッ素Ｆラジカルの数が低下してもエッチングレートの低下を抑制できる。
　例えば、不純物を混入させた下層のシリコン酸化膜の成膜方法としては、シリコンウエハ１０上に第１のシリコン酸化膜１２としてＢＰＳＧなどのシリケードガラスを高密度プラズマＣＶＤ法で成膜する。次に、第２のシリコン酸化膜１４としてＴＥＯＳ膜を常圧よりも少し低い圧力状態である低圧力状態（低真空状態よりも圧力は高い。）において、ＣＶＤ法で成膜する。この場合、下層のシリコン酸化膜には不純物が混入されている分、上層のシリコン酸化膜に比べてシリコン含有率が低くなっている。その後、ポリシリコン層を同様にＣＶＤ法により堆積し、パターニングされたフォトレジストを形成し、ドライエッチングによりポリシリコンのマスクを形成する。その後、Ｏ２プラズマによるドライエッチングにてフォトレジストが除去される。
　［変形例２]
　単位体積当たりのシリコン含有率を深さ方向に変化させる方法のうち、単位体積当たりのフッ素含有率を深さ方向に変化させてもよい。つまり、シリコン酸化膜が２層から構成されている場合、下層の第１のシリコン酸化膜１２のフッ素含有率が上層の第２のシリコン酸化膜１４のフッ素含有率より高いシリコン酸化膜を使用してもよい。これによっても、下層のシリコン酸化膜中にフッ素Ｆを含有することにより、フッ素Ｆラジカルの到達数が低下した深穴の穴底であっても膜からフッ素Ｆが供給されるのでエッチングレートの低下を抑制できる。シリコン酸化膜を一層で構成し、Ｆ含有率が深さ方向に高くなるように変化させた多層膜により形成されてもよい。これによれば、下層の第１のシリコン酸化膜１２は、上層の第２のシリコン酸化膜１４よりフッ素含有率が相対的に高い分、下層の第１のシリコン酸化膜１２は、上層の第２のシリコン酸化膜１４よりシリコン含有率が相対的に低くなっている。
　さらに、上記実施形態と変形例１とを組み合わせた構成のシリコン酸化膜や、上記実施形態と変形例２とを組み合わせた構成のシリコン酸化膜、変形例１と変形例２とを組み合わせた構成のシリコン酸化膜であってもよい。また、それ以外の構成でもよい。
　なお、２層の各層内におけるシリコン含有率又はフッ素含有率は、均一であってもよく、深さ方向に含有比率が変化する膜であってもよい。例えば、上層の第２のシリコン酸化膜１４は下層の第１のシリコン酸化膜１２よりシリコン含有率が高く、かつ、下層の第１のシリコン酸化膜１２は上層の第２のシリコン酸化膜１４よりフッ素含有率が高くてもよい。
　また、シリコン酸化膜は、不純物の含有率が深さ方向に変化する膜であってもよい。例えば、下層の第１のシリコン酸化膜１２が上層の第２のシリコン酸化膜１４より不純物の含有率が低いが、各層内における不純物は均一であってもよいし、各層内においても深さ方向に不純物の含有率が高くなる膜であってもよい。
　［酸化膜の切り替え部分]
　第１のシリコン酸化膜１２と第２のシリコン酸化膜１４との切り替え部分について、図７を参照しながら説明する。ここでは、上層の第２のシリコン酸化膜１４の成膜時にはフッ化炭素（ＣＦ）系ガスを含むエッチングガスが供給され、下層の第１のシリコン酸化膜１２の成膜時にはフッ化炭素（ＣＦ）系ガスを含むエッチングガスとともにフッ素Ｆガスが供給される。
　図７のグラフでは、横軸にアスペクト比、縦軸にシリコン酸化膜のエッチングレートが示されている。第１のシリコン酸化膜１２（ハードＳｉＯ２）をエッチングする際のエッチングレートを第１のエッチングレートで示し、第２のシリコン酸化膜１４（フッ素含有膜又はＳＯＧ等の粗なシリコン酸化膜）をエッチングする際のエッチングレートを第２のエッチングレートで示す。
　エッチストップの問題から第１のエッチングレートが０になることを回避する必要がある。そのために、本実施形態のエッチング方法により形成された穴のアスペクト比が第１のエッチングレートが０になる５５より小さい値の５０以降の部分から、第２のエッチングレートとなるように下層の第１のシリコン酸化膜１２の構成にする。つまり、アスペクト比が５０までの部分は上層の第２のシリコン酸化膜１４とし、それ以降を下層の第１のシリコン酸化膜１２とするように構成する。
　ただし、生産性の問題からエッチングレートが１００ｎｍ／ｍｉｎ以下にならないようにアスペクト比が４０以降の部分を、下層の第１のシリコン酸化膜１２への切り替え部分とすることが好ましい。
　［エッチング装置］
　次に、一実施形態に係る図４に示した積層膜の穴部を形成するために使用されるエッチング装置の一例を、図８に基づき説明する。
　エッチング装置１３０は、内部が気密に保持され、電気的に接地されたチャンバＣ（処理容器）を有している。エッチング装置１３０は、ガス供給源１２０に接続されている。ガス供給源１２０はエッチングガスとして、フッ化炭素（ＣＦ）系ガスを含むエッチングガスを供給する。フッ化炭素系ガスは、ヘキサフルオロ１，３ブタジエンＣ４Ｆ６ガスを含有してもよい。
　チャンバＣは、円筒状であり、例えば表面を陽極酸化処理されたアルミニウム等から構成され、内部にはシリコンウエハＷを支持する載置台１０２が設けられている。載置台１０２は、下部電極としても機能する。載置台１０２は、導体の支持台１０４に支持されており、絶縁板１０３を介して昇降機構１０７により昇降可能となっている。昇降機構１０７は、チャンバＣに配設され、ステンレス鋼よりなるベローズ１０８により覆われている。ベローズ１０８の外側にはベローズカバー１０９が設けられている。載置台１０２の上方の外周には、例えば単結晶シリコンで形成されたフォーカスリング１０５が設けられている。更に、載置台１０２及び支持台１０４の周囲を囲むように、例えば石英等からなる円筒状の内壁部材１０３ａが設けられている。
　載置台１０２には、第１の整合器１１１ａを介して第１の高周波電源１１０ａが接続され、第１の高周波電源１１０ａから所定周波数（例えば４０ＭＨｚ）のプラズマ生成用の高周波電力が供給されるようになっている。また、載置台１０２には、第２の整合器１１１ｂを介して第２の高周波電源１１０ｂが接続され、第２の高周波電源１１０ｂから所定周波数（例えば３．２ＭＨｚ）のバイアス用の高周波電力が供給されるようになっている。一方、載置台１０２の上方には、載置台１０２と平行に対向するように上部電極として機能するシャワーヘッド１１６が設けられており、シャワーヘッド１１６と載置台１０２とは一対の電極として機能するようになっている。
　載置台１０２の上面には、シリコンウエハＷを静電吸着するための静電チャック１０６が設けられている。静電チャック１０６は、絶縁体１０６ｂの間に電極１０６ａを介在している。電極１０６ａには直流電圧源１１２が接続され、直流電圧源１１２から電極１０６ａに直流電圧が印加されることにより、クーロン力によってシリコンウエハＷが吸着される。
　支持体１０４の内部には、冷媒流路１０４ａが形成されている。冷媒流路１０４ａには、冷媒入口配管１０４ｂ、冷媒出口配管１０４ｃが接続されている。冷媒流路１０４ａ中に適宜冷媒として例えば冷却水等を循環させることにより、シリコンウエハＷを所定の温度に制御する。シリコンウエハＷの裏面側にヘリウムガス（Ｈｅ）等の冷熱伝達用ガス（バックサイドガス）を供給するための配管１３０が設けられている。
　シャワーヘッド１１６は、チャンバＣの天井部分に設けられている。シャワーヘッド１１６は、本体部１１６ａと電極板をなす上部天板１１６ｂとを有している。シャワーヘッド１１６は、絶縁性部材１４５を介してチャンバＣの上部に支持されている。本体部１１６ａは、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなり、その下部に上部天板１１６ｂを着脱可能に支持する。
　本体部１１６ａの内部には、ガスの拡散室１２６ａが設けられ、拡散室１２６ａの下部に位置するように、本体部１１６ａの底部には多数のガス通流孔１１６ｄが形成されている。上部天板１１６ｂには、上部天板１１６ｂを厚さ方向に貫通するようにガス導入孔１１６ｅがガス通流孔１１６ｄと連通するように設けられている。このような構成により、拡散室１２６ａに供給されたガスは、ガス通流孔１１６ｄ及びガス導入孔１１６ｅを介してチャンバＣ内のプラズマ処理空間にシャワー状に導入される。なお、本体部１１６ａ等には、冷媒を循環させるための図示しない配管が設けられ、シャワーヘッド１１６を冷却して所望の温度に調整する。
　本体部１１６ａには、拡散室１２６ａへガスを導入するためのガス導入口１１６ｇが形成されている。ガス導入口１１６ｇには、ガス供給源１２０が接続されている。
　シャワーヘッド１１６には、ローパスフィルタ（ＬＰＦ）１５１を介して可変直流電圧源１５２が電気的に接続されている。可変直流電圧源１５２は、オン・オフスイッチ１５３により給電のオン・オフが可能となっている。第１の高周波電源１１０ａ及び第２の高周波電源１１０ｂから高周波が載置台１０２に印加され、プラズマ処理空間にプラズマが発生する際には、必要に応じてオン・オフスイッチ１５３をオンに制御する。これにより、シャワーヘッド１１６に所定の直流電圧が印加される。
　チャンバＣの側壁からシャワーヘッド１１６の高さ位置よりも上方に延びるように円筒状の接地導体１０１ａが設けられている。この円筒状の接地導体１０１ａは、その上部に天板を有している。チャンバＣの底部には、排気口１７１が形成されている。排気口１７１には、排気装置１７３が接続されている。排気装置１７３は、真空ポンプを有し、真空ポンプを作動させることによりチャンバＣ内を所定の真空度まで減圧する。一方、チャンバＣの側壁には、開閉により搬入出口１７４からシリコンウエハＷを搬入又は搬出するためのゲートバルブ１７５が設けられている。
　載置台１０２の処理時における上下方向の位置に対応するチャンバＣの周囲には、環状又は同心状に延在するダイポールリング磁石１２４が配置されている。
　係る構成により、載置台１０２とシャワーヘッド１１６との間の空間には、第１の高周波電源１１０ａにより鉛直方向のＲＦ電界が形成されるとともに、ダイポールリング磁石１２４により水平磁界が形成される。これらの直交電磁界を用いるマグネトロン放電により、載置台１０２の表面近傍に高密度のプラズマを生成することができる。
　このようにして生成された２層のシリコン酸化膜に対して、例えば、平行平板プラズマにおいて下部２周波数印加型の平行平板エッチング装置（図８）で、例えば、処理容器（チャンバＣ）内の圧力を２．６６Ｐａにし、下部電極へ周波数４０ＭＨｚ／３．２ＭＨｚの高周波電力をそれぞれ１．１８／４．４２（Ｗ／ｃｍ２）の電力密度で印加し、Ｃ４Ｆ６／Ｃ４Ｆ８／Ａｒ／Ｏ２の処理ガスのプラズマを生成して、ポリシリコンをマスクとしてシリコン酸化膜をエッチングする。この場合、エッチングの深さが深くなり、図７で説明したアスペクト比が、エッチングレートが低下し、エッチングストップする値になる手前の部分で、第２の酸化膜（ＵＳＧ膜）よりも相対的にシリコン含有率が低い第１の酸化膜（ＳＯＧ膜）となる。これにより、エッチングレートの低下が抑制され、高いアスペクト比、例えば、６０以上のコンタクトホールを形成することができる。
　［成膜装置］
　次に、一実施形態に係る図４に示した第１のシリコン酸化膜１２及び第２のシリコン酸化膜１４の積層膜の成膜を形成するために使用される成膜装置の一例を、実施例１～実施例３の順に説明する。
（実施例１）
　実施例１では、第１のシリコン酸化膜１２としてＳＯＧ膜を成膜し、第２のシリコン酸化膜１４としてＵＳＧ膜をプラズマＣＶＤで成膜する。図９は、実施例１のＳＯＧ膜で使用する膜形成装置の一例を概略的に示した縦断面図である。図１０は、図９の膜形成装置の平面図である。
　第１のシリコン酸化膜１２の一例として、ＳＯＧ膜を成膜する場合に使用する本実施例の膜形成装置１４０は、スピンコート法によりウエハＷの表面にＳＯＧ溶液を塗布する。図９及び図１０に示すように、モータＭによりカップ４６内で回転されるスピンチャック４８と、処理液供給管５０Ａの先端部に設けられた処理液供給ノズル５０と、リンス液供給管５２Ａの先端部に設けられたリンス液供給ノズル５２と、これらノズル５０、５２を把持してガイド棒５４に沿ってウエハの半径方向にスキャンする可動アーム５６と、処理液供給ノズル５０を待機させる処理液ノズル待機部５６Ａ及びダミーディスペンス部５６Ｂと、リンス液供給ノズル５２を待機させるリンス液ノズル待機部６０と、排気管６２とを備えている。
　この膜形成装置１４０における塗布処理について説明すると、スピンチャック４８上に載置されたウエハＷがスピンチャック４８と共に回転すると、処理液供給ノズル５０が可動アーム５６により把持されてウエハＷ上に移動して処理液であるＳＯＧ溶液を滴下する。このＳＯＧ溶液は、膜となる成分例えばシラノール化合物と溶媒例えばエチルアルコールとを混合してなる。この時ウエハＷは高速回転（２０００～６０００ｒｐｍ）しているので、遠心力によってＳＯＧ溶液はウエハＷの中心部から周縁部に向かって拡散してウエハＷ上にＳＯＧ膜が形成される。そしてＳＯＧ膜が形成された後ウエハＷ上にリンス液供給ノズル５２が移動して、ウエハＷの周縁部のＳＯＧ膜がリンス液例えばエチルアルコールによって溶解除去される。次に、これをプレヒート工程で１００℃～１４０℃の温度下で熱処理することによって溶媒を蒸発させた後、加熱装置内（図示しない）にウエハを搬入して、これを約４００℃～４５０℃の温度下で熱処理することによりＳＯＧ膜をシロキサン結合させている。このようにしてシリコン酸化膜であるＳＯＧ膜を形成する。尚、所定の膜厚にＳＯＧ膜を形成する場合には、ウエハ上にＳＯＧ溶液を塗布して溶媒を蒸発する工程を繰り返し行った後に、塗布後のウエハを加熱装置内に搬入して熱処理等する。
　このようにして生成された２層のシリコン酸化膜に対して、例えば、平行平板プラズマにおいて下部２周波数印加型の平行平板エッチング装置（図８）で、圧力２．６６Ｐａ、４０ＭＨｚ／３．２ＭＨｚの高周波電力をそれぞれ１．１８／４．４２（Ｗ／ｃｍ２）で印加してＣ４Ｆ６／Ｃ４Ｆ８／Ａｒ／Ｏ２でポリシリコンをマスクとしてシリコン酸化膜をエッチングする。この場合、エッチングの深さが深くなった箇所で、第２の酸化膜（ＵＳＧ膜）よりも相対的にシリコン含有率が低い第１の酸化膜（ＳＯＧ膜）となるのでエッチングレートの低下が抑制され、高いアスペクト比、例えば、６０以上のコンタクトホールを形成することができる。
（実施例２）
　実施例２では、第１のシリコン酸化膜１２としてＢＰＳＧ膜などのシリケードガラスを高密プラズマＣＶＤ法で成膜し、第２のシリコン酸化膜１４としてＴＥＯＳ膜を常圧よりも少し低い圧力状態である低圧力状態（低真空状態よりも圧力は高い。）において、ＣＶＤ法で成膜する。図１１は、実施例２のＢＰＳＧ膜で使用する成膜装置の一例を概略的に示した縦断面図である。
　第１のシリコン酸化膜１２の一例として、ＢＰＳＧ膜を成膜する場合に使用する本実施例の成膜装置３０１は、図３に示すように、チャンバ２０１内に平行平板型の上部電極２０３と下部電極２０２とを有し、上部電極２０３と下部電極２０２の間に成膜ガスをプラズマ化するための周波数１３．５６ＭＨｚのＲＦ電力を供給するＲＦ電源２０７が接続されている。チャンバ２０１内は排気口２０５に接続された排気装置により排気されて適当な圧力に減圧される。また、下部電極２０２はシリコンウエハ３１０を載置する載置台を兼ねており、下部電極２０２側にはシリコンウエハ３１０を加熱する加熱手段２０６が設けられている。
　さらに、リン含有化合物ソース３３としてＳｉＯＰ－１１（ｂ）の供給源２１を、シリコン含有化合物ソース３６としてSｉＨ４の供給源２２を、酸化性ガスとしてＯ２の供給源を、希釈ガスソースとしてＡｒ又はＮ２の供給源を有し、これらの供給源はまとめて配管２４ｅにより成膜装置３０１のチャンバ２０１のガス導入口２０４に接続されている。
　なお、ＲＦ電源２０７はマッチング回路２０８を通して上部電極２０３に接続されている。また、図１１中、配管２４ａ～２４ｄは各ガスを導く配管であり、流量計２５ａ～２５ｄに接続されている。バルブ２６ａ～２６ｄは各配管２４ａ～２４ｄに設けられたソースガスの流通路を開閉する。ソースの温度を調節する手段３２，３５は、具体的にはヒータや冷却器等から構成されている。
　まず、このような成膜装置３０１のチャンバ２０１内にシリコンウエハ３１０を入れる。次いで、シリコンウエハ３１０の加熱を行い、シリコンウエハ３１０を前記成膜条件の温度の範囲に保持する。なお、シリコンウエハ３１０上には、例えばシリコン酸化膜等の下地絶縁膜が形成されている。
　次に、成膜条件の範囲内に調整された成膜ガスをチャンバ２０１内に導入し、成膜条件のＲＦ電力で成膜ガスをプラズマ化する。
　この状態を所定の時間保持することにより、高濃度のリンを含む所定の膜厚のＰＳＧ膜（リン含有絶縁膜）が形成される。ＰＳＧ膜は成膜中に前記成膜条件の温度程度で流動化する場合があり、この場合は成膜と同時に平坦化も達成される。
　そうでない場合は、シリコンウエハ３１０にＰＳＧ膜（リン含有絶縁膜）を成膜した後に別に平坦化のための加熱処理を行い、ＰＳＧ膜を流動化し、平坦化する。これにより、平坦化されたＰＳＧ膜が形成される。
　上記実施の形態１によれば、シリコン含有化合物としてＳｉＨ４を用い、リン含有化合物としてＳｉＯＰ－１１（ｂ）を用い、かつ酸化性ガスを適量、例えば酸素（Ｏ２）を加えている。従って、平坦化のための流動化温度を飛躍的に低下させることができる。
　この成膜装置３０１の製造方法として、プラズマ励起ＣＶＤ法によりリンを含むＢＰＳＧ膜を形成する方法を挙げる。
　成膜ガスとしてＳｉＨ４＋ＳＯＰ－１１（ｂ）＋ＴＭＢ又はＴＥＢ＋Ｎ２Ｏの混合ガスを用いた。成膜条件は以下の通りである。
　温度：１５０～４００℃
　ガス圧力：０．５～３．０Ｔｏｒｒ（６６．６６～３９９．９Ｐａ）
　ＳＯＰ－１１（ｂ）バブリングガス（Ｎ２又はＡｒ）、流量：３００～１５００ｓｃｃｍ（ＳＯＰ－１１（ｂ）、ソース温度：４５℃
　ＳｉＨ４、流量：１００～２０００ｓｃｃｍ
　ＴＭＰ、流量：１５～６００ｓｃｃｍ
　ＴＭＢ又はＴＥＢ、流量：１０～３００ｓｃｃｍ
　酸化性ガス（Ｏ２）、流量：３００ｓｃｃｍ以下
　ＲＦ電力：０．１４７～１．１８Ｗ／ｃｍ２
　周波数：１００ｋＨｚ～２．５ＧＨｚ
　上記により、シリコンウエハ３１０上にＳｉＯ２＋リンＰ＋ボロンＢの混合物からなるＢＰＳＧ膜（リン含有絶縁膜）が形成される。
　このようにして生成された２層のシリコン酸化膜に対して、例えば、平行平板プラズマにおいて下部２周波数印加型の平行平板エッチング装置（図８）で、圧力２．６６Ｐａ、４０ＭＨｚ／３．２ＭＨｚの高周波電力をそれぞれ１．１８／４．４２（Ｗ／ｃｍ２）で印加してＣ４Ｆ６／Ｃ４Ｆ８／Ａｒ／Ｏ２でポリシリコンをマスクとしてシリコン酸化膜をエッチングする。この場合、エッチングの深さが深くなった箇所で、第２の酸化膜（ＵＳＧ膜）よりも相対的にシリコン含有率が低い第１の酸化膜（ＢＰＳＧ膜）となるのでエッチングレートの低下が抑制され、高いアスペクト比、例えば、６０以上のコンタクトホールを形成することができる。
　上記の実施例１では第１のシリコン酸化膜１２をＳＯＧ膜、第２のシリコン酸化膜１４をＵＳＧ膜で形成し、実施例２では第１のシリコン酸化膜１２をＢＰＳＧ、第２のシリコン酸化膜１４をＴＥＯＳ膜で形成したが第１のシリコン酸化膜１２と第２のシリコン酸化膜１４は２層の組み合わせを変えたものでも良い。なお、ＴＥＯＳ膜はＴＥＯＳガスによるプラズマＣＶＤにより生成され、ＵＳＧ膜は、ＴＥＯＳガスと酸素ガスによるプラズマＣＶＤにより生成される。
（実施例３）
　実施例３では、実施例２の第１のシリコン酸化膜を変更した実施例である。第１のシリコン酸化膜１２としてＦＳＧ膜を、ＢＰＳＧ膜を形成するための成膜装置（図１１）を用いて下記のようなプロセス条件で成膜する。
ＦＳＧ膜条件は以下の通りである。
　温度：１５０～４００℃
　ガス圧力：５３３．２８８×１０－３Ｐａ
　ＳｉＦ４ガスの流量：２６ｓｃｃｍ
　ＳｉＨ４ガスの流量：３８ｓｃｃｍ
　Ｏ２ガスの流量：１１１ｓｃｃｍ
　Ａｒガスの流量：６０ｓｃｃｍ
　ＲＦ電力：２．１６Ｗ／ｃｍ２
　上記により、シリコンウエハにＦＳＧ膜が形成される。ＦＳＧ膜のフッ素含有率を変更するにはＳｉＦ４ガスとＳｉＨ４ガスのガス比を変更すればよい。つまり、深さ方向にフッ素含有率が高くなるように、ＳｉＨ４ガスに対するＳｉＦ４ガスの流量を多くする。
　なお、第１のシリコン酸化膜１２としてＳｉＯＦ膜を、ＩＣＰプラズマ装置を用いて下記のようなプロセス条件で実行することも可能である。
成長炉内の圧力：５３３．２８８×１０－３Ｐａ（４ｍＴｏｒｒ）
導入するフッ化シリコン（ＳｉＦ４）ガスの流量：２０～２６ｓｃｃｍ
導入するＳｉＨ４ガスの流量：３８ｓｃｃｍ
導入するＯ２ガスの流量：１１１ｓｃｃｍ
導入するＡｒガスの流量：６０ｓｃｃｍ
高周波電力（ＩＣＰ　ｐｏｗｅｒ）：３．９３Ｗ／ｃｍ２
バイアス電力（Ｂｉａｓ　ｐｏｗｅｒ）：２．１６Ｗ／ｃｍ２
　このように第１のシリコン酸化膜１２としてフッ素含有膜を形成することで、エッチングの深さが深くなった箇所で、第２のシリコン酸化膜１４（ＵＳＧ膜やＴＥＯＳ膜）よりもフッ素含有率が高い第１の酸化膜（ＦＳＧ）となる。よって、深いホールの底のエッチングに際に、フッ素ラジカルが供給されやすくなるためエッチングレートの低下が抑制され、高いアスペクト比、例えば、６０以上のコンタクトホールを形成することができる。
（実施例４）
　第１のシリコン酸化膜１２及び第２のシリコン酸化膜１４のように２層ではなく、実施例３の成膜方法によって、例えば、最初はＳｉＦ４ガスの流量をＳｉＨ４ガスの流量に対して上昇させフッ素含有率が高いシリコン酸化膜をホールの深い部分で形成し、少しずつＳｉＦ４ガスの流量をＳｉＨ４ガスの流量に対して減少させていく複数のステップで多層膜を形成する方法を採用することも可能である。
　以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
　例えば、上記実施形態では、ＢＰＳＧ膜及びＦＳＧ膜は、図１１に示したプラズマＣＶＤの成膜装置に限られず、図９に示したＳＯＧ膜を形成する膜形成装置を用いてもよい。また、ＳｉＯＦ膜の成膜には、ＳＯＧ膜を形成した膜形成装置及びプラズマＣＶＤ成膜装置のいずれも用いることができる。
　また、本発明において処理を施される被処理体は、上記実施形態にて説明に使用したシリコンウエハに限られず、例えば、フラットパネルディスプレイ（Flat Panel Display)用の大型基板、ＥＬ素子又は太陽電池用の基板であってもよい。
　本国際出願は、２０１２年６月２５日に出願された日本国特許出願２０１２－１４１６６０号に基づく優先権及び２０１２年７月３日に出願された米国仮出願６１／６６７５２７号に基づく優先権を主張するものであり、その全内容を本国際出願に援用する。
　１０　　　　シリコンウエハ
　１２　　　　第１のシリコン酸化膜
　１４　　　　第２のシリコン酸化膜
　１６　　　　マスク
　１３０　　　エッチング装置
　１４０　　　膜形成装置
　２０１　　　チャンバ
　３０１　　　成膜装置

Claims (12)

  1. 　処理容器内にフッ化炭素（ＣＦ）系ガスを含むエッチングガスを供給し、前記エッチングガスからプラズマを生成するステップと、
    　前記プラズマにより、シリコン酸化膜に積層された所定パターンのポリシリコンのマスクを介して、単位体積当たりのシリコン含有率、単位体積当たりのフッ素含有率及び体積密度の少なくともいずれかが深さ方向に変化する前記シリコン酸化膜をエッチングするステップと、
    　を含むことを特徴とするエッチング方法。
  2. 　前記シリコン酸化膜のシリコン含有率又は体積密度が、深さ方向に低くなることを特徴とする請求項１に記載のエッチング方法。
  3. 　前記シリコン酸化膜のフッ素含有率は、深さ方向に高くなることを特徴とする請求項１に記載のエッチング方法。
  4. 　前記シリコン酸化膜は、２層から構成され、
    　前記単位体積当たりのシリコン含有率又は体積密度は、上層のシリコン酸化膜が下層のシリコン酸化膜より高いことを特徴とする請求項１に記載のエッチング方法。
  5. 　前記シリコン酸化膜は、２層から構成され、
    　前記単位体積当たりのフッ素含有率は、下層のシリコン酸化膜が上層のシリコン酸化膜より高いことを特徴とする請求項１に記載のエッチング方法。
  6. 　前記シリコン酸化膜は、不純物の含有率が変化することを特徴とする請求項１に記載のエッチング方法。
  7. 　前記シリコン酸化膜は、２層から構成され、
    　前記シリコン酸化膜の上層は、ＴＥＯＳ膜又はＵＳＧ膜であり、下層はＢＰＳＧ膜又はＳｉＯＦ膜又はＦＳＧ膜であることを特徴とする請求項１に記載のエッチング方法。
  8. 　前記シリコン酸化膜は、前記エッチング方法により形成された穴の開口部の直径に対する穴の深さを示すアスペクト比が５０以下で前記シリコン酸化膜の上層から下層に切り替わるように形成されていることを特徴とする請求項４に記載のエッチング方法。
  9. 　前記シリコン酸化膜は、前記エッチング方法により形成された穴の開口部の直径に対する穴の深さを示すアスペクト比が４０以下で前記シリコン酸化膜の上層から下層に切り替わるように形成されていることを特徴とする請求項８に記載のエッチング方法。
  10. 　前記フッ化炭素系ガスは、ヘキサフルオロ１，３ブタジエンＣ４Ｆ６ガスを含有することを特徴とする請求項１に記載のエッチング方法。
  11. 　前記シリコン酸化膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）又はＳＯＧ（Ｓｐｉｎ-Ｏｎ-Ｇｌａｓｓ）により成膜されることを特徴とする請求項１に記載のエッチング方法。
  12. 　処理容器とガス供給源とを備えるエッチング装置であって、
    　前記処理容器は、単位体積当たりのシリコン含有率、単位体積当たりのフッ素含有率及び体積密度の少なくともいずれかが深さ方向に変化するシリコン酸化膜と該シリコン酸化膜に積層された所定パターンのポリシリコンのマスクが積層された被処理体を収容し、
    　前記ガス供給源は、処理容器内に前記フッ化炭素（ＣＦ）系ガスを含むエッチングガスを供給し、
    　前記エッチングガスから生成されたプラズマにより、前記所定パターンのポリシリコンのマスクを介して前記シリコン酸化膜をエッチングする、
    　ことを特徴とするエッチング装置。
PCT/JP2013/067288 2012-06-25 2013-06-24 エッチング方法及びエッチング装置 Ceased WO2014002965A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/402,780 US9396968B2 (en) 2012-06-25 2013-06-24 Etching method and etching apparatus
KR1020147033006A KR102151278B1 (ko) 2012-06-25 2013-06-24 에칭 방법 및 에칭 장치

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012141660A JP2014007270A (ja) 2012-06-25 2012-06-25 エッチング方法及びエッチング装置
JP2012-141660 2012-06-25
US201261667527P 2012-07-03 2012-07-03
US61/667,527 2012-07-03

Publications (1)

Publication Number Publication Date
WO2014002965A1 true WO2014002965A1 (ja) 2014-01-03

Family

ID=49783111

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/067288 Ceased WO2014002965A1 (ja) 2012-06-25 2013-06-24 エッチング方法及びエッチング装置

Country Status (4)

Country Link
US (1) US9396968B2 (ja)
JP (1) JP2014007270A (ja)
KR (1) KR102151278B1 (ja)
WO (1) WO2014002965A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6216300B2 (ja) 2014-09-15 2017-10-18 東芝メモリ株式会社 半導体装置及びその製造方法
JP2017098478A (ja) * 2015-11-27 2017-06-01 東京エレクトロン株式会社 エッチング方法
RU2687299C1 (ru) * 2018-08-17 2019-05-13 Акционерное общество "Научно-исследовательский институт физических измерений" Способ получения рельефа в диэлектрической подложке
KR102760678B1 (ko) * 2019-11-28 2025-02-04 삼성전자주식회사 3차원 반도체 메모리 장치
US11380697B2 (en) * 2020-02-25 2022-07-05 Tokyo Electron Limited Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307516A (ja) * 1998-04-23 1999-11-05 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003133293A (ja) * 2001-10-30 2003-05-09 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297163B1 (en) * 1998-09-30 2001-10-02 Lam Research Corporation Method of plasma etching dielectric materials
US6831018B2 (en) * 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
JP2004063512A (ja) 2002-07-25 2004-02-26 Matsushita Electric Ind Co Ltd コンタクトホールのエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307516A (ja) * 1998-04-23 1999-11-05 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003133293A (ja) * 2001-10-30 2003-05-09 Mitsubishi Electric Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20150140821A1 (en) 2015-05-21
KR102151278B1 (ko) 2020-09-02
JP2014007270A (ja) 2014-01-16
US9396968B2 (en) 2016-07-19
KR20150024316A (ko) 2015-03-06

Similar Documents

Publication Publication Date Title
US9406523B2 (en) Highly selective doped oxide removal method
US9412608B2 (en) Dry-etch for selective tungsten removal
KR100978704B1 (ko) 밀도 및 스텝 커버리지가 개선된 비정질 탄소막 증착 방법
KR102038608B1 (ko) 반도체 장치의 제조 방법
TWI576914B (zh) Pattern forming method and substrate processing system
TWI530995B (zh) 用於蝕刻ｓｉｎ膜的方法
TWI775839B (zh) 具有選擇性阻隔層的結構
US9607811B2 (en) Workpiece processing method
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
US9881806B2 (en) Method of manufacturing a semiconductor device
JP2017098478A (ja) エッチング方法
TW201320220A (zh) 用於處理晶圓及清潔腔室之感應電漿源
TW201440138A (zh) 用於鹵化物驅氣的處理系統及方法
JP6050944B2 (ja) プラズマエッチング方法及びプラズマ処理装置
WO2012173122A1 (ja) プラズマエッチング方法
KR102151278B1 (ko) 에칭 방법 및 에칭 장치
JP7634642B2 (ja) ホウ素がドープされたシリコン材料を利用した集積プロセス
JP2014003085A (ja) プラズマエッチング方法及びプラズマ処理装置
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
US9305795B2 (en) Plasma processing method
TWI497586B (zh) Plasma etching method
JP5452133B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR101324941B1 (ko) 비정질 탄소막 형성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13808685

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14402780

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20147033006

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13808685

Country of ref document: EP

Kind code of ref document: A1