WO2014002907A1 - タッチパネルコントローラ、集積回路、タッチパネル装置、及び電子機器 - Google Patents

タッチパネルコントローラ、集積回路、タッチパネル装置、及び電子機器 Download PDF

Info

Publication number
WO2014002907A1
WO2014002907A1 PCT/JP2013/067127 JP2013067127W WO2014002907A1 WO 2014002907 A1 WO2014002907 A1 WO 2014002907A1 JP 2013067127 W JP2013067127 W JP 2013067127W WO 2014002907 A1 WO2014002907 A1 WO 2014002907A1
Authority
WO
WIPO (PCT)
Prior art keywords
touch panel
code sequence
code
inner product
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/067127
Other languages
English (en)
French (fr)
Inventor
雄亮 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN201380026476.6A priority Critical patent/CN104321728A/zh
Priority to US14/408,223 priority patent/US9372574B2/en
Publication of WO2014002907A1 publication Critical patent/WO2014002907A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes

Definitions

  • Capacitance detection circuit for detecting a distribution of capacitance values of a capacitance matrix formed between M drive lines and L sense lines as a device for detecting capacitance values distributed in a matrix
  • Patent Document 1 In the capacitance detection circuit, when the touch panel is touched with a finger or a pen, the capacitance value of the capacitance becomes small at the touched position, and by detecting the change in the capacitance value, The touch position with the touch panel by a finger or a pen is detected.
  • the measured values Y1, Y2, Y3, and Y4 are associated with the capacitance values C31, C32, C33, and C34, respectively.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a touch panel controller, an integrated circuit, a touch panel device, and an electronic device having a small mounting area.
  • Driving means for outputting the first linear sum signal, and K signals obtained by multiplying the K first linear sum signals by a second code sequence having K N-dimensional vectors, Multiplication means for generating an added second linear sum signal; first inner product operation means for generating a first inner product operation signal by inner product operation of the second linear sum signal and the second code sequence; Based on the inner product operation between the operation signal and the first code sequence, characterized in that a second inner product computation means for generating a second inner product computation signal that estimates the value of the capacitance.
  • Multiplying means for generating a signal, a product obtained by multiplying the second linear sum signal by the second code sequence or the first code sequence, and an inner product operation of the first code sequence or the second code sequence, Characterized in that a inner product computation means for generating a dot product operation signal for estimating the value of the capacitance.
  • the touch panel controller 1 is provided with a multiplication unit 2.
  • the multiplication unit 2 generates a second linear sum signal obtained by adding K signals obtained by multiplying the K first linear sum signals by a code sequence E having K N-dimensional vectors.
  • the code sequence E includes code sequences E 1 to E 4 .
  • (Configuration of code sequence) 2A is a diagram showing code sequences D 1 to D 4 for driving the capacitances C 11 to C MN by the capacitance driving unit 5, and FIG. FIG. 7 is a diagram illustrating code sequences E 1 to E 4 for multiplying linear sum signals based on charges of capacitors C 11 to C MN .
  • FIG. 3A is a diagram showing time waveforms of code sequences D 1 to D 4 for driving the capacitances C 11 to C MN
  • FIG. 3B is a code sequence for multiplying the linear sum signal. It is a diagram showing a time waveform of E 1 ⁇ E 4.
  • FIG. 4 is a circuit diagram showing a configuration of touch panel device 7A according to the second embodiment.
  • FIG. 5 is a diagram showing a main part of the touch panel device 7A.
  • This touch panel device 7A is an embodiment in which the number of sense lines is 4, the number of drive lines is 4, and the sequence length of the code sequence is 31.
  • the touch panel controller 1A is provided with a multiplication unit 2A.
  • the multiplying unit 2A adds 31 signals obtained by multiplying the 31 first linear sum signals by the code sequence E having 31 4-dimensional vectors generated by the code generating unit 4A.
  • a second linear sum signal is generated and supplied to the AD converter 11.
  • the code sequence E includes code sequences E 1 to E 4 shown in (b) of FIG.
  • the AD converter 11 performs AD conversion on the second linear sum signal supplied from the multiplication unit 2A and supplies it to the inner product calculation unit 3A.
  • the inner product calculation unit 3A obtains the second linear sum signal AD-converted by the AD converter 11 based on the clock signal E generated by the code generation unit 4A and the code sequence E generated by the code generation unit 4A.
  • the inner product calculation is performed to generate a first inner product calculation signal, which is supplied to the inner product calculation unit 3AA.
  • the code generation unit 4A includes shift registers 12a to 12e connected in series. A clock signal is input to the shift registers 12a to 12e.
  • the code generator 4A is provided with a clock generator 15a.
  • the clock generator 15a includes a code sequence E 1 generated by the shift register 12a, a code sequence E 2 generated by the shift register 12b, a code sequence E 3 generated by the shift register 12c, generated by the shift register 12d a code sequence E 4 which is to generate a clock signal E based on the code sequence generated by the shift register 12e.
  • the code generator 4A has shift registers 13a to 13e connected in series.
  • the clock signal E generated by the clock generation unit 15a is input to the shift registers 13a to 13e.
  • the code generator 4A is provided with a clock generator 15b.
  • Clock generating unit 15b a code sequence D 1 generated by the shift register 13a, a code sequence D 2 generated by the shift register 13b, a code sequence D 3 produced by the shift register 13c, generated by the shift register 13d a code sequence D 4 which is to generate a clock signal D based on the code sequence generated by the shift register 13e.
  • code sequences D 1 to D 4 are generated by the second linear feedback shift registers 13a to 13e having the same configuration.
  • the second linear feedback shift registers 13a to 13e update the values for each period of the code sequence E.
  • the second linear feedback shift registers 13a to 13e are also connected to the clock generator 15b to generate a clock (clock signal D) corresponding to one cycle of the code sequence D.
  • the sense lines SL 1 to SL 4 corresponding to the capacitances C 11 to C 44 of the touch panel 6A are connected to the inverting input terminal or the non-inverting input terminal of the operational amplifier 10 according to the code series E 1 to E 4 .
  • the output signal of the operational amplifier 10 is converted into a digital signal by the AD converter 11, and the output signal from the operational amplifier 10 digitally converted by the inner product calculation unit 3A shown in FIG. An inner product with the code sequences E 1 to E 4 generated by the code generator 4A is calculated.
  • the inner product calculation unit 3A is connected to the inner product calculation unit 3AA.
  • the inner product calculation unit 3AA uses the output signal of the inner product calculation unit 3A and the code sequences D 1 to D 4 generated by the code generation unit 4A.
  • the clock signal D generated by the code generation unit 4A is used as a reset signal necessary for the inner product calculation unit 3AA.
  • FIG. 8 is a circuit diagram showing a configuration of touch panel device 7B according to the third embodiment.
  • the same reference numerals are given to the same components as those described above. Therefore, detailed description of these components is omitted.
  • the touch panel device 7B includes a touch panel controller 1B.
  • the touch panel controller 1B has an inner product calculation unit 3B.
  • the inner product calculation unit 3B calculates the inner product of the signal obtained by multiplying the second linear sum signal supplied from the AD converter 11 by the code sequence E or the code sequence D and the code sequence D or the code sequence E, and performs electrostatic product calculation.
  • An inner product calculation signal for estimating the values of the capacitors C 11 to C 44 is generated.
  • FIG. 9 is a diagram illustrating a configuration of a code generation unit 4B provided in the touch panel device 7B.
  • the same reference numerals are given to the same components as those described above. Therefore, detailed description of these components is omitted.
  • the output signal from the shift register 12e, the output signal from the shift register 12f, the output signal from the shift register 12g, and the output signal from the shift register 12h correspond to the code sequences D 1 to D 4 , respectively.
  • cascade-connected shift registers 12f to 12h that receive the output signal of the shift register 12e are provided. Clock signals to be supplied to the shift registers 12a to 12h are input from the outside of the code generation unit 4B.
  • the clock generation unit 15a outputs 1 when the output values of all the shift registers of the linear feedback shift registers 12a to 12e are 1, and outputs 0 otherwise.
  • the output signals of the shift registers 12a to 12d are used as the code sequences E 1 to E 4
  • the output signals of the shift registers 12e to 12h are used as the code sequences D 1 to D 4 .
  • FIG. 10 is a diagram illustrating a configuration of the inner product calculation unit 3B provided in the touch panel device 7B.
  • the same reference numerals are given to the same components as those described above. Therefore, detailed description of these components is omitted.
  • the multiplier 16e is supplied to the integrator 17a by multiplying the output and the code sequence D 1 of the multiplier 16a.
  • the multiplier 16f is supplied to the integrator 17b by multiplying the output and the code sequence D 2 from the multiplier 16a.
  • the multiplier 16g is supplied to the integrator 17c by multiplying the output and the code sequence D 3 from the multiplier 16a.
  • the multiplier 16h is supplied to an integrator 17d by multiplying the output the code sequence D 4 from the multiplier 16a.
  • the integrator 17a integrates the output of the multiplier 16e based on the clock signal E.
  • the integrator 17b integrates the output of the multiplier 16f based on the clock signal E.
  • the integrator 17c integrates the output of the multiplier 16g based on the clock signal E.
  • the integrator 17d integrates the output of the multiplier 16h based on the clock signal E.
  • the input signal from the ADC 11 is multiplied by the code sequence multiplication unit 18a for multiplying the code sequences E 1 to E 4 and the output signal of the code sequence multiplication unit 18a as inputs, and the code sequences D 1 to D are input to this input signal.
  • the output signal of the code sequence multiplying unit 18b are code sequences E, is one cycle integral of D.
  • the clock signal E output from the code generator 4B in FIG. 9 is used as a reset signal for the integrators 17a to 17h.
  • the touch panel device 7B shown in FIG. 8 will be described.
  • the capacitances C 11 to C 44 of the touch panel 6A are driven by the code sequences D 1 to D 4 generated by the code generation unit 4B shown in FIG. 9, and the charges of the capacitances C11 to C44 are included in the amplification unit 9A.
  • Addition is performed using the multiplier 2.
  • the signal addition is configured by configuring the amplifier 9A using the operational amplifier 10 and resetting the capacitor Cint of the integrator every clock.
  • the sense lines SL 1 to SL 4 to which signals based on the charges of the capacitances C 11 to C 44 are supplied are connected to the inverting input terminal and the non-inverting input terminal of the operational amplifier 10 according to the code series E 1 to E 4.
  • the output signal of the operational amplifier 10 is converted into a digital signal by the AD converter 11, and the output signal of the operational amplifier 10 digitally converted by the inner product calculation unit 3B of FIG.
  • the inner product of the code sequences E 1 to E 4 and the code sequences D 1 to D 4 generated by the unit 4B is calculated.
  • the reset signal necessary for the inner product calculation unit 3B uses the clock signal E generated by the code generation unit 4B.
  • the code generator 4C has five shift registers 12f to 12j connected in series. A clock signal is input to the shift registers 12f to 12j. An output signal from the shift register 12e is input to the shift register 12f.
  • the code generator 4CC has an XOR gate 14c.
  • XOR gate 14c includes a code sequence D 2 generated by the shift register 12g, the code sequence D 3 produced by the shift register 12h, a code sequence 4 generated by the shift register 12i, generated by the shift register 12j and it supplies the generated signal to the shift register 12f on the basis of the code sequence D 5.
  • the shift register 12f generates a code sequence D 1
  • the shift register 12k generates a code sequence D 6.
  • the code sequences E 1 to E 4 are generated by the linear feedback shift registers 12a to 12e similar to the code generation unit 4C in FIG.
  • Code sequences D 1 to D 6 are generated by linear feedback shift registers 12f to 12k whose feedback positions are changed.
  • the five shift registers 12f to 12j constitute a linear feedback shift register, and the outputs of the shift registers 12g to 12j are fed back to the input of the shift register 12f via the XOR gate 14C.
  • the shift register 12k is used.
  • the correlation between the code sequence D as the preferred pair and the code sequence E obtained by the code generator using the linear feedback shift register including five shift registers is ⁇ 9/31 at the maximum. Is greater than -1/31, which is the cross correlation of the M sequence shown in FIG. It is known that the longer the code sequence period, the smaller the correlation between code sequences obtained by different generators, and the error can be reduced by using a sequence having a long period.
  • the CPU 110 controls the operation of mobile phone 100.
  • the CPU 110 executes a program stored in the ROM 111, for example.
  • the operation key 116 receives an instruction input from the user to the mobile phone 100.
  • the RAM 112 volatilely stores data generated by executing a program by the CPU 110 or data input via the operation keys 116.
  • the ROM 111 stores data in a nonvolatile manner.
  • the display panel 118 displays images stored in the ROM 111 and the RAM 112 by the display control circuit 109.
  • the display panel 118 may be superimposed on the touch panel 102 or may incorporate the touch panel 102.
  • the touch panel controller is a touch panel controller that controls touch panels having capacitances formed at intersections of M drive lines and N sense lines, respectively.
  • the M drive lines are driven in parallel based on a first code sequence having K M-dimensional vectors, and K first linear lines based on the electrostatic charge along the N sense lines.
  • Multiplication means for generating a linear sum signal; first inner product operation means for generating a first inner product operation signal by inner product operation of the second linear sum signal and the second code sequence; the first inner product operation signal; Based on the inner product computation of the 1 code sequence, characterized in that a second inner product computation means for generating a second inner product computation signal that estimates the value of the capacitance.
  • This feature generates a second linear sum signal obtained by adding K signals obtained by multiplying the K first linear sum signals by a second code sequence having K N-dimensional vectors. Is done. For this reason, the value of the capacitance can be estimated from the second linear sum signal having a smaller number than the first linear sum signal. Accordingly, the number of circuits that process signals for estimating the capacitance value can be reduced. As a result, a touch panel controller with a small mounting area can be provided.
  • Another touch panel controller is a touch panel controller that controls a touch panel having a capacitance formed at an intersection of M drive lines and N sense lines, and includes K pieces of touch panel controllers.
  • the M drive lines are driven in parallel based on a first code sequence having an M-dimensional vector, and K first linear sum signals based on the charges of the capacitance are generated along the N sense lines.
  • K first linear sum signals based on the charges of the capacitance are generated along the N sense lines.
  • a second linear sum signal obtained by adding K signals obtained by multiplying the K first linear sum signals by a second code sequence having K N-dimensional vectors.
  • This feature generates a second linear sum signal obtained by adding K signals obtained by multiplying the K first linear sum signals by a second code sequence having K N-dimensional vectors. Is done. For this reason, the value of the capacitance can be estimated from the second linear sum signal having a smaller number than the first linear sum signal. Accordingly, the number of circuits that process signals for estimating the capacitance value can be reduced. As a result, a touch panel controller with a small mounting area can be provided.
  • the K first linear sum signals are obtained by multiplying the second code sequence having a preference pair with the first code sequence having K N-dimensional vectors.
  • a second linear sum signal obtained by adding the K signals is generated.
  • the value of the capacitance can be estimated from the second linear sum signal having a smaller number than the first linear sum signal. Accordingly, the number of circuits that process signals for estimating the capacitance value can be reduced. As a result, a touch panel controller with a small mounting area can be provided.
  • “preferred pair” is defined as follows. That is, when the M sequence is generated by the first and second M sequence generation circuits, and the code length of the M sequence is 2 n ⁇ 1, an arbitrary sequence generated by the first M sequence generation circuit If the absolute value of the cross-correlation between the sequence and an arbitrary M sequence generated by the second M sequence generation circuit is N, the maximum is (2 (N + 1/2) +1) / (2 N ⁇ 1 If N is an even number, the sequence generated by the first M sequence generation circuit and the second M sequence when (2 (N + 2/2) +1) / (2 N -1) at the maximum The M series generated by the generation circuit is in a preferred pair relationship.
  • the first code sequence has a value changed for each period of the second code sequence, or the second code sequence is the first code sequence. It is preferable that the value is changed every one cycle.
  • a second linear sum signal is generated by adding K signals obtained by multiplying the K first linear sum signals by a second code sequence having K N-dimensional vectors. Therefore, the capacitance value can be estimated from the second linear sum signal having a smaller number than the first linear sum signal. Accordingly, the number of circuits that process signals for estimating the capacitance value can be reduced. As a result, a touch panel controller with a small mounting area can be provided.
  • the touch panel controller further includes code generation means for generating at least one of the first code sequence and the second code sequence.
  • the touch panel controller generates at least one of the first code sequence and the second code sequence. This eliminates the need for the touch panel controller to receive at least one of the first code sequence and the second code sequence from the outside.
  • An integrated circuit according to one embodiment of the present invention is characterized in that the touch panel controller according to the present invention is integrated.
  • a touch panel device includes a touch panel having a capacitance formed at an intersection of M drive lines and N sense lines, and a touch panel controller of the present invention that controls the touch panel. It is characterized by having.
  • An electronic device includes a touch panel having a capacitance formed at an intersection of M drive lines and N sense lines, and a touch panel controller of the present invention that controls the touch panel. It is characterized by having.
  • the present invention can be used for a touch panel controller, an integrated circuit, a touch panel device, and an electronic device that control a touch panel having a capacitance formed at each intersection of a plurality of drive lines and a plurality of sense lines.
  • Multiplication unit (multiplication means) 3A dot product calculation unit (first dot product calculation means) 3AA dot product calculation unit (second dot product calculation means) 3B inner product calculation unit (inner product calculation means) 4A code generation unit (code generation means) 5, 5A capacity drive unit (drive means) 6, 6A Touch panel 7, 7A Touch panel device 8, 8A Sign multiplying unit 9, 9A Amplifying unit 10 Operational amplifier 11 ADC (analog-digital converter) 12a to 12k Shift registers 14a and 14b XOR gates 15a and 15b Clock generator 16 Multiplier 17 Integrators 18a and 18b Code sequence multiplier 100 Cellular phone (electronic equipment)

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

　タッチパネルコントローラ（１Ａ）は、容量駆動部（５Ａ）と第１線形和信号に第２符号系列を乗算した信号を加算した第２線形和信号を生成する乗算部（２Ａ）と第２線形和信号と第２符号系列との内積演算により第１内積演算信号を生成する内積演算部（３Ａ）と第１内積演算信号と第１符号系列との内積演算により第２内積演算信号を生成する内積演算部（３ＡＡ）とを備え、タッチパネルコントローラの実装面積を減らすことができる。

Description

タッチパネルコントローラ、集積回路、タッチパネル装置、及び電子機器
　本発明は、複数のドライブラインと複数のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルを制御するタッチパネルコントローラ、集積回路、タッチパネル装置、及び電子機器に関する。
　マトリックス状に分布した静電容量値を検出する装置として、Ｍ本のドライブラインとＬ本のセンスラインとの間に形成される静電容量行列の静電容量値の分布を検出する容量検出回路が、特許文献１に開示されている。上記容量検出回路では、指やペンでタッチパネルに触れたとき、触れられた位置において静電容量の容量値が小さくなることを利用しており、上記静電容量値の変化を検出することによって、指やペンによるタッチパネルとの接触位置を検出する。
　図１５は、従来のタッチパネル装置９００の構成を示す模式図である。また、図１６は、タッチパネル装置９００の駆動方法を説明するための図である。タッチパネル装置９００は、タッチパネル９０２とタッチパネルコントローラ９０３とを備える。タッチパネル９０２は、ドライブラインＤＬ１～ＤＬ４と、センスラインＳＬ１～ＳＬ４と、ドライブラインＤＬ１～ＤＬ４とセンスラインＳＬ１～ＳＬ４とが交差する位置に配置された静電容量Ｃ１１～Ｃ４４とを有している。また、タッチパネルコントローラ９０３は、駆動部９０４及び増幅器９０８を有している。
　以下では、タッチパネル装置９００において、どのような方法によって静電容量値を測定値（検出値）に変換しているのか説明する。
　駆動部９０４は、図１６の（式３）に示される、４行４列の符号系列に基づいて、ドライブラインＤＬ１～ＤＬ４を駆動する。符号系列の要素が「１」であれば、駆動部９０４は電源電圧ＶＤＤを印加し、要素が「０」であれば、ゼロボルトを印加する。
　タッチパネル装置９００は、センスラインＳＬ１～ＳＬ４のそれぞれに対応するように配置された、４個の増幅器９０８を有している。４個の増幅器９０８は、駆動部９０４により駆動されたセンスラインＳＬ１～ＳＬ４に沿った、静電容量の電荷の線形和Ｙ１～Ｙ４を受け取って増幅する。
　具体的には、例えば、上記４行×４列の符号系列による４回の駆動のうちの最初の駆動では、駆動部９０４はドライブラインＤＬ１に電源電圧ＶＤＤを印加し、残りのドライブラインＤＬ２～ＤＬ４にゼロボルトを印加する。すると、例えばセンスラインＳＬ３からは、図１６の（式１）で示される静電容量Ｃ３１の電荷に対応する出力が、測定値Ｙ１として増幅器９０８に供給される。
　そして、２回目の駆動では、駆動部９０４はドライブラインＤＬ２に電源電圧ＶＤＤを印加し、残りのドライブラインＤＬ１、ＤＬ３、ＤＬ４にゼロボルトを印加する。すると、センスラインＳＬ３からは、図１６の（式２）で示される静電容量Ｃ３２に対応する出力が、測定値Ｙ２として増幅器９０８に供給される。
　同様に、３回目の駆動では、駆動部９０４はドライブラインＤＬ３に電源電圧ＶＤＤを印加し、残りのドライブラインにゼロボルトを印加する。その後、４回目の駆動では、駆動部９０４はドライブラインＤＬ４に電源電圧ＶＤＤを印加し、残りのドライブラインにゼロボルトを印加する。３回目の駆動、４回目の駆動によって、それぞれ、静電容量Ｃ３３、Ｃ３４に対応する測定値Ｙ３、Ｙ４が得られる。
　以上によって、図１６の（式３）及び（式４）に示すように、測定値Ｙ１、Ｙ２、Ｙ３、Ｙ４が、それぞれ、静電容量値Ｃ３１、Ｃ３２、Ｃ３３、Ｃ３４と関連付けられる。
日本国公開特許公報「特開２００５－１５２２２３号公報（２００５年　６月１６日公開）」
　しかしながら、前述のタッチパネル装置９００では、センスラインごとに増幅器を設ける必要がある。このため、センスライン数が増大すると増幅器の数も増大し、増幅器を実装する回路の実装面積が大きくなるという問題がある。
　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、実装面積の小さいタッチパネルコントローラ、集積回路、タッチパネル装置、及び電子機器を提供することにある。
　上記の課題を解決するために、本発明の一態様に係るタッチパネルコントローラは、Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルを制御するタッチパネルコントローラであって、Ｋ個のＭ次元ベクトルを有する第１符号系列に基づいて前記Ｍ本のドライブラインを並列駆動して、前記Ｎ本のセンスラインに沿って前記静電容量の電荷に基づくＫ個の第１線形和信号を出力させる駆動手段と、前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有する第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号を生成する乗算手段と、前記第２線形和信号と前記第２符号系列との内積演算により第１内積演算信号を生成する第１内積演算手段と、前記第１内積演算信号と前記第１符号系列との内積演算に基づいて、前記静電容量の値を推定する第２内積演算信号を生成する第２内積演算手段とを備えたことを特徴とする。
　本発明の一態様に係る他のタッチパネルコントローラは、Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルを制御するタッチパネルコントローラであって、Ｋ個のＭ次元ベクトルを有する第１符号系列に基づいて前記Ｍ本のドライブラインを並列駆動して、前記Ｎ本のセンスラインに沿って前記静電容量の電荷に基づくＫ個の第１線形和信号を出力させる駆動手段と、前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有する第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号を生成する乗算手段と、前記第２線形和信号と前記第２符号系列または第１符号系列とを乗算した信号と、前記第１符号系列または前記第２符号系列とを内積演算して、前記静電容量の値を推定する内積演算信号を生成する内積演算手段とを備えたことを特徴とする。
　本発明の一態様に係るさらに他のタッチパネルコントローラは、Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルを制御するタッチパネルコントローラであって、Ｋ個のＭ次元ベクトルを有する第１符号系列に基づいて前記Ｍ本のドライブラインを並列駆動して、前記Ｎ本のセンスラインに沿って前記静電容量の電荷に基づくＫ個の第１線形和信号を出力させる駆動手段と、前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有して前記第１符号系列とプリファードペアの関係にある第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号を生成する乗算手段と、前記第２線形和信号と前記第２符号系列または第１符号系列とを乗算した信号と、前記第１符号系列または前記第２符号系列とを内積演算して、前記静電容量の値を推定する内積演算信号を生成する内積演算手段とを備えたことを特徴とする。
　本発明一態様に係るタッチパネルコントローラでは、前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有する第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号が生成される。このため、第１線形和信号よりも数が少ない第２線形和信号により静電容量の値を推定することができる。従って、静電容量の値を推定するための信号を処理する回路の数を減らすことができる。この結果、実装面積の小さいタッチパネルコントローラ実装面積を小さくすることができる。
実施の形態１に係るタッチパネル装置の構成を示す回路図である。 （ａ）は上記タッチパネル装置に設けられた容量駆動部により静電容量を駆動するための符号系列を示す図であり、（ｂ）はタッチパネル装置に設けられた符号乗算部により、静電容量の電荷に基づく線形和信号を乗算するための符号系列を示す図である。 （ａ）は上記静電容量を駆動するための符号系列の時間波形を示す図であり、（ｂ）は上記線形和信号を乗算するための符号系列の時間波形を示す図である。 実施の形態２に係るタッチパネル装置の構成を示す回路図である。 上記タッチパネル装置の要部を示す図である。 上記タッチパネル装置に設けられた符号生成部の構成を示す図である。 上記タッチパネル装置に設けられた内積演算部の構成を示す図である。 実施の形態３に係るタッチパネル装置の構成を示す回路図である。 上記タッチパネル装置に設けられた符号生成部の構成を示す図である。 上記タッチパネル装置に設けられた内積演算部の構成を示す図である。 実施の形態４に係るタッチパネル装置の構成を示す回路図である。 比較例に係る符号生成部の構成を示す図である。 上記タッチパネル装置に設けられた符号生成部の構成を示す図である。 実施の形態５に係る携帯電話機の構成を示すブロック図である。 従来のタッチパネル装置の構成を示す回路図である。 上記タッチパネル装置の駆動方法を説明するための図である。
　以下、本発明の実施の形態について、詳細に説明する。
　〔実施の形態１〕
　（タッチパネル装置７の構成）
　図１は、実施の形態１に係るタッチパネル装置７の構成を示す回路図である。タッチパネル装置７は、タッチパネル６とタッチパネルコントローラ１とを備えている。タッチパネル６は、Ｍ本のドライブラインＤＬ１～ＤＬＭと、Ｎ本のセンスラインＳＬ１～ＳＬＮとを有している。ドライブラインＤＬ１～ＤＬＭとセンスラインＳＬ１～ＳＬＮとが交差する位置には、静電容量値がそれぞれＣ１1～ＣＭＮである静電容量Ｃ１１～ＣＭＮが配置されている。
　タッチパネルコントローラ１は、容量駆動部５を有している。容量駆動部５は、Ｋ個のＭ次元ベクトルを有する符号系列Ｄに基づいてＭ本のドライブラインＤＬ１～ＤＬＭを並列駆動して、Ｎ本のセンスラインＳＬ１～ＳＬＮに沿って静電容量Ｃ１１～ＣＭＮの電荷に基づくＫ個の第１線形和信号を出力させる。
　このように、ドライブラインＤＬ１～ＤＬＭに接続される容量駆動部５によって、静電容量Ｃ１１～ＣＭＮが駆動される。容量駆動部５には互いに相関の低い符号系列Ｄが与えられる。符号系列Ｄは、符号系列Ｄ１～Ｄ４を含む。容量駆動部５は、符号が「１」の場合は対応するドライブラインに電圧Ｖｄｒｉｖｅを印加し、符号が「－１」の場合は対応するドライブラインに電圧－Ｖｄｒｉｖｅを印加する。
　タッチパネルコントローラ１には、乗算部２が設けられている。乗算部２は、Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有する符号系列Ｅを乗算して得られたＫ個の信号を加算した第２線形和信号を生成する。符号系列Ｅは、符号系列Ｅ１～Ｅ４を含む。
　乗算部２は、符号乗算部８と増幅部９とを有している。センスラインＳＬ１～ＳＬＮに沿って出力される静電容量Ｃ１１～ＣＭＮの電荷に基づいたＫ個の第１線形和信号は、符号乗算部８を介して、増幅部９に与えられる。符号乗算部８には互いに相関の低い符号系列Ｅ１～ＥＮが与えられ、符号が「１」の場合は対応するセンスラインを増幅部９のオペアンプ１０に設けられた非反転入力端子に接続し、符号が「－１」の場合は対応するセンスラインをオペアンプ１０の反転入力端子に接続する。
　簡単のために、センスライン数を４本、ドライブライン数を４本、符号系列の系列長を３１とした場合の容量駆動部５に与えられる符号系列Ｄ１～Ｄ４と、符号乗算部８に与えられる符号系列Ｅ１～Ｅ４の例を図２の（ａ）（ｂ）に示す。
　（符号系列の構成）
　図２の（ａ）は容量駆動部５により静電容量Ｃ１１～ＣＭＮを駆動するための符号系列Ｄ１～Ｄ４を示す図であり、（ｂ）は符号乗算部８により、静電容量Ｃ１１～ＣＭＮの電荷に基づく線形和信号を乗算するための符号系列Ｅ１～Ｅ４を示す図である。
　符号系列Ｄ１～Ｄ４は、いずれも、系列長が３１であり、１または－１の値を有している。符号系列Ｅ１～Ｅ４も、系列長が３１であり、１または－１の値を有している。
　図３の（ａ）は静電容量Ｃ１１～ＣＭＮを駆動するための符号系列Ｄ１～Ｄ４の時間波形を示す図であり、（ｂ）は線形和信号を乗算するための符号系列Ｅ１～Ｅ４の時間波形を示す図である。
　図３の（ａ）に示す信号ＳＤ１の時間的変化は、符号系列Ｄ１の１番目～３番目の符号（１、１、１）の変化に対応しており、信号ＳＤ２の時間的変化は、符号系列Ｄ２の１番目～３番目の符号（１、１、１）の変化に対応している。信号ＳＤ３の時間的変化は、符号系列Ｄ３の１番目～３番目の符号（－１、１、１）の変化に対応しており、信号ＳＤ４の時間的変化は、符号系列Ｄ４の１番目～３番目の符号（－１、－１、１）の変化に対応している。
　図３の（ｂ）に示す信号ＳＥ１の領域Ｒ１に属する箇所の時間的変化は、符号系列Ｅ１の１番目～３１番目の符号（１、１、１、…）の変化に対応しており、信号ＳＥ２の領域Ｒ２に属する箇所の時間的変化は、符号系列Ｅ２の１番目～３１番目の符号（１、１、１、…）の変化に対応している。信号ＳＥ３の時間的変化は、符号系列Ｅ３の１番目～３１番目の符号（－１、１、１、…）の変化に対応しており、信号ＳＥ４の時間的変化は、符号系列Ｅ４の１番目～３１番目の符号（１、－１、１、…）の変化に対応している。
　信号ＳＥ１～ＳＥ４に対応する符号系列Ｅ１～Ｅ４は、信号ＳＤ１～ＳＤ４に対応する符号系列Ｄ１～Ｄ４よりも高速であり、信号ＳＤ１～ＳＤ４に対応する符号系列Ｄ１～Ｄ４が１回値を変える期間（例えば、図３の（ａ）における時刻Ｔ１～時刻Ｔ２）が、信号ＳＥ１～ＳＥ４に対応する符号系列Ｅ１～Ｅ４の１周期に相当する。
　増幅部９の出力信号Ｙは、下記の（式５）で与えられる。
Figure JPOXMLDOC01-appb-M000001
　ここで、符号Ｅｊの１周期分の内積を計算すると、符号Ｅｊの互いの相関をゼロとすれば、出力信号Ｙは、下記の（式６）で与えられる。
Figure JPOXMLDOC01-appb-M000002
　ここで、ＴＥは符号系列Ｅの周期である。次に、この信号と、符号Ｄｉの１周期分との内積の計算結果は、Ｄｊの互いの相関をゼロとすれば、下記の（式７）で与えられる。
Figure JPOXMLDOC01-appb-M000003
　ここで、ＴＤは符号系列Ｄの周期である。このようして、タッチパネルの容量値を推定することができる。
　〔実施の形態２〕
　（タッチパネル装置７Ａの構成）
　図４は、実施の形態２に係るタッチパネル装置７Ａの構成を示す回路図である。図５は、タッチパネル装置７Ａの要部を示す図である。このタッチパネル装置７Ａは、センスライン数４，ドライブライン数４、符号系列の系列長を３１とした場合の実施の形態である。
　タッチパネル装置７Ａは、タッチパネル６Ａとタッチパネルコントローラ１Ａとを備えている。タッチパネル６Ａは、４本のドライブラインＤＬ１～ＤＬ４と、４本のセンスラインＳＬ１～ＳＬ４とを有している。ドライブラインＤＬ１～ＤＬ４とセンスラインＳＬ１～ＳＬ４とが交差する位置には、静電容量値がそれぞれＣ１1～Ｃ４４である静電容量Ｃ１１～Ｃ４４が配置されている。
　タッチパネルコントローラ１Ａには、符号生成部４Ａが設けられている。符号生成部４Ａは、３１個の４次元ベクトルを有する符号系列Ｄをクロック信号に基づいて生成して容量駆動部５Ａに供給する。
　容量駆動部５Ａは、符号生成部４Ａから供給された３１個の４次元ベクトルを有する符号系列Ｄに基づいて４本のドライブラインＤＬ１～ＤＬ４を並列駆動して、４本のセンスラインＳＬ１～ＳＬ４に沿って静電容量Ｃ１１～Ｃ４４の電荷に基づく３１個の第１線形和信号を出力させる。符号系列Ｄは、図２の（ａ）に示す符号系列Ｄ１～Ｄ４を含む。
　タッチパネルコントローラ１Ａには、乗算部２Ａが設けられている。乗算部２Ａは、３１個の第１線形和信号に対して、符号生成部４Ａにより生成された３１個の４次元ベクトルを有する符号系列Ｅを乗算して得られた３１個の信号を加算した第２線形和信号を生成してＡＤ変換器１１に供給する。符号系列Ｅは、図２の（ｂ）に示す符号系列Ｅ１～Ｅ４を含む。
　乗算部２Ａは、符号乗算部８Ａと増幅部９Ａとを有している。センスラインＳＬ１～ＳＬ４に沿って出力される静電容量Ｃ１１～Ｃ４４の電荷に基づいた３１個の第１線形和信号は、符号乗算部８Ａを介して、増幅部９Ａに与えられる。符号乗算部８Ａには互いに相関の低い符号系列Ｅ１～Ｅ４が与えられ、符号が「１」の場合は対応するセンスラインを増幅部９のオペアンプ１０に設けられた非反転入力端子に接続し、符号が「－１」の場合は対応するセンスラインをオペアンプ１０の反転入力端子に接続する。
　ＡＤ変換器１１は、乗算部２Ａから供給された第２線形和信号をＡＤ変換して内積演算部３Ａに供給する。内積演算部３Ａは、符号生成部４Ａにより生成されたクロック信号Ｅに基づいて、ＡＤ変換器１１によりＡＤ変換された第２線形和信号と、符号生成部４Ａにより生成された符号系列Ｅとを内積演算して第１内積演算信号を生成し、内積演算部３ＡＡに供給する。
　内積演算部３ＡＡは、符号生成部４Ａにより生成されたクロックＤに基づいて、内積演算部３Ａにより生成された第１内積演算信号と、符号生成部４Ａにより生成された符号系列Ｄとを内積演算して第２内積演算信号を生成する。
　（符号生成部４Ａの構成）
　図６は、タッチパネル装置７Ａに設けられた符号生成部４Ａの構成を示す図である。符号生成部４Ａは、容量駆動部５Ａに与える符号系列Ｄと、符号乗算部８Ａに与える符号系列Ｅとを生成する。符号系列Ｄ及びＥは、Ｍ系列による符号系列である。
　符号生成部４Ａは、直列に接続されたシフトレジスタ１２ａ～１２ｅを有している。シフトレジスタ１２ａ～１２ｅには、クロック信号が入力される。
　符号生成部４Ａには、クロック生成部１５ａが設けられている。クロック生成部１５ａは、シフトレジスタ１２ａにより生成された符号系列Ｅ１と、シフトレジスタ１２ｂにより生成された符号系列Ｅ２と、シフトレジスタ１２ｃにより生成された符号系列Ｅ３と、シフトレジスタ１２ｄにより生成された符号系列Ｅ４と、シフトレジスタ１２ｅにより生成された符号系列とに基づいてクロック信号Ｅを生成する。
　符号生成部４Ａは、ＸＯＲゲート１４ａを有している。ＸＯＲゲート１４ａは、シフトレジスタ１２ｂにより生成された符号系列Ｅ２と、シフトレジスタ１２ｅにより生成された符号系列とに基づいて生成した信号をシフトレジスタ１２ａに供給する。
　符号生成部４Ａは、直列に接続されたシフトレジスタ１３ａ～１３ｅを有している。シフトレジスタ１３ａ～１３ｅには、クロック生成部１５ａにより生成されたクロック信号Ｅが入力される。
　符号生成部４Ａには、クロック生成部１５ｂが設けられている。クロック生成部１５ｂは、シフトレジスタ１３ａにより生成された符号系列Ｄ１と、シフトレジスタ１３ｂにより生成された符号系列Ｄ２と、シフトレジスタ１３ｃにより生成された符号系列Ｄ３と、シフトレジスタ１３ｄにより生成された符号系列Ｄ４と、シフトレジスタ１３ｅにより生成された符号系列とに基づいてクロック信号Ｄを生成する。
　符号生成部４Ａは、ＸＯＲゲート１４ｂを有している。ＸＯＲゲート１４ｂは、シフトレジスタ１３ｂにより生成された符号系列Ｄ２と、シフトレジスタ１３ｅにより生成された符号系列とに基づいて生成した信号をシフトレジスタ１３ａに供給する。
　このように、５個のシフトレジスタ１２ａ～１２ｅで第一の線形帰還シフトレジスタを構成し、シフトレジスタ１２ｂ・１２ｅの出力信号を、ＸＯＲゲート１４ａを通してシフトレジスタ１２ａの入力に帰還させる。シフトレジスタ１２ａ～１２ｅに与えるクロック信号は外部より入力する。
　本実施の形態では、第一の線形帰還シフトレジスタ１２ａ～１２ｅにより生成される符号系列を符号系列Ｅ１～Ｅ４として用いる。この場合、符号系列Ｅ１～Ｅ４の周期はクロック信号の周期の３１倍となる。
　図６に示すクロック生成部１５ａは、第一の線形帰還シフトレジスタ１２ａ～１２ｅのすべての出力値が１の場合に、１を出力し、それ以外の場合に０を出力する。これにより、符号系列Ｅの１周期ごとに値を更新するためのクロック（クロック信号Ｅ）を生成する。
　本実施の形態では、同様の構成の第二の線形帰還シフトレジスタ１３ａ～１３ｅにより、符号系列Ｄ１～Ｄ４を発生させる。第二の線形帰還シフトレジスタ１３ａ～１３ｅは、符号系列Ｅの１周期ごとに値を更新する。
　この場合、符号系列Ｄの周期は、符号系列Ｅの周期の３１倍になり、符号生成部４Ａに与えるクロック信号の３１×３１＝９６１倍となる。また、第二の線形帰還シフトレジスタ１３ａ～１３ｅもクロック生成部１５ｂが接続され、符号系列Ｄの１周期に相当するクロック（クロック信号Ｄ）を生成する。
　（内積演算部３Ａの構成）
　図７は、タッチパネル装置７Ａに設けられた内積演算部３Ａの構成を示す図である。内積演算部３Ａは、乗算器１６ａ～１６ｄと積分器１７ａ～１７ｄとを有している。乗算器１６ａは、ＡＤＣ１１から供給される第２線形和信号と符号系列Ｅ１とを乗算して積分器１７ａに供給する。積分器１７ａは、乗算器１６ａから供給された信号をクロック信号Ｅに基づいて積分した信号を内積演算部３ＡＡの１つに出力する。乗算器１６ｂは、ＡＤＣ１１から供給される第２線形和信号と符号系列Ｅ２とを乗算して積分器１７ｂに供給する。積分器１７ｂは、乗算器１６ｂから供給された信号をクロック信号Ｅに基づいて積分した信号を内積演算部３ＡＡの他の１つに出力する。
　乗算器１６ｃは、ＡＤＣ１１から供給される第２線形和信号と符号系列Ｅ３とを乗算して積分器１７ｃに供給する。積分器１７ｃは、乗算器１６ｃから供給された信号をクロック信号Ｅに基づいて積分した信号を内積演算部３ＡＡのさらに他の１つに出力する。乗算器１６ｄは、ＡＤＣ１１から供給される第２線形和信号と符号系列Ｅ４とを乗算して積分器１７ｄに供給する。積分器１７ｄは、乗算器１６ｄから供給された信号をクロック信号Ｅに基づいて積分した信号を内積演算部３ＡＡのさらに他の１つに出力する。
　このように内積演算回路３Ａは、符号系列Ｅと第２線形和信号の内積演算を行う。乗算器１６ａ～１６ｄにより、符号系列Ｅと第２線形和信号とを乗算して得られる信号を符号系列Ｅの１周期の期間積分する。１周期の期間分の積分を実現するため、積分器１７ａ～１７ｄを、図６に示すクロック生成部１５ａ・１５ｂで生成されたクロック（クロック信号Ｅ、クロック信号Ｄ）でリセットする。
　図６に示した符号生成部４Ａによって生成された符号系列Ｄ１～Ｄ４でタッチパネル６ＡのドライブラインＤＬ１～ＤＬ４を駆動し、タッチパネル６Ａの静電容量Ｃ１１～Ｃ４４の電荷に基づく信号をオペアンプ１０を含む増幅部９Ａを用いて加算する。この加算はオペアンプ１０を用いた積分器で行う。積分器の容量Ｃｉｎｔを１クロックごとにリセットすることで加算を実現する。
　タッチパネル６Ａの静電容量Ｃ１１～Ｃ４４に対応するセンスラインＳＬ１～ＳＬ４は、符号系列Ｅ１～Ｅ４に応じてオペアンプ１０の反転入力端子、または非反転入力端子に接続される。本実施の形態では、オペアンプ１０の出力信号をＡＤ変換器１１によりデジタル信号に変換し、デジタル回路で実装した図７に示す内積演算部３Ａによって、デジタル変換されたオペアンプ１０からの出力信号と、符号生成部４Ａで生成された符号系列Ｅ１～Ｅ４との内積を計算する。
　内積演算部３Ａに必要なリセット信号は、符号生成部４Ａで生成されたクロック信号Ｅ１～Ｅ４を用いる。内積演算部３Ａは内積演算部３ＡＡに接続されている。内積演算部３ＡＡは、内積演算部３Ａの出力信号と、符号生成部４Ａで生成された符号系列Ｄ１～Ｄ４を用いる。内積演算部３ＡＡに必要なリセット信号は、符号生成部４Ａで生成されたクロック信号Ｄを用いる。
　ここで、センスラインＳＬ１とドライブラインＤＬ１との交点付近と、センスラインＳＬ２とドライブラインＤＬ２との交点付近にタッチ入力がある場合を考える。タッチパネルの静電容量が以下の（式８）ようになるとする。
Figure JPOXMLDOC01-appb-M000004
　また、Ｃｉｎｔを０．２ｐＦとし、Ｖｄｒｉｖｅを１Ｖとする。この場合、図４に示す回路で得られた容量パターンは、（式９）のようになった。
Figure JPOXMLDOC01-appb-M000005
　本実施の形態で使用した符号系列は、相互相関値が０ではないため、静電容量値の誤差が出ているが、静電容量Ｃ１１とＣ２２とが他の静電容量よりも大きくなっており、タッチ入力があったことを検出することができている。
　〔実施の形態３〕
　（タッチパネル装置７Ｂの構成）
　図８は、実施の形態３に係るタッチパネル装置７Ｂの構成を示す回路図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
　タッチパネル装置７Ｂは、タッチパネルコントローラ１Ｂを備えている。タッチパネルコントローラ１Ｂは、内積演算部３Ｂを有している。内積演算部３Ｂは、ＡＤ変換器１１から供給される第２線形和信号と符号系列Ｅまたは符号系列Ｄとを乗算した信号と、符号系列Ｄまたは符号系列Ｅとを内積演算して、静電容量Ｃ１１～Ｃ４４の値を推定する内積演算信号を生成する。
　（符号生成部４Ｂの構成）
　図９は、タッチパネル装置７Ｂに設けられた符号生成部４Ｂの構成を示す図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
　符号生成部４Ｂは、直列に接続されたシフトレジスタ１２ｆ～１２ｈを有している。シフトレジスタ１２ｆ～１２ｈには、クロック信号が入力される。シフトレジスタ１２ｆには、シフトレジスタ１２ｅからの出力信号が入力される。
　シフトレジスタ１２ｅからの出力信号、シフトレジスタ１２ｆからの出力信号、シフトレジスタ１２ｇからの出力信号、及びシフトレジスタ１２ｈからの出力信号は、それぞれ符号系列Ｄ１～Ｄ４に対応する。
　本実施の形態では、線形帰還シフトレジスタによって生成されるＭ系列の符号系列を使用する。５個のシフトレジスタ１２ａ～１２ｅで第一の線形帰還シフトレジスタを構成し、シフトレジスタ１２ｂ・１２ｅの出力信号ＸＯＲゲート１４ａを通してシフトレジスタ１２ａの入力に帰還させる。
　また、シフトレジスタ１２ｅの出力信号を入力とする縦続接続されたシフトレジスタ１２ｆ～１２ｈを設置している。シフトレジスタ１２ａ～１２ｈに与えるクロック信号は符号生成部４Ｂの外部より入力する。クロック生成部１５ａは線形帰還シフトレジスタ１２ａ～１２ｅのすべてのシフトレジスタの出力値が１の場合に１を出力し、それ以外の場合に０を出力する。
　本実施の形態では、符号系列Ｅ１～Ｅ４としてシフトレジスタ１２ａ～１２ｄの出力信号を使用し、符号系列Ｄ１～Ｄ４としてシフトレジスタ１２ｅ～１２ｈの出力信号を使用する。
　センスライン数またはドライブライン数を増やしたい場合は、縦続接続されたシフトレジスタの数を増やすことで符号系列の数を増やすことが出来る。
　（内積演算部３Ｂの構成）
　図１０は、タッチパネル装置７Ｂに設けられた内積演算部３Ｂの構成を示す図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
　内積演算部３Ｂは、符号系列乗算部１８ａ・１８ｂを有している。符号系列乗算部１８ａは、乗算器１６ａ～１６ｄを有している。乗算器１６ａは、ＡＤＣ１１から供給される第２線形和信号と符号系列Ｅ１とを乗算して、符号系列乗算部１８ｂの乗算器１６ｅ・１６ｆ・１６ｇ・１６ｈに供給する。乗算器１６ｂは、ＡＤＣ１１から供給される第２線形和信号と符号系列Ｅ２とを乗算して、符号系列乗算部１８ｂの乗算器に供給する。乗算器１６ｃは、ＡＤＣ１１から供給される第２線形和信号と符号系列Ｅ３とを乗算して、符号系列乗算部１８ｂの乗算器に供給する。乗算器１６ｄは、ＡＤＣ１１から供給される第２線形和信号と符号系列Ｅ４とを乗算して、符号系列乗算部１８ｂの乗算器１６ｉ・１６ｊ・１６ｋ・１６ｌに供給する。
　乗算器１６ｅは、乗算器１６ａからの出力と符号系列Ｄ１とを乗算して積分器１７ａに供給する。乗算器１６ｆは、乗算器１６ａからの出力と符号系列Ｄ２とを乗算して積分器１７ｂに供給する。乗算器１６ｇは、乗算器１６ａからの出力と符号系列Ｄ３とを乗算して積分器１７ｃに供給する。乗算器１６ｈは、乗算器１６ａからの出力と符号系列Ｄ４とを乗算して積分器１７ｄに供給する。
　乗算器１６ｉは、乗算器１６ｄからの出力と符号系列Ｄ１とを乗算して積分器１７ｅに供給する。乗算器１６ｊは、乗算器１６ｄからの出力と符号系列Ｄ２とを乗算して積分器１７ｆに供給する。乗算器１６ｋは、乗算器１６ｄからの出力と符号系列Ｄ３とを乗算して積分器１７ｇに供給する。乗算器１６ｌは、乗算器１６ｄからの出力と符号系列Ｄ４とを乗算して積分器１７ｈに供給する。
　積分器１７ａは、乗算器１６ｅの出力をクロック信号Ｅに基づいて積分する。積分器１７ｂは、乗算器１６ｆの出力をクロック信号Ｅに基づいて積分する。積分器１７ｃは、乗算器１６ｇの出力をクロック信号Ｅに基づいて積分する。積分器１７ｄは、乗算器１６ｈの出力をクロック信号Ｅに基づいて積分する。
　積分器１７ｅは、乗算器１６ｉの出力をクロック信号Ｅに基づいて積分する。積分器１７ｆは、乗算器１６ｊの出力をクロック信号Ｅに基づいて積分する。積分器１７ｇは、乗算器１６ｋの出力をクロック信号Ｅに基づいて積分する。積分器１７ｈは、乗算器１６ｌの出力をクロック信号Ｅに基づいて積分する。
　このように、ＡＤＣ１１からの入力信号に対し、符号系列Ｅ１～Ｅ４を乗算する符号系列乗算部１８ａと、符号系列乗算部１８ａの出力信号を入力とし、この入力信号に符号系列Ｄ１～Ｄ４を乗算する符号系列乗算部１８ｂを持ち、符号系列乗算部１８ｂの出力信号は、符号系列Ｅ，Ｄの１周期間積分される。積分器１７ａ～１７ｈのリセット信号として、図９の符号発生部４Ｂが出力するクロック信号Ｅを用いる。
　図８に示す、タッチパネル装置７Ｂについて説明する。図９に示した符号生成部４Ｂによって生成された符号系列Ｄ１～Ｄ４でタッチパネル６Ａの静電容量Ｃ１１～Ｃ４４を駆動し、静電容量Ｃ１１～Ｃ４４の電荷を増幅部９Ａを含む乗算部２を用いて加算する。信号の加算は、オペアンプ１０を用いた増幅部９Ａを構成し、積分器の容量Ｃｉｎｔを１クロックごとにリセットすることで構成する。
　静電容量Ｃ１１～Ｃ４４の電荷に基づく信号が供給されるセンスラインＳＬ１～ＳＬ４は、符号系列Ｅ１～Ｅ４に応じてオペアンプ１０の反転入力端子、非反転入力端子に接続される。本実施の形態では、オペアンプ１０の出力信号をＡＤ変換器１１によりデジタル信号に変換し、デジタル回路で実装した図１０の内積演算部３Ｂによって、デジタル変換されたオペアンプ１０の出力信号と、符号生成部４Ｂで生成された符号系列Ｅ１～Ｅ４、符号系列Ｄ１～Ｄ４との内積を計算する。内積演算部３Ｂに必要なリセット信号は、符号生成部４Ｂで生成されたクロック信号Ｅを用いる。
　ここで、センスラインＳＬ１とドライブラインＤＬ１の交点付近と、センスラインＳＬ２とドライブラインＳＬ２との交点付近にタッチ入力がある場合を考える。タッチパネル６Ａの静電容量が以下の（式１０）のようになるとする。
Figure JPOXMLDOC01-appb-M000006
　また、Ｃｉｎｔを０．２ｐＦ、Ｖｄｒｉｖｅを１Ｖとする。この場合、図８に示す回路で得られた容量パターンは、下記の（式１１）により示される。
Figure JPOXMLDOC01-appb-M000007
　本実施の形態で使用した符号系列は、相互相関が０ではないため、静電容量値の誤差が出ているが、Ｃ１１とＣ２２が他の容量より大きくなっており、タッチ入力があったことを検出することができている。
　実施の形態３によれば、クロック信号Ｄよりも周期の早いクロック信号Ｅのみに基づいて内積演算部を動作させるので、早く動作するタッチ入力に適切に対応することができる。
　なお、符号系列Ｅと第２線形和信号とを乗算した信号と、符号系列Ｄとを内積演算する例を示したが、本発明はこれに限定されない。符号系列Ｄと第２線形和信号とを乗算した信号と、符号系列Ｅとを内積演算するように構成してもよい。
　なお、本実施の形態では、符号系列Ｅ１～Ｅ４としてシフトレジスタ１２ａ～１２ｄの出力信号を使用し、符号系列Ｄ１～Ｄ４としてシフトレジスタ１２ｅ～１２ｈの出力信号を使用したが、符号系列Ｅ１～Ｅ４としてシフトレジスタ１２ｅ～１２ｈの出力信号を使用し、符号系列Ｄ１～Ｄ４としてシフトレジスタ１２ａ～１２ｄの出力信号を使用してもよい。
　〔実施の形態４〕
　（タッチパネル装置７Ｃの構成）
　図１１は、実施の形態４に係るタッチパネル装置７Ｃの構成を示す回路図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
　実施の形態３に示したタッチパネル装置７Ｂにおいて、センスライン数を４とし、ドライブライン数を６とした場合を考える。
　（比較例に係る符号生成部４Ｃの構成）
　図１２は、比較例に係る符号生成部４Ｃの構成を示す図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
　符号生成部４Ｃは、直列に接続された５個のシフトレジスタ１２ｆ～１２ｊを有している。シフトレジスタ１２ｆ～１２ｊには、クロック信号が入力される。シフトレジスタ１２ｆには、シフトレジスタ１２ｅからの出力信号が入力される。
　シフトレジスタ１２ｅ～１２ｊからの出力信号は、それぞれ符号系列Ｄ１～Ｄ６に対応する。
　符号生成部４Ｃは、図９に示した符号発生部４Ｂにシフトレジスタ１２ｉ・１２ｊを追加し、生成する符号系列の数を増やした。ここで、センスラインＳＬ２とドライブラインＤＬ１との交点付近にタッチ入力がある場合を考える。タッチパネル容量が以下の（式１２）のようになるとする。
Figure JPOXMLDOC01-appb-M000008
　この場合、符号生成部４ＣＣに替えて符号生成部４Ｃを備えるタッチパネル装置７Ｃで得られた容量パターンは、下記の（式１３）により示される。
Figure JPOXMLDOC01-appb-M000009
　実際にタッチパネルの静電容量が０．５５１８と大きいＣ１２だけでなく、推定されたＣ６４の容量もＣ１２と同じ値の０．５５１８になっており、タッチ入力がないにもかかわらず、センスラインＳＬ４とドライブラインＤＬ６との交点付近にタッチ入力があると誤認識してしまう。センスライン容量Ｃ１２と、推定される容量Ｃ６４とに関わる成分に注目すると、増幅器の出力信号に現れる成分は、Ｖｄｒｉｖｅ×Ｃ１２×Ｄ１×Ｅ２となる。この信号に対して、推定される容量Ｃ６４に関する推定部の計算は、下記の（式１４）となる。
Figure JPOXMLDOC01-appb-M000010
　ここで、Ｔは符号系列Ｄ、Ｅの周期である。簡単のため、Ｖｄｒｉｖｅ×Ｃ１２＝１とすると、
Figure JPOXMLDOC01-appb-M000011
となり、センスラインＳＬ４とドライブラインＤＬ６との交点付近にタッチ入力があると誤認識してしまう。
　符号系列Ｄ１・Ｅ２・Ｅ４・Ｄ６は互いに相関の低い符号系列であるが、符号系列Ｄ１・Ｅ２・Ｅ４を乗算して生成される符号系列が符号系列Ｄ６に一致するために、このような結果になる。
　そこで、符号系列Ｄと符号系列Ｅとが、プリファードペアとなるような符号系列を用いる場合、符号系列を乗算して生成する符号系列が、他の符号系列と一致することはなくなる。プリファードペアとなる符号系列を発生するための符号発生器の例を図１３に示す。
　（符号生成部４ＣＣの構成）
　図１３は、タッチパネル装置７Ｃに設けられた符号生成部４ＣＣの構成を示す図である。前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
　符号生成部４ＣＣは、直列に接続された６個のシフトレジスタ１２ｆ～１２ｋを有している。シフトレジスタ１２ｆ～１２ｋには、クロック信号が入力される。シフトレジスタ１２ｆには、シフトレジスタ１２ｅからの出力信号が入力される。
　符号生成部４ＣＣは、ＸＯＲゲート１４ｃを有している。ＸＯＲゲート１４ｃは、シフトレジスタ１２ｇにより生成された符号系列Ｄ２と、シフトレジスタ１２ｈにより生成された符号系列Ｄ３と、シフトレジスタ１２ｉにより生成された符号系列４と、シフトレジスタ１２ｊにより生成された符号系列Ｄ５とに基づいて生成した信号をシフトレジスタ１２ｆに供給する。シフトレジスタ１２ｆは符号系列Ｄ１を生成し、シフトレジスタ１２ｋは符号系列Ｄ６を生成する。
　符号系列Ｅ１～Ｅ４は、図１２の符号生成部４Ｃと同様の線形帰還シフトレジスタ１２ａ～１２ｅで生成する。符号系列Ｄ１～Ｄ６は、帰還位置を変更した線形帰還シフトレジスタ１２ｆ～１２ｋで生成する。５個のシフトレジスタ１２ｆ～１２ｊで線形帰還シフトレジスタを構成しており、シフトレジスタ１２ｇ～１２ｊの出力をＸＯＲゲート１４Ｃを介してシフトレジスタ１２ｆの入力にフィードバックする。得られる系列の数を６とするために、シフトレジスタ１２ｋを用いる。
　この符号発生部４ＣＣを図１１に示すタッチパネル装置７Ｃに適用した場合、得られた容量パターンは、以下の（式１６）となる。
Figure JPOXMLDOC01-appb-M000012
　Ｃ１２が他の容量値に比べて０．５６２１と大きいため、センスラインＳＬ２とドライブラインＤＬ１との交点付近にタッチ入力があることを検知できていると判断することができる。
　しかしながら、５個のシフトレジスタで構成される線形帰還シフトレジスタを用いた符号発生器で得られる、プリファードペアとなる符号系列Ｄと符号系列Ｅとの相関は、最大で－９／３１となることが知られており、図６に示すＭ系列の相互相関である－１／３１より大きいため、誤差が大きい。符号系列の周期が長くなるほど異なる発生器で得られる符号系列間の相関が小さくなることが知られており、周期の長い系列を使用することで誤差を軽減できる。
　また、この誤差は系列ごとに異なる（本実施の形態に示したシフトレジスタ５個で構成できる符号発生器の場合は、－１／３１、７／３１、－９／３１の三値を取る）ため、使用する符号系列を周期ごとに入れ替えて使用し、出力値の平均を計算することで、誤差を軽減することができる。符号系列Ｄ１～Ｄ６を与えるドライブラインをランダムに入れ替え、符号系列の８周期分の平均をとった容量推定結果は、下記の（式１７）により示される。
Figure JPOXMLDOC01-appb-M000013
　前述した入れ替えなしの結果に比べて、Ｃ１２以外の静電容量の推定値の最大値が、式１６のＣ３１に対応する０．２１６２ｐＦから、式１７のＣ３４に対応する０．１２０５ｐＦに減少しており、誤差が減少することを確認することができた。本実施の形態では、プリファードペアとなる系列をＭ系列により生成したが、Ｇｏｌｄ系列などの他の系列を用いても良い。
　〔実施の形態５〕
　（携帯電話機１００の構成）
　本発明の集積回路により制御されるタッチパネル１０２を搭載した電子機器の例である携帯電話機１００について、図１４に従って説明する。
　図１４は、実施の形態５に係る携帯電話機１００の構成を示すブロック図である。携帯電話機１００は、ＣＰＵ１１０と、ＲＡＭ１１２と、ＲＯＭ１１１と、カメラ１１３と、マイクロフォン１１４と、スピーカ１１５と、操作キー１１６と、表示パネル１１８と、表示制御回路１０９と、タッチパネルシステム１０１とを備えている。各構成要素は、相互にデータバスによって接続されている。
　ＣＰＵ１１０は、携帯電話機１００の動作を制御する。ＣＰＵ１１０は、たとえばＲＯＭ１１１に格納されたプログラムを実行する。操作キー１１６は、ユーザによる携帯電話機１００への指示の入力を受ける。ＲＡＭ１１２は、ＣＰＵ１１０によるプログラムの実行により生成されたデータ、または操作キー１１６を介して入力されたデータを揮発的に格納する。ＲＯＭ１１１は、データを不揮発的に格納する。
　また、ＲＯＭ１１１は、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ－Ｏｎｌｙ　Ｍｅｍｏｒｙ）またはフラッシュメモリなどの書込みおよび消去が可能なＲＯＭである。また、図１４には示していないが、携帯電話機１００が、他の電子機器に有線により接続するためのインターフェイス（ＩＦ）を備える構成としてもよい。
　カメラ１１３は、ユーザの操作キー１１６の操作に応じて、被写体を撮影する。なお、撮影された被写体の画像データは、ＲＡＭ１１２や外部メモリ（たとえば、メモリカード）に格納される。マイクロフォン１１４は、ユーザの音声の入力を受付ける。携帯電話機１００は、当該入力された音声（アナログデータ）をデジタル化する。そして、携帯電話機１００は、通信相手（たとえば、他の携帯電話機）にデジタル化した音声を送る。スピーカ１１５は、例えば、ＲＡＭ１１２に記憶された音楽データなどに基づく音を出力する。
　タッチパネルシステム１０１は、タッチパネル１０２とタッチパネルコントローラ１０３（集積回路）とを有している。ＣＰＵ１１０は、タッチパネルシステム１０１の動作を制御する。ＣＰＵ１１０は、例えばＲＯＭ１１１に記憶されたプログラムを実行する。ＲＡＭ１１２は、ＣＰＵ１１０によるプログラムの実行により生成されたデータを揮発的に格納する。ＲＯＭ１１１は、データを不揮発的に格納する。
　表示パネル１１８は、表示制御回路１０９により、ＲＯＭ１１１、ＲＡＭ１１２に格納されている画像を表示する。表示パネル１１８は、タッチパネル１０２に重ねられていてもよいし、タッチパネル１０２を内蔵していてもよい。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　〔まとめ〕
　以上のように、本発明の一態様に係るタッチパネルコントローラは、Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルを制御するタッチパネルコントローラであって、Ｋ個のＭ次元ベクトルを有する第１符号系列に基づいて前記Ｍ本のドライブラインを並列駆動して、前記Ｎ本のセンスラインに沿って前記静電容量の電荷に基づくＫ個の第１線形和信号を出力させる駆動手段と、前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有する第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号を生成する乗算手段と、前記第２線形和信号と前記第２符号系列との内積演算により第１内積演算信号を生成する第１内積演算手段と、前記第１内積演算信号と前記第１符号系列との内積演算に基づいて、前記静電容量の値を推定する第２内積演算信号を生成する第２内積演算手段とを備えたことを特徴とする。
　この特徴により、前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有する第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号が生成される。このため、第１線形和信号よりも数が少ない第２線形和信号により静電容量の値を推定することができる。従って、静電容量の値を推定するための信号を処理する回路の数を減らすことができる。この結果、実装面積の小さいタッチパネルコントローラを提供することができる。
　本発明の一態様に係る他のタッチパネルコントローラは、Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルを制御するタッチパネルコントローラであって、Ｋ個のＭ次元ベクトルを有する第１符号系列に基づいて前記Ｍ本のドライブラインを並列駆動して、前記Ｎ本のセンスラインに沿って前記静電容量の電荷に基づくＫ個の第１線形和信号を出力させる駆動手段と、前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有する第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号を生成する乗算手段と、前記第２線形和信号と前記第２符号系列または第１符号系列とを乗算した信号と、前記第１符号系列または前記第２符号系列とを内積演算して、前記静電容量の値を推定する内積演算信号を生成する内積演算手段とを備えたことを特徴とする。
　この特徴により、前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有する第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号が生成される。このため、第１線形和信号よりも数が少ない第２線形和信号により静電容量の値を推定することができる。従って、静電容量の値を推定するための信号を処理する回路の数を減らすことができる。この結果、実装面積の小さいタッチパネルコントローラを提供することができる。
　本発明の一態様に係るさらに他のタッチパネルコントローラは、Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルを制御するタッチパネルコントローラであって、Ｋ個のＭ次元ベクトルを有する第１符号系列に基づいて前記Ｍ本のドライブラインを並列駆動して、前記Ｎ本のセンスラインに沿って前記静電容量の電荷に基づくＫ個の第１線形和信号を出力させる駆動手段と、前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有して前記第１符号系列とプリファードペアの関係にある第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号を生成する乗算手段と、前記第２線形和信号と前記第２符号系列または第１符号系列とを乗算した信号と、前記第１符号系列または前記第２符号系列とを内積演算して、前記静電容量の値を推定する内積演算信号を生成する内積演算手段とを備えたことを特徴とする。
　この特徴により、前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有して前記第１符号系列とプリファードペアの関係にある第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号が生成される。このため、第１線形和信号よりも数が少ない第２線形和信号により静電容量の値を推定することができる。従って、静電容量の値を推定するための信号を処理する回路の数を減らすことができる。この結果、実装面積の小さいタッチパネルコントローラを提供することができる。
　本明細書において、「プリファードペア」とは、以下の定義による。即ち、第一及び第二の２つのＭ系列生成回路より生成されるＭ系列であり、Ｍ系列の符号長が２ｎ－１である場合、第一のＭ系列生成回路で生成される任意の系列と第二のＭ系列生成回路より生成される任意のＭ系列との相互相関の絶対値が、Ｎが奇数であれば、最大で（２（Ｎ＋１／２）＋１）／（２Ｎ－１）となり、Ｎが偶数であれば、最大で（２（Ｎ＋２／２）＋１）／（２Ｎ－１）となる場合、第一のＭ系列生成回路で生成される系列と第二のＭ系列生成回路より生成されるＭ系列とはプリファードペアの関係にある。
　本発明の一態様に係るさらに他のタッチパネルコントローラでは、前記第１符号系列は、前記第２符号系列の１周期ごとに値が変更され、または、前記第２符号系列は、前記第１符号系列の１周期ごとに値が変更されることが好ましい。
　上記構成により、前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有する第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号が生成されるため、第１線形和信号よりも数が少ない第２線形和信号により静電容量の値を推定することができる。従って、静電容量の値を推定するための信号を処理する回路の数を減らすことができる。この結果、実装面積の小さいタッチパネルコントローラを提供することができる。
　本発明の一態様に係るさらに他のタッチパネルコントローラでは、前記第１符号系列と前記第２符号系列との少なくとも一方を生成する符号生成手段をさらに備えることが好ましい。
　上記構成により、前記第１符号系列と前記第２符号系列との少なくとも一方をタッチパネルコントローラが生成する。このため、タッチパネルコントローラが前記第１符号系列と前記第２符号系列との少なくとも一方を外部から受け取る必要がなくなる。
　本発明の一態様に係る集積回路は、本発明に係るタッチパネルコントローラを集積したことを特徴とする。
　本発明の一態様に係るタッチパネル装置は、Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルと、前記タッチパネルを制御する本発明のタッチパネルコントローラとを備えたことを特徴とする。
　本発明の一態様に係る電子機器は、Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルと、前記タッチパネルを制御する本発明のタッチパネルコントローラとを備えたことを特徴とする。
　本発明は、複数のドライブラインと複数のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルを制御するタッチパネルコントローラ、集積回路、タッチパネル装置、及び電子機器に利用することができる。
１、１Ａ　タッチパネルコントローラ
２、２Ａ　乗算部（乗算手段）
３Ａ　内積演算部（第１内積演算手段）
３ＡＡ　内積演算部（第２内積演算手段）
３Ｂ　内積演算部（内積演算手段）
４Ａ　符号生成部（符号生成手段）
５、５Ａ　容量駆動部（駆動手段）
６、６Ａ　タッチパネル
７、７Ａ　タッチパネル装置
８、８Ａ　符号乗算部
９、９Ａ　増幅部
１０　オペアンプ
１１　ＡＤＣ（アナログデジタル変換器）
１２ａ～１２ｋ　シフトレジスタ
１４ａ、１４ｂ　ＸＯＲゲート
１５ａ、１５ｂ　クロック生成部
１６　乗算器
１７　積分器
１８ａ、１８ｂ　符号系列乗算部
１００　携帯電話機（電子機器）

Claims (8)

  1. 　Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルを制御するタッチパネルコントローラであって、
    　Ｋ個のＭ次元ベクトルを有する第１符号系列に基づいて前記Ｍ本のドライブラインを並列駆動して、前記Ｎ本のセンスラインに沿って前記静電容量の電荷に基づくＫ個の第１線形和信号を出力させる駆動手段と、
    　前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有する第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号を生成する乗算手段と、
    　前記第２線形和信号と前記第２符号系列との内積演算により第１内積演算信号を生成する第１内積演算手段と、
    　前記第１内積演算信号と前記第１符号系列との内積演算に基づいて、前記静電容量の値を推定する第２内積演算信号を生成する第２内積演算手段とを備えたことを特徴とするタッチパネルコントローラ。
  2. 　Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルを制御するタッチパネルコントローラであって、
    　Ｋ個のＭ次元ベクトルを有する第１符号系列に基づいて前記Ｍ本のドライブラインを並列駆動して、前記Ｎ本のセンスラインに沿って前記静電容量の電荷に基づくＫ個の第１線形和信号を出力させる駆動手段と、
    　前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有する第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号を生成する乗算手段と、
    　前記第２線形和信号と前記第２符号系列または第１符号系列とを乗算した信号と、前記第１符号系列または前記第２符号系列とを内積演算して、前記静電容量の値を推定する内積演算信号を生成する内積演算手段とを備えたことを特徴とするタッチパネルコントローラ。
  3. 　Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルを制御するタッチパネルコントローラであって、
    　Ｋ個のＭ次元ベクトルを有する第１符号系列に基づいて前記Ｍ本のドライブラインを並列駆動して、前記Ｎ本のセンスラインに沿って前記静電容量の電荷に基づくＫ個の第１線形和信号を出力させる駆動手段と、
    　前記Ｋ個の第１線形和信号に対して、Ｋ個のＮ次元ベクトルを有して前記第１符号系列とプリファードペアの関係にある第２符号系列を乗算して得られたＫ個の信号を加算した第２線形和信号を生成する乗算手段と、
    　前記第２線形和信号と前記第２符号系列または第１符号系列とを乗算した信号と、前記第１符号系列または前記第２符号系列とを内積演算して、前記静電容量の値を推定する内積演算信号を生成する内積演算手段とを備えたことを特徴とするタッチパネルコントローラ。
  4. 　前記第１符号系列は、前記第２符号系列の１周期ごとに値が変更され、または、前記第２符号系列は、前記第１符号系列の１周期ごとに値が変更される請求項１～３のいずれかに記載のタッチパネルコントローラ。
  5. 　前記第１符号系列と前記第２符号系列との少なくとも一方を生成する符号生成手段をさらに備える請求項１～３のいずれかに記載のタッチパネルコントローラ。
  6. 　請求項１～３のいずれかに記載のタッチパネルコントローラを集積したことを特徴とする集積回路。
  7. 　Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルと、
    　前記タッチパネルを制御する請求項１～３のいずれかに記載のタッチパネルコントローラとを備えたことを特徴とするタッチパネル装置。
  8. 　Ｍ本のドライブラインとＮ本のセンスラインとの交点にそれぞれ形成された静電容量を有するタッチパネルと、
    　前記タッチパネルを制御する請求項１～３のいずれかに記載のタッチパネルコントローラとを備えたことを特徴とする電子機器。
PCT/JP2013/067127 2012-06-25 2013-06-21 タッチパネルコントローラ、集積回路、タッチパネル装置、及び電子機器 Ceased WO2014002907A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201380026476.6A CN104321728A (zh) 2012-06-25 2013-06-21 触摸面板控制器、集成电路、触摸面板装置和电子设备
US14/408,223 US9372574B2 (en) 2012-06-25 2013-06-21 Touch panel controller, integrated circuit, touch panel device, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012142484A JP5394540B2 (ja) 2012-06-25 2012-06-25 タッチパネルコントローラ、集積回路、タッチパネル装置、及び電子機器。
JP2012-142484 2012-06-25

Publications (1)

Publication Number Publication Date
WO2014002907A1 true WO2014002907A1 (ja) 2014-01-03

Family

ID=49783059

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/067127 Ceased WO2014002907A1 (ja) 2012-06-25 2013-06-21 タッチパネルコントローラ、集積回路、タッチパネル装置、及び電子機器

Country Status (4)

Country Link
US (1) US9372574B2 (ja)
JP (1) JP5394540B2 (ja)
CN (1) CN104321728A (ja)
WO (1) WO2014002907A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5973072B2 (ja) * 2013-06-20 2016-08-23 シャープ株式会社 タッチパネルコントローラ、集積回路、タッチパネル装置、および電子機器
US20160034080A1 (en) * 2014-08-01 2016-02-04 Jin-chul Lee Semiconductor device and method of operating the same
WO2017038215A1 (ja) * 2015-08-31 2017-03-09 シャープ株式会社 容量検出方法、位置検出方法、タッチパネルコントローラ、及び電子機器
US10303318B2 (en) * 2015-10-01 2019-05-28 Sharp Kabushiki Kaisha Capacitance detection method, position detection method, touch panel controller, and electronic device
CN108351721B (zh) * 2015-11-19 2021-05-28 夏普株式会社 触摸位置检测方法、触摸面板控制器以及电子设备
US10564787B2 (en) 2016-08-10 2020-02-18 Sharp Kabushiki Kaisha Touch panel controller, electronic apparatus, capacitance detection method, and position detection method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09292950A (ja) * 1996-04-24 1997-11-11 Sharp Corp 座標入力装置
JP2011003036A (ja) * 2009-06-18 2011-01-06 Wacom Co Ltd 指示体検出装置及び指示体検出方法
WO2011019395A1 (en) * 2009-08-12 2011-02-17 Cirque Corporation Synchronous timed orthogonal measurement pattern for multi-touch sensing on a touchpad
JP2011047774A (ja) * 2009-08-26 2011-03-10 Seiko Instruments Inc 近接検出装置と近接検出方法
JP2011128982A (ja) * 2009-12-18 2011-06-30 Wacom Co Ltd 指示体検出装置及び指示体検出方法
JP2012118957A (ja) * 2010-11-12 2012-06-21 Sharp Corp 線形素子列値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、及び電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364609B2 (ja) 2003-11-25 2009-11-18 アルプス電気株式会社 容量検出回路及びそれを用いた指紋センサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09292950A (ja) * 1996-04-24 1997-11-11 Sharp Corp 座標入力装置
JP2011003036A (ja) * 2009-06-18 2011-01-06 Wacom Co Ltd 指示体検出装置及び指示体検出方法
WO2011019395A1 (en) * 2009-08-12 2011-02-17 Cirque Corporation Synchronous timed orthogonal measurement pattern for multi-touch sensing on a touchpad
JP2011047774A (ja) * 2009-08-26 2011-03-10 Seiko Instruments Inc 近接検出装置と近接検出方法
JP2011128982A (ja) * 2009-12-18 2011-06-30 Wacom Co Ltd 指示体検出装置及び指示体検出方法
JP2012118957A (ja) * 2010-11-12 2012-06-21 Sharp Corp 線形素子列値推定方法、静電容量検出方法、集積回路、タッチセンサシステム、及び電子機器

Also Published As

Publication number Publication date
CN104321728A (zh) 2015-01-28
JP2014006746A (ja) 2014-01-16
JP5394540B2 (ja) 2014-01-22
US9372574B2 (en) 2016-06-21
US20150138140A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
JP5394540B2 (ja) タッチパネルコントローラ、集積回路、タッチパネル装置、及び電子機器。
TWI550447B (zh) 線性裝置值估算方法、電容偵測方法、積體電路、觸摸感測器系統、及電子裝置
JP5740534B2 (ja) 信号処理システム、タッチパネルコントローラ、並びに、これを用いたタッチパネルシステム及び電子機器
JP5341224B2 (ja) タッチパネルコントローラ、集積回路、タッチパネルシステム、及び電子機器
JP5989906B2 (ja) タッチパネルコントローラ、集積回路、及び電子機器
CN104813262B (zh) 触摸面板控制器和使用其的电子设备
JP5973072B2 (ja) タッチパネルコントローラ、集積回路、タッチパネル装置、および電子機器
WO2017056900A1 (ja) 容量検出方法、位置検出方法、タッチパネルコントローラ、及び電子機器
JP5969127B2 (ja) タッチパネルコントローラ及び電子機器
WO2017090280A1 (ja) 容量検出方法、位置検出方法、タッチパネルコントローラ、および電子機器
JP2015118553A (ja) タッチパネルコントローラ、タッチパネル装置、及び電子機器
JP2015007912A (ja) タッチパネルコントローラ、及び電子機器
WO2014038519A1 (ja) タッチパネルコントローラ、及びこれを含む集積回路、タッチパネル装置、電子機器
JP2015153109A (ja) タッチパネルコントローラ、タッチパネル装置、及び、電子機器
JP2014002667A (ja) タッチパネルコントローラ、及びこれを用いた集積回路、タッチパネル装置、電子機器
JP5399538B2 (ja) タッチパネルコントローラ、及びこれを用いた集積回路、タッチパネル装置、電子機器
WO2014129091A1 (ja) タッチパネルコントローラ、集積回路、タッチパネル装置、及び、電子機器
JP2013127680A (ja) 線形系係数推定方法、集積回路、タッチパネル装置、及び電子機器
WO2017038215A1 (ja) 容量検出方法、位置検出方法、タッチパネルコントローラ、及び電子機器
WO2017010453A1 (ja) タッチパネルコントローラ、タッチパネルシステム、および電子機器
WO2014103844A1 (ja) タッチセンサシステム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13809912

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14408223

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13809912

Country of ref document: EP

Kind code of ref document: A1