WO2013141644A1 - 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지의 제조방법 및 이에 따라 제조된 칼코게나이드계 태양전지 - Google Patents

후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지의 제조방법 및 이에 따라 제조된 칼코게나이드계 태양전지 Download PDF

Info

Publication number
WO2013141644A1
WO2013141644A1 PCT/KR2013/002392 KR2013002392W WO2013141644A1 WO 2013141644 A1 WO2013141644 A1 WO 2013141644A1 KR 2013002392 W KR2013002392 W KR 2013002392W WO 2013141644 A1 WO2013141644 A1 WO 2013141644A1
Authority
WO
WIPO (PCT)
Prior art keywords
texture
electrode
forming
solar cell
chalcogenide
Prior art date
Application number
PCT/KR2013/002392
Other languages
English (en)
French (fr)
Inventor
안승규
윤경훈
윤재호
조준식
안세진
곽지혜
신기식
조아라
유진수
박상현
박주형
어영주
Original Assignee
한국에너지기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국에너지기술연구원 filed Critical 한국에너지기술연구원
Publication of WO2013141644A1 publication Critical patent/WO2013141644A1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a chalcogenide-based solar cell, and more particularly, a chalcogenide having an increased light capture capability including a double texture structure having a texture formed on a back electrode surface. It relates to a method for manufacturing a solar cell.
  • solar cells use diodes composed of p-n junctions and are classified into various types depending on the material used as the optical hop layer.
  • chalcogenide solar cells that use direct-transition semiconductors with chalcogenide structures, such as CIGS and CZTS, as light absorbing layers are attracting the most attention as materials that can be successfully oxidized in the future.
  • Chalcogenide means a compound containing chalcogen elements S, Se, and Te, and chalcogenide compounds widely used in the field of solar cells consist of ⁇ - ⁇ -VIA elements.
  • CuIn3 ⁇ 4 CIS
  • CuGaS 2 CGS
  • CuInSe 2 CISe
  • CuGaSe 2 CGSe
  • CiiAlSe 2 (CASe), CuInTe 2 (CITe), CuGaTe 2 (CGTe), Cu (In, Ga) S 2 (CIGS), Cu (In,
  • Such chalcogenide-based compounds or thin films have a bandgap energy of 1 to 2 eV, which not only has the best light absorption coefficient ( ⁇ ⁇ ⁇ 1 ) among semiconductors, but are also very optically stable, making them very light absorbing layers of solar cells. Ideal material.
  • CdS Another chalcogenide compound used in the solar cell industry is CdS, which is composed of ⁇ -VIA elements, and is suitable as a buffer material located at an interface where PN junctions are formed.
  • Typical chalcogenide-based solar cells use CIGS or CZTS as light absorbers, and CdS as a buffer layer.
  • FIG. 5 is a view showing the structure of a general CIGS or CZTS solar cell.
  • a light absorption layer 40 of CIGS-based or CZTS-based semiconductor material is formed on the rear electrode 30, and a front electrode 60 of TC0 material is formed with a buffer layer 50 of CdS material therebetween. Finally, the anti-reflection layer 70 is formed on the front electrode 60.
  • the present invention is to solve the above-mentioned problems of the prior art, a method of manufacturing a chalcogenide-based solar cell having a double texture structure in order to improve the light trapping performance and the chalcogene produced by The purpose is to provide a amide-based solar cell.
  • a method of manufacturing a chalcogenide-based solar cell having a double texture structure having a texture formed on a back electrode surface comprises the steps of preparing a substrate; Forming a back electrode on the engine; Forming a backside texture on a surface of the backside electrode; Forming a light absorption layer of chalcogenide-based semiconductor material on the rear electrode; Forming a buffer layer on the light absorbing layer; Forming a transparent electrode on the buffer layer; And forming a front surface texture on the surface of the transparent electrode.
  • the inventors of the present invention invented a method of manufacturing a chalcogenide-based solar cell having improved light trapping ability by forming a texture structure on both sides with a chalcogenide-based light absorbing layer therebetween.
  • the step of forming the back electrode is carried out by depositing Mo by a DC sputtering process, the step of forming the back texture DC to Mo under the conditions to increase the particle energy deposited than the step of forming the back electrode It is preferable to proceed by sputtering.
  • the step of forming the front electrode is a DC sputtering or RF sputtering process
  • the step of forming the front texture is performed by DC sputtering or RF sputtering TC0 under conditions that increase the deposited particle energy than the step of forming the front electrode.
  • the forming of the front texture may be performed by wet etching the surface of the front electrode by immersion in an acid solution.
  • the transparent conductive film used for the front electrode is not Textures can be formed on the surface of the front electrode because it is wet-etched anisotropically according to the detailed physical density.
  • the chalcogenide-based solar cell having a double texture structure having a texture formed on the back electrode surface according to the present invention is characterized in that it is manufactured by the method described above.
  • a chalcogenide-based solar cell having a double texture structure having a texture formed on a back electrode surface includes a substrate; A rear electrode formed on the substrate; A light absorption layer of chalcogenide-based semiconductor material formed on the rear electrode; A buffer layer formed on the light absorption layer; And a transparent electrode formed on the buffer layer, a back texture structure is formed on a surface of the back electrode in contact with the light absorbing layer, and a front texture structure is formed on the surface of the transparent electrode.
  • the light absorption layer is CuInS 2 (CIS), CuGaS 2 (CGS), CuInSe 2 (CISe), CuGaSe 2 (CGSe),
  • CuAlSe 2 (CASe), CuInTe 2 (CITe), CuGaTe 2 (CGTe), Cu (In, Ga) S 2 (CIGS), Cu (In, Ga) Se 2 (CIGSe), Cu 2 ZnSnS 4 (CZTS) It is preferably one material selected.
  • the present invention configured as described above has a double texture structure of the front texture and the back texture, so that the light trapping performance is greatly increased, thereby increasing the photoelectric conversion efficiency of the solar cell.
  • FIG. 1 is a schematic diagram illustrating a process of manufacturing a chalcogenide-based solar cell having a double texture structure having a texture formed on a back electrode surface according to an exemplary embodiment of the present invention.
  • FIG. 2 is an electron micrograph of a Mo thin film deposited under a sputtering process condition for forming a back electrode.
  • FIG. 3 is an electron microscope photograph of a Mo thin film deposited under a sputtering process condition for forming a back texture.
  • FIG. 4 is a view showing a light trapping state of the double texture structure chalcogenide solar cell of the present invention.
  • FIG. 5 is a view showing the structure of a general CIGS or CZTS solar cell.
  • substrate 20 adhesive layer ''
  • back electrode 32 back texture
  • FIG. 1 is a schematic diagram illustrating a process of manufacturing a chalcogenide-based solar cell having a double texture structure having a texture formed on a back electrode surface according to an embodiment of the present invention.
  • the substrate 10 is prepared and the surface is cleaned.
  • the type of substrate is not particularly limited, and materials such as glass, SUS, polymer, and metal may be applied. Recently, an improvement in characteristics due to the penetration of Na in CIGS or CZTS solar cells has been reported. This is mainly used, but a technique for diffusing Na by a separate method using a different type of substrate has been studied.
  • washing with acetone, methanol, and distilled water in sequence may generally increase the cleaning effect by using ultrasonic waves during the cleaning process.
  • An adhesive layer 20 is formed on the surface of the cleaned substrate 10 as shown in FIG.
  • the adhesive layer 20 is formed to improve adhesion between the substrate 10 and the back electrode, and may be omitted depending on the type of the substrate 10.
  • a back electrode 30 is formed on the adhesive layer 20 as shown in FIG.
  • CIGS or CZTS solar cells are generally formed with a Mo electrode back electrode 30.
  • Mo not only has similar thermal expansion coefficients to glass used as substrates for CIGS or CZTS solar cells, but also has excellent adhesion and electrical conductivity.
  • DC sputtering is generally used to form such a thin film of the back electrode 30 Mo.
  • the DC sputtering process to form the Mo back electrode 30 utilizes a DC power density per target area of 0.1 W / cm 2-3 W / cm 2 , at 10 to 100 minutes at an Ar gas pressure of 5 mTorr to 100 mTorr.
  • the Ar gas flow rate for pressure maintenance is selectively applied in the range of 1 seem to several hundred sccm depending on the volume of the vacuum chamber and the capacity of the pump.
  • the total DC power also depends on the size of the substrate and the target and the distance between the substrate and the target. It is selectively applied in the range of several W to several tens of kW.
  • the back electrode 30 may be changed into various configurations such as a double layer of a Na-doped Mo layer and a Na-doped Mo layer according to the type of the substrate 10. Any configuration can be applied as long as it can be used as.
  • a back texture 32 is formed on the back electrode 30.
  • the Mo back texture 32 is formed by changing the process conditions of the DC sputtering process used in the process of forming the Mo back electrode.
  • the above DC sputtering process conditions for forming the Mo back electrode are focused on forming a dense Mo layer having a sufficient thickness to act as an electrode.
  • the Mo back texture 32 is a surface uneven structure formed on the sufficiently formed Mo back electrode 30, the surface irregularities by adjusting the process conditions to increase the size and energy of the sputtered Mo particles Can be formed.
  • DC sputtering process to form the Mo back texture (32) is 3 W / cm 2 - 10
  • DC power density per target area of W / cm 2 is used, and the Ar gas pressure of 0.1 mTorr to 5 mTorr is performed for a relatively shorter time in the process for forming the Mo back electrode in the range of 1 to 10 minutes. .
  • the silver content of the substrate is raised in the range of room temperature-several hundred degrees Celsius.
  • the Ar gas flow rate for pressure maintenance is selectively applied in the range of ⁇ sccm to several hundred sccm depending on the volume of the vacuum chamber and the pump capacity, and the total DC power is also determined by the size of the substrate and target.
  • a similar range to the case of forming the Mo rear electrode 30 is applied in that it can be selectively applied in the range of several to several tens of kW depending on the distance between the substrate and the target.
  • the sputtering process conditions for forming the backside texture 32 are lower than the case where the backside electrode 30 is formed. For example, since the DC power density per target area is high, the gas pressure in the chamber is low, and the temperature of the substrate is high, Due to the high energy of the particles, irregularities are formed on the deposition surface. On the other hand, if the energy of the deposited Mo particles may be high quality of the deposition layer, the sputtering process for forming the back texture 32 is performed relatively short.
  • FIG. 2 is an electron microscope photograph of a Mo thin film deposited under a sputtering process condition for forming a back electrode.
  • FIG. 2 is a cross-sectional and surface photograph of a Mo thin film formed by performing a DC sputtering process at an Ar gas pressure of 20 mTorr for 60 minutes using a DC power density per target area of 0/71 W / cm 2 . Is Mo rear view in the present embodiment. Corresponds to the sputtering process conditions for forming the pole (30). As shown, it was possible to form a Mo thin film having a thickness of about 952nm for 60 minutes, the small grains on the surface can be confirmed that the surface is smoothly arranged.
  • 3 illustrates a Mo thin film deposited under a sputtering process condition for forming a back texture.
  • the electron microscope picture taken. 3 is a cross-sectional and surface photograph of a Mo thin film formed by performing a DC sputtering process for 30 minutes at an Ar gas pressure of 1 mTorr using a DC power density per target area of 3.47 W / cm.
  • the process conditions of Figure 3 is a case where the Mo thin film is deposited in order to compare the characteristics of the Mo thin film, in the case of forming a back texture on the back electrode as in this embodiment, the sputtering process should be performed for a shorter time something to do.
  • a chalcogenide-based light absorbing layer 40 is formed.
  • a typical chalcogenide material CIGS-based or CZTS-based semiconductor is used as the light absorption layer.
  • the formation method of the CIGS-based or CZTS-based light absorbing layer 40 is largely divided into a vacuum method and a non-vacuum method.
  • the vacuum method and the non-vacuum method are also divided into various methods, but the present invention is not particularly limited, and the surface is uneven. Any method that can deposit on the formed backside texture 32 can be applied.
  • the buffer layer 50 is formed on the light absorbing layer 40.
  • a CdS thin film is generally applied.
  • the CdS buffer layer 50 is formed using a chemical bath deposition (CBD) method in which a substrate having been advanced to the step of FIG. 1 (e) is immersed in an aqueous solution in which thiourea, cadmium sulfate, and alumina are mixed. Solution growth).
  • CBD chemical bath deposition
  • a ZnS or ZnSe thin film deposited by a CBD method or the like is evaporated.
  • In x Se y or ZnIn x Se y thin films deposited by evaporation-based processes and In x Se y or ZnSe thin films deposited by CVD-based processes can be used.
  • the front electrode 60 is formed on the buffer layer 50.
  • the front electrode 60 deposits a transparent conductive film TC0 such as ITO, Zn0: Al, Zn0: Ga, and ZnO: B, and the transparent conductive films are generally deposited by DC or RF sputtering. It can also deposit by other methods, such as an electron evaporation method and a thermal evaporation method.
  • the step of forming the front electrode 60 in a DC or RF sputtering was 0.1 W / cm 2 - 2 DC or RF power densities per target area of W / cm are used, and the Ar gas or the Ar gas and the doping element at a pressure of 5 mTorr to 100 mTorr are carried out for 10 to 100 minutes under mixed gas conditions.
  • the gas flow rate for pressure maintenance is optionally applied in the range of 1 sccm to several hundred sccm depending on the volume of the vacuum chamber and the pump capacity, and the total DC or RF power also depends on the size of the substrate and the target and between the substrate and the target. Depending on the spacing, it is selectively applied in the range of
  • a front texture 62 is formed on the front electrode 60 as shown in FIG.
  • the front texture 62 may be formed by etching the surface of the front electrode 60 to form irregularities and forming a transparent conductive film having irregularities formed on the surface of the front electrode 60.
  • the method of etching the surface of the front electrode 60 is a method of wet etching with an acid solution of copper hydrochloride.
  • wet etching is performed for several tens to hundreds of seconds by immersing the substrate proceeded to the step of FIG. 1 (h) in 0.1% to several% of HC1 solution, the surface is uneven due to the difference in the physical strength of the surface of the front electrode 60. It is etched to form a texture on the surface.
  • the method of additionally forming a transparent conductive film having irregularities formed on the surface of the front electrode 60 is performed by DC or RF sputtering.
  • the above-described DC or RF sputtering process conditions for forming a transparent electrode focus on forming a thin transparent electrode thin film having a dense structure to act as an electrode.
  • the front surface texture 62 is a surface uneven structure formed on the sufficiently formed front electrode 60, the size and energy of the transparent conductive film particles to be sputtered by adjusting process conditions are also specially controlled and irregular. One surface can be formed.
  • the DC or RF sputtering process for forming the front texture 62 is 2 W / cm 2
  • Ar gas or Ar gas and the doping element are mixed in a range of 1 minute-several tens of minutes under a mixed gas condition for a relatively short time in the process for forming the front electrode.
  • the temperature of the substrate is raised in the range of room temperature to several hundred degrees Celsius.
  • the Ar gas flow rate for pressure maintenance is selectively applied in the range of 1 sccm to several hundred sccm depending on the volume of the vacuum chamber and the pump capacity, and the total DC or RF power is also applied to the substrate and the target.
  • the number W ⁇ A similar range applies to forming the front electrode 60 in that it can be selectively applied in the range of several tens of kW.
  • the sputtering process conditions for forming the front surface texture 62 are higher than the case of forming the front electrode 60, so that the DC power density per target area is high, the gas pressure in the chamber is low, and the temperature of the substrate is high. Due to the high energy of the particles, irregularities are formed on the deposition surface. On the other hand, if the energy of the deposited TC0 particles is high, the quality of the deposited layer may be degraded, so the sputtering process for forming the front texture 62 is performed relatively short.
  • a technique of depositing a transparent electrode layer having a surface texture on its own surface by applying a low pressure CVD (LPCVD) process has been developed.
  • LPCVD low pressure CVD
  • a transparent electrode layer and a front surface texture are formed. Since it is a technique which shows the same effect as that of the above, it can apply to a present Example.
  • a configuration in which a grid electrode made of a metal material such as A1 or Ag is added on the front surface texture 62 may be used to improve the performance of the electrode.
  • the antireflection layer 70 is formed on the front texture 62.
  • MgF 2 and A1 2 0 3 are generally used.
  • an anti-reflection layer 70 of MgF 2 material is hageo deposited by thermal evaporation using a MgF 2 pellets or, Mg (thd) 2 and TiF 4 for use in banung gas atomic layer deposition (ALD, atomic layer deposit ion).
  • the antireflection layer 70 made of A1 2 0 3 is deposited by atomic layer deposition using AKCH 3 ) 3 and 0 3 as a reaction gas.
  • FIG. 4 is a view showing a light trapping pattern of a double texture structure chalcogenide solar cell having a texture formed on a back electrode surface of the present invention.
  • the double-textured chalcogenide-based solar cell manufactured by the step shown in FIG. 1 simultaneously forms the back texture 32 formed on the back electrode 30 and the front texture 62 formed on the front electrode 60 at the same time. Equipped.
  • Solar light diffused from the back texture 32 passes through the light absorption layer 40 to generate photovoltaic power. After the buffer layer 50 and the front electrode 60, the light is diffusely reflected from the front texture 62 toward the light absorption layer 40.
  • the solar cell stays in the light absorbing layer 40 for a long time, so the efficiency of the solar cell is greatly increased.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지의 제조방법에 관한 것으로， 기판을 준비하는 단계; 상기 기판에 후면전극을 형성하는 단계; 상기 후면 전극의 표면에 후면텍스처를 형성하는 단계; 상기 후면 전극 위에 칼코게나이드계 반도체 재질의 광흡수층을 형성하는 단계; 상기 광흡수층 위에 버퍼층을 형성하는 단계; 상기 버퍼층 위에 투명전극을 형성하는 단계; 및 상기 투명전극의 표면에 전면텍스처를 형성하는 단계를 포함한다. 본 발명에 의한 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지는，기판; 상기 기판 위에 형성된 후면전극; 상기 후면 전극 위에 형성된 칼코게나이드계 반도체 재질의 광흡수층; 상기 광흡수층 위에 형성된 버퍼층; 및 상기 버퍼층 위에 형성된 투명전극올 포함하여 구성되고，상기 광흡수층에 접하는 상기 후면전극의 표면에 후면텍스처 구조가 형성되며，상기 투명전극의 표면에 전면텍스처 구조가 형성된 것을 특징으로 한다. 본 발명은， 전면텍스처와 후면텍스처의 2중 텍스처 구조를 구비하여 광포획 성능이 크게 증가하여，태양전지의 광전변환효율을 증가시킬 수 있는 효과가 있다.

Description

【명세서】
【발명의 명칭】
후면전극 표면에 텍스처가 형성된 2증 텍스처 구조의 칼코게나이드계 태양전 지의 제조방법 및 이에 따라 제조된 칼코게나이드계 태양전지
【기술분야】
<ι> 본 발명은 칼코게나이드계 태양전지의 제조방법에 관한 것으로， 더욱 자세하 게는 후면전극 표면에 텍스처가 형성된 2중의 텍스처 구조를 포함하여 광포획 능력 이 증가하여 효율이 증가된 칼코게나이드계 태양전지의 제조방법에 관한 것이다. 【배경기술】
<2> 일반적으로 태양전지는 p-n접합으로 구성된 다이오드를 사용하며， 광홉수층 으로 사용되는 물질에 따라 다양한 종류로 구분된다.
<3> 종래에는 광흡수층으로 실리콘을 사용하는 태양전지가 주류를 이루었지만， 최근에는 특성을 조절할 수 있는 다양한 화합물 반도체를 광흡수층으로 사용하려는 노력이 활발하다.
<4> 특히 CIGS와 CZTS와 같이 칼코게나이드 (chalcogenide)구조를 가지는 직접천 이형 반도체를 광흡수층으로 사용하는 칼코게나이드 태양전지는 향후에 산화에 성 공할 수 있는 소재로 가장 주목받고 있다.
<5> 칼코게나이드는 칼코겐 (chalcogen)원소인 S, Se, Te를 포함하는 화합물을 의 미하며, 태양전지 분야에 많이 웅용되는 칼코게나이드 화합물은 ΙΒ-ΙΠΑ-VIA족 원 소로 구성되어 있으며 , CuIn¾(CIS), CuGaS2(CGS) , CuInSe2(CISe) , CuGaSe2(CGSe) ,
CiiAlSe2(CASe), CuInTe2(CITe) , CuGaTe2(CGTe) , Cu(In,Ga)S2(CIGS) , Cu(In,
Ga)Se2(CIGSe), Cu2ZnSnS4(CZTS) 등을 예로 들 수 있다. 이러한 칼코게나이드계 화 합물 혹은 박막은 밴드갭 에너지가 1 내지 2 eV로서 반도체 중에서 가장 우수한 광 흡수계수 (ΙχΙΟ^ηΓ1)를 가질 뿐만 아니라 전기광학적으로도 매우 안정하여 태양전지 의 광흡수층으로 매우 이상적인 소재이다.
<6> 태양전지 산업에 이용되는 또 다른 칼코게나이드 화합물로는 ΠΒ-VIA족 원소 로 구성되어 있는 CdS가 대표적이며， PN 접합이 이루어지는 계면에 위치하는 버퍼 소재로서 적합하다. 대표적인 칼코게나이드계 태양전지는 CIGS 또는 CZTS를 광흡 수충으로 사용하고 있으며， CdS를 버퍼층으로 이용한다.
<7> 도 5는 일반적인 CIGS또는 CZTS 태양전지의 구조를 나타내는 도면이다.
<8> 일반적으로 소다석희 유리 기판 (10)의 위에 접착층 (20)을 사이에 두고 Mo 재 질의 후면전극 (30)이 형성된다.
<9> 후면전극 (30)의 위에는 CIGS계 또는 CZTS계 반도체 재질의 광흡수층 (40)이 형성되며， CdS 재질의 버퍼층 (50)을 사이에 두고 TC0 재질의 전면전극 (60)이 형성 된다. 마지막으로 전면전극 (60)의 위에는 반사방지층 (70)이 형성된다.
【발명의 상세한 설명】
【기술적 과제】
<!0> 본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서 광포획 성 능을 향상시키기 위하여 2중 텍스처 구조를 가지는 칼코게나이드계 태양전지를 제 조하는 방법 및 이에 의해 제조된 칼코게나이드계 태양전지를 제공하는데 그 목적 이 있다.
【기술적 해결방법】
<π> 상기 목적을 달성하기 위한 본 발명에 의한 후면전극 표면에 텍스처가 형성 된 2중 텍스처 구조의 칼코게나이드계 태양전지의 제조방법은 기판을 준비하는 단 계; 상기 기관에 후면전극을 형성하는 단계; 상기 후면 전극의 표면에 후면텍스처 를 형성하는 단계; 상기 후면 전극 위에 칼코게나이드계 반도체 재질의 광흡수층을 형성하는 단계; 상기 광흡수층 위에 버퍼층을 형성하는 단계; 상기 버퍼층 위에 투 명전극을 형성하는 단계; 및 상기 투명전극의 표면에 전면텍스처를 형성하는 단계 를 포함한다.
<12> 본 발명의 발명자들은 칼코게나이드계 광흡수층을 사이에 두고 양쪽에 텍스 처 구조를 형성하여 광포획 능력이 향상된 칼코게나이드계 태양전지의 제조방법을 발명하였다.
<13> 이때， 후면전극을 형성하는 단계가 DC 스퍼터링 공정으로 Mo을 증착하여 진 행되며, 후면텍스처를 형성하는 단계가 후면전극을 형성하는 단계보다 증착되는 입 자에너지를 높이는 조건에서 Mo를 DC 스퍼터링하여 진행되는 것이 바람직하다.
<14> 그리고 전면전극 형성하는 단계가 DC 스퍼터링 또는 RF 스퍼터링 공정으로
TC0를 증착하여 진행되며, 전면텍스처를 형성하는 단계가 전면전극을 형성하는 단 계보다 증착되는 입자에너지를 높이는 조건에 TC0를 DC 스퍼터링 또는 RF 스퍼터링 하여 진행되는 것이 바람직하다.
<15> 동일한 장비를 이용하되， 증착되는 입자의 에너지가 더 높아지도록 공정조건 을 조절하면 표면 거칠기가 거칠어지기 때문에 텍스처 구조를 형성할 수 있다.
<16> 반면에， 전면텍스처를 형성하는 단계는 산성용액에 침지하여 전면전극의 표 면을 습식식각하여 진행되는 것일 수 있다. 전면전극에 사용되는 투명전도막은 미 세한 물리적 치밀도에 따라서 비둥방적으로 습식식각되기 때문에 전면전극의 표면 에 텍스처를 형성할 수 있다.
<17> 본 발명에 의한 후면전극 표면에 텍스처가 형성된 2증 텍스처 구조의 칼코게 나이드계 태양전지는 위에서 설명한 방법으로 제조된 것을 특징으로 한다.
<18> 또한 본 발명에 의한 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지는， 기판; 상기 기판 위에 형성된 후면전극; 상기 후면 전 극 위에 형성된 칼코게나이드계 반도체 재질의 광흡수층; 상기 광흡수층 위에 형성 된 버퍼층; 및 상기 버퍼층 위에 형성된 투명전극을 포함하여 구성되고， 상기 광흡 수층에 접하는 상기 후면전극의 표면에 후면텍스처 구조가 형성되며， 상기 투명전 극의 표면에 전면텍스처 구조가 형성된 것을 특징으로 한다.
<19> 이때， 광흡수층이 CuInS2(CIS), CuGaS2(CGS) , CuInSe2(CISe) , CuGaSe2(CGSe) ,
CuAlSe2(CASe), CuInTe2(CITe) , CuGaTe2(CGTe) , Cu(In,Ga)S2(CIGS) , Cu(In, Ga)Se2(CIGSe), Cu2ZnSnS4(CZTS) 중에서 선택된 하나의 재질인 것이 바람직하다. 【유리한 효과】
<20> 상술한 바와 같이 구성된 본 발명은， 전면텍스처와 후면텍스처의 2중 텍스처 구조를 구비하여 광포획 성능이 크게 증가하여， 태양전지의 광전변환효율을 증가시 킬 수 있는 효과가 있다.
【도면의 간단한 설명】
<2i> 도 1은 본 발명의 실시예에 따라서 후면전극 표면에 텍스처가 형성된 2중 텍 스처 구조의 칼코게나이드계 태양전지를 제조하는 과정을 나타낸 모식도이다.
<22> 도 2는 후면전극 형성을 위한 스퍼터링 공정 조건으로 증착된 Mo 박막을 촬 영한 전자현미경 사진이다.
<23> 도 3은 후면텍스처 형성을 위한 스퍼터링 공정 조건으로 증착된 Mo 박막을 촬영한 전자현미경 사진이다.
<24> 도 4는 본 발명의 2중 텍스처 구조 칼코게나이드계 태양전지의 광포획 모습 을 나타내는 도면이다.
<25> 도 5는 일반적인 CIGS또는 CZTS 태양전지의 구조를 나타내는 도면이다.
<26> [부호의 설명]
<27> 10: 기판 20: 접착층 '
<28> 30： 후면전극 32: 후면텍스처
<29> 40: 광흡수층 50: 버퍼층 <30> 60： 전면전극 62: 전면텍스처
<3i> 70： 반사방지층
【발명의 실시를 위한 형태】
<32> 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
<33> 도 1은 본 발명의 실시예에 따라서 후면전극 표면에 텍스처가 형성된 2증 텍 스처 구조의 칼코게나이드계 태양전지를 제조하는 과정을 나타낸 모식도이다.
<34> 도 la에 도시된 것과 같이 기판 (10)을 준비하고 표면을 세척한다. 기판의 종류는 특별히 제한되지 않으며， 유리， SUS, 폴리머， 금속 등의 재질이 적용될 수 있다ᅳ 최근에는 CIGS 또는 CZTS 태양전지에 있어서 Na의 침투에 의한 특성의 향상 이 보고되어 소다석회유리 재질의 기판이 주로 사용되고 있으나， 다른 종류의 기판 을 사용하면서 별도의 방법으로 Na을 확산시키려는 기술이 연구되고 있다.
<35> 기판 (10)의 세척은 아세톤과 메탄올 및 증류수를 순차적으로 이용하여 세척 하는 것이 일반적이몌 세척 과정에서 초음파를 이용하여 세척효과를 높일 수 있 다.
<36> 도 lb에 도시된 것과 같이 세척된 기판 (10)의 표면에 접착층 (20)을 형성한 다. 접착층 (20)은 기판 (10)과 후면 전극의 접착력을 향상시키기 위하여 형성되며， 기판 (10)의 종류에 따라서 생략될 수 있다.
<3?> 도 lc에 도시된 것과 같이 접착층 (20)의 위에 후면전극 (30)을 형성한다.
<38> CIGS 또는 CZTS 태양전지에는 일반적으로 Mo 재질의 후면전극 (30)이 형성된 다. Mo는 최근 CIGS 또는 CZTS 태양전지의 기판으로 사용되는 유리와 열팽창계수 가 비슷할 뿐만 아니라， 부착성과 전기 전도도가모두 뛰어나다.
<39> 이러한 후면전극 (30) Mo 박막을 형성하는 방법은 DC 스퍼터링이 일반적으로 사용된다. Mo 후면전극 (30)을 형성하는 DC 스퍼터링 공정은 0.1 W/cm2 - 3 W/cm2의 타깃 면적당 DC 전력 밀도를 이용하며， 5 mTorr ~ 100 mTorr의 Ar 가스 압력에서， 10 분 ~ 100 분 동안 수행한다. 압력 유지를 위한 Ar 가스 유량은 진공 챔버 (chamber)의 부피 및 펌프의 용량에 따라서 1 seem ~ 수백 sccm의 범위에서 선택적 으로 적용되며， 총 DC 전력 또한 기판과 타깃의 크기 및 기판과 타깃 사이의 간격 에 따라서 수 W~ 수십 kW의 범위에서 선택적으로 적용된다.
<40> 후면전극 (30)은 기판 (10)의 종류에 따라서 Na가 도핑된 Mo층과 Na가 도핑되 지 않은 Mo층의 2중층으로 구성하는 등 다양한 구성으로 변경이 가능하며， 후면전 극으로 이용될 수 있는 것이면 모든 구성이 적용될 수 있다.
<4i> 도 Id에 도시된 것과 같이 후면전극 (30)에 후면텍스처 (32)를 형성한다. <42> 본 실시예에서는 Mo 후면전극을 형성하는 과정에서 사용된 DC 스퍼터링 공정 의 공정조건을 변화시키는 방법으로 Mo 후면텍스처 (32)를 형성한다.
<43> 상기한 Mo 후면전극 형성시의 DC 스퍼터링 공정조건은 전극으로 작용할 수 있도록 치밀한 구조의 Mo층을 충분한 두께로 형성하는 것에 초점을 둔 것이다. 반 면에 Mo 후면텍스처 (32)는 충분하게 형성된 Mo 후면전극 (30)의 위에 표면 요철 구 조를 형성한 것이므로， 공정조건을 조절하여 스퍼터되는 Mo 입자의 크기와 에너지 가 커지도록 조절하여 불규칙한 표면을 형성할 수 있다.
<44> 구체적으로 Mo 후면텍스처 (32)를 형성하는 DC 스퍼터링 공정은 3 W/cm2 - 10
W/cm2의 타깃 면적당 DC 전력 밀도를 이용하며， 0.1 mTorr ~ 5 mTorr의 Ar 가스 압 력에서， 1 분 〜 수십 분의 범위로 Mo 후면전극 형성을 위한 공정에서 보다 상대적 으로 짧은 시간 동안 수행한다. 또한, 스퍼터링 공정을 수행하는 중에 기판의 은 도를 상온 -수백 °C의 범위로 높인다.
<45> 다만， 압력 유지를 위한 Ar 가스 유량은 진공 챔버 (chamber)의 부피 및 펌프 의 용량에 따라서 ί sccm ~ 수백 sccm의 범위에서 선택적으로 적용되며， 총 DC 전 력 또한 기판과 타깃의 크기 및 기판과 타깃 사이의 간격에 따라서 수 ~ 수십 kW의 범위에서 선택적으로 적용될 수 있는 점에서 Mo 후면전극 (30)을 형성하는 경우와 비슷한 범위가 적용된다.
<46> 후면텍스처 (32) 형성을 위한 스퍼터링 공정 조건은 후면전극 (30)을 형성하는 경우에 비하예 타깃 면적당 DC 전력 밀도가 높고 챔버 내의 가스압은 낮으며 기판 의 온도가 높기 때문에， 증착되는 Mo 입자의 에너지가 높아서 증착 표면에 요철이 형성된다. 한편， 증착되는 Mo 입자의 에너지가 높으면 증착층의 품질이 떨어질 수 가 있으므로， 후면텍스처 (32) 형성을 위한 스퍼터링 공정은 상대적으로 짧게 수행 한다.
<47> 도 2는 후면전극 형성을 위한 스퍼터링 공정 조건으로 증착된 Mo 박막을 촬 영한 전자현미경 사진이다. 도 2는 0/71 W/cm2의 타깃 면적당 DC 전력 밀도를 이용 하여 , 20 mTorr의 Ar 가스 압력에서 60분 동안 DC 스퍼터링 공정을 수행하여 형성 된 Mo 박막의 단면 및 표면 사진이며， 이러한 공정조건은 본 실시예에서 Mo 후면전. 극 (30)을 형성하는 스퍼터링 공정조건에 해당한다. 도시된 것과 같이 60분 동안 952nm 정도의 두께를 가지는 Mo 박막을 형성할 수 있었으며， 표면에는 작은 그레인 들이 치밀하게 배열되어 표면이 매끈한 것을 확인할 수 있다.
<48> 도 3은 후면텍스처 형성을 위한 스퍼터링 공정 조건으로 증착된 Mo 박막을 ■ 촬영한 전자현미경 사진이다. 도 3은 3.47 W/cm의 타깃 면적당 DC 전력 밀도를 이 용하여， 1 mTorr의 Ar 가스 압력에서 30분 동안 DC 스퍼터링 공정을 수행하여 형성 된 Mo 박막의 단면 및 표면 사진이며， 이러한 공정조건은 본 실시예에서 Mo후면텍 스처 (32)를 형성하는 스퍼터링 공정조건에 해당한다. 도시된 것과 같이 30분 만에 1.12 정도의 두께를 가지는 Mo 박막을 형성할 수 있었으며 , 표면에는 큰 그레인 들이 불규칙하게 배열되어 표면이 거친 것을 확인할 수 있다.
<49> 이로부터 본 실시예와 같이 증착조건을 변경하여 증착되는 Mo의 에너지 상태 를 높이면， Mo의 증착이 빠르게 진행되는 대신에 표면이 거친 박막을 형성할 수 있 는 것을 알 수 있다. 한편, 도 3의 공정조건은 Mo 박막의 특성을 비교하기 위하여 Mo 박막을 두껍게 증착한 경우이며， 본 실시예와 같이 후면전극의 위에 후면텍스처 를 형성하는 경우에는 스퍼터링 공정이 더 짧은 시간동안 수행되어야할 것이다.
<50> 도 le에 도시된 것과 같이 후면텍스처 (32)의 위에 칼코게나이드
(chalcogenide)계 광흡수층 (40)을 형성한다. 특히， 대표적인 칼코게나이드계 재질 인 CIGS계 또는 CZTS계 반도체를 광흡수층으로 사용한다.
<5i> 이러한 CIGS계 또는 CZTS계 광흡수층 (40)의 형성방법은 크게 진공법과 비진 공법으로 나뉘며， 진공법과 비진공법도 각각 다양한 방법으로 나뉘지만， 본 실시예 에서는 특별히 제한되지 않으며, 표면에 요철이 형성된 후면텍스처 (32) 위에 증착 할 수 있는 모든 방법이 적용될 수 있다.
<52> 도 If에 도시된 것과 같이 광흡수층 (40)의 위에 버퍼층 (50)을 형성한다. 버 퍼층 (50)은 CdS 박막을 적용하는 것이 일반적이다. CdS 버퍼층 (50)은 도 1(e)의 단 계까지 진행된 기판을 티오요소 (thiourea)와 황산 카드뮴 (cadmium sulfate) 및 알 루미나가 흔합된 수용액에 침지시켜 성막 하는 CBD법 (chemical bath deposition, 화학적 용액성장법)으로 증착시킨다.
<53> 이외에도 버퍼층 (50)으로는 CBD법으로 증착된 ZnS나 ZnSe 박막 등과 증발법
(evaporation)에 기반을 둔 공정으로 증착된 InxSey나 ZnInxSey 박막 및 CVD에 기반 을 준 공정으로 증착된 InxSey나 ZnSe 박막 등을 적용할 수 있다.
<54> 도 lg에 도시된 것과 같이 버퍼층 (50)의 위에 전면전극 (60)을 형성한다. 전 면전극 (60)은 ITO, Zn0:Al, Zn0:Ga, 및 ZnO:B 등과 같은 투명전도막 (TC0)을 증착하 며， 이러한 투명전도막들은 DC 또는 RF 스퍼터링으로 증착하는 것이 일반적이나， 전자범 증발법이나 열증발법 등의 다른 방법으로 증착할 수도 있다.
<55> DC 또는 RF 스퍼터링으로 전면전극 (60)을 형성하는 공정은 0.1 W/cm2 - 2 W/cm의 타깃 면적당 DC 또는 RF 전력 밀도를 이용하며， 5 mTorr ~ 100 mTorr 압력 의 Ar 가스 또는 Ar 가스와 도핑원소를 흔합한 가스 조건에서， 10 분 ~ 100 분 동 안 수행한다. 압력 유지를 위한 가스 유량은 진공 챔버 (chamber)의 부피 및 펌프 의 용량에 따라서 1 sccm ~ 수백 sccm의 범위에서 선택적으로 적용되며， 총 DC 또 는 RF 전력 또한 기판과 타깃의 크기 및 기판과 타깃 사이의 간격에 따라서 수 Ψ· 수십 kW의 범위에서 선택적으로 적용된다.
<56> 또한 다른 종류의 투명전도막을 순차적으로 증착하여 2중 구조의 투명전도막 올 구성하는 등 다양한 구성으로 변경이 가능하며， 전면전극으로 이용될 수 있는 것이면 모든 구성이 적용될 수 있다.
<57> 도 lh에 도시된 것과 같이 전면전극 (60)에 전면텍스처 (62)를 형성한다. 전 면텍스처 (62)를 형성하는 방법은 전면전극 (60)의 표면을 식각하여 요철올 형성하는 방법과 전면전극 (60)의 표면에 요철이 형성된 투명전도막을 형성하는 방법이 있다.
<58> 전면전극 (60)의 표면을 식각하는 방법은 염산 둥의 산성용액으로 습식식각하 는 방법이다. 0.1~ 수 %의 HC1 용액에 도 1(h)의 단계까지 진행된 기판올 침지하 여 수십 ~ 수백 초 동안 습식식각을 수행하면, 전면전극 (60) 표면의 물리적 강도의 차이에 의해서 표면이 불균일하게 식각되어 표면에 텍스처가 형성된다.
<59> 전면전극 (60)의 표면에 요철이 형성된 투명전도막을 추가적으로 형성하는 방 법은 DC 또는 RF 스퍼터링으로 수행된다. 상기한 투명전극 형성시의 DC 또는 RF 스퍼터링 공정조건은 전극으로 작용할 수 있도록 치밀한 구조의 투명전극 박막을 충분한 두께로 형성하는 것에 초점을 둔 것이다. 반면에 전면텍스처 (62)는 충분하 게 형성된 전면전극 (60)의 위에 표면 요철 구조를 형성한 것이므로， 공정조건을 조 절하여 스퍼터되는 투명전도막 입자의 크기와 에너지가 커지도특 조절하여 불규칙 한 표면을 형성할 수 있다.
<60> 구체적으로 전면텍스처 (62)를 형성하는 DC 또는 RF 스퍼터링 공정은 2 W/cm2
~ 10 W/cm2의 타깃 면적당 DC 전력 밀도를 이용하며， 0.1 mTorr - 5 mTorr 압력의
Ar 가스 또는 Ar 가스와 도핑원소를 흔합한 가스 조건에서, 1 분 - 수십 분의 범위 로 전면전극 형성을 위한 공정에서 보다 상대적으로 짧은 시간 동안 수행한다. 또 한， 스퍼터링 공정을 수행하는 중에 기판의 온도를 상온〜수백 °C의 범위로 높인다. <6i> 다만， 압력 유지를 위한 Ar 가스 유량은 진공 챔버 (chamber)의 부피 및 펌프 의 용량에 따라서 1 sccm ~ 수백 sccm의 범위에서 선택적으로 적용되며, 총 DC 혹 은 RF 전력 또한 기판과 타깃의 크기 및 기판과 타깃 사이의 간격에 따라서 수 W~ 수십 kW의 범위에서 선택적으로 적용될 수 있는 점에서 전면전극 (60)을 형성하는 경 우와 비슷한 범위가 적용된다.
<62> 전면텍스처 (62) 형성을 위한 스퍼터링 공정 조건은 전면전극 (60)을 형성하는 경우에 비하여， 타깃 면적당 DC 전력 밀도가 높고 챔버 내의 가스압은 낮으며 기판 의 온도가 높기 때문에， 증착되는 TC0 입자의 에너지가 높아서 증착 표면에 요철이 형성된다. 한편， 증착되는 TC0 입자의 에너지가 높으면 증착층의 품질이 떨어질 수가 있으므로 전면텍스처 (62) 형성을 위한 스퍼터링 공정은 상대적으로 짧게 수 행한다.
<63> 한편， LPCVD(low pressure CVD)공정을 적용하여 표면에 자체적으로 표면 텍 스처가 형성된 투명전극층을 증착하는 기술이 개발되고 있으며， 이는 본 실시예에 서 투명전극층과 전면텍스처를 각각 형성하는 것과 대웅되어 같은 효과를 나타내는 기술이므로 본 실시예에 적용할 수 있다.
<64> 또한， 전면텍스처 (62)의 위에 A1이나 Ag와 같은 금속재질의 그리드 전극을 추가하여 전극의 성능을 향상시키는 구성도 적용할 수 있다.
<65> 도 li에 도시된 것과 같이 전면텍스처 (62)의 위에 반사방지층 (70)을 형성하 며， 반사방지층 (70)으로는 MgF2와 A1203가 일반적으로 사용된다.
<66> MgF2 재질의 반사방지층 (70)은 MgF2 펠렛을 이용하여 열증발법으로 증착하거 나， Mg(thd)2와 TiF4를 반웅 가스로 이용하여 원자층증착법 (ALD, atomic layer deposit ion)으로 증착한다.
<67> A1203 재질의 반사방지층 (70)은 AKCH3)3와 03를 반웅 가스로 이용하여 원자층 증착법으로 증착한다.
<68>
<69> 도 4는 본 발명의 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조 칼코게 나이드계 태양전지의 광포획 모습을 나타내는 도면이다.
<70> 도 1에 도시된 단계로 제조된 2중 텍스처 구조 칼코게나이드계 태양전지는 후면전극 (30)에 형성된 후면텍스처 (32)와 전면전극 (60)에 형성된 전면텍스처 (62)를 동시에 구비한다.
<7i> 전면전극 (60)으로 입사된 태양광은 버퍼층 (50)을 거쳐 광흡수층 (40)올 지나 면서 광발전을 수행한 뒤에 후면전극 (30) 표면에서 반사되며， 이때 표면에 형성된 후면텍스처 (32)에 의해서 난반사가 발생한다.
<72> 후면텍스처 (32)에서 난반사된 태양광은 광흡수층 (40)을 지나면서 광발전을 수행하며， 버퍼층 (50)과 전면전극 (60)을 지나서 전면텍스처 (62)에서 다시 광흡수층 (40)방향으로 난반사된다.
<73> 이와 같은 과정을 반복하면서 태양광이 광흡수층 (40)에 오랫동안 머물기 때 문에 태양전지의 효율이 크게 증가한다.
<74> 이상 본 발명을 바람직한 실시예를 통하여 설명하였는데， 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 블과하며， 본 발명의 기술적 사 상을 벗어나지 않는 범위 내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식 을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예 가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며， 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

【청구의 범위】
【청구항 1】
기판을 준비하는 단계 ;
상기 기판에 후면전극을 형성하는 단계;
상기 후면 전극의 표면에 후면텍스처를 형성하는 단계;
상기 후면 전극 위에 칼코게나이드계 반도체 재질의 광흡수층을 형성하는 단 계;
상기 광흡수층 위에 버퍼층을 형성하는 단계 ;
상기 버퍼층 위에 투명전극을 형성하는 단계; 및
상기 투명전극의 표면에 전면텍스처를 형성하는 단계를 포함하는 것을 특징 으로 하는 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태 양전지의 제조방법 .
【청구항 2]
청구항 1에 있어서，
상기 후면전극을 형성하는 단계가 DC 스퍼터링 공정으로 Mo을 증착하여 진행 되며，
상기 후면텍스처를 형성하는 단계가 상기 후면전극을 형성하는 단계보다 증 착되는 입자에너지를 높이는 조건에서 Mo를 DC 스퍼터링하여 진행되는 것올 특징으 로 하는 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양 전지의 제조방법.
【청구항 3】
청구항 1에 있어서，
상기 전면전극 형성하는 단계가 DC 스퍼터링 또는 RF 스퍼터링 공정으로 TC0 를 증착하여 진행되며,
상기 전면텍스처를 형성하는 단계가 상기 전면전극을 형성하는 단계보다 증 착되는 입자에너지를 높이는 조건에 TC0를 DC 스퍼터링 또는 RF 스퍼터링하여 진행 되는 것을 특징으로 하는 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼 코게나이드계 태양전지의 제조방법.
【청구항 4】
청구항 1에 있어서，
상기 전면텍스처를 형성하는 단계가 산성용액에 침지하여 상기 전면전극의 표면을 습식식각하여 진행되는 것을 특징으로 하는 후면전극 표면에 텍스처가 형성 된 2중 텍스처 구조의 칼코게나이드계 태양전지의 제조방법.
【청구항 5]
청구항 1 내지 청구항 4 중에 하나의 방법으로 제조된 것을 특징으로 하는 후면전극 표면에 텍스처가 형성된 2증 텍스처 구조의 칼코게나이드계 태양전지.
【청구항 6】
청구항 5에 있어서，
상기 광흡수층이 CuInS2(CIS), CuGaS2(CGS) , CuInSe2(CISe) , CuGaSe2(CGSe) ,
CLiAlSe2(CASe), CuInTe2(CITe) , CuGaTe2(CGTe) , Cu(In,Ga)S2(CIGS) , Cu(In,
Ga)Se2(CIGSe), Cu2ZnSnS4(CZTS) 중에서 선택된 하나의 재질인 것을 특징으로 하는 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지.
【청구항 7】
기판;
상기 기판 위에 형성된 후면전극;
상기 후면 전극 위에 형성된 칼코게나이드계 반도체 재질의 광흡수층;
상기 광흡수충 위에 형성된 버퍼층; 및
상기 버퍼층 위에 형성된 투명전극을 포함하여 구성되고，
상기 광흡수층에 접하는 상기 후면전극의 표면에 후면텍스처 구조가 형성되 며，
상기 투명전극의 표면에 전면텍스처 구조가 형성된 것을 특징으로 하는 후면 전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지.
【청구항 8】
청구항 7에 있어서，
상기 광흡수충이 CuInS2(CIS), CuGaS2(CGS) , CuInSe2(CISe) , CuGaSe2(CGSe) , CuAlSe2(CASe), CuInTe2(CITe) , CuGaTe2(CGTe) , Cu(In,Ga)S2(CIGS) , Cu(In, Ga)Se2(CIGSe), Cu2ZnSnS4(CZTS) 중에서 선택된 하나의 재질인 것을 특징으로 하는 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지.
PCT/KR2013/002392 2012-03-23 2013-03-22 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지의 제조방법 및 이에 따라 제조된 칼코게나이드계 태양전지 WO2013141644A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0030081 2012-03-23
KR1020120030081A KR101326139B1 (ko) 2012-03-23 2012-03-23 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지의 제조방법 및 이에 따라 제조된 칼코게나이드계 태양전지

Publications (1)

Publication Number Publication Date
WO2013141644A1 true WO2013141644A1 (ko) 2013-09-26

Family

ID=49223010

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/002392 WO2013141644A1 (ko) 2012-03-23 2013-03-22 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지의 제조방법 및 이에 따라 제조된 칼코게나이드계 태양전지

Country Status (2)

Country Link
KR (1) KR101326139B1 (ko)
WO (1) WO2013141644A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649080A (zh) * 2018-07-19 2018-10-12 北京铂阳顶荣光伏科技有限公司 一种太阳能电池及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646998B (zh) * 2013-12-16 2016-08-17 陕西师范大学 增强硅薄膜太阳电池光吸收的织构横向错位方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100109321A (ko) * 2009-03-31 2010-10-08 엘지이노텍 주식회사 태양전지 및 이의 제조방법
KR101103894B1 (ko) * 2010-02-08 2012-01-12 엘지이노텍 주식회사 태양전지 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100109321A (ko) * 2009-03-31 2010-10-08 엘지이노텍 주식회사 태양전지 및 이의 제조방법
KR101103894B1 (ko) * 2010-02-08 2012-01-12 엘지이노텍 주식회사 태양전지 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649080A (zh) * 2018-07-19 2018-10-12 北京铂阳顶荣光伏科技有限公司 一种太阳能电池及其制备方法

Also Published As

Publication number Publication date
KR101326139B1 (ko) 2013-11-06
KR20130107904A (ko) 2013-10-02

Similar Documents

Publication Publication Date Title
JP5398003B2 (ja) 太陽電池の吸収層に酸化物層を堆積させる方法、および太陽電池の生産方法
KR20090106513A (ko) Ⅰｂⅲａⅵａ 족 화합물 층들을 위한 도핑 기술들
KR101230973B1 (ko) 후면 ｔｃｏ층을 구비한 ｃｉｓ／ｃｉｇｓ계 태양전지 및 그 제조방법
TWI377685B (en) Photovoltaic cell structure and manufacturing method thereof
JP4110515B2 (ja) 薄膜太陽電池およびその製造方法
KR101152202B1 (ko) Ｃｉｇｓ 태양광 흡수층 제조방법
KR20100029414A (ko) 태양전지 및 이의 제조방법
KR101326140B1 (ko) 기판에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지의 제조방법 및 이에 따라 제조된 칼코게나이드계 태양전지
KR101406734B1 (ko) Na 공급 방법이 개선된 유연기판 CIGS 태양전지 및 그 제조방법
EP2506312A1 (en) Solar cell
JP4055064B2 (ja) 薄膜太陽電池の製造方法
KR101103894B1 (ko) 태양전지 및 이의 제조방법
KR101017141B1 (ko) 3차원 접합형 태양전지 및 그 제조방법
KR101326139B1 (ko) 후면전극 표면에 텍스처가 형성된 2중 텍스처 구조의 칼코게나이드계 태양전지의 제조방법 및 이에 따라 제조된 칼코게나이드계 태양전지
KR101036165B1 (ko) 칼코지나이드계 태양전지의 제조방법
Hashimoto et al. High efficiency CIGS solar cell on flexible stainless steel
KR101300791B1 (ko) 전자빔 조사를 이용한 몰리브덴 박막의 전도도 향상 방법
KR101334055B1 (ko) 텍스처층을 포함하는 2중 텍스처 구조의 칼코게나이드계 태양전지의 제조방법 및 이에 따라 제조된 칼코게나이드계 태양전지
US20110226323A1 (en) Use of thermally stable, flexible inorganic substrate for photovoltaics
KR101825032B1 (ko) 패시베이션층을 포함한 칼코게나이드계 태양전지 및 그 제조방법
CN103907199A (zh) 太阳能电池及其制备方法
KR101338782B1 (ko) 태양전지 및 이의 제조방법
EP2432028B1 (en) Photovoltaic device
KR102165789B1 (ko) 유연기판용 czts계 단일 광흡수층 제조 방법
KR101144483B1 (ko) 태양광 발전장치, 이를 포함하는 태양광 발전 시스템 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13763809

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13763809

Country of ref document: EP

Kind code of ref document: A1