WO2013136460A1 - 無線機、昇降機制御システムおよび変電設備制御システム - Google Patents

無線機、昇降機制御システムおよび変電設備制御システム Download PDF

Info

Publication number
WO2013136460A1
WO2013136460A1 PCT/JP2012/056511 JP2012056511W WO2013136460A1 WO 2013136460 A1 WO2013136460 A1 WO 2013136460A1 JP 2012056511 W JP2012056511 W JP 2012056511W WO 2013136460 A1 WO2013136460 A1 WO 2013136460A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
frequency
circuit
wireless device
digital
Prior art date
Application number
PCT/JP2012/056511
Other languages
English (en)
French (fr)
Inventor
武井　健
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP2014504550A priority Critical patent/JP5688184B2/ja
Priority to PCT/JP2012/056511 priority patent/WO2013136460A1/ja
Publication of WO2013136460A1 publication Critical patent/WO2013136460A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/41—Arrangements specific to bandpass modulators combined with modulation to or demodulation from the carrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Definitions

  • the present invention relates to a radio device that receives a carrier wave on which a signal is superimposed, down-converts the carrier wave to a lower frequency, and performs demodulation, an elevator control system using the radio device, and a substation using the radio device
  • the present invention relates to an equipment control system.
  • the present invention relates to a wireless device having a highly reliable hardware configuration in which it is easy to make this function have a long life and no adjustment.
  • Wireless technology has made great strides in the fields of communications and broadcasting, and is expected to be applied in the monitoring and control fields that require higher reliability.
  • wireless communication has a problem that it is more vulnerable to external noise than wired communication, and a problem that the transmission path is disconnected due to this noise. Because of these problems, wireless communication has been postponed in the monitoring field and the control field, which are based on the constant connection.
  • Recent advances in semiconductor technology have dramatically reduced the minimum time unit for signal processing, enabling signal processing in a much shorter time than the time interval of signal sequences required for monitoring and control. . Therefore, in wireless communication, reliability can be improved by retransmitting the same signal sequence within the time interval of the signal sequence and equivalently multiplexing the signal transmission path. . As a result, the wireless technology is expected to be applied in the monitoring field and the control field.
  • the signal-to-noise ratio in wireless communication has achieved a striking improvement through signal coding and decoding techniques. This improvement in signal-to-noise ratio is driving the application of wireless technology in the field of monitoring and control.
  • the medium for wireless transmission is electromagnetic waves.
  • a transmission path in wireless transmission is a free space.
  • the frequency of electromagnetic waves that can propagate in free space is substantially between 300 MHz and 3 GHz.
  • the frequency of the electromagnetic wave is higher than 3 GHz, loss due to diffraction increases, and unforeseen communication cannot be expected.
  • the frequency of the electromagnetic wave is lower than 300 MHz, the efficiency of the antenna is extremely lowered, causing a problem in feasibility.
  • the frequency band of signals required for the monitoring field or the control field is several hundreds KHz to several MHz.
  • a signal having a frequency band of several hundreds KHz to several MHz is superimposed on a carrier wave having a frequency suitable for spatial transmission, and the space is transmitted. It is necessary to downconvert to frequency and demodulate the original signal.
  • a non-linear phenomenon of a sine wave is applied, and a local signal having the same or different frequency as the carrier wave is multiplied by a frequency mixer to obtain a signal having a frequency difference between the carrier wave and the local signal.
  • the frequency mixer is a non-linear analog circuit. This method uses a nonlinear region of the input / output relationship of the semiconductor element. Since the input / output relationship changes depending on the temperature change or aging change of the semiconductor element, the down-conversion apparatus using this method has a drawback that it requires temperature compensation and has a short life. General communication and broadcast radios require adjustment every two to five years for this reason.
  • Equipment in the monitoring field and control field is social infrastructure equipment.
  • the life required for this social infrastructure device is generally 10 to 20 years. Therefore, it is desired that equipment in the monitoring field and the control field be equipped with radio hardware that does not use a nonlinear analog circuit such as a frequency mixer.
  • a frequency conversion technique using a delta-sigma modulator includes a digital loop in a feedback loop, and realizes a frequency conversion function by incorporating an analog circuit and a digital circuit.
  • the basic configuration of the delta-sigma modulation circuit is a synthesizer, an analog filter, an analog / digital converter, a digital / analog converter, and a clock generation circuit. Since the delta-sigma modulation circuit does not include an analog nonlinear circuit, temperature compensation is not required and the lifetime is long. Therefore, the delta-sigma modulation circuit is suitable for a radio device mounted on social infrastructure equipment.
  • Patent Document 1 includes a subtracter that subtracts a feedback signal from an input signal, a loop filter that receives the output of the subtractor, an A / D converter that converts the output of the loop filter into a digital signal,
  • a A noise shaping type A / D converter is constituted by a D / A converter that converts the output of the / D converter into an analog signal and a feedback circuit that feeds back the output of the D / A converter as a feedback signal, and further a filter A first frequency converter that converts the output of the signal into a predetermined frequency lower than the frequency of the input signal, and a second frequency converter that converts the output of the D / A converter into the same frequency as the frequency of the input signal.
  • the accuracy of the discretization of the analog signal of the analog / digital converter greatly affects the performance of the frequency conversion function.
  • an analog-digital conversion circuit that compares a multistage fixed threshold and an input signal is required.
  • the relative interval between the threshold values determines the accuracy of the analog signal discretization of the analog-to-digital converter. Since these threshold values are determined using physical constant values (for example, built-in potential) of the semiconductor element, they are strongly affected by temperature changes and aging changes. Therefore, there is a problem from the viewpoint of prolonging the service life of the apparatus and making no adjustment.
  • the sampling frequency in the digital path of the delta-sigma modulator, the sampling frequency can be locally multiplied by an integer to improve the accuracy of digital calculation.
  • the delta-sigma modulator described in Patent Document 2 may be degraded in accuracy due to discretization.
  • an object of the present invention is to make a circuit that down-converts the frequency of a carrier wave received by a wireless device less susceptible to temperature change and secular change.
  • the wireless device of the present invention is configured as follows.
  • the delta sigma circuit includes a comparator that samples an input signal having a first frequency component at a second frequency and discretizes the input signal into a 1-bit first digital signal.
  • An upsampler for upsampling the first digital signal at a third frequency obtained by multiplying the second frequency by a predetermined natural number, and outputting the second digital signal; and digitalizing the second digital signal.
  • a digital filter that processes and outputs a third digital signal; a sample and hold circuit that converts the third digital signal of the digital filter into an analog signal; and the analog signal of the sample and hold circuit that receives the input signal And a sigma circuit for converting the input signal into a digital signal. It was radio, characterized in that. Other means will be described in the embodiment for carrying out the invention.
  • the circuit for down-converting the frequency of the carrier wave received by the wireless device can be configured to be less susceptible to temperature changes and aging changes.
  • FIGS. 1A and 1B are schematic configuration diagrams showing a radio device in the first embodiment.
  • FIG. 1A is a diagram illustrating a configuration of the wireless device 1.
  • the wireless device 1 includes a delta-sigma circuit 10 and a signal processing device 40.
  • the delta sigma circuit 10 includes a synthesizer 12, a bandpass filter 13, a comparator 14, an upsampling circuit 22, a FIR (Finite impulse response) filter 30, a sample hold circuit 17, a linear amplifier 19, and a clock.
  • a generation circuit 15, a clock integer multiplication circuit 16, and a control circuit 18 are provided.
  • the radio 1 takes in carrier power from an antenna (not shown) connected to the input terminal 11, down-converts this carrier by the delta-sigma circuit 10 that is a down-conversion circuit, and outputs the original signal from the output terminal 21.
  • the signal processing device 40 processes the signal.
  • the input terminal 11 is connected to the addition input terminal of the synthesizer 12.
  • the output terminal of the synthesizer 12 is connected to the band pass filter 13.
  • the output terminal of the band pass filter 13 is connected to the comparator 14.
  • the output terminal of the clock generation circuit 15 is connected to the comparator 14.
  • the output terminal of the comparator 14 is connected to the output terminal 21 and the upsampling circuit 22.
  • the output terminal 21 is connected to the signal processing device 40.
  • the output terminal of the upsampling circuit 22 is connected to the FIR filter 30.
  • the FIR filter 30 is connected to the control circuit 18 by a bus.
  • the output terminal of the FIR filter 30 is connected to the sample hold circuit 17.
  • the sample hold circuit 17 is further connected to the output terminal of the clock integer multiplier circuit 16. Further, an output terminal of the clock generation circuit 15 is connected to the clock integer multiplication circuit 16.
  • the output terminal of the sample hold circuit 17 is connected to the linear amplifier 19.
  • the output terminal of the linear amplifier 19 is connected to the subtraction input terminal of the synthesizer 12.
  • the combiner 12 outputs a combined signal obtained by subtracting the signal input to the subtraction input terminal from the signal input to the addition input terminal.
  • the band pass filter 13 selectively outputs a predetermined frequency component of the input signal.
  • the signal processing device 40 includes a steep digital filter inside and extracts an alias component of the fundamental frequency.
  • the up-sampling circuit 22 up-samples the input digital signal sampled with the clock signal CLK into a digital signal sampled with the N times clock signal (CLK ⁇ N) and outputs the digital signal.
  • the FIR filter 30 is a digital filter, and applies digital signal processing, for example, finite impulse response filter processing, to an input digital signal.
  • the control circuit 18 controls the FIR filter 30 and sets the tap coefficient of the FIR filter 30 to a predetermined value.
  • the sample hold circuit 17 samples and holds the input digital signal for each input clock signal CLK and outputs it.
  • the linear amplifier 19 is a non-inverting amplifier circuit using an operational amplifier, for example, and amplifies an input signal linearly with a first gain.
  • the clock generation circuit 15 outputs a clock signal CLK having a predetermined frequency. This clock signal CLK is an oscillation signal having a period Ts.
  • the clock integer multiplication circuit 16 converts the input clock signal CLK into an N-times clock signal (CLK ⁇ N). N is a natural number.
  • FIG. 1B is a diagram illustrating the configuration of the FIR filter 30.
  • the FIR filter 30 includes a RAM (Random Access Memory) 31, N delay units 33 coupled in series, and N ⁇ 1 switch circuits 32.
  • the RAM 31 is connected to the control circuit 18 via a bus.
  • N delay units 33 coupled in series are connected between the input terminal and the output terminal of the FIR filter 30.
  • the input terminal of the FIR filter 30 is further connected to the input terminals of N ⁇ 1 switch circuits 32.
  • the control terminals of the N ⁇ 1 switch circuits 32 are connected to the RAM 31, respectively.
  • the output terminals of the N ⁇ 1 switch circuits 32 are respectively connected to connection nodes of N delay devices 33.
  • the FIR filter 30 has a transversal configuration with N delay units 33 coupled in series.
  • the carrier wave input to the input terminal 11 is input to the band pass filter 13 via the synthesizer 12.
  • a predetermined frequency component of the analog signal input to the band pass filter 13 is selectively input to the comparator 14.
  • the analog signal input to the comparator 14 is compared with a threshold value for each clock signal CLK output from the clock generation circuit 15.
  • a 1-bit digital signal as a comparison result is input to the upsampling circuit 22.
  • the 1-bit digital signal is also output to the output terminal 21.
  • the digital signal input to the upsampling circuit 22 is upsampled by N times the clock signal (CLK ⁇ N) and input to the FIR filter 30.
  • the digital signal input to the FIR filter 30 is input to the sample hold circuit 17 after being subjected to finite impulse response filter processing.
  • the digital signal input to the sample hold circuit 17 is sampled and held for each input clock signal, converted into an analog signal, and input to the linear amplifier 19.
  • the analog signal input to the linear amplifier 19 is linearly amplified with the first gain and fed back to the subtracting input terminal of the synthesizer 12.
  • the input signal of the FIR filter 30 is weighted by 1 bit of 0 or 1 by N ⁇ 1 switch circuits 32, and sequentially delayed by 1 / N of the sampling period Ts by N delay units 33 and added. Thus, the output signal of the FIR filter 30 is obtained.
  • the weighting coefficient (combination of 0 or 1) of the FIR filter 30 is determined in advance.
  • the predetermined weighting coefficient is transferred from the control circuit 18 to the RAM 31 and output to the control terminals of the N ⁇ 1 switch circuits 32 to determine the open / close pattern of the N ⁇ 1 switch circuits 32.
  • the weighting coefficient for example, a value that reduces unnecessary alias components in the digital signal is obtained by a brute force search method.
  • a carrier wave received by an antenna (not shown) of the radio device 1 is input to the input terminal 11 of the delta-sigma circuit 10, and a signal having a carrier frequency fc or less is selectively removed by a band pass filter 13 and discretized by a comparator 14.
  • an odd multiple of 1/2 of the sampling frequency fs is set to coincide with the carrier frequency fc.
  • the alias signal of the fundamental frequency is transferred from the output terminal 21 to the signal processing device 40.
  • Most of the alias signals more than twice the fundamental frequency are reduced by the FIR filter 30 and become a difference input to the synthesizer 12 via the sample hold circuit 17 and the linear amplifier 19.
  • signals having the carrier frequency fc and the fundamental frequency are strengthened in the feedback loop.
  • the quantization noise generated in the comparator 14 is weakened by the feedback loop.
  • the carrier wave signal can be converted (down-converted) into an original signal having a fundamental frequency with a high signal-to-noise ratio.
  • FIGS. 2A to 2D are frequency characteristic diagrams of the delta sigma circuit in the first embodiment.
  • FIG. 2A is a diagram illustrating the frequency characteristics of the signal Sa input from the input terminal 11 of the delta sigma circuit 10.
  • the vertical axis of FIG. 2A shows the frequency spectrum of the signal Sa.
  • FIG. 2B is a diagram illustrating the frequency characteristics of the signal Sb output from the comparator 14 in a state where feedback is not performed.
  • the vertical axis in FIG. 2B indicates the frequency spectrum of the signal Sb.
  • FIG. 2C is a diagram illustrating the frequency characteristics of the signal Sc output from the FIR filter 30.
  • the vertical axis in FIG. 2C shows the frequency spectrum of the signal Sc.
  • FIG. 2D is a diagram showing the frequency characteristics of the signal Sd output from the output terminal 21 of the delta sigma circuit 10.
  • the vertical axis in FIG. 2D shows the frequency spectrum of the signal Sd.
  • the horizontal axes in FIGS. 2A to 2D indicate the common frequency f.
  • the frequency spectrum of the carrier wave is observed in the signal Sa. This frequency spectrum is the same even after passing through the band-pass filter 13 whose pass band is the carrier frequency fc.
  • the signal exists infinitely at equal intervals on the frequency axis.
  • the alias signals are, for example, frequency fs / 2, frequency fs ⁇ 3/2, frequency fs ⁇ 5/2, frequency fs ⁇ 7/2,.
  • the signal Sc processed by the FIR filter 30 attenuates a large part of the high-frequency alias signal.
  • This frequency spectrum is similarly maintained through the sample and hold circuit 17 and the linear amplifier 19 and fed back to the subtracting input terminal of the synthesizer 12.
  • the delta sigma circuit 10 of this embodiment is characterized by the frequency spectrum shown in FIGS. 2 (a) to 2 (d).
  • the radio device 1 converts the electromagnetic wave signal propagating in the air at a high frequency into a lower frequency capable of digital signal processing while reducing the effect on the signal-to-noise ratio of the noise component generated by digital sampling. can do.
  • the wireless device 1 is a delta-sigma circuit using a synthesizer 12, a comparator 14, a sample hold circuit 17, a linear amplifier 19, an upsampling circuit 22, and an FIR filter 30 that are not easily affected by temperature changes and aging changes. 10 and the frequency is down-converted. As a result, the wireless device 1 is less susceptible to temperature changes and secular changes, and can contribute to longer life and no adjustment.
  • the radio device 1 converts the electromagnetic wave signal propagating in the air at a high frequency to a lower frequency capable of digital signal processing while reducing the effect of the noise component generated by digital sampling on the signal-to-noise ratio. can do. Thereby, the signal superimposed on the radio wave can be processed by a small and inexpensive digital signal processing device, which can contribute to the cost reduction of the radio.
  • the wireless device of the second embodiment is configured in the same manner as the wireless device 1 of the first embodiment, except that it includes a delta-sigma circuit 10 different from the wireless device 1 of the first embodiment. .
  • the delta sigma circuit 10 of the second embodiment includes a FIR filter 30A (see FIG. 3) different from that of the delta sigma circuit 10 of the first embodiment.
  • the configuration is the same as that of the sigma circuit 10.
  • FIG. 3 is a schematic configuration diagram showing the FIR filter of the wireless device in the second embodiment.
  • the FIR filter 30A of the wireless device 1A in the second embodiment is different from the FIR filter 30 (FIG. 1) of the first embodiment in that N ⁇ 1 switch circuits 32 include N ⁇ 1 1 It is replaced by the bit signal transmission circuit 34 and the transversal circuit is weighted.
  • the input terminals of the N-1 1-bit signal transmission circuits 34 are connected to the RAM 31A.
  • the output terminals of the N ⁇ 1 1-bit signal transmission circuits 34 are connected to connection nodes between the N delay units 33, respectively.
  • the output pattern of the 1-bit signal transmission circuit 34 is determined in advance.
  • the control circuit 18 included in the delta sigma circuit 10 ⁇ / b> A transfers the output pattern to the RAM 31.
  • the 1-bit signal transmission circuit 34 removes an unnecessary alias signal by embedding a 1-bit signal according to the pattern in the RAM 31 in a gap having a cycle of sampling the carrier wave.
  • the FIR filter 30A according to the second embodiment can immediately embed a signal for reducing unnecessary aliases in a gap in a cycle in which a carrier wave is sampled even when there is no carrier wave signal. Thereby, compared with the FIR filter 30 of the first embodiment, the effect of reducing unnecessary alias signals can be obtained at an earlier timing.
  • FIG. 4 is a schematic configuration diagram showing a radio in the third embodiment.
  • the wireless device 1B according to the third embodiment includes a delta-sigma circuit 10B that is different from the wireless device 1 (FIG. 1) of the first embodiment. Except for the above, the wireless device 1B is configured in the same manner as the wireless device 1 (FIG. 1) of the first embodiment. Unlike the delta sigma circuit 10 (FIG. 1) of the first embodiment, the delta sigma circuit 10B in the third embodiment is realized by an LCR filter 13B.
  • the delta sigma circuit 10B is configured in the same manner as the delta sigma circuit 10 (FIG. 1) of the first embodiment except for the above.
  • the LCR filter 13B can be realized by a small chip component. Therefore, the wireless device 1B can be reduced in size.
  • FIGS. 5A to 5C are schematic configuration diagrams showing a radio device according to the fourth embodiment.
  • FIG. 5A is a configuration diagram showing the wireless device 1C.
  • the wireless device 1C of the fourth embodiment includes a delta sigma circuit 10C different from the delta sigma circuit 10 of the wireless device 1 (FIG. 1) of the first embodiment, and the signal processing device 40 of the first embodiment. And a signal processing device 40C different from the above.
  • the wireless device 1C is configured in the same manner as the wireless device 1 (FIG. 1) of the first embodiment except for the above.
  • the delta-sigma circuit 10C of the fourth embodiment includes an FIR filter 30C different from the FIR filter 30 (FIG.
  • the delta sigma circuit 10C of the fourth embodiment does not include the control circuit 18 included in the delta sigma circuit 10 (FIG. 1) of the first embodiment.
  • the delta-sigma circuit 10C is configured in the same manner as the delta-sigma circuit 10 (FIG. 1) of the first embodiment except for the above.
  • the signal processing device 40C further includes a demodulation circuit 41.
  • the output signal of the demodulation circuit 41 is connected to the control terminal of the FIR filter 30C.
  • the demodulation circuit 41 extracts information related to the carrier frequency fc from the signal input to the signal processing device 40 from the output terminal 21.
  • the FIR filter 30C performs digital filter processing on the input signal based on the signal input to the control terminal.
  • FIG. 5B is a configuration diagram of the FIR filter 30C included in the delta-sigma circuit 10C.
  • the FIR filter 30C further includes a ROM (Read Only Memory) 35C.
  • the control terminal of the ROM 35C is connected to the output terminal of the demodulation circuit 41.
  • the ROM 35C is further connected to the RAM 31 via a bus.
  • the ROM 35C outputs a data pattern corresponding to a signal input from the control terminal to the RAM 31.
  • FIG. 5C is a diagram showing a data structure stored in the ROM 35C provided in the FIR filter 30C.
  • the optimum weighting coefficient of the switch circuit 32 for the relationship between the carrier frequency fc and the sampling frequency fs is stored in a table format as a 1-bit pattern of 1 or 0.
  • the horizontal axis of this table indicates which of the N ⁇ 1 switch circuits 32 is supported.
  • the vertical axis of the table indicates that M times the fundamental frequency is suppressed.
  • the optimum weight information of the switch circuit 32 can be obtained in advance by, for example, the brute force method.
  • the input carrier frequency fc is an odd multiple of 1/2 of the sampling frequency fs. That is, this carrier wave includes a frequency component that is an odd multiple of 1/2 of the sampling frequency fs as a modulation signal.
  • the delta-sigma circuit 10 ⁇ / b> C down-converts the input carrier wave and sends it to the signal processing device 40 from the output terminal 21.
  • the signal processing device 40 extracts information M relating to the relationship between the carrier frequency fc and the sampling frequency fs from the transmission signal by the demodulation circuit 41 and transmits the information M to the FIR filter 30C.
  • the FIR filter 30C extracts a predetermined filter coefficient from the ROM 35C (FIG. 5C) based on the information M, and performs FIR filter processing.
  • the ROM 35C stores in advance information on the weighting of the switch circuit 32 with respect to the relationship between the carrier frequency fc and the sampling frequency fs.
  • the FIR filter 30C compares the transmitted signal with the ROM 35C, transfers the opening / closing patterns of the plurality of switch circuits 32 included in the FIR filter 30C from the ROM 35C to the RAM 31, and opens / closes the RAM 31.
  • the plurality of switch circuits 32 are opened and closed according to the pattern. Thereby, the signal of frequency fs / 2 can be taken out.
  • the RAM 31 opens and closes the plurality of switch circuits 32 according to the opening / closing pattern.
  • the alias signal of frequency fs / 2 is a signal obtained by down-converting the carrier wave.
  • FIGS. 6A and 6B are schematic configuration diagrams showing a radio device according to the fifth embodiment.
  • FIG. 6A is a configuration diagram of the wireless device 1D.
  • a wireless device 1D according to the fifth embodiment includes a signal processing device 40D and a delta-sigma circuit 10D, which are different from the wireless device 1C (FIG. 5) according to the fourth embodiment. Except for the above, the wireless device 1D is configured in the same manner as the wireless device 1C (FIG. 5) of the fourth embodiment.
  • the delta-sigma circuit 10D in the fifth embodiment is different from the delta-sigma circuit 10C (FIG. 5) of the fourth embodiment in the signal processing device 40D, the FIR filter 30D, and the clock integer multiplication circuit 16D. And an upsampling circuit 22D.
  • the delta-sigma circuit 10D is configured in the same manner as the delta-sigma circuit 10C (FIG. 5) of the fourth embodiment except for the above.
  • the second output terminal of the demodulation circuit 41D is connected to the second control terminal of the FIR filter 30D, the control terminal of the clock integer multiplication circuit 16D, and the control terminal of the upsampling circuit 22D.
  • the FIR filter 30D has a function that can change the number of stages of the transversal filter according to the signal input to the second control terminal.
  • the clock integer multiplier circuit 16D has a function capable of varying the multiplication number N of the input clock signal CLK by a signal input to the control terminal. .
  • the upsampling circuit 22D has a function capable of varying the upsampling number N of the input signal according to the signal input to the control terminal.
  • FIG. 6B is a configuration diagram of the FIR filter 30D.
  • the FIR filter 30D further includes N ⁇ 1 second switch circuits 36 and a decoder 37 in addition to the same configuration as the FIR filter 30C (FIG. 5) of the fourth embodiment.
  • the input side of the decoder 37 is connected to the second control terminal of the FIR filter 30D.
  • the output side of the decoder 37 is connected to each of the N ⁇ 1 second switch circuits 36.
  • N-1 second switch circuits 36 are provided between each delay unit 33 and each switch circuit 32, and switch whether or not to bypass this output signal to the output terminal of this FIR filter 30D. . That is, the FIR filter 30D performs digital processing with accuracy according to the frequency of the desired alias signal.
  • the input carrier frequency fc is an odd multiple of 1/2 of the sampling frequency fs.
  • This carrier wave includes a frequency component that is an odd multiple of 1/2 of the sampling frequency fs as a modulation signal.
  • the delta-sigma circuit 10D down-converts the input carrier wave and sends it to the signal processing device 40D from the output terminal 21.
  • the signal processing device 40D extracts the information M related to the relationship between the carrier frequency fc and the sampling frequency fs from the transmission signal by the demodulation circuit 41D and transmits the information M to the FIR filter 30D. Further, the signal processing device 40D calculates the information N related to the upsampling most suitable for the information M, and transmits it to the FIR filter 30D, the clock integer multiple circuit 16D, and the upsampling circuit 22D.
  • the FIR filter 30D compares the transmitted signal with the ROM 35C, transfers the opening / closing patterns of the plurality of switch circuits 32 included in the FIR filter 30 from the ROM 35C to the RAM 31, and opens / closes the plurality of switching circuits 32 according to the opening / closing pattern of the RAM 31. I do. Thereby, the signal of frequency fs / 2 can be taken out.
  • N is input to the clock integer multiplication circuit 16D, the upsampling circuit 22D, and the FIR filter 30D.
  • the feedback signal of the delta-sigma circuit 10D is up-sampled N times by the up-sampling circuit 22D, N-stage transversal filter processing is performed by the FIR filter 30D, and the clock integer multiplication circuit 16D and the sample hold circuit 17 Sampled and held back to analog signal. Thereby, digital processing with accuracy according to the frequency of the desired alias signal can be performed.
  • the feedback signal of the delta-sigma circuit 10D is up-sampled N times by the up-sampling circuit 22D, N-stage transversal filter processing is performed by the FIR filter 30D, and the clock integer multiplication circuit 16D and the sample hold circuit 17 is sampled and held back to an analog signal. Thereby, digital processing with time accuracy according to the frequency of the desired alias signal can be performed.
  • FIG. 7 is a schematic configuration diagram showing a radio device according to the sixth embodiment.
  • a synthesizer 12 and an LCR filter 13B of the delta-sigma circuit 10 in the first embodiment are combined with a synthesizer 12-1 and an LCR filter 13B-1.
  • the amplifier 12-2 and the LCR filter 13B-2 are replaced, and the linear amplifier 19 is replaced by linear amplifiers 19-1 and 19-2.
  • the LCR filters 13B-2 and 13B-1 have the same function as the LCR filter 13B. That is, the LCR filters 13B-2 and 13B-1 have the same signal pass band.
  • the synthesizers 12-1 and 12-2 have the same signal synthesis function as the synthesizer 12 of the first embodiment.
  • the input terminal 11 is connected to the addition input terminal of the synthesizer 12-1.
  • the output terminal of the combiner 12-1 is connected to the LCR filter 13B-1.
  • the output terminal of the LCR filter 13B-1 is connected to the addition input terminal of the synthesizer 12-2.
  • the output terminal of the combiner 12-2 is connected to the LCR filter 13B-2.
  • the output terminal of the LCR filter 13B-2 is connected to the comparator 14.
  • the output terminal of the sample hold circuit 17 is connected to the linear amplifiers 19-1 and 19-2.
  • the output terminal of the linear amplifier 19-1 is connected to the subtraction input terminal of the synthesizer 12-1.
  • the output terminal of the linear amplifier 19-2 is connected to the subtraction input terminal of the synthesizer 12-2.
  • the amplification factors of the linear amplifier 19-1 and the linear amplifier 19-2 can be adjusted independently.
  • the delta-sigma circuit 10E has improved parameter design freedom. As a result, the delta-sigma circuit 10E can further reduce the quantization noise generated in the comparator 14, and can realize high quality of the down-conversion function.
  • FIG. 8 is a schematic configuration diagram showing a radio device according to the seventh embodiment.
  • the delta sigma circuit 10F in the seventh embodiment further includes linear amplifiers 23-1 to 23-3 and a synthesizer 12-3 in addition to the delta sigma circuit 10E of the sixth embodiment. I have.
  • the output terminal of the LCR filter 13B-2 is connected to the addition input terminal of the combiner 12-3.
  • the output terminal of the synthesizer 12-3 is connected to the comparator 14.
  • the input terminal 11 is connected to the linear amplifiers 23-1 to 23-3.
  • the output terminal of the linear amplifier 23-1 is connected to the addition input terminal of the synthesizer 12-1.
  • the output terminal of the linear amplifier 23-2 is connected to the addition input terminal of the synthesizer 12-2.
  • the output terminal of the linear amplifier 23-3 is connected to the addition input terminal of the synthesizer 12-3.
  • the delta-sigma circuit 10F of the present embodiment is configured in the same manner as the delta-sigma circuit 10E of the sixth embodiment.
  • the carrier wave input from the input terminal 11 is weighted by the linear amplifiers 23-1 to 23-3, and is input to the main loop of the delta sigma modulation circuit.
  • the linear amplifiers 23-1 to 23-3 perform feedforward control.
  • the amplification factors of the linear amplifiers 23-1 to 23-3 can be adjusted independently.
  • Delta sigma circuit 10F has improved freedom of parameter design for feedforward control. Thereby, the delta-sigma circuit 10F can further reduce the quantization noise generated in the comparator 14, and can realize high quality of the down-conversion function.
  • FIG. 9 is a diagram showing the implementation of the wireless device in the seventh embodiment.
  • the radio device board 50 includes a power circuit 54, a high frequency connector 51, a digital signal connector 52, linear amplifiers 23-1 to 23-3, and synthesizers 12-1 to 12-3 on a multilayer printed board 53.
  • LCR filters 13B-1, 13B-2, linear amplifiers 19-1, 19-2, comparator 14, upsampling circuit 22, FIR filter 30B, control circuit 18, sample hold circuit 17, clock A generation circuit 15 and a clock integer multiplication circuit 16 are provided.
  • the high frequency connector 51 is connected to the linear amplifiers 23-1 to 23-3.
  • the linear amplifiers 23-1 to 23-3 are connected to one addition input terminals of the combiners 12-1 to 12-3, respectively.
  • the output terminal of the combiner 12-1 is connected to the LCR filter 13B-1.
  • the output terminal of the LCR filter 13B-1 is connected to the other addition input terminal of the synthesizer 12-2.
  • the output terminal of the combiner 12-1 is connected to the LCR filter 13B-2.
  • the output terminal of the LCR filter 13B-2 is connected to the other addition input terminal of the synthesizer 12-3.
  • the output terminal of the synthesizer 12-3 is connected to the comparator 14.
  • the digital output terminal of the comparator 14 is connected to the digital signal connector 52 and also to the upsampling circuit 22.
  • the digital output terminal of the upsampling circuit 22 is connected to the FIR filter 30B.
  • the FIR filter 30B is connected to the control circuit 18 via a bus.
  • the digital output terminal of the FIR filter 30B is connected to the sample and hold circuit 17.
  • a clock generation circuit 15 is connected to the clock input terminal of the comparator 14.
  • a clock generation circuit 15 is connected to a clock input terminal of the sample hold circuit 17 via a clock integer multiplier circuit 16.
  • the linear amplifiers 19-1 and 19-2 are connected to the output terminals of the sample hold circuit 17.
  • the output terminals of the linear amplifiers 19-1 and 19-2 are connected to the subtraction input terminals of the synthesizers 12-1 and 12-2, respectively, thereby forming a double feedback loop.
  • the direct current generated in the power supply circuit 54 is supplied to an active element, an integrated circuit, or the like through a through hole or the like by a power supply line provided in the inner layer of the multilayer printed board 53.
  • a power supply line provided in the inner layer of the multilayer printed board 53.
  • ground planes for the analog signal lines 55 and the digital signal lines 56 are formed.
  • a strip line as a signal transmission path is formed by the ground plane, the analog signal line 55, and the digital signal line 56.
  • the radio circuit board 50 is mounted with a high-frequency connector 51 as an input end of a received wave and a digital signal connector 52 as an output end of a digital signal to realize the delta-sigma circuit 10F in the present embodiment. ing.
  • the radio board 50 can be mass-produced by using a printed circuit board process and a component automatic surface mounting process. Therefore, the production cost of the delta sigma circuit 10F and the radio device 1F can be reduced.
  • the seventh embodiment described above has the following effect (H).
  • FIG. 10 is a schematic configuration diagram showing an elevator system in the eighth embodiment.
  • the elevator system 100 includes a building 101 that is a vertically long rectangular parallelepiped and an elevator basket 111.
  • An elevating space for the elevating cage 111 is provided inside the building 101.
  • the elevator cage 111 moves up and down the interior space of the building 101 by a rope and a drive mechanism (not shown).
  • a base station radio 102-1 and an antenna 103-1 are installed on the ceiling of the internal space of the building 101.
  • a base station radio 102-2 and an antenna 103-2 are installed on the floor of the internal space of the building 101.
  • the base station radio devices 102-1 and 102-2 have the same configuration as the radio device 1 shown in FIG.
  • An antenna 113-1 is provided on the upper surface of the lifting cage 111.
  • An antenna 113-2 is provided on the lower surface of the lifting cage 111.
  • the antennas 113-1 and 113-2 are connected to the terminal station radio 112 by high-frequency cables 114, respectively.
  • the terminal station radio 112 is the same as the radio 1 shown in FIG.
  • the radio wave transmitted from the terminal station radio 112 is transmitted via the antennas 113-1 and 113-2.
  • the transmitted radio wave is subjected to multiple reflections by the inner wall of the building 101 and the outer wall of the elevating basket 111 because the internal space of the building 101 is used as a wireless transmission medium. That is, the internal space of the building 101 forms a multiwave interference environment.
  • the radio waves that have received multiple reflections reach antennas 103-1 and 103-2, respectively.
  • the elevator car 111 can be controlled / monitored from the building 101 by wireless connection means. Thereby, the space in which the raising / lowering basket 111 moves up and down by wired connection means such as a cable is not wasted. Therefore, the building 101 can have a small volume. Or it is possible to increase the dimension of the raising / lowering cage
  • the elevator system 100 can reduce the weight of the elevator basket 111. This is because the weight of the wire connection means such as a cable connected to the lift cage 111 becomes a weight that cannot be ignored in a high-rise building.
  • the elevator car 111 can be controlled / monitored from the building 101 by wireless connection means.
  • the elevator system 100 does not waste the space in which the elevator cage 111 is moved up and down by a wired connection means such as a cable, and the volume of the building 101 can be reduced. Or it is possible to increase the dimension of the raising / lowering cage
  • the elevator system 100 can also reduce the weight of the elevator basket 111.
  • FIG. 11 is a schematic block diagram which shows the substation equipment monitoring system in 9th Embodiment.
  • the substation equipment monitoring system 200 includes a plurality of substations 201-1 to 201-12 and a plurality of radio base stations 211-1 to 211-4 set in the vicinity thereof.
  • Each of the wireless base stations 211-1 to 211-4 includes the wireless device 1 of the first embodiment.
  • the number of transformers 201-1 to 201-12 is greater than the number of radio base stations 211-1 to 211-4.
  • Each of the transformers 201-1 to 201-12 includes a terminal station radio 203 and a terminal station 2 orthogonal polarization integrated antenna 202.
  • the dimensions of the transformers 201-1 to 201-12 are on the order of several meters.
  • Each of the radio base stations 211-1 to 211-4 includes a base station radio 213 and a base station 2 orthogonal polarization integrated antenna 212.
  • the dimensions of the transformers 201-1 to 201-12 are overwhelmingly larger than the wavelength of electromagnetic waves having a frequency of several hundred MHz to several GHz used by the wireless device 1.
  • the electromagnetic waves are subjected to multiple reflections by the plurality of substations 201-1 to 201-12.
  • a multi-wave interference environment is formed.
  • the terminal station radio 203 and the base station radio 213 of this embodiment can perform high-quality radio transmission even in a multiwave interference environment. Therefore, the remote control devices 201-1 to 201-12 can be remotely controlled and monitored by the plurality of radio base stations 211-1 to 211-4. Thereby, the substation equipment monitoring system 200 can solve the problem of high-voltage induction power that becomes a problem when a cable or the like is used, and the installation cost of the cable becomes unnecessary. Therefore, the safety of the control / monitoring system of the transformers 201-1 to 201-12 can be improved and the cost can be reduced.
  • the transformers 201-1 to 201-12 can be remotely controlled and monitored by the plurality of radio base stations 211-1 to 211-4. As a result, it is possible to solve the problem of high-voltage induced power, which is a problem when using wired connection means such as cables, and to eliminate the cost of laying cables and to secure the control / monitoring system for the substations 201-1 to 201-12 Improvement and cost reduction are possible.
  • the elevator system 100 according to the eighth embodiment uses the wireless device 1 according to the first embodiment.
  • the present invention is not limited to this, and the elevator system 100 may use the radio devices 1A to 1F of the second to seventh embodiments.
  • the substation equipment monitoring system 200 of the ninth embodiment uses the radio device 1 of the first embodiment.
  • the present invention is not limited to this, and the substation equipment monitoring system 200 may use the radio devices 1A to 1F of the second to seventh embodiments.
  • radio device 10 to 10F delta sigma circuit 11 input terminal 12 combiner 12-1 combiner (first combiner) 12-2 Synthesizer (second synthesizer) 12-3 Synthesizer (Third Synthesizer) 13 Band pass filter 13B LCR filter (band pass filter) 13B-2 LCR filter (second bandpass filter) 14 Comparator 15 Clock generation circuit 16, 16D Clock integer multiplication circuit 17, 17D Sample hold circuit 18 Control circuit 19 Linear amplifier 19-1 Linear amplifier (first feedback amplifier) 19-2 Linear amplifier (second feedback amplifier) 21 Output terminal 22 Upsampling circuit (upsampler) 23-1 Linear amplifier (first feedforward amplifier) 23-2 Linear amplifier (second feedforward amplifier) 23-3 Linear Amplifier (Third Feedforward Amplifier) 30-30D FIR filter (digital filter, transversal circuit) 31, 31A RAM (storage unit) 32 switch circuit 33 delay device 34 1-bit signal transmission circuit 35C ROM 40, 40C Signal processor 41 Demodulator 50 Radio board 100 Elevator system 101 Building 102-1

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

無線機が受信した搬送波を、温度変化と経年変化とを受けにくい構成のダウンコンバート回路によって、ダウンコンバートする。無線機（１）は、入力信号をデジタル信号に変換するデルタ・シグマ回路（１０）を備えている。このデルタ・シグマ回路（１０）は、周波数ｆｃの成分を持つ入力信号を周波数ｆｓでサンプリングして１ビットのデジタル信号に離散化するコンパレータ（１４）と、コンパレータ（１４）の出力信号を第２の周波数ｆｓを所定の自然数Ｎで乗算した第３の周波数ｆｓ×Ｎアップサンプリングするアップサンプリング回路（２２）と、アップサンプリング回路（２２）の出力信号をデジタル処理するＦＩＲフィルタ（３０）と、ＦＩＲフィルタ（３０）の出力信号をアナログ信号に変換するサンプルホールド回路（１７）と、サンプルホールド回路（１７）が出力するアナログ信号を前記入力信号にフィードバックする合成器（１２）とを備える。

Description

無線機、昇降機制御システムおよび変電設備制御システム
　本発明は、信号が重畳された搬送波を受信し、当該搬送波をより低い周波数にダウンコンバートして復調を行う無線機、当該無線機を用いた昇降機制御システム、および、当該無線機を用いた変電設備制御システムに関する。特に、この機能を長寿命化、無調整化することが容易な信頼性の高いハードウェア構成を有する無線機に関するものである。
　無線技術は、通信、放送の分野で長足の進歩を遂げ、より高い信頼性を要求される監視分野、制御分野での適用が期待されるようになった。
　無線通信の伝送路は、自由空間である。そのため無線通信は、有線通信に比べ、外部の雑音に対して脆弱であるという問題と、この雑音により伝送路が切断されてしまうという問題とを有している。これらの問題により、無線通信は、常時接続を原則とする監視分野および制御分野での適用が見送られてきた。
　近年の半導体技術の著しい進歩により、信号処理可能な最少時間単位が劇的に小さくなり、監視や制御に必要とされる信号系列の時間間隔より、遥かに短い時間で信号処理が可能となった。そのため、無線通信に於いて、信号系列の時間間隔内に同一の信号系列を再送して、信号の伝送路を等価的に多重化することにより、信頼性を向上することができるようになった。これにより、無線技術は、監視分野および制御分野での適用が期待されるようになった。
　さらに、信号の符号化および複合化の技術により、無線通信に於ける信号対雑音比は、目を見張る向上を成し遂げた。この、信号対雑音比の向上は、監視および制御の分野に於ける無線技術の適用を後押ししている。
　無線伝送に於ける媒体は、電磁波である。無線伝送に於ける伝送路は、自由空間である。自由空間内を伝搬可能な電磁波の周波数は、実質的に３００ＭＨｚから３ＧＨｚの間である。電磁波は、周波数が３ＧＨｚより高いと、回折による損失が大きくなり、見通し外通信が期待できない。更に電磁波は、周波数が３００ＭＨｚより低いと、アンテナの効率が極めて低下し、実現性に問題が生じる。
　監視分野または制御分野に必要とされる信号の周波数帯域は、数１００ＫＨｚから数ＭＨｚである。監視分野または制御分野に無線技術を適用するには、数１００ＫＨｚから数ＭＨｚの周波数帯域を有する信号を、空間伝送に適する周波数の搬送波に重畳して空間を伝送させ、当該搬送波を受信して低い周波数にダウンコンバートし、原信号を復調する必要がある。
　搬送波の周波数をダウンコンバートするには、正弦波の非線形現象を応用し、周波数ミキサによって、搬送波と同一あるいは異なる周波数の局部信号を掛け合わせ、当該搬送波と当該局部信号の差の周波数の信号を得る方法がある。周波数ミキサは、非線形アナログ回路である。この方法は、半導体素子の入出力関係の非線形領域を用いている。半導体素子の温度変化または経年変化により、当該入出力関係は変化するので、この方法を用いるダウンコンバート装置は、温度補償が必要であり、かつ短寿命であるという欠点がある。一般的な通信分野および放送分野の無線機は、この理由により、２～５年毎に調整を要する。
　監視分野、制御分野の機器とは、すなわち社会インフラ機器である。この社会インフラ機器に求められる寿命は、１０～２０年が一般的である。したがって、監視分野、制御分野の機器は、周波数ミキサなどの非線形アナログ回路を用いることのない無線機のハードウェアを搭載することが望まれている。
　この要望は、デルタ・シグマ変調器を用いた周波数変換技術で応えることができる。デルタ・シグマ変調器を用いた周波数変換技術は、フィードバックループにデジタルループを含み、アナログ回路とデジタル回路とを組み込むことによって、周波数変換機能を実現している。デルタ・シグマ変調回路の基本構成は、合成器と、アナログフィルタと、アナログ・デジタル変換器と、デジタル・アナログ変換器と、クロック発生回路とである。デルタ・シグマ変調回路は、アナログ非線形回路を含まないため、温度補償が不要で、かつ、長寿命である。そのため、デルタ・シグマ変調回路は、社会インフラ機器に搭載する無線機に適している。
　特許文献１の要約には、入力信号から帰還信号を減算する減算器と、減算器の出力を入力とするループフィルタと、ループフィルタの出力をデジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力をアナログ信号に変換するＤ／Ａ変換器と、Ｄ／Ａ変換器の出力を帰還信号として帰還する帰還回路とでノイズシェーピング型Ａ／Ｄ変換器を構成し、さらにフィルタの出力を入力信号の周波数より低い所定の周波数に変換する第１の周波数変換器と、Ｄ／Ａ変換器の出力を入力信号の周波数と同一周波数に変換する第２の周波数変換器を設けることにより周波数変換機能を持たせたＡ／Ｄ変換装置の発明が記載されている。
　特許文献２の請求項２には、複数の係数器の出力が入力される複数の加算器と、この複数の加算器の間を接続し、ぞれぞれ（Ｔ／ｎ）（Ｔはサンプリング周期）の遅延時間を有する遅延素子が、直列にｎ個接続されたトランスバーサルフィルタの発明が記載されている。
特開平８－０８８５７７号公報 特開平４－２６６２１０号公報
　特許文献１に記載の発明では、デルタ・シグマ回路の基本構成にミキサを加えて、周波数変換範囲を広げている。しかし、特許文献１に記載の発明は、デルタ・シグマ回路の性能向上の為にアナログ非線形回路を用いているので、社会インフラ機器に好適な長寿命化、無調性化が実現できない虞がある。
　デルタ・シグマ変調器では、アナログ・デジタル変換器のアナログ信号の離散化の精度が、周波数変換機能の性能に大きく影響する。アナログ信号を精度よく離散化するには、多段の固定式閾値と入力信号とを比較するアナログ・デジタル変換回路が必要である。このとき、各閾値の相対間隔がアナログ・デジタル変換器のアナログ信号離散化の精度を決定する。これら閾値は半導体素子の物理常数値（例えばビルトインポテンシャル）を用いて決定されるので、温度変化、経年変化の影響を強く受ける。したがって、装置の長寿命化、無調整化の観点から問題がある。
　特許文献２に記載の発明によれば、デルタ・シグマ変調器のデジタルパスにおいて、サンプリング周波数を局所的に整数倍化し、デジタル演算の精度を向上させることができる。しかし、特許文献２に記載のデルタ・シグマ変調器は、離散化による精度の劣化が発生してしまう虞がある。
　そこで、本発明は、無線機が受信した搬送波の周波数をダウンコンバートする回路を、温度変化と経年変化とを受けにくい構成とすることを課題とする。
　前記した課題を解決するため、本発明の無線機は、以下のように構成した。
　すなわち、請求項１に記載の発明は、当該デルタ・シグマ回路は、第１の周波数成分を持つ入力信号を第２の周波数でサンプリングして１ビットの第１のデジタル信号に離散化するコンパレータと、前記第２の周波数を所定の自然数で乗算した第３の周波数で、当該第１のデジタル信号をアップサンプリングし、第２のデジタル信号を出力するアップサンプラと、前記第２のデジタル信号をデジタル処理し、第３のデジタル信号を出力するデジタルフィルタと、前記デジタルフィルタの前記第３のデジタル信号を、アナログ信号に変換するサンプルホールド回路と、前記サンプルホールド回路の前記アナログ信号を、当該入力信号にフィードバックする合成器と、を備え、前記入力信号をデジタル信号に変換するデルタ・シグマ回路を備えた、ことを特徴とする無線機とした。
　その他の手段については、発明を実施するための形態のなかで説明する。
　本発明によれば、無線機が受信した搬送波の周波数をダウンコンバートする回路を、温度変化と経年変化とを受けにくい構成とすることができる。
第１の実施形態に於ける無線機を示す概略の構成図である。 第１の実施形態に於ける無線機を示すフローチャートである。 第２の実施形態に於ける無線機のＦＩＲフィルタを示す概略の構成図である。 第３の実施形態に於ける無線機を示す概略の構成図である。 第４の実施形態に於ける無線機を示す概略の構成図である。 第５の実施形態に於ける無線機を示す概略の構成図である。 第６の実施形態に於ける無線機を示す概略の構成図である。 第７の実施形態に於ける無線機を示す概略の構成図である。 第７の実施形態に於ける無線機の実装を示す図である。 第８の実施形態に於ける昇降機システムを示す概略の構成図である。 第９の実施形態に於ける変電設備監視システムを示す概略の構成図である。
　以降、本発明を実施するための形態を、図を参照して詳細に説明する。
（第１の実施形態の構成）
　図１（ａ），（ｂ）は、第１の実施形態に於ける無線機を示す概略の構成図である。
　図１（ａ）は、無線機１の構成を示す図である。
　無線機１は、デルタ・シグマ回路１０と、信号処理装置４０とを備えている。
　デルタ・シグマ回路１０は、合成器１２と、バンドパスフィルタ１３と、コンパレータ１４と、アップサンプリング回路２２と、ＦＩＲ（Finite impulse response）フィルタ３０と、サンプルホールド回路１７と、線形増幅器１９と、クロック発生回路１５と、クロック整数倍回路１６と、制御回路１８とを備えている。
　無線機１は、入力端子１１に接続された図示しないアンテナから搬送波電力を取り込み、この搬送波をダウンコンバート回路であるデルタ・シグマ回路１０でダウンコンバートして、原信号を出力端子２１から出力し、信号処理装置４０で信号を処理するものである。
　入力端子１１は、合成器１２の加算入力端子に接続されている。合成器１２の出力端子は、バンドパスフィルタ１３に接続されている。バンドパスフィルタ１３の出力端子は、コンパレータ１４に接続されている。コンパレータ１４には更に、クロック発生回路１５の出力端子が接続されている。コンパレータ１４の出力端子は、出力端子２１とアップサンプリング回路２２とに接続されている。出力端子２１は、信号処理装置４０に接続されている。
　アップサンプリング回路２２の出力端子は、ＦＩＲフィルタ３０に接続されている。ＦＩＲフィルタ３０は、制御回路１８とバス接続されている。ＦＩＲフィルタ３０の出力端子は、サンプルホールド回路１７に接続されている。サンプルホールド回路１７は更に、クロック整数倍回路１６の出力端子が接続されている。クロック整数倍回路１６には更に、クロック発生回路１５の出力端子が接続されている。サンプルホールド回路１７の出力端子は、線形増幅器１９に接続されている。線形増幅器１９の出力端子は、合成器１２の減算入力端子に接続されている。
　合成器１２は、加算入力端子に入力された信号から、減算入力端子に入力された信号を減算した合成信号を出力するものである。
　バンドパスフィルタ１３は、入力信号の所定周波数成分を選択的に出力するものである。
　コンパレータ１４は、入力されたクロック信号ＣＬＫ（周期Ｔｓ）ごとに、入力アナログ信号を閾値と比較し、比較結果である１ビットのデジタル信号を出力するものである。すなわち、コンパレータ１４は、周波数ｆｓ（＝１／Ｔｓ）で、入力アナログ信号をサンプリングしてデジタル信号を出力する。
　信号処理装置４０は、内部に急峻なデジタルフィルタを備え、基本周波数のエイリアス成分を抽出するものである。
　アップサンプリング回路２２は、クロック信号ＣＬＫでサンプリングされた入力デジタル信号を、Ｎ倍のクロック信号（ＣＬＫ×Ｎ）でサンプリングされたデジタル信号にアップサンプリングして出力するものである。
　ＦＩＲフィルタ３０は、デジタルフィルタであり、入力されたデジタル信号に、例えば有限インパルス応答フィルタ処理であるデジタル信号処理を掛けるものである。
　制御回路１８は、ＦＩＲフィルタ３０を制御するものであり、ＦＩＲフィルタ３０のタップ係数を、予め定められた値に設定する。
　サンプルホールド回路１７は、入力されたクロック信号ＣＬＫごとに、入力されたデジタル信号をサンプルホールドして出力するものである。
　線形増幅器１９は、例えば、演算増幅器を用いた非反転増幅回路であり、入力された信号を、第１のゲインで線形に増幅するものである。
　クロック発生回路１５は、所定周波数のクロック信号ＣＬＫを出力するものである。このクロック信号ＣＬＫは、周期Ｔｓの発振信号である。
　クロック整数倍回路１６は、入力されたクロック信号ＣＬＫを、Ｎ倍のクロック信号（ＣＬＫ×Ｎ）に変換するものである。Ｎは、自然数である。
　図１（ｂ）は、ＦＩＲフィルタ３０の構成を示す図である。
　ＦＩＲフィルタ３０は、ＲＡＭ（Random Access Memory）３１と、直列に結合したＮ個の遅延器３３と、Ｎ－１個のスイッチ回路３２とを備えている。
　ＲＡＭ３１は、バスを介して制御回路１８に接続されている。
　ＦＩＲフィルタ３０の入力端子と出力端子との間には、直列に結合したＮ個の遅延器３３が接続されている。
　ＦＩＲフィルタ３０の入力端子は更に、Ｎ－１個のスイッチ回路３２の入力端子に接続されている。Ｎ－１個のスイッチ回路３２の制御端子は、それぞれＲＡＭ３１に接続されている。Ｎ－１個のスイッチ回路３２の出力端子は、それぞれＮ個の遅延器３３の接続ノードに接続されている。
　ＦＩＲフィルタ３０は、直列に結合したＮ個の遅延器３３によるトランスバーサル構成を有している。
（第１の実施形態の動作）
　図１（ａ）に基き、無線機１の動作を説明する。
　入力端子１１に入力された搬送波は、合成器１２を介して、バンドパスフィルタ１３に入力される。バンドパスフィルタ１３に入力されたアナログ信号は、所定周波数成分が選択的にコンパレータ１４に入力される。コンパレータ１４に入力されたアナログ信号は、クロック発生回路１５が出力するクロック信号ＣＬＫごとに閾値と比較される。比較結果である１ビットのデジタル信号は、アップサンプリング回路２２に入力される。当該１ビットのデジタル信号は更に、出力端子２１にも出力される。
　アップサンプリング回路２２に入力されたデジタル信号は、Ｎ倍のクロック信号（ＣＬＫ×Ｎ）でアップサンプリングされて、ＦＩＲフィルタ３０に入力される。
　ＦＩＲフィルタ３０に入力されたデジタル信号は、有限インパルス応答フィルタ処理が掛けられたのち、サンプルホールド回路１７に入力される。
　サンプルホールド回路１７に入力されたデジタル信号は、入力されたクロック信号ごとにサンプルホールドされて、アナログ信号に変換され、線形増幅器１９に入力される。
　線形増幅器１９に入力されたアナログ信号は、第１のゲインで線形に増幅され、合成器１２の減算入力端子にフィードバックされる。
　図１（ｂ）に基き、ＦＩＲフィルタ３０の動作を説明する。
　ＦＩＲフィルタ３０の入力信号は、Ｎ－１個のスイッチ回路３２により、０または１の１ビットの重み付けがされ、Ｎ個の遅延器３３により、サンプリング周期Ｔｓの１／Ｎだけ順次遅延されて加算されて、ＦＩＲフィルタ３０の出力信号となる。
　ＦＩＲフィルタ３０の重み付け係数（０または１の組み合わせ）は、予め決められている。予め決められた重み付け係数は、制御回路１８からＲＡＭ３１に転送されて、Ｎ－１個のスイッチ回路３２の制御端子に出力され、Ｎ－１個のスイッチ回路３２の開閉パターンを決定する。
　重み付け係数は、例えば、総当り的探索法によって、デジタル信号のうち不要なエイリアス成分を削減する値が求められる。無線機１の図示しないアンテナで受信された搬送波は、デルタ・シグマ回路１０の入力端子１１に入力され、バンドパスフィルタ１３により搬送波周波数ｆｃ以下の信号を選択的に除去し、コンパレータ１４により離散化され、搬送波周波数ｆｃとコンパレータ１４のサンプリング周波数ｆｓ（＝１／Ｔｓ）との整数倍との差の周波数を基本周波数として、その基本周波数の整数倍の信号が、エイリアス信号として生成される。本実施形態では、サンプリング周波数ｆｓの１／２の奇数倍が搬送波周波数ｆｃと一致するように設定されている。
　この基本周波数の整数倍であるエイリアス信号のうち、基本周波数のエイリアス信号は、出力端子２１より信号処理装置４０に転送される。基本周波数の２倍以上のエイリアス信号の大半は、ＦＩＲフィルタ３０により削減され、サンプルホールド回路１７および線形増幅器１９を介した合成器１２への差入力となる。これにより、当該搬送波周波数ｆｃおよび当該基本周波数を持つ信号は、フィードバックループで強め合う。コンパレータ１４で発生する量子化雑音は、フィードバックループで弱め合う。これにより、搬送波信号を、高い信号対雑音比で基本周波数の原信号に変換（ダウンコンバート）することができる。
　図２（ａ）～（ｄ）は、第１の実施形態に於けるデルタ・シグマ回路の周波数特性図である。
　図２（ａ）は、デルタ・シグマ回路１０の入力端子１１から入力される信号Ｓａの周波数特性を示す図である。図２（ａ）の縦軸は、信号Ｓａの周波数スペクトラムを示している。
　図２（ｂ）は、フィードバックされていない状態に於けるコンパレータ１４が出力する信号Ｓｂの周波数特性を示す図である。図２（ｂ）の縦軸は、信号Ｓｂの周波数スペクトラムを示している。
　図２（ｃ）は、ＦＩＲフィルタ３０が出力する信号Ｓｃの周波数特性を示す図である。図２（ｃ）の縦軸は、信号Ｓｃの周波数スペクトラムを示している。
　図２（ｄ）は、デルタ・シグマ回路１０の出力端子２１から出力される信号Ｓｄの周波数特性を示す図である。図２（ｄ）の縦軸は、信号Ｓｄの周波数スペクトラムを示している。図２（ａ）～（ｄ）の横軸は、共通する周波数ｆを示している。
　図２（ａ）に示すように、信号Ｓａには、搬送波の周波数スペクトラムが観測される。この周波数スペクトラムは、搬送波周波数ｆｃを通過域とするバンドパスフィルタ１３を経ても同様である。
　図２（ｂ）に示すように、コンパレータ１４によって離散化された信号Ｓｂは、搬送波周波数ｆｃとサンプリング周波数ｆｓ（＝１／Ｔｓ）の整数倍との差の周波数を基本周波数とする同形のエイリアス信号が、周波数軸上に等間隔で無限に存在している。ここでは、エイリアス信号は、例えば、周波数ｆｓ／２、周波数ｆｓ×３／２、周波数ｆｓ×５／２、周波数ｆｓ×７／２、…である。
　図２（ｃ）に示すように、ＦＩＲフィルタ３０によって処理された信号Ｓｃは、高域エイリアス信号の多くの部分が減衰する。この周波数スペクトラムは、サンプルホールド回路１７と線形増幅器１９とを介しても同様に維持され、合成器１２の減算入力端子にフィードバックされる。信号処理装置４０に供給されたデジタル信号は、急峻なデジタルフィルタにより、基本周波数のエイリアス成分のみが高品質で抽出され、図２（ｄ）に示すように周波数スペクトラムを備えた信号Ｓｄが得られる。
　本実施形態のデルタ・シグマ回路１０は、図２（ａ）～（ｄ）に示す周波数スペクトラムにより特徴づけられる。これにより、無線機１は、空中を高い周波数で伝搬してきた電磁波信号を、デジタルサンプリングにより発生する雑音成分の信号対雑音比に対する効果を低減しつつ、デジタル信号処理可能なより低い周波数へと変換することができる。
（第１の実施形態の効果）
　以上説明した第１の実施形態では、次の（Ａ），（Ｂ）のような効果がある。
（Ａ）　無線機１は、温度変化や経年変化の影響を受けにくい合成器１２、コンパレータ１４、サンプルホールド回路１７、線形増幅器１９、アップサンプリング回路２２、およびＦＩＲフィルタ３０を用いてデルタ・シグマ回路１０を構成し、周波数をダウンコンバートしている。これにより、無線機１は、温度変化や経年変化の影響を受けにくくなり、長寿命化と無調整化とに寄与することができる。
（Ｂ）　無線機１は、空中を高い周波数で伝搬してきた電磁波信号を、デジタルサンプリングにより発生する雑音成分の信号対雑音比に対する効果を低減しつつ、デジタル信号処理可能なより低い周波数へと変換することができる。これにより、電波に重畳された信号を小型で安価なデジタル信号処理デバイスで処理可能となり、無線機の低コスト化に寄与することができる。
（第２の実施形態の構成）
　第２の実施形態の無線機は、第１の実施形態の無線機１とは異なるデルタ・シグマ回路１０を備えている他は、第１の実施形態の無線機１と同様に構成されている。
　第２の実施形態のデルタ・シグマ回路１０は、第１の実施形態のデルタ・シグマ回路１０とは異なるＦＩＲフィルタ３０Ａ（図３参照）を備えている他は、第１の実施形態のデルタ・シグマ回路１０と同様に構成されている。
　図３は、第２の実施形態に於ける無線機のＦＩＲフィルタを示す概略の構成図である。
　第２の実施形態に於ける無線機１ＡのＦＩＲフィルタ３０Ａは、第１の実施形態のＦＩＲフィルタ３０（図１）とは異なり、Ｎ－１個のスイッチ回路３２が、Ｎ－１個の１ビット信号送出回路３４によって置き換えられ、トランスバーサル回路の重み付けが行われる。
　Ｎ－１個の１ビット信号送出回路３４の入力端子は、それぞれＲＡＭ３１Ａに接続されている。Ｎ－１個の１ビット信号送出回路３４の出力端子は、それぞれＮ個の遅延器３３間の接続ノードに接続されている。
（第２の実施形態の動作）
　１ビット信号送出回路３４の出力パターンは、あらかじめ決められている。デルタ・シグマ回路１０Ａが備える制御回路１８は、ＲＡＭ３１に出力パターンを転送する。１ビット信号送出回路３４は、ＲＡＭ３１内のパターン通りの１ビット信号を、搬送波をサンプリングした周期の隙間に埋め込むことにより、不要なエイリアス信号を除去する。
（第２の実施形態の効果）
　以上説明した第２の実施形態では、次の（Ｃ）のような効果がある。
（Ｃ）　第２の実施形態のＦＩＲフィルタ３０Ａは、搬送波信号がない場合にも不要エイリアスを削減するための信号を、搬送波をサンプリングした周期の隙間に直ちに埋め込むことができる。これにより、第１の実施形態のＦＩＲフィルタ３０と比べ、不要なエイリアス信号を削減する効果を、より早いタイミングで得ることができる。
（第３の実施形態の構成）
　図４は、第３の実施形態に於ける無線機を示す概略の構成図である。
　第３の実施形態に於ける無線機１Ｂは、第１の実施形態の無線機１（図１）とは異なるデルタ・シグマ回路１０Ｂを備えている。無線機１Ｂは、前記以外は、第１の実施形態の無線機１（図１）と同様に構成されている。
　第３の実施形態に於けるデルタ・シグマ回路１０Ｂは、第１の実施形態のデルタ・シグマ回路１０（図１）とは異なり、バンドパスフィルタ１３が、ＬＣＲフィルタ１３Ｂで実現されている。
　ＬＣＲフィルタ１３Ｂは、例えば、入力端子と出力端子との間にコイル（Ｌ）と抵抗（Ｒ）とが直列接続され、出力端子とグランドとの間にコンデンサ（Ｃ）が接続されている。デルタ・シグマ回路１０Ｂは、前記以外は、第１の実施形態のデルタ・シグマ回路１０（図１）と同様に構成されている。
（第３の実施形態の効果）
　以上説明した第３の実施形態では、次の（Ｄ）のような効果がある。
（Ｄ）　ＬＣＲフィルタ１３Ｂは、小型のチップ部品により実現可能である。よって、無線機１Ｂは、小型化することができる。
（第４の実施形態の構成）
　図５（ａ）～（ｃ）は、第４の実施形態に於ける無線機を示す概略の構成図である。
　図５（ａ）は、無線機１Ｃを示す構成図である。
　第４の実施形態の無線機１Ｃは、第１の実施形態の無線機１（図１）のデルタ・シグマ回路１０とは異なるデルタ・シグマ回路１０Ｃと、第１の実施形態の信号処理装置４０とは異なる信号処理装置４０Ｃと、を備えている。無線機１Ｃは、前記以外は、第１の実施形態の無線機１（図１）と同様に構成されている。
　また、第４の実施形態のデルタ・シグマ回路１０Ｃは、第１の実施形態のデルタ・シグマ回路１０のＦＩＲフィルタ３０（図１）とは異なるＦＩＲフィルタ３０Ｃとを備えている。更に、第４の実施形態のデルタ・シグマ回路１０Ｃは、第１の実施形態のデルタ・シグマ回路１０（図１）が備える制御回路１８を備えていない。デルタ・シグマ回路１０Ｃは、前記以外は、第１の実施形態のデルタ・シグマ回路１０（図１）と同様に構成されている。
　信号処理装置４０Ｃは更に、復調回路４１を備えている。復調回路４１の出力信号は、ＦＩＲフィルタ３０Ｃの制御端子に接続されている。
　復調回路４１は、出力端子２１から信号処理装置４０に入力された信号から、搬送波周波数ｆｃに関する情報を抽出するものである。
　ＦＩＲフィルタ３０Ｃは、制御端子に入力された信号に基いて、入力信号をデジタルフィルタ処理するものである。
　図５（ｂ）は、デルタ・シグマ回路１０Ｃが備えるＦＩＲフィルタ３０Ｃの構成図である。
　ＦＩＲフィルタ３０Ｃは、第１の実施形態のＦＩＲフィルタ３０と同様の構成に加えて、更にＲＯＭ（Read Only Memory）３５Ｃを備えている。ＲＯＭ３５Ｃの制御端子は、復調回路４１の出力端子と接続されている。ＲＯＭ３５Ｃは更に、ＲＡＭ３１とバスを介して接続されている。
　ＲＯＭ３５Ｃは、制御端子から入力された信号に応じたデータパターンをＲＡＭ３１に出力するものである。
　図５（ｃ）は、ＦＩＲフィルタ３０Ｃが備えるＲＯＭ３５Ｃに格納されたデータ構造を示す図である。
　ＲＯＭ３５Ｃには、搬送波周波数ｆｃとサンプリング周波数ｆｓとの関係に対する最適なスイッチ回路３２の重み付け係数が、１または０の１ビットのパターンとしてテーブル形式で格納されている。このテーブルの横軸は、Ｎ－１個のスイッチ回路３２のいずれに対応しているかを示している。テーブルの縦軸は、基本周波数のＭ倍の周波数を抑圧することを示している。この最適なスイッチ回路３２の重み付けの情報は、例えば、総当り法により、予め求めることができる。
（第４の実施形態の動作）
　図５に基き、第４の実施形態の無線機の動作を説明する。
　本実施形態のデルタ・シグマ回路１０Ｃは、入力される搬送波周波数ｆｃがサンプリング周波数ｆｓの１／２の奇数倍である。つまり、この搬送波は、サンプリング周波数ｆｓの１／２の奇数倍の周波数成分を、変調信号として含んでいる。デルタ・シグマ回路１０Ｃは、入力された搬送波をダウンコンバートし、出力端子２１から信号処理装置４０に送出する。信号処理装置４０は、この送出信号から、搬送波周波数ｆｃとサンプリング周波数ｆｓとの関係に関する情報Ｍを、復調回路４１によって抽出し、ＦＩＲフィルタ３０Ｃに伝達する。ＦＩＲフィルタ３０Ｃは、ＲＯＭ３５Ｃ（図５（ｃ））から、情報Ｍに基づいて所定のフィルタ係数を抽出し、ＦＩＲフィルタ処理を行う。情報Ｍは、奇数であり、かつ、後記する式１の関係を有している。
　　ｆｃ＝Ｍ×ｆｓ／２　・・・　（式１）
　図５（ｃ）に示すように、ＲＯＭ３５Ｃには、搬送波周波数ｆｃとサンプリング周波数ｆｓとの関係に対するスイッチ回路３２の重み付けの情報が、予め格納されている。図５（ｂ）に示すように、ＦＩＲフィルタ３０Ｃは、伝達された信号とＲＯＭ３５Ｃと照らし合わせ、ＦＩＲフィルタ３０Ｃの具備する複数のスイッチ回路３２の開閉パターンをＲＯＭ３５ＣからＲＡＭ３１に転送し、ＲＡＭ３１の開閉パターンによって、複数のスイッチ回路３２の開閉を行う。これにより、周波数ｆｓ／２の信号を取り出すことができる。
　例えば、復調回路４１が、搬送波周波数ｆｃ＝（ｆｓ×３／２）を検出すると、基本周波数の１／２の３倍の周波数を検出した旨を、ＦＩＲフィルタ３０Ｃに出力する。
　ＦＩＲフィルタ３０Ｃは、Ｍ＝３のときの開閉パターンである０，１，１，０，…，１をＲＯＭ３５ＣからＲＡＭ３１に転送する。ＲＡＭ３１は、この開閉パターンによって、複数のスイッチ回路３２の開閉を行う。これにより、搬送波周波数ｆｃ＝（ｆｓ×３／２）を抑圧し、周波数ｆｓ／２のエイリアス信号を取り出すことができる。この周波数ｆｓ／２のエイリアス信号は、搬送波をダウンコンバートした信号である。
（第４の実施形態の効果）
　以上説明した第４の実施形態では、次の（Ｅ）のような効果がある。
（Ｅ）　無線機１Ｃは、入力する搬送波周波数ｆｃが変化しても、この変化に追随して搬送波をダウンコンバートできる。これにより、無線機１Ｃが扱う搬送波の周波数を可変できるという効果を奏する。
（第５の実施形態の構成）
　図６（ａ），（ｂ）は、第５の実施形態に於ける無線機を示す概略の構成図である。
　図６（ａ）は、無線機１Ｄの構成図である。
　第５の実施形態に於ける無線機１Ｄは、第４の実施形態の無線機１Ｃ（図５）とは異なる信号処理装置４０Ｄと、デルタ・シグマ回路１０Ｄとを備えている。無線機１Ｄは、前記以外は、第４の実施形態の無線機１Ｃ（図５）と同様に構成されている。
　第５の実施形態に於けるデルタ・シグマ回路１０Ｄは、第４の実施形態のデルタ・シグマ回路１０Ｃ（図５）とは異なる信号処理装置４０Ｄと、ＦＩＲフィルタ３０Ｄと、クロック整数倍回路１６Ｄと、アップサンプリング回路２２Ｄとを備えている。デルタ・シグマ回路１０Ｄは、前記以外は、第４の実施形態のデルタ・シグマ回路１０Ｃ（図５）と同様に構成されている。
　復調回路４１Ｄの第２の出力端子は、ＦＩＲフィルタ３０Ｄの第２の制御端子と、クロック整数倍回路１６Ｄの制御端子と、アップサンプリング回路２２Ｄの制御端子とに接続されている。
　ＦＩＲフィルタ３０Ｄは、第４の実施形態のＦＩＲフィルタ３０Ｃとは異なり、第２の制御端子に入力された信号によって、トランスバーサルフィルタの段数を可変できる機能を有している。
　クロック整数倍回路１６Ｄは、第４の実施形態のクロック整数倍回路１６とは異なり、制御端子に入力された信号によって、入力されたクロック信号ＣＬＫの逓倍数Ｎを可変できる機能を有している。
　アップサンプリング回路２２Ｄは、第４の実施形態のアップサンプリング回路２２とは異なり、制御端子に入力された信号によって、入力信号のアップサンプリング数Ｎを可変できる機能を有している。
　図６（ｂ）は、ＦＩＲフィルタ３０Ｄの構成図である。
　ＦＩＲフィルタ３０Ｄは、第４の実施形態のＦＩＲフィルタ３０Ｃ（図５）と同様の構成に加えて、更にＮ－１個の第２スイッチ回路３６と、デコーダ３７とを備えている。デコーダ３７の入力側は、このＦＩＲフィルタ３０Ｄの第２の制御端子に接続されている。デコーダ３７の出力側は、Ｎ－１個の第２スイッチ回路３６に、それぞれ接続されている。Ｎ－１個の第２スイッチ回路３６は、各遅延器３３と各スイッチ回路３２との間に設けられ、この出力信号を、このＦＩＲフィルタ３０Ｄの出力端子にバイパスするか否かを切り替えている。すなわち、ＦＩＲフィルタ３０Ｄは、所望のエイリアス信号の周波数に応じた精度のデジタル処理を行っている。
（第５の実施形態の動作）
　図６に基き、第５の実施形態のデルタ・シグマ回路１０Ｄの動作を説明する。
　デルタ・シグマ回路１０Ｄは、入力される搬送波周波数ｆｃがサンプリング周波数ｆｓの１／２の奇数倍である。この搬送波は、サンプリング周波数ｆｓの１／２の奇数倍の周波数成分を、変調信号として含んでいる。デルタ・シグマ回路１０Ｄは、入力された搬送波をダウンコンバートし、出力端子２１から信号処理装置４０Ｄに送出する。信号処理装置４０Ｄは、この送出信号から、搬送波周波数ｆｃとサンプリング周波数ｆｓとの関係に関する情報Ｍを、復調回路４１Ｄによって抽出し、ＦＩＲフィルタ３０Ｄに伝達する。更に、信号処理装置４０Ｄは、情報Ｍに最も適したアップサンプリングに関する情報Ｎを算出して、ＦＩＲフィルタ３０Ｄ、クロック整数倍回路１６Ｄ、および、アップサンプリング回路２２Ｄに伝達する。
　ＦＩＲフィルタ３０Ｄは、伝達された信号とＲＯＭ３５Ｃと照らし合わせ、ＦＩＲフィルタ３０の具備する複数のスイッチ回路３２の開閉パターンをＲＯＭ３５ＣからＲＡＭ３１に転送し、ＲＡＭ３１の開閉パターンによって、複数のスイッチ回路３２の開閉を行う。これにより、周波数ｆｓ／２の信号を取り出すことができる。
　クロック整数倍回路１６Ｄ、アップサンプリング回路２２Ｄ、および、ＦＩＲフィルタ３０Ｄには、情報Ｎが入力される。デルタ・シグマ回路１０Ｄのフィードバック信号は、アップサンプリング回路２２ＤによってＮ倍にアップサンプリングされ、ＦＩＲフィルタ３０Ｄによって、Ｎ段のトランスバーサルフィルタ処理が行われ、クロック整数倍回路１６Ｄとサンプルホールド回路１７とによって、サンプルホールドされてアナログ信号に戻る。これにより、所望のエイリアス信号の周波数に応じた精度のデジタル処理を行うことができる。
（第５の実施形態の効果）
　以上説明した第５の実施形態では、次の（Ｆ）のような効果がある。
（Ｆ）　デルタ・シグマ回路１０Ｄのフィードバック信号は、アップサンプリング回路２２ＤによってＮ倍にアップサンプリングされ、ＦＩＲフィルタ３０Ｄによって、Ｎ段のトランスバーサルフィルタ処理が行われ、クロック整数倍回路１６Ｄとサンプルホールド回路１７とによって、サンプルホールドされてアナログ信号に戻る。これにより、所望のエイリアス信号の周波数に応じた時間精度のデジタル処理を行うことができる。
（第６の実施形態の構成）
　図７は、第６の実施形態に於ける無線機を示す概略の構成図である。
　第６の実施形態に於けるデルタ・シグマ回路１０Ｅは、第１の実施形態のデルタ・シグマ回路１０の合成器１２とＬＣＲフィルタ１３Ｂとが、合成器１２－１とＬＣＲフィルタ１３Ｂ－１と合成器１２－２とＬＣＲフィルタ１３Ｂ－２に置き換わっており、線形増幅器１９が、線形増幅器１９－１，１９－２に置き換わっている。
　ＬＣＲフィルタ１３Ｂ－２，１３Ｂ－１は、ＬＣＲフィルタ１３Ｂと同様の機能を有している。すなわち、ＬＣＲフィルタ１３Ｂ－２，１３Ｂ－１は、信号の通過域が同一である。合成器１２－１，１２－２は、第１の実施形態の合成器１２と同様の信号合成機能を有している。
　入力端子１１は、合成器１２－１の加算入力端子に接続されている。合成器１２－１の出力端子は、ＬＣＲフィルタ１３Ｂ－１に接続されている。ＬＣＲフィルタ１３Ｂ－１の出力端子は、合成器１２－２の加算入力端子に接続されている。合成器１２－２の出力端子は、ＬＣＲフィルタ１３Ｂ－２に接続されている。ＬＣＲフィルタ１３Ｂ－２の出力端子は、コンパレータ１４に接続されている。
　サンプルホールド回路１７の出力端子は、線形増幅器１９－１，１９－２に接続されている。線形増幅器１９－１の出力端子は、合成器１２－１の減算入力端子に接続されている。線形増幅器１９－２の出力端子は、合成器１２－２の減算入力端子に接続されている。
（第６の実施形態の動作）
　第６の実施形態に於けるデルタ・シグマ回路１０Ｅは、線形増幅器１９－１と線形増幅器１９－２との増幅率が独立に調節可能である。
（第６の実施形態の効果）
　以上説明した第６の実施形態では、次の（Ｇ）のような効果がある。
（Ｇ）　デルタ・シグマ回路１０Ｅは、パラメータ設計の自由度が向上している。これにより、デルタ・シグマ回路１０Ｅは、コンパレータ１４で発生する量子化雑音を更に低減することができ、ダウンコンバート機能の高品質化を実現することができる。
（第７の実施形態の構成）
　図８は、第７の実施形態に於ける無線機を示す概略の構成図である。
　第７の実施形態に於けるデルタ・シグマ回路１０Ｆは、第６の実施形態のデルタ・シグマ回路１０Ｅに加えて、更に、線形増幅器２３－１～２３－３と、合成器１２－３とを備えている。
　第７の実施形態に於ける無線機１Ｆに於いて、ＬＣＲフィルタ１３Ｂ－２の出力端子は、合成器１２－３の加算入力端子に接続されている。合成器１２－３の出力端子は、コンパレータ１４に接続されている。
　入力端子１１は、線形増幅器２３－１～２３－３に接続されている。線形増幅器２３－１の出力端子は、合成器１２－１の加算入力端子に接続されている。線形増幅器２３－２の出力端子は、合成器１２－２の加算入力端子に接続されている。線形増幅器２３－３の出力端子は、合成器１２－３の加算入力端子に接続されている。本実施形態のデルタ・シグマ回路１０Ｆは、前記以外は、第６の実施形態のデルタ・シグマ回路１０Ｅと同様に構成されている。
　本実施形態のデルタ・シグマ回路１０Ｆに於いて、入力端子１１から入力される搬送波は、線形増幅器２３－１～２３－３によって重み付けされ、デルタ・シグマ変調回路のメインループにそれぞれ入力される。線形増幅器２３－１～２３－３は、フィードフォワード制御を行っている。線形増幅器２３－１～２３－３の増幅率は、それぞれ独立に調整可能である。
　デルタ・シグマ回路１０Ｆは、フィードフォワード制御のパラメータ設計の自由度が向上している。これにより、デルタ・シグマ回路１０Ｆは、コンパレータ１４で発生する量子化雑音を更に低減することができ、ダウンコンバート機能の高品質化を実現することができる。
（第７の実施形態の実装例）
　図９は、第７の実施形態に於ける無線機の実装を示す図である。
　無線機基板５０は、多層プリント基板５３上に、電源回路５４と、高周波コネクタ５１と、デジタル信号コネクタ５２と、線形増幅器２３－１～２３－３と、合成器１２－１～１２－３と、ＬＣＲフィルタ１３Ｂ－１，１３Ｂ－２と、線形増幅器１９－１，１９－２と、コンパレータ１４と、アップサンプリング回路２２と、ＦＩＲフィルタ３０Ｂと、制御回路１８と、サンプルホールド回路１７と、クロック発生回路１５と、クロック整数倍回路１６とを備えている。
　電源回路５４と、高周波コネクタ５１と、デジタル信号コネクタ５２と、フ線形増幅器２３－１～２３－３と、合成器１２－１～１２－３と、ＬＣＲフィルタ１３Ｂ－１，１３Ｂ－２と、線形増幅器１９－１，１９－２と、コンパレータ１４と、アップサンプリング回路２２と、ＦＩＲフィルタ３０Ｂと、制御回路１８と、サンプルホールド回路１７と、クロック発生回路１５と、クロック整数倍回路１６とは、それぞれアナログ信号線５５とデジタル信号線５６とで電気的に結合されている。
　高周波コネクタ５１は、線形増幅器２３－１～２３－３に接続されている。線形増幅器２３－１～２３－３は、それぞれ合成器１２－１～１２－３の一方の加算入力端子に接続されている。合成器１２－１の出力端子は、ＬＣＲフィルタ１３Ｂ－１に接続されている。ＬＣＲフィルタ１３Ｂ－１の出力端子は、合成器１２－２の他方の加算入力端子に接続されている。合成器１２－１の出力端子は、ＬＣＲフィルタ１３Ｂ－２に接続されている。ＬＣＲフィルタ１３Ｂ－２の出力端子は、合成器１２－３の他方の加算入力端子に接続されている。合成器１２－３の出力端子は、コンパレータ１４に接続されている。
　コンパレータ１４のデジタル出力端子は、デジタル信号コネクタ５２に接続されていると共に、アップサンプリング回路２２に接続されている。アップサンプリング回路２２のデジタル出力端子は、ＦＩＲフィルタ３０Ｂに接続されている。ＦＩＲフィルタ３０Ｂは、バスを介して制御回路１８に接続されている。ＦＩＲフィルタ３０Ｂのデジタル出力端子は、サンプルホールド回路１７に接続されている。コンパレータ１４のクロック入力端子には、クロック発生回路１５が接続されている。サンプルホールド回路１７のクロック入力端子には、クロック整数倍回路１６を介してクロック発生回路１５が接続されている。
　サンプルホールド回路１７の出力端子には、線形増幅器１９－１，１９－２が接続されている。線形増幅器１９－１，１９－２の出力端子は、それぞれ合成器１２－１，１２－２の減算入力端子に接続され、二重のフィードバックループを構成している。
　電源回路５４で発生した直流電流は、多層プリント基板５３の内層に設けられた電源線により、スルーホールなどを介して能動素子や集積回路などに供給される。多層プリント基板５３の内層には、アナログ信号線５５およびデジタル信号線５６に対するグランド面が形成されている。多層プリント基板５３の内層には、当該グランド面と、アナログ信号線５５と、デジタル信号線５６とにより、信号の伝達路であるストリップ線路が形成される。無線機基板５０には、受信波の入力端としての高周波コネクタ５１と、デジタル信号の出力端としてのデジタル信号コネクタ５２とが実装されて、本実施形態に於けるデルタ・シグマ回路１０Ｆを実現している。
　第７の実施形態に於けるデルタ・シグマ回路１０Ｆの実装によれば、プリント基板プロセス、および、部品の自動面実装プロセスを用いて、無線機基板５０の量産が可能である。したがって、デルタ・シグマ回路１０Ｆと無線機１Ｆの生産コストを低減することができる。
（第７の実施形態の効果）
　以上説明した第７の実施形態では、次の（Ｈ）のような効果がある。
（Ｈ）　プリント基板プロセス、および、部品の自動面実装プロセスを用いて、無線機基板５０の量産が可能である。したがって、デルタ・シグマ回路１０Ｆと無線機１Ｆの生産コストを低減することができる。
（第８の実施形態の構成）
　図１０は、第８の実施形態に於ける昇降機システムを示す概略の構成図である。
　この昇降機システム１００は、縦長の直方体である建物１０１と、昇降カゴ１１１とを有している。建物１０１の内部に、昇降カゴ１１１の昇降空間が設けられている。昇降カゴ１１１は、図示しないロープと駆動機構によって、建物１０１の内部空間を昇降する。
　建物１０１の内部空間の天井部には、基地局無線機１０２－１とアンテナ１０３－１とが設置されている。建物１０１の内部空間の床部には、基地局無線機１０２－２とアンテナ１０３－２とが設置されている。基地局無線機１０２－１，１０２－２は、図１（ａ）に示す無線機１と同一の構成を有している。
　昇降カゴ１１１の上面にはアンテナ１１３－１が設けられている。昇降カゴ１１１の下面にはアンテナ１１３－２が設けられている。アンテナ１１３－１，１１３－２は、高周波ケーブル１１４によって、それぞれ端末局無線機１１２に接続されている。端末局無線機１１２は、図１（ａ）に示す無線機１と同様である。
（第８の実施形態の動作）
　端末局無線機１１２から送信された電波は、アンテナ１１３－１，１１３－２を介して送信される。送信された電波は、建物１０１の内部空間を無線伝送媒体とするので、建物１０１の内壁および昇降カゴ１１１の外壁によって多重反射を受ける。すなわち、建物１０１の内部空間は、多重波干渉環境を形成する。多重反射を受けた電波は、それぞれアンテナ１０３－１，１０３－２に到達する。
　本実施形態では、多重波干渉環境下でも高品質の無線伝送が実現可能となる。建物１０１から無線接続手段によって昇降カゴ１１１の制御／監視が可能となる。これにより、ケーブルなどの有線接続手段によって昇降カゴ１１１が昇降する空間を無駄にすることがなくなる。よって、建物１０１を小体積とすることが可能である。または、同一の建物１０１の体積で昇降カゴ１１１の寸法を増大させて輸送能力を向上させることが可能である。
　あわせて、本実施形態の昇降機システム１００は、昇降カゴ１１１の軽量化も可能となる。昇降カゴ１１１に接続されるケーブルなどの有線接続手段の重さは、高層ビルに於いて、無視し得ない重さとなるためである。
（第８の実施形態の効果）
　以上説明した第８の実施形態では、次の（Ｉ）のような効果がある。
（Ｉ）　建物１０１から無線接続手段によって昇降カゴ１１１の制御／監視が可能となる。これにより、昇降機システム１００は、ケーブルなどの有線接続手段によって昇降カゴ１１１が昇降する空間を無駄にすることがなくなり、小さい建物１０１の体積とすることが可能である。または、同一の建物１０１の体積で昇降カゴ１１１の寸法を増大させて輸送能力を向上させることが可能である。あわせて、昇降機システム１００は、昇降カゴ１１１の軽量化も可能となる。
（第９の実施形態の構成）
　図１１は、第９の実施形態に於ける変電設備監視システムを示す概略の構成図である。
　本実施形態の変電設備監視システム２００は、複数の変電機２０１－１～２０１－１２と、これらの近傍に設定されている複数の無線基地局２１１－１～２１１－４とを備えている。この無線基地局２１１－１～２１１－４は、それぞれ第１の実施形態の無線機１を備えている。
　本実施形態では、変電機２０１－１～２０１－１２の数は、無線基地局２１１－１～２１１－４の数よりも多い。
　それぞれの変電機２０１－１～２０１－１２は、端末局無線機２０３と端末局２直交偏波一体アンテナ２０２とを備えている。変電機２０１－１～２０１－１２の寸法は、数ｍのオーダである。
　無線基地局２１１－１～２１１－４は、それぞれ基地局無線機２１３と基地局２直交偏波一体アンテナ２１２とを備えている。無線機１が使用する数百ＭＨｚから数ＧＨｚの周波数の電磁波の波長に比べて、変電機２０１－１～２０１－１２の寸法は圧倒的に大きい。
（第９の実施形態の動作）
　本実施形態の変電設備監視システム２００に於いて、電磁波は、複数の変電機２０１－１～２０１－１２によって多重反射を受ける。変電設備監視システム２００には、多重波干渉環境が形成される。
　本実施形態の端末局無線機２０３と、基地局無線機２１３とは、多重波干渉環境下でも高品質の無線伝送をすることができる。したがって、複数の無線基地局２１１－１～２１１－４によって、変電機２０１－１～２０１－１２の遠隔制御と遠隔監視が可能である。これにより、変電設備監視システム２００は、ケーブルなどを用いる場合に問題となる高圧誘導電力の問題を解決でき、ケーブルの敷設コストが不要となる。したがって、変電機２０１－１～２０１－１２の制御／監視システムの安全性の向上、および、コストの削減が可能となる。
（第９の実施形態の効果）
　以上説明した第９の実施形態では、次の（Ｊ）のような効果がある。
（Ｊ）　本実施形態の無線機１によれば、多重波干渉環境下でも高品質の無線伝送が実現可能となる。変電機２０１－１～２０１－１２は、複数の無線基地局２１１－１～２１１－４によって遠隔からの制御と監視とを行うことができる。これにより、ケーブルなどの有線接続手段を用いる場合に問題となる高圧誘導電力の問題を解決できると共に、ケーブルの敷設コストを削除でき、変電機２０１－１～２０１－１２の制御／監視システムの安全性向上、および、コスト削減が可能となる。
（変形例）
　本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、変更実施が可能である。この利用形態や変形例としては、例えば、次の（ａ），（ｂ）のようなものがある。
（ａ）　第８の実施形態に於ける昇降機システム１００は、第１の実施形態の無線機１を用いている。しかし、これに限られず、昇降機システム１００は、第２～第７の実施形態の無線機１Ａ～１Ｆを用いてもよい。
（ｂ）　第９の実施形態の変電設備監視システム２００は、第１の実施形態の無線機１を用いている。しかし、これに限られず、変電設備監視システム２００は、第２～第７の実施形態の無線機１Ａ～１Ｆを用いてもよい。
１～１Ｆ　無線機
１０～１０Ｆ　デルタ・シグマ回路
１１　入力端子
１２　合成器
１２－１　合成器（第１の合成器）
１２－２　合成器（第２の合成器）
１２－３　合成器（第３の合成器）
１３　バンドパスフィルタ
１３Ｂ　ＬＣＲフィルタ（バンドパスフィルタ）
１３Ｂ－２　ＬＣＲフィルタ（第２のバンドパスフィルタ）
１４　コンパレータ
１５　クロック発生回路
１６，１６Ｄ　クロック整数倍回路
１７，１７Ｄ　サンプルホールド回路
１８　制御回路
１９　線形増幅器
１９－１　線形増幅器（第１のフィードバック増幅器）
１９－２　線形増幅器（第２のフィードバック増幅器）
２１　出力端子
２２　アップサンプリング回路（アップサンプラ）
２３－１　線形増幅器（第１のフィードフォワード増幅器）
２３－２　線形増幅器（第２のフィードフォワード増幅器）
２３－３　線形増幅器（第３のフィードフォワード増幅器）
３０～３０Ｄ　ＦＩＲフィルタ（デジタルフィルタ、トランスバーサル回路）
３１，３１Ａ　ＲＡＭ（記憶部）
３２　スイッチ回路
３３　遅延器
３４　１ビット信号送出回路
３５Ｃ　ＲＯＭ
４０，４０Ｃ　信号処理装置
４１　復調回路
５０　無線機基板
１００　昇降機システム
１０１　建物
１０２－１，１０２－２　基地局無線機
１１１　昇降カゴ
１１２　端末局無線機
２００　変電設備監視システム
２０３　端末局無線機
２１１－１～２１１－４　無線基地局
２１３　基地局無線機
 

Claims (15)

  1. 　第１の周波数成分を持つ当該入力信号を第２の周波数でサンプリングして１ビットの第１のデジタル信号に離散化するコンパレータと、
    　前記第２の周波数を所定の自然数で乗算した第３の周波数で、当該第１のデジタル信号をアップサンプリングし、第２のデジタル信号を出力するアップサンプラと、
    　前記第２のデジタル信号をデジタル処理し、第３のデジタル信号を出力するデジタルフィルタと、
    　前記デジタルフィルタの前記第３のデジタル信号を、アナログ信号に変換するサンプルホールド回路と、
    　前記サンプルホールド回路の前記アナログ信号を、当該入力信号にフィードバックする合成器と、
    　を備え、前記入力信号をデジタル信号に変換するデルタ・シグマ回路を備えた、
    　ことを特徴とする無線機。
  2. 　前記第１の周波数は、前記第２の周波数の１／２を奇数倍した値である、
    　ことを特徴とする請求の範囲第１項に記載の無線機。
  3. 　前記デルタ・シグマ回路は更に、前記合成器の出力信号のうち前記第１の周波数成分を選択的に通過させるバンドパスフィルタを備えた、
    　ことを特徴とする請求の範囲第１項に記載の無線機。
  4. 　前記デルタ・シグマ回路の前記デジタルフィルタは、前記第１の周波数および前記第３の周波数の信号成分を除く前記第３の周波数のいずれかの整数倍の信号成分が減衰するように、前記第３のデジタル信号を、前記第３の周波数の１周期分である基本遅延時間で信号を遅延させる複数の遅延素子で順次入力するか、または、当該遅延素子に現在の当該第３のデジタル信号を入力するかを所定パターンで切り替えてＦＩＲフィルタ処理を行うトランスバーサル回路である、
    　ことを特徴とする請求の範囲第１項に記載の無線機。
  5. 　前記デジタルフィルタは、記憶手段に格納された前記所定パターンに基いて、ＦＩＲフィルタ処理を行う、
    　ことを特徴とする請求の範囲第４項に記載の無線機。
  6. 　前記入力信号には、当該入力信号の搬送波の周波数の情報が含まれており、
    　当該無線機は、前記デルタ・シグマ回路の出力信号を復調して、当該搬送波の周波数を特定し、当該搬送波の周波数に応じた最適な前記所定パターンを選択し、
    　前記デルタ・シグマ回路は、選択した当該所定パターンに基いて、ＦＩＲフィルタ処理を行う、
    　ことを特徴とする請求の範囲第５項に記載の無線機。
  7. 　前記デルタ・シグマ回路の前記デジタルフィルタは、前記第１の周波数および前記第３の周波数の信号成分以外の、前記第３の周波数のいずれかの整数倍の信号成分が減衰するように、所定のデジタル信号を前記第３のデジタル信号に挿入する、
    　ことを特徴とする請求の範囲第１項に記載の無線機。
  8. 　前記デジタルフィルタは、前記第２の周波数に対する周期内で、当該基本遅延時間ごとに所定のデジタル信号を挿入する、
    　ことを特徴とする請求の範囲第４項に記載の無線機。
  9. 　前記デジタルフィルタは、記憶部を参照して、前記所定のデジタル信号を決定する、
    　ことを特徴とする請求の範囲第８項に記載の無線機。
  10. 　前記デルタ・シグマ回路は更に、
    　前記バンドパスフィルタの出力信号に、前記サンプルホールド回路の前記アナログ信号を合成する第２の合成器と、
    　前記第２の合成器の出力信号を更に、出力信号のうち前記第１の周波数成分を選択的に通過させる第２のバンドパスフィルタと、
    　を備えたことを特徴とする請求の範囲第３項に記載の無線機。
  11. 　前記デルタ・シグマ回路は更に、
    　当該入力信号を増幅する第１のフィードフォワード増幅器と、
    　当該入力信号を増幅する第２のフィードフォワード増幅器と、
    　当該入力信号を増幅する第３のフィードフォワード増幅器と、
    　前記サンプルホールド回路の前記アナログ信号を増幅する第１のフィードバック増幅器と、
    　前記サンプルホールド回路の前記アナログ信号を増幅する第２のフィードバック増幅器と、
    　前記第２のバンドパスフィルタの信号および前記第３のフィードフォワード増幅器の出力信号を加算して合成する第３の合成器とを備え、
    　前記合成器は、前記第１のフィードフォワード増幅器の出力信号から前記第１のフィードバック増幅器の出力信号を減算して合成し、
    　前記第２の合成器は、前記第２のフィードフォワード増幅器の出力信号と前記バンドパスフィルタの出力信号とを加算し、前記第１のフィードバック増幅器の出力信号を減算して合成する、
    　ことを特徴とする請求の範囲第１０項に記載の無線機。
  12. 　前記バンドパスフィルタおよび前記第２のバンドパスフィルタは、ＬＣＲ回路で構成されている、
    　ことを特徴とする請求の範囲第１０項または請求の範囲第１１項に記載の無線機。
  13. 　デジタル信号処理チップを搭載した多層プリント基板を備える、
    　ことを特徴とする請求の範囲第１項ないし請求の範囲第１１項のいずれか１項に記載の無線機。
  14. 　請求の範囲第１項ないし請求の範囲第１１項のいずれか１項に記載の無線機を備えている、
    　ことを特徴とする昇降機制御システム。
  15. 　請求の範囲第１項ないし請求の範囲第１４項のいずれか１項に記載の無線機を備えている、
    　ことを特徴とする変電設備制御システム。
PCT/JP2012/056511 2012-03-14 2012-03-14 無線機、昇降機制御システムおよび変電設備制御システム WO2013136460A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014504550A JP5688184B2 (ja) 2012-03-14 2012-03-14 無線機、昇降機制御システムおよび変電設備制御システム
PCT/JP2012/056511 WO2013136460A1 (ja) 2012-03-14 2012-03-14 無線機、昇降機制御システムおよび変電設備制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/056511 WO2013136460A1 (ja) 2012-03-14 2012-03-14 無線機、昇降機制御システムおよび変電設備制御システム

Publications (1)

Publication Number Publication Date
WO2013136460A1 true WO2013136460A1 (ja) 2013-09-19

Family

ID=49160429

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/056511 WO2013136460A1 (ja) 2012-03-14 2012-03-14 無線機、昇降機制御システムおよび変電設備制御システム

Country Status (2)

Country Link
JP (1) JP5688184B2 (ja)
WO (1) WO2013136460A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004173081A (ja) * 2002-11-21 2004-06-17 Samsung Electronics Co Ltd Ａ／ｄ変換回路及びａ／ｄ変換制御方法並びにａ／ｄ変換プログラム
WO2006103921A1 (ja) * 2005-03-25 2006-10-05 Pioneer Corporation 無線受信装置
JP2008252490A (ja) * 2007-03-30 2008-10-16 Toyota Infotechnology Center Co Ltd 無線機
JP2011526453A (ja) * 2008-07-01 2011-10-06 テレフオンアクチーボラゲット エル エム エリクソン（パブル） デルタシグマ型アナログ−デジタル変換器、無線受信機、通信装置、方法、及びコンピュータプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004173081A (ja) * 2002-11-21 2004-06-17 Samsung Electronics Co Ltd Ａ／ｄ変換回路及びａ／ｄ変換制御方法並びにａ／ｄ変換プログラム
WO2006103921A1 (ja) * 2005-03-25 2006-10-05 Pioneer Corporation 無線受信装置
JP2008252490A (ja) * 2007-03-30 2008-10-16 Toyota Infotechnology Center Co Ltd 無線機
JP2011526453A (ja) * 2008-07-01 2011-10-06 テレフオンアクチーボラゲット エル エム エリクソン（パブル） デルタシグマ型アナログ−デジタル変換器、無線受信機、通信装置、方法、及びコンピュータプログラム

Also Published As

Publication number Publication date
JPWO2013136460A1 (ja) 2015-08-03
JP5688184B2 (ja) 2015-03-25

Similar Documents

Publication Publication Date Title
US10630326B1 (en) Two stage radio frequency interference cancellation system and method
US8760330B2 (en) Analog-to-digital converter, signal processor, and method for analog-to-digital conversion
KR101647252B1 (ko) 고속 adc 어플리케이션을 위한 lc 격자 지연 라인
KR102200942B1 (ko) 전이중 릴레이
CN104170008B (zh) 用减少的带宽传送数据样本的方法
WO2015199920A1 (en) Switched capacitor transmitter circuits and methods
JP2013503574A (ja) 電力線通信装置
CN103840778B (zh) 带滤波的放大器设备和方法
JP2009065278A (ja) フィルタ回路、これを用いた受信機及びフィルタリング方法
GB2507204A (en) Wireless transmitter, wireless receiver, wireless communication system, elevator control system, and transformer equipment control system
TW201308889A (zh) 無限脈衝響應濾波器以及濾波方法
JP5519080B2 (ja) 雑音除去技術を使用したｍｉｍｏのδςアナログ／デジタル変換回路
JP5688184B2 (ja) 無線機、昇降機制御システムおよび変電設備制御システム
US20140266820A1 (en) Interleaved multipath digital power amplification
JP5786035B2 (ja) 無線通信システム、受信機、昇降機制御システムおよび変電設備制御システム
US9252994B2 (en) Network apparatus and network signal processing method
USRE43790E1 (en) Delay line correlator
JP2012129694A (ja) 周波数変換回路及びそれを用いた無線中継器並びに無線中継システム
Beydoun et al. Optimal digital reconstruction and calibration for multichannel Time Interleaved ΣΔ ADC based on Comb-filters
He et al. Performance analysis of nonlinear self-interference cancellation with timing error in full-duplex systems
EP2067252A2 (en) Adaptive self-linearization
US11239900B2 (en) Interference canceller and method for cancelling interference
Ucar et al. A continuous-time delta-sigma modulator for RF subsampling receivers
KR101887801B1 (ko) Ics 중계기의 간섭 제거 장치
US9929742B2 (en) Feed-forward operational amplifier noise cancellation technique and associated filter and delta-sigma modulator

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12871177

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014504550

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12871177

Country of ref document: EP

Kind code of ref document: A1