WO2013061496A1 - 通信中継装置、稼働系切替方法及び通信中継制御基板 - Google Patents

通信中継装置、稼働系切替方法及び通信中継制御基板 Download PDF

Info

Publication number
WO2013061496A1
WO2013061496A1 PCT/JP2012/004960 JP2012004960W WO2013061496A1 WO 2013061496 A1 WO2013061496 A1 WO 2013061496A1 JP 2012004960 W JP2012004960 W JP 2012004960W WO 2013061496 A1 WO2013061496 A1 WO 2013061496A1
Authority
WO
WIPO (PCT)
Prior art keywords
control circuit
communication
failure
board
transmission
Prior art date
Application number
PCT/JP2012/004960
Other languages
English (en)
French (fr)
Inventor
優宇 青木
俊郎 山内
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US14/354,751 priority Critical patent/US9344326B2/en
Publication of WO2013061496A1 publication Critical patent/WO2013061496A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462—LAN interconnection over a bridge based backbone
    • H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery

Definitions

  • the present invention relates to a communication relay device, an operation system switching method, and a communication relay control board, and more particularly, to a communication relay device, an operation system switching method, and a communication relay control board in which a plurality of control boards are mounted in redundancy.
  • Patent Document 1 discloses a technology related to a redundant system of a line composed of a SONET / SDH (Synchronous Optical NETwork / Synchronous Digital Hierarchy) network.
  • the failure detection unit of the reception side INF performs failure monitoring of each path in the reception side line, and notifies the switching determination unit of those monitoring results. Then, the switching determination unit selects a route according to the notification and notifies the transmission side INF.
  • Patent Document 1 since there is one switching determination unit per communication relay device, there is room for improvement of redundancy of the switching determination unit itself. In recent years, there is a need for a wired or wireless communication relay apparatus to support not only a time division multiplexing system but also an all packet network.
  • the communication relay device as in Patent Document 1 has a problem that it is difficult to make the control unit inside the device redundant while satisfying the above needs.
  • the switching of the time division multiplexing communication is generally aimed to be completed within 50 ms. Therefore, for example, it is considered to use a board that integrates a TDM (Time Division Multiplexing) switch circuit (hereinafter referred to as “TDMSW”) and a hardware circuit that monitors a fault and switches the TDMSW at the time of the fault. It is done. Then, it is considered that switching within 50 ms can be achieved by making the board redundant and switching the other TDMSW to the other TDMSW by the hardware circuit.
  • TDMSW Time Division Multiplexing
  • switching in an all-packet network requires handover of the communication status and protocol, so that switching of a control device such as a CPU (Central Processing Unit) is also required.
  • a control device such as a CPU (Central Processing Unit)
  • the communication status and protocol at the time of failure there are various cases in the communication status and protocol at the time of failure, and the information to be taken over varies depending on the case. For this reason, only the hardware circuit dedicated to switching as described above cannot perform such handover, and communication cannot be continued after switching, or an inaccurate communication state occurs. Therefore, switching in an all-packet network cannot be realized only by making a hardware circuit dedicated for switching redundant. Conversely, if the CPU is simply made redundant and only the CPU is switched, it takes time to switch the time division multiplexing communication, and switching within 50 ms cannot be achieved.
  • the present invention has been made to solve such problems, and switching control in a communication relay device that performs communication relay in a time division multiplexing system and an all-packet network, while maintaining the switching speed, It is an object of the present invention to provide a communication relay device, an active system switching method, and a communication relay control board for realizing accurate takeover of a communication state.
  • the communication relay device includes: An IF unit for transmitting / receiving communication data to / from the outside; A first transmission control circuit that is connected to the IF unit via a first transmission path and controls use of the first transmission path in the IF unit, and communication of the communication data via the first transmission path A first substrate having a first communication state control unit for managing a state; A second transmission control circuit that is connected to the IF unit via a second transmission path and controls the use of the second transmission path in the IF unit, and communication of the communication data via the second transmission path A second communication state control unit that manages the state, and includes the first substrate and the redundant second substrate,
  • the first transmission control circuit includes: If the failure of the first board is detected when the operating state of the first board is an active system, the IF unit is instructed whether or not the first transmission path can be used, and the second board To the transmission control circuit and the first communication state control unit of the fact that the failure has been detected,
  • the second transmission control circuit includes: In response to the notification from the first transmission control circuit, the
  • the operating system switching method is: An IF unit for transmitting / receiving communication data to / from the outside; A first transmission control circuit that is connected to the IF unit via a first transmission path and controls use of the first transmission path in the IF unit, and communication of the communication data via the first transmission path A first substrate having a first communication state control unit for managing a state; A second transmission control circuit that is connected to the IF unit via a second transmission path and controls the use of the second transmission path in the IF unit, and communication of the communication data via the second transmission path A second communication state control unit for managing the state, and an active system switching method using a communication relay device including the first substrate and the redundant second substrate,
  • the first transmission control circuit includes: If the failure of the first board is detected when the operating state of the first board is an active system, the IF unit is instructed whether or not the first transmission path can be used, and the second board To the transmission control circuit and the first communication state control unit of the fact that the failure has been detected,
  • the second transmission control circuit comprises: In response
  • the communication relay control board is: It is connected to the IF unit that transmits and receives communication data with the outside via the first transmission line, A first transmission control circuit for controlling use of the first transmission path in the IF unit; A first communication state control unit that manages a communication state of the communication data via the first transmission path; Have It is made redundant with another board connected to the IF section by a second transmission line,
  • the first transmission control circuit includes: In the case where a self-failure is detected when the self-operating state is an active system, the IF unit is instructed whether or not the first transmission path can be used, Notifying the other board that the failure has been detected, and instructing the IF unit to determine whether the second transmission path can be used, Notifying the first communication state control unit that the failure has been detected, The first communication state control unit In response to the notification from the first transmission control circuit, it is determined whether or not to switch its own operating state to a standby system, When it is determined to switch its own operating state to the standby system, it takes over
  • switching control in a communication relay apparatus that performs communication relay in a time division multiplexing system and an all-packet network, a communication relay apparatus for realizing accurate takeover of a communication state while maintaining the switching speed, operation
  • a system switching method and a communication relay control board can be provided.
  • FIG. 1 is a block diagram showing the configuration of the communication relay device 1 according to the first embodiment of the present invention.
  • the communication relay device 1 is a device that relays communication data 14 exchanged with a plurality of external communication base stations and communication terminals.
  • it is a microwave communication system (for example, a communication system apparatus connecting mobile phone base stations).
  • Many of the microwave communication systems support optical microwave communication, wireless communication, and the like.
  • the communication relay device 1 includes at least an IF unit 10, a first substrate 11, and a second substrate 12.
  • the communication relay apparatus 1 has a configuration necessary for relaying the communication other than these, and since these are general ones, illustration and description thereof will be omitted.
  • the IF unit 10 transmits and receives communication data 14 to and from the outside.
  • the communication data 14 is data exchanged with a plurality of external communication base stations and communication terminals.
  • the first substrate 11 is a substrate connected to the IF unit 10 via the first transmission path 131.
  • the second substrate 12 is a substrate connected to the IF unit 10 via the second transmission path 132. Both the first transmission path 131 and the second transmission path 132 are buses for transmitting the communication data 14.
  • the first board 11 and the second board 12 are each a control board having a function of controlling the relay processing of the communication data 14 in the communication relay device 1 alone.
  • the first board 11 and the second board 12 are mounted redundantly in the communication relay device 1, and normally, the operating state of one board is the active system and the operating state of the other board is the standby system. It works as. Further, the number of control boards mounted on the communication relay device 1 is not limited to two, and may be three or more.
  • the first substrate 11 includes a first transmission control circuit 111 and a first communication state control unit 112.
  • the first transmission control circuit 111 is a semiconductor integrated circuit that controls use of the first transmission path 131 in the IF unit 10.
  • the first transmission control circuit 111 can be realized by, for example, an FPGA (Field Programmable Gate Array).
  • the first transmission control circuit 111 controls, for example, path cross-connect and switching in time division multiplexing communication.
  • the first communication state control unit 112 manages the communication state of the communication data 14 via the first transmission path 131.
  • the first communication state control unit 112 can be realized, for example, when the CPU reads and executes a FW (Firmware) that is a computer program in which a communication relay control process is implemented.
  • FW Firmware
  • the second substrate 12 includes a second transmission control circuit 121 and a second communication state control unit 122.
  • the second transmission control circuit 121 controls use of the second transmission path 132 in the IF unit 10.
  • the second communication state control unit 122 manages the communication state of the communication data 14 via the second transmission path 132. Others are the same as those of the first substrate 11.
  • the IF unit 10 transmits the communication data 14 to and from the first board 11 via the first transmission path 131 when the first board 11 is an active system,
  • the communication data 14 is transmitted to and from the second board 12 via the second transmission path 132.
  • FIG. 2 is a sequence diagram showing the flow of the active system switching process at the time of failure detection according to the first embodiment of the present invention.
  • the operating state of the first substrate 11 is an active system and the operating state of the second substrate 12 is a standby system.
  • the same operation is performed.
  • the first transmission control circuit 111 detects a failure in the first substrate 11 (S11).
  • the first transmission control circuit 111 instructs the IF unit 10 as to whether or not the first transmission path 131 can be used (S12).
  • the communication relay device 1 cannot continue the communication relay due to a failure in the first board 11, so the first transmission control circuit 111 makes the first transmission path 131 unusable to the IF unit 10. Instruct.
  • the first transmission control that is a hardware circuit indicates that the communication data 14 is transmitted to the first board 11 that is likely to be unable to be processed normally through the first transmission path 131.
  • the circuit 111 can be stopped immediately after a failure is detected.
  • the first transmission control circuit 111 notifies the second transmission control circuit 121 and the first communication state control unit 112 that a failure has been detected in combination with step S12 (S13 and S14).
  • the second transmission control circuit 121 instructs the IF unit 10 whether or not the second transmission path 132 can be used in response to the notification from the first transmission control circuit 111 (S15).
  • the second transmission control circuit 121 determines that the second transmission path 132 can be used with respect to the IF unit 10. Instruct.
  • the second transmission control circuit 121 which is a hardware circuit, promptly permits the use of the second transmission path 132. Therefore, the IF unit 10 can switch the transmission path from the first transmission path 131 to the second transmission path 132.
  • the communication data 14 that has been received on the first board 11 before the occurrence of the failure can be continuously received using the second board 12 that is a standby system. Therefore, for example, when the TDMSW is made redundant in the first substrate 11 and the second substrate 12, these can be switched by the hardware circuit. Therefore, it is possible to realize switching of time division multiplexing communication within 50 ms.
  • the first communication state control unit 112 determines whether or not to switch the operation state of the first substrate 11 to the standby system in response to the notification from the first transmission control circuit 111 (S16). For example, the first communication state control unit 112 determines whether or not to switch based on the state of communication, the protocol content, and the like that have started processing from before the failure detection. Then, when the first communication state control unit 112 determines to switch the operation state of the first substrate 11 to the standby system, the first communication state control unit 112 passes through the first transmission path 131 with respect to the second communication state control unit 122. Initiation of the communication state of the communication data 14 is started (S17).
  • the second communication state control unit 122 changes the operation state of the second substrate 12 to the operation system after the takeover is completed.
  • the first communication state control unit 112 changes the operating state of the first substrate 11 to the standby system before the operating state of the second substrate 12 changes to the operating system at the latest. Therefore, after the failure in the first substrate 11, it is possible to realize an accurate switching of the operating system accompanied by the handover of the communication state. Therefore, for example, when the L2SW is made redundant in the first substrate 11 and the second substrate 12, these can be switched by control based on firmware. Therefore, switching in the all packet network can be performed accurately.
  • the communication state takeover process is executed by the firmware in the control device, the process takes more time than the hardware circuit. Therefore, if the transmission path is switched after the completion of the takeover of the communication state, the first faulty fault is transmitted from the IF unit 10 via the first transmission path 131 between the detection of the fault and the completion of the takeover.
  • the communication data 14 is continuously transmitted to the substrate 11. Therefore, there is a possibility that transmission data in the meantime is missing or not processed correctly. Therefore, a retransmission request or the like is generated from the IF unit 10 to the outside, and communication relay delay may occur.
  • the communication data 14 that has been continued before the occurrence of the failure is switched to the second transmission line 132 as an urgent transmission line, so that the second standby system that does not have a failure.
  • the substrate 12 can be continuously received and at least held. After that, after the communication state has been correctly taken over, the communication data 14 retained after switching by the second communication state control unit 122 is restarted collectively, thereby minimizing delay in communication relay. .
  • the transmission of the communication data 14 performed on the first board 11 is restarted at an early stage.
  • Communication relay can be maintained.
  • the communication relay can be accurately continued after the active system is switched.
  • the switching control in the communication relay apparatus that performs communication relay of the time division multiplexing method and the all packet network is performed, while maintaining the switching speed and accurately taking over the communication state. Can be realized.
  • FIG. 3 is a block diagram showing an outline of the communication relay device 2 according to the second embodiment of the present invention.
  • the communication relay device 2 for example, a plurality of slots are provided in a housing as shown in FIG. 3, and a card, which is a board having a predetermined size and an input / output interface, is detachable.
  • FIG. 3 shows that a plurality of interface cards 20, device control cards 21 and 22, an auxiliary card 23, and the like are mounted on the communication relay device 2.
  • the device control card 21 includes, for example, a CPU 212, a TDM Switch 2101, a Packet Switch 2102, and the like.
  • FIG. 4 is a block diagram showing a main configuration of the communication relay device 2 according to the second embodiment of the present invention.
  • the communication relay device 2 is a device that performs communication relay in a time division multiplexing system and an all-packet network.
  • the communication relay device 2 includes an interface card 20, device control cards 21 and 22, and an auxiliary card (TERMinal) 23.
  • TERMinal auxiliary card
  • illustration and description are omitted for other general components necessary for the communication relay device.
  • the auxiliary card 23 includes an interface for performing communication as an NMS (Network Management System) connectable to the communication relay device 1 and other external devices as a DCN (Data Communication Network).
  • NMS Network Management System
  • DCN Data Communication Network
  • the interface card 20 and the device control card 21 are connected by a main signal bus 231 and a control bus 232.
  • the interface card 20 and the device control card 22 are connected by a control bus 233 and a main signal bus 234.
  • the main signal buses 231 and 234 are an embodiment of the first transmission path 131 and the second transmission path 132 in FIG. 1, and transmit communication data relayed by the communication relay device 2 as a main signal. It is a transmission line for.
  • the main signal buses 231 and 234 may include two transmission lines each of the time division multiplexing method and the all packet network.
  • the control buses 232 and 233 are transmission paths for transmitting various control signals from the device control cards 21 and 22.
  • the interface card 20 is an embodiment of the IF unit 10 in FIG. 1 and includes a selector 201 and an ACT signal detection unit 202.
  • the selector 201 is connected to the main signal transmission unit 211 of the device control card 21 through the main signal bus 231.
  • the selector 201 is connected to the main signal transmission unit 221 of the device control card 22 via the main signal bus 234.
  • the ACT signal detection unit 202 is connected to the FPGA 212 of the device control card 21 via the control bus 232.
  • the ACT signal detection unit 202 is connected to the FPGA 222 of the device control card 22 via the control bus 233.
  • the ACT signal detection unit 202 receives a control signal (ACT signal) indicating whether or not the main signal bus 231 is usable via the control bus 232, and receives a control signal (ACT) indicating whether or not the main signal bus 234 is usable via the control bus 233. Signal).
  • the selector 201 selects one of the main signal buses 231 and 234 based on the control signal received by the ACT signal detection unit 202 and transmits communication data.
  • the device control card 21 is an embodiment of the first substrate 11 in FIG.
  • the device control card 21 includes a main signal transmission unit 211, an FPGA 212, and a CPU 213.
  • the main signal transmission unit 211 is a transmission circuit that transmits a main signal to and from the interface card 20 via the main signal bus 231.
  • the main signal transmission unit 211 may include, for example, a TDMSW that transmits time division multiplexing communication data and an L2SW that transmits communication data of an all-packet network.
  • the FPGA 212 is an embodiment of the first transmission control circuit 111 in FIG.
  • the FPGA 212 is a circuit that transmits a control signal to and from the interface card 20 via the control bus 232.
  • the CPU 213 is an example of the first communication state control unit 112 in FIG. The CPU 213 performs communication relay control processing by reading and executing the FW described above.
  • the device control card 22 is an example of the second substrate 12 of FIG.
  • the device control card 22 includes a main signal transmission unit 221, an FPGA 222, and a CPU 223.
  • the FPGA 222 is an example of the second transmission control circuit 121 in FIG.
  • the CPU 223 is an example of the second communication state control unit 122 in FIG.
  • the main signal transmission unit 221, the FPGA 222, and the CPU 223 have functions equivalent to the main signal transmission unit 211, the FPGA 212, and the CPU 213, respectively.
  • the device control cards 21 and 22 are connected by a DC line 24 and Ethernet (registered trademark) 25. Therefore, the FPGAs 212 and 222 transmit and receive various control signals via the DC line 24. In addition, the CPUs 213 and 223 perform transmission / reception such as a communication state via the Ethernet 25.
  • the FPGA 212 when detecting a failure of the device control card 21 when the operation state of the device control card 21 is active, the FPGA 212 instructs the interface card 20 to use the main signal bus 231, and the FPGA 222 and The CPU 213 is notified that a failure has been detected.
  • the FPGA 222 instructs the interface card 20 to use the main signal bus 234.
  • the CPU 213 determines whether or not to switch the operating state of the device control card 21 to the standby system in response to the notification from the FPGA 212, and when determining to switch to the standby system, the CPU 213 sends the main signal bus 231 to the CPU 223. Start taking over the communication status of communication data via. Thereby, there can exist the same effect as Embodiment 1.
  • the FPGA 222 notifies the FPGA 212 of the presence / absence of a failure in the device control card 22. Then, the FPGA 212 determines whether or not the main signal bus 231 can be used based on the presence or absence of the failure of the device control card 22 when the failure of the device control card 21 is detected when the operation state of the device control card 21 is active. The interface card 20 is instructed based on the determination result.
  • the switching determination in the hardware circuit in consideration of the failure of the active system and the standby system, it is possible to cope with a case where both systems are faulty. For example, when both systems are faulty, there is a possibility that the communication relay cannot be continued even if the switching is immediately performed even if the switching is performed. Therefore, in this case, unnecessary switching can be avoided by determining switching through a more detailed analysis on the subsequent CPU side without forcibly switching with a hardware circuit.
  • the CPU 213 determines a switching pattern for the FPGA 212 to switch the availability of the main signal bus 231 based on the operating state after the switching, and the determined switching pattern is used.
  • the FPGA 212 detects a failure in the device control card 21 or receives a notification from the FPGA 222 that a failure has been detected, the FPGA 212 sets the switching pattern set by the CPU 213, the presence / absence of a failure in the device control card 21, and the FPGA 222.
  • the main signal bus 231 can be used is identified from the combination of the notified device control card 22 and the presence / absence of a failure, and the interface card 20 is instructed about the identification result.
  • the FPGA 212 autonomously determines from only two pieces of failure information and switches the main signal bus 231, so that it can process at high speed.
  • the CPU 213 detects a failure of the device control card 21 that the FPGA 212 cannot detect, the CPU 213 notifies the FPGA 212 that the failure of the device control card 21 has been detected. Then, the FPGA 212 detects a failure of the device control card 21 when receiving a notification from the CPU 213. As a result, even if a failure cannot be detected by a single hardware circuit, the operating state can be switched in the same manner by detecting the FW. That is, the FW can make a comprehensive determination.
  • the FPGA 222 further notifies the CPU 223 that the device control card 21 is faulty in response to the notification from the FPGA 212.
  • the CPU 223 changes the operating state of the device control card 22 to a state where switching is not possible (forced to be fixed to the operating state), and notifies the CPU 213 to that effect.
  • the CPU 213 transfers the communication state of the communication data via the main signal bus 231 to the CPU 223 in response to the notification from the CPU 223.
  • the CPU 223 switches the operating state of the device control card 22 to the operating system.
  • FIG. 5 is a diagram illustrating an example of an operating state of the device control card according to the second embodiment of the present invention.
  • “UNMOUNT”, “INIT”, “ACT”, “SBY (StandBY)”, “ACT-FLT (FauLT)”, “SBY-FLT”, and “OOS (Out Of Of) are shown as examples of operating states. Service)) ".
  • operating states such as “forced ACT” and “forced SBY” may be used internally as a state that transits temporarily during switching.
  • the example of an operation state is not limited to this.
  • FIG. 6 is a block diagram showing a main configuration of the device control card according to the second embodiment of the present invention.
  • the other configurations are shown only for relevant portions.
  • the device control card 21 includes a CPU 213, an FW (Firmware) detection own system Fail 214, an HW (HardWare) detection own system Fail signal 215, an OR circuit 216, a Pattern 217, a State Machine 218, an OR circuit 219, and the like.
  • FW Firmware
  • HW HardWare
  • the FW detection own system Fail 214 is a register that records whether there is a failure that cannot be detected by the hardware circuit and is detected by the FW. Specifically, the CPU 213 updates the flag of the register.
  • the HW detection system Fail signal 215 is a signal indicating the presence or absence of a failure detected by the hardware circuit. Note that a hardware circuit that detects a failure in the device control card 21 is included in the FPGA 212.
  • the OR circuit 216 is a circuit that calculates the logical sum of the flag of the FW detection own system Fail 214 and the HW detection own system Fail signal 215.
  • the output signal of the OR circuit 216 is referred to as a self system FLT (FauLT) signal SIG11.
  • the own-system FLT signal SIG11 indicates the presence or absence of a failure in the device control card 21.
  • the own system FLT signal SIG 11 is input to the CPU 213, the state machine 218, and the device control card 22.
  • the device control card 22 receives the own system FLT signal SIG11 from the device control card 21 as the other system Fail signal SIG28.
  • Pattern 217 is a register that records a switching pattern determined based on the operating state of the device control card 21.
  • the OR circuit 219 is a circuit that receives a plurality of signals related to a failure of the device control card 22 that is another system as an input, and outputs a logical sum of them as another system FLT signal SIG12.
  • a power-off signal SIG24 indicating that the device control card 22 is powered down
  • a removal signal SIG25 indicating that the device control card 22 has been removed from the communication relay device 2
  • a device control card A fail signal SIG21 indicating 22 self-system FLTs is illustrated.
  • the signal regarding the failure of another system is not limited to this.
  • the State Machine 218 determines whether or not the main signal bus 231 can be used based on the switching pattern recorded in the local FLT signal SIG11, the other FLT signal SIG12, and the Pattern 217, and outputs it as the ACT signal SIG13.
  • the ACT signal SIG13 is input to the CPU 213, the device control card 22, the interface card 20, and the auxiliary card 23.
  • the device control card 22 receives the ACT signal SIG13 from the device control card 21 as an ACT signal SIG29 of another system.
  • the State Machine 218 determines whether or not the main signal bus 231 can be used, for example, based on the determination rule of the ACT signal as shown in FIG.
  • FIG. 7 is a diagram illustrating an example of the determination rule for the ACT signal according to the second embodiment of the present invention.
  • the ON / OFF of each of the own system FLT signal and the other system FLT signal is associated with the ON / OFF of the ACT signal depending on the combination of the ACT operation patterns 0 to 15.
  • FIG. 8 is a diagram illustrating an example of a correspondence relationship between the operating state and the ACT operation pattern according to the second embodiment of the present invention.
  • the CPU 213 can also record any one of “INIT” to “forced SBY” among the operation states shown in FIG. 5 in the pattern 217 as a switching pattern.
  • the combination of FIG. 7 becomes enormous, and the circuit scale of State Machine 218 increases.
  • the ACT signal operation may be set to the same pattern as a result of the determination based on the failure information of the own system and the other system. Therefore, as shown in FIG. 8, the correspondence between seven operating states and four ACT operation patterns is defined, and FIG. 7 is defined based on this.
  • the CPU 213 determines an ACT operation pattern based on the association in FIG. 8 from the operating state after the switching. Then, the CPU 213 records the determined ACT operation pattern on the Pattern 217. Thereby, the circuit scale of State Machine 218 can be suppressed. Further, since the output of the ACT line can be determined only by the fault information of the own system and the other system as the FPGA processing, the processing becomes high speed.
  • the association in FIG. 8 is not limited to this. For example, these associations can be updated by changing the settings of the FPGAs 212 and 222.
  • the operation state is when the device control card 21 is “ACT” and the device control card 22 is “SBY”, and when the device control card 21 has failed and the device control card 22 has not failed, the FPGA 212.
  • the CPU 213 inputs the ACT signal SIG13 from the State Machine 218, the ACT signal SIG23 from the device control card 22, the own system FLT signal SIG11, and the other system FLT signal SIG12.
  • the CPU 213 analyzes the failure contents of the self-system and the other system and determines whether or not it is necessary to switch the operating state comprehensively.
  • the device control card 22 inputs the power OFF signal SIG14, the removal signal SIG15, the own system FLT signal SIG11, and the ACT signal SIG13 from the device control card 21 as other systems, and the power control OFF signal SIG24 to the device control card 21.
  • the extraction signal SIG25, the Fail signal SIG21, and the ACT signal SIG23 are output.
  • the device control card 22 receives the power-off signal SIG14 and the removal signal SIG15 from the device control card 21 as the power-off signal SIG26 and removal signal SIG27 of another system.
  • FIG. 9 is a sequence diagram showing the flow of the active system switching process when a failure is detected according to the second embodiment of the present invention.
  • FIGS. 11 to 16 are referred to as appropriate.
  • FIGS. 11 to 16 are diagrams showing examples of the active system switching operation when a failure is detected according to the second embodiment of the present invention.
  • the device control card 21 is in the operating state “ACT” and the device control card 22 is in the operating state “SBY”. Therefore, in FIG. 11, the CPU 213 is in the operating state (hereinafter referred to as “mode”) m1 is “ACT”, and the FPGA 212 is in the ACT operation pattern (hereinafter referred to as “pattern”) p1 “0xB”. I recognize that there is.
  • the CPU 223 recognizes that the mode m2 is “SBY” and the FPGA 222 recognizes the pattern p2 “0x2”.
  • the selector 201 in the interface card 20 selects the main signal bus 231 because the ACT signal from the device control card 21 is “ON”. Then, communication relay processing is performed in the device control card 21, and the CPU 213 holds the communication state CS. At this time, it is assumed that a part of the device control card 21 has failed.
  • the FPGA 212 detects a failure in the device control card 21 (S201, FIG. 11).
  • FIG. 10 is a flowchart showing the flow of the failure analysis process according to the second embodiment of the present invention. Here, the CPU 213 will be described.
  • the CPU 213 confirms detailed information on the own system failure (S301). Further, the CPU 213 confirms the detailed information of the other system failure (S302). For example, the CPU 213 reads the detailed information on the own system failure and the other system failure written in the register in the device control card 21 and determines the location, content, degree, and the like of the failure. Note that the faults of other systems are appropriately notified of the fault contents from the device control card 22 via the Ethernet 25 or the like, and are recorded.
  • the CPU 213 determines whether or not to switch the operating state (S303).
  • the operating state of the device control card 21 is “ACT” of the active system, it is determined whether or not to switch to the standby system. For example, based on steps S301 and S302, if the device control card 21 cannot continue the communication service from the failure of the own system and no other system failure occurs, the CPU 213 determines that the device control card It is determined that the operation state 21 is switched to the standby system.
  • the CPU 213 determines whether or not the device control card 21 is a communication state takeover source (S304).
  • the device control card 21 is an active system, it is determined that the device control card 21 is the takeover source, and the CPU 213 determines the operating state of the device control card 21 to be “SBY-FLT” (S305).
  • step S304 it is determined in step S304 that it is not the takeover source, and the operating state of the device control card 22 is determined to be “forced ACT” (S306).
  • CPU213 complete finishes a process.
  • a failure occurs in the device control card 21 that is an ACT from a state in which the device control card 22 that is originally an SBY has fallen into a failure state (transition to SBY-FLT)
  • both systems fail.
  • the operation of the FPGA 212 in the ACT operation pattern "11 (0xB)"
  • the operating state of the device control card 21 may be determined as “ACT-FLT”, and transition may be made.
  • the CPU 223 transits to the operating state “compulsory ACT” determined in step S209 (S210, FIG. 14). Specifically, the CPU 223 records “forced ACT” in a register in the FPGA 222, and the FPGA 222 recognizes that the pattern is p2 “0xF”. Thereafter, the CPU 223 sends a transition completion notification to the CPU 213 (S211, FIG. 14). Then, the CPU 213 makes a transition to the operating state “SBY-FLT” determined in step S208 (S212, FIG. 14). Specifically, the CPU 213 records “SBY-FLT” in a register in the FPGA 212, and the FPGA 212 recognizes that the pattern is p1 “0x0”.
  • the CPU 213 transfers the communication state CS to the CPU 223 (S213, FIG. 15). Then, the CPU 223 sets the transferred communication state CS in the device control card 22 (S214). Thereafter, the CPU 223 changes the operating state of the device control card 22 to “ACT” (S215, FIG. 16). Specifically, the CPU 223 records “ACT” in the register in the FPGA 222, and the FPGA 222 recognizes that the pattern is p2 “0xB”.
  • the present invention is useful as a wireless communication device in which a relay device relays and transmits a signal between these communication devices when the communication device on the transmission side and the communication device on the reception side cannot communicate directly.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

　第１の伝送制御回路は、第１の基板の稼働状態が稼働系のときに第１の基板の障害を検出した場合、第１の伝送路の使用可否をＩＦ部に対して指示し、かつ、第２の伝送制御回路及び第１の通信状態制御部へ障害を検出した旨を通知し、第２の伝送制御回路は、第１の伝送制御回路からの通知に応じて、第２の伝送路の使用可否をＩＦ部に対して指示し、第１の通信状態制御部は、第１の伝送制御回路からの通知に応じて、第１の基板の稼働状態を待機系に切り替えるか否かを判定し、当該第１の基板の稼働状態を待機系に切り替えると判定した場合、第２の通信状態制御部に対して、第１の伝送路を経由した通信データの通信状態の引き継ぎを開始する通信中継装置。これにより、時分割多重方式及びオールパケットネットワークの通信中継を行う通信中継装置における切替え制御を、切替えの速さを維持しつつ、通信状態の正確な引き継ぎを実現することができる。

Description

通信中継装置、稼働系切替方法及び通信中継制御基板
　本発明は、通信中継装置、稼働系切替方法及び通信中継制御基板に関し、特に、複数の制御基板が冗長化して装着された通信中継装置、稼働系切替方法及び通信中継制御基板に関する。
　特許文献１には、ＳＯＮＥＴ／ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｏｐｔｉｃａｌ　ＮＥＴｗｏｒｋ　／　Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｉｇｉｔａｌ　Ｈｉｅｒａｒｃｈｙ）網からなる回線の冗長システムに関する技術が開示されている。特許文献１にかかる冗長システムは、受信側ＩＮＦの障害検出部が受信側のラインにおける各パスの障害監視を行い、それらの監視結果を切替え判断部へ通知する。そして、切替え判断部が通知に応じて経路の選択を行い、送信側ＩＮＦへ通知を行う。
特開２００４－３２８６８７号公報
　特許文献１は、通信中継装置当たりに切替え判断部が１つであったため、切替え判断部自体の冗長化という改善の余地があった。そして、近年では、有線又は無線の通信中継装置において、時分割多重方式のみならず、オールパケットネットワークにも対応させるニーズがある。
　しかしながら、特許文献１のような通信中継装置においては、上記ニーズを満たしつつ装置内部の制御部を冗長化することが困難であるという問題点があった。
　ここで、時分割多重方式の通信の切替えについては、一般に、５０ｍｓ以内に完了することを目標とすることが多い。そこで、例えば、ＴＤＭ（Ｔｉｍｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ）のスイッチ回路（以下、「ＴＤＭＳＷ」と呼ぶ。）と障害を監視し、障害時にＴＤＭＳＷの切替えを行うハードウェア回路とを一体化した基板を用いることが考えられる。そして、当該基板を冗長化し、一方のＴＤＭＳＷに障害が発生した場合に他方のＴＤＭＳＷへ上記ハードウェア回路により切り替えさせることで、５０ｍｓ以内の切替えが達成できると思われる。
　しかしながら、オールパケットネットワークにおける切替えについては、通信のステータスやプロトコルの引き継ぎが必要となるため、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）といった制御装置の切替えも必要となる。ここで、障害時の通信のステータスやプロトコルには様々なケースが存在し、ケースに応じて引き継ぐ情報も異なる。そのため、上述したような切替え専用のハードウェア回路のみでは、このような引き継ぎができず、切替え後に通信が継続できないか、または、不正確な通信状態となってしまう。よって、切替え専用のハードウェア回路を冗長化するのみでは、オールパケットネットワークにおける切替えが実現できない。逆に、単純にＣＰＵを冗長化し、ＣＰＵのみによる切替えを行うだけでは、時分割多重方式の通信の切替えに時間を要してしまい、５０ｍｓ以内の切替えを達成することはできない。
　本発明は、このような問題点を解決するためになされたものであり、時分割多重方式及びオールパケットネットワークの通信中継を行う通信中継装置における切替え制御を、切替えの速さを維持しつつ、通信状態の正確な引き継ぎを実現するための通信中継装置、稼働系切替方法及び通信中継制御基板を提供することを目的とする。
　本発明の第１の態様にかかる通信中継装置は、
　外部と通信データを送受信するＩＦ部と、
　前記ＩＦ部と第１の伝送路で接続され、前記ＩＦ部における前記第１の伝送路の使用を制御する第１の伝送制御回路と、前記第１の伝送路を経由した前記通信データの通信状態を管理する第１の通信状態制御部と、を有する第１の基板と、
　前記ＩＦ部と第２の伝送路で接続され、前記ＩＦ部における前記第２の伝送路の使用を制御する第２の伝送制御回路と、前記第２の伝送路を経由した前記通信データの通信状態を管理する第２の通信状態制御部と、を有し、前記第１の基板と冗長化された第２の基板と、を備え、
　前記第１の伝送制御回路は、
　前記第１の基板の稼働状態が稼働系のときに前記第１の基板の障害を検出した場合、前記第１の伝送路の使用可否を前記ＩＦ部に対して指示し、かつ、前記第２の伝送制御回路及び前記第１の通信状態制御部へ前記障害を検出した旨を通知し、
　前記第２の伝送制御回路は、
　前記第１の伝送制御回路からの通知に応じて、前記第２の伝送路の使用可否を前記ＩＦ部に対して指示し、
　前記第１の通信状態制御部は、
　前記第１の伝送制御回路からの通知に応じて、前記第１の基板の稼働状態を待機系に切り替えるか否かを判定し、
　当該第１の基板の稼働状態を待機系に切り替えると判定した場合、前記第２の通信状態制御部に対して、前記第１の伝送路を経由した前記通信データの通信状態の引き継ぎを開始する。
　本発明の第２の態様にかかる稼働系切替方法は、
　外部と通信データを送受信するＩＦ部と、
　前記ＩＦ部と第１の伝送路で接続され、前記ＩＦ部における前記第１の伝送路の使用を制御する第１の伝送制御回路と、前記第１の伝送路を経由した前記通信データの通信状態を管理する第１の通信状態制御部と、を有する第１の基板と、
　前記ＩＦ部と第２の伝送路で接続され、前記ＩＦ部における前記第２の伝送路の使用を制御する第２の伝送制御回路と、前記第２の伝送路を経由した前記通信データの通信状態を管理する第２の通信状態制御部と、を有し、前記第１の基板と冗長化された第２の基板と、を備える通信中継装置を用いた稼働系切替方法であって、
　前記第１の伝送制御回路が、
　前記第１の基板の稼働状態が稼働系のときに前記第１の基板の障害を検出した場合、前記第１の伝送路の使用可否を前記ＩＦ部に対して指示し、かつ、前記第２の伝送制御回路及び前記第１の通信状態制御部へ前記障害を検出した旨を通知し、
　前記第２の伝送制御回路が、
　前記第１の伝送制御回路からの通知に応じて、前記第２の伝送路の使用可否を前記ＩＦ部に対して指示し、
　前記第１の通信状態制御部が、
　前記第１の伝送制御回路からの通知に応じて、前記第１の基板の稼働状態を待機系に切り替えるか否かを判定し、
　当該第１の基板の稼働状態を待機系に切り替えると判定した場合、前記第２の通信状態制御部に対して、前記第１の伝送路を経由した前記通信データの通信状態の引き継ぎを開始する。
　本発明の第３の態様にかかる通信中継制御基板は、
　外部と通信データを送受信するＩＦ部と第１の伝送路で接続され、
　前記ＩＦ部における前記第１の伝送路の使用を制御する第１の伝送制御回路と、
　前記第１の伝送路を経由した前記通信データの通信状態を管理する第１の通信状態制御部と、
　を有し、
　前記ＩＦ部と第２の伝送路で接続された他の基板と冗長化され、
　前記第１の伝送制御回路は、
　自己の稼働状態が稼働系のときに自己の障害を検出した場合、前記第１の伝送路の使用可否を前記ＩＦ部に対して指示し、
　前記他の基板へ前記障害を検出した旨を通知して、前記第２の伝送路の使用可否を前記ＩＦ部に対して指示させ、
　前記第１の通信状態制御部へ前記障害を検出した旨を通知し、
　前記第１の通信状態制御部は、
　前記第１の伝送制御回路からの通知に応じて、自己の稼働状態を待機系に切り替えるか否かを判定し、
　自己の稼働状態を待機系に切り替えると判定した場合、前記他の基板に対して、前記第１の伝送路を経由した前記通信データの通信状態の引き継ぎを開始する。
　本発明により、時分割多重方式及びオールパケットネットワークの通信中継を行う通信中継装置における切替え制御を、切替えの速さを維持しつつ、通信状態の正確な引き継ぎを実現するための通信中継装置、稼働系切替方法及び通信中継制御基板を提供することができる。
本発明の実施の形態１にかかる通信中継装置の構成を示すブロック図である。 本発明の実施の形態１にかかる障害検出時の稼働系切替処理の流れを示すシーケンス図である。 本発明の実施の形態２にかかる通信中継装置の概要を示すブロック図である。 本発明の実施の形態２にかかる通信中継装置の主要な構成を示すブロック図である。 本発明の実施の形態２にかかる装置制御カードの稼働状態の例を示す図である。 本発明の実施の形態２にかかる装置制御カードの主要な構成を示すブロック図である。 本発明の実施の形態２にかかるＡＣＴ信号の判定ルールの例を示す図である。 本発明の実施の形態２にかかる稼働状態とＡＣＴ操作パターンの対応関係の例を示す図である。 本発明の実施の形態２にかかる障害検出時の稼働系切替処理の流れを示すシーケンス図である。 本発明の実施の形態２にかかる障害解析処理の流れを示すフローチャートである。 本発明の実施の形態２にかかる障害検出時の稼働系切替動作の例（１／６）を示す図である。 本発明の実施の形態２にかかる障害検出時の稼働系切替動作の例（２／６）を示す図である。 本発明の実施の形態２にかかる障害検出時の稼働系切替動作の例（３／６）を示す図である。 本発明の実施の形態２にかかる障害検出時の稼働系切替動作の例（４／６）を示す図である。 本発明の実施の形態２にかかる障害検出時の稼働系切替動作の例（５／６）を示す図である。 本発明の実施の形態２にかかる障害検出時の稼働系切替動作の例（６／６）を示す図である。
　以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。
＜発明の実施の形態１＞
　図１は、本発明の実施の形態１にかかる通信中継装置１の構成を示すブロック図である。通信中継装置１は、外部の複数の通信基地局や通信端末との間でやり取りされる通信データ１４の中継を行う装置である。例えば、マイクロ波通信システム（例えば、携帯電話基地局を結ぶ通信システム装置）である。尚、当該マイクロ波通信システムは、光マイクロ波通信、無線通信等をサポートするものも多い。
　通信中継装置１は、少なくともＩＦ部１０と、第１の基板１１と、第２の基板１２とを備える。尚、通信中継装置１は、これら以外にも上記通信を中継するために必要な構成を有し、それらについては一般的なものであるため、図示及び説明を省略するものとする。
　ＩＦ部１０は、外部と通信データ１４を送受信する。通信データ１４は、外部の複数の通信基地局や通信端末との間でやり取りされるデータである。第１の基板１１は、ＩＦ部１０と第１の伝送路１３１で接続された基板である。また、第２の基板１２は、ＩＦ部１０と第２の伝送路１３２で接続された基板である。第１の伝送路１３１及び第２の伝送路１３２は、いずれも通信データ１４を伝送するためのバスである。
　第１の基板１１及び第２の基板１２は、いずれも単独で、通信中継装置１における通信データ１４の中継処理を制御する機能を有する制御基板である。そして、第１の基板１１及び第２の基板１２は、通信中継装置１において冗長化して装着されており、通常は、一方の基板の稼働状態を稼働系、他方の基板の稼働状態を待機系として動作するものである。また、通信中継装置１に装着される制御基板は２つに限定されず、３以上であってもよい。
　第１の基板１１は、第１の伝送制御回路１１１と、第１の通信状態制御部１１２とを備える。第１の伝送制御回路１１１は、ＩＦ部１０における第１の伝送路１３１の使用を制御する半導体集積回路である。第１の伝送制御回路１１１は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）により実現することができる。また、第１の伝送制御回路１１１は、例えば、時分割多重方式の通信におけるパスのクロスコネクトや切替えを制御するものである。第１の通信状態制御部１１２は、第１の伝送路１３１を経由した通信データ１４の通信状態を管理する。通信状態とは例えば、オールパケットネットワークにおいてのＥｈｔｅｒ　ＯＡＭ（Ｏｐｅｒａｔｉｏｎ　Ａｄｍｉｎｉｓｔｒａｔｉｏｎ　ａｎｄ　Ｍａｉｎｔｅｎａｎｃｅ）における障害・保守情報や、ＳＴＰ（Ｓｐａｎｎｉｎｇ　Ｔｒｅｅ　Ｐｒｏｔｏｃｏｌ）などのプロテクション機能におけるコントロールフレーム（ＳＴＰの場合はＢＰＤＵフレームと呼ばれる）の通信状態・情報等である。第１の通信状態制御部１１２は、例えば、通信中継の制御処理が実装されたコンピュータプログラムであるＦＷ（ＦｉｒｍＷａｒｅ）をＣＰＵが読み込み実行することより実現することができる。
　第２の基板１２は、第２の伝送制御回路１２１と、第２の通信状態制御部１２２とを備える。第２の伝送制御回路１２１は、ＩＦ部１０における第２の伝送路１３２の使用を制御する。第２の通信状態制御部１２２は、第２の伝送路１３２を経由した通信データ１４の通信状態を管理する。その他は、第１の基板１１と同等である。
　以上のことから、ＩＦ部１０は、第１の基板１１が稼働系である場合には、第１の伝送路１３１を介して通信データ１４を第１の基板１１との間で伝送し、第２の基板１２が稼働系である場合には、第２の伝送路１３２を介して通信データ１４を第２の基板１２との間で伝送する。
　図２は、本発明の実施の形態１にかかる障害検出時の稼働系切替処理の流れを示すシーケンス図である。尚、ここでは、第１の基板１１の稼働状態が稼働系であり、第２の基板１２の稼働状態が待機系であるものとする。但し、第１の基板１１及び第２の基板１２の稼働状態が反対であっても同様に動作することとなる。
　まず、第１の伝送制御回路１１１は、第１の基板１１内の障害を検出する（Ｓ１１）。次に、第１の伝送制御回路１１１は、第１の伝送路１３１の使用可否をＩＦ部１０に対して指示する（Ｓ１２）。通常は、第１の基板１１内の障害により通信中継装置１が通信中継を継続できなくなるため、第１の伝送制御回路１１１は、第１の伝送路１３１を使用不可としてＩＦ部１０に対して指示する。これにより、通信データ１４が正常に処理できない可能性の高い第１の基板１１へ通信データ１４が第１の伝送路１３１を介して伝送されることを、ハードウェア回路である第１の伝送制御回路１１１が障害検出後即時に停止することができる。
　また、第１の伝送制御回路１１１は、ステップＳ１２と併せて、第２の伝送制御回路１２１及び第１の通信状態制御部１１２へ障害を検出した旨を通知する（Ｓ１３及びＳ１４）。
　そして、第２の伝送制御回路１２１は、第１の伝送制御回路１１１からの通知に応じて、第２の伝送路１３２の使用可否をＩＦ部１０に対して指示する（Ｓ１５）。上述のように通常は、ステップＳ１２により第１の伝送路１３１が使用不可とされているため、第２の伝送制御回路１２１は、第２の伝送路１３２を使用可としてＩＦ部１０に対して指示する。これにより、第１の伝送制御回路１１１による第１の伝送路１３１の使用不可の指示後に、ハードウェア回路である第２の伝送制御回路１２１が速やかに第２の伝送路１３２の使用を許可するため、ＩＦ部１０は、第１の伝送路１３１から第２の伝送路１３２へ伝送路を切り替えることができる。そのため、障害発生前まで第１の基板１１において受け付けていた通信データ１４について、待機系である第２の基板１２を用いて継続して受け付けることができる。よって、例えば、第１の基板１１及び第２の基板１２においてＴＤＭＳＷが冗長化されている場合に、これらをハードウェア回路により切り替えができる。それ故、時分割多重方式の通信の切替えを５０ｍｓ以内に実現することも可能となる。
　また、第１の通信状態制御部１１２は、第１の伝送制御回路１１１からの通知に応じて、第１の基板１１の稼働状態を待機系に切り替えるか否かを判定する（Ｓ１６）。例えば、第１の通信状態制御部１１２は、障害検出前から処理を開始している通信の状態やプロトコル内容等に基づいて切り替えるか否かを判定する。そして、第１の通信状態制御部１１２は、第１の基板１１の稼働状態を待機系に切り替えると判定した場合、第２の通信状態制御部１２２に対して、第１の伝送路１３１を経由した通信データ１４の通信状態の引き継ぎを開始する（Ｓ１７）。その後、第２の通信状態制御部１２２は、引き継ぎが完了した後に、第２の基板１２の稼働状態を稼働系に遷移させる。また、第１の通信状態制御部１１２は、遅くとも第２の基板１２の稼働状態が稼働系に遷移する前までに、第１の基板１１の稼働状態を待機系に遷移させる。これにより、第１の基板１１における障害発生後に、通信状態の引き継ぎを伴う正確な稼働系の切替えを実現することができる。よって、例えば、第１の基板１１及び第２の基板１２においてＬ２ＳＷが冗長化されている場合に、これらをファームウェアに基づく制御により切り替えができる。それ故、オールパケットネットワークにおける切替えを正確に行うことができる。
　一般に、通信状態の引き継ぎ処理は、制御装置におけるファームウェアの実行となるため、ハードウェア回路に比べて処理に時間が要する。そのため、仮に、通信状態の引き継ぎの完了後に伝送路の切替えを行った場合、障害検出後から引き継ぎ完了までの間に、ＩＦ部１０からは第１の伝送路１３１を介して障害のある第１の基板１１に対して継続して通信データ１４が伝送される。そのため、その間の伝送データが欠如するか、正しく処理されないことがあり得る。よって、ＩＦ部１０から外部に対して再送要求などが発生し、通信中継の遅延が起こり得る。
　そこで、本発明の実施の形態１では、障害発生前から継続している通信データ１４については、取り急ぎ伝送路を第２の伝送路１３２に切り替えることで、障害のない待機系である第２の基板１２において継続して受け付けて、少なくとも保持することができる。その後、通信状態が正しく引き継がれた後に、第２の通信状態制御部１２２により切替え後に保持された通信データ１４についてまとめて処理を再開することで、通信中継の遅れを最小限に抑えることができる。
　つまり、本発明の実施の形態１では、ハードウェア回路による伝送路の切替えを最優先して行うため、第１の基板１１で行われていた通信データ１４の伝送を早期に再開し、最低限の通信中継を維持することができる。そして、その間に、ファームウェアに基づく制御による通信状態の引き継ぎを実施することにより、稼働系の切替え後に通信中継を正確に継続することができる。
　以上のことから、本発明の実施の形態１により、時分割多重方式及びオールパケットネットワークの通信中継を行う通信中継装置における切替え制御を、切替えの速さを維持しつつ、通信状態の正確な引き継ぎを実現することができる。
＜発明の実施の形態２＞
　図３は、本発明の実施の形態２にかかる通信中継装置２の概要を示すブロック図である。通信中継装置２は、例えば、図３に示すような筐体に複数のスロットが設けられ、それぞれに所定のサイズ及び入出力インタフェースを備えた基板であるカードが着脱可能である。図３では、通信中継装置２に複数のインタフェースカード２０、装置制御カード２１及び２２並びに補助カード２３等が装着されていることを示す。尚、装置制御カードは３枚以上であってもよい。また、装置制御カード２１には、例として、ＣＰＵ２１２、ＴＤＭ　Ｓｗｉｔｃｈ２１０１及びＰａｃｋｅｔ　Ｓｗｉｔｃｈ２１０２等が備えられているものとする。
　図４は、本発明の実施の形態２にかかる通信中継装置２の主要な構成を示すブロック図である。通信中継装置２は、時分割多重方式及びオールパケットネットワークの通信中継を行う装置である。通信中継装置２は、インタフェースカード２０と、装置制御カード２１及び２２と、補助カード（ＴＥＲＭｉｎａｌ）２３とを備える。尚、その他通信中継装置に必要な構成のうち一般的なものについては図示及び説明を省略する。
　補助カード２３は、通信中継装置１と接続可能なＮＭＳ（Ｎｅｔｗｏｒｋ　Ｍａｎａｇｅｍｅｎｔ　Ｓｙｓｔｅｍ）や、その他外部装置とのＤＣＮ（Ｄａｔａ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｎｅｔｗｏｒｋ）としての通信を行うためのインタフェースを具備する。そして、補助カード２３は、装置制御カード２１及び２２のそれぞれと接続されている。
　インタフェースカード２０と装置制御カード２１とは、主信号バス２３１及び制御バス２３２により接続されている。また、インタフェースカード２０と装置制御カード２２とは、制御バス２３３及び主信号バス２３４により接続されている。ここで、主信号バス２３１及び２３４は、図１の第１の伝送路１３１及び第２の伝送路１３２の一実施例であり、通信中継装置２が中継を行う通信データを主信号として伝送するための伝送路である。また、主信号に時分割多重方式及びオールパケットネットワークのデータがある場合、主信号バス２３１及び２３４は、時分割多重方式とオールパケットネットワークとで各２本の伝送路を備えていても良い。そして、制御バス２３２及び２３３は、装置制御カード２１及び２２からの各種制御信号を伝送するための伝送路である。
　インタフェースカード２０は、図１のＩＦ部１０の一実施例であり、セレクタ２０１及びＡＣＴ信号検出部２０２を備える。セレクタ２０１は、主信号バス２３１により装置制御カード２１の主信号伝送部２１１と接続されている。また、セレクタ２０１は、主信号バス２３４を介して装置制御カード２２の主信号伝送部２２１と接続されている。ＡＣＴ信号検出部２０２は、制御バス２３２を介して装置制御カード２１のＦＰＧＡ２１２と接続されている。また、ＡＣＴ信号検出部２０２は、制御バス２３３を介して装置制御カード２２のＦＰＧＡ２２２と接続されている。
　ＡＣＴ信号検出部２０２は、制御バス２３２を介して主信号バス２３１の使用可否を示す制御信号（ＡＣＴ信号）を受け付け、制御バス２３３を介して主信号バス２３４の使用可否を示す制御信号（ＡＣＴ信号）を受け付ける。そして、セレクタ２０１は、ＡＣＴ信号検出部２０２が受け付けた制御信号に基づいて、主信号バス２３１及び２３４のいずれかを選択して通信データを伝送する。
　装置制御カード２１は、図１の第１の基板１１の一実施例である。装置制御カード２１は、主信号伝送部２１１と、ＦＰＧＡ２１２と、ＣＰＵ２１３とを備える。主信号伝送部２１１は、主信号バス２３１を介してインタフェースカード２０との間で主信号の伝送を行う伝送回路である。主信号伝送部２１１は、例えば、時分割多重方式の通信データの伝送を行うＴＤＭＳＷと、オールパケットネットワークの通信データの伝送を行うＬ２ＳＷとを含むものであってもよい。
　ＦＰＧＡ２１２は、図１の第１の伝送制御回路１１１の一実施例である。ＦＰＧＡ２１２は、制御バス２３２を介してインタフェースカード２０との間で制御信号の伝送を行う回路である。ＣＰＵ２１３は、図１の第１の通信状態制御部１１２の一実施例である。ＣＰＵ２１３は、上述したＦＷを読み込み実行することより通信中継の制御処理を行う。
　装置制御カード２２は、図１の第２の基板１２の一実施例である。装置制御カード２２は、主信号伝送部２２１と、ＦＰＧＡ２２２と、ＣＰＵ２２３とを備える。ＦＰＧＡ２２２は、図１の第２の伝送制御回路１２１の一実施例である。ＣＰＵ２２３は、図１の第２の通信状態制御部１２２の一実施例である。そして、主信号伝送部２２１、ＦＰＧＡ２２２及びＣＰＵ２２３は、それぞれ、主信号伝送部２１１、ＦＰＧＡ２１２及びＣＰＵ２１３と同等の機能を有する。
　また、装置制御カード２１及び２２は、ＤＣ線２４及びＥｔｈｅｒｎｅｔ（登録商標）２５により接続されている。このため、ＦＰＧＡ２１２及び２２２は、ＤＣ線２４を介して各種制御信号の送受信を行う。また、ＣＰＵ２１３及び２２３は、Ｅｔｈｅｒｎｅｔ２５を介して通信状態等の送受信を行う。
　ここで、本発明の実施の形態２における特徴と効果を以下に挙げる。まず、ＦＰＧＡ２１２は、装置制御カード２１の稼働状態が稼働系のときに装置制御カード２１の障害を検出した場合、主信号バス２３１の使用可否をインタフェースカード２０に対して指示し、かつ、ＦＰＧＡ２２２及びＣＰＵ２１３へ障害を検出した旨を通知する。そして、ＦＰＧＡ２２２は、ＦＰＧＡ２１２からの通知に応じて、主信号バス２３４の使用可否をインタフェースカード２０に対して指示する。また、ＣＰＵ２１３は、ＦＰＧＡ２１２からの通知に応じて、装置制御カード２１の稼働状態を待機系に切り替えるか否かを判定し、待機系に切り替えると判定した場合、ＣＰＵ２２３に対して、主信号バス２３１を経由した通信データの通信状態の引き継ぎを開始する。これにより、実施形態１と同様の効果を奏することができる。
　また、ＦＰＧＡ２２２は装置制御カード２２の障害有無をＦＰＧＡ２１２に対して通知する。そして、ＦＰＧＡ２１２は、装置制御カード２１の稼働状態が稼働系のときに装置制御カード２１の障害を検出した場合、装置制御カード２２の障害有無に基づいて主信号バス２３１の使用可否を判定し、当該判定結果に基づいてインタフェースカード２０に対して指示する。このように、稼働系及び待機系の障害を考慮してハードウェア回路における切替え判定を行うことで、両系が障害である場合にも対応できる。例えば、両系が障害である場合には即時に切り替えても切替え先の基板でも通信中継が継続できない恐れがある。そのため、この場合には、無理にハードウェア回路で切り替えることなく、後続のＣＰＵ側でより詳細な解析を通じて切替えの判定することで、不要な切替えを回避することもできる。
　さらに、ＣＰＵ２１３は、装置制御カード２１の稼働状態を切替えた場合に当該切替え後の稼働状態に基づきＦＰＧＡ２１２が主信号バス２３１の使用可否を切り替えるための切替パターンを決定し、当該決定した切替パターンをＦＰＧＡ２１２に設定する。そして、ＦＰＧＡ２１２は、装置制御カード２１の障害を検出した場合又はＦＰＧＡ２２２から障害を検出した旨の通知を受け付けた場合、ＣＰＵ２１３により設定された切替パターンと、装置制御カード２１の障害有無と、ＦＰＧＡ２２２から通知された装置制御カード２２の障害有無との組合せからから主信号バス２３１の使用可否を特定し、当該特定結果についてインタフェースカード２０に対して指示する。これにより、ＦＰＧＡ２１２は、２つの障害情報のみで自律的に判定して主信号バス２３１の切替えをするため、高速に処理する事ができる。
　また、ＣＰＵ２１３は、ＦＰＧＡ２１２が検出できない装置制御カード２１の障害を検出した場合、装置制御カード２１の障害を検出した旨をＦＰＧＡ２１２へ通知する。そして、ＦＰＧＡ２１２は、ＣＰＵ２１３からの通知を受け付けた場合に、装置制御カード２１の障害として検出する。これにより、ハードウェア回路単体で検出できない障害であっても、ＦＷが検出することで、同様に稼働状態の切替えを行うことができる。つまり、ＦＷが総合的に判断することができる。
　さらに、ＦＰＧＡ２２２は、ＦＰＧＡ２１２からの通知に応じて、装置制御カード２１が障害である旨をＣＰＵ２２３に対してさらに通知する。このとき、ＣＰＵ２２３は、ＦＰＧＡ２２２からの通知に応じて、装置制御カード２２の稼働状態を切替え不可の状態（強制的に稼働状態に固定させる）に遷移させ、その旨をＣＰＵ２１３へ通知する。そして、ＣＰＵ２１３は、ＣＰＵ２２３からの通知に応じて、主信号バス２３１を経由した通信データの通信状態をＣＰＵ２２３へ転送する。その後、ＣＰＵ２２３は、ＣＰＵ２１３から転送された通信状態を設定し終えた後に、装置制御カード２２の稼働状態を稼働系に切り替える。これにより、稼働系の障害の直後に待機系で障害が誤認識されてしまうような二重障害による切り戻しを防ぎ、稼働状態の切替えを安定して行うことができる。
　図５は、本発明の実施の形態２にかかる装置制御カードの稼働状態の例を示す図である。図５には、稼働状態の例として、"ＵＮＭＯＵＮＴ"、"ＩＮＩＴ"、"ＡＣＴ"、"ＳＢＹ（ＳｔａｎｄＢＹ）"、"ＡＣＴ－ＦＬＴ（ＦａｕＬＴ）"、"ＳＢＹ－ＦＬＴ"及び"ＯＯＳ（Ｏｕｔ　Ｏｆ　Ｓｅｒｖｉｃｅ）"の７つを示す。また切り替え途中に一時的に遷移する状態として"強制ＡＣＴ"、"強制ＳＢＹ"という稼働状態も内部的に用いる場合がある。尚、稼働状態の例は、これに限定されない。
　図６は、本発明の実施の形態２にかかる装置制御カードの主要な構成を示すブロック図である。図６では、装置制御カード２１の内部構成を中心に、その他の構成は関連箇所のみについて示している。
　装置制御カード２１は、ＣＰＵ２１３、ＦＷ（ＦｉｒｍＷａｒｅ）検出自系Ｆａｉｌ２１４、ＨＷ（ＨａｒｄＷａｒｅ）検出自系Ｆａｉｌ信号２１５、ＯＲ回路２１６、Ｐａｔｔｅｒｎ２１７、Ｓｔａｔｅ　Ｍａｃｈｉｎｅ２１８、ＯＲ回路２１９等を備える。
　ＦＷ検出自系Ｆａｉｌ２１４は、ハードウェア回路が検出できず、ＦＷにより検出する障害の有無について記録するレジスタである。具体的には、ＣＰＵ２１３が当該レジスタのフラグを更新する。ＨＷ検出自系Ｆａｉｌ信号２１５は、ハードウェア回路が検出する障害の有無を示す信号である。尚、装置制御カード２１内の障害を検出するハードウェア回路は、ＦＰＧＡ２１２に含まれるものとする。ＯＲ回路２１６は、ＦＷ検出自系Ｆａｉｌ２１４のフラグとＨＷ検出自系Ｆａｉｌ信号２１５との論理和を取る回路である。以下、ＯＲ回路２１６の出力信号を自系ＦＬＴ（ＦａｕＬＴ）信号ＳＩＧ１１と呼ぶ。ここでは、自系ＦＬＴ信号ＳＩＧ１１は装置制御カード２１における障害有無を示すこととなる。自系ＦＬＴ信号ＳＩＧ１１は、ＣＰＵ２１３、Ｓｔａｔｅ　Ｍａｃｈｉｎｅ２１８及び装置制御カード２２に対して入力される。尚、装置制御カード２２は、装置制御カード２１からの自系ＦＬＴ信号ＳＩＧ１１を他系のＦａｉl信号ＳＩＧ２８として受け付ける。
　Ｐａｔｔｅｒｎ２１７は、装置制御カード２１における稼働状態に基づき決定される切替パターンを記録するレジスタである。
　ＯＲ回路２１９は、他系である装置制御カード２２の障害に関する複数の信号を入力とし、それらの論理和を他系ＦＬＴ信号ＳＩＧ１２として出力する回路である。ここでは、他系の障害に関する複数の信号として、装置制御カード２２の電源ダウンを示す電源ＯＦＦ信号ＳＩＧ２４、装置制御カード２２が通信中継装置２から抜去されたことを示す抜去信号ＳＩＧ２５、装置制御カード２２の自系ＦＬＴを示すＦａｉｌ信号ＳＩＧ２１を例示している。尚、他系の障害に関する信号は、これに限定されない。
　Ｓｔａｔｅ　Ｍａｃｈｉｎｅ２１８は、自系ＦＬＴ信号ＳＩＧ１１、他系ＦＬＴ信号ＳＩＧ１２及びＰａｔｔｅｒｎ２１７に記録された切替パターンに基づいて主信号バス２３１の使用可否を判定し、ＡＣＴ信号ＳＩＧ１３として出力する。ＡＣＴ信号ＳＩＧ１３は、ＣＰＵ２１３、装置制御カード２２、インタフェースカード２０及び補助カード２３へ入力される。尚、装置制御カード２２は、装置制御カード２１からのＡＣＴ信号ＳＩＧ１３を他系のＡＣＴ信号ＳＩＧ２９として受け付ける。ここで、Ｓｔａｔｅ　Ｍａｃｈｉｎｅ２１８は、例えば、図７に示すようなＡＣＴ信号の判定ルールに基づいて、主信号バス２３１の使用可否を判定する。
　図７は、本発明の実施の形態２にかかるＡＣＴ信号の判定ルールの例を示す図である。図７では、自系ＦＬＴ信号及び他系ＦＬＴ信号それぞれのＯＮ／ＯＦＦと、ＡＣＴ操作パターン０～１５との組合せにより、ＡＣＴ信号をＯＮ／ＯＦＦのいずれとするかを対応付けている。
　図８は、本発明の実施の形態２にかかる稼働状態とＡＣＴ操作パターンの対応関係の例を示す図である。ＣＰＵ２１３は、上述した図５に示した稼働状態のうち"ＩＮＩＴ"～"強制ＳＢＹ"の７つのいずれかを切替パターンとしてＰａｔｔｅｒｎ２１７に記録することもできる。しかし、これら全てをＡＣＴ操作パターンとすると図７の組み合わせが膨大となり、Ｓｔａｔｅ　Ｍａｃｈｉｎｅ２１８の回路規模が大きくなる。また、７つの稼働状態の中には、自系及び他系の障害情報による判定の結果、ＡＣＴ信号操作を同じパターンとして良いものもある。そこで、図８に示すように７つの稼働状態と４つのＡＣＴ操作パターンの対応付けを定義し、これに基づいて図７を定義した。そして、ＣＰＵ２１３は、装置制御カード２１の稼働状態を切り替えた後に、当該切替え後の稼働状態から図８の対応付けに基づいてＡＣＴ操作パターンを決定する。そして、ＣＰＵ２１３は、決定したＡＣＴ操作パターンをＰａｔｔｅｒｎ２１７に記録する。これにより、Ｓｔａｔｅ　Ｍａｃｈｉｎｅ２１８の回路規模を抑えることができる。また、ＦＰＧＡの処理として自系及び他系の障害情報だけでＡＣＴ線の出力を判断出来るので、処理が高速となる。尚、図８の対応付けはこれに限定されない。例えば、ＦＰＧＡ２１２及び２２２の設定変更によりこれらの対応付けは更新可能である。
　例えば、稼働状態は装置制御カード２１が"ＡＣＴ"、装置制御カード２２が"ＳＢＹ"の場合であって、装置制御カード２１が故障し、装置制御カード２２は故障していない場合には、ＦＰＧＡ２１２は、ＡＣＴ操作パターン"１１（０ｘＢ）"における自系ＦＬＴ信号ＳＩＧ１１＝ＯＮ、他系ＦＬＴ信号ＳＩＧ１２＝ＯＦＦであるため、ＡＣＴ信号ＳＩＧ１３＝ＯＦＦとなる。一方、ＦＰＧＡ２２２は、ＡＣＴ操作パターン"２（０ｘ２）"における自系ＦＬＴ信号（Ｆａｉｌ信号ＳＩＧ２１）＝ＯＦＦ、他系ＦＬＴ信号（電源ＯＦＦ信号ＳＩＧ２６，抜去信号ＳＩＧ２７及びＦａｉｌ信号ＳＩＧ２８の論理和）＝ＯＮであるため、ＡＣＴ信号ＳＩＧ２３＝ＯＮとなる。
　図６に戻り説明する。ＣＰＵ２１３は、Ｓｔａｔｅ　Ｍａｃｈｉｎｅ２１８からのＡＣＴ信号ＳＩＧ１３、装置制御カード２２からのＡＣＴ信号ＳＩＧ２３、自系ＦＬＴ信号ＳＩＧ１１、他系ＦＬＴ信号ＳＩＧ１２を入力する。特に、ＣＰＵ２１３は、自系ＦＬＴ信号ＳＩＧ１１又は他系ＦＬＴ信号ＳＩＧ１２を受け付けたとき自系及び他系の障害内容を解析して総合的に稼働状態の切替え要否を判定する。
　また、装置制御カード２２は、装置制御カード２１から電源ＯＦＦ信号ＳＩＧ１４、抜去信号ＳＩＧ１５、自系ＦＬＴ信号ＳＩＧ１１、ＡＣＴ信号ＳＩＧ１３を他系として入力し、装置制御カード２１に対して、電源ＯＦＦ信号ＳＩＧ２４、抜去信号ＳＩＧ２５、Ｆａｉｌ信号ＳＩＧ２１、ＡＣＴ信号ＳＩＧ２３を出力する。尚、装置制御カード２２は、装置制御カード２１からの電源ＯＦＦ信号ＳＩＧ１４、抜去信号ＳＩＧ１５を他系の電源ＯＦＦ信号ＳＩＧ２６及び抜去信号ＳＩＧ２７として受け付ける。
　図９は、本発明の実施の形態２にかかる障害検出時の稼働系切替処理の流れを示すシーケンス図である。そして、以下の説明において、図１１～図１６を適宜参照するものとする。図１１～図１６は、本発明の実施の形態２にかかる障害検出時の稼働系切替動作の例を示す図である。ここでは、装置制御カード２１が稼働状態"ＡＣＴ"、装置制御カード２２が稼働状態"ＳＢＹ"であるものとする。そのため、図１１においては、ＣＰＵ２１３は稼働状態（以下、「モード」と呼ぶ。）ｍ１が"ＡＣＴ"であり、ＦＰＧＡ２１２は、ＡＣＴ操作パターン（以下、「パターン」と呼ぶ。）ｐ１"０ｘＢ"であると認識している。また、ＣＰＵ２２３は、モードｍ２が"ＳＢＹ"であり、ＦＰＧＡ２２２は、パターンｐ２"０ｘ２"であると認識している。また、インタフェースカード２０内のセレクタ２０１は、装置制御カード２１からのＡＣＴ信号が"ＯＮ"であるため主信号バス２３１を選択している。そして、装置制御カード２１において通信中継処理が行われており、ＣＰＵ２１３は、通信状態ＣＳを保持している。このとき、装置制御カード２１の一部が故障したものとする。そして、まず、ＦＰＧＡ２１２は、装置制御カード２１内の障害を検出する（Ｓ２０１、図１１）。
　次に、ＦＰＧＡ２１２は、インタフェースカード２０に対してＡＣＴ信号ＳＩＧ１３＝ＯＦＦとして出力する（Ｓ２０２、図１２）。具体的には、ＦＰＧＡ２１２は、自系ＦＬＴＳＩＧ１１＝ＯＮ、他系ＦＬＴＳＩＧ１２＝ＯＦＦ、ＡＣＴ操作パターン"１１（０ｘＢ）"であるため、図７に基づいてＡＣＴ信号ＳＩＧ１３を"ＯＦＦ"と判定する。そして、ＦＰＧＡ２１２は、制御バス２３２を介してインタフェースカード２０に対してＡＣＴ信号ＳＩＧ１３＝ＯＦＦとして出力する。これにより、セレクタ２０１は、直ちに主信号バス２３１の使用を停止する。
　併せて、ＦＰＧＡ２１２は、他系であるＦＰＧＡ２２２に対して障害通知を行う（Ｓ２０３、図１２）。具体的には、ＦＰＧＡ２１２は、ＤＣ線２４を介して自系ＦＬＴ信号ＳＩＧ１１（Ｆａｉl信号）＝ＯＮとして出力する。これにより、装置制御カード２２が装置制御カード２１に障害が発生したことを認識できる。さらに、ＦＰＧＡ２１２は、ＣＰＵ２１３に対して自系障害通知を行う（Ｓ２０４、図１２）。具体的には、ＦＰＧＡ２１２は、自系ＦＬＴ信号ＳＩＧ１１＝ＯＮとしてＣＰＵ２１３へ出力する。
　そして、ＦＰＧＡ２２２は、インタフェースカード２０に対してＡＣＴ信号ＳＩＧ２３＝ＯＮとして出力する（Ｓ２０５、図１３）。具体的には、ＦＰＧＡ２２２は、ＡＣＴ操作パターン"２（０ｘ２）"であるため、この時点では、主信号バス２３４は使用不可とされており、ＡＣＴ信号ＳＩＧ２３が"ＯＦＦ"の状態である。そして、自系ＦＬＴ信号（Ｆａｉｌ信号ＳＩＧ２１）＝ＯＦＦであり、装置制御カード２２にとっての他系である装置制御カード２１からの障害通知により他系ＦＬＴ（Ｆａｉｌ信号ＳＩＧ２８）＝ＯＮであるため、ＡＣＴ信号ＳＩＧ２３を"ＯＮ"と判定する。そして、ＦＰＧＡ２１２は、制御バス２３３を介してインタフェースカード２０に対してＡＣＴ信号ＳＩＧ２３＝ＯＮとして出力する。これにより、セレクタ２０１は、直ちに主信号バス２３４の使用を開始する。つまり、インタフェースカード２０は、伝送路の選択を主信号バス２３１から主信号バス２３４へ切り替える（Ｓ２０７、図１３）。
　併せて、ＦＰＧＡ２２２は、ＣＰＵ２２３に対して他系障害通知を行う（Ｓ２０６、図１３）。具体的には、ＦＰＧＡ２２２は、他系ＦＬＴ信号＝ＯＮとしてＣＰＵ２２３へ出力する。
　その後、ＣＰＵ２１３及び２２３のそれぞれは、障害解析処理を行う（Ｓ２０８及びＳ２０９）。図１０は、本発明の実施の形態２にかかる障害解析処理の流れを示すフローチャートである。ここでは、ＣＰＵ２１３について説明する。
　まず、ＣＰＵ２１３は、自系障害の詳細情報を確認する（Ｓ３０１）。また、ＣＰＵ２１３は、他系障害の詳細情報を確認する（Ｓ３０２）。例えば、ＣＰＵ２１３は、装置制御カード２１内のレジスタに書き込まれた自系障害及び他系障害の詳細情報を読み出し、障害箇所、内容、度合い等を判断する。尚、他系障害については、装置制御カード２２からＥｔｈｅｒｎｅｔ２５等を介して適宜、障害内容について通知されており、それらが記録されている。
　次に、ＣＰＵ２１３は、稼働状態を切り替えるか否かを判定する（Ｓ３０３）。ここでは、装置制御カード２１の稼働状態が稼働系の"ＡＣＴ"であるため、待機系に切り替えるか否かを判定する。例えば、ステップＳ３０１及びＳ３０２に基づき、自系の障害内容から装置制御カード２１がこれ以上通信サービスを継続することができず他系の障害が発生していない場合には、ＣＰＵ２１３は、装置制御カード２１の稼働状態を待機系に切り替えると判定する。
　切り替えると判定した場合、ＣＰＵ２１３は、装置制御カード２１が通信状態の引き継ぎ元であるか否かを判定する（Ｓ３０４）。ここでは、装置制御カード２１が稼働系であるため、引き継ぎ元であると判定し、ＣＰＵ２１３は、装置制御カード２１の稼働状態を"ＳＢＹ－ＦＬＴ"に決定する（Ｓ３０５）。
　また、装置制御カード２２のＣＰＵ２２３の場合、ステップＳ３０４において引き継ぎ元でないと判定し、装置制御カード２２の稼働状態を"強制ＡＣＴ"に決定する（Ｓ３０６）。
　尚、ステップＳ３０３で切替えないと判定した場合、ＣＰＵ２１３は処理を終了する。例えば、元々ＳＢＹである装置制御カード２２にて障害状態に陥った（ＳＢＹ－ＦＬＴに遷移）状態から、ＡＣＴである装置制御カード２１にて障害が発生した場合、両系障害となるが、この場合はＦＰＧＡ２１２の動作としてはＡＣＴ操作パターン"１１（０ｘＢ）"における自系ＦＬＴ信号ＳＩＧ１１＝ＯＮ、他系ＦＬＴ信号ＳＩＧ１２＝ＯＮであるため、ＡＣＴ信号ＳＩＧ１３＝ＯＮのままとなりＣＰＵ２１３としても切り替える必要は無いと判断し、装置制御カード２１の稼働状態を"ＡＣＴ－ＦＬＴ"として決定し、遷移してもよい。
　図９に戻り説明する。ＣＰＵ２２３は、ステップＳ２０９により決定された稼働状態" 強制ＡＣＴ"へ遷移する（Ｓ２１０、図１４）。具体的には、ＣＰＵ２２３は、ＦＰＧＡ２２２内のレジスタに"強制ＡＣＴ"を記録し、ＦＰＧＡ２２２は、パターンｐ２"０ｘＦ"であると認識する。その後、ＣＰＵ２２３は、ＣＰＵ２１３に対して遷移完了通知を行う（Ｓ２１１、図１４）。そして、ＣＰＵ２１３は、ステップＳ２０８により決定された稼働状態"ＳＢＹ－ＦＬＴ"へ遷移する（Ｓ２１２、図１４）。具体的には、ＣＰＵ２１３は、ＦＰＧＡ２１２内のレジスタに"ＳＢＹ－ＦＬＴ"を記録し、ＦＰＧＡ２１２は、パターンｐ１"０ｘ０"であると認識する。
　その後、ＣＰＵ２１３は、ＣＰＵ２２３に対して通信状態ＣＳを転送する（Ｓ２１３、図１５）。そして、ＣＰＵ２２３は、転送された通信状態ＣＳを装置制御カード２２内に設定する（Ｓ２１４）。その後、ＣＰＵ２２３は、装置制御カード２２の稼働状態を"ＡＣＴ"へ遷移する（Ｓ２１５、図１６）。具体的には、ＣＰＵ２２３は、ＦＰＧＡ２２２内のレジスタに"ＡＣＴ"を記録し、ＦＰＧＡ２２２は、パターンｐ２"０ｘＢ"であると認識する。
　このように、装置制御カード２１に障害が発生した場合でもハードウェア回路であるＦＰＧＡ２１２及び２２２により即時にＡＣＴ信号＝ＯＦＦ／ＯＮが切り替わり、セレクタ２０１が切替え後の主信号バス２３４を介して引き続き、通信データを伝送することができる。ＦＰＧＡ２１２及び２２２による切替えは５０ｍｓ以内を実現できるため、通信の遅れを最小限に抑えることができる。また、通信状態ＣＳについてはハードウェア回路による引き継ぎを行うことは現実的ではないため、ＣＰＵ２１３及び２２３間でＥｔｈｅｒｎｅｔ２５を介して正確に行うことができる。そのため、装置制御カード２２に通信状態ＣＳが引き継がれ次第、速やかに通信中継を正確に再開することができる。
　なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
　この出願は、２０１１年１０月２８日に出願された日本出願特願２０１１－２３７９８５を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　本発明は、送信側の通信装置と受信側の通信装置が直接通信できない場合に、これらの通信装置の間で中継装置が信号を中継伝送する無線通信装置として有用である。
　１　通信中継装置
　１０　ＩＦ部
　１１　第１の基板
　１１１　第１の伝送制御回路
　１１２　第１の通信状態制御部
　１２　第２の基板
　１２１　第２の伝送制御回路
　１２２　第２の通信状態制御部
　１３１　第１の伝送路
　１３２　第２の伝送路
　１４　通信データ
　２　通信中継装置
　２０　インタフェースカード
　２０１　セレクタ
　２０２　ＡＣＴ信号検出部
　２１　装置制御カード
　２１０１　ＴＤＭ　Ｓｗｉｔｃｈ
　２１０２　Ｐａｃｋｅｔ　Ｓｗｉｔｃｈ
　２１１　主信号伝送部
　２１２　ＦＰＧＡ
　２１３　ＣＰＵ
　２１４　ＦＷ検出自系Ｆａｉｌ
　２１５　ＨＷ検出自系Ｆａｉｌ信号
　２１６　ＯＲ回路
　２１７　Ｐａｔｔｅｒｎ
　２１８　Ｓｔａｔｅ　Ｍａｃｈｉｎｅ
　２１９　ＯＲ回路
　２２　装置制御カード
　２２１　主信号伝送部
　２２２　ＦＰＧＡ
　２２３　ＣＰＵ
　２３　補助カード
　２３１　主信号バス
　２３２　制御バス
　２３３　制御バス
　２３４　主信号バス
　２４　ＤＣ線
　２５　Ｅｔｈｅｒｎｅｔ
　ｍ１　モード
　ｐ１　パターン
　ｍ２　モード
　ｐ２　パターン
　ＣＳ　通信状態
　ＳＴ０００，ＳＴ００４，ＳＴ００５，ＳＴ０１０，ＳＴ０１２，ＳＴ０１４，ＳＴ０１５，ＳＴ０３０，ＳＴ０３４，ＳＴ０３５，ＳＴ１４０，ＳＴ１５０，ＳＴ１０１，ＳＴ１２１，ＳＴ１４１，ＳＴ１５１，ＳＴ１０３，ＳＴ１４３，ＳＴ１５３　状態
　ＳＩＧ１１　自系ＦＬＴ信号
　ＳＩＧ１２　他系ＦＬＴ信号
　ＳＩＧ１３　ＡＣＴ信号
　ＳＩＧ１４　電源ＯＦＦ信号
　ＳＩＧ１５　抜去信号
　ＳＩＧ２１　Ｆａｉｌ信号
　ＳＩＧ２３　ＡＣＴ信号
　ＳＩＧ２４　電源ＯＦＦ信号
　ＳＩＧ２５　抜去信号
　ＳＩＧ２６　電源ＯＦＦ信号
　ＳＩＧ２７　抜去信号
　ＳＩＧ２８　Ｆａｉｌ信号
　ＳＩＧ２９　ＡＣＴ信号

Claims (14)

  1. 　外部と通信データを送受信するＩＦ部と、
    　前記ＩＦ部と第１の伝送路で接続され、前記ＩＦ部における前記第１の伝送路の使用を制御する第１の伝送制御回路と、前記第１の伝送路を経由した前記通信データの通信状態を管理する第１の通信状態制御部と、を有する第１の基板と、
    　前記ＩＦ部と第２の伝送路で接続され、前記ＩＦ部における前記第２の伝送路の使用を制御する第２の伝送制御回路と、前記第２の伝送路を経由した前記通信データの通信状態を管理する第２の通信状態制御部と、を有し、前記第１の基板と冗長化された第２の基板と、を備え、
    　前記第１の伝送制御回路は、
    　前記第１の基板の稼働状態が稼働系のときに前記第１の基板の障害を検出した場合、前記第１の伝送路の使用可否を前記ＩＦ部に対して指示し、かつ、前記第２の伝送制御回路及び前記第１の通信状態制御部へ前記障害を検出した旨を通知し、
    　前記第２の伝送制御回路は、
    　前記第１の伝送制御回路からの通知に応じて、前記第２の伝送路の使用可否を前記ＩＦ部に対して指示し、
    　前記第１の通信状態制御部は、
    　前記第１の伝送制御回路からの通知に応じて、前記第１の基板の稼働状態を待機系に切り替えるか否かを判定し、
    　当該第１の基板の稼働状態を待機系に切り替えると判定した場合、前記第２の通信状態制御部に対して、前記第１の伝送路を経由した前記通信データの通信状態の引き継ぎを開始する
    通信中継装置。
  2. 　前記第２の伝送制御回路は、
    　前記第２の基板の障害有無を前記第１の伝送制御回路に対して通知し、
    　前記第１の伝送制御回路は、
    　前記第１の基板の稼働状態が稼働系のときに前記第１の基板の障害を検出した場合、前記第２の基板の障害有無に基づいて前記第１の伝送路の使用可否を判定し、
    　当該判定結果に基づいて前記ＩＦ部に対して指示する
    　ことを特徴とする請求項１に記載の通信中継装置。
  3. 　前記第１の通信状態制御部は、前記第１の基板の稼働状態を切替えた場合に当該切替え後の稼働状態に基づき前記第１の伝送制御回路が前記第１の伝送路の使用可否を切り替えるための切替パターンを決定し、当該決定した切替パターンを前記第１の伝送制御回路に設定し、
    　前記第１の伝送制御回路は、
    　前記第１の基板の障害を検出した場合又は前記第２の伝送制御回路から障害を検出した旨の通知を受け付けた場合、前記第１の通信状態制御部により設定された前記切替パターンと、前記第１の基板の障害有無と、前記第２の伝送制御回路から通知された前記第２の基板の障害有無との組合せからから前記第１の伝送路の使用可否を特定し、
    　当該特定結果について前記ＩＦ部に対して指示する
    　ことを特徴とする請求項２に記載の通信中継装置。
  4. 　前記第１の通信状態制御部は、
    　前記第１の伝送制御回路が検出できない前記第１の基板の障害を検出した場合、当該第１の基板の障害を検出した旨を前記第１の伝送制御回路へ通知し、
    　前記第１の伝送制御回路は、
    　前記第１の通信状態制御部からの通知を受け付けた場合に、前記第１の基板の障害として検出する
    　ことを特徴とする請求項１乃至３のいずれか１項に記載の通信中継装置。
  5. 　前記第２の伝送制御回路は、
    　前記第１の伝送制御回路からの通知に応じて、前記第１の基板が障害である旨を前記第２の通信状態制御部に対してさらに通知し、
    　前記第２の通信状態制御部は、
    　前記第２の伝送制御回路からの通知に応じて、前記第２の基板の稼働状態を切替え不可の状態に遷移させ、その旨を前記第１の通信状態制御部へ通知し、
    　前記第１の通信状態制御部は、
    　前記第２の通信状態制御部からの通知に応じて、前記第１の伝送路を経由した前記通信データの通信状態を前記第２の通信状態制御部へ転送し、
    　前記第２の通信状態制御部は、
    　前記第１の通信状態制御部から転送された前記通信状態を設定し終えた後に、前記第２の基板の稼働状態を稼働系に切り替える
    　ことを特徴とする請求項１乃至４のいずれか１項に記載の通信中継装置。
  6. 　外部と通信データを送受信するＩＦ部と、
    　前記ＩＦ部と第１の伝送路で接続され、前記ＩＦ部における前記第１の伝送路の使用を制御する第１の伝送制御回路と、前記第１の伝送路を経由した前記通信データの通信状態を管理する第１の通信状態制御部と、を有する第１の基板と、
    　前記ＩＦ部と第２の伝送路で接続され、前記ＩＦ部における前記第２の伝送路の使用を制御する第２の伝送制御回路と、前記第２の伝送路を経由した前記通信データの通信状態を管理する第２の通信状態制御部と、を有し、前記第１の基板と冗長化された第２の基板と、を備える通信中継装置を用いた稼働系切替方法であって、
    　前記第１の伝送制御回路が、
    　前記第１の基板の稼働状態が稼働系のときに前記第１の基板の障害を検出した場合、前記第１の伝送路の使用可否を前記ＩＦ部に対して指示し、かつ、前記第２の伝送制御回路及び前記第１の通信状態制御部へ前記障害を検出した旨を通知し、
    　前記第２の伝送制御回路が、
    　前記第１の伝送制御回路からの通知に応じて、前記第２の伝送路の使用可否を前記ＩＦ部に対して指示し、
    　前記第１の通信状態制御部が、
    　前記第１の伝送制御回路からの通知に応じて、前記第１の基板の稼働状態を待機系に切り替えるか否かを判定し、
    　当該第１の基板の稼働状態を待機系に切り替えると判定した場合、前記第２の通信状態制御部に対して、前記第１の伝送路を経由した前記通信データの通信状態の引き継ぎを開始する
    稼働系切替方法。
  7. 　前記第２の伝送制御回路が、
    　前記第２の基板の障害有無を前記第１の伝送制御回路に対して通知し、
    　前記第１の伝送制御回路が、
    　前記第１の基板の稼働状態が稼働系のときに前記第１の基板の障害を検出した場合、前記第２の基板の障害有無に基づいて前記第１の伝送路の使用可否を判定し、
    　当該判定結果に基づいて前記ＩＦ部に対して指示する
    　ことを特徴とする請求項６に記載の稼働系切替方法。
  8. 　前記第１の通信状態制御部が、前記第１の基板の稼働状態を切替えた場合に当該切替え後の稼働状態に基づき前記第１の伝送制御回路が前記第１の伝送路の使用可否を切り替えるための切替パターンを決定し、当該決定した切替パターンを前記第１の伝送制御回路に設定し、
    　前記第１の伝送制御回路が、
    　前記第１の基板の障害を検出した場合又は前記第２の伝送制御回路から障害を検出した旨の通知を受け付けた場合、前記第１の通信状態制御部により設定された前記切替パターンと、前記第１の基板の障害有無と、前記第２の基板の障害有無との組合せから前記第１の伝送路の使用可否を特定し、
    　当該特定結果について前記ＩＦ部に対して指示する
    　ことを特徴とする請求項７に記載の稼働系切替方法。
  9. 　前記第１の通信状態制御部が、
    　前記第１の伝送制御回路が検出できない前記第１の基板の障害を検出した場合、当該第１の基板の障害を検出した旨を前記第１の伝送制御回路へ通知し、
    　前記第１の伝送制御回路が、
    　前記第１の通信状態制御部からの通知を受け付けた場合に、前記第１の基板の障害として検出する
    　ことを特徴とする請求項６乃至８のいずれか１項に記載の稼働系切替方法。
  10. 　前記第２の伝送制御回路が、
    　前記第１の伝送制御回路からの通知に応じて、前記第１の基板が障害である旨を前記第２の通信状態制御部に対してさらに通知し、
    　前記第２の通信状態制御部が、
    　前記第２の伝送制御回路からの通知に応じて、前記第２の基板の稼働状態を切替え不可の状態に遷移させ、その旨を前記第１の通信状態制御部へ通知し、
    　前記第１の通信状態制御部が、
    　前記第２の通信状態制御部からの通知に応じて、前記第１の伝送路を経由した前記通信データの通信状態を前記第２の通信状態制御部へ転送し、
    　前記第２の通信状態制御部が、
    　前記第１の通信状態制御部から転送された前記通信状態を設定し終えた後に、前記第２の基板の稼働状態を稼働系に切り替える
    　ことを特徴とする請求項６乃至９のいずれか１項に記載の稼働系切替方法。
  11. 　外部と通信データを送受信するＩＦ部と第１の伝送路で接続され、
    　前記ＩＦ部における前記第１の伝送路の使用を制御する第１の伝送制御回路と、
    　前記第１の伝送路を経由した前記通信データの通信状態を管理する第１の通信状態制御部と、
    　を有し、
    　前記ＩＦ部と第２の伝送路で接続された他の基板と冗長化され、
    　前記第１の伝送制御回路は、
    　自己の稼働状態が稼働系のときに自己の障害を検出した場合、前記第１の伝送路の使用可否を前記ＩＦ部に対して指示し、
    　前記他の基板へ前記障害を検出した旨を通知して、前記第２の伝送路の使用可否を前記ＩＦ部に対して指示させ、
    　前記第１の通信状態制御部へ前記障害を検出した旨を通知し、
    　前記第１の通信状態制御部は、
    　前記第１の伝送制御回路からの通知に応じて、自己の稼働状態を待機系に切り替えるか否かを判定し、
    　自己の稼働状態を待機系に切り替えると判定した場合、前記他の基板に対して、前記第１の伝送路を経由した前記通信データの通信状態の引き継ぎを開始する
    　通信中継制御基板。
  12. 　前記第１の伝送制御回路は、
    　前記第１の基板の稼働状態が稼働系のときに前記第１の基板の障害を検出した場合、
    　前記第２の基板から通知される当該第２の基板の障害有無に基づいて前記第１の伝送路の使用可否を判定し、
    　当該判定結果に基づいて前記ＩＦ部に対して指示する
    　ことを特徴とする請求項１１に記載の通信中継制御基板。
  13. 　前記第１の通信状態制御部は、前記第１の基板の稼働状態を切替えた場合に当該切替え後の稼働状態に基づき前記第１の伝送制御回路が前記第１の伝送路の使用可否を切り替えるための切替パターンを決定し、当該決定した切替パターンを前記第１の伝送制御回路に設定し、
    　前記第１の伝送制御回路は、
    　前記第１の基板の障害を検出した場合又は前記第２の伝送制御回路から障害を検出した旨の通知を受け付けた場合、前記第１の通信状態制御部により設定された前記切替パターンと、前記第１の基板の障害有無と、前記第２の基板から通知された前記第２の基板の障害有無との組合せからから前記第１の伝送路の使用可否を特定し、
    　当該特定結果について前記ＩＦ部に対して指示する
    　ことを特徴とする請求項１２に記載の通信中継制御基板。
  14. 　前記第１の通信状態制御部は、
    　前記第１の伝送制御回路が検出できない前記第１の基板の障害を検出した場合、当該第１の基板の障害を検出した旨を前記第１の伝送制御回路へ通知し、
    　前記第１の伝送制御回路は、
    　前記第１の通信状態制御部からの通知を受け付けた場合に、前記第１の基板の障害として検出する
    　ことを特徴とする請求項１１乃至１３のいずれか１項に記載の通信中継制御基板。
PCT/JP2012/004960 2011-10-28 2012-08-03 通信中継装置、稼働系切替方法及び通信中継制御基板 WO2013061496A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/354,751 US9344326B2 (en) 2011-10-28 2012-08-03 Communication relay apparatus, active system switching method, and communication relay control board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011237985 2011-10-28
JP2011-237985 2011-10-28

Publications (1)

Publication Number Publication Date
WO2013061496A1 true WO2013061496A1 (ja) 2013-05-02

Family

ID=48167354

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/004960 WO2013061496A1 (ja) 2011-10-28 2012-08-03 通信中継装置、稼働系切替方法及び通信中継制御基板

Country Status (2)

Country Link
US (1) US9344326B2 (ja)
WO (1) WO2013061496A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360848B1 (ko) * 2013-04-23 2014-02-11 주식회사 쏠리드 광 네트워크 시스템
CN109977068B (zh) * 2019-02-01 2021-06-08 广州广电运通金融电子股份有限公司 板间通信方法、装置及循环机芯
CN113933692B (zh) * 2021-08-20 2024-01-02 青田薪侨电器科技有限公司 一种辅助开关精准高效检测设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112721A (ja) * 2002-09-20 2004-04-08 Fujitsu Access Ltd 冗長構成通信装置及び系切替方法
JP2006005611A (ja) * 2004-06-17 2006-01-05 Fujitsu Ltd Ｓｔｐにおける無瞬断切替装置
JP2008083896A (ja) * 2006-09-27 2008-04-10 Fujitsu Ltd 異常の発生源の特定方法、システム運用方法、基地局制御システム運営方法、および処理システム
JP2010136038A (ja) * 2008-12-04 2010-06-17 Fujitsu Ltd 伝送装置及び冗長構成部の系切替え方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4175168B2 (ja) 2003-04-30 2008-11-05 日本電気株式会社 経路冗長システム、ノード装置及びそれらに用いるライン／パス切替方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004112721A (ja) * 2002-09-20 2004-04-08 Fujitsu Access Ltd 冗長構成通信装置及び系切替方法
JP2006005611A (ja) * 2004-06-17 2006-01-05 Fujitsu Ltd Ｓｔｐにおける無瞬断切替装置
JP2008083896A (ja) * 2006-09-27 2008-04-10 Fujitsu Ltd 異常の発生源の特定方法、システム運用方法、基地局制御システム運営方法、および処理システム
JP2010136038A (ja) * 2008-12-04 2010-06-17 Fujitsu Ltd 伝送装置及び冗長構成部の系切替え方法

Also Published As

Publication number Publication date
US20140301184A1 (en) 2014-10-09
US9344326B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
CN100459601C (zh) 网络中主备网关设备的实现方法
US9602304B2 (en) Data transfer device system, network system, and method of changing configuration of network system
EP2632081B1 (en) Path switch-back method and apparatus in transport network
US20110113154A1 (en) Communication apparatus, interface card, and failure handling method
JP2016536906A (ja) ネットワーク保護方法およびネットワーク保護装置、オフリングノード、ならびにシステム
WO2013061496A1 (ja) 通信中継装置、稼働系切替方法及び通信中継制御基板
CN115589273A (zh) Epa通信系统
CN111585835A (zh) 一种带外管理系统的控制方法、装置和存储介质
US20160056995A1 (en) Relay System and Relay Device
US10110516B2 (en) Computer-readable recording medium, switch controlling apparatus, and method of controlling a switch
CN110875880B (zh) 一种数据传输方法、相关设备、系统及计算机存储介质
JP2009206540A (ja) 回線終端装置、冗長化通信システム、冗長化通信方法及び冗長化通信プログラム
US11881890B2 (en) Electrical layer subnetwork connection protection method, apparatus, and system
JP2024108417A (ja) ネットワークインターフェースカード、および送信性能監視方法
JP2008288716A (ja) ディジタル電子装置
JP6359914B2 (ja) 中継システムおよび中継装置
JP5176914B2 (ja) 伝送装置及び冗長構成部の系切替え方法
CN114095462A (zh) 一种雷达处理机srio通信系统的容错方法及系统
CN102332998A (zh) 链路故障定位方法、装置和系统
JP2011060189A (ja) 電源断対処システムおよび電源断対処方法
JP6204397B2 (ja) 通信機、通信システム、通信方法およびプログラム
JP2002064490A (ja) 故障部位切り分け方法
WO2016197996A1 (zh) 一种射频拉远单元及其工作方法
JP2002262316A (ja) 光通信ネットワーク・ノード装置
CN103414590B (zh) 一种软件升级方法和设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12843178

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14354751

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12843178

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP