WO2013047005A1

WO2013047005A1 - 負荷駆動回路

Info

Publication number: WO2013047005A1
Application number: PCT/JP2012/071034
Authority: WO
Inventors: 西尾　実; 崇智大江; 善昭豊田
Original assignee: 富士電機株式会社
Priority date: 2011-09-29
Filing date: 2012-08-21
Publication date: 2013-04-04
Also published as: JP5708817B2; US20140253078A1; EP2763318A4; JPWO2013047005A1; US9013161B2; EP2763318A1; EP2763318B1

Abstract

簡易な構成で負荷開放と天絡を判別検出する。直流電源の陽極と出力端子（９）間に接続したスイッチング素子（Ｑ１）をスイッチング動作させて出力端子（９）に接続された負荷（７）を駆動する。スイッチング素子（Ｑ１）のオフ時において、出力端子（９）の電圧が第１の閾値電圧の値よりも大きい場合に負荷（７）の開放または天絡を検出する負荷異常検出回路（２１）と、スイッチング素子（Ｑ１）のオフ時において、出力端子（９）の電圧が電源電圧から第２の閾値電圧を減じた値よりも大きい場合に、負荷（７）の電源への天絡を検出する天絡検出回路（２５）と、を備える。

Description

負荷駆動回路

　本発明は、電源の陽極と負荷との間にスイッチング素子を介在させた構成を有する負荷駆動回路に関し、特に、負荷開放及び天絡を検出する機能を有した負荷駆動回路に関する。

　電源の陽極と負荷との間にスイッチング素子を介在させたいわゆるハイサイド構成の負荷駆動回路においては、負荷開放（断線等により負荷が電気的に切り離された状態、あるいは、出力端子と負荷間が無限ではない高抵抗状態になった状態）や、天絡（電源の陽極と負荷間が短絡された、もしくは非常に低い抵抗値となった状態になること）を発生するおそれがある。そこで、特許文献１は、この負荷開放と天絡を判別検出する機能を有したハイサイド構成の負荷駆動回路を提案している。

特開２００８－９２２７７号公報

　特許文献１に記載の負荷駆動回路は、負荷開放と天絡を判別するために多数の基準電源回路を設ける必要があるため、構成が複雑かつ大型化するという問題点を有する。また、天絡を検出する特許文献１の図３の回路は、出力端子３－１６の電位により天絡を判断するのであるが、天絡を判定しようとする場合にボルテージフォロワの出力（定電圧VOUTOPEN）が出力端子３－１６に接続されてしまい、これにより判定を阻害してしまうという問題もある。

　本発明は、このような状況に鑑み、簡易な構成で負荷開放と天絡を判別検出することができる負荷駆動回路を提供することを目的としている。

　本発明は、直流電源の陽極と出力端子間に接続したスイッチング素子をスイッチング動作させて前記出力端子に接続された負荷を駆動する負荷駆動回路であって、前記スイッチング素子に並列に接続された定電流素子と、前記定電流素子と前記直流電源の陰極の間に接続された抵抗と、前記スイッチング素子のオフ時において、前記出力端子の電圧が第１の閾値電圧の値よりも大きく、前記直流電源の電圧から第２の閾値電圧を減じた値よりも小さい場合に前記負荷の開放を検出する負荷開放検出回路と、前記スイッチング素子のオフ時において、前記出力端子の電圧が前記直流電源の電圧から前記第２の閾値電圧を減じた値よりも大きい場合に、前記負荷の前記電源への天絡を検出する天絡検出回路と、を備える負荷駆動回路を提供する。

　前記天絡検出回路は、前記第２の閾値電圧を有するＰｃｈ－ＭＯＳＦＥＴを備え、このＰｃｈ－ＭＯＳＦＥＴのオン動作に基づいて前記天絡を検出するように構成することができる。
　前記天絡検出回路が天絡を検出したときに、所定周波数のパルス信号を天絡状態を示す信号として発生する発振器を備えるようにしても良い。
　前記負荷の天絡に伴う前記出力端子の電圧は、例えば、天絡の抵抗値と前記負荷の抵抗値とで前記電源の電圧値を分圧することによって規定される。

　前記負荷の開放に伴う前記出力端子の電圧は、例えば、前記抵抗と、前記出力端子と前記負荷間の抵抗および前記負荷の直列抵抗とからなる並列抵抗に前記定電流素子の電流が流れることによって規定される。
　前記負荷開放検出回路は、前記第１の閾値電圧を有するＮｃｈ－ＭＯＳＦＥＴを備え、該Ｎｃｈ－ＭＯＳＦＥＴのオン動作に基づいて前記出力端子の電圧が前記第１の閾値電圧の値よりも大きいことを検出するように構成することができる。

　本発明によれば、多数の基準電源回路を設けることなく簡易な構成で負荷開放と天絡を判別することができるので、信頼性の向上、コストの低減および小型化を図ることが可能である。

本発明に係る負荷駆動回路の実施の形態を示す回路ブロック図である。負荷開放検出回路と天絡検出回路の構成例を示す回路図である。図１の負荷駆動回路の動作説明図である。天絡の検出が可能な負荷抵抗と短絡抵抗の関係を示すグラフである。

　図１に本発明の実施形態に係る負荷駆動回路１を示す。この負荷駆動回路１において、電源端子３には直流電源５の陽極が接続され、出力端子９には負荷７の一端が接続されている。直流電源５の陰極、負荷７の他端及び接地端子４はいずれも接地されている。
　電源端子３と出力端子９間には、Ｎｃｈ－ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）からなるスイッチング素子Ｑ１が介在され、また、電源端子３と接地端子４間には、Ｎｃｈ－ＭＯＳＦＥＴからなるスイッチング素子Ｑ２と定電流素子１１が直列接続されている。

　上記のように、本実施形態に係る負荷駆動回路１は、スイッチング素子Ｑ１が直流電源５の陽極と負荷７間に介在されている、いわゆるハイサイド構成の負荷駆動回路である。
　過熱検出回路１３は、スイッチング素子Ｑ１の過熱を検出し、その検出結果をロジック回路１７に出力する。この過熱検出回路１３は、例えばダイオードの順方向電圧の温度依存性を利用して過熱を検出するように構成することができる。
　過電圧検出回路１５は、直流電源５の出力電圧Ｖｃｃが過大になったことを検出し、その検出結果をロジック回路１７に出力する。レベルシフトドライバー１９は、ロジック回路１７から出力されるオンオフ信号をレベルシフトし、そのレベルシフト信号をスイッチング素子Ｑ１、Ｑ２のゲート端子に出力する。

　負荷異常検出回路２１は負荷開放（断線等により負荷７が電気的に切り離された、あるいは、出力端子９と負荷７間が無限ではない高抵抗状態になった状態）もしくは天絡（直流電源５の陽極と負荷間が短絡、もしくは非常に低い抵抗値となった状態）を、過電流検出回路２３はスイッチング素子Ｑ１に過電流が流れたことを、また、天絡検出回路２５は天絡をそれぞれ検出し、その検出結果をロジック回路１７に出力する。負荷異常検出回路２１と天絡検出回路２５が負荷開放検出回路を構成していて、ロジック回路１７は、負荷異常検出回路２１の出力が負荷の異常を示すとともに天絡検出回路２５の出力が天絡を示していないときに、負荷開放検出回路が負荷開放を検出したと判断する。この負荷異常検出回路２１、過電流検出回路２３及び天絡検出回路２５の構成及び作用については後述する。なお、図１では、天絡回路２５は負荷駆動回路１の外部に示されているが、天絡回路２５は負荷駆動回路１の内部回路として設けてもよいし、外部回路として設けてもよい。負荷駆動回路１を半導体チップ上に構成する場合は、内部回路とした方がよい。　入力端子２２はロジック回路１７に接続されている。状態出力端子２４は、ロジック回路１７から出力される状態判定信号によって作動されるスイッチング素子Ｑ３のドレイン端子に接続されている。そして、入力端子２２及び状態出力端子２４には、マイクロコンピュータ（以下、マイコンと略称する）２６が接続されている。

　本実施形態に係る負荷駆動回路１は、図示していない内部電源回路を備えている。この内部電源回路は、直流電源５の出力電圧Ｖｃｃを用いて所定の電圧（例えば、５Ｖ，Ｖｃｃ－５Ｖなど）を形成し、その電圧を上記各検出回路１３，１５，２１，２３，２５、ロジック回路１７及びレベルシフトドライバー１９の電源の高電位側電圧もしくは低電位側電圧として供給する。この供給電圧は、これらの回路から出力される信号（の振幅）を５Ｖレベルにするために使用される。
　なお、ダイオードＤ１，Ｄ８はそれぞれスイッチング素子Ｑ１、Ｑ８の寄生ダイオードである。ダイオードＤ２，Ｄ３，Ｄ４，Ｄ５はスイッチング素子Ｑ１，Ｑ２のゲート保護のために設けられている。また、ダイオードＤ６はロジック回路１７の保護のため、ダイオードＤ７はスイッチチング素子Ｑ３の保護のためのために設けられている。

　次に、負荷異常検出回路２１、過電流検出回路２３及び天絡検出回路２５について説明する。
　負荷異常検出回路２１は、図２に示すように、Ｎｃｈ－ＭＯＳＦＥＴからなるスイッチ素子Ｑ４と、電源端子３と出力端子９間に接続された定電流素子２７と、スイッチ素子Ｑ４のゲート端子と出力端子９間に接続した抵抗２９と、該ゲート端子と接地点間に接続された保護用ダイオードＤ９とを備えている。また、過電流検出回路２３は、出力端子９の電圧と、図１に示すスイッチング素子Ｑ２と定電流素子１１の直列接続点の電圧とを比較する比較器を内蔵して、スイッチング素子Ｑ１，Ｑ２がオンしているときの両者のソース電圧を比較している。すなわち、後述のように、両者のゲート電圧が共通なので両者のゲート・ソース間電圧を比較することになり、これによりスイッチング素子Ｑ１，Ｑ２に流れる電流を間接的に比較して過電流を判断するのである。

　天絡検出回路２５は、図２に示すように、Ｐｃｈ－ＭＯＳＦＥＴからなるスイッチ素子Ｑ５と、出力端子９と接地点間に接続された抵抗３１と、出力端子９とスイッチ素子Ｑ５のゲート端子間に接続された保護抵抗３３とを備えている。スイッチ素子Ｑ５は、ソース端子が電源端子３に接続され、ドレイン端子が抵抗３５および電圧源３７を介して接地されている。なお、電圧源３７は、上記した内部電源回路によって与えられ、電圧（Ｖｃｃ－５Ｖ）を出力する。また、ダイオードＤ１０は、スイッチ素子Ｑ５のゲートを保護するために設けられている。

　以下、下記表の内容を参照しながら本実施形態に係る負荷駆動回路１の動作について説明する。

　正常状態下で入力端子２２がＬレベルである場合、ロジック回路１７によってスイッチング素子Ｑ３がオンされて状態出力端子２４がＬ（Low）レベルになる。また、レベルシフトドライバー１９がオフを指示するゲート信号を出力するので、スイッチング素子Ｑ１，Ｑ２がオフされ、その結果、出力端子９は負荷７を介してＬレベルにおかれる。すなわち負荷７の抵抗値は通常１０Ωオーダの低抵抗なので、出力端子９の電位は負荷７によりプルダウンされる。
　一方、正常状態下で入力端子２２がＨ（High）レベルになると、ロジック回路１７によってスイッチング素子Ｑ３がオフされて状態出力端子２４がＨレベルになる。また、レベルシフトドライバー１９がオンを指示するゲート信号を出力するので、スイッチング素子Ｑ１、Ｑ２がオンされ、その結果、出力端子９がＨレベルになって負荷７に電流が流れる。

　負荷開放の検出は、入力端子２２がＬレベルである状態、つまり、スイッチング素子Ｑ１がオフされているときになされる。なお、負荷開放という状態は、出力端子と負荷間が完全にオープンになった状態だけでなく、無限ではない高抵抗になった状態をも含むものである。
　図２において、負荷開放時には、負荷開放抵抗（出力端子９から開放負荷７側を見た抵抗）と抵抗３１とが出力端子９と接地点間に並列接続され、この並列合成抵抗に定電流素子２７による定電流が流れることになる。従って、上記定電流の値をＩｄ、上記並列合成抵抗の値をＲｐとすると、出力端子９にはＶｏｕｔ＝Ｉｄ・Ｒｐという電圧が発生する。

　本実施形態では、負荷開放時における想定される負荷開放抵抗の最小値を考慮して、電圧Ｉｄ×Ｒｐがスイッチング素子Ｑ１の閾値電圧Ｖｔｈ（ｎ）に対してＩｄ×Ｒｐ＞Ｖｔｈ（ｎ）となるように定電流Ｉｄ及び抵抗３１の値Ｒｒを設定してあるので、負荷開放に伴ってスイッチ素子Ｑ４がオンされる。ロジック回路１７は、スイッチ素子Ｑ４のオン動作に基づいてスイッチング素子Ｑ３をオフさせ、その結果、状態出力端子２４がＨレベルとなる。
　そこで、マイコン２６は、入力端子２２がＬレベルであるときに状態出力端子２４がＨレベルになるという異常に基づいて、負荷異常を判定する。
　ここで、上記電圧Ｖｏｕｔ＝Ｉｄ・Ｒｐは、電源電圧Ｖｃｃとの差Ｖｃｃ－Ｉｄ×Ｒｐが天絡検出回路２５のＰｃｈ－ＭＯＳＦＥＴからなるスイッチ素子Ｑ５の閾値電圧Ｖｔｈ（ｐ）以下にならないように、つまり、Ｖｃｃ－Ｉｄ×Ｒｐ＞Ｖｔｈ（ｐ）（もしくは、移項して、Ｖｃｃ－Ｖｔｈ（ｐ）＞Ｉｄ×Ｒｐ）という関係が満たされるように設定され、これにより、負荷開放時にスイッチ素子Ｑ５がオンすることが回避される。
　なお、スイッチ素子Ｑ４がオンしただけでは負荷開放か天絡かの区別はできないので（いずれもスイッチ素子Ｑ４がオンする）、負荷開放の判断は天絡検出回路２５の出力と合わせて行われる。

　天絡の検出も、入力端子２２がＬレベルである状態、つまり、スイッチング素子Ｑ１がオフされているときになされる。なお、天絡という状態は、出力端子９と負荷７間が抵抗ゼロで短絡された状態だけでなく、ゼロではない低抵抗で短絡された状態をも含むものである。
　天絡時には、電源電圧Ｖｃｃを点線で示す天絡抵抗３９の値Ｒｑと負荷７の抵抗値Ｒｓで分圧した電圧Ｖｃｃ×Ｒｓ／（Ｒｓ＋Ｒｑ）が出力端子９の電圧Ｖｏｕｔとして発生する（Ｒｒ＞＞Ｒｓなので、ＲｒとＲｓの並列抵抗の抵抗値はほとんどＲｓとなり、Ｒｒは無視できる。）。
　本実施形態では、想定される天絡抵抗３９の値Ｒｑの最大値および負荷７の抵抗値Ｒｓの最小値を考慮して、電圧Ｖｃｃ－（Ｖｃｃ×Ｒｓ／（Ｒｓ＋Ｒｑ））がスイッチ素子Ｑ５の閾値電圧Ｖｔｈ（ｐ）に対してＶｃｃ×Ｒｑ／（Ｒｓ＋Ｒｑ）＜Ｖｔｈ（ｐ）となるように電源電圧Ｖｃｃの範囲を設定してある、従って、天絡時には、スイッチ素子Ｑ５がオンされて、該スイッチ素子Ｑ５のドレイン端子からＨレベルの天絡検出信号が出力される。
　上記天絡検出信号が入力されたロジック回路１７は、内蔵するオシレータを起動して，該オシレータから出力される所定周波数のクロックパルスによってスイッチング素子Ｑ３をオンオフ動作させる。この結果、状態出力端子２４からは上記所定周波数のパルス信号が出力される。そこで、マイコン２６は、このパルス信号に基づいて天絡を判定する。
　また、ロジック回路１７は、スイッチ素子Ｑ４がオンして負荷異常を検出したときに、天絡検出回路２５から天絡検出信号が出力されないと、負荷開放検出回路が負荷開放を検出したと判断する。

　次に、過電流検出について説明する。負荷７に流れる電流は、図１に示すスイッチング素子Ｑ１に流れる電流と同じである。スイッチング素子Ｑ１を構成するＮｃｈ－ＭＯＳＦＥＴの飽和領域における電流は（負荷駆動回路１は、通常、Ｎｃｈ－ＭＯＳＦＥＴが飽和領域で動作するよう設計されている。）、そのゲート・ソース間電圧によってほぼ規定される（電流値はゲート・ソース間電圧に対する単調増加関数となる。）。負荷７およびスイッチング素子Ｑ１に過電流が流れる状態になると、スイッチング素子Ｑ１を構成するＭＯＳＦＥＴのゲート・ソース間電圧が大きいものになる。
　一方、スイッチチング素子Ｑ２を構成するＮｃｈ－ＭＯＳＦＥＴのゲート・ソース間電圧は定電流素子１１の電流値によって定まる定電圧値となる。スイッチチング素子Ｑ１，Ｑ２のゲート電圧が等しいので、両者のゲート・ソース間電圧は両者のソース電圧により比較することができる。
　過電流検出回路２３は、スイッチチング素子Ｑ１，Ｑ２のソース電圧の差分を増幅する演算増幅器を備え、この演算増幅器から論理レベルの過電流検出信号を出力させる。すなわち、スイッチチング素子Ｑ１のソース電圧の方が低いと、スイッチングチング素子Ｑ１のゲート・ソース電圧がスイッチチング素子Ｑ２のそれより大きく、（スイッチング素子Ｑ１のサイズ／スイッチング素子Ｑ２のサイズ）を表すサイズ比をｎ、定電流素子１１に流れる定電流値をＩｏとすると、スイッチチング素子Ｑ１に流れる電流がｎＩｏより大きい、すなわち過電流状態と判断することができ、過電流検出信号を出力する。そこで、ロジック回路１７は、この過電流検出信号に基づいてスイッチング素子Ｑ３をオンさせ、その結果、状態出力端子２４がＬレベルとなる。また、ロジック回路１７は、過電流検出信号に基づいてスイッチング素子Ｑ１、Ｑ２をオフさせ、その結果、出力端子９がＬレベルとなる。
　一方、過熱検出回路１３がスイッチング素子Ｑ１の過熱を検出した場合においても、スイッチング素子Ｑ３がオンされて状態出力端子２４がＬレベルとなり、また、スイッチング素子Ｑ１、Ｑ２がオフされて出力端子９がＬレベルとなる。
　そこで、マイコン２６は、入力端子２２がＨレベルであるときに状態出力端子２４がＬレベルになるという異常に基づいて、過電流もしくは過熱を判定する。

　過電圧検出回路１５が過電圧を検出した場合においても、状態出力端子２４をＬレベルにすることができる。しかし、本実施形態では、過電圧を検出した場合に、スイッチング素子Ｑ３をオフして状態出力端子２４をＨレベルにしている。なお、過電圧検出時にも、上記と同様に、スイッチング素子Ｑ１、Ｑ２をオフして出力端子９をＬレベルにさせる。
　この場合、マイコン２６は、状態出力端子２４のＨレベルと出力端子９のＬレベルに基づいて過電圧を判定する。したがって、過電圧に関しては独立に判定されることになる。

　図３は、以上の判定動作を図式化したものである。この図３に示すように、スイッチング素子Ｑ１がオフしている状態下で、出力端子９の電圧Ｖｏｕｔがスイッチ素子Ｑ４の閾値電圧Ｖｔｈ（ｎ）以下である場合には、正常状態であると判定される。そして、電圧Ｖｏｕｔがスイッチ素子Ｑ４の閾値電圧Ｖｔｈ（ｎ）よりも大きくなることから負荷開放もしくは天絡という負荷異常が検出され、さらに、電圧Ｖｏｕｔが電源電圧Ｖｃｃからスイッチ素子Ｑ５の閾値電圧Ｖｔｈ（ｐ）を減じた値よりも大きくなるときに天絡が検出され、大きくならないときに負荷開放が検出される。
　なお、上記表に記載の「自己復帰」は、検出された異常の発生原因が取り除かれて正常化された場合に、特に電気的リセット操作を行うことなく通常動作に自動復帰することを意味している。また、上記表に記載の「電流発振モード」は、過電流検出後から通常動作に復帰するまでの間、損失を抑えるために、スイッチング素子Ｑ１をオンにしてその電流が所定値に達したらオフするということを繰り返すことにより、負過７に流れる電流を発振波形にして待機させることを意味している。

　ところで、前述したように、負荷開放という状態は、出力端子と負荷間が完全にオープンになった状態だけでなく、無限ではない高抵抗になった状態をも含むものである。上記無限ではない高抵抗が例えば数ｋΩ以上であるとすると、開放状態を適正に検出するには図２に抵抗３１の抵抗値Ｒｒを１０ｋΩ以上に設定することが望ましく、１００ｋΩ以上に設定することがさらに望ましい。
　以下に具体的な実施例について説明する。
　　Ｖｃｃ＝１３Ｖ
　　Ｉｄ＝１００μＡ
　　Ｒｒ＝１００ｋΩ、
　　Ｖｔｈ（ｐ）＝２Ｖ
　　Ｖｔｈ（ｎ）＝２Ｖ
　　Ｒｓ＝１０Ω
［出力端子と負荷間が完全オープン時］
　Ｖｏｕｔ＝Ｉｄ×Ｒ１
　　　　　＝１００μＡ×１００ｋΩ＝１０Ｖ　１０Ｖ＞Ｖｔｈ（ｎ)　で負荷異常検出
　１３Ｖ－１０Ｖ＞Ｖｔｈ（ｐ) で天絡未検出、負荷開放検出
［天絡時（天絡抵抗値Ｒｑ＝１Ω］
　Ｖｏｕｔ≒Ｖｃｃ×Ｒｓ／（Ｒｓ＋Ｒｑ）
　　　　　＝１３Ｖ×１０Ω／（１０Ω＋１Ω））
　　　　　＝１１．８２Ｖ
　Ｖｃｃ－Ｖｏｕｔ＝１３Ｖ－１１．８２Ｖ
　　　　　　　　＝１．１８Ｖ＜Ｖｔｈ（ｐ)　で天絡検出

　図４は、天絡の検出が可能な負荷抵抗と天絡抵抗の関係を、電源電圧Ｖｃｃをパラメータとして例示したものであり、負荷抵抗と天絡抵抗が各特性線の下方域の値を持つ場合に天絡の検出が可能である。図中の丸印は、上記した実施例における天絡抵抗値（Ｒｑ＝１Ω）と負荷抵抗値（Ｒｓ＝１０Ω）を示している。

　上記のように本実施形態に係る負荷駆動回路は、負荷開放と天絡を簡易な構成を用いて信頼性良く判別することが可能であるので、信頼性の向上、コストの低減及び小型化を図ることができる。

　１　負荷駆動回路
　３　電源端子
　５　直流電源
　７　負荷
　９　出力端子
　１１　定電流素子
　１３　過熱検出回路
　１５　過電圧検出回路
　１７　ロジック回路
　１９　レベルシフトドライバー
　２１　負荷異常検出回路
　２２　入力端子
　２３　過電流検出回路
　２４　状態出力端子
　２５　天絡検出回路
　２６　マイクロコンピュータ
　２７　定電流素子
　２９、３１、３３，３５　抵抗
　３７　電圧源
　Ｑ１、Ｑ２、Ｑ３、Ｑ４　Ｎｃｈ－ＭＯＳＦＥＴ
　Ｑ５　Ｐｃｈ－ＭＯＳＦＥＴ

Claims

　直流電源の陽極と出力端子間に接続したスイッチング素子をスイッチング動作させて前記出力端子に接続された負荷を駆動する負荷駆動回路であって、
　前記スイッチング素子に並列に接続された定電流素子と、
　前記定電流素子と前記直流電源の陰極の間に接続された抵抗と、
　前記スイッチング素子のオフ時において、前記出力端子の電圧が第１の閾値電圧の値よりも大きく、前記直流電源の電圧から第２の閾値電圧を減じた値よりも小さい場合に前記負荷の開放を検出する負荷開放検出回路と、
　前記スイッチング素子のオフ時において、前記出力端子の電圧が前記直流電源の電圧から前記第２の閾値電圧を減じた値よりも大きい場合に、前記負荷の前記電源への天絡を検出する天絡検出回路と、
を備えることを特徴とする負荷駆動回路。
　前記天絡検出回路は、前記第２の閾値電圧を有するＰｃｈ－ＭＯＳＦＥＴを備え、このＰｃｈ－ＭＯＳＦＥＴのオン動作に基づいて前記天絡を検出するように構成されていることを特徴とする請求項１に記載の負荷駆動回路。
　前記天絡検出回路が天絡を検出したときに、所定周波数のパルス信号を天絡状態を示す信号として発生する発振器を備えることを特徴とする請求項１に記載の負荷駆動回路。
　前記負荷の天絡に伴う前記出力端子の電圧は、天絡の抵抗値と前記負荷の抵抗値とで前記電源の電圧値を分圧することによって規定されることを特徴とする請求項１に記載の負荷駆動回路。
　前記負荷の開放に伴う前記出力端子の電圧は、前記抵抗と、前記出力端子と前記負荷間の抵抗および前記負荷の直列抵抗とからなる並列抵抗に前記定電流素子の電流が流れることによって規定されることを特徴とする請求項１に記載の負荷駆動回路。
　前記負荷開放検出回路は、前記第１の閾値電圧を有するＮｃｈ－ＭＯＳＦＥＴを備え、該Ｎｃｈ－ＭＯＳＦＥＴのオン動作に基づいて前記出力端子の電圧が前記第１の閾値電圧の値よりも大きいことを検出するように構成されていることを特徴とする請求項１または５に記載の負荷駆動回路。