JP3358501B2 - 帰還増幅回路 - Google Patents
帰還増幅回路Info
- Publication number
- JP3358501B2 JP3358501B2 JP20493697A JP20493697A JP3358501B2 JP 3358501 B2 JP3358501 B2 JP 3358501B2 JP 20493697 A JP20493697 A JP 20493697A JP 20493697 A JP20493697 A JP 20493697A JP 3358501 B2 JP3358501 B2 JP 3358501B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistance element
- feedback
- amplifier circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高抵抗素子を含む
帰還増幅回路に関するものである。
帰還増幅回路に関するものである。
【０００２】
【従来の技術】高抵抗素子を含む帰還増幅回路を図６に
示す。１は増幅回路である。２は帰還回路であり、増幅
回路１の出力の一部を入力側にフィードパックする。３
は高抵抗素子であり、帰還回路２の動作を安定させるた
めに帰還回路２と直列に接続される。
示す。１は増幅回路である。２は帰還回路であり、増幅
回路１の出力の一部を入力側にフィードパックする。３
は高抵抗素子であり、帰還回路２の動作を安定させるた
めに帰還回路２と直列に接続される。
【０００３】上記回路構成において、特に入力信号が微
小な場合、回路内部に発生するノイズを小さくする必要
があるが、高抵抗素子３により発生するノイズはその抵
抗値に反比例するので、低ノイズ回路を実現するために
はこの抵抗値をかなり高いものにしなけれぱならない。
小な場合、回路内部に発生するノイズを小さくする必要
があるが、高抵抗素子３により発生するノイズはその抵
抗値に反比例するので、低ノイズ回路を実現するために
はこの抵抗値をかなり高いものにしなけれぱならない。
【０００４】図７は、上図の概略基本回路図である。増
幅回路１は、オペアンプＯＰ１，帰還容量Ｃf及び基準
電位Ｖrとで構成され、帰還回路２は、オペアンプＯＰ
２，容量Ｃ1，基準電位Ｖr及び抵抗Ｒ1とで構成されて
いる。
幅回路１は、オペアンプＯＰ１，帰還容量Ｃf及び基準
電位Ｖrとで構成され、帰還回路２は、オペアンプＯＰ
２，容量Ｃ1，基準電位Ｖr及び抵抗Ｒ1とで構成されて
いる。
【０００５】オペアンプＯＰ１の出力の一部がオペアン
プＯＰ２の正端子に入力され、オペアンプＯＰ２の出力
が高抵抗素子Ｒiを介してオペアンプＯＰ１の負端子に
入力される。オペアンプＯＰ１の正端子は基準電位Ｖr
を介してグランドに接続され、オペアンプＯＰ２の負端
子は、抵抗Ｒ1及び基準電位Ｖrを介してグランドに接続
され、オペアンプＯＰ２の負端子と出力側とは容量Ｃ1
を介して接続されている。
プＯＰ２の正端子に入力され、オペアンプＯＰ２の出力
が高抵抗素子Ｒiを介してオペアンプＯＰ１の負端子に
入力される。オペアンプＯＰ１の正端子は基準電位Ｖr
を介してグランドに接続され、オペアンプＯＰ２の負端
子は、抵抗Ｒ1及び基準電位Ｖrを介してグランドに接続
され、オペアンプＯＰ２の負端子と出力側とは容量Ｃ1
を介して接続されている。
【０００６】また、入力端子とグランドとは、容量Ｃs
の焦電素子７を介して接続されている。
の焦電素子７を介して接続されている。
【０００７】この回路は、焦電素子７からの入力電流信
号を出力電圧に変換する、電流―電圧変換回路として働
くが、この時の変換インピーダンスＺ（ｓ）は、
号を出力電圧に変換する、電流―電圧変換回路として働
くが、この時の変換インピーダンスＺ（ｓ）は、
【０００８】
【数１】
【０００９】と表される。ここで、
【００１０】
【数２】
【００１１】とおくと、上式は
【００１２】
【数３】
【００１３】のように書き換えられる。このように、こ
の電流―電圧変換回路の変換インピーダンスは、バンド
パスフィルタの周波数特性を持っている。ここで、ω0
は中心周波数で、Ｑは一般に選択度と呼ばれるものであ
る。
の電流―電圧変換回路の変換インピーダンスは、バンド
パスフィルタの周波数特性を持っている。ここで、ω0
は中心周波数で、Ｑは一般に選択度と呼ばれるものであ
る。
【００１４】また、焦電素子７からの入力信号は微小で
あるため、この回路は低雑音であることが要求される
が、この回路において支配的であるノイズ成分の一つと
して抵抗Ｒi（高抵抗素子３）による熱雑音があり、こ
れを抑えるためにＲiの抵抗値は１Ｔ（テラ）Ω程度以
上の高抵抗になっている。
あるため、この回路は低雑音であることが要求される
が、この回路において支配的であるノイズ成分の一つと
して抵抗Ｒi（高抵抗素子３）による熱雑音があり、こ
れを抑えるためにＲiの抵抗値は１Ｔ（テラ）Ω程度以
上の高抵抗になっている。
【００１５】次に、この帰還増幅回路に電源が投入され
た場合の動作について図７に基づいて説明する。帰還増
幅回路に電源が投入されると、入力端子は基準電圧Ｖr
と等しくなろうとするが、焦電素子７は等価的には容量
であり、その出力インピーダンスは非常に高い。
た場合の動作について図７に基づいて説明する。帰還増
幅回路に電源が投入されると、入力端子は基準電圧Ｖr
と等しくなろうとするが、焦電素子７は等価的には容量
であり、その出力インピーダンスは非常に高い。
【００１６】従って、入力端子を充電する経路は、帰還
回路２を経て高抵抗素子３からの経路のみとなる。しか
し、高抵抗素子３も上述の理由により高抵抗になってい
るため、充電に長い時間を必要とすることになる。
回路２を経て高抵抗素子３からの経路のみとなる。しか
し、高抵抗素子３も上述の理由により高抵抗になってい
るため、充電に長い時間を必要とすることになる。
【００１７】
【発明が解決しようとする課題】ところが、上述のよう
な構成の帰還増幅回路では、低ノイズ回路を実現するた
めに抵抗値の高い高抵抗素子３を用いると、帰還系回路
に流れる電流が大幅に限流されるため、電源投入時等の
ように回路が安定していない状態から正常動作可能な安
定した状態になるまでに長時間を要するという間題があ
った。
な構成の帰還増幅回路では、低ノイズ回路を実現するた
めに抵抗値の高い高抵抗素子３を用いると、帰還系回路
に流れる電流が大幅に限流されるため、電源投入時等の
ように回路が安定していない状態から正常動作可能な安
定した状態になるまでに長時間を要するという間題があ
った。
【００１８】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、高抵抗素子を帰還系
に含んでいるにも関わらず不安定な状態から安定かつ正
常動作可能な状態に復帰するまでの時間を短縮すること
のできる帰還増幅回路を提供することにある。
であり、その目的とするところは、高抵抗素子を帰還系
に含んでいるにも関わらず不安定な状態から安定かつ正
常動作可能な状態に復帰するまでの時間を短縮すること
のできる帰還増幅回路を提供することにある。
【００１９】
【課題を解決するための手段】請求項１記載の発明は、
増幅回路と、該増幅回路の出力の一部を入力側にフィー
ドバックするための帰還回路と、該帰還回路と直列に接
続され該帰還回路の動作を安定させる高抵抗素子とから
成る帰還増幅回路において、前記高抵抗素子に並列に接
続され該高抵抗素子に電流を流すか否かを制御するスイ
ッチ回路と、該スイッチ回路の動作を制御する制御回路
と、前記増幅回路の出力側にウィンドウコンパレータと
を付加し、前記増幅回路の出力信号が前記ウィンドウコ
ンパレータのウィンドウ幅を超えたときに前記制御回路
により前記スイッチ回路をオンし、前記高抵抗素子に導
通する電流を前記スイッチ回路によりバイパスするよう
にしたことを特徴とするものである。
増幅回路と、該増幅回路の出力の一部を入力側にフィー
ドバックするための帰還回路と、該帰還回路と直列に接
続され該帰還回路の動作を安定させる高抵抗素子とから
成る帰還増幅回路において、前記高抵抗素子に並列に接
続され該高抵抗素子に電流を流すか否かを制御するスイ
ッチ回路と、該スイッチ回路の動作を制御する制御回路
と、前記増幅回路の出力側にウィンドウコンパレータと
を付加し、前記増幅回路の出力信号が前記ウィンドウコ
ンパレータのウィンドウ幅を超えたときに前記制御回路
により前記スイッチ回路をオンし、前記高抵抗素子に導
通する電流を前記スイッチ回路によりバイパスするよう
にしたことを特徴とするものである。
【００２０】請求項２記載の発明は、請求項1記載の帰
還増幅回路において、ウィンドウコンパレータを、PMOS
トランジスタと第１の定電流源との直列回路と、NMOSト
ランジスタと第２の定電流源との直列回路とにより構成
し、前記ウィンドウコンパレータの上限値を前記PMOSト
ランジスタの閾値電圧により設定し、下限値を前記NMOS
トランジスタの閾値電圧により設定し、前記増幅回路の
出力を各トランジスタのゲートに接続し、どちらかの前
記トランジスタがオフしたときに前記制御回路を駆動す
るようにしたこと特徴とするものである。
還増幅回路において、ウィンドウコンパレータを、PMOS
トランジスタと第１の定電流源との直列回路と、NMOSト
ランジスタと第２の定電流源との直列回路とにより構成
し、前記ウィンドウコンパレータの上限値を前記PMOSト
ランジスタの閾値電圧により設定し、下限値を前記NMOS
トランジスタの閾値電圧により設定し、前記増幅回路の
出力を各トランジスタのゲートに接続し、どちらかの前
記トランジスタがオフしたときに前記制御回路を駆動す
るようにしたこと特徴とするものである。
【００２１】請求項３記載の発明は、請求項２記載の帰
還増幅回路において、前記第１及び第２の定電流源を、
前記高抵抗素子と逆の特性を持つ第１及び第２の抵抗素
子に置き換え、前記PMOSトランジスタの閾値電圧により
設定された上限値及び前記NMOSトランジスタの閾値電圧
により設定された下限値が、前記抵抗素子の抵抗値によ
り変化するようにしたことを特徴とするものである。
還増幅回路において、前記第１及び第２の定電流源を、
前記高抵抗素子と逆の特性を持つ第１及び第２の抵抗素
子に置き換え、前記PMOSトランジスタの閾値電圧により
設定された上限値及び前記NMOSトランジスタの閾値電圧
により設定された下限値が、前記抵抗素子の抵抗値によ
り変化するようにしたことを特徴とするものである。
【００２２】請求項４記載の発明は、請求項1記載の帰
還増幅回路において、前記ウィンドウコンパレータを、
第１及び第２のオペアンプと、第１及び第２の定電流源
と、前記高抵抗素子と逆の特性を持つ抵抗素子とにより
構成し、前記第１及び第２のオペアンプと前記増幅回路
の出力とを接続し、前記ウィンドウコンパレータの上限
値を、前記第１のオペアンプと前記第１の定電流源とに
より設定し、下限値を、前記第２のオペアンプと前記第
２の定電流源とにより設定し、設定された上限値及び下
限値が前記抵抗素子の抵抗値により変化するようにした
ことを特徴とするものである。
還増幅回路において、前記ウィンドウコンパレータを、
第１及び第２のオペアンプと、第１及び第２の定電流源
と、前記高抵抗素子と逆の特性を持つ抵抗素子とにより
構成し、前記第１及び第２のオペアンプと前記増幅回路
の出力とを接続し、前記ウィンドウコンパレータの上限
値を、前記第１のオペアンプと前記第１の定電流源とに
より設定し、下限値を、前記第２のオペアンプと前記第
２の定電流源とにより設定し、設定された上限値及び下
限値が前記抵抗素子の抵抗値により変化するようにした
ことを特徴とするものである。
【００２３】
【発明の実施の形態】以下、本発明の実施形態について
図面に基づき説明する。
図面に基づき説明する。
【００２４】＝実施形態１＝ 図１は、本発明の一実施形態に係る帰還増幅回路を示す
概略構成図である。１は増幅回路である。２は帰還回路
であり、増幅回路１の出力の一部を入力側にフィードバ
ックする。３は高抵抗素子であり、帰還回路２と直列に
接続され、帰還回路２の動作を安定させるためのもので
ある。４はスイッチ回路であり、高抵抗素子３と並列に
接続され、高抵抗素子３に電流を流すか否かを制御する
ものである。スイッチ回路４の抵抗値は高抵抗素子３に
比ぺ小さいため、スイッチ回路４がオンしている時は高
抵抗素子３に流れる電流はスイッチ回路４によりバイパ
スされる。５は制御回路であり、スイッチ回路４のオン
／オフを制御する。６はウィンドウコンパレータであ
り、所定のウィンドウ幅が予め設定され、増幅回路１の
出力が前記ウィンドウ幅を超えたときに制御回路５に対
して信号を出力し、制御回路５はウィンドウコンパレー
タ６からの信号によりスイッチ回路４をオンし、高抵抗
素子３に流れる電流をスイッチ回路４によりバイパスす
るように制御する。
概略構成図である。１は増幅回路である。２は帰還回路
であり、増幅回路１の出力の一部を入力側にフィードバ
ックする。３は高抵抗素子であり、帰還回路２と直列に
接続され、帰還回路２の動作を安定させるためのもので
ある。４はスイッチ回路であり、高抵抗素子３と並列に
接続され、高抵抗素子３に電流を流すか否かを制御する
ものである。スイッチ回路４の抵抗値は高抵抗素子３に
比ぺ小さいため、スイッチ回路４がオンしている時は高
抵抗素子３に流れる電流はスイッチ回路４によりバイパ
スされる。５は制御回路であり、スイッチ回路４のオン
／オフを制御する。６はウィンドウコンパレータであ
り、所定のウィンドウ幅が予め設定され、増幅回路１の
出力が前記ウィンドウ幅を超えたときに制御回路５に対
して信号を出力し、制御回路５はウィンドウコンパレー
タ６からの信号によりスイッチ回路４をオンし、高抵抗
素子３に流れる電流をスイッチ回路４によりバイパスす
るように制御する。
【００２５】図２は、上図の概略基本回路図である。増
幅回路１は、オペアンプＯＰ１，帰還容量Ｃf及び基準
電位Ｖrとで構成され、帰還回路２は、オペアンプＯＰ
２，容量Ｃ1，基準電位Ｖr及び抵抗Ｒ1とで構成されて
いる。
幅回路１は、オペアンプＯＰ１，帰還容量Ｃf及び基準
電位Ｖrとで構成され、帰還回路２は、オペアンプＯＰ
２，容量Ｃ1，基準電位Ｖr及び抵抗Ｒ1とで構成されて
いる。
【００２６】オペアンプＯＰ１の出力の一部がオペアン
プＯＰ２の正端子に入力され、オペアンプＯＰ２の出力
が高抵抗素子３を介してオペアンプＯＰ１の負端子に入
力される。オペアンプＯＰ１の正端子は基準電位Ｖrを
介してグランドに接続され、オペアンプＯＰ２の負端子
は、抵抗Ｒ1及び基準電位Ｖrを介してグランドに接続さ
れ、オペアンプＯＰ２の負端子と出力側とは容量Ｃ1を
介して接続されている。
プＯＰ２の正端子に入力され、オペアンプＯＰ２の出力
が高抵抗素子３を介してオペアンプＯＰ１の負端子に入
力される。オペアンプＯＰ１の正端子は基準電位Ｖrを
介してグランドに接続され、オペアンプＯＰ２の負端子
は、抵抗Ｒ1及び基準電位Ｖrを介してグランドに接続さ
れ、オペアンプＯＰ２の負端子と出力側とは容量Ｃ1を
介して接続されている。
【００２７】また、入力端子とグランドとは、容量Ｃs
の焦電素子７を介して接続されている。
の焦電素子７を介して接続されている。
【００２８】次に、本実施形態の動作について説明す
る。帰還増幅回路の電源投入時や回路にノイズが印加さ
れた時等のように回路動作が不安定である時、増幅回路
1の出力がウィンドウコンパレータ６のウィンドウ幅を
超えるように設定する。これにより、回路が不安定にな
った時、つまり、増幅回路１の出力電圧がウィンドウコ
ンパレータ６のウィンドウ幅を超えた時、ウィンドウコ
ンパレータ６から制御回路５に対して信号を出力する。
ウィンドウコンパレータ６からの信号により制御回路５
はスイッチ回路４をオンし、高抵抗素子３に流れる電流
をスイッチ回路４にバイパスさせる。スイッチ回路４
は、高抵抗素子３に比べ抵抗値が小さいため、回路が安
定状態になるまでの時間が速い。回路が安定状態になり
正常動作をするようになった時、つまり、増幅回路１の
出力がウィンドウコンパレータ６のウインドウ幅の範囲
内になったところで、ウィンドウコンパレータ６は制御
回路５に対する信号を停止し、これにより制御回路５は
スイッチ回路４をオフする。
る。帰還増幅回路の電源投入時や回路にノイズが印加さ
れた時等のように回路動作が不安定である時、増幅回路
1の出力がウィンドウコンパレータ６のウィンドウ幅を
超えるように設定する。これにより、回路が不安定にな
った時、つまり、増幅回路１の出力電圧がウィンドウコ
ンパレータ６のウィンドウ幅を超えた時、ウィンドウコ
ンパレータ６から制御回路５に対して信号を出力する。
ウィンドウコンパレータ６からの信号により制御回路５
はスイッチ回路４をオンし、高抵抗素子３に流れる電流
をスイッチ回路４にバイパスさせる。スイッチ回路４
は、高抵抗素子３に比べ抵抗値が小さいため、回路が安
定状態になるまでの時間が速い。回路が安定状態になり
正常動作をするようになった時、つまり、増幅回路１の
出力がウィンドウコンパレータ６のウインドウ幅の範囲
内になったところで、ウィンドウコンパレータ６は制御
回路５に対する信号を停止し、これにより制御回路５は
スイッチ回路４をオフする。
【００２９】従って、本実施形態においては、帰還増幅
回路が安定正常な動作を行っているか否かをウィンドウ
コンパレータ６のウィンドウ幅を設定することで監視
し、回路の動作が不安定になった時に、安定動作を行う
ようになるまでの時間を長くする原因となる高抵抗素子
３に流れる電流を、回路の動作が安定するまで高抵抗素
子３より抵抗値の遙かに小さいスイッチ回路４によりバ
イパスするようにしたので、電源投入時等のように回路
動作が不安定な状態から安定かつ正常動作可能な状態に
なるまでの時間を短縮することができる。
回路が安定正常な動作を行っているか否かをウィンドウ
コンパレータ６のウィンドウ幅を設定することで監視
し、回路の動作が不安定になった時に、安定動作を行う
ようになるまでの時間を長くする原因となる高抵抗素子
３に流れる電流を、回路の動作が安定するまで高抵抗素
子３より抵抗値の遙かに小さいスイッチ回路４によりバ
イパスするようにしたので、電源投入時等のように回路
動作が不安定な状態から安定かつ正常動作可能な状態に
なるまでの時間を短縮することができる。
【００３０】＝実施形態２＝ 図３は、本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。本実施形態では、図１で示したウ
ィンドウコンパレータ６を、PMOSトランジスタ８と、NM
OSトランジスタ９と、定電流源１０ａ，１０ｂとにより
構成して成る。増幅回路１の出力は、PMOSトランジスタ
８及びNMOSトランジスタ９の各ゲート端子に接続され
る。PMOSトランジスタ８のドレイン端子とグランドとが
定電流源１０ａを介して接続され、PMOSトランジスタ８
のドレイン端子と定電流源１０ａとの接続点と制御回路
５とが接続されている。また、電源とNMOSトランジスタ
９のドレイン端子とが定電流源１０ｂを介して接続さ
れ、NMOSトランジスタ９のドレイン端子と定電流源１０
ｂとの接続点と制御回路５とが接続されている。
す概略構成図である。本実施形態では、図１で示したウ
ィンドウコンパレータ６を、PMOSトランジスタ８と、NM
OSトランジスタ９と、定電流源１０ａ，１０ｂとにより
構成して成る。増幅回路１の出力は、PMOSトランジスタ
８及びNMOSトランジスタ９の各ゲート端子に接続され
る。PMOSトランジスタ８のドレイン端子とグランドとが
定電流源１０ａを介して接続され、PMOSトランジスタ８
のドレイン端子と定電流源１０ａとの接続点と制御回路
５とが接続されている。また、電源とNMOSトランジスタ
９のドレイン端子とが定電流源１０ｂを介して接続さ
れ、NMOSトランジスタ９のドレイン端子と定電流源１０
ｂとの接続点と制御回路５とが接続されている。
【００３１】ウィンドウコンパレータ６の上限値は、PM
OSトランジスタ８の閾値電圧により設定される。PMOSト
ランジスタ８のドレイン端子と制御回路５とが接続さ
れ、増幅回路１の出力電圧が設定された上限値、つま
り、PMOSトランジスタ８の閾値電圧を上回ると、PMOSト
ランジスタ８はオフし、ドレイン端子から制御回路５へ
の電流が遮断される。制御回路５では、PMOSトランジス
タ８のドレイン端子からの電流が遮断されるとスイッチ
回路４を駆動する。同様に、ウィンドウコンパレータ６
の下限値は、NMOSトランジスタ９の閾値電圧により設定
される。NMOSトランジスタ９のドレイン端子と制御回路
５とが接続され、増幅回路１の出力電圧が設定された下
限値を下回ると、NMOSトランジスタ９はオフし、ドレイ
ン端子から制御回路５への電流が遮断される。制御回路
５では、電流が遮断されるとスイッチ回路４を駆動させ
る。これにより、高抵抗素子３に流れる電流はスイッチ
回路４によりバイパスされることになる。
OSトランジスタ８の閾値電圧により設定される。PMOSト
ランジスタ８のドレイン端子と制御回路５とが接続さ
れ、増幅回路１の出力電圧が設定された上限値、つま
り、PMOSトランジスタ８の閾値電圧を上回ると、PMOSト
ランジスタ８はオフし、ドレイン端子から制御回路５へ
の電流が遮断される。制御回路５では、PMOSトランジス
タ８のドレイン端子からの電流が遮断されるとスイッチ
回路４を駆動する。同様に、ウィンドウコンパレータ６
の下限値は、NMOSトランジスタ９の閾値電圧により設定
される。NMOSトランジスタ９のドレイン端子と制御回路
５とが接続され、増幅回路１の出力電圧が設定された下
限値を下回ると、NMOSトランジスタ９はオフし、ドレイ
ン端子から制御回路５への電流が遮断される。制御回路
５では、電流が遮断されるとスイッチ回路４を駆動させ
る。これにより、高抵抗素子３に流れる電流はスイッチ
回路４によりバイパスされることになる。
【００３２】次に、本実施形態の動作について説明す
る。増幅回路１の出力電圧がPMOSトランジスタ８の閾値
電圧（上限値）を下回っている時は、PMOSトランジスタ
８はオンしている。同様に、増幅回路１の出力電圧がNM
OSトランジスタ９の閾値電圧（下限値）を上回っている
時は、NMOSトランジスタ９はオンしている。つまり、増
幅回路１の出力電圧が、２つのトランジスタにより設定
されたウィンドウ幅にある時は、制御回路５へ電流が流
れていることになる。そして、帰還増幅回路の動作が不
安定になり増幅回路１の出力電圧がウィンドウコンパレ
ータ６により設定された上限値を上回ったとすると、PM
OSトランジスタ８がオフし、制御回路５へ電流が流れな
くなる。制御回路５では、ウィンドウコンパレータ６か
らの電流が遮断されたことを受けて、スイッチ回路４を
駆動させ、高抵抗素子３に流れる電流をバイパスする。
次に、再び増幅回路１の出力電圧がウィンドウコンパレ
ータ６により設定された上限値を下回ったところで、PM
OSトランジスタ８がオンし、制御回路５に電流が流れ
る。これにより割御回路５では、スイッチ回路４の駆動
を終了する。
る。増幅回路１の出力電圧がPMOSトランジスタ８の閾値
電圧（上限値）を下回っている時は、PMOSトランジスタ
８はオンしている。同様に、増幅回路１の出力電圧がNM
OSトランジスタ９の閾値電圧（下限値）を上回っている
時は、NMOSトランジスタ９はオンしている。つまり、増
幅回路１の出力電圧が、２つのトランジスタにより設定
されたウィンドウ幅にある時は、制御回路５へ電流が流
れていることになる。そして、帰還増幅回路の動作が不
安定になり増幅回路１の出力電圧がウィンドウコンパレ
ータ６により設定された上限値を上回ったとすると、PM
OSトランジスタ８がオフし、制御回路５へ電流が流れな
くなる。制御回路５では、ウィンドウコンパレータ６か
らの電流が遮断されたことを受けて、スイッチ回路４を
駆動させ、高抵抗素子３に流れる電流をバイパスする。
次に、再び増幅回路１の出力電圧がウィンドウコンパレ
ータ６により設定された上限値を下回ったところで、PM
OSトランジスタ８がオンし、制御回路５に電流が流れ
る。これにより割御回路５では、スイッチ回路４の駆動
を終了する。
【００３３】なお、増幅回路１の出力電圧がウィンドウ
コンパレータ６により設定された下限値を下回った場合
についても同様である。
コンパレータ６により設定された下限値を下回った場合
についても同様である。
【００３４】従って、本実施形態においては、ウィンド
ウコンパレータ６をトランジスタにより構成することが
できるため、コンパクトな構成とすることができると共
に、増幅回路１の出力電圧がウィンドウ幅内にある時
に、制御回路５に流れる電流の電流値を定電流源により
低く設定することで消費電力を抑えることが可能とな
る。
ウコンパレータ６をトランジスタにより構成することが
できるため、コンパクトな構成とすることができると共
に、増幅回路１の出力電圧がウィンドウ幅内にある時
に、制御回路５に流れる電流の電流値を定電流源により
低く設定することで消費電力を抑えることが可能とな
る。
【００３５】＝実施形態３＝ 図４は、本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。本実施形態では、図３で示した帰
還増幅回路における定電流源１０ａ，１０ｂを高抵抗素
子３と逆の特性を持つ抵抗素子１１ａ，１１ｂに置き換
えた構成となっている。これにより、素子の温度変化等
により抵抗素子の抵抗値が低くなると、PMOSトランジス
タ８の閾値電圧が低く、NMOSトランジスタ９の閾値電圧
が高くなるので、結果としてウィンドウコンパレータ６
のウィンドウ幅が狭くなる。また、逆に抵抗素子の抵抗
値が高くなるとウィンドウコンパレータ６のウィンドウ
幅は広くなる。
す概略構成図である。本実施形態では、図３で示した帰
還増幅回路における定電流源１０ａ，１０ｂを高抵抗素
子３と逆の特性を持つ抵抗素子１１ａ，１１ｂに置き換
えた構成となっている。これにより、素子の温度変化等
により抵抗素子の抵抗値が低くなると、PMOSトランジス
タ８の閾値電圧が低く、NMOSトランジスタ９の閾値電圧
が高くなるので、結果としてウィンドウコンパレータ６
のウィンドウ幅が狭くなる。また、逆に抵抗素子の抵抗
値が高くなるとウィンドウコンパレータ６のウィンドウ
幅は広くなる。
【００３６】次に、本実施形態の動作について説明す
る。スイッチ回路４がオフし高抵抗素子３に電流が流れ
るようになってから帰還増幅回路の動作が完全に安定す
るまでに多少の時間を要する。この時間は高抵抗素子３
の抵抗値が高いほど長くなる傾向にある。高抵抗素子３
の抵抗値が温度変化等により高くなると、スイッチ回路
４がオフしてから回路が安定状態になるまでの時間が高
抵抗素子３の抵抗値が高くなったことにより幾分余計に
かかることになる。しかし、高抵抗素子３の抵抗値が高
くなると、高抵抗素子３と逆の特性を持つ抵抗素子１１
ａ，１１ｂの抵抗値が低くなり、その結果、ウィンドウ
コンパレータ６のウィンドウ幅が狭くなる。これにより
、制御回路５が作動し易くなるため、高抵抗素子３の
抵抗値がぱらついたとしても安定状態に達するまでの時
間が長くなるのを防止することができる。
る。スイッチ回路４がオフし高抵抗素子３に電流が流れ
るようになってから帰還増幅回路の動作が完全に安定す
るまでに多少の時間を要する。この時間は高抵抗素子３
の抵抗値が高いほど長くなる傾向にある。高抵抗素子３
の抵抗値が温度変化等により高くなると、スイッチ回路
４がオフしてから回路が安定状態になるまでの時間が高
抵抗素子３の抵抗値が高くなったことにより幾分余計に
かかることになる。しかし、高抵抗素子３の抵抗値が高
くなると、高抵抗素子３と逆の特性を持つ抵抗素子１１
ａ，１１ｂの抵抗値が低くなり、その結果、ウィンドウ
コンパレータ６のウィンドウ幅が狭くなる。これにより
、制御回路５が作動し易くなるため、高抵抗素子３の
抵抗値がぱらついたとしても安定状態に達するまでの時
間が長くなるのを防止することができる。
【００３７】従って、本実施形態においては、PMOSトラ
ンジスタ８の閾値電圧により設定された上限値及びNMOS
トランジスタ９の閾値電圧により設定された下限値が、
抵抗素子１１ａ，１１ｂの抵抗値により高抵抗素子３の
抵抗値のぱらつきを吸収するように変化するため、帰還
増幅回路が安定状態に復帰するまでの時間が高抵抗素子
３のぱらつきにより増加するのを防止することができ
る。
ンジスタ８の閾値電圧により設定された上限値及びNMOS
トランジスタ９の閾値電圧により設定された下限値が、
抵抗素子１１ａ，１１ｂの抵抗値により高抵抗素子３の
抵抗値のぱらつきを吸収するように変化するため、帰還
増幅回路が安定状態に復帰するまでの時間が高抵抗素子
３のぱらつきにより増加するのを防止することができ
る。
【００３８】＝実施形態４＝ 図５は、本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。本実施形態では、図１に示したウ
ィンドウコンパレータ６を低電流源１０ａ，１０ｂ，オ
ペアンプ１２ａ，１２ｂ及び抵抗素子１３により構成し
て成る。増幅回路１の出力がオペアンプ１２ａの負端子
及びオペアンプ１２ｂの正端子に接続されている。ま
た、電源とグランドとが定電流源１０ａ，高抵抗素子３
と逆の特性を持つ抵抗素子１３及び定電流源１０ｂとの
直列回路を介して接続される。更に、定電流源１０ａと
抵抗素子１３との接続点とオペアンプ１２ａの正端子と
が接続され、抵抗素子１３と定電流源１０ｂとの接続点
とオペアンプ１２ｂの負端子とが接続されている。
す概略構成図である。本実施形態では、図１に示したウ
ィンドウコンパレータ６を低電流源１０ａ，１０ｂ，オ
ペアンプ１２ａ，１２ｂ及び抵抗素子１３により構成し
て成る。増幅回路１の出力がオペアンプ１２ａの負端子
及びオペアンプ１２ｂの正端子に接続されている。ま
た、電源とグランドとが定電流源１０ａ，高抵抗素子３
と逆の特性を持つ抵抗素子１３及び定電流源１０ｂとの
直列回路を介して接続される。更に、定電流源１０ａと
抵抗素子１３との接続点とオペアンプ１２ａの正端子と
が接続され、抵抗素子１３と定電流源１０ｂとの接続点
とオペアンプ１２ｂの負端子とが接続されている。
【００３９】オペアンプ１２ａは、負端子に入力される
増幅回路１の出力電圧と、予め設定される正端子に入カ
される電圧（上限値）とを比較し、増幅回路１の出力電
圧が上回っていれぱ、制御回路５によりスイッチ回路４
を駆動する。オペアンプ１２ｂは、正端子に入力される
増幅回路１の出力電圧と、予め設定される負端子に入力
される電圧（下限値）とを比較して、増幅回路１の出力
電圧が下回っていれぱ、制御回路５によりスイッチ回路
４を駆動する。定電流源１０ａ，１０ｂは、オペアンプ
１２ａの正端子やオペアンプ１２ｂの負端子に入力され
る電圧を設定する。これにより、ウィンドウコンパレー
タ６の初期のウィンドウ幅が設定されることになる。抵
抗素子１３は、高抵抗素子３の温度特性等に伴って抵抗
値が変化するため、オペアンプ１２ａの正端子及びオペ
アンプ１２ｂの負端子に入力される電圧が変化すること
になり、予め設定されたウィンドウ幅が変化することに
なる。
増幅回路１の出力電圧と、予め設定される正端子に入カ
される電圧（上限値）とを比較し、増幅回路１の出力電
圧が上回っていれぱ、制御回路５によりスイッチ回路４
を駆動する。オペアンプ１２ｂは、正端子に入力される
増幅回路１の出力電圧と、予め設定される負端子に入力
される電圧（下限値）とを比較して、増幅回路１の出力
電圧が下回っていれぱ、制御回路５によりスイッチ回路
４を駆動する。定電流源１０ａ，１０ｂは、オペアンプ
１２ａの正端子やオペアンプ１２ｂの負端子に入力され
る電圧を設定する。これにより、ウィンドウコンパレー
タ６の初期のウィンドウ幅が設定されることになる。抵
抗素子１３は、高抵抗素子３の温度特性等に伴って抵抗
値が変化するため、オペアンプ１２ａの正端子及びオペ
アンプ１２ｂの負端子に入力される電圧が変化すること
になり、予め設定されたウィンドウ幅が変化することに
なる。
【００４０】次に、本実施形態の動作について説明す
る。オペアンプ１２ａの正端子及びオベアンプ１２ｂの
負端子には予め電圧が印加されており、前者がウィンド
ウコンパレータ６の上限値、後者が下限値となる。増幅
回路１の出力電圧が、オペアンプ１２ａの負端子に印加
されると、オペアンプの比較機能により出力電圧が前記
上限値を上回っているとオペアンプ１２ａは負電圧を出
力する。そして、オペアンプ１２ａにより制御回路５に
負電圧が印加されると、スイッチ回路４を駆動する。ま
た、出力電圧がオペアンプ１２ｂの正端子に印加され、
その値が前記下限値を下回っていると、オペアンプ１２
ｂは負電圧を出力する。そして、オペアンプ１２ｂによ
り制御回路５に負電圧が印加されると、スイッチ回路４
を駆動する。以上の動作により、回路動作が不安定な状
態から安定かつ正常動作可能な状態になるまでの時間を
短縮することができる。
る。オペアンプ１２ａの正端子及びオベアンプ１２ｂの
負端子には予め電圧が印加されており、前者がウィンド
ウコンパレータ６の上限値、後者が下限値となる。増幅
回路１の出力電圧が、オペアンプ１２ａの負端子に印加
されると、オペアンプの比較機能により出力電圧が前記
上限値を上回っているとオペアンプ１２ａは負電圧を出
力する。そして、オペアンプ１２ａにより制御回路５に
負電圧が印加されると、スイッチ回路４を駆動する。ま
た、出力電圧がオペアンプ１２ｂの正端子に印加され、
その値が前記下限値を下回っていると、オペアンプ１２
ｂは負電圧を出力する。そして、オペアンプ１２ｂによ
り制御回路５に負電圧が印加されると、スイッチ回路４
を駆動する。以上の動作により、回路動作が不安定な状
態から安定かつ正常動作可能な状態になるまでの時間を
短縮することができる。
【００４１】また、高抵抗素子３の抵抗値が高くなる
と、高抵抗素子３と逆の特性を持つ抵抗素子１３の抵抗
値は低くなり、ウィンドウコンパレータ６の上限値とし
て入力される電圧は低く、下限値として入力される電圧
は高くなり、結果としてウィンドウ幅が狭くなるように
なる。これにより、実施形態３に示したのと同じ効果を
得ることができ、帰還増幅回路が安定状態に復帰するま
での時間が高抵抗素子３のぱらつきにより増加するのを
防止することができる。
と、高抵抗素子３と逆の特性を持つ抵抗素子１３の抵抗
値は低くなり、ウィンドウコンパレータ６の上限値とし
て入力される電圧は低く、下限値として入力される電圧
は高くなり、結果としてウィンドウ幅が狭くなるように
なる。これにより、実施形態３に示したのと同じ効果を
得ることができ、帰還増幅回路が安定状態に復帰するま
での時間が高抵抗素子３のぱらつきにより増加するのを
防止することができる。
【００４２】従って、本実施形態においては、ウィンド
ウコンパレータ６を比較機能を有するオペアンプにより
構成し、その結果を基に制御回路５によりスイッチ回路
４を制御することで、帰還増幅回路が不安定な状態から
安定かつ正常動作可能な状態になるまでの時間を短縮す
ることができる。
ウコンパレータ６を比較機能を有するオペアンプにより
構成し、その結果を基に制御回路５によりスイッチ回路
４を制御することで、帰還増幅回路が不安定な状態から
安定かつ正常動作可能な状態になるまでの時間を短縮す
ることができる。
【００４３】また、高抵抗素子３と逆の特性を持つ抵抗
素子１３を付加することで、設定された上限値及び下限
値が高抵抗素子３の抵抗値のぱらつきを吸収するように
変化するため、高抵抗素子３の抵抗値のばらつきにより
帰還増幅回路が安定状態に復帰するまでの時間が増加す
るのを防止することができる。
素子１３を付加することで、設定された上限値及び下限
値が高抵抗素子３の抵抗値のぱらつきを吸収するように
変化するため、高抵抗素子３の抵抗値のばらつきにより
帰還増幅回路が安定状態に復帰するまでの時間が増加す
るのを防止することができる。
【００４４】
【発明の効果】請求項１記載の発明は、増幅回路と、増
幅回路の出力の一部を入力側にフィードバックするため
の帰還回路と、帰還回路と直列に接続され帰還回路の動
作を安定させる高抵抗素子とから成る帰還増幅回路にお
いて、高抵抗素子に並列に接続され高抵抗素子に電流を
流すか否かを制御するスイッチ回路と、スイッチ回路の
動作を制御する制御回路と、増幅回路の出力側にウィン
ドウコンパレータとを付加し、増幅回路の出力信号がウ
ィンドウコンパレータのウィンドウ幅を超えたときに制
御回路によりスイッチ回路をオンし、高抵抗素子に導通
する電流をスイッチ回路によりバイパスするようにした
ので、設定したウィンドウ幅において帰還増幅回路が安
定するように設定しておけぱ、安定動作をしなくなった
ときに制御回路により高抵抗素子がスイッチ回路により
バイパスされるため、高抵抗素子を帰還系に含んでいる
にも関わらず不安定な状態から安定かつ正常動作可能な
状態に復帰するまでの時間を短縮することのできる帰還
増幅回路を提供することができた。
幅回路の出力の一部を入力側にフィードバックするため
の帰還回路と、帰還回路と直列に接続され帰還回路の動
作を安定させる高抵抗素子とから成る帰還増幅回路にお
いて、高抵抗素子に並列に接続され高抵抗素子に電流を
流すか否かを制御するスイッチ回路と、スイッチ回路の
動作を制御する制御回路と、増幅回路の出力側にウィン
ドウコンパレータとを付加し、増幅回路の出力信号がウ
ィンドウコンパレータのウィンドウ幅を超えたときに制
御回路によりスイッチ回路をオンし、高抵抗素子に導通
する電流をスイッチ回路によりバイパスするようにした
ので、設定したウィンドウ幅において帰還増幅回路が安
定するように設定しておけぱ、安定動作をしなくなった
ときに制御回路により高抵抗素子がスイッチ回路により
バイパスされるため、高抵抗素子を帰還系に含んでいる
にも関わらず不安定な状態から安定かつ正常動作可能な
状態に復帰するまでの時間を短縮することのできる帰還
増幅回路を提供することができた。
【００４５】請求項２記載の発明は、請求項1記載の帰
還増幅回路において、ウィンドウコンパレータを、PMOS
トランジスタと第１の定電流源との直列回路と、NMOSト
ランジスタと第２の定電流源との直列回路とにより構成
し、ウィンドウコンパレータの上限値をPMOSトランジス
タの閾値電圧により設定し、下限値をNMOSトランジスタ
の閾値電圧により設定し、増幅回路の出力を各トランジ
スタのゲートに接続し、どちらかのトランジスタがオフ
したときに制御回路を駆動するようにしたので、ウィン
ドウコンパレータをコンパクトにできると共に、定電流
源の電流を低くすることで消費電力を抑えることが可能
となる。
還増幅回路において、ウィンドウコンパレータを、PMOS
トランジスタと第１の定電流源との直列回路と、NMOSト
ランジスタと第２の定電流源との直列回路とにより構成
し、ウィンドウコンパレータの上限値をPMOSトランジス
タの閾値電圧により設定し、下限値をNMOSトランジスタ
の閾値電圧により設定し、増幅回路の出力を各トランジ
スタのゲートに接続し、どちらかのトランジスタがオフ
したときに制御回路を駆動するようにしたので、ウィン
ドウコンパレータをコンパクトにできると共に、定電流
源の電流を低くすることで消費電力を抑えることが可能
となる。
【００４６】請求項３記載の発明は、請求項２記載の帰
還増幅回路において、第１及び第２の定電流源を、高抵
抗素子と逆の特性を持つ第１及び第２の抵抗素子に置き
換え、PMOSトランジスタの閾値電圧により設定された上
限値及びNMOSトランジスタの閾値電圧により設定された
下限値が、抵抗素子の抵抗値により変化するようにした
ので、ウィンドウコンパレータをコンパクトにできると
共に、高抵抗素子の抵抗値のぱらつきを吸収するように
ウィンドウ幅が変化し、帰還増幅回路が安定状態に復帰
するまでの時間が増加するのを防止することができる。
還増幅回路において、第１及び第２の定電流源を、高抵
抗素子と逆の特性を持つ第１及び第２の抵抗素子に置き
換え、PMOSトランジスタの閾値電圧により設定された上
限値及びNMOSトランジスタの閾値電圧により設定された
下限値が、抵抗素子の抵抗値により変化するようにした
ので、ウィンドウコンパレータをコンパクトにできると
共に、高抵抗素子の抵抗値のぱらつきを吸収するように
ウィンドウ幅が変化し、帰還増幅回路が安定状態に復帰
するまでの時間が増加するのを防止することができる。
【００４７】請求項４記載の発明は、請求項1記載の帰
還増幅回路において、ウィンドウコンパレータを、第１
及び第２のオペアンプと、第１及び第２の定電流源と、
高抵抗素子と逆の特性を持つ抵抗素子とにより構成し、
第１及び第２のオペアンプと増幅回路の出力とを接続
し、ウィンドウコンパレータの上限値を、第１のオペア
ンプと第１の定電流源とにより設定し、下限値を、第２
のオペアンプと第２の定電流源とにより設定し、設定さ
れた上限値及び下限値が抵抗素子の抵抗値により変化す
るようにしたので、高抵抗素子の抵抗値のぱらつきを吸
収するようにウィンドウ幅が変化し、帰還増幅回路が安
定状態に復帰するまでの時間が増加するのを防止するこ
とができる。
還増幅回路において、ウィンドウコンパレータを、第１
及び第２のオペアンプと、第１及び第２の定電流源と、
高抵抗素子と逆の特性を持つ抵抗素子とにより構成し、
第１及び第２のオペアンプと増幅回路の出力とを接続
し、ウィンドウコンパレータの上限値を、第１のオペア
ンプと第１の定電流源とにより設定し、下限値を、第２
のオペアンプと第２の定電流源とにより設定し、設定さ
れた上限値及び下限値が抵抗素子の抵抗値により変化す
るようにしたので、高抵抗素子の抵抗値のぱらつきを吸
収するようにウィンドウ幅が変化し、帰還増幅回路が安
定状態に復帰するまでの時間が増加するのを防止するこ
とができる。
【図１】本発明の一実施形態に係る帰還増幅回路を示す
概略構成図である。
概略構成図である。
【図２】上図の概略基本回路図である。
【図３】本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。
す概略構成図である。
【図４】本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。
す概略構成図である。
【図５】本発明の他の実施形態に係る帰還増幅回路を示
す概略構成図である。
す概略構成図である。
【図６】従来例に係る帰還増幅回路を示す概略構成図で
ある。
ある。
【図７】上図の概略基本回路図である。
ＯＰ１，ＯＰ２ オペアンプ Ｃf 帰還容量 Ｃ1 容量 Ｒi，Ｒ1 抵抗 Ｖr 基準電位 １ 増幅回路 ２ 帰還回路 ３ 高抵抗素子 ４ スイッチ回路 ５ 制御回路 ６ ウィンドウコンパレータ ７ 焦電素子 ８ PMOSトランジスタ ９ NMOSトランジスタ １０ａ，１０ｂ 定電流源 １１ａ，１１ｂ 抵抗素子 １２ａ，１２ｂ オペアンプ １３ 抵抗素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤村 俊夫 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平10−190363（ＪＰ，Ａ) 特開 平１−229507（ＪＰ，Ａ) 特開 平４−364601（ＪＰ，Ａ) 特開 平７−226631（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/00 - 1/34
Claims (4)
- 【請求項１】 増幅回路と、該増幅回路の出力の一部を
入力側にフィードバックするための帰還回路と、該帰還
回路と直列に接続され該帰還回路の動作を安定させる高
抵抗素子とから成る帰還増幅回路において、前記高抵抗
素子に並列に接続され該高抵抗素子に電流を流すか否か
を制御するスイッチ回路と、該スイッチ回路の動作を制
御する制御回路と、前記増幅回路の出力側にウィンドウ
コンパレータとを付加し、前記増幅回路の出力信号が前
記ウィンドウコンパレータのウィンドウ幅を超えたとき
に前記制御回路により前記スイッチ回路をオンし、前記
高抵抗素子に導通する電流を前記スイッチ回路によりバ
イパスするようにしたことを特徴とする帰還増幅回路。 - 【請求項２】 ウィンドウコンパレータを、PMOSトラン
ジスタと第１の定電流源との直列回路と、NMOSトランジ
スタと第２の定電流源との直列回路とにより構成し、前
記ウィンドウコンパレータの上限値を前記PMOSトランジ
スタの閾値電圧により設定し、下限値を前記NMOSトラン
ジスタの閾値電圧により設定し、前記増幅回路の出力を
各トランジスタのゲートに接続し、どちらかの前記トラ
ンジスタがオフしたときに前記制御回路を駆動するよう
にしたこと特徴とする請求項１記載の帰還増幅回路。 - 【請求項３】 前記第１及び第２の定電流源を、前記高
抵抗素子と逆の特性を持つ第１及び第２の抵抗素子に置
き換え、前記PMOSトランジスタの閾値電圧により設定さ
れた上限値及び前記NMOSトランジスタの閾値電圧により
設定された下限値が、前記抵抗素子の抵抗値により変化
するようにしたことを特徴とする請求項２記載の帰還増
幅回路。 - 【請求項４】 前記ウィンドウコンパレータを、第１及
び第２のオペアンプと、第１及び第２の定電流源と、前
記高抵抗素子と逆の特性を持つ抵抗素子とにより構成
し、前記第１及び第２のオペアンプと前記増幅回路の出
力とを接続し、前記ウィンドウコンパレータの上限値
を、前記第１のオペアンプと前記第１の定電流源とによ
り設定し、下限値を、前記第２のオペアンプと前記第２
の定電流源とにより設定し、設定された上限値及び下限
値が前記抵抗素子の抵抗値により変化するようにしたこ
とを特徴とする請求項1記載の帰還増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20493697A JP3358501B2 (ja) | 1996-12-19 | 1997-07-30 | 帰還増幅回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33925496 | 1996-12-19 | ||
| JP8-339254 | 1996-12-19 | ||
| JP20493697A JP3358501B2 (ja) | 1996-12-19 | 1997-07-30 | 帰還増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10233631A JPH10233631A (ja) | 1998-09-02 |
| JP3358501B2 true JP3358501B2 (ja) | 2002-12-24 |
Family
ID=26514747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20493697A Expired - Lifetime JP3358501B2 (ja) | 1996-12-19 | 1997-07-30 | 帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3358501B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013047005A1 (ja) * | 2011-09-29 | 2013-04-04 | 富士電機株式会社 | 負荷駆動回路 |
| CN108134582B (zh) * | 2018-01-25 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种模拟前端电路 |
| CN113437374B (zh) * | 2021-07-22 | 2024-07-23 | 宁波市芯能微电子科技有限公司 | 一种低能耗bms电池管理系统用放大电路 |
-
1997
- 1997-07-30 JP JP20493697A patent/JP3358501B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10233631A (ja) | 1998-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177743B2 (ja) | 高差動インピーダンスと低共通モード・インピーダンスを有する差動チャージ・ポンプ回路 | |
| US7173401B1 (en) | Differential amplifier and low drop-out regulator with thereof | |
| US5672959A (en) | Low drop-out voltage regulator having high ripple rejection and low power consumption | |
| JP5053061B2 (ja) | ボルテージレギュレータ | |
| US7315154B2 (en) | Voltage regulator | |
| US6448750B1 (en) | Voltage regulator for non-volatile memory with large power supply rejection ration and minimal current drain | |
| JP2000049585A (ja) | 出力バッファ回路 | |
| US6166530A (en) | Current-Limited switch with fast transient response | |
| JP3502145B2 (ja) | 電源シャントレギュレ−タ | |
| US4868482A (en) | CMOS integrated circuit having precision resistor elements | |
| KR0134651B1 (ko) | 안정화 전원 회로 및 에미터 폴로워 출력 전류 제한 회로 | |
| US20070132439A1 (en) | Switching regulator | |
| JP3527216B2 (ja) | 直流安定化電源回路 | |
| JPS6259924B2 (ja) | ||
| JP3822781B2 (ja) | 安定化電源回路 | |
| JP3358501B2 (ja) | 帰還増幅回路 | |
| US7570113B2 (en) | Overload recovery circuit for folded cascode amplifiers | |
| JPH0472401B2 (ja) | ||
| EP1422588B1 (en) | Constant voltage power supply | |
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| JPS6411166B2 (ja) | ||
| JP2003046347A (ja) | 高出力増幅器 | |
| JP3374710B2 (ja) | 帰還増幅回路 | |
| KR100270581B1 (ko) | 바이어스 안정화 회로 | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071011 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |