WO2013046943A1 - 窒化物半導体装置およびその製造方法 - Google Patents

窒化物半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2013046943A1
WO2013046943A1 PCT/JP2012/070156 JP2012070156W WO2013046943A1 WO 2013046943 A1 WO2013046943 A1 WO 2013046943A1 JP 2012070156 W JP2012070156 W JP 2012070156W WO 2013046943 A1 WO2013046943 A1 WO 2013046943A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
semiconductor layer
layer
semiconductor device
tial
Prior art date
Application number
PCT/JP2012/070156
Other languages
English (en)
French (fr)
Inventor
敬久 藤井
藤田　耕一郎
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US14/125,765 priority Critical patent/US20140124837A1/en
Priority to CN201280028004.XA priority patent/CN103597582B/zh
Publication of WO2013046943A1 publication Critical patent/WO2013046943A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Definitions

  • the present invention relates to a nitride semiconductor device and a manufacturing method thereof.
  • a nitride semiconductor device there is a device in which a two-dimensional electron gas is formed in a GaN layer near the interface between the GaN layer and the AlGaN layer (for example, Japanese Patent Laid-Open No. 2007-158149 (Patent Document 1)). reference).
  • a metal is deposited by sputtering in a recess formed by removing a part of the AlGaN layer and the GaN layer, and a source electrode and a drain electrode in contact with a two-dimensional electron gas are formed as ohmic electrodes.
  • an ohmic contact is obtained between the two-dimensional electron gas and the source and drain electrodes by heat-treating the source and drain electrodes at a high temperature of 800 ° C.
  • the ohmic electrode has a high contact resistance and a sufficiently low contact resistance can be obtained. could not.
  • an object of the present invention is to provide a nitride semiconductor device capable of reducing the contact resistance between the nitride semiconductor layer and the ohmic electrode and a method for manufacturing the same.
  • the present inventor It has been discovered that the contact resistance characteristics of the nitride semiconductor layer and the ohmic electrode change depending on the nitrogen concentration in the ohmic electrode when nitrogen atoms are contained as impurities in the ohmic electrode. .
  • the present invention has been found for the first time by experiments that the contact resistance is greatly reduced when the nitrogen concentration in the ohmic electrode is within a specific range based on the discovery of the present inventor.
  • the nitride semiconductor device of the first invention is A substrate, A nitride semiconductor layer formed on the substrate; An ohmic electrode made of a TiAl-based material formed on the nitride semiconductor layer, The nitrogen concentration in the ohmic electrode made of the TiAl-based material is 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the nitride semiconductor of the nitride semiconductor device may be any material represented by Al x In y Ga 1-xy N (x ⁇ 0, y ⁇ 0, 0 ⁇ x + y ⁇ 1).
  • the TiAl-based material is made of at least Ti / Al, and a TiN cap layer may be laminated thereon, or Au, Ag, Pt, etc. may be laminated on Al.
  • the contact between the nitride semiconductor layer and the ohmic electrode is achieved by setting the nitrogen concentration in the ohmic electrode made of TiAl-based material to 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less. Resistance can be reduced.
  • the nitride semiconductor layer includes a first semiconductor layer sequentially stacked on the substrate and a second semiconductor layer forming a heterointerface with the first semiconductor layer, A two-dimensional electron gas is formed at the heterointerface between the first semiconductor layer and the second semiconductor layer; A recess is formed in a part of the upper side of the first semiconductor layer through the second semiconductor layer, and at least a part of the ohmic electrode is embedded in the recess.
  • the nitride semiconductor device having a recess structure in which at least a part of the ohmic electrode is embedded in the recess formed in a part of the first semiconductor layer through the second semiconductor layer.
  • the contact resistance between the two-dimensional electron gas and the ohmic electrode at the heterointerface between the first semiconductor layer and the second semiconductor layer can be reduced.
  • the ohmic electrode made of the TiAl-based material is a laminated metal film in which at least a Ti layer and an Al layer are laminated in order from the substrate side.
  • the nitrogen in the ohmic electrode is included in the Ti layer at the time of manufacture.
  • the concentration can be easily set to 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the nitrogen concentration in the ohmic electrode is reduced to 1 ⁇ by flowing nitrogen into the chamber during the sputtering of the Ti layer of the metal film made of the TiAl-based material. It is characterized by being 10 16 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less.
  • nitrogen is allowed to flow in the chamber during the sputtering of the Ti layer of the metal film made of the TiAl-based material, so that the nitrogen concentration in the ohmic electrode is increased.
  • the contact resistance between the nitride semiconductor layer and the ohmic electrode can be reduced.
  • a step of forming a nitride semiconductor layer on the substrate In the method of manufacturing a nitride semiconductor device according to the third aspect of the invention, a step of forming a nitride semiconductor layer on the substrate; Forming a metal film made of a TiAl-based material on the nitride semiconductor layer by sputtering; Etching the metal film made of the TiAl-based material to form an ohmic electrode; Annealing the substrate on which the ohmic electrode is formed,
  • the nitrogen concentration in the ohmic electrode is set to 1 by flowing nitrogen into the chamber before sputtering of the Ti layer of the metal film made of the TiAl-based material. It is characterized by being made to be at least 10 16 cm ⁇ 3 and not more than 1 ⁇ 10 20 cm ⁇ 3 .
  • the step of forming the metal film made of the TiAl-based material nitrogen is flowed into the chamber before sputtering of the Ti layer of the metal film made of the TiAl-based material, so that the nitrogen concentration in the ohmic electrode
  • the thickness is set to 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less, the contact resistance between the nitride semiconductor layer and the ohmic electrode can be reduced.
  • the nitride semiconductor layer is formed by sequentially stacking a first semiconductor layer and a second semiconductor layer forming a heterointerface with the first semiconductor layer on the substrate, After forming the nitride semiconductor layer and before forming the metal film made of the TiAl-based material by sputtering, the etching penetrates the second semiconductor layer and forms a part on the upper side of the first semiconductor layer. Forming a recess, In the step of forming the ohmic electrode, the metal film made of the TiAl-based material is etched to form the ohmic electrode having at least a portion embedded in the recess.
  • a nitride semiconductor device having a recess structure in which at least a part of the ohmic electrode is embedded in a recess formed in a part of the upper side of the first semiconductor layer through the second semiconductor layer by etching.
  • the contact resistance between the two-dimensional electron gas at the heterointerface between the first semiconductor layer and the second semiconductor layer and the ohmic electrode can be reduced.
  • the substrate on which the ohmic electrode is formed is heated at 400 ° C. or more and 500 ° C. or less.
  • the substrate on which the ohmic electrode is formed is heated at 400 ° C. or more and 500 ° C. or less, so that the nitride semiconductor is compared with the case where annealing is performed at a high temperature of 500 ° C. or more.
  • the contact resistance between the layer and the ohmic electrode can be greatly reduced.
  • a nitride semiconductor device capable of reducing the contact resistance between the GaN-based semiconductor layer and the ohmic electrode can be realized.
  • FIG. 1 is a cross-sectional view of a nitride semiconductor device according to a first embodiment of the present invention.
  • FIG. 2 is a process cross-sectional view for explaining the method of manufacturing the nitride semiconductor device.
  • FIG. 3 is a process cross-sectional view subsequent to FIG.
  • FIG. 4 is a process cross-sectional view subsequent to FIG.
  • FIG. 5 is a process cross-sectional view subsequent to FIG.
  • FIG. 6 is a process cross-sectional view subsequent to FIG.
  • FIG. 7 is a process cross-sectional view subsequent to FIG.
  • FIG. 8 is a graph showing the relationship between the nitrogen concentration in the ohmic electrode and the contact resistance.
  • FIG. 9 is a diagram showing the relationship between the annealing temperature of the ohmic electrode and the contact resistance.
  • FIG. 1 shows a cross-sectional view of a nitride semiconductor device according to the first embodiment of the present invention, which is a GaN-based HFET (Hetero-junction Field Effect Transistor).
  • a nitride semiconductor device according to the first embodiment of the present invention, which is a GaN-based HFET (Hetero-junction Field Effect Transistor).
  • this semiconductor device includes an undoped AlGaN buffer layer 15, an undoped GaN layer 1 as an example of a first semiconductor layer, and an undoped AlGaN layer as an example of a second semiconductor layer on an Si substrate 10.
  • a nitride semiconductor layer 20 made of 2 is formed. 2DEG (two-dimensional electron gas) is generated at the interface between the undoped GaN layer 1 and the undoped AlGaN layer 2.
  • a source electrode 11 and a drain electrode 12 are formed on the AlGaN layer 2 with a space therebetween.
  • a gate electrode 13 is formed on the AlGaN layer 2 between the source electrode 11 and the drain electrode 12 and on the source electrode 11 side.
  • the source electrode 11 and the drain electrode 12 are ohmic electrodes, and the gate electrode 13 is a Schottky electrode.
  • the source electrode 11, the drain electrode 12, the gate electrode 13, and the active regions of the GaN layer 1 and the AlGaN layer 2 on which the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed constitute an HFET.
  • the active region means that carriers are generated between the source electrode 11 and the drain electrode 12 by the voltage applied to the gate electrode 13 disposed between the source electrode 11 and the drain electrode 12 on the AlGaN layer 2.
  • This is a region of the flowing nitride semiconductor layer 20 (GaN layer 1, AlGaN layer 2).
  • An insulating film 30 made of SiO 2 is formed on the AlGaN layer 2 excluding the region where the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed in order to protect the AlGaN layer 2.
  • An interlayer insulating film 40 made of polyimide is formed on the Si substrate 10 on which the source electrode 11, the drain electrode 12, and the gate electrode 13 are formed.
  • reference numeral 41 denotes a via as a contact portion
  • 42 denotes a drain electrode pad. Note that the insulating film is not limited to SiO 2 but SiN, Al 2 O 3, or the like may be used.
  • the insulating film preferably has a SiN film having a stoichiometric collapse on the surface of the semiconductor layer to suppress collapse and a multilayer structure of SiO 2 or SiN for surface protection.
  • the interlayer insulating film is not limited to polyimide, but may be an insulating material such as SiO 2 film manufactured by p-CVD, SOG (Spin On Glass), or BPSG (boron / phosphorus / silicate / glass).
  • a two-dimensional electron gas (2DEG) formed at the interface between the GaN layer 1 and the AlGaN layer 2 is generated to form a channel layer.
  • the channel layer is controlled by applying a voltage to the gate electrode 13 to turn on and off the HFET having the source electrode 11, the drain electrode 12, and the gate electrode 13.
  • a depletion layer is formed in the GaN layer 1 below the gate electrode 13, and the HFET is turned off.
  • the HFET 13 is a normally-on type transistor in which the depletion layer disappears in the lower GaN layer 1 and is turned on.
  • the Si substrate and the undoped AlGaN buffer layer are not shown in order to make the drawings easy to see, and the sizes and intervals of the source electrode and the drain electrode are changed.
  • an undoped AlGaN buffer layer (not shown), undoped GaN is formed on a Si substrate (not shown) by using a MOCVD (Metal Organic Chemical Vapor Deposition) method.
  • a layer 101 and an undoped AlGaN layer 102 are sequentially formed.
  • the thickness of the undoped GaN layer 101 is 1 ⁇ m, for example, and the thickness of the undoped AlGaN layer 102 is 30 nm, for example.
  • the GaN layer 101 and the AlGaN layer 102 constitute a nitride semiconductor layer 120.
  • reference numeral 103 denotes a two-dimensional electron gas (2DEG) formed at the heterointerface between the GaN layer 101 and the AlGaN layer 102.
  • an insulating film 130 eg, SiO 2
  • a plasma CVD Chemical Vapor Deposition
  • FIG. 4 after applying a photoresist on the insulating film 130 and patterning it, the portion of the insulating film 130 where the ohmic electrode is to be formed is removed by wet etching, and the recess 106 is formed in the insulating film 130. , 106 are formed.
  • the insulating film 130 mask in which the recesses 106 and 106 are formed dry etching is performed to remove a part of the upper side of the GaN layer 101 through the AlGaN layer 102. 107 is formed.
  • the depth of the recesses 107 may be at least the depth from the surface of the AlGaN layer 102 to 2 DEG, for example, 50 nm.
  • annealing is performed after dry etching (for example, 500 to 850 ° C.).
  • Ti / Al / TiN is laminated on the insulating film 130 and the recesses 107 and 107 (shown in FIG. 5) by sputtering to form a laminated metal film 108 to be an ohmic electrode.
  • the TiN layer is a cap layer for protecting the Ti / Al layer from the subsequent step.
  • a small amount (for example, 5 sccm) of nitrogen is flowed into the chamber during the Ti film formation.
  • the flow rate of nitrogen is set so that Ti nitride is not generated.
  • the patterns of the ohmic electrodes 111 and 112 are formed by using normal photolithography and dry etching.
  • annealing the substrate on which the ohmic electrodes 111 and 112 are formed for example, at 400 ° C. or more and 500 ° C. or less for 10 minutes or more, an ohmic contact is formed between the two-dimensional electron gas (2DEG) and the ohmic electrodes 111 and 112. can get.
  • the contact resistance can be greatly reduced as compared with the case of annealing at a high temperature of 500 ° C. or higher.
  • annealing at a low temperature of 400 ° C. or higher and 500 ° C. or lower does not adversely affect the characteristics of the insulating film 130.
  • the ohmic electrodes 111 and 112 become a source electrode and a drain electrode, and a gate electrode made of TiN or WN is formed between the ohmic electrodes 111 and 112 in a later step.
  • the nitrogen concentration in the ohmic electrodes 111 and 112 before annealing for the ohmic contact can be set to 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less. Thereby, the contact resistance between 2DEG of the nitride semiconductor layer after annealing and the ohmic electrodes 111 and 112 can be reduced.
  • the nitrogen concentration in the ohmic electrodes 111 and 112 is measured by SIMS (Secondary / Ion / Mass / Spectroscopy) before alloying by annealing.
  • 2DEG two-dimensional electron gas
  • the Ti layer formed first on the AlGaN layer 102 includes nitrogen.
  • the nitrogen concentration in the ohmic electrode can be easily set to 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the insulating film 130 is removed by wet etching, and then the AlGaN layer 102 and the GaN layer 101 are removed by dry etching to form the recess 107.
  • the recess 107 may be formed by removing the insulating film 130, the AlGaN layer 102, and the GaN layer 101 by dry etching.
  • Ti / Al / TiN is laminated to form an ohmic electrode.
  • the present invention is not limited to this, and TiN may be omitted, and Ti / Al is laminated. After that, Au, Ag, Pt or the like may be laminated thereon.
  • the nitride semiconductor device of the second embodiment has the same configuration as the nitride semiconductor device of the first embodiment shown in FIG.
  • the method for manufacturing a nitride semiconductor device according to the second embodiment is the same as that of the first embodiment except that nitrogen is allowed to flow into the chamber before Ti film formation instead of nitrogen to flow into the chamber during Ti film formation. It has the same steps as the method for manufacturing a nitride semiconductor device, and FIGS.
  • the first embodiment when Ti / Al / TiN is laminated on the insulating film 130 and the recess 107 by sputtering to form a laminated metal film 108 to be an ohmic electrode, Ti film formation is performed. While a small amount of nitrogen is flown into the chamber, in the method of manufacturing the nitride semiconductor device according to the second embodiment, nitrogen is flowed into the chamber for 5 minutes, for example, before Ti film formation, The nitrogen concentration in the ohmic electrodes 111 and 112 can be set to 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less.
  • the method for manufacturing a nitride semiconductor device according to the second embodiment has the same effects as the method for manufacturing a nitride semiconductor device according to the first embodiment.
  • the laminated metal film 108 to be an ohmic electrode is formed by sputtering, nitrogen is allowed to flow into the chamber before the Ti film is formed.
  • 112 can be made to be 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less. Thereby, the contact resistance between the 2DEG of the nitride semiconductor layer and the ohmic electrodes 111 and 112 can be reduced.
  • FIG. 8 is a diagram showing the relationship between the nitrogen concentration in the ohmic electrode and the contact resistance of the nitride semiconductor device of the first and second embodiments.
  • the four sample data on the left side shown in FIG. 8 are nitride semiconductor devices manufactured by the manufacturing method of the second embodiment (flowing nitrogen into the chamber before Ti film formation), and the right side shown in FIG. These two sample data are nitride semiconductor devices manufactured by the manufacturing method of the first embodiment (flowing nitrogen into the chamber during Ti film formation).
  • the nitrogen concentration in the ohmic electrode before annealing is measured by SIMS.
  • the measurement of the nitrogen concentration may be performed using other measurement methods such as AES (AtomicAtEmission Spectroscopy).
  • the contact resistance (vertical axis) in FIG. 8 is obtained by measuring the contact resistance of the ohmic electrode after annealing.
  • the nitride semiconductor device having a contact resistance of 6 ⁇ mm or less is realized by setting the nitrogen concentration in the ohmic electrode to 1 ⁇ 10 16 cm ⁇ 3 or more and 1 ⁇ 10 20 cm ⁇ 3 or less. be able to.
  • the music point has never been known.
  • Such a nitride semiconductor device having a contact resistance of 6 ⁇ mm or less has a commercial value in terms of performance and cost as a product that can be driven with a larger current than a silicon element and is suitable for high-temperature operation.
  • FIG. 9 is a graph showing the relationship between the annealing temperature and contact resistance of an ohmic electrode manufactured using the method for manufacturing a nitride semiconductor device shown in the first embodiment.
  • the contact resistance between the nitride semiconductor layer and the ohmic electrode can be significantly reduced by annealing at a temperature of 400 ° C. or more and 500 ° C. or less.
  • the annealing temperature of n-type GaN is 600 ° C. and the annealing temperature of non-doped GaN is 800 ° C.
  • an ohmic electrode is formed in the annealing step.
  • the nitride semiconductor device using the Si substrate has been described.
  • the present invention is not limited to the Si substrate, and a sapphire substrate or SiC substrate may be used, and nitriding is performed on the sapphire substrate or SiC substrate.
  • a nitride semiconductor layer may be grown on a substrate made of a nitride semiconductor, such as growing an AlGaN layer on a GaN substrate.
  • a buffer layer may be formed between the substrate and the nitride semiconductor layer, or a hetero improvement layer is formed between the first semiconductor layer, the first semiconductor layer, and the second semiconductor layer of the nitride semiconductor layer. May be.
  • the HFET having the recess structure in which the ohmic electrode reaches the GaN layer has been described.
  • the ohmic electrode that becomes the source electrode and the drain electrode is formed on the undoped AlGaN layer without forming the recess.
  • the present invention may be applied to the formed HFET.
  • the nitride semiconductor device of the present invention is not limited to the HFET using 2DEG, and the same effect can be obtained even if it is a field effect transistor having another configuration.
  • the normally-on type HFET has been described.
  • the present invention may be applied to a normally-off type nitride semiconductor device.
  • the present invention may be applied not only to a Schottky electrode but also to a field effect transistor having an insulated gate structure.
  • the nitride semiconductor of the nitride semiconductor device of the present invention may be any material represented by Al x In y Ga 1-xy N (x ⁇ 0, y ⁇ 0, 0 ⁇ x + y ⁇ 1).

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　Ｓi基板(１０)上に形成されたアンドープＧaＮ層(１),アンドープＡlＧaＮ層(２)と、アンドープＧaＮ層(１),アンドープＡlＧaＮ層(２)上に形成されたＴi/Ａl/ＴiＮからなるオーミック電極(ソース電極(１１),ドレイン電極(１２))とを備える。上記オーミック電極中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下とする。これにより、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる。

Description

窒化物半導体装置およびその製造方法
　この発明は、窒化物半導体装置およびその製造方法に関する。
　従来、窒化物半導体装置としては、ＧaＮ層とＡlＧaＮ層との界面に近傍のＧaＮ層中に２次元電子ガスが形成されるものがある(例えば、特開２００７－１５８１４９号公報(特許文献１)参照)。上記窒化物半導体装置では、ＡlＧaＮ層とＧaＮ層の一部が除去されて形成された凹部にスパッタリングにより金属を堆積させて、２次元電子ガスに接するソース電極とドレイン電極をオーミック電極として形成している。ここで、ソース電極とドレイン電極を８００℃の高温で熱処理することにより、２次元電子ガスとソース電極,ドレイン電極との間にオーミックコンタクトが得られる。
　ところが、上記窒化物半導体装置について、本発明者が実際に実験により８００℃の高温で熱処理を行ってオーミック電極を形成した場合、オーミック電極のコンタクト抵抗が高く、十分に低いコンタクト抵抗を得ることができなかった。
特開２００７－１５８１４９号公報
　そこで、この発明の課題は、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる窒化物半導体装置およびその製造方法を提供することにある。
　本発明者は、上記従来の窒化物半導体装置のようにＧaＮ層側に窒素をドープさせることなく、窒化物半導体層上に形成されたオーミック電極のコンタクト抵抗について鋭意検討した結果、ＴiＡl系材料からなるオーミック電極中に窒化物ができない程度の窒素原子を不純物として含有させたとき、オーミック電極中の窒素濃度に応じて窒化物半導体層とオーミック電極とのコンタクト抵抗の特性が変化することを発見した。
　本発明は、このような本発明者の発見に基づいて、オーミック電極中の窒素濃度が特定の範囲内であるときにコンタクト抵抗が大幅に減少することを実験により初めて見出したものである。
　すなわち、第１の発明の窒化物半導体装置は、
　基板と、
　上記基板上に形成された窒化物半導体層と、
　上記窒化物半導体層上に形成されたＴiＡl系材料からなるオーミック電極と
を備え、
　上記ＴiＡl系材料からなるオーミック電極中の窒素濃度が１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下であることを特徴とする。
　ここで、上記窒化物半導体装置の窒化物半導体は、ＡlxＩnyＧa１－x－yＮ(ｘ≦０、ｙ≦０、０≦ｘ＋ｙ≦１)で表されるものであればよい。また、ＴiＡl系材料としては、少なくともＴi/Ａlからなり、その上にＴiＮのキャップ層を積層してもよいし、Ａlの上にＡu,Ａg,Ｐtなどを積層してもよい。
　上記構成によれば、ＴiＡl系材料からなるオーミック電極中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下とすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる。
　また、一実施形態の窒化物半導体装置では、
　上記窒化物半導体層は、上記基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、
　上記第１半導体層と上記第２半導体層とのヘテロ界面に２次元電子ガスが形成され、
　上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部が形成され、上記凹部に上記オーミック電極の少なくとも一部が埋め込まれている。
　上記実施形態によれば、第２半導体層を貫通して第１半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第１半導体層と第２半導体層とのヘテロ界面の２次元電子ガスとオーミック電極とのコンタクト抵抗を低減できる。
　また、一実施形態の窒化物半導体装置では、
　上記ＴiＡl系材料からなるオーミック電極は、少なくともＴi層とＡl層とが上記基板側から順に積層された積層金属膜である。
　上記実施形態によれば、少なくともＴi層とＡl層とが基板側から順に積層された積層金属膜であるオーミック電極を用いて、製造時にＴi層に窒素を含ませる工程によって、オーミック電極中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下にすることが容易にできる。
　また、第２の発明の窒化物半導体装置の製造方法では、
　基板上に窒化物半導体層を形成するステップと、
　上記窒化物半導体層上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
　上記ＴiＡl系材料からなる金属膜をエッチングしてオーミック電極を形成するステップと、
　上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
　上記ＴiＡl系材料からなる金属膜を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリング中にチャンバー内に窒素を流すことによって、上記オーミック電極中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下にすることを特徴とする。
　上記構成によれば、ＴiＡl系材料からなる金属膜を形成するステップにおいて、ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリング中にチャンバー内に窒素を流して、オーミック電極中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下とすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる。
　また、第３の発明の窒化物半導体装置の製造方法では
　基板上に窒化物半導体層を形成するステップと、
　上記窒化物半導体層上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
　上記ＴiＡl系材料からなる金属膜をエッチングしてオーミック電極を形成するステップと、
　上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
　上記ＴiＡl系材料からなる金属膜を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリングの前にチャンバー内に窒素を流すことによって、上記オーミック電極中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下にすることを特徴とする。
　上記構成によれば、ＴiＡl系材料からなる金属膜を形成するステップにおいて、ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリングの前にチャンバー内に窒素を流して、オーミック電極中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下とすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる。
　また、一実施形態の窒化物半導体装置の製造方法では
　上記第１～第３の発明の窒化物半導体装置の製造方法において、
　上記窒化物半導体層は、上記基板上に第１半導体層とその第１半導体層とヘテロ界面を形成する第２半導体層を順に積層することによって形成し、
　上記窒化物半導体層を形成した後、かつ、上記ＴiＡl系材料からなる金属膜をスパッタリングにより形成する前に、エッチングにより上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部を形成するステップを含み、
　上記オーミック電極を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれた上記オーミック電極を形成する。
　上記実施形態によれば、エッチングにより第２半導体層を貫通して第１半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第１半導体層と第２半導体層とのヘテロ界面の２次元電子ガスとオーミック電極とのコンタクト抵抗を低減できる。
　また、一実施形態の窒化物半導体装置の製造方法では
　上記アニールを行うステップにおいて、上記オーミック電極が形成された上記基板を４００℃以上かつ５００℃以下で加熱する。
　上記実施形態によれば、アニールを行うステップにおいて、オーミック電極が形成された基板を４００℃以上かつ５００℃以下で加熱することによって、５００℃以上の高温でアニールした場合に比べて、窒化物半導体層とオーミック電極とのコンタクト抵抗を大幅に低減できる。
　以上より明らかなように、この発明の窒化物半導体装置およびその製造方法によれば、ＧaＮ系半導体層とオーミック電極とのコンタクト抵抗を低減できる窒化物半導体装置を実現することができる。
図１はこの発明の第１実施形態の窒化物半導体装置の断面図である。 図２は上記窒化物半導体装置の製造方法を説明するための工程断面図である。 図３は図２に続く工程断面図である。 図４は図３に続く工程断面図である。 図５は図４に続く工程断面図である。 図６は図５に続く工程断面図である。 図７は図６に続く工程断面図である。 図８はオーミック電極中の窒素濃度とコンタクト抵抗との関係を示す図である。 図９はオーミック電極のアニール温度とコンタクト抵抗との関係を示す図である。
　以下、この発明の窒化物半導体装置およびその製造方法を図示の実施の形態により詳細に説明する。
　〔第１実施形態〕
　図１はこの発明の第１実施形態の窒化物半導体装置の断面図を示しており、この窒化物半導体装置はＧaＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。
　この半導体装置は、図１に示すように、Ｓi基板１０上に、アンドープＡlＧaＮバッファ層１５と、第１半導体層の一例としてのアンドープＧaＮ層１と、第２半導体層の一例としてのアンドープＡlＧaＮ層２からなる窒化物半導体層２０を形成している。このアンドープＧaＮ層１とアンドープＡlＧaＮ層２との界面に２ＤＥＧ(２次元電子ガス)が発生する。
　また、ＡlＧaＮ層２上に、互いに間隔をあけてソース電極１１とドレイン電極１２とを形成している。また、ＡlＧaＮ層２上に、ソース電極１１とドレイン電極１２との間かつソース電極１１側にゲート電極１３を形成している。ソース電極１１とドレイン電極１２はオーミック電極であり、ゲート電極１３はショットキー電極である。上記ソース電極１１と、ドレイン電極１２と、ゲート電極１３と、そのソース電極１１,ドレイン電極１２,ゲート電極１３が形成されたＧaＮ層１,ＡlＧaＮ層２の活性領域でＨＦＥＴを構成している。
　ここで、活性領域とは、ＡlＧaＮ層２上のソース電極１１とドレイン電極１２との間に配置されたゲート電極１３に印加される電圧によって、ソース電極１１とドレイン電極１２との間でキャリアが流れる窒化物半導体層２０(ＧaＮ層１,ＡlＧaＮ層２)の領域である。
　そして、ソース電極１１とドレイン電極１２とゲート電極１３が形成された領域を除くＡlＧaＮ層２上に、ＡlＧaＮ層２を保護するため、ＳiＯ２からなる絶縁膜３０を形成している。また、ソース電極１１とドレイン電極１２とゲート電極１３とが形成されたＳi基板１０上に、ポリイミドからなる層間絶縁膜４０を形成している。また、図１において、４１はコンタクト部としてのビア、４２はドレイン電極パッドである。なお、絶縁膜は、ＳiＯ２に限らず、ＳiＮやＡl２Ｏ３などを用いてもよい。特に、絶縁膜として、コラプス抑制のために半導体層表面にストイキオメトリックを崩したＳiＮ膜と表面保護のためのＳiＯ２やＳiＮの多層膜構造とするのが好ましい。また、層間絶縁膜は、ポリイミドに限らず、ｐ－ＣＶＤで製造したＳiＯ２膜やＳＯＧ(Spin On Glass)やＢＰＳＧ(ホウ素・リン・シリケート・ガラス)などの絶縁材料を用いてもよい。
　上記構成の窒化物半導体装置において、ＧaＮ層１とＡlＧaＮ層２との界面に形成された２次元電子ガス(２ＤＥＧ)が発生してチャネル層が形成される。このチャネル層をゲート電極１３に電圧を印加することにより制御して、ソース電極１１とドレイン電極１２とゲート電極１３を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、ゲート電極１３に負電圧が印加されているときにゲート電極１３下のＧaＮ層１に空乏層が形成されてオフ状態となる一方、ゲート電極１３の電圧がゼロのときにゲート電極１３下のＧaＮ層１に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
　次に、上記窒化物半導体装置の製造方法を図２～図７に従って説明する。なお、図３～図７では、図を見やすくするためにＳi基板やアンドープＡlＧaＮバッファ層を図示せず、また、ソース電極とドレイン電極の大きさや間隔を変えている。
　まず、図２に示すように、Ｓi基板(図示せず)上に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)法を用いて、アンドープＡlＧaＮバッファ層(図示せず)、アンドープＧaＮ層１０１とアンドープＡlＧaＮ層１０２を順に形成する。アンドープＧaＮ層１０１の厚さは例えば１μm、アンドープＡlＧaＮ層１０２の厚さは例えば３０ｎｍとする。このＧaＮ層１０１とＡlＧaＮ層１０２が窒化物半導体層１２０を構成している。図２において、１０３は、ＧaＮ層１０１とＡlＧaＮ層１０２とのヘテロ界面に形成される２次元電子ガス(２ＤＥＧ)である。
　次に、図３に示すように、ＡlＧaＮ層１０２上に絶縁膜１３０(例えばＳiＯ２)を例えばプラズマＣＶＤ(Chemical Vapor Deposition：化学的気相成長))法により２００ｎｍ成膜する。
　次に、図４に示すように、絶縁膜１３０上にフォトレジストを塗布してパターニングした後、ウェットエッチングによりオーミック電極を形成すべき絶縁膜１３０の部分を除去して、絶縁膜１３０に凹部１０６,１０６を形成する。
　次に、図５に示すように、凹部１０６,１０６が形成された絶縁膜１３０マスクにしてドライエッチングにより、ＡlＧaＮ層１０２を貫通してＧaＮ層１０１の上側の一部を除去し、凹部１０７,１０７を形成する。凹部１０７,１０７の深さはＡlＧaＮ層１０２の表面から２ＤＥＧまでの深さ以上であればよく、例えば５０ｎｍとする。そして、ドライエッチング後にアニールを行う(例えば５００～８５０℃)。
　次に、図６に示すように、絶縁膜１３０上および凹部１０７,１０７(図５に示す)にスパッタリングによりＴi/Ａl/ＴiＮを積層して、オーミック電極となる積層金属膜１０８を形成する。ここで、ＴiＮ層は、後工程からＴi/Ａl層を保護するためのキャップ層である。
　このとき、Ｔi成膜中に少量(例えば５sccm)の窒素をチャンバー内に流す。ここで、窒素の流量は、Ｔiの窒化物が生成されない量とする。
　次に、図７に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、オーミック電極１１１,１１２のパターンを形成する。
　そして、オーミック電極１１１,１１２が形成された基板を例えば４００℃以上かつ５００℃以下で１０分以上アニールすることによって、２次元電子ガス(２ＤＥＧ)とオーミック電極１１１,１１２との間にオーミックコンタクトが得られる。この場合、５００℃以上の高温でアニールした場合に比べてコンタクト抵抗を大幅に低減できる。また、４００℃以上かつ５００℃以下の低温でアニールすることにより絶縁膜１３０の特性に悪影響を与えることがない。
　このオーミック電極１１１,１１２がソース電極とドレイン電極となり、後の工程でオーミック電極１１１,１１２の間にＴiＮまたはＷＮなどからなるゲート電極が形成される。
　上記第１実施形態の窒化物半導体装置の製造方法によれば、オーミック電極となる積層金属膜１０８(図６に示す)を形成するときに、Ｔi成膜中に窒素をチャンバー内に流すことによって、オーミックコンタクトのためのアニール前のオーミック電極１１１,１１２中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下にすることが可能となる。これによって、アニール後の窒化物半導体層の２ＤＥＧとオーミック電極１１１,１１２とのコンタクト抵抗を低減できる。
　なお、オーミック電極１１１,１１２中の窒素濃度は、ＳＩＭＳ(Secondary Ion Mass Spectroscopy:二次イオン質量分析法)によりアニールによる合金化の前に測定している。
　本発明は、窒化物半導体装置の１つであるＧaＮ系ＨＦＥＴについて本発明者が行った様々な実験の過程で、ＴiＡl系材料からなるオーミック電極中の窒素濃度がコンタクト抵抗に影響することを偶然見出し、その影響について研究した結果によるものであるが、その具体的な原理については未だ不明である。
　また、ＡlＧaＮ層１０２を貫通してＧaＮ層１０１の上側の一部に凹部１０６にオーミック電極１１１,１１２の一部が埋め込まれたリセス構造の窒化物半導体装置において、ＧaＮ層１０１とＡlＧaＮ層１０２とのヘテロ界面の２次元電子ガス(２ＤＥＧ)とオーミック電極１１１,１１２とのコンタクト抵抗を低減できる。
　また、Ｔi層とＡl層とが基板側から順に積層された積層金属膜であるオーミック電極１１１,１１２を用いて、ＡlＧaＮ層１０２上に最初に形成されるＴi層に窒素を含ませることによって、オーミック電極中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下にすることが容易にできる。
　上記第１実施形態の窒化物半導体装置の製造方法によれば、絶縁膜１３０をウェットエッチングにより除去し、その後ＡlＧaＮ層１０２、ＧaＮ層１０１をドライエッチングにより除去して、凹部１０７を形成したが、絶縁膜１３０、ＡlＧaＮ層１０２、ＧaＮ層１０１をドライエッチングにより除去することにより、凹部１０７を形成してもよい。
　上記第１実施形態の窒化物半導体装置の製造方法によれば、Ｔi/Ａl/ＴiＮを積層してオーミック電極としたが、これに限らず、ＴiＮはなくともよく、また、Ｔi/Ａlを積層した後、その上にＡu,Ａg,Ｐtなどを積層してもよい。
　〔第２実施形態〕
　次に、この発明の第２実施形態の窒化物半導体装置の製造方法を説明する。この第２実施形態の窒化物半導体装置は、図１に示す第１実施形態の窒化物半導体装置と同一の構成をしている。また、この第２実施形態の窒化物半導体装置の製造方法は、Ｔi成膜中にチャンバー内に窒素を流す代わりにＴi成膜前にチャンバー内に窒素を流すことを除いて第１実施形態の窒化物半導体装置の製造方法と同一の工程を有し、図３～図７を援用する。
　以下、第１実施形態の窒化物半導体装置の製造方法と異なる点について説明する。
　第１実施形態において、図６に示すように、絶縁膜１３０上および凹部１０７にスパッタリングによりＴi/Ａl/ＴiＮを積層して、オーミック電極となる積層金属膜１０８を形成するときに、Ｔi成膜中に少量の窒素をチャンバー内に流したのに対して、この第２実施形態の窒化物半導体装置の製造方法では、Ｔi成膜前にチャンバー内に窒素を例えば５０ｓｃｃｍ、５分間流すことによって、オーミック電極１１１,１１２中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下にすることが可能となる。
　上記第２実施形態の窒化物半導体装置の製造方法は、第１実施形態の窒化物半導体装置の製造方法と同様の効果を有する。
　上記第２実施形態の窒化物半導体装置の製造方法によれば、オーミック電極となる積層金属膜１０８をスパッタリングにより形成するときに、Ｔi成膜前にチャンバー内に窒素を流すことによって、オーミック電極１１１,１１２中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下にすることが可能となる。これによって、窒化物半導体層の２ＤＥＧとオーミック電極１１１,１１２とのコンタクト抵抗を低減できる。
　図８は上記第１,第２実施形態の窒化物半導体装置のオーミック電極中の窒素濃度とコンタクト抵抗との関係を示す図である。ここで、図８に示す左側の４つのサンプルデータは、第２実施形態の製造方法(Ｔi成膜前に窒素をチャンバー内に流す)により製造した窒化物半導体装置であり、図８に示す右側の２つのサンプルデータは、第１実施形態の製造方法(Ｔi成膜中に窒素をチャンバー内に流す)により製造した窒化物半導体装置である。
　ただし、図８の窒素濃度(横軸)は、アニールする前のオーミック電極中の窒素濃度をＳＩＭＳにより測定している。なお、窒素濃度の測定は、ＡＥＳ(Atomic Emission Spectroscopy:オージェ電子分光法)などの他の測定方法を用いて行ってもよい。
　一方、図８のコンタクト抵抗(縦軸)は、アニールした後のオーミック電極のコンタクト抵抗を測定したものである。
　図８から明らかなように、オーミック電極中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下とすることで、コンタクト抵抗が６Ωｍｍ以下の窒化物半導体装置を実現することができる。特に、オーミック電極中の窒素濃度が１×１０２０ｃｍ－３を越えたところにコンタクト抵抗が急激に増大する変曲点が存在し、このオーミック電極中の窒素濃度に依存したコンタクト抵抗特性の変曲点はこれまで全く知られていなかった。
　このようなコンタクト抵抗が６Ωｍｍ以下の窒化物半導体装置は、シリコン素子よりも大電流駆動が可能でかつ高温動作に適した製品として性能面およびコスト面で商業的価値を有する。
　また、図９は第１実施形態に示す窒化物半導体装置の製造方法を用いて作製したオーミック電極のアニール温度とコンタクト抵抗との関係を表す図である。
　このとき、Ｔi成膜中に５ｓｃｃｍの窒素をチャンバー内に流しながらスパッタリングを行い、アニールする前のオーミック電極中の窒素濃度をＳＩＭＳにより測定したところ、２×１０１９ｃｍ－３であった。
　このように、４００℃以上かつ５００℃以下の温度でアニールすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を大幅に低減できることがわかる。
　通常、ｎ型ＧaＮのアニール温度が６００℃、ノンドープＧaＮのアニール温度が８００℃で行われるのに対して、この窒化物半導体装置の製造方法では、アニールを行うステップにおいて、オーミック電極が形成された基板を４００℃以上かつ５００℃以下の低い温度で加熱することによって、アニール温度が４００℃より低温かまたは５００℃より高温の場合に比べて、窒化物半導体層とオーミック電極とのコンタクト抵抗を大幅に低減することができる。
　上記第１,第２実施の形態では、Ｓi基板を用いた窒化物半導体装置について説明したが、Ｓi基板に限らず、サファイヤ基板やＳiＣ基板を用いてもよく、サファイヤ基板やＳiＣ基板上に窒化物半導体層を成長させてもよいし、ＧaＮ基板にＡlＧaＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体層の第１半導体層と第１半導体層と第２半導体層との間にヘテロ改善層を形成してもよい。
　また、上記第１,第２実施の形態では、オーミック電極がＧaＮ層に達するリセス構造のＨＦＥＴについて説明したが、リセスを形成せずにアンドープＡlＧaＮ層上にソース電極およびドレイン電極となるオーミック電極を形成したＨＦＥＴにこの発明を適用してもよい。また、この発明の窒化物半導体装置は、２ＤＥＧを利用するＨＦＥＴに限らず、他の構成の電界効果トランジスタであっても同様の効果が得られる。
　また、上記第１,第２実施の形態では、ノーマリーオンタイプのＨＦＥＴについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。また、ショットキー電極に限らず、絶縁ゲート構造の電界効果トランジスタにこの発明を適用してもよい。
　この発明の窒化物半導体装置の窒化物半導体は、ＡlxＩnyＧa１－x－yＮ(ｘ≦０、ｙ≦０、０≦ｘ＋ｙ≦１)で表されるものであればよい。
　この発明の具体的な実施の形態について説明したが、この発明は上記第１,第２実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
　１,１０１……ＧaＮ層
　２,１０２…ＡlＧaＮ層
　３,１０３…２ＤＥＧ
　１１…ソース電極
　１２…ドレイン電極
　１３…ゲート電極
　１５…ＡlＧaＮバッファ層
　２０…窒化物半導体層
　３０,１３０…絶縁膜
　４０…層間絶縁膜
　４１…ビア
　４２…ドレイン電極パッド
　１１１,１１２…オーミック電極
　１０８…積層金属膜

Claims (7)

  1. 　基板(１０)と、
    　上記基板(１０)上に形成された窒化物半導体層(２０,１２０)と、
    　上記窒化物半導体層(２０,１２０)上に形成されたＴiＡl系材料からなるオーミック電極(１１,１２,１１１,１１２)と
    を備え、
    　上記ＴiＡl系材料からなるオーミック電極(１１,１２,１１１,１１２)中の窒素濃度が１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下であることを特徴とする窒化物半導体装置。
  2. 　請求項１に記載の窒化物半導体装置において、
    　上記窒化物半導体層(２０,１２０)は、上記基板(１０)上に順に積層された第１半導体層(１,１０１)およびその第１半導体層(１,１０１)とヘテロ界面を形成する第２半導体層(２,１０２)を含み、
    　上記第１半導体層(１,１０１)と上記第２半導体層(２,１０２)とのヘテロ界面に２次元電子ガスが形成され、
    　上記第２半導体層(２,１０２)を貫通して上記第１半導体層(１,１０１)の上側の一部に凹部(１０７)が形成され、上記凹部(１０７)に上記オーミック電極(１１,１２,１１１,１１２)の少なくとも一部が埋め込まれていることを特徴とする窒化物半導体装置。
  3. 　請求項１または２に記載の窒化物半導体装置において、
    　上記ＴiＡl系材料からなるオーミック電極(１１,１２,１１１,１１２)は、少なくともＴi層とＡl層とが上記基板(１０)側から順に積層された積層金属膜であることを特徴とする窒化物半導体装置。
  4. 　基板上に窒化物半導体層(１２０)を形成するステップと、
    　上記窒化物半導体層(１２０)上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
    　上記ＴiＡl系材料からなる金属膜をエッチングしてオーミック電極(１１１,１１２)を形成するステップと、
    　上記オーミック電極(１１１,１１２)が形成された上記基板に対してアニールを行うステップと
    を含み、
    　上記ＴiＡl系材料からなる金属膜を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリング中にチャンバー内に窒素を流すことによって、上記オーミック電極(１１１,１１２)中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下にすることを特徴とする窒化物半導体装置の製造方法。
  5. 　基板上に窒化物半導体層(１２０)を形成するステップと、
    　上記窒化物半導体層(１２０)上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
    　上記ＴiＡl系材料からなる金属膜をエッチングしてオーミック電極(１１１,１１２)を形成するステップと、
    　上記オーミック電極(１１１,１１２)が形成された上記基板に対してアニールを行うステップと
    を含み、
    　上記ＴiＡl系材料からなる金属膜を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリングの前にチャンバー内に窒素を流すことによって、上記オーミック電極(１１１,１１２)中の窒素濃度を１×１０１６ｃｍ－３以上かつ１×１０２０ｃｍ－３以下にすることを特徴とする窒化物半導体装置の製造方法。
  6. 　請求項４または５に記載の窒化物半導体装置の製造方法において、
    　上記窒化物半導体層(１２０)は、上記基板上に第１半導体層(１０１)とその第１半導体層(１０１)とヘテロ界面を形成する第２半導体層(１０２)を順に積層することによって形成し、
    　上記窒化物半導体層(１２０)を形成した後、かつ、上記ＴiＡl系材料からなる金属膜をスパッタリングにより形成する前に、エッチングにより上記第２半導体層(１０２)を貫通して上記第１半導体層(１０１)の上側の一部に凹部(１０７)を形成するステップを含み、
    　上記オーミック電極(１１１,１１２)を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜をエッチングして上記凹部(１０７)に少なくとも一部が埋め込まれた上記オーミック電極(１１１,１１２)を形成することを特徴とする窒化物半導体装置の製造方法。
  7. 　請求項４から６までのいずれか１つに記載の窒化物半導体装置の製造方法において、
    　上記アニールを行うステップにおいて、上記オーミック電極(１１１,１１２)が形成された上記基板を４００℃以上かつ５００℃以下で加熱することを特徴とする窒化物半導体装置の製造方法。
PCT/JP2012/070156 2011-09-27 2012-08-08 窒化物半導体装置およびその製造方法 WO2013046943A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/125,765 US20140124837A1 (en) 2011-09-27 2012-08-08 Nitride semiconductor device and method for manufacturing same
CN201280028004.XA CN103597582B (zh) 2011-09-27 2012-08-08 氮化物半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-211286 2011-09-27
JP2011211286A JP5236787B2 (ja) 2011-09-27 2011-09-27 窒化物半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2013046943A1 true WO2013046943A1 (ja) 2013-04-04

Family

ID=47994995

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/070156 WO2013046943A1 (ja) 2011-09-27 2012-08-08 窒化物半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20140124837A1 (ja)
JP (1) JP5236787B2 (ja)
CN (1) CN103597582B (ja)
WO (1) WO2013046943A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140319686A1 (en) * 2013-04-30 2014-10-30 Toyoda Gosei Co., Ltd. Semiconductor device and manufacturing method thereof
EP2806463A1 (en) * 2013-05-22 2014-11-26 Imec Low temperature Ohmic contacts for III-N power devices

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928323A (zh) * 2014-03-21 2014-07-16 中国电子科技集团公司第十三研究所 降低hemt器件欧姆接触电阻的方法
JP6258148B2 (ja) * 2014-08-05 2018-01-10 株式会社東芝 半導体装置
JP7021034B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303407A (ja) * 1997-04-22 1998-11-13 Matsushita Electric Ind Co Ltd 半導体装置
JP2000196109A (ja) * 1998-12-28 2000-07-14 Sharp Corp 窒化物系ｉｉｉ―ｖ族化合物半導体装置の電極構造
JP2001102678A (ja) * 1999-09-29 2001-04-13 Toshiba Corp 窒化ガリウム系化合物半導体素子
JP2007116076A (ja) * 2005-09-22 2007-05-10 Matsushita Electric Ind Co Ltd 半導体素子
JP2011155221A (ja) * 2010-01-28 2011-08-11 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6852615B2 (en) * 2002-06-10 2005-02-08 Hrl Laboratories, Llc Ohmic contacts for high electron mobility transistors and a method of making the same
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP2007158149A (ja) * 2005-12-07 2007-06-21 Sharp Corp 半導体装置
US20110291147A1 (en) * 2010-05-25 2011-12-01 Yongjun Jeff Hu Ohmic contacts for semiconductor structures
US20120228773A1 (en) * 2011-03-08 2012-09-13 International Business Machines Corporation Large-grain, low-resistivity tungsten on a conductive compound

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303407A (ja) * 1997-04-22 1998-11-13 Matsushita Electric Ind Co Ltd 半導体装置
JP2000196109A (ja) * 1998-12-28 2000-07-14 Sharp Corp 窒化物系ｉｉｉ―ｖ族化合物半導体装置の電極構造
JP2001102678A (ja) * 1999-09-29 2001-04-13 Toshiba Corp 窒化ガリウム系化合物半導体素子
JP2007116076A (ja) * 2005-09-22 2007-05-10 Matsushita Electric Ind Co Ltd 半導体素子
JP2011155221A (ja) * 2010-01-28 2011-08-11 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140319686A1 (en) * 2013-04-30 2014-10-30 Toyoda Gosei Co., Ltd. Semiconductor device and manufacturing method thereof
US9437525B2 (en) * 2013-04-30 2016-09-06 Toyoda Gosei Co., Ltd. Semiconductor device and manufacturing method thereof
EP2806463A1 (en) * 2013-05-22 2014-11-26 Imec Low temperature Ohmic contacts for III-N power devices
US9634107B2 (en) 2013-05-22 2017-04-25 Imec Low temperature ohmic contacts for III-N power devices

Also Published As

Publication number Publication date
CN103597582A (zh) 2014-02-19
JP2013074052A (ja) 2013-04-22
CN103597582B (zh) 2017-02-15
US20140124837A1 (en) 2014-05-08
JP5236787B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
US8525274B2 (en) Semiconductor device and method of manufacturing the same
JP5955246B2 (ja) 半導体装置の製造方法
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
JP6197957B2 (ja) 半導体装置及び半導体装置の製造方法
JP5306438B2 (ja) 電界効果トランジスタおよびその製造方法
WO2014148255A1 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP5236787B2 (ja) 窒化物半導体装置およびその製造方法
JP2014045174A (ja) 窒化物半導体装置
WO2013153927A1 (ja) 窒化物半導体装置
WO2014003047A1 (ja) 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
JP5750382B2 (ja) 窒化物半導体装置
US20100193847A1 (en) Metal gate transistor with barrier layer
JP5917990B2 (ja) 窒化物半導体装置
JP6447231B2 (ja) 半導体装置およびその製造方法
JP6308049B2 (ja) 半導体装置の製造方法
JP5329606B2 (ja) 窒化物半導体装置の製造方法
JP2013222800A (ja) 窒化物半導体装置およびその製造方法
JP5220904B2 (ja) ＧａＮ系化合物半導体装置
JP6018809B2 (ja) 窒化物半導体装置
JP2015070192A (ja) 半導体装置の製造方法、半導体装置
TW202010125A (zh) 半導體裝置及其製造方法
WO2013125589A1 (ja) 窒化物半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12835631

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14125765

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12835631

Country of ref document: EP

Kind code of ref document: A1