WO2012172955A1 - 炭化珪素基板およびその製造方法 - Google Patents

炭化珪素基板およびその製造方法 Download PDF

Info

Publication number
WO2012172955A1
WO2012172955A1 PCT/JP2012/063477 JP2012063477W WO2012172955A1 WO 2012172955 A1 WO2012172955 A1 WO 2012172955A1 JP 2012063477 W JP2012063477 W JP 2012063477W WO 2012172955 A1 WO2012172955 A1 WO 2012172955A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
single crystal
carbide substrate
joint
crystal plate
Prior art date
Application number
PCT/JP2012/063477
Other languages
English (en)
French (fr)
Inventor
勉 堀
原田　真
石橋　恵二
藤原　伸介
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Publication of WO2012172955A1 publication Critical patent/WO2012172955A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention relates to a silicon carbide substrate and a manufacturing method thereof, and more particularly to a silicon carbide substrate having a plurality of single crystal plates and a manufacturing method thereof.
  • the size of a silicon carbide substrate (SiC substrate) having a single crystal structure is about 100 mm (4 inches) at most in the industry, and compared with the size of a silicon substrate widely used in the manufacture of semiconductor devices. And small. This lowers the efficiency of manufacturing a semiconductor device using a silicon carbide substrate.
  • SiC substrate silicon carbide substrate having a single crystal structure
  • hexagonal SiC the above-described problem becomes particularly serious when the characteristics of a plane other than the (0001) plane are used. This will be described below.
  • a SiC substrate with few defects is usually manufactured by cutting out from an SiC ingot obtained by (0001) plane growth in which stacking faults are unlikely to occur. For this reason, the SiC substrate having a plane orientation other than the (0001) plane is cut out non-parallel to the growth plane. For this reason, it is difficult to ensure a sufficient size of the substrate, or many portions of the ingot cannot be used effectively. For this reason, it is particularly difficult to efficiently manufacture a semiconductor device using a surface other than the (0001) surface of SiC.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a silicon carbide substrate that is large in size and capable of manufacturing a semiconductor device with a high yield, and a manufacturing method thereof. is there.
  • a silicon carbide substrate according to one aspect of the present invention has first and second single crystal plates and a joint.
  • the first single crystal plate has a first side surface and is made of silicon carbide.
  • the second single crystal plate has a second side surface facing the first side surface and is made of silicon carbide.
  • the joint portion connects the first and second side surfaces to each other between the first and second side surfaces. At least a part of the joint is made of particles made of silicon carbide and having a maximum length of 1 ⁇ m or less.
  • the silicon carbide substrate according to the above one aspect a large number of grain boundaries are formed in the joint due to the small particle size of the silicon carbide forming the joint. Thereby, the warpage of the substrate can be suppressed by relieving the stress in the joint. Therefore, when a semiconductor device is manufactured using this substrate, a decrease in yield due to the warpage of the substrate is suppressed.
  • At least a part of the joint occupies 30% by volume or more of the joint.
  • the bonding portion includes particles having a maximum length of more than 1 ⁇ m made of a material having a melting point of 1600 ° C. or higher.
  • a silicon carbide substrate according to another aspect of the present invention has first and second single crystal plates and a joint.
  • the first single crystal plate has a first side surface and is made of silicon carbide.
  • the second single crystal plate has a second side surface facing the first side surface and is made of silicon carbide.
  • the joint portion connects the first and second side surfaces to each other between the first and second side surfaces.
  • the ratio of the area of the region occupied by the particles made of silicon carbide having the maximum length of 1 ⁇ m or less to the total area of the joint in the sectional view is 2% or more.
  • the silicon carbide substrate according to the other aspect described above many grain boundaries are formed in the joint due to the small particle size of the silicon carbide forming the joint. Thereby, the warpage of the substrate can be suppressed by relieving the stress in the joint. Therefore, when a semiconductor device is manufactured using this substrate, a decrease in yield due to the warpage of the substrate is suppressed.
  • the joint portion includes particles made of silicon carbide and having a maximum length of more than 1 ⁇ m in a cross-sectional view.
  • the silicon carbide substrate preferably further has a support portion for supporting each of the first and second single crystal plates.
  • the support portion is preferably made of silicon carbide.
  • the method for manufacturing a silicon carbide substrate of the present invention includes the following steps. Each of the first single crystal plate having the first back surface and the first side surface, the second single crystal plate having the second back surface and the second side surface, and each of the first and second back surfaces A composite substrate including a bonded support portion is prepared. When the first and second side surfaces oppose each other, a gap having an opening is formed between the first and second side surfaces. By injecting a fluid containing at least one of polycarbosilane and a derivative thereof from the opening of the gap, a fluid portion that connects between the first and second side surfaces is formed. By solidifying the fluid portion by heat treatment, a joining portion that fills at least a part of the gap is formed.
  • the heat treatment is performed at a temperature of 800 ° C. or higher and 2000 ° C. or lower.
  • the step of forming the fluid part includes a step of mixing particles having a maximum length of more than 1 ⁇ m made of a material having a melting point of 1600 ° C. or higher.
  • the support portion is made of silicon carbide.
  • length means a dimension in a certain direction.
  • maximum length means a dimension in a specific direction.
  • FIG. 1 is a plan view schematically showing a configuration of a silicon carbide substrate in a first embodiment of the present invention.
  • FIG. 2 is a schematic sectional view taken along line II-II in FIG.
  • FIG. 3 is a schematic partially enlarged view of FIG. 2. It is a top view which shows roughly the 1st process of the manufacturing method of the silicon carbide substrate in Embodiment 1 of this invention.
  • FIG. 5 is a schematic sectional view taken along line VV in FIG. 4.
  • FIG. 5 is a partial cross sectional view schematically showing a second step of the method for manufacturing the silicon carbide substrate in the first embodiment of the present invention. It is a figure which shows the modification of FIG. 3 schematically. It is a figure which shows the modification of FIG. 6 schematically.
  • FIG. 10 is a diagram schematically showing a modification of FIG. 9. It is a figure which shows the modification of FIG. 10 roughly. It is sectional drawing which shows an example of the fine structure of the junction part of FIG. It is sectional drawing which shows an example of the microstructure of the junction part of a comparative example. It is sectional drawing which shows schematically the 1st process of the manufacturing method of the silicon carbide substrate in Embodiment 3 of this invention.
  • silicon carbide substrate 80a of the present embodiment has a support portion 30, a supported portion 10a supported by support portion 30, and a joint portion BDa.
  • Supported portion 10a includes single crystal plates 11 to 19 made of silicon carbide.
  • Each of single crystal plates 11 to 19 has a back surface and a front surface.
  • single crystal plate 11 first single crystal plate
  • single crystal plate 12 second single crystal plate
  • back surface B2 first back surface
  • front surface F2 second surface
  • Support portion 30 is joined to the back surface of each of single crystal plates 11-19.
  • each of single crystal plates 11 to 19 has a side surface.
  • single crystal plate 11 has side surface S1 (first side surface)
  • single crystal plate 12 has side surface S2 (second side surface) that faces side surface S1.
  • a gap VD exists between the side surfaces facing each other.
  • the joint part BDa connects these side surfaces to each other between the side surfaces facing each other.
  • the side surfaces S1 and S2 are connected to each other between the side surfaces S1 and S2.
  • the surface side of the gap VD (the upper side in FIGS. 2 and 3) is closed by the joint portion BDa.
  • the joint portion BDa includes, for example, a portion located between the surfaces F1 and F2, and thereby the surfaces F1 and F2 are smoothly connected.
  • the junction BDa is substantially made of silicon carbide. However, hydrogen atoms may remain to some extent in the junction BDa for manufacturing reasons.
  • the joint part BDa includes a fine grain part FG.
  • Fine grain portion FG is made of silicon carbide having a particle size of 1 ⁇ m or less. More specifically, fine grain portion FG is made of particles made of silicon carbide and having a maximum length of 1 ⁇ m or less.
  • the volume of the fine grain part FG occupies 2% or more of the volume of the joint part BDa. More preferably, the fine grain part FG occupies 30% by volume or more in the joint part BDa. More preferably, substantially the entire joint BDa is composed of the fine grain part FG.
  • the particle diameter of the fine grain part FG is, for example, about several hundred nm.
  • the fine grain part FG includes a part having a polycrystalline structure. In other words, each of at least some of the particles included in the fine grain portion FG has a single crystal structure.
  • the fine grain part FG may include a part having an amorphous structure.
  • the ratio of maximum length D (FIG. 1) in plan view (FIG. 1) of silicon carbide substrate 80a to thickness T (FIG. 2) of silicon carbide substrate 80a is not less than 50 and not more than 500.
  • the maximum length D is 100 mm or more.
  • Support portion 30 is preferably made of a material that can withstand a temperature of 1800 ° C. or higher, and is made of, for example, silicon carbide, carbon, or a refractory metal.
  • the refractory metal include molybdenum, tantalum, tungsten, niobium, iridium, ruthenium, and zirconium. If silicon carbide is used as the material of the support portion 30, the physical properties of the support portion 30 can be made closer to the single crystal plates 11 to 19.
  • support portion 30 is provided on silicon carbide substrate 80a, but a configuration in which support portion 30 is omitted may be used.
  • This configuration can be obtained, for example, by removing support portion 30 of silicon carbide substrate 80a (FIG. 2) by polishing.
  • FIG. 1 a square shape is shown as a shape in plan view of silicon carbide substrate 80 a, but this shape is not limited to a square shape, and may be a circular shape, for example.
  • the maximum length D (FIG. 1) is the diameter of the circular shape.
  • Composite substrate 80 ⁇ / b> P includes support portion 30 and single crystal plate group 10.
  • Single crystal plate group 10 includes single crystal plates 11 and 12.
  • Each of back surface B1 of single crystal plate 11 and back surface B2 of single crystal plate 12 is joined to support portion 30.
  • a gap GP is formed between side surface S1 of single crystal plate 11 and side surface S2 of single crystal plate 12.
  • the gap GP has an opening CR between the surface F1 of the single crystal plate 11 and the surface F2 of the single crystal plate 12.
  • a fluid containing polycarbosilane or a derivative thereof is prepared.
  • the fluid contains polycarbosilane.
  • xylene can be used as the solvent of the solution.
  • the fluid for example, “precursor polymer” manufactured by Starfire Systems Inc. and having the model number “RD-478” can be used.
  • the fluid is not limited to a solution, and may be a gel, a sol, or a slurry, for example.
  • the “derivative” of polycarbosilane refers to a polymer having a structure in which at least one of the atoms and functional groups of polycarbosilane is substituted. Such substitution can occur, for example, due to impurities that are unintentionally incorporated in the production process of polycarbosilane.
  • this fluid is injected so as to close the opening CR of the gap GP.
  • the fluid is applied. This implantation can be performed at or near room temperature. Note that the fluid may be pressed toward the gap GP so that the fluid is injected into the gap GP. Further, the atmosphere of the composite substrate 80P may be reduced after application so that the fluid is injected into the gap GP.
  • a fluid portion PRa made of fluid is formed so as to connect side surfaces S1 and S2.
  • the gap GP (FIG. 5) becomes a gap VD closed by the fluid portion PRa.
  • the atmosphere used for the heat treatment preferably has a low oxygen partial pressure in order to prevent an oxidation reaction, and is, for example, an inert atmosphere or a vacuum atmosphere.
  • the atmospheric pressure is preferably atmospheric pressure or lower.
  • the temperature of the heat treatment is preferably 800 ° C. or higher, for example, about 1000 ° C.
  • the heat treatment temperature is preferably 1300 ° C. or higher.
  • the heat treatment temperature is preferably 1600 ° C. or higher.
  • the heat treatment temperature is set to 2000 ° C. or lower, preferably 1800 ° C. or lower in order to suppress sublimation of silicon carbide.
  • the heat treatment time is, for example, about 30 minutes.
  • single crystal plates 11 and 12 are integrated as one silicon carbide substrate 80 a through support 30.
  • Silicon carbide substrate 80a includes both surfaces F1 and F2 of single crystal plates as substrate surfaces on which semiconductor devices such as transistors are formed.
  • silicon carbide substrate 80a has a larger substrate surface as compared to the case where either single crystal plate 11 or 12 is used alone.
  • the maximum length D in plan view (FIG. 1) of silicon carbide substrate 80a is set to 100 mm or more. Thereby, a semiconductor device can be efficiently manufactured using silicon carbide substrate 80a.
  • the particle size of the joint part BDa is small, many grain boundaries are formed in the joint part BDa. Thereby, the stress in bonding part BDa is relieved, so that the occurrence of warpage of silicon carbide substrate 80a can be suppressed.
  • single crystal plates 11 and 12 are compared to the case where single crystal plates 11 and 12 are joined only by joint portion BDa. Can be bonded more firmly.
  • the ratio of maximum length D (FIG. 1) in plan view (FIG. 1) of silicon carbide substrate 80a to thickness T (FIG. 2) of silicon carbide substrate 80a is 50 or more, the plane of silicon carbide substrate 80a Sufficient size can be secured in view.
  • this ratio is 500 or less, warpage of silicon carbide substrate 80a can be further suppressed.
  • the gap VD (FIG. 3) may be entirely filled with the joint portion BDa.
  • the fluid part PRa may be injected so as to fill all the gaps VD.
  • silicon carbide substrate 80 b of the present embodiment has a joint BDb instead of joint BDa (FIG. 3).
  • the joint part BDb has a fine grain part FG and a coarse grain part GR.
  • Coarse grain part GR has a particle size of more than 1 ⁇ m. More specifically, the coarse portion GR is made of particles having a maximum length exceeding 1 ⁇ m. The particle size is, for example, about several ⁇ m.
  • coarse portion GR is made of silicon carbide.
  • the material of coarse grain portion GR is not limited to silicon carbide, and any material can be used as long as it is a stable solid material at the maximum temperature at which the silicon carbide substrate is placed in manufacturing a semiconductor device, that is, usually about 1600 ° C. .
  • the coarse grain portion GR only needs to be made of a material having a melting point of 1600 ° C. or higher.
  • boron nitride (BN), silicon nitride (SiN), tungsten carbide (WC), tantalum carbide (TaC), or a refractory metal can be used.
  • the fine grain part FG occupies 2% by volume or more, preferably 30% by volume or more.
  • the joint portion BDb is composed of 50 volume% fine grain part FG and 50 volume% coarse grain part GR.
  • fluid portion PRb is formed instead of fluid portion PRa (FIG. 6) of the first embodiment.
  • the fluid part PRb has a liquid part LQ and a coarse grain part GR.
  • the fluid part PRb can be formed by using a fluid in which the coarse particles corresponding to the coarse particle part GR are dispersed (mixed) in the liquid corresponding to the liquid part LQ.
  • the fluid part PRb (FIG. 10) includes the coarse grain part GR that hardly undergoes a volume change in the heat treatment.
  • decrease in the change from the fluid part PRb to the junction part BDb at the time of heat processing can be suppressed.
  • the gap VD (FIG. 9) remains is described.
  • the gap VD may be entirely filled with the joint portion BDb.
  • the fluid part PRb may be injected so as to fill all the gaps VD.
  • the fine structure of the joint BDb (FIG. 11) will be described in more detail.
  • the area of the region occupied by the portion (mainly the portion corresponding to the fine grain portion FG) having the maximum length LF of 1 ⁇ m or less.
  • the ratio of the joint portion BDb to the total area in a sectional view is 2% or more.
  • a portion having a maximum length LG of more than 1 ⁇ m in a cross-sectional view is configured by the coarse grain portion GR.
  • a portion having a maximum length LG of more than 1 ⁇ m may not be observed in a cross-sectional view.
  • the ratio of the area occupied by the portion having the maximum length LF of 1 ⁇ m or less to the total area of the joint portion BDb in the cross-sectional view is 2% or more.
  • the junction BDz (FIG. 14) of the comparative example is formed by the sublimation recrystallization method between the single crystal plates 11 and 12, and has a cross-sectional view of more than 1 ⁇ m (typically more than 10 ⁇ m). It is substantially occupied by the giant grain part GZ having the maximum length LZ.
  • the maximum length LZ is approximately along the thickness direction (vertical direction in the figure).
  • the giant grain part GZ typically has a length of more than 10 ⁇ m even at the minimum length.
  • Embodiment 3 a method of manufacturing composite substrate 80P (FIGS. 4 and 5) used in Embodiment 1 will be described in detail particularly when support portion 30 is made of silicon carbide.
  • support portion 30 is made of silicon carbide.
  • only the single crystal plates 11 and 12 among the single crystal plates 11 to 19 (FIGS. 4 and 5) may be referred to, but the single crystal plates 13 to 19 are also referred to as single crystal plates. It is treated in the same way as 11 and 12.
  • single crystal plates 11 and 12 having a single crystal structure are prepared. This step is performed, for example, by slicing a silicon carbide ingot grown on the (0001) plane in the hexagonal system. Preferably, the roughness of the back surfaces B1 and B2 is 100 ⁇ m or less as Ra.
  • the crystal planes of the surfaces of the single crystal plates 11 and 12 are preferably ⁇ 0001 ⁇ planes or ⁇ 03-38 ⁇ planes, more preferably (000-1) planes or (03-3-8). It is made a face.
  • the single crystal plates 11 and 12 are arranged on the heating body 81 in the processing chamber so that the back surfaces B1 and B2 are exposed in one direction (upward direction in FIG. 15). That is, single crystal plates 11 and 12 are arranged so as to be aligned in a plan view.
  • the above arrangement is performed such that each of the back surfaces B1 and B2 is located on the same plane, or each of the front surfaces F1 and F2 is located on the same plane.
  • a support portion 30 (FIG. 5) that connects the back surfaces B1 and B2 to each other is formed as follows.
  • each of the back surfaces B1 and B2 exposed in one direction (upward direction in FIG. 15), and the surface SS of the solid raw material 20 arranged in one direction (upward direction in FIG. 15) with respect to the back surfaces B1 and B2 are opposed to each other with a gap D1.
  • the average value of the distance D1 is 1 ⁇ m or more and 1 cm or less.
  • the solid material 20 is made of silicon carbide, preferably a solid body of silicon carbide, and specifically, for example, a SiC wafer.
  • the crystal structure of SiC of the solid raw material 20 is not particularly limited.
  • the roughness of the surface SS of the solid raw material 20 is 1 mm or less as Ra.
  • a spacer 83 (FIG. 18) having a height corresponding to the distance D1 may be used in order to more reliably provide the distance D1 (FIG. 15). This method is particularly effective when the average value of the distance D1 is about 100 ⁇ m or more.
  • the single crystal plates 11 and 12 are heated to a predetermined substrate temperature by the heating body 81. Further, the solid raw material 20 is heated to a predetermined raw material temperature by the heating element 82. When the solid raw material 20 is heated to the raw material temperature, SiC is sublimated on the surface SS of the solid raw material, thereby generating a sublimate, that is, a gas. This gas is supplied onto each of the back surfaces B1 and B2 from one direction (upward direction in FIG. 15).
  • the substrate temperature is lower than the raw material temperature, and more preferably the difference between the two temperatures is 1 ° C. or higher and 100 ° C. or lower.
  • the substrate temperature is 1800 ° C. or higher and 2500 ° C. or lower.
  • the gas supplied as described above is recrystallized by being solidified on each of back surfaces B1 and B2.
  • the support part 30p which connects back surface B1 and B2 mutually is formed.
  • the solid raw material 20 (FIG. 15) becomes a solid raw material 20p by being consumed and becoming small.
  • the solid raw material 20p (FIG. 16) disappears due to further sublimation.
  • the support part 30 which connects back surface B1 and B2 mutually is formed.
  • the atmosphere in the processing chamber is an inert gas.
  • the inert gas for example, a rare gas such as He or Ar, a nitrogen gas, or a mixed gas of a rare gas and a nitrogen gas can be used.
  • the ratio of nitrogen gas is, for example, 60%.
  • the pressure in the processing chamber is preferably 50 kPa or less, and more preferably 10 kPa or less.
  • the support 30 has a single crystal structure. More preferably, the inclination of the crystal face of the support part 30 on the back face B1 with respect to the crystal face of the back face B1 is within 10 °, and the crystal face of the support part 30 on the back face B2 with respect to the crystal face of the back face B2 The inclination of is within 10 °.
  • the crystal structure of the single crystal plates 11 and 12 is preferably hexagonal, and more preferably 4H—SiC or 6H—SiC. Moreover, it is preferable that the single crystal plates 11 and 12 and the support part 30 consist of a SiC single crystal which has the same crystal structure.
  • the concentration of each of single crystal plates 11 and 12 is different from the impurity concentration of support portion 30. More preferably, the impurity concentration of support portion 30 is higher than the impurity concentration of each of single crystal plates 11 and 12.
  • the impurity concentration of single crystal plates 11 and 12 is, for example, 5 ⁇ 10 16 cm ⁇ 3 or more and 5 ⁇ 10 19 cm ⁇ 3 or less.
  • the impurity concentration of the support portion 30 is, for example, 5 ⁇ 10 16 cm ⁇ 3 or more and 5 ⁇ 10 21 cm ⁇ 3 or less.
  • nitrogen or phosphorus can be used, for example.
  • the off angle of the surface F1 with respect to the ⁇ 0001 ⁇ plane of the single crystal plate 11 is 50 ° to 65 °
  • the off angle of the surface F2 with respect to the ⁇ 0001 ⁇ plane of the single crystal plate is 50 ° to 65 °. It is as follows.
  • the angle formed between the off orientation of surface F1 and the ⁇ 1-100> direction of single crystal plate 11 is 5 ° or less, and the off orientation of surface F2 and the ⁇ 1-100> direction of single crystal plate 12 The angle formed by is 5 ° or less.
  • the off angle of the surface F1 with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction of the single crystal plate 11 is ⁇ 3 ° to 5 °, and the ⁇ 1-100> direction of the single crystal plate 12 The off angle of the surface F2 with respect to the ⁇ 03-38 ⁇ plane at ⁇ 3 ° to 5 °.
  • the “off angle of the surface F1 with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction” means the normal line of the surface F1 to the projecting plane extending in the ⁇ 1-100> direction and the ⁇ 0001> direction. Is an angle formed by the normal projection of the ⁇ 03-38 ⁇ plane, and the sign thereof is positive when the orthographic projection approaches parallel to the ⁇ 1-100> direction. Is negative when approaching parallel to the ⁇ 0001> direction. The same applies to the “off angle of the surface F2 with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction”.
  • the index m in the plane orientation (hklm) of the surface F1 is negative.
  • each of the surfaces F1 and F2 is a plane closer to the (000-1) plane than the (0001) plane.
  • the angle between the off orientation of surface F1 and the ⁇ 11-20> direction of single crystal plate 11 is 5 ° or less, and the off orientation of surface F2 and the ⁇ 11-20> direction of single crystal plate 12 Is less than 5 °.
  • support portion 30 formed on each of back surfaces B1 and B2 is made of silicon carbide similarly to single crystal plates 11 and 12, single crystal plates 11 and 12 and support portion 30 Various physical properties are close to each other. Therefore, warpage and cracking of composite substrate 80P (FIGS. 4 and 5) or silicon carbide substrate 80a (FIGS. 1 and 2) due to the difference in physical properties can be suppressed.
  • the support part 30 can be formed with high quality and at high speed. Moreover, the support part 30 can be formed more uniformly because the sublimation method is a proximity sublimation method.
  • the film thickness distribution of the support portion 30 can be reduced.
  • the average value of the distance D1 is 1 ⁇ m or more, a space in which silicon carbide sublimates can be sufficiently secured.
  • the temperature of the single crystal plates 11 and 12 is set lower than the temperature of the solid raw material 20 (FIG. 15). Thereby, the sublimated SiC can be efficiently solidified on the single crystal plates 11 and 12.
  • the step of arranging single crystal plates 11 and 12 is performed such that the shortest distance between single crystal plates 11 and 12 is 1 mm or less.
  • support part 30 can be formed so as to more reliably connect back surface B1 of single crystal plate 11 and back surface B2 of single crystal plate 12.
  • the support 30 has a single crystal structure.
  • the various physical properties of the support part 30 can be brought close to the respective physical properties of the single crystal plates 11 and 12 having the single crystal structure.
  • the inclination of the crystal plane of the support portion 30 on the back surface B1 is within 10 ° with respect to the crystal surface of the back surface B1.
  • the inclination of the crystal plane of the support portion 30 on the back surface B2 is within 10 ° with respect to the crystal surface of the back surface B2.
  • the impurity concentration of each of the single crystal plates 11 and 12 and the impurity concentration of the support portion 30 are different from each other. Thereby, silicon carbide substrate 80a (FIG. 2) having a two-layer structure with different impurity concentrations can be obtained.
  • the impurity concentration of the support portion 30 is higher than the impurity concentration of each of the single crystal plates 11 and 12. Therefore, the resistivity of support portion 30 can be made smaller than the resistivity of each of single crystal plates 11 and 12. Thereby, silicon carbide substrate 80a suitable for manufacturing a semiconductor device in which a current flows in the thickness direction of support portion 30, that is, a vertical semiconductor device, can be obtained.
  • the off angle of the surface F1 with respect to the ⁇ 0001 ⁇ plane of the single crystal plate 11 is 50 ° or more and 65 ° or less
  • the off angle of the surface F2 with respect to the ⁇ 0001 ⁇ plane of the single crystal plate 12 is 50 ° or more and 65 °. ° or less.
  • the angle formed between the off orientation of surface F1 and the ⁇ 1-100> direction of single crystal plate 11 is 5 ° or less, and the off orientation of surface F2 and the ⁇ 1-100> direction of single crystal plate 12 The angle formed by is 5 ° or less. Thereby, the channel mobility in the surface F1 and F2 can be raised more.
  • the off angle of the surface F1 with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction of the single crystal plate 11 is ⁇ 3 ° to 5 °, and the ⁇ 1-100> direction of the single crystal plate 12
  • the angle formed by the off orientation of surface F1 and the ⁇ 11-20> direction of single crystal plate 11 is 5 ° or less, and the off orientation of surface F2 and the ⁇ 11-20> direction of single crystal plate 12 The angle formed by is 5 ° or less.
  • the channel mobility in the surface F1 and F2 can be raised compared with the case where the surfaces F1 and F2 are ⁇ 0001 ⁇ planes.
  • the SiC wafer is exemplified as the solid raw material 20, but the solid raw material 20 is not limited to this, and may be, for example, SiC powder or SiC sintered body.
  • the entire back surface B1 and B2 and the surface SS of the solid raw material 20 are spaced apart from each other. However, a space may be provided between each of the back surfaces B1 and B2 and the surface SS of the solid material 20 while the back surfaces B1 and B2 and the surface SS of the solid material 20 are in partial contact. Two modifications corresponding to this case will be described below.
  • the above interval is ensured by the warp of the SiC wafer as the solid raw material 20. More specifically, in this example, the interval D2 is locally zero, but the average value always exceeds zero. Further, preferably, the average value of the distance D2 is 1 ⁇ m or more and 1 cm or less, similarly to the average value of the distance D1.
  • the above-mentioned interval is ensured by warpage of single crystal plates 11-13. More specifically, in this example, the interval D3 is locally zero, but the average value always exceeds zero. In addition, preferably, the average value of the distance D3 is 1 ⁇ m or more and 1 cm or less, similarly to the average value of the distance D1.
  • the interval may be ensured by a combination of the methods shown in FIGS. 19 and 20, that is, both the warp of the SiC wafer as the solid material 20 and the warp of the single crystal plates 11 to 13.
  • a semiconductor device 100 is a vertical DiMOSFET (Double Implanted Metal Oxide Semiconductor Field Effect Transistor), and includes a silicon carbide substrate 80a, a buffer layer 121, a breakdown voltage holding layer 122, a p region. 123, an n + region 124, a p + region 125, an oxide film 126, a source electrode 111, an upper source electrode 127, a gate electrode 110, and a drain electrode 112.
  • a vertical DiMOSFET Double Implanted Metal Oxide Semiconductor Field Effect Transistor
  • Silicon carbide substrate 80a has n-type conductivity in the present embodiment, and includes support portion 30 and single crystal plate 11 as described in the first embodiment.
  • the drain electrode 112 is provided on the support portion 30 so as to sandwich the support portion 30 with the single crystal plate 11.
  • the buffer layer 121 is provided on the single crystal plate 11 so as to sandwich the single crystal plate 11 with the support portion 30.
  • Buffer layer 121 has n-type conductivity and has a thickness of 0.5 ⁇ m, for example.
  • the concentration of the n-type conductive impurity in the buffer layer 121 is, for example, 5 ⁇ 10 17 cm ⁇ 3 .
  • the breakdown voltage holding layer 122 is formed on the buffer layer 121 and is made of silicon carbide whose conductivity type is n-type.
  • the thickness of the breakdown voltage holding layer 122 is 10 ⁇ m, and the concentration of the n-type conductive impurity is 5 ⁇ 10 15 cm ⁇ 3 .
  • a plurality of p regions 123 having a p-type conductivity are formed at intervals.
  • An n + region 124 is formed in the surface layer of the p region 123 inside the p region 123.
  • a p + region 125 is formed at a position adjacent to the n + region 124. From the top of the n + region 124 in one p region 123, the breakdown voltage holding layer 122 exposed between the p region 123 and the two p regions 123, the other p region 123, and the n + region 124 in the other p region 123 An oxide film 126 is formed so as to extend to.
  • a gate electrode 110 is formed on the oxide film 126.
  • a source electrode 111 is formed on the n + region 124 and the p + region 125.
  • An upper source electrode 127 is formed on the source electrode 111.
  • the maximum value of the nitrogen atom concentration in the region within 10 nm from the interface between the oxide film 126 and the n + region 124, p + region 125, p region 123 and the breakdown voltage holding layer 122 as the semiconductor layer is 1 ⁇ 10 21 cm ⁇ 3. That's it. Thereby, the mobility of the channel region under the oxide film 126 (part of the p region 123 between the n + region 124 and the breakdown voltage holding layer 122, which is in contact with the oxide film 126) can be improved. .
  • 23 to 26 show only steps in the vicinity of the single crystal plate 11 among the single crystal plates 11 to 19 (FIG. 1), but the same applies to the vicinity of each of the single crystal plates 12 to 19. These steps are performed.
  • silicon carbide substrate 80a (FIGS. 1 and 2) is prepared. Silicon carbide substrate 80a has n type conductivity.
  • buffer layer 121 and breakdown voltage holding layer 122 are formed as follows by the epitaxial layer forming step (step S120: FIG. 22).
  • buffer layer 121 is formed on the surface of silicon carbide substrate 80a.
  • Buffer layer 121 is made of n-type silicon carbide and is, for example, an epitaxial layer having a thickness of 0.5 ⁇ m. Further, the concentration of the conductive impurity in the buffer layer 121 is set to 5 ⁇ 10 17 cm ⁇ 3 , for example.
  • the breakdown voltage holding layer 122 is formed on the buffer layer 121. Specifically, a layer made of silicon carbide of n-type conductivity is formed by an epitaxial growth method.
  • the thickness of the breakdown voltage holding layer 122 is, for example, 10 ⁇ m.
  • the concentration of the n-type conductive impurity in the breakdown voltage holding layer 122 is, for example, 5 ⁇ 10 15 cm ⁇ 3 .
  • p region 123, n + region 124, and p + region 125 are formed as follows by the implantation step (step S130: FIG. 22).
  • an impurity having a p-type conductivity is selectively implanted into a part of the breakdown voltage holding layer 122, whereby the p region 123 is formed.
  • n + region 124 is formed by selectively injecting n-type conductive impurities into a predetermined region, and p-type conductive impurities having a conductivity type are selectively injected into the predetermined region. As a result, a p + region 125 is formed.
  • the impurity is selectively implanted using a mask made of an oxide film, for example.
  • an activation annealing process is performed.
  • annealing is performed in an argon atmosphere at a heating temperature of 1700 ° C. for 30 minutes.
  • a gate insulating film forming step (step S140: FIG. 22) is performed. Specifically, oxide film 126 is formed so as to cover the breakdown voltage holding layer 122, p region 123, n + region 124, and p + region 125. This formation may be performed by dry oxidation (thermal oxidation). The dry oxidation conditions are, for example, a heating temperature of 1200 ° C. and a heating time of 30 minutes.
  • a nitrogen annealing step (step S150) is performed. Specifically, an annealing process is performed in a nitrogen monoxide (NO) atmosphere.
  • the heating temperature is 1100 ° C. and the heating time is 120 minutes.
  • nitrogen atoms are introduced in the vicinity of the interface between each of the breakdown voltage holding layer 122, the p region 123, the n + region 124, and the p + region 125 and the oxide film 126.
  • an annealing process using an argon (Ar) gas that is an inert gas may be further performed.
  • the conditions for this treatment are, for example, a heating temperature of 1100 ° C. and a heating time of 60 minutes.
  • the source electrode 111 and the drain electrode 112 are formed as follows by the electrode formation step (step S160: FIG. 22).
  • a resist film having a pattern is formed on the oxide film 126 by photolithography. Using this resist film as a mask, portions of oxide film 126 located on n + region 124 and p + region 125 are removed by etching. As a result, an opening is formed in the oxide film 126. Next, a conductor film is formed in contact with each of n + region 124 and p + region 125 in this opening. Next, by removing the resist film, the portion of the conductor film located on the resist film is removed (lifted off).
  • the conductor film may be a metal film, and is made of nickel (Ni), for example. As a result of this lift-off, the source electrode 111 is formed.
  • the heat processing for alloying is performed here.
  • heat treatment is performed for 2 minutes at a heating temperature of 950 ° C. in an atmosphere of argon (Ar) gas that is an inert gas.
  • the upper source electrode 127 is formed on the source electrode 111.
  • drain electrode 112 is formed on the back surface of silicon carbide substrate 80a. Thus, the semiconductor device 100 is obtained.
  • Silicon carbide substrate for manufacturing semiconductor device 100 is not limited to silicon carbide substrate 80a of the first embodiment.
  • the silicon carbide substrate of the second or third embodiment, or each of the embodiments A silicon carbide substrate of a modification may be used.
  • a vertical DiMOSFET is illustrated, other semiconductor devices may be manufactured using the silicon carbide substrate of the present invention.
  • a RESURF-JFET Reduced Surface Field-Junction Field Effect Transistor
  • a Schottky diode is manufactured. May be.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　第１の単結晶板（１１）は、第１の側面（Ｓ１）を有し、炭化珪素からなる。第２の単結晶板（１２）は、第１の側面（Ｓ１）と対向する第２の側面（Ｓ２）を有し、炭化珪素からなる。接合部（ＢＤａ）は、第１および第２の側面（Ｓ１、Ｓ２）の間で第１および第２の側面（Ｓ１、Ｓ２）を互いにつないでいる。接合部（ＢＤａ）の少なくとも一部は、炭化珪素から作られた１μｍ以下の最大長さを有する粒子から作られている。

Description

炭化珪素基板およびその製造方法
　本発明は炭化珪素基板およびその製造方法に関し、特に複数の単結晶板を有する炭化珪素基板およびその製造方法に関するものである。
　単結晶構造を有する炭化珪素基板（ＳｉＣ基板）の大きさは、工業的には大きくても１００ｍｍ（４インチ）程度であり、半導体装置の製造に広く用いられているシリコン基板の大きさに比して小さい。このことが炭化珪素基板を用いた半導体装置の製造の効率を低くしている。特に六方晶系のＳｉＣにおいて、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。
　欠陥の少ないＳｉＣ基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られたＳｉＣインゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有するＳｉＣ基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、ＳｉＣの（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
　このように困難をともなう炭化珪素基板の単純な大型化に代わって、支持部と、この上に配置された複数の高品質の単結晶板とを有する炭化珪素基板を用いることが考えられる。支持部の品質はそれほど高くなくてもよいので、大きな支持部を準備することは比較的容易である。よってこの大きな支持部に載置される単結晶板の数を増やすことで、必要な大きさを有する炭化珪素基板が得られる。
　このような炭化珪素基板においては、隣り合う単結晶板の間に隙間ができてしまうことが避けがたい。この隙間には、この炭化珪素基板を用いた半導体装置の製造工程中に異物が溜まりやすい。この異物は、たとえば、半導体装置の製造工程において用いられる洗浄液若しくは研磨剤、または雰囲気中のダストである。この異物は、微小な隙間に存在するために、洗浄による完全な除去が困難である。このためこの異物に起因して、製造歩留りが低下することで半導体装置の製造効率が低下してしまう。そこで、この隙間の開口を塞ぐ方法がいくつか提案されている。たとえば国際公開第２０１１／０５８８３０号（特許文献１）に開示された方法においては、昇華物の堆積が行われる。また国際公開第２０１１／０５８８３１号（特許文献２）に開示された方法においては、溶融したシリコンの導入および炭化が行われる。
国際公開第２０１１／０５８８３０号 国際公開第２０１１／０５８８３１号
　しかし上記従来の方法では、隙間の開口を塞いでいる部分に大きな応力が生じ、その結果、基板が大きく反ってしまうことがあった。反りが過剰に大きい基板を用いて半導体装置を製造すると、それに起因して歩留まりが低下することがあり得る。
　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、大型であって、かつ半導体装置を高い歩留りで製造することができる炭化珪素基板およびその製造方法を提供することである。
　本発明の一の局面に従う炭化珪素基板は第１および第２の単結晶板および接合部を有する。第１の単結晶板は、第１の側面を有し、炭化珪素からなる。第２の単結晶板は、第１の側面と対向する第２の側面を有し、炭化珪素からなる。接合部は、第１および第２の側面の間で第１および第２の側面を互いにつないでいる。接合部の少なくとも一部は、炭化珪素から作られた１μｍ以下の最大長さを有する粒子から作られている。
　上記一の局面に従う炭化珪素基板によれば、接合部を形成している炭化珪素の粒径が小さいことによって、接合部中に多くの粒界が形成される。これにより接合部中の応力が緩和されることで、基板の反りを抑えることができる。よって、この基板を用いて半導体装置を製造する際に、基板の反りに起因した歩留まりの低下が抑制される。
　上記一の局面に従う炭化珪素基板において好ましくは、接合部の、上記少なくとも一部は、接合部のうち３０体積％以上を占めている。
　上記一の局面に従う炭化珪素基板において好ましくは、接合部は、融点１６００℃以上の材料から作られた１μｍ超の最大長さを有する粒子を含む。
　本発明の他の局面に従う炭化珪素基板は第１および第２の単結晶板および接合部を有する。第１の単結晶板は、第１の側面を有し、炭化珪素からなる。第２の単結晶板は、第１の側面と対向する第２の側面を有し、炭化珪素からなる。接合部は、第１および第２の側面の間で第１および第２の側面を互いにつないでいる。接合部の断面視において、炭化珪素から作られた１μｍ以下の最大長さを有する粒子によって占められる領域の面積の、接合部の断面視の全面積に対する割合が２％以上である。
　上記他の局面に従う炭化珪素基板によれば、接合部を形成している炭化珪素の粒径が小さいことによって、接合部中に多くの粒界が形成される。これにより接合部中の応力が緩和されることで、基板の反りを抑えることができる。よって、この基板を用いて半導体装置を製造する際に、基板の反りに起因した歩留まりの低下が抑制される。
　上記他の局面に従う炭化珪素基板において好ましくは、接合部は断面視において、炭化珪素から作られた１μｍ超の最大長さを有する粒子を含む。
　上記炭化珪素基板は好ましくは、第１および第２の単結晶板の各々を支持する支持部をさらに有する。
　上記炭化珪素基板は好ましくは、支持部は炭化珪素から作られている。
　本発明の炭化珪素基板の製造方法は、次の工程を有する。第１の裏面と第１の側面とを有する第１の単結晶板と、第２の裏面と第２の側面とを有する第２の単結晶板と、第１および第２の裏面の各々に接合された支持部とを含む複合基板が準備される。第１および第２の側面が互いに対向することによって、第１および第２の側面の間に、開口を有する隙間が形成されている。隙間の開口から、ポリカルボシランおよびその誘導体の少なくともいずれかを含有する流動体を注入することによって、第１および第２の側面の間をつなぐ流動体部が形成される。流動体部を熱処理によって固化することで、隙間の少なくとも一部を埋める接合部が形成される。
　上記炭化珪素基板の製造方法において好ましくは、接合部を形成する工程において、熱処理は８００℃以上２０００℃以下の温度で行われる。
　上記炭化珪素基板の製造方法において好ましくは、流動体部を形成する工程は、流動体に、融点１６００℃以上の材料から作られた１μｍ超の最大長さを有する粒子を混ぜる工程を含む。
　上記炭化珪素基板の製造方法において好ましくは、支持部は炭化珪素から作られている。
　なお本明細書において「長さ」とは、ある方向における寸法のことをいう。またこの「長さ」を最大とする特定の方向における「長さ」を「最大長さ」という。
　上記のように本発明によれば、半導体装置を製造する際の基板の反りに起因した歩留まりの低下を抑制することができる。
本発明の実施の形態１における炭化珪素基板の構成を概略的に示す平面図である。 図１の線ＩＩ－ＩＩに沿う概略断面図である。 図２の概略的な一部拡大図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第１工程を概略的に示す平面図である。 図４の線Ｖ－Ｖに沿う概略断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第２工程を概略的に示す一部断面図である。 図３の変形例を概略的に示す図である。 図６の変形例を概略的に示す図である。 本発明の実施の形態２における炭化珪素基板の構成を概略的に示す部分断面図である。 本発明の実施の形態２における炭化珪素基板の製造方法の一工程を概略的に示す一部断面図である。 図９の変形例を概略的に示す図である。 図１０の変形例を概略的に示す図である。 図１１の接合部の微細構造の一例を示す断面図である。 比較例の接合部の微細構造の一例を示す断面図である。 本発明の実施の形態３における炭化珪素基板の製造方法の第１工程を概略的に示す断面図である。 本発明の実施の形態３における炭化珪素基板の製造方法の第２工程を概略的に示す断面図である。 本発明の実施の形態３における炭化珪素基板の製造方法の第３工程を概略的に示す断面図である。 本発明の実施の形態３の第１の変形例の炭化珪素基板の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態３の第２の変形例の炭化珪素基板の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態３の第３の変形例の炭化珪素基板の製造方法の一工程を概略的に示す断面図である。 本発明の実施の形態４における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の概略フロー図である。 本発明の実施の形態４における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
　以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
　（実施の形態１）
　図１および図２を参照して、本実施の形態の炭化珪素基板８０ａは、支持部３０と、支持部３０によって支持された被支持部１０ａと、接合部ＢＤａとを有する。被支持部１０ａは、炭化珪素からなる単結晶板１１～１９を有する。単結晶板１１～１９の各々は、裏面および表面を有する。たとえば単結晶板１１（第１の単結晶板）は裏面Ｂ１（第１の裏面）および表面Ｆ１（第１の表面）を有し、単結晶板１２（第２の単結晶板）は裏面Ｂ２（第２の裏面）および表面Ｆ２（第２の表面）を有する。支持部３０は、単結晶板１１～１９の各々の裏面に接合されている。
　さらに図３を参照して、単結晶板１１～１９の各々は側面を有する。たとえば、単結晶板１１は側面Ｓ１（第１の側面）を有し、単結晶板１２は、側面Ｓ１と対向する側面Ｓ２（第２の側面）を有する。互いに対向する側面の間には隙間ＶＤが存在する。
　接合部ＢＤａは、互いに対向する側面の間でこれら側面を互いにつないでいる。たとえば、側面Ｓ１およびＳ２の間で側面Ｓ１およびＳ２が互いにつながれている。隙間ＶＤの表面側（図２および図３における上側）は、接合部ＢＤａによって閉塞されている。接合部ＢＤａは、たとえば、表面Ｆ１およびＦ２の間に位置する部分を含み、これにより表面Ｆ１およびＦ２が滑らかにつながっている。
　接合部ＢＤａは実質的に炭化珪素から作られている。ただし製造工程上の理由で接合部ＢＤａ中に水素原子がある程度残留していてもよい。接合部ＢＤａは微細粒部ＦＧを含む。微細粒部ＦＧは１μｍ以下の粒径を有する炭化珪素からなる。より具体的には、微細粒部ＦＧは、炭化珪素から作られた、最大長さが１μｍ以下の粒子からなる。好ましくは、接合部ＢＤａの体積のうち微細粒部ＦＧの体積が２％以上を占めている。より好ましくは、接合部ＢＤａのうち微細粒部ＦＧが３０体積％以上を占めている。さらに好ましくは接合部ＢＤａの実質的に全体が微細粒部ＦＧからなる。微細粒部ＦＧの粒径は、たとえば数百ｎｍ程度である。
　微細粒部ＦＧは多結晶構造を有する部分を含む。言い換えると、微細粒部ＦＧに含まれる粒子のうち少なくとも一部の粒子の各々は単結晶構造を有する。また微細粒部ＦＧはアモルファス構造を有する部分を含んでもよい。
　好ましくは、炭化珪素基板８０ａの厚さＴ（図２）に対する炭化珪素基板８０ａの平面視（図１）における最大長さＤ（図１）の割合は５０以上５００以下である。また好ましくは、最大長さＤは１００ｍｍ以上である。
　支持部３０は、１８００℃以上の温度に耐えることができる材料からなることが好ましく、たとえば、炭化珪素、炭素、または高融点金属からなる。高融点金属としては、たとえば、モリブデン、タンタル、タングステン、ニオビウム、イリジウム、ルテニウム、またはジルコニウムからなる。なお支持部３０の材料として、上記のうち炭化珪素が用いられると、支持部３０の物性を単結晶板１１～１９に、より近づけることができる。
　なお本実施の形態においては炭化珪素基板８０ａに支持部３０が設けられているが、支持部３０が省略された構成が用いられてもよい。この構成は、たとえば、炭化珪素基板８０ａ（図２）の支持部３０を研磨によって除去することにより得られる。また図１においては炭化珪素基板８０ａの平面視における形状として正方形状が示されているが、この形状は正方形状に限定されるものではなく、たとえば円形形状であってもよい。この形状が円形形状である場合、最大長さＤ（図１）は円形形状の直径である。
　次に本実施の炭化珪素基板８０ａの製造方法について説明する。なお以下において説明を簡略化するために単結晶板１１～１９のうち単結晶板１１および１２に関してのみ言及する場合があるが、単結晶板１３～１９も単結晶板１１および１２と同様に扱われる。
　図４および図５を参照して、複合基板８０Ｐが準備される。複合基板８０Ｐは、支持部３０と、単結晶板群１０とを有する。単結晶板群１０は、単結晶板１１および１２を含む。単結晶板１１の裏面Ｂ１と、単結晶板１２の裏面Ｂ２との各々は、支持部３０に接合されている。単結晶板１１の側面Ｓ１と単結晶板１２の側面Ｓ２との間には隙間ＧＰが形成されている。隙間ＧＰは、単結晶板１１の表面Ｆ１と単結晶板１２の表面Ｆ２との間に開口ＣＲを有する。
　次に、ポリカルボシランまたはその誘導体を含有する流動体が準備される。好ましくはこの流動体はポリカルボシランを含有する。溶液の溶剤としては、たとえばキシレンが用いられ得る。流動体として、たとえば、スターファイアシステムズ社(Starfire　Systems　Inc.)製で型番「ＲＤ－４７８」を有する「プリカーサーポリマー」を用いることができる。なお流動体は溶液に限定されず、たとえばゲル、ゾル、またはスラリーであってもよい。
　ここでポリカルボシランの「誘導体」とは、ポリカルボシランの原子および官能基の少なくともいずれかが置換された構造を有する高分子をいう。このような置換は、たとえば、ポリカルボシランの製造過程において意図せずして混入した不純物に起因して生じ得る。
　次にこの流動体が、隙間ＧＰの開口ＣＲを塞ぐように注入される。具体的には、流動体の塗布が行われる。この注入は、常温またはそれに近い温度において行い得る。なお流動体が隙間ＧＰ内により注入されるように、流動体が隙間ＧＰに向かって押し付けられてもよい。また流動体が隙間ＧＰ内により注入されるように、塗布後に複合基板８０Ｐの雰囲気が減圧されてもよい。
　図６を参照して、これにより、側面Ｓ１およびＳ２をつなぐように、流動体からなる流動体部ＰＲａが形成される。この結果、隙間ＧＰ（図５）は、流動体部ＰＲａによって閉塞された隙間ＶＤとなる。
　次に流動体部ＰＲａの熱処理が行われる。熱処理に用いられる雰囲気は、酸化反応を防ぐために低い酸素分圧を有することが好ましく、たとえば不活性雰囲気または真空雰囲気である。雰囲気圧力は、大気圧またはそれ以下が好ましい。熱処理の温度は、好ましくは８００℃以上であり、たとえば１０００℃程度である。流動体部ＰＲａ中に含まれる水素をより十分に除去することが望まれる場合は、熱処理温度は１３００℃以上が好ましい。流動体部ＰＲａのより十分な結晶化が望まれる場合は、熱処理温度は１６００℃以上が好ましい。また熱処理温度は、炭化珪素の昇華を抑えるために、２０００℃以下とされ、好ましくは１８００℃以下とされる。熱処理時間は、たとえば３０分程度である。この熱処理により流動体部ＰＲａが接合部ＢＤａ（図３）へと変化することで、炭化珪素基板８０ａ（図３）が得られる。
　本実施の形態によれば、図２に示すように、単結晶板１１および１２が支持部３０を介して１つの炭化珪素基板８０ａとして一体化される。炭化珪素基板８０ａは、トランジスタなどの半導体装置が形成される基板面として、単結晶板のそれぞれが有する表面Ｆ１およびＦ２の両方を含む。すなわち炭化珪素基板８０ａは、単結晶板１１および１２のいずれかが単体で用いられる場合に比して、より大きな基板面を有する。たとえば、炭化珪素基板８０ａの平面視（図１）における最大長さＤが１００ｍｍ以上とされる。これにより、炭化珪素基板８０ａを用いて半導体装置を効率よく製造することができる。
　また炭化珪素基板８０ａの製造工程において、複合基板８０Ｐ（図５）の表面Ｆ１およびＦ２の間に存在していた開口ＣＲが、接合部ＢＤａ（図２）によって塞がれる。これにより表面Ｆ１およびＦ２は互いに滑らかにつながった面となる。よって炭化珪素基板８０ａを用いた半導体装置の製造工程においては、表面Ｆ１およびＦ２の間に、歩留り低下の原因となる異物が溜まりにくい。よって炭化珪素基板８０ａを用いることで、半導体装置を高い歩留りで製造することができる。
　また接合部ＢＤａの粒径が小さいことによって、接合部ＢＤａ中に多くの粒界が形成される。これにより接合部ＢＤａ中の応力が緩和されることで、炭化珪素基板８０ａの反りの発生を抑えることができる。
　また単結晶板１１および１２の各々に接合された支持部３０が設けられることにより、単結晶板１１および１２が接合部ＢＤａのみによって結合されている場合に比して、単結晶板１１および１２をより強固に結合することができる。
　また炭化珪素基板８０ａの厚さＴ（図２）に対する炭化珪素基板８０ａの平面視（図１）における最大長さＤ（図１）の割合が５０以上とされる場合、炭化珪素基板８０ａの平面視における大きさを十分に確保することができる。たとえばＤ／Ｔがたとえば５０である場合、Ｔ＝２ｍｍでＤ＝１００ｍｍの炭化珪素基板が得られる。またこの割合が５００以下であることによって、炭化珪素基板８０ａの反りをより抑制することができる。
　なお上記においては隙間ＶＤ（図３）が残存する場合について説明したが、図７に示すように、接合部ＢＤａによって隙間ＶＤ（図３）がすべて埋められてもよい。このためには、図６に示す工程に代わって、図８に示すように、流動体部ＰＲａが隙間ＶＤをすべて埋めるように注入されればよい。
　（実施の形態２）
　図９を参照して、本実施の形態の炭化珪素基板８０ｂは、接合部ＢＤａ（図３）の代わりに接合部ＢＤｂを有する。接合部ＢＤｂは、微細粒部ＦＧおよび粗粒部ＧＲを有する。粗粒部ＧＲは、１μｍを超える粒径を有する。より具体的には、粗粒部ＧＲは、最大長さが１μｍ超の粒子からなる。上記粒径は、たとえば数μｍ程度である。
　好ましくは粗粒部ＧＲは炭化珪素からなる。ただし粗粒部ＧＲの材料は炭化珪素に限定されず、半導体装置の製造において炭化珪素基板が置かれる最高温度、すなわち通常１６００℃程度で、安定的に固体である材料であれば用いることができる。言い換えれば、粗粒部ＧＲは、融点１６００℃以上の材料から作られていればよい。たとえば、窒化ホウ素（ＢＮ）、窒化シリコン（ＳｉＮ）、炭化タングステン（ＷＣ）、炭化タンタル（ＴａＣ）、または高融点金属を用いることができる。
　接合部ＢＤｂのうち、微細粒部ＦＧは、２体積％以上を占め、好ましくは３０体積％以上を占めている。たとえば、接合部ＢＤｂは、５０体積％の微細粒部ＦＧと５０体積％の粗粒部ＧＲとからなる。
　図１０を参照して、炭化珪素基板８０ｂの製造においては、実施の形態１の流動体部ＰＲａ（図６）の代わりに流動体部ＰＲｂが形成される。流動体部ＰＲｂは液体部ＬＱおよび粗粒部ＧＲを有する。流動体部ＰＲｂは、液体部ＬＱに対応する液体中に、粗粒部ＧＲに対応する粗粒が分散された（混ぜられた）流動体を用いることによって形成することができる。この流動体部ＰＲｂに対して実施の形態１と同様の熱処理が行われることで、炭化珪素基板８０ｂが得られる。
　なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
　本実施の形態によれば、流動体部ＰＲｂ（図１０）は熱処理においてほとんど体積変化を生じない粗粒部ＧＲを含む。これにより熱処理時の流動体部ＰＲｂから接合部ＢＤｂへの変化における体積減少を抑制することができる。これにより、隙間ＶＤを閉塞するのに十分な接合部ＢＤｂをより確実に形成することができる。
　なお上記においては隙間ＶＤ（図９）が残存する場合について説明したが、図１１に示すように、接合部ＢＤｂによって隙間ＶＤがすべて埋められてもよい。このためには、図１０に示す工程に代わって、図１２に示すように、流動体部ＰＲｂが隙間ＶＤをすべて埋めるように注入されればよい。
　次に接合部ＢＤｂ（図１１）の微細構造について、より詳しく説明する。図１３に示すように、厚さ方向に平行な接合部ＢＤｂの断面視において、１μｍ以下の最大長さＬＦを有する部分（主に微細粒部ＦＧに対応する部分）によって占められる領域の面積の、接合部ＢＤｂの断面視の全面積に対する割合が２％以上である。なお図１３においては、断面視において１μｍ超の最大長さＬＧを有する部分が粗粒部ＧＲによって構成されている。粗粒部ＧＲが実施の形態１のように設けられない場合、断面視において１μｍ超の最大長さＬＧを有する部分が観察されなくてもよい。好ましくは、接合部ＢＤｂの任意の断面視において、１μｍ以下の最大長さＬＦを有する部分によって占められる領域の面積の、接合部ＢＤｂの断面視の全面積に対する割合が２％以上である。
　これに対して比較例の接合部ＢＤｚ（図１４）は、単結晶板１１および１２の間における昇華再結晶法によって形成されており、断面視において、１μｍ超（典型的には１０μｍ超）の最大長さＬＺを有する巨大粒部ＧＺに実質的に占められている。最大長さＬＺは、厚さ方向（図中、縦方向）におおよそ沿っている。巨大粒部ＧＺは典型的には最小長さにおいても１０μｍ超の長さを有する。このように接合部ＢＤｚの粒径が大きいので、接合部ＢＤｚ中の粒界は少なく、このため、粒界による応力緩和の作用が十分には得られない。
　（実施の形態３）
　本実施の形態においては、実施の形態１で用いられる複合基板８０Ｐ（図４、図５）の製造方法について、特に支持部３０が炭化珪素からなる場合について詳しく説明する。なお以下において説明を簡略化するために単結晶板１１～１９（図４、図５）のうち単結晶板１１および１２に関してのみ言及する場合があるが、単結晶板１３～１９も単結晶板１１および１２と同様に扱われる。
　図１５を参照して、単結晶構造を有する単結晶板１１および１２が準備される。この工程は、たとえば、六方晶系における（０００１）面で成長した炭化珪素インゴットをスライスすることによって行われる。好ましくは、裏面Ｂ１およびＢ２のラフネスがＲａとして１００μｍ以下である。また単結晶板１１および１２の各々の表面の結晶面は、好ましくは、{０００１}面または{０３－３８}面とされ、より好ましくは（０００－１）面または（０３－３－８）面とされる。
　次に処理室内において加熱体８１上に、裏面Ｂ１およびＢ２の各々が一の方向（図１５における上方向）に露出するように単結晶板１１および１２が配置される。すなわち単結晶板１１および１２が、平面視において並ぶように配置される。
　好ましくは、上記の配置は、裏面Ｂ１およびＢ２の各々が同一平面上に位置するか、または表面Ｆ１およびＦ２の各々が同一平面上に位置するように行なわれる。
　次に裏面Ｂ１およびＢ２を互いにつなぐ支持部３０（図５）が、以下のように形成される。
　まず一の方向（図１５における上方向）に露出する裏面Ｂ１およびＢ２の各々と、裏面Ｂ１およびＢ２に対して一の方向（図１５における上方向）に配置された固体原料２０の表面ＳＳとが、間隔Ｄ１を空けて対向させられる。好ましくは、間隔Ｄ１の平均値は１μｍ以上１ｃｍ以下とされる。
　固体原料２０は炭化珪素からなり、好ましくは一塊の炭化珪素の固形物であり、具体的には、たとえばＳｉＣウエハである。固体原料２０のＳｉＣの結晶構造は特に限定されない。また好ましくは、固体原料２０の表面ＳＳのラフネスはＲａとして１ｍｍ以下である。
　なお間隔Ｄ１（図１５）をより確実に設けるために、間隔Ｄ１に対応する高さを有するスペーサ８３（図１８）が用いられてもよい。この方法は、間隔Ｄ１の平均値が１００μｍ程度以上の場合に特に有効である。
　次に加熱体８１によって単結晶板１１および１２が所定の基板温度まで加熱される。また加熱体８２によって固体原料２０が所定の原料温度まで加熱される。固体原料２０が原料温度まで加熱されることによって、固体原料の表面ＳＳにおいてＳｉＣが昇華することで、昇華物、すなわち気体が発生する。この気体は、一の方向（図１５における上方向）から、裏面Ｂ１およびＢ２の各々の上に供給される。
　好ましくは基板温度は原料温度よりも低くされ、より好ましくは両温度の差は１℃以上１００℃以下とされる。また好ましくは、基板温度は１８００℃以上２５００℃以下である。
　図１６を参照して、上記のように供給された気体は、裏面Ｂ１およびＢ２の各々の上で、固化させられることで再結晶化される。これにより裏面Ｂ１およびＢ２を互いにつなぐ支持部３０ｐが形成される。また固体原料２０（図１５）は、消耗して小さくなることで固体原料２０ｐになる。
　主に図１７を参照して、さらに昇華が進むことで、固体原料２０ｐ（図１６）が消失する。これにより裏面Ｂ１およびＢ２を互いにつなぐ、支持部３０が形成される。
　好ましくは、支持部３０が形成される際、処理室内の雰囲気は不活性ガスとされる。不活性ガスとしては、たとえば、Ｈｅ、Ａｒなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。この混合ガスが用いられる場合、窒素ガスの割合は、たとえば６０％である。また処理室内の圧力は、好ましくは５０ｋＰａ以下とされ、より好ましくは１０ｋＰａ以下とされる。
　また好ましくは、支持部３０は単結晶構造を有する。より好ましくは、裏面Ｂ１の結晶面に対して裏面Ｂ１上の支持部３０の結晶面の傾きは１０°以内であり、また裏面Ｂ２の結晶面に対して裏面Ｂ２上の支持部３０の結晶面の傾きは１０°以内である。これらの角度関係は、裏面Ｂ１およびＢ２の各々に対して支持部３０がエピタキシャル成長することによって容易に実現される。
　なお単結晶板１１、１２の結晶構造は六方晶系であることが好ましく、４Ｈ－ＳｉＣまたは６Ｈ－ＳｉＣであることがより好ましい。また、単結晶板１１、１２と支持部３０とは、同一の結晶構造を有するＳｉＣ単結晶からなっていることが好ましい。
　また好ましくは、単結晶板１１および１２の各々の濃度と、支持部３０の不純物濃度とは互いに異なる。より好ましくは、単結晶板１１および１２の各々の不純物濃度よりも、支持部３０の不純物濃度の方が高い。なお単結晶板１１、１２の不純物濃度は、たとえば５×１０16ｃｍ-3以上５×１０19ｃｍ-3以下である。また支持部３０の不純物濃度は、たとえば５×１０16ｃｍ-3以上５×１０21ｃｍ-3以下である。また上記の不純物としては、たとえば窒素またはリンを用いることができる。
　また好ましくは、単結晶板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつ単結晶板の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。
　より好ましくは、表面Ｆ１のオフ方位と単結晶板１１の＜１－１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と単結晶板１２の＜１－１００＞方向とのなす角は５°以下である。
　さらに好ましくは、単結晶板１１の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ１のオフ角は－３°以上５°以下であり、単結晶板１２の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ２のオフ角は－３°以上５°以下である。
　なお上記において、「＜１－１００＞方向における{０３－３８}面に対する表面Ｆ１のオフ角」とは、＜１－１００＞方向および＜０００１＞方向の張る射影面への表面Ｆ１の法線の正射影と、{０３－３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１－１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また「＜１－１００＞方向における{０３－３８}面に対する表面Ｆ２のオフ角」についても同様である。
　より好ましくは、表面Ｆ１の面方位（ｈｋｌｍ）における指数ｍは負である。表面Ｆ２についても同様である。すなわち表面Ｆ１およびＦ２の各々は、（０００１）面よりも（０００－１）面に近い面である。
　好ましくは、表面Ｆ１のオフ方位と単結晶板１１の＜１１－２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と単結晶板１２の＜１１－２０＞方向とのなす角は５°以下である。
　本実施の形態によれば、裏面Ｂ１およびＢ２の各々の上に形成される支持部３０が単結晶板１１および１２と同様に炭化珪素からなるので、単結晶板１１および１２と支持部３０との間で諸物性が近くなる。よってこの諸物性の相違に起因した、複合基板８０Ｐ（図４、図５）または炭化珪素基板８０ａ（図１、図２）の反りや割れを抑制できる。
　また昇華法を用いることで、支持部３０を高い品質で、かつ高速で形成することができる。また昇華法が特に近接昇華法であることにより、支持部３０をより均一に形成することができる。
　また裏面Ｂ１およびＢ２の各々と固体原料２０の表面との間隔Ｄ１（図１５）の平均値が１ｃｍ以下とされることにより、支持部３０の膜厚分布を小さくすることができる。またこの間隔Ｄ１の平均値が１μｍ以上とされることにより、炭化珪素が昇華する空間を十分に確保することができる。
　また支持部３０を形成する工程において、単結晶板１１および１２の温度は固体原料２０（図１５）の温度よりも低くされる。これにより、昇華されたＳｉＣを単結晶板１１および１２上において効率よく固化させることができる。
　また好ましくは、単結晶板１１および１２を配置する工程は、単結晶板１１および１２の間の最短間隔が１ｍｍ以下となるように行なわれる。これにより支持部３０を、単結晶板１１の裏面Ｂ１と、単結晶板１２の裏面Ｂ２とをより確実につなぐように形成することができる。
　また好ましくは、支持部３０は単結晶構造を有する。これにより、支持部３０の諸物性を、同じく単結晶構造を有する単結晶板１１および１２の各々の諸物性に近づけることができる。
　より好ましくは、裏面Ｂ１の結晶面に対して裏面Ｂ１上の支持部３０の結晶面の傾きは１０°以内である。また裏面Ｂ２の結晶面に対して裏面Ｂ２上の支持部３０の結晶面の傾きは１０°以内である。これにより支持部３０の異方性を、単結晶板１１および１２の各々の異方性に近づけることができる。
　また好ましくは、単結晶板１１および１２の各々の不純物濃度と、支持部３０の不純物濃度とは互いに異なる。これにより不純物濃度の異なる２層構造を有する炭化珪素基板８０ａ（図２）を得ることができる。
　また好ましくは、単結晶板１１および１２の各々の不純物濃度よりも支持部３０の不純物濃度の方が高い。よって単結晶板１１および１２の各々の抵抗率に比して、支持部３０の抵抗率を小さくすることができる。これにより、支持部３０の厚さ方向に電流を流す半導体装置、すなわち縦型の半導体装置の製造に好適な炭化珪素基板８０ａを得ることができる。
　また好ましくは、単結晶板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつ単結晶板１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
　より好ましくは、表面Ｆ１のオフ方位と単結晶板１１の＜１－１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と単結晶板１２の＜１－１００＞方向とのなす角は５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をより高めることができる。
　さらに好ましくは、単結晶板１１の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ１のオフ角は－３°以上５°以下であり、単結晶板１２の＜１－１００＞方向における{０３－３８}面に対する表面Ｆ２のオフ角は－３°以上５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をさらに高めることができる。
　また好ましくは、表面Ｆ１のオフ方位と単結晶板１１の＜１１－２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位と単結晶板１２の＜１１－２０＞方向とのなす角は５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
　なお上記において固体原料２０としてＳｉＣウエハを例示したが、固体原料２０はこれに限定されるものではなく、たとえばＳｉＣ粉体またはＳｉＣ焼結体であってもよい。
　また図１５においては、裏面Ｂ１およびＢ２の各々と、固体原料２０の表面ＳＳとの間は、全体に渡って間隔が空けられている。しかし、裏面Ｂ１およびＢ２と、固体原料２０の表面ＳＳとの間が一部接触しつつ、裏面Ｂ１およびＢ２の各々と固体原料２０の表面ＳＳとの間に間隔が空けられてもよい。この場合に相当する２つの変形例について、以下に説明する。
　図１９を参照して、この例においては、固体原料２０としてのＳｉＣウエハの反りによって、上記間隔が確保される。より具体的には、本例においては、間隔Ｄ２は、局所的にはゼロになるが、平均値としては必ずゼロを超える。また好ましくは、間隔Ｄ１の平均値と同様に、間隔Ｄ２の平均値は１μｍ以上１ｃｍ以下とされる。
　図２０を参照して、この例においては、単結晶板１１～１３の反りによって、上記間隔が確保される。より具体的には、本例においては、間隔Ｄ３は、局所的にはゼロになるが、平均値としては必ずゼロを超える。また好ましくは、間隔Ｄ１の平均値と同様に、間隔Ｄ３の平均値は１μｍ以上１ｃｍ以下とされる。
　なお、図１９および図２０の各々の方法の組み合わせによって、すなわち、固体原料２０としてのＳｉＣウエハの反りと、単結晶板１１～１３の反りとの両方によって、上記間隔が確保されてもよい。
　上述した、図１９および図２０の各々の方法、または両方法の組み合わせによる方法は、上記間隔の平均値が１００μｍ以下の場合に特に有効である。
　（実施の形態４）
　図２１を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double　Implanted　Metal　Oxide　Semiconductor　Field　Effect　Transistor)であって、炭化珪素基板８０ａ、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。
　炭化珪素基板８０ａは、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、支持部３０および単結晶板１１を有する。ドレイン電極１１２は、単結晶板１１との間に支持部３０を挟むように、支持部３０上に設けられている。バッファ層１２１は、支持部３０との間に単結晶板１１を挟むように、単結晶板１１上に設けられている。
　バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
　耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化ケイ素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
　この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
　酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
　次に半導体装置１００の製造方法について説明する。なお図２３～図２６においては単結晶板１１～１９（図１）のうち単結晶板１１の近傍における工程のみを示すが、単結晶板１２～単結晶板１９の各々の近傍においても、同様の工程が行なわれる。
　まず基板準備工程（ステップＳ１１０：図２２）にて、炭化珪素基板８０ａ（図１および図２）が準備される。炭化珪素基板８０ａの導電型はｎ型とされる。
　図２３を参照して、エピタキシャル層形成工程（ステップＳ１２０：図２２）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。
　まず炭化珪素基板８０ａの表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型の炭化ケイ素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
　次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型の炭化ケイ素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
　図２４を参照して、注入工程（ステップＳ１３０：図２２）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
　まず導電型がｐ型の不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
　このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
　図２５を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図２２）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
　その後、窒素アニール工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
　なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
　図２６を参照して、電極形成工程（ステップＳ１６０：図２２）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
　まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
　なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
　再び図２１を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、炭化珪素基板８０ａの裏面上にドレイン電極１１２が形成される。以上により、半導体装置１００が得られる。
　なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
　また半導体装置１００を作製するための炭化珪素基板は、実施の形態１の炭化珪素基板８０ａに限定されるものではなく、たとえば、実施の形態２または３の炭化珪素基板、または各実施の形態の変形例の炭化珪素基板であってもよい。
　また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の炭化珪素基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ－ＪＦＥＴ(Reduced　Surface　Field-Junction　Field　Effect　Transistor)またはショットキーダイオードが製造されてもよい。
　今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　１０　単結晶板群、１０ａ　被支持部、１１　単結晶板(第１の単結晶板）、１２　単結晶板（第２の単結晶板）、１３～１９　単結晶板、２０，２０ｐ　固体原料、３０，３０ｐ　支持部、８０ａ，８０ｂ　炭化珪素基板、８０Ｐ　複合基板、１００　半導体装置、ＢＤａ，ＢＤｂ　接合部、ＦＧ　微細粒部、ＧＰ，ＶＤ　隙間、ＧＲ　粗粒部、ＬＱ　液体部、ＰＲａ，ＰＲｂ　流動体部。

Claims (11)

  1. 　第１の側面（Ｓ１）を有し、炭化珪素からなる第１の単結晶板（１１）と、
    　前記第１の側面と対向する第２の側面（Ｓ２）を有し、炭化珪素からなる第２の単結晶板（１２）と、
    　前記第１および第２の側面の間で前記第１および第２の側面を互いにつなぐ接合部（ＢＤａ、ＢＤｂ）とを備え、
    　前記接合部の少なくとも一部は、炭化珪素から作られた１μｍ以下の最大長さを有する粒子から作られている、炭化珪素基板（８０ａ、８０ｂ）。
  2. 　前記接合部の前記少なくとも一部は、前記接合部のうち３０体積％以上を占める、請求項１に記載の炭化珪素基板。
  3. 　前記接合部は、融点１６００℃以上の材料から作られた１μｍ超の最大長さを有する粒子を含む、請求項１に記載の炭化珪素基板。
  4. 　第１の側面（Ｓ１）を有し、炭化珪素からなる第１の単結晶板（１１）と、
    　前記第１の側面と対向する第２の側面（Ｓ２）を有し、炭化珪素からなる第２の単結晶板（１２）と、
    　前記第１および第２の側面の間で前記第１および第２の側面を互いにつなぐ接合部（ＢＤａ、ＢＤｂ）とを備え、
    　前記接合部の断面視において、炭化珪素から作られた１μｍ以下の最大長さを有する粒子によって占められる領域の面積の、前記接合部の断面視の全面積に対する割合が２％以上である、炭化珪素基板（８０ａ、８０ｂ）。
  5. 　前記接合部は断面視において、炭化珪素から作られた１μｍ超の最大長さを有する粒子を含む、請求項４に記載の炭化珪素基板（８０ｂ）。
  6. 　前記第１および第２の単結晶板の各々を支持する支持部（３０）をさらに備える、請求項１～５のいずれか１項に記載の炭化珪素基板。
  7. 　前記支持部は炭化珪素から作られている、請求項６に記載の炭化珪素基板。
  8. 　第１の裏面（Ｂ１）と第１の側面（Ｓ１）とを有する第１の単結晶板（１１）と、第２の裏面（Ｂ２）と第２の側面（Ｓ２）とを有する第２の単結晶板（１２）と、第１および第２の裏面の各々に接合された支持部（３０）とを含む複合基板（８０Ｐ）を準備する工程を備え、
    　前記第１および第２の側面が互いに対向することによって、前記第１および第２の側面の間に、開口（ＣＲ）を有する隙間（ＧＰ）が形成されており、さらに
    　前記隙間の前記開口から、ポリカルボシランおよびその誘導体の少なくともいずれかを含有する流動体を注入することによって、前記第１および第２の側面の間をつなぐ流動体部（ＰＲａ、ＰＲｂ）を形成する工程と、
    　前記流動体部を熱処理によって固化することで、前記隙間の少なくとも一部を埋める接合部（ＢＤａ、ＢＤｂ）を形成する工程とを備える、炭化珪素基板（８０ａ、８０ｂ）の製造方法。
  9. 　前記接合部を形成する工程において、前記熱処理は８００℃以上２０００℃以下の温度で行われる、請求項８に記載の炭化珪素基板の製造方法。
  10. 　前記流動体部を形成する工程は、前記流動体に、融点１６００℃以上の材料から作られた１μｍ超の最大長さを有する粒子を混ぜる工程を含む、請求項８または９に記載の炭化珪素基板（８０ｂ）の製造方法。
  11. 　前記支持部は炭化珪素から作られている、請求項８～１０のいずれか１項に記載の炭化珪素基板の製造方法。
PCT/JP2012/063477 2011-06-16 2012-05-25 炭化珪素基板およびその製造方法 WO2012172955A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-134050 2011-06-16
JP2011134050 2011-06-16
JP2011-208675 2011-09-26
JP2011208675A JP2013018693A (ja) 2011-06-16 2011-09-26 炭化珪素基板およびその製造方法

Publications (1)

Publication Number Publication Date
WO2012172955A1 true WO2012172955A1 (ja) 2012-12-20

Family

ID=47352978

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/063477 WO2012172955A1 (ja) 2011-06-16 2012-05-25 炭化珪素基板およびその製造方法

Country Status (3)

Country Link
US (1) US20120319125A1 (ja)
JP (1) JP2013018693A (ja)
WO (1) WO2012172955A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016162918A (ja) * 2015-03-03 2016-09-05 トヨタ自動車株式会社 半導体装置の製造方法
CN115894070B (zh) * 2022-12-15 2023-11-10 湖南工业大学 一种多孔碳化硅陶瓷的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000034200A (ja) * 1998-07-17 2000-02-02 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶の製造方法
JP2000044398A (ja) * 1998-05-29 2000-02-15 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶の製造方法及びそれによって得られた炭化珪素単結晶
WO2010131569A1 (ja) * 2009-05-11 2010-11-18 住友電気工業株式会社 半導体基板の製造方法
WO2011052321A1 (ja) * 2009-10-30 2011-05-05 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板
WO2011052320A1 (ja) * 2009-10-30 2011-05-05 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000044398A (ja) * 1998-05-29 2000-02-15 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶の製造方法及びそれによって得られた炭化珪素単結晶
JP2000034200A (ja) * 1998-07-17 2000-02-02 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶の製造方法
WO2010131569A1 (ja) * 2009-05-11 2010-11-18 住友電気工業株式会社 半導体基板の製造方法
WO2011052321A1 (ja) * 2009-10-30 2011-05-05 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板
WO2011052320A1 (ja) * 2009-10-30 2011-05-05 住友電気工業株式会社 炭化珪素基板の製造方法および炭化珪素基板

Also Published As

Publication number Publication date
JP2013018693A (ja) 2013-01-31
US20120319125A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
JP5477380B2 (ja) 半導体基板の製造方法
WO2011161976A1 (ja) 炭化珪素基板の製造方法および製造装置
WO2013054580A1 (ja) 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
WO2011058830A9 (ja) 半導体基板の製造方法
WO2012053254A1 (ja) 炭化珪素基板を有する複合基板の製造方法
WO2012172955A1 (ja) 炭化珪素基板およびその製造方法
WO2012132594A1 (ja) 炭化珪素基板
WO2011058831A1 (ja) 半導体基板の製造方法
WO2011058829A9 (ja) 半導体基板の製造方法
JP2011071196A (ja) 半導体基板の製造方法
JP2011233638A (ja) 炭化珪素基板およびその製造方法
JP2011086691A (ja) 半導体基板の製造方法
JP2011068504A (ja) 半導体基板の製造方法
WO2012053252A1 (ja) 炭化珪素基板を有する複合基板
JP2011088809A (ja) 半導体基板の製造方法
JP2011071197A (ja) 半導体基板の製造方法
JP2011108727A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12799731

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12799731

Country of ref document: EP

Kind code of ref document: A1