WO2012168970A1 - 電子放出素子およびこれを備えた撮像装置 - Google Patents

電子放出素子およびこれを備えた撮像装置 Download PDF

Info

Publication number
WO2012168970A1
WO2012168970A1 PCT/JP2011/003223 JP2011003223W WO2012168970A1 WO 2012168970 A1 WO2012168970 A1 WO 2012168970A1 JP 2011003223 W JP2011003223 W JP 2011003223W WO 2012168970 A1 WO2012168970 A1 WO 2012168970A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode layer
electron
emission
recess
Prior art date
Application number
PCT/JP2011/003223
Other languages
English (en)
French (fr)
Inventor
吉成　正樹
Original Assignee
パイオニア株式会社
パイオニア・マイクロ・テクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パイオニア株式会社, パイオニア・マイクロ・テクノロジー株式会社 filed Critical パイオニア株式会社
Priority to PCT/JP2011/003223 priority Critical patent/WO2012168970A1/ja
Publication of WO2012168970A1 publication Critical patent/WO2012168970A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/04—Cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/26—Image pick-up tubes having an input of visible light and electric output

Definitions

  • the present invention relates to an electron-emitting device having a focusing electrode that focuses electrons emitted from a surface emitting portion, and an imaging apparatus including the electron-emitting device.
  • an electron emission layer (first substrate) on which an electron emission portion for emitting electrons is formed, a gate electrode layer formed on the electron emission layer via the first insulator layer, and a second insulator layer A focusing electrode layer for focusing the emitted electrons formed on the gate electrode layer via the surface, and a surface emission through the focusing electrode layer, the second insulator layer, the gate electrode layer and the first insulator layer
  • An electron-emitting device including an emission recess (opening) that opens in a concave shape on the surface of the part is known (see Patent Document 1).
  • the voltage (Vf) applied to the focusing electrode layer, the thickness (t) of the second insulating layer, and the width (Wh) of the emission recess (opening of the focusing electrode layer) are as follows:
  • the occurrence of secondary light emission is suppressed.
  • the size of the emitted beam diameter is directly related to the resolution (image quality).
  • image quality In order to increase the resolution of the imaging apparatus (improve image quality), it is necessary to reduce the beam diameter of the emitted electron beam while ensuring the emission current necessary to function as the imaging apparatus.
  • the width (Wh) of the emission recess is expanded without limitation due to an increase in the applied voltage (Vf) to the focusing electrode layer.
  • Vf applied voltage
  • the present invention provides an electron-emitting device capable of narrowing the beam diameter of an electron beam to a size that can ensure an emission current of a certain level or more, and an imaging apparatus including the electron-emitting device. Is an issue.
  • An electron-emitting device includes an electron-emitting layer that emits electrons from a surface-emitting portion, a gate electrode layer formed on the surface of the electron-emitting layer via a first insulator layer, and a second insulator layer.
  • the layer end of the focusing electrode layer extends from the center of the surface emission part so as to contact the layer end of the gate electrode layer and the surface
  • the angle formed by the perpendicular extending from the center of the emitting part is ⁇ , the angle is ⁇ ⁇ 10 ° with respect to the perpendicular.
  • the angle ⁇ is preferably 34.3 ° or more and 53.8 ° or less.
  • the width of the emission recess (the layer end of the focusing electrode layer) is constant with a virtual line (straight line) extending from the center of the surface emission part and the layer end of the gate electrode layer as the center. It is defined within the range of inclination (angle).
  • the layer edge of the focusing electrode layer is positioned within this specified range, so that the electrons are appropriately The beam diameter of the beam can be reduced (focused).
  • the applicant of the present application sets the angle ⁇ formed by the imaginary line extending from the center of the surface emitting portion and the perpendicular to 34.3 ° or more and 53.8 ° or less, while ensuring an emission current of a certain level or more, It has been confirmed that the diameter can be reduced.
  • a high-resolution (high image quality) imaging device or the like can be configured.
  • the electron-emitting device includes an electron-emitting layer that emits electrons from the surface-emitting portion, a gate electrode layer formed on the surface of the electron-emitting layer via the first insulator layer, and a second insulator.
  • a focusing electrode layer that focuses the emitted electrons formed on the surface of the gate electrode layer through the layer, and the focusing electrode layer, the second insulator layer, the gate electrode layer, and the first insulator layer,
  • An emission recess that opens in a concave shape on the surface of the surface emission portion, and in the emission recess, the layer end of the focusing electrode layer extends from the end of the surface emission portion so as to be in contact with the layer end of the opposing gate electrode layer
  • the angle formed between the imaginary line and the perpendicular extending from the end of the surface emitting portion is ⁇ , it is located within an angle range of ⁇ ⁇ 10 ° with respect to the perpendicular.
  • the angle ⁇ is preferably 53.8 ° or more and 69.9 ° or less.
  • the width of the emission recess (layer end of the focusing electrode layer) is centered on an imaginary line (straight line) extending from the end of the surface emission portion and the opposite layer end of the gate electrode layer. It is defined within a certain inclination (angle).
  • the layer end of the focusing electrode layer is positioned within this defined range.
  • the beam diameter can be appropriately reduced (focused).
  • the applicant of the present application sets the angle ⁇ formed by the imaginary line extending from the end of the surface emitting portion and the perpendicular to 53.8 ° or more and 69.9 ° or less, while ensuring an emission current of a certain level or more, It has been confirmed that the diameter of the electron beam can be reduced.
  • the emission recess is etched so that the upper emission recess formed by etching the focusing electrode layer and the second insulator layer, and the gate electrode layer and the first insulator layer are coaxial with the upper emission recess and have a small diameter. And a lower discharge recess formed as described above.
  • the emission recess is divided into the upper emission recess and the lower emission recess, so that the layer end position of the focusing electrode layer and the layer end position of the gate electrode layer can be set individually. Can do. Thereby, a virtual line having a desired angle ⁇ can be set, and an electron-emitting device that emits an electron beam having a desired beam diameter can be configured.
  • An imaging device includes an electron-emitting device having any of the above-described electron-emitting devices and a cathode electrode, and facing the electron-emitting substrate with a vacuum space, and includes a photoelectric conversion layer and an anode electrode. And a light receiving substrate portion.
  • FIG. 6 is a side cross-sectional view schematically showing an electron-emitting device according to a modification example of the first embodiment.
  • (a) is a graph showing the relationship between the beam diameter of the electron beam, the emission current, and the opening radius of the upper emission recess, and (b) It is the table
  • (a) is a graph showing the relationship between the beam diameter of the electron beam, the emission current, and the opening radius of the upper emission recess, and (b) shows these values. It is a table. It is a sectional side view showing typically the electron-emitting device concerning the modification of a 2nd embodiment.
  • (a) is a graph showing the relationship between the beam diameter of the electron beam, the emission current, and the opening radius of the upper emission recess, and (b) It is the table
  • This imaging apparatus is configured such that a photoelectric conversion film is opposed to an element array in which a plurality of electron-emitting elements are arranged in a matrix with a vacuum space.
  • FIG. 1 is a side sectional view schematically showing the configuration of the imaging apparatus 100.
  • FIG. 2 is a perspective view schematically showing the configuration of the electron emission substrate portion 110.
  • the imaging apparatus 100 includes an electron emission substrate unit 110 in which a plurality of electron-emitting devices 1 are formed, and a light receiving substrate unit 120 that is opposed to the electron emission substrate unit 110 in a vacuum space and serves as a target for emitted electrons. And a mesh electrode 130 that is disposed between the electron emission substrate 110 and the light receiving substrate 120 and controls the trajectory of the emitted electrons.
  • the electron emission substrate section 110 includes a silicon substrate 111, a drive circuit layer 112 formed on the silicon substrate 111, and an image sensor array 113 formed on the drive circuit layer 112.
  • an active matrix drive circuit 114 (switch circuit) for driving a plurality of emission element arrays 117 (electron emission elements 1) is formed on the silicon substrate 111.
  • a horizontal scanning circuit 115 and a vertical scanning circuit 116 for controlling the active matrix driving circuit 114 are disposed on the periphery of the silicon substrate 111 (see FIG. 2).
  • the imaging element array 113 is configured by a plurality of emission element arrays 117 functioning as one pixel arranged in a matrix.
  • the emitting element array 117 includes a plurality of electron emitting elements 1 that emit electrons (emit an electron beam) arranged in a matrix.
  • a clock signal, a synchronization signal, and the like are input to the plurality of emitting element arrays 117 (imaging element array 113) from the horizontal scanning circuit 115 and the vertical scanning circuit 116 via the active matrix driving circuit 114. Thereby, an electron beam is sequentially emitted from the emitting element array 117 (dot sequential driving (scanning)).
  • the plurality of electron-emitting devices 1 of the emitting device array 117 constituting one pixel are integrally driven by an active matrix driving circuit 114 or the like.
  • the light receiving substrate portion 120 includes a transparent glass substrate 121, an anode electrode layer 122 (transparent electrode) laminated on the back surface of the glass substrate 121, and a photoelectric conversion layer 123 laminated on the back surface of the anode electrode layer 122. is doing.
  • the light receiving substrate 120 includes a circuit for supplying signals and voltages necessary for driving, a circuit for outputting the detected video signal, and the like.
  • the light incident from the surface of the glass substrate 121 generates electron / hole pairs corresponding to the light amount in the photoelectric conversion layer 123.
  • the generated holes are accelerated by the voltage applied to the anode electrode layer 122 and continuously collide with atoms constituting the photoelectric conversion layer 123 to generate new electron / hole pairs (avalanche multiplication). ).
  • the avalanche-multiplied holes are accumulated near the back surface of the photoelectric conversion layer 123 to form a hole pattern corresponding to the incident light image.
  • the mesh electrode 130 controls the trajectory of electrons emitted from the electron emission substrate unit 110 (imaging device array 113) and absorbs surplus electrons between the electron emission substrate unit 110 and the light receiving substrate unit 120. It is arranged. A voltage that is significantly higher than the drive voltage of the drive circuit layer 112 of the electron emission substrate 110 is applied to the mesh electrode 130.
  • Electrons emitted from the electron emission substrate portion 110 are drawn out to the photoelectric conversion layer 123 side by the voltage applied to the mesh electrode 130, and also by an electric field formed between the image sensor array 113 and the photoelectric conversion layer 123. And converged on the photoelectric conversion layer 123 (back surface). Then, the emitted electrons are combined with a hole pattern grown near the surface of the photoelectric conversion layer 123.
  • the imaging apparatus 100 obtains a video signal corresponding to an incident light image by detecting, as an output, a current when the electron and hole patterns are combined.
  • the electron-emitting device 1 is a surface-emitting device having a cold cathode type electron source.
  • FIG. 3 is a side sectional view schematically showing the electron-emitting device 1 according to the first embodiment.
  • the electron-emitting device 1 includes a cathode electrode layer 2, an electron-emitting layer 3 stacked on the cathode electrode layer 2 and made of amorphous silicon (a-Si), and an electron-emitting layer 3 And a plurality of electrode layers and an electrode layer portion 4 on which an insulator layer is formed.
  • a-Si amorphous silicon
  • the electrode layer portion 4 is formed on the first insulator layer 5 formed on the electron emission layer 3, the gate electrode layer 6 formed on the first insulator layer 5, and on the gate electrode layer 6. And the focusing electrode layer 8 formed on the second insulator layer 7.
  • the electrode layer portion 4 is formed with a concave electron emission concave portion 10 penetrating each layer and exposing the electron emission layer 3 at the bottom.
  • the exposed portion of the electron emission layer 3 serves as a surface emission portion 9 (emission site) serving as an electron emission source.
  • a carbon layer 11 is formed on the inner peripheral surface of the electron emission recess 10.
  • the second insulator layer 7 has an upper insulator layer 7a formed on the focusing electrode layer 8 side and a lower insulator layer 7b formed on the gate electrode layer 6 side.
  • the layer ends of the lower insulator layer 7b are set back from the layer ends of the focusing electrode layer 8 and the upper insulator layer 7a.
  • an eaves portion 12 is formed between the gate electrode layer 6 and the upper insulator layer 7a.
  • the second insulator layer 7 may be formed by stacking two or more layers (upper insulator layer 7a and lower insulator layer 7b), or may be formed by one layer without being divided.
  • the electron emission recess 10 includes an upper emission recess 10 a surrounded by layer ends of the focusing electrode layer 8 and the second insulator layer 7, and a lower emission surrounded by layer ends of the gate electrode layer 6 and the first insulator layer 5. And a recess 10b.
  • the upper discharge concave portion 10a and the lower discharge concave portion 10b are formed in a circular shape when viewed from the plane.
  • the lower discharge recess 10b is formed coaxially with the upper discharge recess 10a and has a diameter smaller than the opening size of the upper discharge recess 10a.
  • the upper emission recess 10a is formed such that the layer ends of the focusing electrode layer 8 and the second insulator layer 7 recede from the layer ends of the gate electrode layer 6 and the first insulator layer 5, and the electron emission recess 10a. 10, the upper part is formed so as to expand with respect to the lower part as a whole.
  • the opening diameter (width) of the upper emission recess 10a is set within a range in which an electron beam having a beam diameter capable of obtaining a desired emission current can be irradiated.
  • the carbon layer 11 is formed on the inner peripheral surface of the electron emission recess 10 excluding the lower portion of the eaves portion 12 (the layer end of the lower insulator layer 7b). That is, the carbon layer 11 is interrupted between the upper discharge recess 10a and the lower discharge recess 10b. For this reason, the focusing electrode layer 8 and the gate electrode layer 6 do not conduct through the carbon layer 11. As a result, a voltage having a lower potential than the voltage applied to the gate electrode layer 6 can be applied to the focusing electrode layer 8. In order to suppress unwanted leakage current and heat generation by the carbon layer 11, it is preferable that the carbon layer 11 is not formed on the surface emitting portion 9.
  • the potential difference between the gate electrode layer 6 (carbon layer 11) and the focusing electrode layer 8 is preferably 0 to 13V. In this way, the voltage is applied so that the focusing electrode layer 8 has a sufficiently lower potential than the gate electrode layer 6, and the applied voltage to the electron-emitting device 1 can be suppressed as a whole.
  • the carbon layer 11 formed on the inner peripheral surface of the lower emission recess 10b electrically connects the gate electrode layer 6 and the surface emission part 9 to excite the emission of electrons.
  • the carbon layer 11 enhances the electron emission performance of the surface emission part 9 by cooperation with the electron emission layer 3 made of amorphous silicon.
  • the first insulator layer 5 is made of tetraethoxysilane (PTEOS) formed by plasma CVD and has a thickness of 350 nm.
  • the first insulator layer 5 is formed sufficiently thicker than the second insulator layer 7 in order to sufficiently insulate between the gate electrode layer 6 and the electron emission layer 3. Further, at the time of electron emission, it is considered that the surface emitting portion 9 is heated and oxidized by the generated strong electric field, but the first insulator layer 5 made of oxide PTEOS is made of amorphous silicon. The surface emission part 9 is oxidized and the electron emission performance of the surface emission part 9 is improved.
  • the upper insulator layer 7a of the second insulator layer 7 is made of PTEOS and has a thickness of 50 nm.
  • the lower insulator layer 7b is made of silicon nitride (PSIN) formed by a plasma CVD method, and is formed to a film thickness of 100 nm. That is, the thickness of the second insulator layer 7 that insulates between the gate electrode layer 6 and the focusing electrode layer 8 is 150 nm.
  • the film thicknesses of the first insulator layer 5 and the second insulator layer 7 are not limited to the present embodiment, and can be formed within a range of 50 to 1000 nm.
  • the gate electrode layer 6 is made of tungsten (W) and has a thickness of 50 nm.
  • the focusing electrode layer 8 is made of tungsten and has a thickness of 50 nm.
  • the film thicknesses of the gate electrode layer 6 and the focusing electrode layer 8 are not limited to the present embodiment, and can be formed within a range of 10 to 200 nm.
  • the gate electrode layer 6 and the focusing electrode layer 8 may use Si, Al, Ti, TiN, Cu, Ag, Cr, CrSiN, Au, Pt, C, or the like.
  • the eaves portion 12 is formed by performing isotropic etching using a CDE (Chemical-Dry-Etching) method on the inner peripheral surface of the upper discharge recess 10a and preferentially etching the lower insulator layer 7b.
  • CDE Chemical-Dry-Etching
  • the etching rate of each layer constituting the upper emission recess 10a in the CDE method is approximately 40 nm / min for tungsten constituting the focusing electrode layer 8, approximately 11 nm / min for PTEOS constituting the upper insulator layer 7a, and lower insulator.
  • the PSIN constituting the layer 7b is approximately 85 nm / min. That is, the lower insulator layer 7b that forms the eaves portion 12 is formed of a material that is most easily etched.
  • the carbon layer 11 is made of carbon (C) and is formed to a thickness of 10 nm by a sputtering method or the like. Note that the carbon layer 11 is not formed on the eaves portion 12 because the focusing electrode layer 8 and the like function as a mask during film formation.
  • FIG. 4 shows a manufacturing process of the upper discharge recess 10a.
  • FIG. 5 shows a manufacturing process of the lower discharge recess 10b.
  • a photoresist layer 20 is applied on the focusing electrode layer 8 formed on the top by a spin coating method. Thereafter, through the exposure / development process, the photoresist layer 20 is removed at the position where the electron emission recess 10 is formed, with the same size as the opening size of the upper emission recess 10a (see FIG. 4B). In an actual process, a plurality of portions from which the photoresist layer 20 has been removed are formed in a matrix to form an array of electron-emitting devices 1.
  • etching by the CDE method isotropic etching
  • the layer made of a material having a high etching rate in the CDE method of each layer is preferentially etched, and irregularities are formed on the inner peripheral surface of the upper discharge recess 10a.
  • the layer end of the lower insulator layer 7b recedes from the layer end of the focusing electrode layer 8 and the upper insulator layer 7a.
  • a space is formed between the gate electrode layer 6 and the upper insulator layer 7 a by the lower insulator layer 7 b which is the most receded among the three layers, and becomes an eaves portion 12.
  • a photoresist layer 30 is applied on the surface of the focusing electrode layer 8 and the exposed gate electrode layer 6 by spin coating. Thereafter, in order to form the lower discharge recess 10b, the photoresist layer 30 is removed through an exposure / development process and having the same dimensions as the opening size of the lower discharge recess 10b. At this time, the portion where the photoresist layer 30 is removed is formed so as to be coaxial with the upper discharge recess 10a and to have a diameter smaller than the opening size of the upper discharge recess 10a (see FIG. 5E).
  • the gate electrode layer 6 and the first insulator layer 5 are etched by the RIE method along the portion where the photoresist layer 30 is removed (anisotropic etching). As a result, the gate electrode layer 6 and the first insulator layer 5 are removed on the electron emission layer 3 to form the lower emission recess 10b.
  • the electron emission layer 3 (surface emission part 9) is exposed at the bottom of the lower emission recess 10b (see FIG. 5F).
  • the photoresist layer 30 is removed (see FIG. 5G).
  • the carbon layer 11 is formed by sputtering or the like over the surface of the focusing electrode layer 8 and the inner peripheral surface of the electron emission recess 10 (see FIG. 5 (h)). Through the above steps, the electron-emitting device 1 is manufactured. Note that the carbon layer 11 is not formed in the lower portion of the eaves portion 12.
  • the opening diameter of the upper emission recess 10a that is, the layer end position of the focusing electrode layer 8 in the upper emission recess 10a (electron emission recess 10) will be described.
  • electrons electron beams
  • the opening radius of the lower discharge recess 10b is assumed to be 280 nm, and as described above, the height of the lower discharge recess 10b is 410 nm.
  • a virtual tangent line (virtual line L) extending from the center of the surface emitting portion 9 so as to contact the layer end of the gate electrode layer 6 is set.
  • the virtual line L is in contact with the carbon layer 11 on the gate electrode layer 6.
  • An angle ⁇ formed by the imaginary line L and a perpendicular extending upward from the center of the surface emitting portion 9 is approximately 34.3 °.
  • the layer end position of the focusing electrode layer 8 is defined within a range of a predetermined angle with respect to the vertical line with the virtual line L as the center. That is, the layer end of the focusing electrode layer 8 is arranged in an annular plane S defined by rotating the virtual line L within a range of a certain angle in a direction with respect to the normal with the base end of the virtual line L as the rotation center. The position is set.
  • the beam diameter of the electron beam emitted from the electron-emitting device 1 directly affects the level of resolution. That is, the resolution of the imaging device 100 is improved by reducing the beam diameter.
  • the resolution characteristic there is an amplitude modulation degree.
  • the amplitude modulation degree is a value obtained by dividing the difference between the output signals of white and black when a pattern composed of black and white vertical stripes is projected onto the light receiving substrate 120 by the difference in output when the video frequency is 4 MHz. Defined.
  • FIG. 6 is a graph showing the relationship between the amplitude modulation degree and the beam diameter at a video frequency of 4 MHz. As shown in FIG. 6, the amplitude modulation degree increases as the beam diameter decreases. Therefore, in this embodiment, the angle at which the virtual line L can be rotated is set so that the amplitude modulation degree is 45% or more, that is, the beam diameter of the electron beam is 50 ⁇ m or less.
  • FIG. 7 (a) is a graph showing the relationship between the beam diameter of the electron beam, the emission current, and the opening radius of the upper emission recess 10a
  • FIG. 7 (b) is a table showing these values.
  • the beam diameter of the electron beam is minimized when the opening radius of the upper emission concave portion 10a is 417 ⁇ m.
  • the electron beam beam diameter does not change regardless of whether the opening radius of the upper emission concave portion 10a is larger or smaller than 417 ⁇ m. The beam diameter increases.
  • the emission current (electron current emitted from the surface emitting portion 9) increases as the beam diameter of the electron beam increases. If the beam diameter is reduced too much, an emission current necessary for functioning as the imaging device 100 cannot be obtained. Therefore, in this embodiment, the beam diameter of the electron beam is reduced to 50 ⁇ m or less, and the emission current necessary for the function of the imaging apparatus 100 is set to 0.2 ⁇ A or more.
  • the angle at which the virtual line L can be rotated that is, The layer edge position of the focusing electrode layer 8 is set within an angle range of ⁇ 5.5 ° or more and ⁇ + 9.5 ° or less with respect to the perpendicular (within the hatching range in the graph of FIG. 7A). ).
  • the opening radius of the upper discharge recess 10a in this angular range is approximately 336 to 585 nm.
  • the layer end of the focusing electrode layer 8 in FIG. 3 is set at a position in contact with the virtual line L (opening radius 417 nm), and the imaging device 100 with the highest resolution can be configured at this position.
  • the layer end of the focusing electrode layer 8 may be set at any position within the range of the annular plane S.
  • the angle at which the imaginary line L can be rotated is ⁇ ⁇ 10 ° with respect to the perpendicular (the opening radius of the upper emission recess 10a is 276 to 596 nm (see FIG. 7B)). )) May be set within the angle range.
  • the radius of the upper emission recess 10 a (the layer end of the focusing electrode layer 8) is an imaginary line L (straight line) extending from the center of the surface emission part 9 and the layer end of the gate electrode layer 6. Is defined within a range of a certain inclination (angle).
  • the beam diameter can be appropriately adjusted by positioning the layer end of the focusing electrode layer 8 within the specified range. It can be squeezed (focused). As a result, the beam diameter can be reduced while ensuring an emission current of a certain level or more, so that the high-resolution (high image quality) imaging apparatus 100 can be configured.
  • the beam diameter is set to 50 ⁇ m or less and the emission current is set to 0.2 ⁇ A or more.
  • this set value is an example (reference value), and each value of the beam diameter and the emission current is determined by imaging. You may set arbitrarily in the range which functions as the apparatus 100. FIG.
  • FIG. 8 is a side sectional view schematically showing the electron-emitting device 1 according to a modification of the first embodiment.
  • FIG. 9A is a graph showing the relationship between the beam diameter of the electron beam, the emission current, and the opening radius of the upper emission recess 10a in this modification, and
  • FIG. 9B is a table showing these values. It is. Note that a description similar to that according to the first embodiment is omitted.
  • the opening radius of the lower emission recess 10b is 560 nm (twice that of the first embodiment), and the height of the lower emission recess 10b is 410 nm (first). The same as in the first embodiment).
  • the angle ⁇ formed by the virtual line L and the perpendicular extending from the center of the surface emitting portion 9 is approximately 53.8 °.
  • the phantom line L is rotated so that the beam diameter of the electron beam is 50 ⁇ m or less (amplitude modulation degree 45% or more) and the emission current is 0.2 ⁇ A or more.
  • a possible angle layer edge position of the focusing electrode layer 8
  • the angle is in a range of ⁇ -10.1 ° or more and + 10.6 ° or less with respect to the perpendicular (in the graph of FIG. 9A).
  • the opening radius of the upper discharge recess 10a in this angular range is approximately 583 to 1275 nm.
  • the imaging device 100 with the highest resolution is configured by setting the layer end of the focusing electrode layer 8 in the vicinity of the position in contact with the virtual line L (the opening radius is 800 nm). Can do.
  • the angle at which the imaginary line L can be rotated is set within an angle range of ⁇ ⁇ 10 ° (opening radius 585 to 1240 nm of the upper discharge recess 10a) with respect to the perpendicular. Also good.
  • the electron emission device 1 of the present invention has a layer edge position of the focusing electrode layer 8 and a layer edge of the gate electrode layer 6. The position can be set individually. Thereby, an imaginary line L having a desired angle ⁇ can be set, and the electron-emitting device 1 that emits an electron beam having a desired beam diameter can be configured.
  • FIG. 10 is a side sectional view schematically showing the electron-emitting device 1 according to the second embodiment.
  • FIG. 11A is a graph showing the relationship between the beam diameter of the electron beam, the emission current, and the opening radius of the upper emission recess 10a in the second embodiment, and FIG. 11B shows these values. It is a table. Note that a description similar to that according to the first embodiment is omitted.
  • the electron-emitting device 1 emits electrons (emits an electron beam) from the end of the surface emitting portion 9, that is, the corner of the lower emitting recess 10b.
  • the imaginary line L is defined by a straight line extending from the end of the surface emitting portion 9 so as to be in contact with the layer end of the opposing gate electrode layer 6 (more precisely, the carbon layer 11 on the gate electrode layer 6).
  • the opening radius of the lower emission recess 10b is 280 nm, and the height of the lower emission recess 10b is 410 nm.
  • the angle ⁇ formed between the virtual line L and the perpendicular extending from the end of the surface emitting portion 9 is approximately 53.8 °.
  • the relationship between the beam diameter and the opening radius of the upper emission recess 10a has the same tendency as when the electron beam is emitted from the center of the surface emission portion 9 (according to the first embodiment). Show. There is also an angle (aperture radius) at which the beam diameter takes a minimum value.
  • the beam diameter of the electron-emitting device 1 without the focusing structure (without the upper emission recess 10a) is 999 nm, whereas the phantom line is within an angle range of ⁇ ⁇ 10 °.
  • the beam diameter can be focused to about 100 ⁇ m.
  • the opening radius of the upper discharge recess 10a in this angular range is approximately 305 to 960 nm.
  • FIG. 12 is a side sectional view schematically showing the electron-emitting device 1 according to a modification of the second embodiment.
  • FIG. 13A is a graph showing the relationship between the beam diameter of the electron beam, the emission current, and the opening radius of the upper emission recess 10a in the modification of the second embodiment, and FIG. 13B shows these values. It is the table
  • the description similar to what concerns on 1st Embodiment (the modification) and 2nd Embodiment is abbreviate
  • the opening radius of the lower emission recess 10b is 560 nm, and the height of the lower emission recess 10b is 410 nm.
  • the angle ⁇ formed by the virtual line L and the perpendicular extending from the end of the surface emitting portion 9 is approximately 69.9 °.
  • the relationship between the beam diameter and the opening radius of the upper emission recess 10a is the same tendency as when the electron beam is emitted from the center of the surface emission portion 9. There is also an angle (aperture radius) at which the beam diameter takes a minimum value.
  • the beam diameter of the electron-emitting device 1 having no focusing structure is 1290 nm, whereas it is defined by rotating the virtual line L within an angle range of ⁇ ⁇ 10 °.
  • the beam diameter can be focused from the latter half of the 100 ⁇ m range to the first half of the 200 ⁇ m range. For this reason, it can be said that it has an electron beam focusing effect within the range of an angle of ⁇ ⁇ 10 ° with respect to the perpendicular (within the hatched range in the graph of FIG. 13A).
  • the opening radius of the upper discharge recess 10a in this angular range is approximately 492 to 2865 nm.

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Image-Pickup Tubes, Image-Amplification Tubes, And Storage Tubes (AREA)

Abstract

面放出部（９）から電子を放出する電子放出層（３）と、第１絶縁体層（５）を介して電子放出層（３）の表面に成膜されたゲート電極層（６）と、第２絶縁体層（７）を介してゲート電極層（６）の表面に成膜され、放出された電子を集束させる集束電極層（８）と、集束電極層（８）、第２絶縁体層（７）、ゲート電極層（６）および第１絶縁体層（５）を貫通して、面放出部（９）の表面に凹状に開口する電子放出凹部（１０）と、を備え、電子放出凹部（１０）内において、集束電極層（８）の層端は、面放出部（９）の中心からゲート電極層（６）の層端に接するように延ばした仮想線と面放出部（９）の中心から延ばした垂線とがなす角度をθとしたときに、垂線に対しθ±１０°の角度の範囲内に位置する。

Description

電子放出素子およびこれを備えた撮像装置
　本発明は、面放出部から放出された電子を集束させる集束電極を有する電子放出素子およびこれを備えた撮像装置に関する。
　従来、電子を放出する電子放出部が形成された電子放出層（第１基板）と、第１絶縁体層を介して電子放出層上に成膜されたゲート電極層と、第２絶縁体層を介してゲート電極層上に成膜され、放出された電子を集束させる集束電極層と、集束電極層、第２絶縁体層、ゲート電極層および第１絶縁体層を貫通して、面放出部の表面に凹状に開口する放出凹部（開口部）と、を備えた電子放出素子が知られている（特許文献１参照）。
　この電子放出素子は、集束電極層に印加される電圧（Ｖｆ）と、第２絶縁層の層厚（ｔ）と、放出凹部（集束電極層の開口）の幅（Ｗｈ）と、が、以下の数式１または数式２を満たすことで、副次発光の発生を抑制している。
　　１．０≦｜Ｖｆ／ｔ｜≦６．０　・・・（数式１）
　　０．２≦｜Ｖｆ／Ｗｈ｜≦０．４　・・・（数式２）
特開２００６－３３９１３８号公報
　このような電子放出素子を撮像装置として用いる場合、放射されるビーム径の大きさは、解像度（画質）に直結する。撮像装置の解像度を上げる（画質向上）ためには、撮像装置として機能するために必要なエミッション電流を確保しつつ、放射される電子ビームのビーム径を小さくする必要がある。
　しかし、従来の電子放出素子では、放出凹部の幅（Ｗｈ）は、集束電極層への印加電圧（Ｖｆ）の増加によって、制限無く拡大することになる。幅の広がりすぎた放出凹部では、放出される電子のビーム径を所望の大きさに絞り込むことができないという問題があった。
　本発明は、上記の問題に鑑みて、電子ビームのビーム径を、一定以上のエミッション電流を確保することができる大きさに絞り込むことができる電子放出素子およびこれを備えた撮像装置を提供することを課題とする。
　本発明の電子放出素子は、面放出部から電子を放出する電子放出層と、第１絶縁体層を介して電子放出層の表面に成膜されたゲート電極層と、第２絶縁体層を介してゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、集束電極層、第２絶縁体層、ゲート電極層および第１絶縁体層を貫通して、面放出部の表面に凹状に開口する放出凹部と、を備え、放出凹部内において、集束電極層の層端は、面放出部の中心からゲート電極層の層端に接するように延ばした仮想線と面放出部の中心から延ばした垂線とがなす角度をθとしたときに、垂線に対しθ±１０°の角度の範囲内に位置することを特徴とする。
　この場合、角度θが、３４．３°以上、５３．８°以下であることが好ましい。
　これらの構成によれば、放出凹部の幅（集束電極層の層端）は、面放出部の中心とゲート電極層の層端とを結んで伸びた仮想線（直線）を中心として、一定の傾き（角度）の範囲内で規定される。仮想線の基端部である面放出部の中心から電子が放出（電子ビームが放射）された場合、集束電極層の層端を、この規定された範囲内に位置させることで、適切に電子ビームのビーム径を絞る（集束させる）ことができる。本願出願人は、面放出部の中心から延びる仮想線と垂線とがなす角度θを、３４．３°以上、５３．８°以下とすることにより、一定以上のエミッション電流を確保しつつ、ビーム径を小さくすることができることを確認している。これにより、例えば、高解像度（高画質）の撮像装置等を構成することができる。
　また、本発明の電子放出素子は、面放出部から電子を放出する電子放出層と、第１絶縁体層を介して電子放出層の表面に成膜されたゲート電極層と、第２絶縁体層を介してゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、集束電極層、第２絶縁体層、ゲート電極層および第１絶縁体層を貫通して、面放出部の表面に凹状に開口する放出凹部と、を備え、放出凹部内において、集束電極層の層端は、面放出部の端から、対向するゲート電極層の層端に接するように延ばした仮想線と面放出部の端から延ばした垂線とがなす角度をθとしたときに、垂線に対しθ±１０°の角度の範囲内に位置することを特徴とする。
　この場合、角度θが、５３．８°以上、６９．９°以下であることが好ましい。
　これらの構成によれば、放出凹部の幅（集束電極層の層端）は、面放出部の端と対向するゲート電極層の層端とを結んで延びた仮想線（直線）を中心として、一定の傾き（角度）の範囲内で規定される。仮想線の基端部である面放出部の端（放出凹部の隅）から電子が放出（電子ビームが放射）された場合、集束電極層の層端を、この規定された範囲内に位置させることで、適切にビーム径を絞る（集束させる）ことができる。本願出願人は、面放出部の端から延びる仮想線と垂線とがなす角度θを、５３．８°以上、６９．９°以下とすることにより、一定以上のエミッション電流を確保しつつ、放射される電子ビームの径を小さくすることができることを確認している。
　これらの場合、放出凹部は、集束電極層および第２絶縁体層をエッチングして形成した上部放出凹部と、ゲート電極層および第１絶縁体層を、上部放出凹部と同軸上に且つ小径にエッチングして形成した下部放出凹部と、を有していることが好ましい。
　これらの構成によれば、放出凹部が、上部放出凹部と下部放出凹部とに分かれていることによって、集束電極層の層端位置と、ゲート電極層の層端位置と、を個別に設定することができる。これにより、所望の角度θの仮想線を設定することができ、所望のビーム径を有する電子ビームを放射する電子放出素子を構成することができる。
　本発明の撮像装置は、上記のいずれかに記載の電子放出素子、およびカソード電極を有する電子放出基板部と、真空空間を存して電子放出基板部に対面し、光電変換層およびアノード電極を有する受光基板部と、を備えたことを特徴とする。
　この構成によれば、一定以上のエミッション電流が確保され、かつ、放射される電子ビームのビーム径が適切に絞られた撮像装置を構成することができる。これにより、撮像装置の解像度を上げることができ、画質を向上させることができる。
撮像装置の構成を模式的に表した側断面図である。 電子放出基板部の構成を模式的に表した斜視図である。 第１実施形態に係る電子放出素子を模式的に表した側断面図である。 上部放出凹部の製造工程を示した説明図である。 下部放出凹部の製造工程を示した説明図である。 映像周波数４ＭＨｚにおける振幅変調度と電子ビームのビーム径との関係を示したグラフである。 第１実施形態に係る電子放出素子において、（ａ）は、電子ビームのビーム径、エミッション電流および上部放出凹部の開口半径の関係を示したグラフであり、（ｂ）は、これらの値を示した表である。 第１実施形態の変形例に係る電子放出素子を模式的に表した側断面図である。 第１実施形態の変形例に係る電子放出素子において、（ａ）は、電子ビームのビーム径、エミッション電流および上部放出凹部の開口半径の関係を示したグラフであり、（ｂ）は、これらの値を示した表である。 第２実施形態に係る電子放出素子を模式的に表した側断面図である。 第２実施形態に係る電子放出素子において、（ａ）は、電子ビームのビーム径、エミッション電流および上部放出凹部の開口半径の関係を示したグラフであり、（ｂ）は、これらの値を示した表である。 第２実施形態の変形例に係る電子放出素子を模式的に表した側断面図である。 第２実施形態の変形例に係る電子放出素子において、（ａ）は、電子ビームのビーム径、エミッション電流および上部放出凹部の開口半径の関係を示したグラフであり、（ｂ）は、これらの値を示した表である。
　以下、添付の図面を参照し、本発明の一実施形態に係る電子放出素子を備えた撮像装置について説明する。この撮像装置は、複数の電子放出素子をマトリクス状に配置した素子アレイに真空空間を存して光電変換膜を対向させて構成されている。
　次に、図１および図２を参照して、電子放出素子１を搭載した撮像装置１００について説明する。図１は、撮像装置１００の構成を模式的に表した側断面図である。図２は、電子放出基板部１１０の構成を模式的に表した斜視図である。
　撮像装置１００は、複数の電子放出素子１を作り込んだ電子放出基板部１１０と、電子放出基板部１１０と真空空間を存して対向配置され、放出された電子のターゲットとなる受光基板部１２０と、電子放出基板部１１０と受光基板部１２０との間に離間配置され、放出された電子の軌道を制御するメッシュ電極１３０と、を備えている。
　電子放出基板部１１０は、シリコン基板１１１と、シリコン基板１１１上に形成された駆動回路層１１２と、駆動回路層１１２上に形成された撮像素子アレイ１１３と、を有している。
　駆動回路層１１２には、シリコン基板１１１上に、複数の放出素子アレイ１１７（電子放出素子１）を駆動するアクティブマトリクス駆動回路１１４（スイッチ回路）が形成されている。シリコン基板１１１の周辺部には、アクティブマトリクス駆動回路１１４を制御する水平走査回路１１５および垂直走査回路１１６が、配設されている（図２参照）。
　撮像素子アレイ１１３は、１の画素として機能する放出素子アレイ１１７が、マトリクス状に複数配設されて構成されている。放出素子アレイ１１７は、電子を放出（電子ビームを放射）する電子放出素子１が、マトリクス状に複数配設されて構成されている。
　複数の放出素子アレイ１１７（撮像素子アレイ１１３）には、アクティブマトリクス駆動回路１１４を介して水平走査回路１１５および垂直走査回路１１６から、クロック信号や同期信号等が入力される。これによって、順次、放出素子アレイ１１７から電子ビームが放射される（点順次駆動（走査））。なお、１の画素を構成する放出素子アレイ１１７の複数の電子放出素子１は、アクティブマトリクス駆動回路１１４等によって、一体として駆動される。
　受光基板部１２０は、透明なガラス基板１２１と、ガラス基板１２１の裏面に積層されたアノード電極層１２２（透明電極）と、アノード電極層１２２の裏面に積層された光電変換層１２３と、を有している。また、図示は省略するが、受光基板部１２０は、駆動に必要な信号や電圧を供給する回路、検出した映像信号を出力する回路等も備えている。
　ガラス基板１２１の表面から入射した光は、光電変換層１２３において、その光量に応じた電子・正孔対を生成させる。生成された正孔は、アノード電極層１２２に印加された電圧により加速され、光電変換層１２３を構成する原子と連続的に衝突して、新たな電子・正孔対を生成する（アバランシェ増倍）。アバランシェ増倍された正孔は、光電変換層１２３の裏面付近に蓄積され、入射光像に対応する正孔パターンを形成する。
　メッシュ電極１３０は、電子放出基板部１１０（撮像素子アレイ１１３）から放出された電子の軌道を制御すると共に、余剰電子を吸収するために、電子放出基板部１１０と受光基板部１２０との間に配設されている。メッシュ電極１３０には、電子放出基板部１１０の駆動回路層１１２の駆動電圧に比べて格段に高い電圧が印加されている。
　電子放出基板部１１０から放出された電子は、メッシュ電極１３０に印加された電圧によって、光電変換層１２３側に引き出されると共に、撮像素子アレイ１１３と光電変換層１２３との間に形成された電界によって、光電変換層１２３上（裏面）に収束される。そして、放出された電子は、光電変換層１２３の表面付近に成長した正孔パターンと結合する。この撮像装置１００は、電子と正孔パターンとの結合時の電流を出力として検出することで、入射光像に対応した映像信号を得ている。なお、受光基板部１２０（ガラス基板１２１）の表面にカラーフィルタを形成してもよい。かかる場合には、Ｒ・Ｇ・Ｂの画像（映像）を個々に取り込むことにより、カラーによる撮像が可能となる。
　＜第１実施形態＞
　次に、本発明の第１実施形態に係る電子放出素子１について詳細に説明する。この電子放出素子１は、冷陰極型の電子源を有する面放出型の素子である。図３は、第１実施形態に係る電子放出素子１を模式的に表した側断面図である。
　図３に示すように、電子放出素子１は、カソード電極層２と、カソード電極層２上に積層され、アモルファスシリコン（ａ－Ｓｉ）で構成された電子放出層３と、電子放出層３上に形成され、複数の電極層とその間に絶縁体層が成膜された電極層部４と、を備えている。
　電極層部４は、電子放出層３上に成膜された第１絶縁体層５と、第１絶縁体層５上に成膜されたゲート電極層６と、ゲート電極層６上に成膜された第２絶縁体層７と、第２絶縁体層７上に成膜された集束電極層８と、を有している。
　また、電極層部４には、各層を貫通し、底に電子放出層３が露出した凹状の電子放出凹部１０が形成されている。この電子放出層３の露出部分が、電子の放出源となる面放出部９（エミッションサイト）となっている。また、電子放出凹部１０の内周面には、炭素層１１が成膜されている。
　第２絶縁体層７は、集束電極層８側に成膜された上絶縁体層７ａと、ゲート電極層６側に成膜された下絶縁体層７ｂと、を有している。下絶縁体層７ｂの層端は、集束電極層８および上絶縁体層７ａの層端よりも後退している。下絶縁体層７ｂの層端が後退することによって、ゲート電極層６と上絶縁体層７ａとの間に、ひさし部１２が形成されている。なお、第２絶縁体層７は、２層（上絶縁体層７ａおよび下絶縁体層７ｂ）以上を積層して構成してもよいし、分けずに１層で構成してもよい。
　電子放出凹部１０は、集束電極層８および第２絶縁体層７の層端に囲まれた上部放出凹部１０ａと、ゲート電極層６および第１絶縁体層５の層端に囲まれた下部放出凹部１０ｂと、を有している。
　上部放出凹部１０ａおよび下部放出凹部１０ｂは、平面から見て円形に形成されている。下部放出凹部１０ｂは、上部放出凹部１０ａと同軸上で、且つ、上部放出凹部１０ａの開口寸法よりも径が小さくなるように形成されている。上部放出凹部１０ａは、集束電極層８および第２絶縁体層７の層端が、ゲート電極層６および第１絶縁体層５の層端に対して後退して形成されており、電子放出凹部１０は、全体として下部に対し上部が拡開形成されている。なお、詳細は後述するが、上部放出凹部１０ａの開口径（幅）は、所望のエミッション電流を得ることができるビーム径を有する電子ビームを照射することができる範囲内で設定されている。
　炭素層１１は、ひさし部１２の下方部分（下絶縁体層７ｂの層端）を除いた電子放出凹部１０の内周面に成膜されている。つまり、炭素層１１が、上部放出凹部１０ａと下部放出凹部１０ｂとの間で途切れている。このため、集束電極層８とゲート電極層６とが炭素層１１を介して導通することがない。これにより、ゲート電極層６に印加した電圧よりも低い電位の電圧を集束電極層８に印加することができるようになっている。なお、望まないリーク電流および炭素層１１による発熱を抑制するため、面放出部９には、炭素層１１が成膜されないようにすることが好ましい。
　カソード電極層２を接地電位として、ゲート電極層６に所望の電圧を印加すると、電子放出層３の面放出部９に強い電界が発生する。この電界によって電子放出層３内部の電子が加速され、トンネル効果により面放出部９から電子が放出される。このとき、集束電極層８に、ゲート電極層６よりも低い電位の電圧を印加する（電位差を持たせる）と、放出された電子（電子ビーム）が集束される。これにより、光電変換層１２３に入射するビームスポット径を絞る（小さくする）ことができるため、撮像装置１００の解像度（画質）を向上させることができる。
　なお、例えば、ゲート電極層６の電位を２０Ｖに設定した場合、ゲート電極層６（炭素層１１）と集束電極層８との電位差を０～１３Ｖとすることが好ましい。このように、集束電極層８をゲート電極層６よりも十分に低い電位となるように電圧が印加され、全体として電子放出素子１へ印加電圧が低く抑えられる構成となっている。
　また、下部放出凹部１０ｂの内周面に成膜された炭素層１１は、ゲート電極層６と面放出部９とを電気的に導通し、電子の放出を励起する。炭素層１１は、アモルファスシリコンで構成された電子放出層３との協働により、面放出部９の電子放出性能を高めている。
　続いて、電極層部４を構成する各層の材料および膜厚について説明する。第１絶縁体層５は、プラズマＣＶＤ法で成膜されたテトラエトキシシラン（ＰＴＥＯＳ）で構成され、膜厚３５０ｎｍに成膜されている。第１絶縁体層５は、ゲート電極層６と電子放出層３との間を十分に絶縁するため、第２絶縁体層７と比較して十分に厚く成膜されている。また、電子放出時に、面放出部９は、発生した強い電界によって熱され酸化していると考えられるが、酸化物であるＰＴＥＯＳで構成された第１絶縁体層５は、アモルファスシリコンで構成された面放出部９の酸化を促進し、面放出部９の電子放出性能を向上させている。
　第２絶縁体層７の上絶縁体層７ａは、第１絶縁体層５と同様、ＰＴＥＯＳで構成され、膜厚５０ｎｍに成膜されている。一方、下絶縁体層７ｂは、プラズマＣＶＤ法で成膜されたシリコン窒化物（ＰＳＩＮ）で構成され、膜厚１００ｎｍに成膜されている。すなわち、ゲート電極層６と集束電極層８との間を絶縁する第２絶縁体層７の膜厚は、１５０ｎｍとなっている。なお、第１絶縁体層５および第２絶縁体層７の膜厚は、それぞれ本実施形態に限定されるわけではなく、５０～１０００ｎｍの範囲内で成膜することができる。
　ゲート電極層６は、タングステン（Ｗ）で構成され、膜厚５０ｎｍに成膜されている。また同様に、集束電極層８は、タングステンで構成され、膜厚５０ｎｍに成膜されている。なお、ゲート電極層６および集束電極層８の膜厚は、それぞれ本実施形態に限定されるわけではなく、１０～２００ｎｍの範囲内で成膜することができる。また、ゲート電極層６および集束電極層８は、タングステンの他、Ｓｉ，Ａｌ，Ｔｉ，ＴｉＮ，Ｃｕ，Ａｇ，Ｃｒ，ＣｒＳｉＮ，Ａｕ，Ｐｔ，Ｃ等を用いても良い。
　ひさし部１２は、上部放出凹部１０ａの内周面に対して、ＣＤＥ（Chemical Dry Etching）法を用いた等方性エッチングを行い、下絶縁体層７ｂを優先的に、エッチングする事によって形成される。具体的には、下絶縁体層７ｂは、上絶縁体層７ａの層端からの奥行きが１００ｎｍ程度となるようにエッチングされている。上部放出凹部１０ａを構成する各層のＣＤＥ法におけるエッチングレートは、集束電極層８を構成するタングステンが、略４０ｎｍ／分、上絶縁体層７ａを構成するＰＴＥＯＳが、略１１ｎｍ／分、下絶縁体層７ｂを構成するＰＳＩＮが、略８５ｎｍ／分である。すなわち、ひさし部１２を形成する下絶縁体層７ｂが、最もエッチングされやすい材料で形成されている。
　炭素層１１は、炭素（Ｃ）で構成され、スパッタリング法等により膜厚１０ｎｍに成膜されている。なお、成膜の際に集束電極層８等がマスクとして機能するため、ひさし部１２には、炭素層１１は成膜されない。
　次に、図４および図５を参照し、電子放出素子１の製造方法について説明する。図４は、上部放出凹部１０ａの製造工程を示している。図５は、下部放出凹部１０ｂの製造工程を示している。
　先ず、図外の基板上に形成されたカソード電極層２上に、電子放出層３、第１絶縁体層５、ゲート電極層６、下絶縁体層７ｂ、上絶縁体層７ａおよび集束電極層８の順に、スパッタリング法およびプラズマＣＶＤ法によって成膜する（図４（ａ）参照）。なお、各層の膜厚は上記した通りである（第１絶縁体層５の膜厚＝３５０ｎｍ、ゲート電極層６の膜厚＝５０ｎｍ、下絶縁体層７ｂの膜厚＝１００ｎｍ、上絶縁体層７ａの膜厚＝５０ｎｍ、集束電極層８の膜厚＝５０ｎｍ）。
　続いて、最上部に成膜された集束電極層８上に、スピンコート法によってフォトレジスト層２０を塗布する。その後、露光・現像工程を経て、電子放出凹部１０形成位置に、上部放出凹部１０ａの開口寸法と同一寸法で、フォトレジスト層２０を除去する（図４（ｂ）参照）。なお、実際の工程では、電子放出素子１のアレイを構成すべく、フォトレジスト層２０を除去した部分がマトリクス状に複数形成される。
　次に、フォトレジスト層２０を除去した部分に沿って、集束電極層８、上絶縁体層７ａおよび下絶縁体層７ｂのみを、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法によって、エッチングする（異方性エッチング）。これにより、集束電極層８、上絶縁体層７ａおよび下絶縁体層７ｂの一部（円形部分）のみが除去され、ゲート電極層６上に、上部放出凹部１０ａが形成される（図４（ｃ）参照）。
　次に、上部放出凹部１０ａに対し、ＣＤＥ法によるエッチング（等方性エッチング）を行う。その結果、各層のＣＤＥ法におけるエッチングレートの高い材料で構成された層が優先的にエッチングされ、上部放出凹部１０ａの内周面に凹凸が形成される。図４（ｄ）に示すように、下絶縁体層７ｂの層端は、集束電極層８および上絶縁体層７ａの層端よりも後退する。３層のうち最も後退した下絶縁体層７ｂにより、ゲート電極層６と上絶縁体層７ａとの間に空間が形成され、ひさし部１２となる。
　続いて、フォトレジスト層２０を除去した後、集束電極層８の表面および露出したゲート電極層６上に、スピンコート法によってフォトレジスト層３０を塗布する。その後、下部放出凹部１０ｂを形成するべく、露光・現像工程を経て、下部放出凹部１０ｂの開口寸法と同一寸法で、フォトレジスト層３０を除去する。このとき、フォトレジスト層３０を除去した部分は、上部放出凹部１０ａと同軸上で、且つ、上部放出凹部１０ａの開口寸法よりも径が小さくなるように形成する（図５（ｅ）参照）。
　そして、フォトレジスト層３０を除去した部分に沿って、ゲート電極層６および第１絶縁体層５を、ＲＩＥ法によって、エッチングする（異方性エッチング）。これにより、電子放出層３上に、ゲート電極層６および第１絶縁体層５が除去され、下部放出凹部１０ｂが形成さる。下部放出凹部１０ｂの底には、電子放出層３（面放出部９）が露出する（図５（ｆ）参照）。
　その後、フォトレジスト層３０を除去する（図５（ｇ）参照）。そして最後に、集束電極層８の表面および電子放出凹部１０の内周面にかけて、スパッタリング法等によって炭素層１１を成膜する（図５（ｈ）参照）。以上の工程により、電子放出素子１が製造される。なお、ひさし部１２の下方部分には、炭素層１１が成膜されない。
　続いて、図３および図７を参照して、上部放出凹部１０ａの開口径、すなわち、上部放出凹部１０ａ（電子放出凹部１０）内における集束電極層８の層端位置の設定の仕方について説明する。ここで、本実施形態では、電子（電子ビーム）は、面放出部９の中心からの放出（放射）されるものとする。また、本実施形態では、下部放出凹部１０ｂの開口半径は、２８０ｎｍであるものとし、上記したように、下部放出凹部１０ｂの高さは、４１０ｎｍである。
　まず、面放出部９の中心から、ゲート電極層６の層端に接するように延ばした仮想の接線（仮想線Ｌ）を設定する。なお、正確には、ゲート電極層６上には炭素層１１が成膜されているため、仮想線Ｌは、ゲート電極層６上の炭素層１１に接している。この仮想線Ｌと面放出部９の中心から上方に延ばした垂線とがなす角度θは、凡そ３４．３°となる。
　集束電極層８の層端位置は、仮想線Ｌを中心として、垂線に対し、所定の角度の範囲内で規定される。すなわち、仮想線Ｌの基端部を回転中心として、垂線に対する方向に、一定角度の範囲内で仮想線Ｌを回動させることで規定される環状平面Ｓ内に、集束電極層８の層端位置が設定される。
　ここで、電子放出素子１を用いた撮像装置１００では、電子放出素子１から照射される電子ビームのビーム径が、解像度の高低に直接影響してくる。すなわち、ビーム径を小さくすることにより、撮像装置１００の解像度は向上する。この解像度の特性を表すものとして振幅変調度というものがある。本実施形態では、振幅変調度を、白黒の縦縞からなるパターンを受光基板部１２０に投影したときの白と黒との出力信号の差を映像周波数４ＭＨｚのときの出力の差で割った値で定義している。
　図６は、映像周波数４ＭＨｚにおける振幅変調度とビーム径との関係を示したグラフである。図６に示すように、ビーム径が小さくなるに従って、振幅変調度は大きくなる。そこで、本実施形態では、振幅変調度が４５％以上、すなわち、電子ビームのビーム径が５０μｍ以下になるように、仮想線Ｌの回動可能な角度を設定している。
　図７（ａ）は、電子ビームのビーム径、エミッション電流および上部放出凹部１０ａの開口半径の関係を示したグラフであり、図７（ｂ）は、これらの値を示した表である。図７に示すように、上部放出凹部１０ａの開口半径４１７μｍのときに電子ビームのビーム径は最小となるが、上部放出凹部１０ａの開口半径が、４１７μｍより大小どちらに振れても、電子ビームのビーム径は大きくなる。
　また、エミッション電流（面放出部９から放出される電子電流）は、電子ビームのビーム径が大きくなるに従って増加する。ビーム径を絞りすぎてしまうと、撮像装置１００として機能するために必要なエミッション電流を得ることができない。そこで、本実施形態では、電子ビームのビーム径を５０μｍ以下に絞ると共に、撮像装置１００が機能するために必要なエミッション電流を０．２μＡ以上に設定する。
　上記したように、電子ビームのビーム径を５０μｍ以下（振幅変調度４５％以上）とし、エミッション電流が０．２μＡ以上となることを目標とすると、仮想線Ｌの回動可能な角度、すなわち、集束電極層８の層端位置は、垂線に対し、θ－５.５°以上、θ＋９.５°以下の角度の範囲内に設定される（図７（ａ）のグラフ中のハッチングの範囲内）。この角度範囲における上部放出凹部１０ａの開口半径は、凡そ３３６～５８５ｎｍとなる。
　なお、図３における集束電極層８の層端は、仮想線Ｌに接する位置に設定（開口半径４１７ｎｍ）されており、この位置で最も高解像度の撮像装置１００を構成することができる。しかし、集束電極層８の層端は、環状平面Ｓの範囲内であれば任意の位置に設定してよい。
　またなお、電子ビームの集束性は若干低下するが、仮想線Ｌの回動可能な角度を垂線に対し、θ±１０°（上部放出凹部１０ａの開口半径２７６～５９６ｎｍ（図７（ｂ）参照））の角度の範囲内に設定してもよい。
　以上の構成によれば、上部放出凹部１０ａの半径（集束電極層８の層端）は、面放出部９の中心とゲート電極層６の層端とを結んで伸びた仮想線Ｌ（直線）を中心として、一定の傾き（角度）の範囲内で規定される。仮想線Ｌの基端部である面放出部９の中心から電子ビームが放射された場合、集束電極層８の層端を、この規定された範囲内に位置させることで、適切にビーム径を絞る（集束させる）ことができる。これにより、一定以上のエミッション電流を確保しつつ、ビーム径を小さくすることができるため、高解像度（高画質）の撮像装置１００を構成することができる。
　なお、本実施形態では、ビーム径を５０μｍ以下、エミッション電流を０．２μＡ以上に設定しているが、この設定値は一例（参考値）であり、ビーム径およびエミッション電流の各値は、撮像装置１００として機能する範囲で任意に設定してよい。
　＜第１実施形態の変形例＞
　次に、図８および図９を参照して、第１実施形態の変形例に係る電子放出素子１について説明する。図８は、第１実施形態の変形例に係る電子放出素子１を模式的に表した側断面図である。図９（ａ）は、本変形例における電子ビームのビーム径、エミッション電流および上部放出凹部１０ａの開口半径の関係を示したグラフであり、図９（ｂ）は、これらの値を示した表である。なお、第１実施形態に係るものと同様の説明は省略する。
　図８に示すように、本変形例に係る電子放出素子１は、下部放出凹部１０ｂの開口半径が５６０ｎｍ（第１実施形態の２倍）であり、下部放出凹部１０ｂの高さが４１０ｎｍ（第１実施形態と同一）となっている。このため、本変形例に係る電子放出素子１では、仮想線Ｌと面放出部９の中心から延びた垂線とのなす角度θが、凡そ５３．８°となる。
　図９に示すように、第１実施形態と同様に、電子ビームのビーム径が５０μｍ以下（振幅変調度４５％以上）、エミッション電流が０．２μＡ以上となるように、仮想線Ｌの回動可能な角度（集束電極層８の層端位置）を設定すると、垂線に対し、θ－１０．１°以上、＋１０．６°以下の角度の範囲内となる（図９（ａ）のグラフ中のハッチングの範囲内）。この角度範囲における上部放出凹部１０ａの開口半径は、凡そ５８３～１２７５ｎｍとなる。
　なお、図９に示すように、集束電極層８の層端を仮想線Ｌに接する位置の近傍に設定（開口半径を８００ｎｍ）に位置させることで、最も高解像度の撮像装置１００を構成することができる。
　またなお、図９（ｂ）には、仮想線Ｌの回動可能な角度を垂線に対し、θ±１０°（上部放出凹部１０ａの開口半径５８５～１２４０ｎｍ）の角度の範囲内に設定してもよい。
　以上の構成によれば、第１実施形態に係る電子放出素子１と同様の効果を有する。また、本発明の電子放出素子１は、電子放出凹部１０が、上部放出凹部１０ａと下部放出凹部１０ｂとに分かれているため、集束電極層８の層端位置と、ゲート電極層６の層端位置と、を個別に設定することができる。これにより、所望の角度θの仮想線Ｌを設定することができ、所望のビーム径を有する電子ビームを放射する電子放出素子１を構成することができる。
　＜第２実施形態＞
　図１０および図１１を参照して、第２実施形態に係る電子放出素子１について説明する。図１０は、第２実施形態に係る電子放出素子１を模式的に表した側断面図である。図１１（ａ）は、第２実施形態における電子ビームのビーム径、エミッション電流および上部放出凹部１０ａの開口半径の関係を示したグラフであり、図１１（ｂ）は、これらの値を示した表である。なお、第１実施形態に係るものと同様の説明は省略する。
　図１０に示すように、本実施形態に係る電子放出素子１は、面放出部９の端、すなわち、下部放出凹部１０ｂの隅から電子が放出（電子ビームが放射）される。この場合、仮想線Ｌは、面放出部９の端から、対向するゲート電極層６の層端（正確にはゲート電極層６上の炭素層１１）に接するように延ばした直線により定義される。
　本実施形態に係る電子放出素子１は、下部放出凹部１０ｂの開口半径が２８０ｎｍ、下部放出凹部１０ｂの高さが４１０ｎｍとなっている。このため、本実施形態に係る電子放出素子１では、仮想線Ｌと面放出部９の端から延ばした垂線とのなす角度θが、凡そ５３．８°となる。
　図１１に示すように、ビーム径と上部放出凹部１０ａの開口半径との関係が、面放出部９の中心から電子ビームが放射される場合（第１実施形態に係るもの）と同様の傾向を示している。また、ビーム径が極小値を取る角度（開口半径）が存在している。
　図１１（ｂ）に示すように、集束する構造が無い（上部放出凹部１０ａが無い）電子放出素子１のビーム径は９９９ｎｍであるのに対し、θ±１０°の角度の範囲内で仮想線Ｌを回動させることで規定される環状平面Ｓ内に、集束電極層８の層端を位置させることで、ビーム径を概ね１００μｍ台に集束させることができる。このため、垂線に対し、θ±１０°の角度の範囲内（図１１（ａ）のグラフ中のハッチングの範囲内）であれば、電子ビームの集束効果を有していると言える。なお、この角度範囲における上部放出凹部１０ａの開口半径は、凡そ３０５～９６０ｎｍとなる。
　以上の構成によれば、第１実施形態に係るものと同様に、一定以上のエミッション電流を確保し、かつ、放射される電子ビームのビーム径を適切に絞ることができる。これにより、撮像装置１００の解像度を上げることができ、画質を向上させることができる。
　＜第２実施形態の変形例＞
　次に、図１２および図１３を参照して、第２実施形態の変形例に係る電子放出素子１について説明する。図１２は、第２実施形態の変形例に係る電子放出素子１を模式的に表した側断面図である。図１３（ａ）は、第２実施形態の変形例における電子ビームのビーム径、エミッション電流および上部放出凹部１０ａの開口半径の関係を示したグラフであり、図１３（ｂ）は、これらの値を示した表である。なお、第１実施形態（その変形例）および第２実施形態に係るものと同様の説明は省略する。
　図１２に示すように、本変形例に係る電子放出素子１は、下部放出凹部１０ｂの開口半径が５６０ｎｍ、下部放出凹部１０ｂの高さが４１０ｎｍとなっている。このため、本変形例に係る電子放出素子１では、仮想線Ｌと面放出部９の端から延びた垂線とのなす角度θが、凡そ６９．９°となる。
　図１３に示すように、第２実施形態に係るものと同様、ビーム径と上部放出凹部１０ａの開口半径との関係が、面放出部９の中心から電子ビームが放射される場合と同様の傾向を示しており、ビーム径が極小値を取る角度（開口半径）も存在する。
　図１３（ｂ）に示すように、集束する構造が無い電子放出素子１のビーム径は１２９０ｎｍであるのに対し、θ±１０°の角度の範囲内で仮想線Ｌを回動させることで規定される環状平面Ｓ内に、集束電極層８の層端を位置させることで、ビーム径を１００μｍ台後半から２００μｍ台前半に集束させることができる。このため、垂線に対し、θ±１０°の角度の範囲内（図１３（ａ）のグラフ中のハッチングの範囲内）であれば、電子ビームの集束効果を有していると言える。なお、この角度範囲における上部放出凹部１０ａの開口半径は、凡そ４９２～２８６５ｎｍとなる。
　なお、本発明は、上述した実施形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において種々の形態で実施し得るものである。
　１：電子放出素子、２：カソード電極層、３：電子放出層、５：第１絶縁体層、６：ゲート電極層、７：第２絶縁体層、８：集束電極層、９：面放出部、１０：電子放出凹部、１０ａ：上部放出凹部、１０ｂ：下部放出凹部、１００：撮像装置、１１０：電子放出基板部、１２０：受光基板部、１２２：アノード電極、１２３：光電変換層

Claims (7)

  1. 　面放出部から電子を放出する電子放出層と、
    　第１絶縁体層を介して前記電子放出層の表面に成膜されたゲート電極層と、
    　第２絶縁体層を介して前記ゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、
    　前記集束電極層、前記第２絶縁体層、前記ゲート電極層および前記第１絶縁体層を貫通して、前記面放出部の表面に凹状に開口する放出凹部と、を備え、
    　前記放出凹部内において、前記集束電極層の層端は、
    　前記面放出部の中心から前記ゲート電極層の層端に接するように延ばした仮想線と前記面放出部の中心から延ばした垂線とがなす角度をθとしたときに、前記垂線に対しθ±１０°の角度の範囲内に位置することを特徴とする電子放出素子。
  2. 　前記角度θが、３４．３°以上、５３．８°以下であることを特徴とする請求項１に記載の電子放出素子。
  3. 　前記放出凹部は、前記集束電極層および前記第２絶縁体層をエッチングして形成した上部放出凹部と、
    　前記ゲート電極層および前記第１絶縁体層を、前記上部放出凹部と同軸上に且つ小径にエッチングして形成した下部放出凹部と、を有していることを特徴とする請求項１に記載の電子放出素子。
  4. 　面放出部から電子を放出する電子放出層と、
    　第１絶縁体層を介して前記電子放出層の表面に成膜されたゲート電極層と、
    　第２絶縁体層を介して前記ゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、
    　前記集束電極層、前記第２絶縁体層、前記ゲート電極層および前記第１絶縁体層を貫通して、前記面放出部の表面に凹状に開口する放出凹部と、を備え、
    　前記放出凹部内において、前記集束電極層の層端は、
    　前記面放出部の端から、対向する前記ゲート電極層の層端に接するように延ばした仮想線と前記面放出部の端から延ばした垂線とがなす角度をθとしたときに、前記垂線に対しθ±１０°の角度の範囲内に位置することを特徴とする電子放出素子。
  5. 　前記角度θが、５３．８°以上、６９．９°以下であることを特徴とする請求項４に記載の電子放出素子。
  6. 　前記放出凹部は、前記集束電極層および前記第２絶縁体層をエッチングして形成した上部放出凹部と、
    　前記ゲート電極層および前記第１絶縁体層を、前記上部放出凹部と同軸上に且つ小径にエッチングして形成した下部放出凹部と、を有していることを特徴とする請求項４に記載の電子放出素子。
  7. 　請求項１ないし６のいずれかに記載の電子放出素子、およびカソード電極を有する電子放出基板部と、
    　真空空間を存して前記電子放出基板部に対面し、光電変換層およびアノード電極を有する受光基板部と、を備えたことを特徴とする撮像装置。
PCT/JP2011/003223 2011-06-08 2011-06-08 電子放出素子およびこれを備えた撮像装置 WO2012168970A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/003223 WO2012168970A1 (ja) 2011-06-08 2011-06-08 電子放出素子およびこれを備えた撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/003223 WO2012168970A1 (ja) 2011-06-08 2011-06-08 電子放出素子およびこれを備えた撮像装置

Publications (1)

Publication Number Publication Date
WO2012168970A1 true WO2012168970A1 (ja) 2012-12-13

Family

ID=47295580

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/003223 WO2012168970A1 (ja) 2011-06-08 2011-06-08 電子放出素子およびこれを備えた撮像装置

Country Status (1)

Country Link
WO (1) WO2012168970A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729484A (ja) * 1993-07-07 1995-01-31 Futaba Corp 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法
JP2002184301A (ja) * 2000-12-14 2002-06-28 Canon Inc 電子放出素子及び電子放出素子の駆動方法及び電子源及び画像形成装置
JP2005228556A (ja) * 2004-02-12 2005-08-25 Pioneer Electronic Corp 電子放出素子を用いた光電変換装置および撮像装置
JP2009199939A (ja) * 2008-02-22 2009-09-03 Rohm Co Ltd 電子放出装置及び電子放出装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729484A (ja) * 1993-07-07 1995-01-31 Futaba Corp 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法
JP2002184301A (ja) * 2000-12-14 2002-06-28 Canon Inc 電子放出素子及び電子放出素子の駆動方法及び電子源及び画像形成装置
JP2005228556A (ja) * 2004-02-12 2005-08-25 Pioneer Electronic Corp 電子放出素子を用いた光電変換装置および撮像装置
JP2009199939A (ja) * 2008-02-22 2009-09-03 Rohm Co Ltd 電子放出装置及び電子放出装置の製造方法

Similar Documents

Publication Publication Date Title
US7173366B2 (en) Field emission display having carbon nanotube emitter and method of manufacturing the same
US7508124B2 (en) Field emission device, display adopting the same and method of manufacturing the same
KR100591345B1 (ko) 전자 방출 장치 및 그 제조 방법
US20040080260A1 (en) Field emission device
US20050139817A1 (en) Field emission device, display adopting the same and method of manufacturing the same
JP2006086118A (ja) 電界放出素子及びその製造方法
US6313043B1 (en) Manufacture of field emission element
JP2969081B2 (ja) 水平電界効果を有する電子放出素子及びその製造方法
WO2012168970A1 (ja) 電子放出素子およびこれを備えた撮像装置
JPWO2012168970A1 (ja) 電子放出素子およびこれを備えた撮像装置
US20060290260A1 (en) Field emission display having carbon nanotube emitter and method of manufacturing the same
JP5301683B2 (ja) 電子放出素子およびこれを備えた撮像装置
JP5328939B2 (ja) 電子放出素子およびこれを備えた撮像装置
JP2002520770A (ja) 電界放射素子
JP2017183180A (ja) 電界放出素子及び電界放出素子を備える装置
JP2015201412A (ja) 微小電子放出源、電子源アレイ及びその製造方法
JP2006253100A (ja) 電子／イオン源装置とその製造方法、表示装置及びその製造方法
JP2009199939A (ja) 電子放出装置及び電子放出装置の製造方法
JP2001043789A (ja) 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP2000348601A (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
JP2001160355A (ja) 電子放出素子及び画像表示装置
JP2006004643A (ja) 冷陰極電子源およびその製造方法
WO2016009484A1 (ja) 電子放出素子アレイ、撮像装置および電子放出素子アレイの製造方法
JP3945049B2 (ja) 冷電子放出素子の製造方法
JP4241766B2 (ja) 照明ランプ用冷電子放出素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11867476

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013519228

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11867476

Country of ref document: EP

Kind code of ref document: A1