JP5301683B2 - 電子放出素子およびこれを備えた撮像装置 - Google Patents

Description

本発明は、面放出部から放出された電子を集束させる集束電極を有する電子放出素子およびこれを備えた撮像装置に関する。

近年、陰極（カソード電極）を熱することなく電界を用いて電子を放出させる技術において、電子放出層上に積層された絶縁層およびゲート電極層を貫通した開口（放出凹部）と、ゲート電極層上および開口の内周面に積層された炭素層と、を有し、ゲート電極層に電圧を印加して、開口の底に露出した電子放出層から電子を放出させる、いわゆる面放出型の電子放出素子が提案されている（特許文献１参照）。

国際公開２００７−１１４１０３号公報

ところで、実装時において、撮像装置に組み込まれる場合、電子放出素子は、アノード電極および光電変換層を有した基板と真空空間を介して対面配置され、放出された電子は光電変換層の正孔と結合し、その際の電流が映像信号として検出される。このとき、放出された電子を効率よく光電変換層の正孔と衝突さるため電子ビームを光電変換層の表面に集束させる必要がある。
そこで、上記の面放出型電子放出素子において、放出された電子の軌道（電子ビーム）の広がりを抑えるべく、ゲート電極層とは異なる電位の電圧をかけることにより電子を電界集束させる集束電極層を設けることが考えられる。しかし、このようにすると、製造工程の最後に、放出凹部の内周面に成膜された炭素層によって、ゲート電極層と集束電極層とが導通してしまう。これによりゲート電極層と集束電極層とが同電位となり、両者間に十分な電位差を生じさせることができず、電子を集束させることができなくなる問題が想定される。

本発明は、上記の点に鑑み、集束電極層を設けても、ゲート電極層および集束電極層が炭素層によって導通することのない面放出型の電子放出素子およびこれを備えた撮像装置を提供することを課題とする。

本発明の電子放出素子は、面放出部から電子を放出する電子放出層と、第１絶縁体層を介して電子放出層の表面に成膜され、放出された電子を集束させる集束電極層と、第２絶縁体層を介して、集束電極層の表面に成膜されたゲート電極層と、ゲート電極層、第２絶縁体層、集束電極層および第１絶縁体層を貫通して、面放出部の表面に凹状に開口する放出凹部と、ゲート電極層の表面から放出凹部の内周面に亘って成膜された炭素層と、第１絶縁体層および第２絶縁体層とは別工程で成膜され、集束電極層と炭素層とを絶縁する部分絶縁部と、を備え、部分絶縁部は、炭素層とゲート電極層との間に介設したサイドウォール、炭素層と第２絶縁体層との間に介設したサイドウォール、炭素層と集束電極層との間に介設したサイドウォール、炭素層と第１絶縁体層との間に介設したサイドウォール、のうち、少なくとも炭素層と集束電極層との間に介設したサイドウォールで構成されていることを特徴とする。

本発明の他の電子放出素子は、面放出部から電子を放出する電子放出層と、第１絶縁体層を介して、電子放出層の表面に成膜されたゲート電極層と、第２絶縁体層を介してゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、集束電極層の表面に積層された第３絶縁体層と、第３絶縁体層、集束電極層、第２絶縁体層、ゲート電極層および第１絶縁体層を貫通して、面放出部の表面に凹状に開口する放出凹部と、第３絶縁体層の表面から放出凹部の内周面に亘って成膜された炭素層と、第１絶縁体層、第２絶縁体層および第３絶縁体層とは別工程で成膜され、集束電極層と炭素層とを絶縁する部分絶縁部と、を備え、部分絶縁部は、炭素層と第３絶縁体層との間に介設したサイドウォール、炭素層と集束電極層との間に介設したサイドウォール、炭素層と第２絶縁体層との間に介設したサイドウォール、炭素層とゲート電極層との間に介設したサイドウォール、炭素層と第１絶縁体層との間に介設したサイドウォール、のうち、少なくとも炭素層と集束電極層との間に介設したサイドウォールで構成されていることを特徴とする。

上記の構成によれば、集束電極層と炭素層とを絶縁する部分絶縁部により、集束電極層とゲート電極層とが炭素層を介して導通することがないため、集束電極層に、ゲート電極層と異なる電位の電圧を印加することができ、面放出部から放出された電子（電子ビーム）を効率良く集束することができる。
なお、ゲート電極層および集束電極層は、特に、タングステン（Ｗ）で構成されていることが好ましく、その他、Ｓｉ，Ａｌ，Ｔｉ，ＴｉＮ，Ｃｕ，Ａｇ，Ｃｒ，Ａｕ，Ｐｔ，Ｃ等の金属で構成されていても良い。
また、放出凹部の形状や、成膜・エッチング工程によって、サイドウォールの形成場所を選択することができる。また、炭素層と集束電極層との間のみに限らず、炭素層とその他の層との間にもサイドウォールを形成するため、複雑な成膜・エッチング工程が必要なく、炭素層と集束電極層とを絶縁する部分絶縁部を容易に形成することができる。

この場合、サイドウォールの膜厚（膜幅）は、第２絶縁体層の絶縁性能と略同一になる厚さに形成されていることが好ましい。

上記の構成によれは、集束電極層は、ゲート電極層に対して絶縁されているのと同様に、炭素層に対しても充分な絶縁を得ることができ、第２絶縁体層からのもれ電流（リーク）により、サイドウォールの意義が損なわれるのを回避することができる。これにより、集束電極層とゲート電極層との間を適切に絶縁することができる。なお、サイドウォールと第２絶縁体層とを同一の絶縁性材料で構成する場合には、サイドウォールの膜厚（膜幅）と第２絶縁体層の膜厚は同厚とすることが好ましい。

また、これらの場合、電子放出層は、アモルファスシリコンで構成され、部分絶縁部は、酸化物または窒化物で構成されていることが好ましい。

上記の構成によれば、部分絶縁部が電子放出層の酸化を促進し、面放出部の電子放出性能を向上させることができる。なお、部分絶縁部を構成する酸化物は、酸化シリコン（ＳｉＯ_Ｘ）が特に有効であり、その他には、ＷＯ_Ｘ，ＡｌＯ_Ｘ，ＴｉＯ_Ｘ，ＣｕＯ_Ｘ，ＡｇＯ_Ｘ，ＣｒＯ_Ｘ，ＭｇＯ_Ｘ等の金属酸化物、ＭｇＡｌ２Ｏ_４，ＢａＴｉＯ_３等の金属複合酸化物でも良い。

また、これらの場合、ゲート電極層の電位に対し、集束電極層の電位が低くなるようにそれぞれ電圧が印加されることが好ましい。

上記の構成によれば、ゲート電極層よりも低い電圧で集束電極層を機能させることができるため、全体として低電圧で電子を放出させる電子放出素子を実現することができる。

また、これらの場合、集束電極層の電位が、マイナスの電位としてもよい。

上記の構成によれば、ゲート電極層と集束電極層の電位差を大きく取ることができるため、全体として印加電圧が低くても、集束電極による集束効果を十分に高めることができる。

また、これらの場合、放出凹部は、電子放出方向に拡開形成されていることが好ましい。

上記の構成によれば、放出凹部の上部に位置する各電極層および各絶縁体層の層端が、放出された電子の軌道を阻む（電子ビームの減衰）ことがなく、効率良く電子を放出することができる。

本発明の撮像装置は、上記の電子放出素子、およびカソード電極を有する電子放出基板部と、真空空間を存して電子放出基板部に対面し、光電変換層およびアノード電極を有する受光基板部と、を備えたことを特徴とする。

上記の構成によれば、放出された電子を効率よく光電変換層の表面に集束することができ、検出精度が高く、且つ省電力型の撮像装置を提供することができる。

第１実施形態に係る電子放出素子の放出凹部廻りの拡大断面図である。 第１実施形態に係る電子放出素子の放出凹部の形成工程を表した図である。 第１実施形態に係る電子放出素子の放出凹部の形成工程を表した図である。 第１実施形態に係る電子放出素子の放出凹部の形成工程を表した図である。 第１実施形態に係る電子放出素子の放出凹部の第１変形例を示した拡大断面図である。 第１実施形態に係る電子放出素子の放出凹部の第２変形例を示した拡大断面図である。 第１実施形態に係る撮像装置の構成を表した模式断面図である。 第２実施形態に係る電子放出素子の放出凹部廻りの拡大断面図である。 第２実施形態に係る電子放出素子の放出凹部の第１変形例を示した拡大断面図である。 第２実施形態に係る電子放出素子の放出凹部の第２変形例を示した拡大断面図である。

以下、添付の図面を参照し、本発明の一実施形態に係る電子放出素子およびこれを備えた撮像装置について説明する。この電子放出素子は、冷陰極型の電子源を有するいわゆる面放出型の電子放出素子であり、また撮像装置は、この電子放出素子を複数個、マトリクス状に配置した電子放出素子アレイに真空空間を存して光電変換膜を対向させて構成されている。

＜第１実施形態＞
図１に示すように、電子放出素子１は、カソード電極層２と、カソード電極層２上に積層され、アモルファスシリコン（ａ−Ｓｉ）で構成された電子放出層３と、電子放出層３上に形成され、複数の電極層および複数の絶縁体層から成る電極層部４と、を有している。電極層部４は、電子放出層３上に成膜された第１絶縁体層５と、第１絶縁体層５上に成膜された集束電極層６と、集束電極層６上に成膜された第２絶縁体層７と、第２絶縁体層７上に成膜されたゲート電極層８と、を有している。また、電極層部４には、各層を貫通し、底部に電子放出層３が露出した凹状の電子放出凹部１０が形成されており、この電子放出層３の露出部分に面放出部９、すなわちエミッションサイトが構成されている。さらに、ゲート電極層８の表面および電子放出凹部１０の内周面には、炭素層１１が成膜されており、炭素層１１と電子放出凹部１０の内周面との間には、酸化シリコン（ＳｉＯ_Ｘ）で構成された絶縁性のサイドウォール１２が形成されている。なお、詳細は後述するが、電子放出素子１（電子放出凹部１０）のアレイにより、撮像素子（画素）１１３が構成されている（図７参照）。

カソード電極層２を接地電位として、ゲート電極層８に所望の電圧を印加すると、電子放出層３の面放出部９に強い電界が発生する。形成された電界によって電子放出層３内部の電子が加速され、トンネル効果により面放出部９から電子が放出される。このとき、集束電極層６に、ゲート電極層８よりも低い電位の電圧を印加（電位差を持たせる）すると、放出された電子（電子ビーム）が集光され、ビームスポットが絞られて後述する光電変換層１２３の裏面に供給される。ゲート電極層８の表面および電子放出凹部１０の内周面に成膜された炭素層１１は、ゲート電極層８と面放出部９とを電気的に導通し、電子の放出を励起する。また、炭素層１１は、アモルファスシリコンで構成された電子放出層３との協働により、面放出部９の電子放出性能を高めている。サイドウォール１２は、集束電極層６および炭素層１１を絶縁し、ゲート電極層８と集束電極層６とが炭素層１１を介して導通するのを防止している（詳しくは後述する）。

電子放出凹部１０は、最上部に成膜されたゲート電極層８の層端に囲まれた上部放出凹部１０ａと、第１絶縁体層５、集束電極層６および第２絶縁体層７の層端に囲まれた下部放出凹部１０ｂとを有し、詳細は後述するが２度のエッチングにより形成されている。上部放出凹部１０ａは、ゲート電極層８の層端が、第１絶縁体層５、集束電極層６および第２絶縁体層７の層端に対して後退して形成されており、電子放出凹部１０は、全体として下部に対し上部が拡開形成されている。これにより、ゲート電極層８の層端が、面放出部９から放出された電子の軌道上に突出する（邪魔する）のを抑制している。

サイドウォール１２は、上部放出凹部１０ａの内周面（後退したゲート電極層８の層端）に形成された上部サイドウォール１２ａと、下部放出凹部１０ｂの内周面（第１絶縁体層５、集束電極層６および第２絶縁体層７の層端）に形成された下部サイドウォール１２ｂと、を有している。このようにサイドウォール１２が二分割されているのは、電子放出凹部１０の内周面に成膜した絶縁材料（ＳｉＯ_Ｘ）を、エッチバックして形成したことによる。さらに、ゲート電極層８の表面および上部サイドウォール１２ａ，下部サイドウォール１２ｂを覆うように、炭素層１１が一様に成膜されている。なお、本実施形態では、望まないもれ電流（リーク）および炭素層１１による発熱を抑制するため、電子放出凹部１０の底にあたる面放出部９には、炭素層１１が成膜されないようにしている。

続いて、電極層部４に成膜された各層を構成する材料および膜厚について説明する。ゲート電極層８は、タングステン（Ｗ）で構成され、膜厚６０ｎｍ（６００Å）に成膜されている。集束電極層６は、ゲート電極層８と同様に、タングステンで構成され、ゲート電極層８よりも薄く、膜厚５０ｎｍ（５００Å）に成膜されている。なお、ゲート電極層８および集束電極層６のいずれの膜厚も、１０〜２００ｎｍ（１００〜２０００Å）の範囲内で成膜されることが好ましい。また、ゲート電極層８および集束電極層６は、タングステンの他、Ｓｉ，Ａｌ，Ｔｉ，ＴｉＮ，Ｃｕ，Ａｇ，Ｃｒ，Ａｕ，Ｐｔ，Ｃ等の金属を用いても良い。

第１絶縁体層５および第２絶縁体層７は、サイドウォール１２と同様の材料（ＳｉＯ_Ｘ等）で構成さることが好ましく、それぞれ膜厚１５０ｎｍ（１５００Å）に成膜されている。すなわち、ゲート電極層８と集束電極層６との間を絶縁する膜厚（第２絶縁体層７の膜厚）は、１５０ｎｍ（１５００Å）であり、ゲート電極層８と電子放出層３との間を絶縁する膜厚（第１絶縁体層５、集束電極層６および第２絶縁体層７の合計膜厚）は、３５０ｎｍ（３５００Å）となっている。なお、第１絶縁体層５および第２絶縁体層７のいずれの膜厚も、５０〜１０００ｎｍ（５００〜１００００Å）の範囲内で成膜されることが好ましい。

サイドウォール１２は、上述のように酸化シリコン（ＳｉＯ_Ｘ）で構成され、膜厚（膜幅）１５０ｎｍ（１５００Å）に成膜されている。すなわち、サイドウォール１２（特に、上部サイドウォール１２ａ）は、ゲート電極層８と集束電極層６との間を絶縁する第２絶縁体層７と同じ膜厚を有している。これにより、集束電極層６が、ゲート電極層８に対して絶縁されているのと同一の絶縁性能で、炭素層１１に対して絶縁されており、サイドウォール１２からのリークにより、絶縁性能が低下するのを防止している。また、電子放出時、面放出部９は、発生した強い電界によって熱され酸化されるものと考えられるが、酸化物であるＳｉＯ_Ｘで構成されたサイドウォール１２は、アモルファスシリコンで構成された面放出部９の酸化を促進し、面放出部９の電子放出性能を向上させている。なお、サイドウォール１２は、酸化シリコンの他、ＷＯ_Ｘ，ＡｌＯ_Ｘ，ＴｉＯ_Ｘ，ＣｕＯ_Ｘ，ＡｇＯ_Ｘ，ＣｒＯ_Ｘ，ＭｇＯ_Ｘ等の金属酸化物、ＭｇＡｌ２Ｏ_４，ＢａＴｉＯ_３等の金属複合酸化物または窒化物を用いてもよい。

そして、ゲート電極層８（炭素層１１）に印加される電圧よりも集束電極層６に印加される電圧が低くなるように設定されており、ゲート電極層８の電位を２０Ｖに設定した場合、両者の凹部空間電位差を０〜１３Ｖとすることが好ましい。このように、集束電極層６をゲート電極層８よりも十分に低い電位となるように電圧が印加され、全体として電子放出素子１へ印加電圧が低く抑えられる構成となっている。なお、集束効果を高めるため、集束電極層６に印加する電圧は、マイナス電位としてもよい。

次に、図２ないし図４を参照し、電子放出素子１の製造方法について説明する。図２は、上部放出凹部１０ａの製造工程を示している。先ず、図外の基板上に形成されたカソード電極層２上に、電子放出層３となるアモルファスシリコン、第１絶縁体層５となる酸化シリコン、集束電極層６となるタングステン、第２絶縁体層７となる酸化シリコンおよびゲート電極層８となるタングステンを、スパッタリング法およびＣＶＤ法によって、順に成膜する（同図（ａ）参照）。このとき、上記した通りの膜厚（ゲート電極層８の膜厚＝６０ｎｍ、集束電極層６の膜厚＝５０ｎｍ、第１絶縁体層５および第２絶縁体層７の膜厚＝１５０ｎｍ）となるように、各層を成膜する。

続いて、最上部に成膜されたゲート電極層８上に、フォトレジスト層２０をスピンコート法等によって塗布し、露光・現像工程を経て、電子放出凹部１０形成位置に、上部放出凹部１０ａの開口寸法と同一寸法のレジスト除去部を有するレジストパターン２１を形成する（同図（ｂ）参照）。なお、実際の工程では、電子放出素子１のアレイを構成すべく、マトリクス状に複数のレジスト除去部を形成する。次に、レジストパターン２１の形成によって露出したゲート電極層８の一部を、ＲＩＥ（Reactive Ion Etching；反応性イオンエッチング）法によって、エッチングする（異方性エッチング）。これにより、第２絶縁体層７上に、ゲート電極層８の一部（円形部分）のみが除去され、上部放出凹部１０ａとなる開口２２が形成される（同図（ｃ）参照）。その後、フォトレジスト層２０をのみを除去する。

図３は、下部放出凹部１０ｂの製造工程を示している。同図（ａ）は、フォトレジスト層２０を除去し、ゲート電極層８に開口２２が形成された状態を示している。先ず、ゲート電極層８の表面および露出した第２絶縁体層７上に、フォトレジスト層３０をスピンコート法等によって塗布し、露光・現像工程を経て、下部放出凹部１０ｂの開口寸法と同一寸法のレジスト除去部を有するレジストパターン３１を形成する。このとき、レジストパターン３１は、上部放出凹部１０ａと同軸上（同心上）に、且つ径が小さくなるように形成する（同図（ｂ）参照）。そして、形成したレジストパターン３１を介して、第１絶縁体層５、集束電極層６および第２絶縁体層７を、ＲＩＥ法によって、エッチングする（異方性エッチング）。これにより、電子放出層３上に、第１絶縁体層５、集束電極層６および第２絶縁体層７が除去された円形の開口３２が形成される。すなわち、下部放出凹部１０ｂが形成され、その底部には、電子放出層３（面放出部９）が露出する（同図（ｃ）参照）。その後、フォトレジスト層３０をのみを除去する。

図４は、サイドウォール１２の製造工程を示している。同図（ａ）は、フォトレジスト層３０を除去し、電子放出層３上に電子放出凹部１０が形成された状態を示している。先ず、ゲート電極層８の表面、電子放出凹部１０の内周面および露出した電子放出層３（面放出部９）に、サイドウォール１２となる酸化シリコンを、ＣＶＤ法等により成膜する。このとき、酸化シリコンは、上記したサイドウォール１２の膜厚（膜幅）（１５０ｎｍ）に成膜する（同図（ｂ）参照）。続いて、成膜した酸化シリコンを、ＲＩＥ法によって、ゲート電極層８の表面が露出するまでエッチバックする。これにより、層面に対して垂直方向に等厚で、酸化シリコンがエッチングされて、ゲート電極層８の表面および電子放出層３の面放出部９が露出し、上部放出凹部１０ａおよび下部放出凹部１０ｂの内周面に、膜厚（膜幅）が１５０ｎｍの上部サイドウォール１２ａおよび下部サイドウォール１２ｂが形成される（同図（ｃ）参照）。そして最後に、ゲート電極層８の表面および電子放出凹部１０の内周面にかけて、スパッタリング法等によって炭素層１１を成膜する（図１参照）。

次に、図５および図６を参照し、第１実施形態の電子放出素子１の変形例について説明する。図５は、第１実施形態の第１変形例に係る電子放出素子１を表している。同図に示すように、本変形例に係るサイドウォール１２は、炭素層１１と上部放出凹部１０ａ（ゲート電極層８の層端）との間に形成された上部サイドウォール１２ａと、炭素層１１と下部放出凹部１０ｂに臨む集束電極層６の層端のみとの間にのみ形成された下部サイドウォール１２ｂと、を有している。下部サイドウォール１２ｂは、第２絶縁体層７の膜厚と同一の膜厚（膜幅）を有しており、集束電極層６を上下から挟む第１絶縁体層５および第２絶縁体層７の層端に揃うように、下部放出凹部１０ｂの内周面に埋め込まれるようにして形成されている。これにより、集束電極層６が、ゲート電極層８と同様に炭素層１１に対して十分に絶縁され、サイドウォール１２は、集束電極層６が炭素層１１を介してゲート電極層８を導通するのを十分に防ぐことのできる構成となっている。

図６は、第１実施形態の第２変形例に係る電子放出素子１を表している。図示のように、第２変形例に係るサイドウォール１２は、炭素層１１と下部放出凹部１０ｂに臨む集束電極層６の層端との間にのみ形成されている。このサイドウォール１２は、第１変形例の下部サイドウォール１２ｂと同様、第２絶縁体層７の膜厚と同一の膜厚（膜幅）を有しており、集束電極層６を上下から挟む第１絶縁体層５および第２絶縁体層７の層端に揃うように、下部放出凹部１０ｂの内周面に埋め込まれて形成されている。
サイドウォール１２は、集束電極層６と炭素層１１との間の絶縁が目的であるため、本変形例は、サイドウォール１２を集束電極層６と炭素層１１の間にのみに形成し、ゲート電極層８の層端と炭素層１１との間は導通状態となっている。

次に、図７を参照して、上記の電子放出素子１を搭載した撮像装置１００について説明する。図７は、撮像装置１００を模式的に表した断面図であり、同図に示すように、撮像装置１００は、複数の電子放出素子１を作りこんだ電子放出基板部１１０と、電子放出基板部１１０と真空空間を存して対向配置され、放出された電子のターゲットとなる受光基板部１２０と、電子放出基板部１１０と受光基板部１２０との間に離間配置され、放出された電子の軌道を制御するメッシュ電極１３０と、を備えている。

電子放出基板部１１０は、シリコン基板１１１と、シリコン基板１１１上に形成された駆動回路層１１２と、駆動回路層１１２上にマトリクス状に形成した複数の撮像素子１１３と、を備えている。各撮像素子１１３は、１の画素として機能し、複数の電子放出素子１をマトリクス状に配置した電子放出素子アレイ１１４で構成されている。すなわち、１の撮像素子１１３を構成する電子放出素子アレイ１１４は、一体として駆動される。駆動回路層１１２は、シリコンを材料とする基板に、電子放出素子アレイ１１４（電子放出素子１）を駆動するＭＯＳトランジスタアレイ（スイッチ）、およびＭＯＳトランジスタアレイを制御する水平・垂直走査回路から成る駆動回路（図示省略）を作りこんで、構成されている。そして、複数の電子放出素子アレイ１１４（撮像素子１１３）は、駆動回路により点順次駆動（走査）されるようになっている。

受光基板部１２０は、透明なガラス基板１２１と、ガラス基板１２１の裏面に積層されたアノード電極層１２２（透明電極）と、アノード電極層１２２の裏面に積層された光電変換層１２３と、を有している。アノード電極層１２２に電圧が印加されると、ガラス基板１２１側からの入射光によって光電変換層１２３に発生した正孔が加速されて、光電変換層１２３の裏面付近において入射光像に対応する正孔パターン（図示省略）が形成される。メッシュ電極１３０は、放出された電子の軌道を制御すると共に、余剰電子を吸収するために、電子放出基板部１１０と受光基板部１２０との間に配設されている。また、図示しないが、受光基板部１２０は、受光基板部１２０の駆動に必要な信号や電圧を供給する回路や、検出した映像信号を出力する回路等も備えている。

この撮像装置１００は、電子放出基板部１１０の電子放出凹部１０から放出された電子が、メッシュ電極１３０の孔１３１を通過し、受光基板部１２０の光電変換層１２３の表面付近に成長した正孔パターンと結合し、結合時の電流が映像信号として検出されることで映像が撮像される。すなわち、光電変換層１２３において、入射光像を反映した正孔パターンにより撮像素子１１３毎の正孔の蓄積量の相違から異なる映像信号が検出され、この映像信号の強弱が明暗として感知される。なお、受光基板部１２０（ガラス基板１２１）の表面にカラーフィルタを形成してもよい。かかる場合には、Ｒ・Ｇ・Ｂの画像（映像）を個々に取り込むことにより、カラーによる撮像が可能となる。

＜第２実施形態＞
以下、図８ないし図１０を参照し、本発明の第２実施形態に係る電子放出素子１ついて説明する。上記の第１実施形態では、電極層部４において、ゲート電極層８の下方に集束電極層６が成膜されているが、第２実施形態では、電極層部４において、ゲート電極層８の上方に集束電極層６が成膜されている。なお、以下の説明において、第１実施形態と同様の構成部分は、同様の符号を付し、詳細な説明を省略する。

図８に示すように、第２実施形態に係る電子放出素子１は、カソード電極層２と、カソード電極層２上に積層された電子放出層３と、電子放出層３上に形成された電極層部４と、を有している。電極層部４は、電子放出層３上に成膜された第１絶縁体層５と、第１絶縁体層５上に成膜されたゲート電極層８と、ゲート電極層８上に成膜された第２絶縁体層７と、第２絶縁体層７上に成膜された集束電極層６と、集束電極層６上に成膜された第３絶縁体層５０と、を有している。そして、電極層部４には、各層を貫通し、底に面放出部９が露出した電子放出凹部１０が形成されている。さらに、第３絶縁体層５０の表面および電子放出凹部１０の内周面には、炭素層１１が成膜されている。また、炭素層１１と電子放出凹部１０の内周面との間にはサイドウォール１２が形成されている。

電子放出凹部１０は、上部に成膜された第３絶縁体層５０、集束電極層６および第２絶縁体層７の層端に囲まれた上部放出凹部１０ａと、ゲート電極層８および第１絶縁体層５の層端に囲まれた下部放出凹部１０ｂとを有している。上部放出凹部１０ａは、第３絶縁体層５０、集束電極層６および第２絶縁体層７の層端が、ゲート電極層８および第１絶縁体層５の層端に対して後退して形成されており、電子放出凹部１０は、全体として下部に対し上部が拡開形成されている。これにより、ゲート電極層８の層端が、面放出部９から放出された電子の軌道上に突出するのを抑制している。また、上部放出凹部１０ａは、下部放出凹部１０ｂに対して、サイドウォール１２の膜厚（膜幅）よりも充分に大きく後退しており、炭素層１１とゲート電極層８とが接している（導通部５１）。これは、サイドウォール１２によって、ゲート電極層８が絶縁層に囲まれて炭素層１１と絶縁されるのを回避するためものである。

サイドウォール１２は、上部放出凹部１０ａの内周面（後退した第３絶縁体層５０、集束電極層６および第２絶縁体層７の層端）に形成された上部サイドウォール１２ａと、下部放出凹部１０ｂの内周面（ゲート電極層８および第１絶縁体層５の層端）に形成された下部サイドウォール１２ｂと、を有している。さらに、ゲート電極層８の表面および上部サイドウォール１２ａ、下部サイドウォール１２ｂを覆うように、炭素層１１が一様に成膜されている。なお、第１実施形態と同様、面放出部９には炭素層１１が成膜されないようにしている。

電極層部４に成膜された各層を構成する材料は、第１実施形態と同様であり、本実施形態に係る電極層部４のみが有している第３絶縁体層５０は、第１絶縁体層５および第２絶縁体層７と同様の材料によって構成されている。また、各層の膜厚についても、第１実施形態と同様であるが、電子放出層３とゲート電極層８とを絶縁する第１絶縁体層５のみ、両者間を十分に絶縁するため、膜厚を３５０ｎｍ（３５００Å）有して成膜されている。

次に、図９および図１０を参照し、第２実施形態の変形例について説明する。図９は、第２実施形態の第１変形例に係る電子放出素子１を示している。図示のように、本変形例に係るサイドウォール１２は、炭素層１１と上部放出凹部１０ａに臨む集束電極層６の層端のみとの間に形成された上部サイドウォール１２ａと、炭素層１１と下部放出凹部１０ｂに臨むゲート電極層８の層端のみとの間にのみ形成された下部サイドウォール１２ｂと、を有している。上部サイドウォール１２ａは、第２絶縁体層７の膜厚と同一の膜厚（膜幅）を有しており、集束電極層６を上下から挟む第２絶縁体層７および第３絶縁体層５０の層端に揃うように、上部放出凹部１０ａの内周面に埋め込まれて形成されている。これにより、集束電極層６が、ゲート電極層８と同様に炭素層１１に対して十分に絶縁され、サイドウォール１２は、集束電極層６が炭素層１１を介してゲート電極層８を導通するのを十分に防ぐことのできる構成となっている。

図１０は、本実施形態の第２変形例に係る電子放出素子１を示している。図示のように、本変形例に係るサイドウォール１２は、炭素層１１と上部放出凹部１０ａに臨む集束電極層６の層端との間にのみ形成されている。このサイドウォール１２は、第１変形例の上部サイドウォール１２ａと同様、第２絶縁体層７の膜厚と同一の膜厚（膜幅）を有しており、集束電極層６を上下から挟む第２絶縁体層７および第３絶縁体層５０の層端に揃うように、上部放出凹部１０ａの内周面に埋め込まれて形成されている。
サイドウォール１２は、集束電極層６と炭素層１１との間の絶縁が目的であるため、本変形例は、サイドウォール１２を集束電極層６と炭素層１１の間にのみに形成している。

上記の構成によれば、電子放出素子１は、集束電極層６と炭素層１１とを絶縁するサイドウォール１２により、集束電極層６とゲート電極層８とが炭素層１１を介して導通することがないため、集束電極層６に、ゲート電極層８と異なる電位の電圧を印加することができ、電子の軌道を効率良く集束することができる。特に、変形例を除く実施形態によれば、複雑な成膜・エッチング工程が必要なく、炭素層１１と集束電極層６とを絶縁するサイドウォール１２を容易に形成することができる。さらに、ゲート電極層８よりも低い電圧で集束電極層６を機能させるため、全体として低電圧で電子を放出させることができる。
そして、電子放出素子１を備えた撮像装置１００は、放出された電子を効率よく光電変換層１２３の表面に集束することができ、省電力型且つ検出精度が高いものとなる。

１ 電子放出素子 ２ カソード電極層
３ 電子放出層 ５ 第１絶縁体層
６ 集束電極層 ７ 第２絶縁体層
８ ゲート電極層 ９ 面放出部
１０ 電子放出凹部 １１ 炭素層
１２ サイドウォール １２ａ 上部サイドウォール
１２ｂ 下部サイドウォール ５０ 第３絶縁体層
１００ 撮像装置 １１０ 電子放出基板部
１１１ シリコン基板 １２０ 受光基板部
１２１ ガラス基板 １２２ アノード電極層
１２３ 光電変換層 １３０ メッシュ電極

Claims (8)

1. 面放出部から電子を放出する電子放出層と、
   第１絶縁体層を介して前記電子放出層の表面に成膜され、放出された電子を集束させる集束電極層と、
   第２絶縁体層を介して、前記集束電極層の表面に成膜されたゲート電極層と、
   前記ゲート電極層、前記第２絶縁体層、前記集束電極層および前記第１絶縁体層を貫通して、前記面放出部の表面に凹状に開口する放出凹部と、
   前記ゲート電極層の表面から前記放出凹部の内周面に亘って成膜された炭素層と、
   前記第１絶縁体層および前記第２絶縁体層とは別工程で成膜され、前記集束電極層と前記炭素層とを絶縁する部分絶縁部と、を備え、
   前記部分絶縁部は、
   前記炭素層と前記ゲート電極層との間に介設したサイドウォール、
   前記炭素層と前記第２絶縁体層との間に介設したサイドウォール、
   前記炭素層と前記集束電極層との間に介設したサイドウォール、
   前記炭素層と前記第１絶縁体層との間に介設したサイドウォール、
   のうち、少なくとも前記炭素層と前記集束電極層との間に介設したサイドウォールで構成されていることを特徴とする電子放出素子。
2. 面放出部から電子を放出する電子放出層と、
   第１絶縁体層を介して、前記電子放出層の表面に成膜されたゲート電極層と、
   第２絶縁体層を介して前記ゲート電極層の表面に成膜され、放出された電子を集束させる集束電極層と、
   前記集束電極層の表面に積層された第３絶縁体層と、
   前記第３絶縁体層、前記集束電極層、前記第２絶縁体層、前記ゲート電極層および前記第１絶縁体層を貫通して、前記面放出部の表面に凹状に開口する放出凹部と、
   前記第３絶縁体層の表面から前記放出凹部の内周面に亘って成膜された炭素層と、
   前記第１絶縁体層、前記第２絶縁体層および前記第３絶縁体層とは別工程で成膜され、前記集束電極層と前記炭素層とを絶縁する部分絶縁部と、を備え、
   前記部分絶縁部は、
   前記炭素層と前記第３絶縁体層との間に介設したサイドウォール、
   前記炭素層と前記集束電極層との間に介設したサイドウォール、
   前記炭素層と前記第２絶縁体層との間に介設したサイドウォール、
   前記炭素層と前記ゲート電極層との間に介設したサイドウォール、
   前記炭素層と前記第１絶縁体層との間に介設したサイドウォール、
   のうち、少なくとも前記炭素層と前記集束電極層との間に介設したサイドウォールで構成されていることを特徴とする電子放出素子。
3. 前記サイドウォールの膜厚（膜幅）は、前記第２絶縁体層の絶縁性能と略同一になる厚さに形成されていることを特徴とする請求項１または２に記載の電子放出素子。
4. 前記電子放出層は、アモルファスシリコンで構成され、
   前記部分絶縁部は、酸化物または窒化物で構成されていることを特徴とする請求項１または２に記載の電子放出素子。
5. 前記ゲート電極層の電位に対し、前記集束電極層の電位が低くなるようにそれぞれ電圧が印加されることを特徴とする請求項１または２に記載の電子放出素子。
6. 前記集束電極層の電位が、マイナスの電位であることを特徴とする請求項５に記載の電子放出素子。
7. 前記放出凹部は、電子放出方向に拡開形成されていることを特徴とする請求項１または２に記載の電子放出素子。
8. 請求項１ないし７のいずれかに記載の電子放出素子、およびカソード電極を有する電子放出基板部と、
   真空空間を存して前記電子放出基板部に対面し、光電変換層およびアノード電極を有する受光基板部と、を備えたことを特徴とする撮像装置。

Images