WO2012160962A1 - Semiconductor device production method and semiconductor device - Google Patents

Semiconductor device production method and semiconductor device Download PDF

Info

Publication number
WO2012160962A1
WO2012160962A1 PCT/JP2012/061780 JP2012061780W WO2012160962A1 WO 2012160962 A1 WO2012160962 A1 WO 2012160962A1 JP 2012061780 W JP2012061780 W JP 2012061780W WO 2012160962 A1 WO2012160962 A1 WO 2012160962A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
layer
glass
manufacturing
insulating layer
Prior art date
Application number
PCT/JP2012/061780
Other languages
French (fr)
Japanese (ja)
Inventor
小笠原　淳
浩二 伊東
伊藤　一彦
広野 六鎗
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2011/061713 external-priority patent/WO2012160631A1/en
Priority claimed from PCT/JP2011/061714 external-priority patent/WO2012160632A1/en
Priority claimed from PCT/JP2011/062134 external-priority patent/WO2012160704A1/en
Priority claimed from PCT/JP2011/069448 external-priority patent/WO2013030922A1/en
Priority claimed from PCT/JP2012/052108 external-priority patent/WO2013114562A1/en
Priority to JP2013516274A priority Critical patent/JP5655140B2/en
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to JP2013516886A priority patent/JP5340511B1/en
Priority to DE112012003178.4T priority patent/DE112012003178B4/en
Priority to PCT/JP2012/080795 priority patent/WO2013168314A1/en
Priority to CN201280005993.0A priority patent/CN103518254B/en
Priority to US13/980,435 priority patent/US9941112B2/en
Publication of WO2012160962A1 publication Critical patent/WO2012160962A1/en
Priority to TW102113292A priority patent/TWI553738B/en
Priority to NL2010635A priority patent/NL2010635C2/en
Priority to FR1354172A priority patent/FR2990561B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C03C3/087—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal containing calcium oxide, e.g. common sheet or container glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • C03C8/04—Frit compositions, i.e. in a powdered or comminuted form containing zinc
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

A semiconductor device production method characterized by including, in this order: a first step in which a semiconductor element having a pn junction protruding section from which a pn junction protrudes is prepared; a second step in which an insulation layer is formed so as to cover the pn junction protruding section; and a third step in which a layer comprising a glass composition that does not substantially contain Pb is formed upon the insulation layer, and then a glass layer is formed upon the insulation layer by sintering the layer comprising the glass composition. This semiconductor device production method enables stable production of a semiconductor device having a low reverse-direction current, having improved insulation and without affecting the glass layer composition or sintering conditions, as a result of interposing the insulation layer between the semiconductor substrate and the glass layer. The effect of increased high-temperature reverse bias tolerance compared to conventional semiconductor devices is also achieved, when the obtained semiconductor device is molded using a resin and made into a resin-sealed semiconductor device.

Description

半導体装置の製造方法及び半導体装置Semiconductor device manufacturing method and semiconductor device
　本発明は、半導体装置の製造方法及び半導体装置に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device.
　メサ型の半導体装置を製造する過程でｐｎ接合露出部を覆うようにパッシベーション用のガラス層を形成する半導体装置の製造方法が知られている（例えば、特許文献１参照。）。 2. Description of the Related Art A semiconductor device manufacturing method is known in which a passivation glass layer is formed so as to cover a pn junction exposed portion in the process of manufacturing a mesa type semiconductor device (see, for example, Patent Document 1).
　図１１及び図１２は、そのような従来の半導体装置の製造方法を説明するために示す図である。図１１（ａ）～図１１（ｄ）及び図１２（ａ）～図１２（ｄ）は各工程図である。
　従来の半導体装置の製造方法は、図１１及び図１２に示すように、「半導体基体形成工程」、「溝形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で含む。以下、従来の半導体装置の製造方法を工程順に説明する。 11 and 12 are views for explaining such a conventional method of manufacturing a semiconductor device. FIGS. 11A to 11D and FIGS. 12A to 12D are process diagrams.
As shown in FIGS. 11 and 12, the conventional semiconductor device manufacturing method includes a “semiconductor substrate forming step”, a “groove forming step”, a “glass layer forming step”, a “photoresist forming step”, and an “oxide removal”. Step, “roughened region forming step”, “electrode forming step” and “semiconductor substrate cutting step” are included in this order. Hereinafter, a conventional method for manufacturing a semiconductor device will be described in the order of steps.
（ａ）半導体基体形成工程
　まず、ｎ－型半導体基板（ｎ－型シリコン基板）９１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層９１２、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層９１４を形成して、主面に平行なｐｎ接合が形成された半導体基体を形成する。その後、熱酸化によりｐ＋型拡散層９１２及びｎ＋型拡散層９１４の表面に酸化膜９１６，９１８を形成する（図１１（ａ）参照。）。 (A) Semiconductor Substrate Formation Step First, p + -type diffusion layer 912 is diffused from one surface of n − -type semiconductor substrate (n − -type silicon substrate) 910, and n-type impurities from the other surface are diffused. An n + -type diffusion layer 914 is formed by diffusion to form a semiconductor substrate in which a pn junction parallel to the main surface is formed. Thereafter, oxide films 916 and 918 are formed on the surfaces of the p + type diffusion layer 912 and the n + type diffusion layer 914 by thermal oxidation (see FIG. 11A).
（ｂ）溝形成工程
　次に、フォトエッチング法によって、酸化膜９１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からｐｎ接合を超える深さの溝９２０を形成する（図１１（ｂ）参照。）。 (B) Groove Formation Step Next, a predetermined opening is formed at a predetermined portion of the oxide film 916 by a photoetching method. After etching the oxide film, the semiconductor substrate is subsequently etched to form a groove 920 having a depth exceeding the pn junction from one surface of the semiconductor substrate (see FIG. 11B).
（ｃ）ガラス層形成工程
　次に、溝９２０の表面に、電気泳動法により溝９２０の内面及びその近傍の半導体基体表面に半導体接合保護用ガラス組成物からなる層を形成するとともに、当該半導体接合保護用ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層９２４を形成する（図１１（ｃ）参照。）。 (C) Glass layer forming step Next, a layer composed of a glass composition for protecting a semiconductor junction is formed on the inner surface of the groove 920 and the surface of the semiconductor substrate in the vicinity thereof on the surface of the groove 920 by electrophoresis. A layer made of the protective glass composition is baked to form a passivation glass layer 924 (see FIG. 11C).
（ｄ）フォトレジスト形成工程
　次に、ガラス層９２４の表面を覆うようにフォトレジスト９２６を形成する（図１１（ｄ）参照。）。 (D) Photoresist Formation Step Next, a photoresist 926 is formed so as to cover the surface of the glass layer 924 (see FIG. 11D).
（ｅ）酸化膜除去工程
　次に、フォトレジスト９２６をマスクとして酸化膜９１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位９３０における酸化膜９１６を除去する（図１２（ａ）参照。）。 (E) Oxide Film Removal Step Next, the oxide film 916 is etched using the photoresist 926 as a mask to remove the oxide film 916 in the portion 930 where the Ni plating electrode film is to be formed (see FIG. 12A).
（ｆ）粗面化領域形成工程
　次に、Ｎｉめっき電極膜を形成する部位９３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基体との密着性を高くするための粗面化領域９３２を形成する（図１２（ｂ）参照。）。 (F) Roughened region forming step Next, a roughened surface for increasing the adhesion between the Ni-plated electrode and the semiconductor substrate by performing a roughening treatment on the surface of the semiconductor substrate in the portion 930 where the Ni-plated electrode film is formed. The formation region 932 is formed (see FIG. 12B).
（ｇ）電極形成工程
　次に、半導体基体にＮｉめっきを行い、粗面化領域９３２上にアノード電極９３４を形成するとともに、半導体基体の他方の表面にカソード電極９３６を形成する（図１２（ｃ）参照。）。 (G) Electrode formation step Next, Ni plating is performed on the semiconductor substrate to form an anode electrode 934 on the roughened region 932, and a cathode electrode 936 is formed on the other surface of the semiconductor substrate (FIG. 12C). )reference.).
（ｈ）半導体基体切断工程
　次に、ダイシング等により、ガラス層９２４の中央部において半導体基体を切断して半導体基体をチップ化して、メサ型半導体装置（ｐｎダイオード）を作成する（図１２（ｄ）参照。）。 (H) Semiconductor Substrate Cutting Step Next, the semiconductor substrate is cut at the center of the glass layer 924 by dicing or the like to form a semiconductor substrate into a chip, thereby producing a mesa semiconductor device (pn diode) (FIG. 12D )reference.).
　以上説明したように、従来の半導体装置の製造方法は、主面に平行なｐｎ接合が形成された半導体基体の一方の表面からｐｎ接合を超える溝９２０を形成する工程（図１１（ａ）及び図１１（ｂ）参照。）と、当該溝９２０の内部にｐｎ接合露出部を覆うようにパッシベーション用のガラス層９２４を形成する工程（図１１（ｃ）参照。）とを含む。このため、従来の半導体装置の製造方法によれば、溝９２０の内部にパッシベーション用のガラス層９２４を形成した後半導体基体を切断することにより、高耐圧のメサ型半導体装置を製造することができる。 As described above, in the conventional method for manufacturing a semiconductor device, the step of forming the groove 920 exceeding the pn junction from one surface of the semiconductor substrate on which the pn junction parallel to the main surface is formed (FIG. 11A and FIG. 11 (b)) and a step (see FIG. 11 (c)) of forming a passivation glass layer 924 so as to cover the exposed portion of the pn junction inside the groove 920. Therefore, according to the conventional method for manufacturing a semiconductor device, a high-breakdown-voltage mesa semiconductor device can be manufactured by forming a passivation glass layer 924 in the groove 920 and then cutting the semiconductor substrate. .
特開２００４－８７９５５号公報JP 2004-87955 A
　ところで、パッシベーション用のガラス層に用いるガラス材料としては、（ａ）適正な温度で焼成できること、（ｂ）工程で使用する薬品に耐えること、（ｃ）工程中におけるウェーハの反りを防止するためシリコンの線膨張率に近い線膨張率を有すること（特に５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近いこと）及び（ｄ）優れた絶縁性を有することという条件を満たす必要があることから、従来より「珪酸鉛を主成分としたガラス材料」が広く用いられている。 By the way, as a glass material used for the glass layer for passivation, (a) it can be fired at an appropriate temperature, (b) can withstand chemicals used in the process, and (c) silicon to prevent warping of the wafer during the process. The linear expansion coefficient is close to the linear expansion coefficient (particularly, the average linear expansion coefficient at 50 ° C. to 550 ° C. is close to the linear expansion coefficient of silicon) and (d) it must have excellent insulation properties. Therefore, conventionally, “glass materials mainly composed of lead silicate” have been widely used.
　しかしながら、「珪酸鉛を主成分としたガラス材料」には環境負荷の大きい鉛が含まれており、近未来にはそのような「珪酸鉛を主成分としたガラス材料」の使用が禁止されていくことになると考えられる。 However, “glass material based on lead silicate” contains lead with a large environmental impact, and in the near future, the use of such “glass material based on lead silicate” is prohibited. It is thought that it will go.
　そこで、鉛を含まないガラス材料を用いて、パッシベーション用のガラス層を形成することが考えられるが、本発明の発明者らの研究により、鉛を含まないガラス材料を用いて、パッシベーション用のガラス層を形成した場合には、ガラス層の組成や焼成条件によっては（ガラスの組成：ＳｉＯ２高含有ガラスの場合、焼成条件：短時間で行った場合）、逆方向電流が増大してしまうという問題があることが判明した。換言すると、長時間（例えば３時間）の焼成を行わなければ漏れ電流が増大してしまう問題があることが判明した。 Therefore, it is conceivable to form a passivation glass layer using a glass material that does not contain lead. However, according to the study of the inventors of the present invention, a glass material for passivation using a glass material that does not contain lead. When the layer is formed, depending on the composition of the glass layer and the firing conditions (glass composition: in the case of glass containing high SiO 2 , firing conditions: when performed in a short time), the reverse current increases. It turns out that there is a problem. In other words, it has been found that there is a problem that leakage current increases unless firing is performed for a long time (for example, 3 hours).
　そこで、本発明は、上記した事情に鑑みてなされたもので、ガラス層の組成や焼成条件によらず、逆方向電流の低い半導体装置を安定して製造することが可能な半導体装置の製造方法を提供することを目的とする。また、そのような半導体装置の製造方法により製造可能な半導体装置であって、逆方向電流の低い半導体装置を提供することを目的とする。 Therefore, the present invention has been made in view of the above circumstances, and a method for manufacturing a semiconductor device capable of stably manufacturing a semiconductor device having a low reverse current regardless of the composition of the glass layer and the firing conditions. The purpose is to provide. Another object of the present invention is to provide a semiconductor device that can be manufactured by such a manufacturing method of a semiconductor device and has a low reverse current.
［１］本発明の半導体装置の製造方法は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、前記ｐｎ接合露出部を覆うように絶縁層を形成する第２工程と、前記絶縁層上にＰｂを実質的に含有しないガラス組成物からなる層を形成した後、当該ガラス組成物からなる層を焼成することにより前記絶縁層上にガラス層を形成する第３工程とをこの順序で含むことが好ましい。 [1] A method of manufacturing a semiconductor device according to the present invention includes a first step of preparing a semiconductor element having a pn junction exposed portion where a pn junction is exposed, and a second step of forming an insulating layer so as to cover the pn junction exposed portion. A step of forming a glass layer on the insulating layer by firing a layer made of the glass composition after forming a layer made of a glass composition substantially free of Pb on the insulating layer; The steps are preferably included in this order.
［２］本発明の半導体装置の製造方法において、前記第２工程においては、前記絶縁層を５ｎｍ～１００ｎｍの範囲内の厚さに形成することが好ましい。 [2] In the method of manufacturing a semiconductor device of the present invention, in the second step, it is preferable that the insulating layer is formed to a thickness within a range of 5 nm to 100 nm.
［３］本発明の半導体装置の製造方法において、前記第３工程においては、電気泳動法を用いて前記ガラス組成物からなる層を形成することが好ましい。 [3] In the method for manufacturing a semiconductor device of the present invention, in the third step, it is preferable to form a layer made of the glass composition by using an electrophoresis method.
［４］本発明の半導体装置の製造方法において、前記第２工程においては、前記絶縁層を５ｎｍ～６０ｎｍの範囲内の厚さに形成することが好ましい。 [4] In the method of manufacturing a semiconductor device of the present invention, in the second step, it is preferable that the insulating layer is formed to a thickness in the range of 5 nm to 60 nm.
［５］本発明の半導体装置の製造方法においては、前記第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記ｐｎ接合を超える深さの溝を形成することにより、前記溝の内面に前記ｐｎ接合露出部を形成する工程とを含み、前記第２工程は、前記ｐｎ接合露出部を覆うように前記溝の内面に前記絶縁層を形成する工程を含み、前記第３工程においては、前記絶縁層上に前記ガラス層を形成する工程を含むことが好ましい。 [5] In the method for manufacturing a semiconductor device of the present invention, the first step includes a step of preparing a semiconductor substrate having a pn junction parallel to a main surface, and the pn junction is exceeded from one surface of the semiconductor substrate. Forming a pn junction exposed portion on the inner surface of the groove by forming a groove having a depth, and the second step includes insulating the inner surface of the groove so as to cover the pn junction exposed portion. Preferably, the method includes a step of forming a layer, and the third step preferably includes a step of forming the glass layer on the insulating layer.
［６］本発明の半導体装置の製造方法において、前記第２工程においては、熱酸化法によって前記絶縁層を形成することが好ましい。 [6] In the method for manufacturing a semiconductor device of the present invention, in the second step, the insulating layer is preferably formed by a thermal oxidation method.
［７］本発明の半導体装置の製造方法において、前記第２工程においては、堆積法によって前記絶縁層を形成することが好ましい。 [7] In the method of manufacturing a semiconductor device of the present invention, it is preferable that the insulating layer is formed by a deposition method in the second step.
［８］本発明の半導体装置の製造方法においては、前記第１工程は、半導体基体の表面に前記ｐｎ接合露出部を形成する工程を含み、前記第２工程は、前記ｐｎ接合露出部を覆うように前記半導体基体の表面に前記絶縁層を形成する工程を含み、前記第３工程においては、前記絶縁層上に前記ガラス層を形成する工程とを含むことが好ましい。 [8] In the method for manufacturing a semiconductor device of the present invention, the first step includes a step of forming the pn junction exposed portion on the surface of the semiconductor substrate, and the second step covers the pn junction exposed portion. Thus, it is preferable to include a step of forming the insulating layer on the surface of the semiconductor substrate, and the third step includes a step of forming the glass layer on the insulating layer.
［９］本発明の半導体装置の製造方法においては、前記第２工程においては、熱酸化法によって前記絶縁層を形成することが好ましい。 [9] In the method for manufacturing a semiconductor device of the present invention, in the second step, the insulating layer is preferably formed by a thermal oxidation method.
［１０］本発明の半導体装置の製造方法においては、前記第２工程においては、堆積法によって前記絶縁層を形成することが好ましい。 [10] In the method for manufacturing a semiconductor device of the present invention, it is preferable that the insulating layer is formed by a deposition method in the second step.
［１１］本発明の半導体装置の製造方法において、前記第３工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。 [11] In the method of the present invention, the in the third step, at least SiO 2, and B 2 O 3, and Al 2 O 3, ZnO and, CaO, of MgO and BaO among the at least two The glass layer is formed using a glass composition containing an alkaline earth metal oxide and substantially free of Pb, As, Sb, Li, Na, and K. Is preferred.
［１２］本発明の半導体装置の製造方法において、前記第３工程においては、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯと、３ｍｏｌ％～１０ｍｏｌ％のＢ２Ｏ３とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。 [12] In the method of the present invention, in the third step, contains at least SiO 2, and Al 2 O 3, and ZnO, and CaO, and B 2 O 3 of 3 mol% ~ 10 mol% And it is preferable to form the said glass layer using the glass composition which does not contain Pb, As, Sb, Li, Na, and K substantially.
［１３］本発明の半導体装置の製造方法において、前記第３工程においては、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物と、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。 [13] In the method of the present invention, the in the third step, at least the SiO 2, and Al 2 O 3, and oxides of alkaline earth metals, "nickel oxide, copper oxide, manganese At least one metal oxide selected from the group consisting of oxides and zirconium oxides "and substantially free of Pb, As, Sb, Li, Na, and K. The glass layer is preferably formed using a glass composition.
［１４］本発明の半導体装置の製造方法において、前記第３工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。 [14] In the method of the present invention, the in the third step, at least a SiO 2, B and 2 O 3, and Al 2 O 3, CaO, MgO and at least two alkaline earth out of BaO The glass layer is formed using a glass composition containing a metal oxide and substantially free of Pb, As, Sb, Li, Na, K, and Zn. Is preferred.
［１５］本発明の半導体装置の製造方法において、前記第３工程においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＭｇＯと、ＣａＯとを含有し、かつ、Ｐｂと、Ｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。 [15] In the method of the present invention, the in the third step, the glass composition includes at least SiO 2, and Al 2 O 3, containing the MgO, and CaO, and, and Pb , B, As, Sb, Li, Na, and K are preferably used to form the glass layer using a glass composition that does not substantially contain.
［１６］本発明の半導体装置の製造方法において、前記第３工程においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯとを含有し、かつ、Ｐｂと、Ｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することが好ましい。 [16] In the method of the present invention, the in the third step, the glass composition includes at least SiO 2, and Al 2 O 3, containing the ZnO, and a Pb, and B It is preferable to form the glass layer using a glass composition that does not substantially contain As, Sb, Li, Li, Na, and K.
［１７］本発明の半導体装置は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子と、前記ｐｎ接合露出部を覆うように形成された絶縁層と、前記絶縁層上に形成されたガラス層とを備え、前記ガラス層は、Ｐｂを実質的に含有しないガラス組成物を焼成して形成されたものであることを特徴とする。 [17] A semiconductor device of the present invention includes a semiconductor element having a pn junction exposed portion from which a pn junction is exposed, an insulating layer formed to cover the pn junction exposed portion, and a glass formed on the insulating layer. And the glass layer is formed by firing a glass composition substantially free of Pb.
　本発明の半導体装置の製造方法によれば、半導体基体とガラス層との間に絶縁層が介在することになることから、絶縁性が向上し、後述する実施例からも分かるように、ガラス層の組成や焼成条件によらず、逆方向電流の低い半導体装置を安定して製造することが可能となる。すなわち、ＳｉＯ２の含有量が５５ｍｏｌ％以上であっても、焼成時間を１５分程度とした場合であっても、逆方向電流の低い半導体装置を安定して製造することが可能となる。 According to the method for manufacturing a semiconductor device of the present invention, since an insulating layer is interposed between the semiconductor substrate and the glass layer, the insulating property is improved, and as can be seen from the examples described later, the glass layer Regardless of the composition and firing conditions, it is possible to stably manufacture a semiconductor device having a low reverse current. That is, it is possible to stably manufacture a semiconductor device with a low reverse current even when the content of SiO 2 is 55 mol% or more or when the baking time is about 15 minutes.
　また、本発明の半導体装置によれば、半導体基体とガラス層との間に絶縁層が介在することから、絶縁性が向上し、後述する実施例からも分かるように、逆方向電流の低い半導体装置となる。 Further, according to the semiconductor device of the present invention, since the insulating layer is interposed between the semiconductor substrate and the glass layer, the insulating property is improved, and as can be seen from the examples described later, the semiconductor having a low reverse current It becomes a device.
　また、本発明の半導体装置の製造方法及び半導体装置によれば、これを樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量が高くなるという効果も得られる。 Further, according to the semiconductor device manufacturing method and the semiconductor device of the present invention, when a resin-encapsulated semiconductor device is molded by resin, a conventional “glass material mainly composed of lead silicate” is used. The effect that the high-temperature reverse bias tolerance is higher than that obtained by molding the semiconductor device obtained by molding with resin to obtain a resin-encapsulated semiconductor device is also obtained.
　なお、本発明の半導体装置の製造方法及び半導体装置において、少なくともある特定成分（ＳｉＯ２、Ｂ２Ｏ３等）を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。 In addition, in the manufacturing method of a semiconductor device and the semiconductor device of the present invention, the phrase “containing at least a specific component (SiO 2 , B 2 O 3, etc.)” includes the specific component in addition to the case where only the specific component is included. In addition to the above, a case where the glass composition further contains components that can usually be contained is also included.
　また、本発明の半導体装置の製造方法及び半導体装置において、ある特定元素（Ｐｂ、Ａｓ等）を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記特定元素が混入したガラス組成物を排除するものではない。 Further, in the method of manufacturing a semiconductor device and the semiconductor device of the present invention, substantially not containing a certain element (Pb, As, etc.) means that the certain element is not contained as a component, and constitutes glass. It does not exclude a glass composition in which the specific element is mixed as an impurity in the raw material of each component.
　また、本発明の半導体装置の製造方法及び半導体装置において、ある特定元素（Ｐｂ、Ａｓ等）を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物などを含有しないことをいう。 In addition, in the method for manufacturing a semiconductor device and the semiconductor device of the present invention, the phrase “not containing a specific element (Pb, As, etc.)” does not contain an oxide of the specific element or a nitride of the specific element. Say.
実施形態１に係る半導体装置の製造方法を説明するために示す図である。FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment. 実施形態１に係る半導体装置の製造方法を説明するために示す図である。FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment. 実施形態２に係る半導体装置の製造方法を説明するために示す図である。FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the second embodiment. 実施形態２に係る半導体装置の製造方法を説明するために示す図である。FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the second embodiment. 実施例の条件及び結果を示す図表である。It is a graph which shows the conditions and result of an Example. 予備評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。It is a figure shown in order to demonstrate the bubble b which generate | occur | produces inside the glass layer 124 in preliminary evaluation. 本評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す写真である。It is a photograph shown in order to explain the bubble b generated inside the glass layer 124 in this evaluation. 半導体基体とガラス層との境界を含む部分の断面ＴＥＭ写真である。It is a cross-sectional TEM photograph of the part containing the boundary of a semiconductor base | substrate and a glass layer. 実施例における逆方向電流を示す図である。It is a figure which shows the reverse direction current in an Example. 高温逆バイアス試験の結果を示す図である。It is a figure which shows the result of a high temperature reverse bias test. 従来の半導体装置の製造方法を説明するために示す図である。It is a figure shown in order to demonstrate the manufacturing method of the conventional semiconductor device. 従来の半導体装置の製造方法を説明するために示す図である。It is a figure shown in order to demonstrate the manufacturing method of the conventional semiconductor device.
　以下、本発明の半導体装置の製造方法及び半導体装置について、図に示す実施の形態に基づいて説明する。 Hereinafter, a method for manufacturing a semiconductor device and a semiconductor device of the present invention will be described based on the embodiments shown in the drawings.
［実施形態１］
　実施形態１に係る半導体装置の製造方法は、ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うように絶縁層を形成する第２工程と、絶縁層上にガラス組成物からなる層を形成した後、当該ガラス組成物からなる層を焼成することにより絶縁層上にガラス層を形成する第３工程とをこの順序で含む半導体装置の製造方法である。実施形態１に係る半導体装置の製造方法においては、半導体装置としてメサ型のｐｎダイオードを製造する。 [Embodiment 1]
The method for manufacturing a semiconductor device according to the first embodiment includes a first step of preparing a semiconductor element having a pn junction exposed portion where a pn junction is exposed, and a second step of forming an insulating layer so as to cover the pn junction exposed portion. And a third step of forming a glass layer on the insulating layer by firing a layer made of the glass composition on the insulating layer and then firing the layer made of the glass composition in this order. Is the method. In the method for manufacturing a semiconductor device according to the first embodiment, a mesa pn diode is manufactured as the semiconductor device.
　図１及び図２は、実施形態１に係る半導体装置の製造方法を説明するために示す図である。図１（ａ）～図１（ｄ）及び図２（ａ）～図２（ｄ）は各工程図である。
　実施形態１に係る半導体装置の製造方法は、図１及び図２に示すように、「半導体基体準備工程」、「溝形成工程」、「絶縁層形成工程」、「ガラス層形成工程」、「フォトレジスト形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体基体切断工程」をこの順序で実施する。以下、実施形態１に係る半導体装置の製造方法を工程順に説明する。 1 and 2 are views for explaining the method of manufacturing the semiconductor device according to the first embodiment. 1A to 1D and FIGS. 2A to 2D are process diagrams.
As shown in FIGS. 1 and 2, the semiconductor device manufacturing method according to the first embodiment includes a “semiconductor substrate preparation step”, a “groove formation step”, an “insulating layer formation step”, a “glass layer formation step”, “ The “photoresist forming step”, “oxide film removing step”, “roughened region forming step”, “electrode forming step”, and “semiconductor substrate cutting step” are performed in this order. Hereinafter, the manufacturing method of the semiconductor device according to the first embodiment will be described in the order of steps.
（ａ）半導体基体準備工程
　まず、ｎ－型半導体基板（ｎ－型シリコン基板）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層１１２、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層１１４を形成して、主面に平行なｐｎ接合が形成された半導体基体を準備する。その後、熱酸化によりｐ＋型拡散層１１２及びｎ＋型拡散層１１４の表面に酸化膜１１６，１１８を形成する（図１（ａ）参照。）。 (A) Semiconductor Substrate Preparation Step First, p + -type diffusion layer 112 is diffused from one surface of n − -type semiconductor substrate (n − -type silicon substrate) 110, and n-type impurities from the other surface are diffused. An n + -type diffusion layer 114 is formed by diffusion to prepare a semiconductor substrate on which a pn junction parallel to the main surface is formed. Thereafter, oxide films 116 and 118 are formed on the surfaces of the p + type diffusion layer 112 and the n + type diffusion layer 114 by thermal oxidation (see FIG. 1A).
（ｂ）溝形成工程
　次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体基体のエッチングを行い、半導体基体の一方の表面からｐｎ接合を超える深さの溝１２０を形成する（図１（ｂ）参照。）。このとき、溝の内面にｐｎ接合露出部Ａが形成される。 (B) Groove Formation Step Next, a predetermined opening is formed at a predetermined portion of the oxide film 116 by a photoetching method. After the oxide film is etched, the semiconductor substrate is subsequently etched to form a groove 120 having a depth exceeding the pn junction from one surface of the semiconductor substrate (see FIG. 1B). At this time, a pn junction exposed portion A is formed on the inner surface of the groove.
（ｃ）絶縁層形成工程
　次に、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、溝１２０の内面にシリコン酸化膜からなる絶縁層１２１を形成する（図１（ｃ）参照。）。絶縁層１２１の厚さは、５ｎｍ～６０ｎｍの範囲内（例えば２０ｎｍ）とする。絶縁層１２１の形成は、半導体基体を拡散炉に入れた後、酸素ガスを流しながら９００℃の温度で１０分処理することにより行う。絶縁層１２１の厚さが５ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層１２１の厚さが６０ｎｍを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。 (C) Insulating Layer Formation Step Next, an insulating layer 121 made of a silicon oxide film is formed on the inner surface of the groove 120 by a thermal oxidation method using dry oxygen (DryO 2 ) (see FIG. 1C). The thickness of the insulating layer 121 is in the range of 5 nm to 60 nm (for example, 20 nm). The insulating layer 121 is formed by placing the semiconductor substrate in a diffusion furnace and then treating it at a temperature of 900 ° C. for 10 minutes while flowing oxygen gas. If the thickness of the insulating layer 121 is less than 5 nm, the effect of reducing the reverse current may not be obtained. On the other hand, if the thickness of the insulating layer 121 exceeds 60 nm, a layer made of a glass composition may not be formed by electrophoresis in the next glass layer forming step.
（ｄ）ガラス層形成工程
　次に、電気泳動法により溝１２０の内面及びその近傍の半導体基体表面にガラス組成物からなる層を形成するとともに、当該ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層１２４を形成する（図１（ｄ）参照。）。なお、溝１２０の内面にガラス組成物からなる層を形成する際には、溝１２０の内面を絶縁層１２１を介して被覆するようにガラス組成物からなる層を形成する。従って、溝１２０の内部におけるｐｎ接合露出部Ａは絶縁層１２１を介してガラス層１２４により覆われた状態となる。 (D) Glass layer forming step Next, by forming a layer made of the glass composition on the inner surface of the groove 120 and the semiconductor substrate surface in the vicinity thereof by electrophoresis, and firing the layer made of the glass composition, A glass layer 124 for passivation is formed (see FIG. 1D). In addition, when forming the layer which consists of glass compositions in the inner surface of the groove | channel 120, the layer which consists of glass composition is formed so that the inner surface of the groove | channel 120 may be coat | covered via the insulating layer 121. FIG. Therefore, the pn junction exposed portion A inside the groove 120 is covered with the glass layer 124 via the insulating layer 121.
　ガラス組成物としては、Ｐｂを実質的に含有しないガラス組成物を用いる。そのようなガラス組成物としては、（１）少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯと、３ｍｏｌ％～１０ｍｏｌ％のＢ２Ｏ３とを含有し、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物、（２）少なくともＳｉＯ２と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物と、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物、（３）少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物、（４）少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しないガラス組成物、（５）少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＭｇＯと、ＣａＯとを含有し、かつ、Ｐｂと、Ｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物、（６）少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯとを含有し、Ｐｂと、Ｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物などを用いることができる。 As the glass composition, a glass composition containing substantially no Pb is used. Such a glass composition includes (1) at least SiO 2 , Al 2 O 3 , ZnO, CaO, 3 mol% to 10 mol% B 2 O 3 , Pb, As, A glass composition substantially free of Sb, Li, Na, and K; (2) at least SiO 2 , Al 2 O 3 , an alkaline earth metal oxide, “nickel oxide, copper At least one metal oxide selected from the group consisting of oxides, manganese oxides, and zirconium oxides ", and substantially containing Pb, As, Sb, Li, Na, and K. glass compositions without the specific, and (3) at least SiO 2, and B 2 O 3, and Al 2 O 3, and ZnO, CaO, and at least two oxides of alkaline earth metals of MgO and BaO Containing and P When the As, and Sb, Li and the glass composition is substantially free and Na, and K, (4) and at least SiO 2, and B 2 O 3, and Al 2 O 3, CaO, MgO and A glass composition containing an oxide of at least two alkaline earth metals of BaO and substantially free of Pb, As, Sb, Li, Na, K, and Zn; (5) Contains at least SiO 2 , Al 2 O 3 , MgO, and CaO, and substantially contains Pb, B, As, Sb, Li, Na, and K not glass composition, (6) at least as SiO 2, and Al 2 O 3, containing the ZnO, and Pb, and B, as, Sb, Li, and Na, substantially containing and K A glass composition or the like that is not used can be used.
　なお、この場合において、ある特定成分を含有するとは、当該ある特定成分のみを含有する場合のほか、当該ある特定成分に加えて、ガラス組成物に通常含有可能な成分をさらに含有する場合も含む。また、ある特定元素を実質的に含有しないとは、当該ある特定元素を成分として含有しないという意味であり、ガラスを構成する各成分の原料中に不純物として上記ある特定元素が混入したガラス組成物を排除するものではない。また、ある特定元素を含有しないとは、当該ある特定元素の酸化物、当該ある特定元素の窒化物などを含有しないことをいう。 In addition, in this case, containing a specific component includes not only the case where only the specific component is contained, but also the case where the glass composition further contains a component that can be normally contained in addition to the specific component. . Further, substantially not containing a specific element means that the specific element is not included as a component, and a glass composition in which the specific element is mixed as an impurity in the raw material of each component constituting the glass. Is not to be excluded. Further, “not containing a specific element” means not containing an oxide of the specific element or a nitride of the specific element.
（ｅ）酸化膜除去工程
　次に、ガラス層１２４の表面を覆うようにフォトレジスト１２６を形成した後、当該フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図２（ａ）参照。）。 (E) Oxide Film Removal Step Next, a photoresist 126 is formed so as to cover the surface of the glass layer 124, and then the oxide film 116 is etched using the photoresist 126 as a mask to form a Ni plating electrode film. The oxide film 116 in 130 is removed (see FIG. 2A).
（ｆ）粗面化領域形成工程
　次に、Ｎｉめっき電極膜を形成する部位１３０における半導体基体表面の粗面化処理を行い、Ｎｉめっき電極と半導体基体との密着性を高くするための粗面化領域１３２を形成する（図２（ｂ）参照。）。 (F) Roughened region forming step Next, a roughened surface for increasing the adhesion between the Ni-plated electrode and the semiconductor substrate by performing a roughening treatment on the surface of the semiconductor substrate in the portion 130 where the Ni-plated electrode film is formed. The formation region 132 is formed (see FIG. 2B).
（ｇ）電極形成工程
　次に、半導体基体にＮｉめっきを行い、粗面化領域１３２上にアノード電極１３４を形成するとともに、半導体基体の他方の表面にカソード電極１３６を形成する（図２（ｃ）参照。）。 (G) Electrode forming step Next, Ni plating is performed on the semiconductor substrate to form the anode electrode 134 on the roughened region 132 and the cathode electrode 136 is formed on the other surface of the semiconductor substrate (FIG. 2C). )reference.).
（ｈ）半導体基体切断工程
　次に、ダイシング等により、ガラス層１２４の中央部において半導体基体を切断して半導体基体をチップ化して、半導体装置（メサ型のｐｎダイオード）１００を製造する（図２（ｄ）参照。）。 (H) Semiconductor Substrate Cutting Step Next, the semiconductor substrate is cut into chips by dicing or the like at the central portion of the glass layer 124 to produce a semiconductor device (mesa pn diode) 100 (FIG. 2). (See (d).)
　以上のようにして、実施形態１に係る半導体装置１００を製造することができる。 As described above, the semiconductor device 100 according to the first embodiment can be manufactured.
　実施形態１に係る半導体装置の製造方法によれば、半導体基体とガラス層１２４との間に絶縁層１２１が介在することになることから、絶縁性が向上し、後述する実施例からも分かるように、ガラス層の組成や焼成条件によらず、逆方向電流の低い半導体装置を安定して製造することが可能となる。すなわち、ＳｉＯ２の含有量が５５ｍｏｌ％以上であっても、焼成時間を１５分程度とした場合であっても、逆方向電流の低い半導体装置を安定して製造することが可能となる。 According to the manufacturing method of the semiconductor device according to the first embodiment, since the insulating layer 121 is interposed between the semiconductor substrate and the glass layer 124, the insulating property is improved, and as can be seen from the examples described later. In addition, a semiconductor device having a low reverse current can be stably manufactured regardless of the composition of the glass layer and the firing conditions. That is, it is possible to stably manufacture a semiconductor device with a low reverse current even when the content of SiO 2 is 55 mol% or more or when the baking time is about 15 minutes.
　また、実施形態１に係る半導体装置の製造方法によれば、得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることができるという効果も得られる。 In addition, according to the method of manufacturing a semiconductor device according to the first embodiment, when the obtained semiconductor device is molded with resin to form a resin-encapsulated semiconductor device, the conventional “glass material mainly composed of lead silicate” As compared with a semiconductor device obtained by molding a semiconductor device obtained by using resin, a high temperature reverse bias withstand capability can be increased.
　また、実施形態１に係る半導体装置の製造方法によれば、ガラス層１２４が半導体基体よりも濡れ性の高い絶縁層１２１と接触するようになるため、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から泡が発生し難くなる。このため、そのような泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく抑制できるという効果も得られる。 In addition, according to the method for manufacturing a semiconductor device according to the first embodiment, the glass layer 124 comes into contact with the insulating layer 121 having higher wettability than the semiconductor substrate. In the process of forming the layer, bubbles are less likely to be generated from the interface between the semiconductor substrate and the glass layer. For this reason, the effect that generation | occurrence | production of such a bubble can be suppressed without adding the component with defoaming effects, such as nickel oxide, is also acquired.
　実施形態１に係る半導体装置１００によれば、半導体基体とガラス層１２４との間に絶縁層１２１が介在することから、絶縁性が向上し、後述する実施例からも分かるように、逆方向電流の低い半導体装置となる。 According to the semiconductor device 100 according to the first embodiment, since the insulating layer 121 is interposed between the semiconductor substrate and the glass layer 124, the insulating property is improved. As can be seen from the examples described later, the reverse current It becomes a low semiconductor device.
　また、実施形態１に係る半導体装置１００によれば、これを樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量が高くなるという効果も得られる。 Further, according to the semiconductor device 100 according to the first embodiment, when this is molded with a resin to obtain a resin-encapsulated semiconductor device, it is obtained using the conventional “glass material mainly composed of lead silicate”. There is also an effect that the high-temperature reverse bias tolerance is higher than that obtained by molding the semiconductor device with resin to obtain a resin-encapsulated semiconductor device.
［実施形態２］
　実施形態２に係る半導体装置の製造方法は、実施形態１に係る半導体装置の製造方法と同様に、ｐｎ接合が露出するｐｎ接合露出部を有するシリコン製半導体素子を準備する第１工程と、ｐｎ接合露出部を覆うように絶縁層を形成する第２工程と、絶縁層上にＰｂを実質的に含有しないガラス組成物からなる層を形成した後、当該ガラス組成物からなる層を焼成することにより絶縁層上にガラス層を形成する第３工程とをこの順序で含む半導体装置の製造方法である。但し、実施形態２に係る半導体装置の製造方法においては、実施形態１に係る半導体装置の製造方法の場合とは異なり、半導体装置としてプレーナー型のｐｎダイオードを製造する。 [Embodiment 2]
As in the method for manufacturing a semiconductor device according to the first embodiment, the method for manufacturing a semiconductor device according to the second embodiment includes a first step of preparing a silicon semiconductor element having a pn junction exposed portion where a pn junction is exposed, and pn A second step of forming an insulating layer so as to cover the exposed exposed portion, and after forming a layer made of a glass composition substantially free of Pb on the insulating layer, firing the layer made of the glass composition And a third step of forming a glass layer on the insulating layer in this order. However, in the method for manufacturing the semiconductor device according to the second embodiment, unlike the method for manufacturing the semiconductor device according to the first embodiment, a planar pn diode is manufactured as the semiconductor device.
　図３及び図４は、実施形態２に係る半導体装置の製造方法を説明するために示す図である。図３（ａ）～図３（ｄ）及び図４（ａ）～図４（ｄ）は各工程図である。
　実施形態２に係る半導体装置の製造方法は、図３及び図４に示すように、「半導体基体準備工程」、「ｐ＋型拡散層形成工程」、「ｎ＋型拡散層形成工程」、「絶縁層形成工程」、「ガラス層形成工程」、「エッチング工程」及び「電極形成工程」をこの順序で実施する。以下、実施形態２に係る半導体装置の製造方法を工程順に説明する。 3 and 4 are views for explaining the semiconductor device manufacturing method according to the second embodiment. 3 (a) to 3 (d) and FIGS. 4 (a) to 4 (d) are process diagrams.
As shown in FIGS. 3 and 4, the semiconductor device manufacturing method according to the second embodiment includes a “semiconductor substrate preparation step”, a “p + -type diffusion layer formation step”, an “n + -type diffusion layer formation step”, “ The “insulating layer forming step”, “glass layer forming step”, “etching step”, and “electrode forming step” are performed in this order. The semiconductor device manufacturing method according to the second embodiment will be described below in the order of steps.
（ａ）半導体基体準備工程
　まず、ｎ＋型半導体基板２１０上にｎ－型エピタキシャル層２１２が積層された半導体基体を準備する（図３（ａ）参照。）。 (A) Semiconductor Base Preparation Step First, a semiconductor base in which an n − type epitaxial layer 212 is stacked on an n + type semiconductor substrate 210 is prepared (see FIG. 3A).
（ｂ）ｐ＋型拡散層形成工程
　次に、マスクＭ１を形成した後、当該マスクＭ１を介してｎ－型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｐ型不純物（例えばボロンイオン）を導入する。その後、熱拡散することにより、ｐ＋型拡散層２１４を形成する（図３（ｂ）参照。）。 (B) Step of forming p + -type diffusion layer Next, after forming the mask M1, a p-type impurity (for example, boron ions) is implanted into a predetermined region on the surface of the n − -type epitaxial layer 212 through the mask M1. Is introduced. Thereafter, the p + type diffusion layer 214 is formed by thermal diffusion (see FIG. 3B).
（ｃ）ｎ＋型拡散層形成工程
　次に、マスクＭ１を除去するとともにマスクＭ２を形成した後、当該マスクＭ２を介してｎ－型エピタキシャル層２１２の表面における所定領域にイオン注入法によりｎ型不純物（例えばヒ素イオン）を導入する。その後、熱拡散することにより、ｎ＋型拡散層２１６を形成する（図３（ｃ）参照。）。このとき、半導体基体の表面にｐｎ接合露出部Ａが形成される。 (C) n + -type diffusion layer forming step Next, after removing the mask M1 and forming the mask M2, an n - type is formed on the surface of the n − -type epitaxial layer 212 via the mask M2 by ion implantation. Impurities (for example, arsenic ions) are introduced. Thereafter, an n + -type diffusion layer 216 is formed by thermal diffusion (see FIG. 3C). At this time, a pn junction exposed portion A is formed on the surface of the semiconductor substrate.
（ｄ）絶縁層形成工程
　次に、マスクＭ２を除去した後、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、ｎ－型エピタキシャル層２１２の表面（及びｎ＋型シリコン基板２１０の裏面）にシリコン酸化膜からなる絶縁層２１８を形成する（図３（ｄ）参照。）。絶縁層２１８の厚さは、５ｎｍ～６０ｎｍの範囲内（例えば２０ｎｍ）とする。絶縁層２１８の形成は、半導体基体を拡散炉に入れた後、酸素ガスを流しながら９００℃の温度で１０分処理することにより行う。絶縁層２１８の厚さが５ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層２１８の厚さが６０ｎｍを超えると次のガラス層形成工程で電気泳動法によりガラス組成物からなる層を形成することができなくなる場合がある。 (D) Insulating Layer Formation Step Next, after removing the mask M2, the surface of the n − type epitaxial layer 212 (and the back surface of the n + type silicon substrate 210) is subjected to thermal oxidation using dry oxygen (DryO 2 ). Then, an insulating layer 218 made of a silicon oxide film is formed (see FIG. 3D). The thickness of the insulating layer 218 is in the range of 5 nm to 60 nm (for example, 20 nm). The insulating layer 218 is formed by placing the semiconductor substrate in a diffusion furnace and then treating it at a temperature of 900 ° C. for 10 minutes while flowing oxygen gas. If the thickness of the insulating layer 218 is less than 5 nm, the effect of reducing the reverse current may not be obtained. On the other hand, if the thickness of the insulating layer 218 exceeds 60 nm, a layer made of a glass composition may not be formed by electrophoresis in the next glass layer forming step.
（ｅ）ガラス層形成工程
　次に、絶縁層２１８の表面に、電気泳動法により、実施形態１の場合と同様のガラス組成物からなる層を形成し、その後、当該ガラス組成物からなる層を焼成することにより、パッシベーション用のガラス層２２０を形成する（図４（ａ）参照。）。 (E) Glass layer formation process Next, the layer which consists of a glass composition similar to the case of Embodiment 1 is formed in the surface of the insulating layer 218 by electrophoresis, Then, the layer which consists of the said glass composition is formed. By baking, a glass layer 220 for passivation is formed (see FIG. 4A).
（ｆ）エッチング工程
　次に、ガラス層２２０の表面にマスクＭ３を形成した後、ガラス層２２０のエッチングを行い（図４（ｂ）参照。）、引き続き、絶縁層２１８のエッチングを行う（図４（ｃ）参照。）。これにより、ｎ－型エピタキシャル層２１２の表面における所定領域に絶縁層２１８及びガラス層２２０が形成されることとなる。 (F) Etching Step Next, after forming a mask M3 on the surface of the glass layer 220, the glass layer 220 is etched (see FIG. 4B), and then the insulating layer 218 is etched (FIG. 4). (See (c).) As a result, the insulating layer 218 and the glass layer 220 are formed in a predetermined region on the surface of the n − type epitaxial layer 212.
（ｇ）電極形成工程
　次に、マスクＭ３を除去した後、半導体基体の表面におけるガラス層２２０で囲まれた領域にアノード電極２２２を形成するとともに、半導体基体の裏面にカソード電極２２４を形成する（図４（ｄ）参照。）。 (G) Electrode Formation Step Next, after removing the mask M3, an anode electrode 222 is formed in a region surrounded by the glass layer 220 on the surface of the semiconductor substrate, and a cathode electrode 224 is formed on the back surface of the semiconductor substrate ( (Refer FIG.4 (d).).
（ｈ）半導体基体切断工程
　次に、ダイシング等により、半導体基体を切断して半導体基体をチップ化して、半導体装置（プレーナー型のｐｎダイオード）２００を製造する。 (H) Semiconductor Substrate Cutting Step Next, the semiconductor substrate is cut into chips by dicing or the like, and the semiconductor device (planar pn diode) 200 is manufactured.
　以上のようにして、実施形態２に係る半導体装置２００を製造することができる。 As described above, the semiconductor device 200 according to the second embodiment can be manufactured.
　実施形態２に係る半導体装置の製造方法によれば、半導体基体とガラス層２２０との間に絶縁層２１８が介在することになることから、絶縁性が向上し、実施形態１に係る半導体装置の製造方法の場合と同様に、ガラス層の組成や焼成条件によらず、逆方向電流の低い半導体装置を安定して製造することが可能となる。すなわち、ＳｉＯ２の含有量が５５ｍｏｌ％以上であっても、焼成時間を１５分程度とした場合であっても、逆方向電流の低い半導体装置を安定して製造することが可能となる。 According to the manufacturing method of the semiconductor device according to the second embodiment, since the insulating layer 218 is interposed between the semiconductor substrate and the glass layer 220, the insulation is improved, and the semiconductor device according to the first embodiment is improved. As in the case of the manufacturing method, a semiconductor device having a low reverse current can be stably manufactured regardless of the composition of the glass layer and the firing conditions. That is, it is possible to stably manufacture a semiconductor device with a low reverse current even when the content of SiO 2 is 55 mol% or more or when the baking time is about 15 minutes.
　また、実施形態２に係る半導体装置の製造方法によれば、実施形態１に係る半導体装置の製造方法の場合と同様に、得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量を高くすることができるという効果も得られる。 In addition, according to the method for manufacturing a semiconductor device according to the second embodiment, as in the case of the method for manufacturing a semiconductor device according to the first embodiment, the obtained semiconductor device is molded with resin to obtain a resin-encapsulated semiconductor device. Sometimes, the high temperature reverse bias tolerance can be made higher than a conventional semiconductor device obtained by molding a resin device using a “glass material mainly composed of lead silicate” with resin. The effect that it is possible is also acquired.
　また、実施形態２に係る半導体装置の製造方法によれば、ガラス層２２０が半導体基体よりも濡れ性の高い絶縁層２１８と接触するようになるため、ガラス組成物からなる層を焼成してガラス層を形成する過程で半導体基体とガラス層との境界面から泡が発生し難くなる。このため、そのような泡の発生を、ニッケル酸化物等の脱泡作用のある成分を添加することなく抑制できるという効果も得られる。 Further, according to the method for manufacturing a semiconductor device according to the second embodiment, the glass layer 220 comes into contact with the insulating layer 218 having higher wettability than the semiconductor substrate. In the process of forming the layer, bubbles are less likely to be generated from the interface between the semiconductor substrate and the glass layer. For this reason, the effect that generation | occurrence | production of such a bubble can be suppressed without adding the component with defoaming effects, such as nickel oxide, is also acquired.
　実施形態２に係る半導体装置２００によれば、半導体基体２１２，２１４，２１６とガラス層２２０との間に絶縁層２１８が介在することから、絶縁性が向上し、後述する実施例からも分かるように、逆方向電流の低い半導体装置となる。 According to the semiconductor device 200 according to the second embodiment, since the insulating layer 218 is interposed between the semiconductor bases 212, 214, 216 and the glass layer 220, the insulating property is improved, and as can be seen from the examples described later. In addition, the semiconductor device has a low reverse current.
　また、実施形態２に係る半導体装置２００によれば、これを樹脂でモールドして樹脂封止型半導体装置としたときに、従来の「珪酸鉛を主成分としたガラス材料」を用いて得られる半導体装置を樹脂でモールドして樹脂封止型半導体装置としたものよりも、高温逆バイアス耐量が高くなるという効果も得られる。 Further, according to the semiconductor device 200 according to the second embodiment, when this is molded with a resin to obtain a resin-encapsulated semiconductor device, it is obtained using the conventional “glass material mainly composed of lead silicate”. There is also an effect that the high-temperature reverse bias tolerance is higher than that obtained by molding the semiconductor device with resin to obtain a resin-encapsulated semiconductor device.
［実施例］
１．試料の調整
　図５は、実施例の条件及び結果を示す図表である。実施例１～８及び比較例１～２に示す組成比（図５参照。）になるように原料を調合し、混合機でよく攪拌した後、その混合した原料を電気炉中で所定温度（１３５０℃～１５５０℃）まで上昇させた白金ルツボに入れ、２時間溶融させた。その後、融液を水冷ロールに流し出して薄片状のガラスフレークを得た。このガラスフレークをボールミルで平均粒径が５μｍとなるまで粉砕して、粉末状のガラス組成物を得た。 [Example]
1. Preparation of Sample FIG. 5 is a chart showing the conditions and results of the examples. The raw materials were prepared so that the composition ratios shown in Examples 1 to 8 and Comparative Examples 1 and 2 (see FIG. 5) were obtained, and after thoroughly stirring with a mixer, the mixed raw materials were heated to a predetermined temperature ( It was placed in a platinum crucible raised to 1350 ° C. to 1550 ° C. and melted for 2 hours. Thereafter, the melt was poured into a water-cooled roll to obtain flaky glass flakes. The glass flakes were pulverized with a ball mill until the average particle size became 5 μm to obtain a powdery glass composition.
　なお、実施例において使用した原料は、ＳｉＯ２、Ｈ３ＢＯ３、Ａｌ２Ｏ３、ＺｎＯ、ＣａＣＯ３、ＭｇＯ、ＢａＣＯ３、ＮｉＯ及びＰｂＯである。 Incidentally, raw materials used in the examples, SiO 2, H 3 BO 3 , Al 2 O 3, ZnO, a CaCO 3, MgO, BaCO 3, NiO and PbO.
２．評価
　上記方法により得た各ガラス組成物を用いて以下の評価項目により評価した。なお、評価項目１～８のうち評価項目５～８については、実施例１～８は、絶縁層上にガラス層を形成し、比較例１～２は、半導体基体上に直接ガラス層を形成した。ガラス層の焼成は８００℃～９００℃の温度条件で行い、焼成時間は１５分間とした。なお、比較例１のガラス組成物は、実施例６のガラス組成物と同じものである。 2. Evaluation Each glass composition obtained by the above method was used for evaluation according to the following evaluation items. Regarding evaluation items 5 to 8 out of evaluation items 1 to 8, Examples 1 to 8 formed a glass layer on the insulating layer, and Comparative Examples 1 and 2 formed a glass layer directly on the semiconductor substrate. did. The glass layer was fired at a temperature of 800 ° C. to 900 ° C., and the firing time was 15 minutes. In addition, the glass composition of Comparative Example 1 is the same as the glass composition of Example 6.
（１）評価項目１（環境負荷）
　本発明の目的の一つが「鉛を含まないガラス材料を用いて、従来の『珪酸鉛を主成分としたガラス材料』を用いた場合と同様に高耐圧の半導体装置を製造することを可能とする」ことにあるため、鉛成分を含まない場合に「○」の評価を与え、鉛成分を含む場合に「×」の評価を与えた。 (1) Evaluation item 1 (environmental impact)
One of the objects of the present invention is that it is possible to manufacture a semiconductor device with a high withstand voltage as in the case of using a conventional “glass material containing lead silicate as a main component using a glass material not containing lead”. "Yes" was given when the lead component was not included, and "X" was given when the lead component was included.
（２）評価項目２（焼成温度）
　焼成温度が高すぎると製造中の半導体装置に与える影響が大きくなるため、焼成温度が１１００℃以下である場合に「○」の評価を与え、焼成温度が１１００℃を超える場合に「×」の評価を与えた。 (2) Evaluation item 2 (firing temperature)
If the firing temperature is too high, the influence on the semiconductor device being manufactured increases. Therefore, when the firing temperature is 1100 ° C. or lower, an evaluation of “O” is given, and when the firing temperature exceeds 1100 ° C., Evaluation was given.
（３）評価項目３（耐薬品性）
　ガラス組成物が王水及びめっき液の両方に対して難溶性を示す場合に「○」の評価を与え、王水及びめっき液の少なくとも一方に対して溶解性を示す場合に「×」の評価を与えた。 (3) Evaluation item 3 (chemical resistance)
When the glass composition shows poor solubility in both aqua regia and plating solution, it is evaluated as “◯”, and when it is soluble in at least one of aqua regia and plating solution, it is evaluated as “x”. Gave.
（４）評価項目４（平均線膨張率）
　上記した「１．試料の調整」の欄で得られた融液から薄片状のガラス板を作製し、当該薄片状のガラス板を用いて、５０℃～５５０℃におけるガラス組成物の平均線膨張率を測定した。その結果、５０℃～５５０℃におけるガラス組成物の平均線膨張率とシリコンの線膨張率（３．７３×１０－６）との差が「０．７×１０－６」以下の場合に「○」の評価を与え、当該差が「０．７×１０－６」を超える場合に「×」の評価を与えた。平均線膨張率の測定は、島津製作所製の熱機械分析装置ＴＭＡ－６０を用いて、長さ２０ｍｍのシリコン単結晶を標準試料として、全膨張測定法（昇温速度１０℃／分）により行った。 (4) Evaluation item 4 (average linear expansion coefficient)
A flaky glass plate is prepared from the melt obtained in the above-mentioned section “1. Preparation of sample”, and the average linear expansion of the glass composition at 50 ° C. to 550 ° C. using the flaky glass plate. The rate was measured. As a result, when the difference between the average linear expansion coefficient of the glass composition at 50 ° C. to 550 ° C. and the linear expansion coefficient of silicon (3.73 × 10 −6 ) is “0.7 × 10 −6 ” or less, “ An evaluation of “O” was given, and an evaluation of “X” was given when the difference exceeded “0.7 × 10 −6 ”. The average linear expansion coefficient is measured using a thermomechanical analyzer TMA-60 manufactured by Shimadzu Corporation using a silicon single crystal having a length of 20 mm as a standard sample by a total expansion measurement method (temperature increase rate: 10 ° C./min). It was.
（５）評価項目５（結晶化の有無）
　実施形態１に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製する過程で、結晶化することなくガラス化できた場合に「○」の評価を与え、結晶化によりガラス化できなかった場合に「×」の評価を与えた。 (5) Evaluation item 5 (presence / absence of crystallization)
In the process of manufacturing the semiconductor device (pn diode) by the same method as the method of manufacturing the semiconductor device according to the first embodiment, the evaluation is “◯” when it can be vitrified without crystallization. An evaluation of “x” was given when the change could not be made.
（６）評価項目６（泡発生の有無）
　実施形態１に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、ガラス層１２４の内部（特に、半導体基体との境界面近傍）に泡が発生しているかどうかを観察した（予備評価）。また、１０ｍｍ角の半導体基体上に実施例１～８及び比較例１～２に係るガラス組成物を塗布してガラス組成物からなる層を形成するとともに当該ガラス組成物からなる層を焼成することによりガラス層を形成し、ガラス層の内部（特に、半導体基体との境界面近傍）に泡が発生しているかどうかを観察した（本評価）。 (6) Evaluation item 6 (whether or not bubbles are generated)
A semiconductor device (pn diode) is manufactured by a method similar to the method for manufacturing the semiconductor device according to the first embodiment, and whether or not bubbles are generated inside the glass layer 124 (particularly, near the interface with the semiconductor substrate). Observed (preliminary evaluation). Further, the glass composition according to Examples 1 to 8 and Comparative Examples 1 and 2 is applied on a 10 mm square semiconductor substrate to form a layer made of the glass composition, and the layer made of the glass composition is fired. Then, a glass layer was formed, and it was observed whether bubbles were generated inside the glass layer (particularly in the vicinity of the interface with the semiconductor substrate) (this evaluation).
　図６は、予備評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す図である。図６（ａ）は泡ｂが発生しなかった場合の半導体装置の断面図であり、図６（ｂ）は泡ｂが発生した場合の半導体装置の断面図である。図７は、本評価においてガラス層１２４の内部に発生する泡ｂを説明するために示す写真である。図７（ａ）は泡ｂが発生しなかった場合における半導体基体とガラス層との境界面を拡大して示す写真であり、図７（ｂ）は泡ｂが発生した場合における半導体基体とガラス層との境界面を拡大して示す写真である。実験の結果、予備評価の結果と本発明の評価結果には良好な対応関係があることがわかった。また、本評価において、ガラス層の内部に直径５０μｍ以上の泡が１個も発生しなかった場合に「○」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が１個～２０個発生した場合に「△」の評価を与え、ガラス層の内部に直径５０μｍ以上の泡が２１個以上発生した場合に「×」の評価を与えた。 FIG. 6 is a diagram for explaining the bubbles b generated in the glass layer 124 in the preliminary evaluation. FIG. 6A is a cross-sectional view of the semiconductor device when the bubble b is not generated, and FIG. 6B is a cross-sectional view of the semiconductor device when the bubble b is generated. FIG. 7 is a photograph shown to explain the bubbles b generated in the glass layer 124 in this evaluation. FIG. 7A is a photograph showing an enlarged boundary surface between the semiconductor substrate and the glass layer when the bubble b is not generated, and FIG. 7B is a semiconductor substrate and glass when the bubble b is generated. It is a photograph which expands and shows the interface with a layer. As a result of the experiment, it was found that there is a good correspondence between the result of the preliminary evaluation and the evaluation result of the present invention. In this evaluation, when no bubbles having a diameter of 50 μm or more were generated in the glass layer, “◯” was given, and 1 to 20 bubbles having a diameter of 50 μm or more were given in the glass layer. When it occurred, an evaluation of “Δ” was given. When 21 or more bubbles having a diameter of 50 μm or more were generated inside the glass layer, an evaluation of “x” was given.
　図８は、半導体基体とガラス層との境界を含む部分の断面ＴＥＭ写真である。図８からも分かるように、半導体基体とガラス層１２４との間に絶縁層１２１（層厚：約２０ｎｍ）が存在していることが明確に確認された。 FIG. 8 is a cross-sectional TEM photograph of a portion including the boundary between the semiconductor substrate and the glass layer. As can be seen from FIG. 8, it was clearly confirmed that an insulating layer 121 (layer thickness: about 20 nm) was present between the semiconductor substrate and the glass layer 124.
（７）評価項目７（逆方向電流）
　実施形態１に係る半導体装置の製造方法と同様の方法によって半導体装置（ｐｎダイオード）を作製し、作製した半導体装置の逆方向電流を測定した。図９は、実施例における逆方向電流を示す図である。このうち、図９（ａ）は実施例６における逆方向電流を示す図であり、図９（ｂ）は比較例１における逆方向電流を示す図である。その結果、逆方向電圧ＶＲを６００Ｖ印加したとき、逆方向電流が１μＡ以下の場合に「○」の評価を与え、逆方向電流ＩＲが１μＡを超える場合に「×」の評価を与えた。 (7) Evaluation item 7 (reverse current)
A semiconductor device (pn diode) was manufactured by a method similar to the method for manufacturing the semiconductor device according to Embodiment 1, and the reverse current of the manufactured semiconductor device was measured. FIG. 9 is a diagram illustrating the reverse current in the example. Among these, FIG. 9A is a diagram showing a reverse current in Example 6, and FIG. 9B is a diagram showing a reverse current in Comparative Example 1. As a result, when a reverse voltage VR of 600 V was applied, an evaluation of “◯” was given when the reverse current was 1 μA or less, and an evaluation of “x” was given when the reverse current IR exceeded 1 μA.
（８）評価項目８（高温逆バイアス耐量）
　実施形態１に係る半導体装置の製造方法と同様の方法によって作製した半導体装置を樹脂でモールドして樹脂封止型半導体装置とし、この樹脂封止型半導体装置について高温逆バイアス試験を行い、高温逆バイアス耐量を測定した。高温逆バイアス耐量は、温度１７５℃に条件設定された恒温槽・高温バイアス試験機に試料を投入して、アノード電極・カソード電極間に６００Ｖの電位を印加した状態で２０時間にわたって５分毎に逆方向電流を測定することにより行った。 (8) Evaluation item 8 (high temperature reverse bias tolerance)
A semiconductor device manufactured by a method similar to the manufacturing method of the semiconductor device according to the first embodiment is molded with a resin to obtain a resin-encapsulated semiconductor device. Bias tolerance was measured. The high temperature reverse bias tolerance is measured every 5 minutes for 20 hours in a state where a sample is put into a thermostatic chamber / high temperature bias tester set to a temperature of 175 ° C. and a potential of 600 V is applied between the anode electrode and the cathode electrode. This was done by measuring the reverse current.
　図１０は、高温逆バイアス試験の結果を示す図である。図１０中、実線は実施例６のガラス組成物を用いて作製した試料についての逆方向電流を示し、破線は比較例１のガラス組成物を用いて作製した試料についての逆方向電流を示す。図１０に示すように、比較例１のガラス組成物を用いて作製した試料は、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流（逆方向電流）が増大した後も時間経過とともにリーク電流（逆方向電流）が増大し高温逆バイアス試験開始後３時間で所定の逆方向電流の値に達したため高温逆バイアス試験を打ち切った。これに対して、実施例６に係るガラス組成物を用いて作製した試料は、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流（逆方向電流）が増大した後はリーク電流（逆方向電流）がほとんど増大しないことが分かった。このように、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流（逆方向電流）が増大した後、リーク電流（逆方向電流）がほとんど増大しない場合に「○」の評価を与え、高温逆バイアス試験開始直後に温度上昇に伴ってリーク電流（逆方向電流）が増大した後も時間経過とともにリーク電流（逆方向電流）が増大する場合に「×」の評価を与えた。 FIG. 10 shows the results of the high temperature reverse bias test. In FIG. 10, the solid line indicates the reverse current for the sample prepared using the glass composition of Example 6, and the broken line indicates the reverse current for the sample manufactured using the glass composition of Comparative Example 1. As shown in FIG. 10, the sample produced using the glass composition of Comparative Example 1 leaked with time even after the leakage current (reverse current) increased with the temperature rise immediately after the start of the high temperature reverse bias test. Since the current (reverse current) increased and reached a predetermined reverse current value 3 hours after the start of the high temperature reverse bias test, the high temperature reverse bias test was terminated. On the other hand, the sample produced using the glass composition according to Example 6 had a leakage current (reverse direction) after the leakage current (reverse direction current) increased as the temperature increased immediately after the start of the high temperature reverse bias test. It was found that (current) hardly increased. In this way, the leakage current (reverse current) increases as the temperature rises immediately after the start of the high temperature reverse bias test, and then the evaluation of “○” is given when the leak current (reverse current) hardly increases. An evaluation of “x” was given when the leak current (reverse current) increased with time even after the leak current (reverse current) increased with increasing temperature immediately after the reverse bias test was started.
（９）総合評価
　上記した評価項目１～８についての各評価がすべて「○」の場合に「○」の評価を与え、各評価のうち１つでも「△」又は「×」がある場合に「×」の評価を与えた。 (9) Comprehensive evaluation When all of the above evaluation items 1 to 8 are “○”, an evaluation of “○” is given, and there is “△” or “×” in any one of the evaluations. A rating of “x” was given.
３．評価結果
　図５からも分かるように、比較例１及び２はいずれも、いずれかの評価項目で「×」の評価があり、「×」の総合評価が得られた。すなわち、比較例１は、評価項目７で「×」の評価が得られた。また、比較例２は、評価項目１及び８で「×」の評価が得られた。 3. Evaluation Results As can be seen from FIG. 5, Comparative Examples 1 and 2 both had an evaluation of “x” in any evaluation item, and an overall evaluation of “x” was obtained. That is, in Comparative Example 1, the evaluation item 7 was evaluated as “x”. In Comparative Example 2, an evaluation of “x” was obtained in the evaluation items 1 and 8.
　これに対して、実施例１～８は、すべての評価項目（評価項目１～８）について「○」の評価が得られた。その結果、実施例１～８に係る半導体装置の製造方法はいずれも、鉛を含まないガラス材料を用いながら、（ａ）適正な温度（例えば１１００℃以下）で焼成できること、（ｂ）工程で使用する薬品に耐えること、（ｃ）シリコンの線膨張率に近い線膨張率を有すること（特に５０℃～５５０℃における平均線膨張率がシリコンの線膨張率に近いこと）及び（ｄ）優れた..絶縁性を有すること（逆方向電流が低いこと）という条件をすべて満たし、さらには、（ｅ）ガラス化の過程で結晶化しないこと、（ｆ）電気泳動法により形成した「ガラス組成物からなる層」を焼成する過程で半導体基体との境界面から発生することがある泡の発生を抑制して、半導体装置の逆方向耐圧特性が劣化するという事態の発生を抑制すること、及び（ｇ）高い高温逆バイアス耐量を有することという条件を満たす半導体装置を製造可能な、半導体装置の製造方法であることが分かった。 In contrast, in Examples 1 to 8, evaluations of “◯” were obtained for all evaluation items (evaluation items 1 to 8). As a result, any of the semiconductor device manufacturing methods according to Examples 1 to 8 can be fired at an appropriate temperature (for example, 1100 ° C. or lower) using a glass material not containing lead, and in the step (b) Withstand the chemicals used, (c) have a linear expansion coefficient close to that of silicon (especially the average linear expansion coefficient at 50 ° C to 550 ° C is close to that of silicon), and (d) excellent All the conditions of having insulating properties (low reverse current) are satisfied, (e) not crystallizing in the process of vitrification, (f) “glass composition formed by electrophoresis” Suppressing the occurrence of bubbles that may occur from the interface with the semiconductor substrate in the process of firing the layer made of a product, and suppressing the occurrence of a situation in which the reverse breakdown voltage characteristics of the semiconductor device deteriorate, and (G) High Can be manufactured to satisfy semiconductor device that have a high temperature reverse bias capability, it was found that a method for manufacturing a semiconductor device.
　なお、比較例１に係る半導体装置の製造方法により製造された半導体装置は、図９に示すように、実施例６に係る半導体装置の製造方法により製造された半導体装置よりも逆方向電流が高いが、図９（ｂ）に示すように、逆方向電圧ＶＲを６００Ｖ印加したときの逆方向電流は４．０μＡ程度であり、用途によっては十分使用可能なレベルである。 The semiconductor device manufactured by the semiconductor device manufacturing method according to Comparative Example 1 has a higher reverse current than the semiconductor device manufactured by the semiconductor device manufacturing method according to Example 6, as shown in FIG. However, as shown in FIG. 9B, the reverse current when the reverse voltage VR is 600 V is about 4.0 μA, which is a level that can be sufficiently used depending on the application.
　以上、本発明の半導体装置の製造方法及び半導体装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば次のような変形も可能である。 As mentioned above, although the manufacturing method and semiconductor device of the semiconductor device of this invention were demonstrated based on said embodiment, this invention is not limited to this, It can implement in the range which does not deviate from the summary. For example, the following modifications are possible.
（１）上記の各実施形態においては、実施形態１に記載のガラス組成物を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、Ｐｂを実質的に含有しない別のガラス組成物を用いてガラス層を形成してもよい。 (1) In each of the above embodiments, the glass layer is formed using the glass composition described in Embodiment 1, but the present invention is not limited to this. For example, you may form a glass layer using another glass composition which does not contain Pb substantially.
（２）上記の各実施形態においては、電気泳動法を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、スピンコート法、スクリーン印刷法、その他のガラス層形成方法によりガラス層を形成してもよい。 (2) In each of the above embodiments, the glass layer is formed using electrophoresis, but the present invention is not limited to this. For example, the glass layer may be formed by spin coating, screen printing, or other glass layer forming methods.
（３）上記の各実施形態においては、絶縁層の厚さを５ｎｍ～６０ｎｍの範囲内とした上で電気泳動法を用いてガラス層を形成したが、本発明はこれに限定されるものではない。例えば、絶縁層の厚さを５ｎｍ～１００ｎｍの範囲内とした上でスピンコート法、スクリーン印刷法、その他のガラス層形成方法によりガラス層を形成してもよい。この場合、絶縁層の厚さが５ｎｍ未満であると逆方向電流低減の効果が得られなくなる場合がある。一方、絶縁層の厚さが１００ｎｍを超えると次のガラス層形成工程でスピンコート法、スクリーン印刷法、その他のガラス層形成方法により高品質なガラス組成物からなる層を形成することができなくなる場合がある。 (3) In each of the above embodiments, the thickness of the insulating layer is within the range of 5 nm to 60 nm and the glass layer is formed using the electrophoresis method. However, the present invention is not limited to this. Absent. For example, the glass layer may be formed by spin coating, screen printing, or other glass layer forming methods after the thickness of the insulating layer is in the range of 5 nm to 100 nm. In this case, if the thickness of the insulating layer is less than 5 nm, the effect of reducing the reverse current may not be obtained. On the other hand, when the thickness of the insulating layer exceeds 100 nm, a layer made of a high-quality glass composition cannot be formed by the spin coating method, screen printing method, or other glass layer forming method in the next glass layer forming step. There is a case.
（４）上記の各実施形態においては、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成したが、本発明はこれに限定されるものではない。例えば、ドライ酸素及び窒素（ＤｒｙＯ２＋Ｎ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよいし、ウェット酸素（ＷｅｔＯ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよいし、ウェット酸素及び窒素（ＷｅｔＯ２＋Ｎ２）を用いた熱酸化法によってシリコン酸化膜からなる絶縁層を形成してもよい。また、ＣＶＤによりシリコン酸化膜からなる絶縁層を形成してもよい。さらにまた、シリコン酸化膜以外の絶縁層（例えば、シリコン窒化膜からなる絶縁層）を形成してもよい。 (4) In each of the above embodiments, the insulating layer made of a silicon oxide film is formed by a thermal oxidation method using dry oxygen (DryO 2 ), but the present invention is not limited to this. For example, an insulating layer made of a silicon oxide film may be formed by a thermal oxidation method using dry oxygen and nitrogen (DryO 2 + N 2 ), or a silicon oxide film may be formed by a thermal oxidation method using wet oxygen (WetO 2 ). An insulating layer made of silicon oxide may be formed, or an insulating layer made of a silicon oxide film may be formed by a thermal oxidation method using wet oxygen and nitrogen (WetO 2 + N 2 ). Further, an insulating layer made of a silicon oxide film may be formed by CVD. Furthermore, an insulating layer other than the silicon oxide film (for example, an insulating layer made of a silicon nitride film) may be formed.
（５）上記の各実施形態においては、ダイオード（メサ型のｐｎダイオード、プレーナー型のｐｎダイオード）を例にとって本発明を説明したが、本発明はこれに限定されるものではない。ｐｎ接合が露出する半導体装置全般（例えば、サイリスター、パワーＭＯＳＦＥＴ、ＩＧＢＴなど。）に本発明を適用することもできる。 (5) In each of the above embodiments, the present invention has been described by taking a diode (mesa type pn diode, planar type pn diode) as an example, but the present invention is not limited to this. The present invention can also be applied to all semiconductor devices (for example, thyristors, power MOSFETs, IGBTs, etc.) where the pn junction is exposed.
（６）上記の各実施形態においては、半導体基板としてシリコンからなる基板を用いたが、本発明はこれに限定されるものではない。例えば、ＳｉＣ基板、ＧａＮ基板、ＧａＯ基板などの半導体基板を用いることもできる。 (6) In each of the above embodiments, a substrate made of silicon is used as the semiconductor substrate, but the present invention is not limited to this. For example, a semiconductor substrate such as a SiC substrate, a GaN substrate, or a GaO substrate can be used.
１００，２００，９００…半導体装置、１１０，９１０…ｎ－型半導体基板、１１２，９１２…ｐ＋型拡散層、１１４，９１４…ｎ－型拡散層、１１６，１１８，９１６，９１８…酸化膜、１２０，９２０…溝、１２１，２１８…絶縁層、１２４，２２０，９２４…ガラス層、１２６，９２６…フォトレジスト、１３０，９３０…Ｎｉめっき電極膜を形成する部位、１３２，９３２…粗面化領域、１３４，９３４…アノード電極、１３６，９３６…カソード電極、２１０…ｎ＋型半導体基板、２１２…ｎ－型エピタキシャル層、２１４…ｐ＋型拡散層、２１６…ｎ＋型拡散層、２２２…アノード電極層、２２４…カソード電極層、ｂ…泡 100,200,900 ... semiconductor device, 110,910 ... n - -type semiconductor substrate, 112,912 ... p + -type diffusion layer, 114,914 ... n - -type diffusion layer, 116,118,916,918 ... oxide film, 120,920 ... groove, 121,218 ... insulating layer, 124,220,924 ... glass layer, 126,926 ... photoresist, 130,930 ... site for forming Ni plating electrode film, 132,932 ... roughened region , 134,934 ... anode, 136,936 ... cathode electrode, 210 ... n + -type semiconductor substrate, 212 ... n - -type epitaxial layer, 214 ... p + -type diffusion layer, 216 ... n + -type diffusion layer, 222 ... anode Electrode layer, 224 ... Cathode electrode layer, b ... Bubble

Claims (17)

  1. 　ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子を準備する第１工程と、
    　前記ｐｎ接合露出部を覆うように絶縁層を形成する第２工程と、
    　前記絶縁層上にＰｂを実質的に含有しないガラス組成物からなる層を形成した後、当該ガラス組成物からなる層を焼成することにより前記絶縁層上にガラス層を形成する第３工程とをこの順序で含むことを特徴とする半導体装置の製造方法。     a first step of preparing a semiconductor element having a pn junction exposed portion where a pn junction is exposed;
    A second step of forming an insulating layer so as to cover the exposed portion of the pn junction;
    A third step of forming a glass layer on the insulating layer by firing a layer made of the glass composition after forming a layer made of a glass composition substantially free of Pb on the insulating layer; A method for manufacturing a semiconductor device, comprising the steps in this order.
  2. 　前記第２工程においては、前記絶縁層を５ｎｍ～１００ｎｍの範囲内の厚さに形成することを特徴とする請求項１に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein, in the second step, the insulating layer is formed to a thickness within a range of 5 nm to 100 nm.
  3. 　前記第３工程においては、電気泳動法を用いて前記ガラス組成物からなる層を形成することを特徴とする請求項１に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein in the third step, a layer made of the glass composition is formed by using an electrophoresis method.
  4. 　前記第２工程においては、前記絶縁層を５ｎｍ～６０ｎｍの範囲内の厚さに形成することを特徴とする請求項３に記載の半導体装置の製造方法。 4. The method of manufacturing a semiconductor device according to claim 3, wherein, in the second step, the insulating layer is formed to a thickness within a range of 5 nm to 60 nm.
  5. 　前記第１工程は、主面に平行なｐｎ接合を備える半導体基体を準備する工程と、前記半導体基体の一方の表面から前記ｐｎ接合を超える深さの溝を形成することにより、前記溝の内面に前記ｐｎ接合露出部を形成する工程とを含み、
    　前記第２工程は、前記ｐｎ接合露出部を覆うように前記溝の内面に前記絶縁層を形成する工程を含み、
    　前記第３工程においては、前記絶縁層上に前記ガラス層を形成する工程を含むことを特徴とする請求項１～４のいずれかに記載の半導体装置の製造方法。     The first step includes preparing a semiconductor substrate having a pn junction parallel to the main surface, and forming a groove having a depth exceeding the pn junction from one surface of the semiconductor substrate, thereby forming an inner surface of the groove. Forming the pn junction exposed portion in
    The second step includes a step of forming the insulating layer on the inner surface of the groove so as to cover the pn junction exposed portion,
    5. The method for manufacturing a semiconductor device according to claim 1, wherein the third step includes a step of forming the glass layer on the insulating layer.
  6. 　前記第２工程においては、熱酸化法によって前記絶縁層を形成することを特徴とする請求項５に記載の半導体装置の製造方法。 6. The method of manufacturing a semiconductor device according to claim 5, wherein, in the second step, the insulating layer is formed by a thermal oxidation method.
  7. 　前記第２工程においては、堆積法によって前記絶縁層を形成することを特徴とする請求項５に記載の半導体装置の製造方法。 6. The method of manufacturing a semiconductor device according to claim 5, wherein, in the second step, the insulating layer is formed by a deposition method.
  8. 　前記第１工程は、半導体基体の表面に前記ｐｎ接合露出部を形成する工程を含み、
    　前記第２工程は、前記ｐｎ接合露出部を覆うように前記半導体基体の表面に前記絶縁層を形成する工程を含み、
    　前記第３工程においては、前記絶縁層上に前記ガラス層を形成する工程とを含むことを特徴とする請求項１～４のいずれかに記載の半導体装置の製造方法。     The first step includes a step of forming the pn junction exposed portion on a surface of a semiconductor substrate,
    The second step includes a step of forming the insulating layer on the surface of the semiconductor substrate so as to cover the pn junction exposed portion,
    5. The method of manufacturing a semiconductor device according to claim 1, wherein the third step includes a step of forming the glass layer on the insulating layer.
  9. 　前記第２工程においては、熱酸化法によって前記絶縁層を形成することを特徴とする請求項８に記載の半導体装置の製造方法。 9. The method of manufacturing a semiconductor device according to claim 8, wherein in the second step, the insulating layer is formed by a thermal oxidation method.
  10. 　前記第２工程においては、堆積法によって前記絶縁層を形成することを特徴とする請求項８に記載の半導体装置の製造方法。 9. The method of manufacturing a semiconductor device according to claim 8, wherein, in the second step, the insulating layer is formed by a deposition method.
  11. 　前記第３工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項１～１０のいずれかに記載の半導体装置の製造方法。 In the third step, at least SiO 2 , B 2 O 3 , Al 2 O 3 , ZnO, and an oxide of at least two alkaline earth metals among CaO, MgO and BaO, and The glass layer is formed using a glass composition substantially free of Pb, As, Sb, Li, Na, and K. The manufacturing method of the semiconductor device of description.
  12. 　前記第３工程においては、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯと、ＣａＯと、３ｍｏｌ％～１０ｍｏｌ％のＢ２Ｏ３とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項１～１０のいずれかに記載の半導体装置の製造方法。 In the third step, at least SiO 2 , Al 2 O 3 , ZnO, CaO, 3 mol% to 10 mol% B 2 O 3 , and Pb, As, Sb, 11. The method of manufacturing a semiconductor device according to claim 1, wherein the glass layer is formed using a glass composition containing substantially no Li, Na, and K.
  13. 　前記第３工程においては、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、アルカリ土類金属の酸化物と、「ニッケル酸化物、銅酸化物、マンガン酸化物及びジルコニウム酸化物よりなる群から選択された少なくとも１つの金属酸化物」とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項１～１０のいずれかに記載の半導体装置の製造方法。 In the third step, at least SiO 2 , Al 2 O 3 , an alkaline earth metal oxide, and “selected from the group consisting of nickel oxide, copper oxide, manganese oxide, and zirconium oxide” Forming the glass layer using a glass composition containing at least one metal oxide and substantially free of Pb, As, Sb, Li, Na, and K. 11. The method for manufacturing a semiconductor device according to claim 1, wherein:
  14. 　前記第３工程においては、少なくともＳｉＯ２と、Ｂ２Ｏ３と、Ａｌ２Ｏ３と、ＣａＯ、ＭｇＯ及びＢａＯのうち少なくとも２つのアルカリ土類金属の酸化物とを含有し、かつ、Ｐｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋと、Ｚｎとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項１～１０のいずれかに記載の半導体装置の製造方法。 In the third step, at least SiO 2 , B 2 O 3 , Al 2 O 3, and an oxide of at least two alkaline earth metals of CaO, MgO and BaO, and Pb The glass layer is formed using a glass composition substantially free of As, Sb, Li, Li, Na, K, and Zn. The manufacturing method of the semiconductor device of description.
  15. 　前記第３工程においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＭｇＯと、ＣａＯとを含有し、かつ、Ｐｂと、Ｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項１～１０のいずれかに記載の半導体装置の製造方法。 In the third step, the glass composition contains at least SiO 2 , Al 2 O 3 , MgO, and CaO, and Pb, B, As, Sb, Li, 11. The method of manufacturing a semiconductor device according to claim 1, wherein the glass layer is formed using a glass composition that substantially does not contain Na and K.
  16. 　前記第３工程においては、前記ガラス組成物は、少なくともＳｉＯ２と、Ａｌ２Ｏ３と、ＺｎＯとを含有し、かつ、Ｐｂと、Ｂと、Ａｓと、Ｓｂと、Ｌｉと、Ｎａと、Ｋとを実質的に含有しないガラス組成物を用いて前記ガラス層を形成することを特徴とする請求項１～１０のいずれかに記載の半導体装置の製造方法。 In the third step, the glass composition includes at least SiO 2, and Al 2 O 3, containing the ZnO, and a Pb, and B, As, Sb, Li, and Na, The method for manufacturing a semiconductor device according to any one of claims 1 to 10, wherein the glass layer is formed using a glass composition substantially free of K.
  17. 　ｐｎ接合が露出するｐｎ接合露出部を有する半導体素子と、
    　前記ｐｎ接合露出部を覆うように形成された絶縁層と、
    　前記絶縁層上に形成されたガラス層とを備え、
    　前記ガラス層は、Ｐｂを実質的に含有しないガラス組成物を焼成して形成されたものであることを特徴とする半導体装置。     a semiconductor element having a pn junction exposed portion where the pn junction is exposed;
    An insulating layer formed to cover the pn junction exposed portion;
    A glass layer formed on the insulating layer,
    The glass layer is formed by baking a glass composition substantially free of Pb.
PCT/JP2012/061780 2011-05-23 2012-05-08 Semiconductor device production method and semiconductor device WO2012160962A1 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2013516274A JP5655140B2 (en) 2011-05-23 2012-05-08 Semiconductor device manufacturing method and semiconductor device
US13/980,435 US9941112B2 (en) 2011-05-26 2012-11-28 Method of manufacturing semiconductor device and semiconductor device
CN201280005993.0A CN103518254B (en) 2012-05-08 2012-11-28 The manufacture method of semiconductor device and semiconductor device
JP2013516886A JP5340511B1 (en) 2012-05-08 2012-11-28 Semiconductor device manufacturing method and semiconductor device
PCT/JP2012/080795 WO2013168314A1 (en) 2012-05-08 2012-11-28 Semiconductor device production method and semiconductor device
DE112012003178.4T DE112012003178B4 (en) 2012-05-08 2012-11-28 Method of manufacturing a semiconductor device and semiconductor device
NL2010635A NL2010635C2 (en) 2012-05-08 2013-04-15 Method of manufacturing semiconductor device and semiconductor device.
TW102113292A TWI553738B (en) 2012-05-08 2013-04-15 Half A manufacturing method of a conductor device, and a semiconductor device
FR1354172A FR2990561B1 (en) 2012-05-08 2013-05-07 SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE;

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
PCT/JP2011/061713 WO2012160631A1 (en) 2011-05-23 2011-05-23 Glass composition for semiconductor junction protection, method for manufacturing semiconductor device, and semiconductor device
PCT/JP2011/061714 WO2012160632A1 (en) 2011-05-23 2011-05-23 Glass composition for semiconductor junction protection, method for manufacturing semiconductor device, and semiconductor device
JPPCT/JP2011/061713 2011-05-23
JPPCT/JP2011/061714 2011-05-23
JPPCT/JP2011/062134 2011-05-26
PCT/JP2011/062134 WO2012160704A1 (en) 2011-05-26 2011-05-26 Glass composition for semiconductor junction protection, production method for semiconductor device, and semiconductor device
PCT/JP2011/069448 WO2013030922A1 (en) 2011-08-29 2011-08-29 Glass composition for semiconductor junction protection, process for producing semiconductor device, and semiconductor device
JPPCT/JP2011/069448 2011-08-29
JPPCT/JP2012/052108 2012-01-31
PCT/JP2012/052108 WO2013114562A1 (en) 2012-01-31 2012-01-31 Glass composition for semiconductor junction protection, production method for semiconductor device, and semiconductor device

Publications (1)

Publication Number Publication Date
WO2012160962A1 true WO2012160962A1 (en) 2012-11-29

Family

ID=47217044

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2012/061780 WO2012160962A1 (en) 2011-05-23 2012-05-08 Semiconductor device production method and semiconductor device
PCT/JP2012/061779 WO2012160961A1 (en) 2011-05-23 2012-05-08 Semiconductor device production method and semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/061779 WO2012160961A1 (en) 2011-05-23 2012-05-08 Semiconductor device production method and semiconductor device

Country Status (1)

Country Link
WO (2) WO2012160962A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155739A1 (en) * 2013-03-29 2014-10-02 新電元工業株式会社 Glass composition for semiconductor junction protection, method for manufacturing semiconductor device, and semiconductor device
US20140361416A1 (en) * 2012-05-08 2014-12-11 Shindengen Electric Manufacturing Co., Ltd. Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device
JPWO2013168521A1 (en) * 2012-05-08 2016-01-07 新電元工業株式会社 Resin-sealed semiconductor device and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3079662B1 (en) * 2018-03-30 2020-02-28 Soitec SUBSTRATE FOR RADIO FREQUENCY APPLICATIONS AND MANUFACTURING METHOD THEREOF

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240071A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Semiconductor device
JPS5393783A (en) * 1977-01-26 1978-08-17 Nec Home Electronics Ltd Mesa type semiconductor device
JPS5526656A (en) * 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JPH01186629A (en) * 1988-01-14 1989-07-26 Rohm Co Ltd Manufacture of mesa-type semiconductor device
JPH02163938A (en) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd Manufacture of semiconductor element
JP2001287984A (en) * 2001-02-23 2001-10-16 Nippon Electric Glass Co Ltd Glass ceramic composition

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5240071A (en) * 1975-09-26 1977-03-28 Hitachi Ltd Semiconductor device
JPS5393783A (en) * 1977-01-26 1978-08-17 Nec Home Electronics Ltd Mesa type semiconductor device
JPS5526656A (en) * 1978-08-17 1980-02-26 Hitachi Ltd Semiconductor element coverd with glass
JPS57202742A (en) * 1981-06-09 1982-12-11 Toshiba Corp Glass for semiconductor coating
JPH01186629A (en) * 1988-01-14 1989-07-26 Rohm Co Ltd Manufacture of mesa-type semiconductor device
JPH02163938A (en) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd Manufacture of semiconductor element
JP2001287984A (en) * 2001-02-23 2001-10-16 Nippon Electric Glass Co Ltd Glass ceramic composition

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140361416A1 (en) * 2012-05-08 2014-12-11 Shindengen Electric Manufacturing Co., Ltd. Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device
JPWO2013168521A1 (en) * 2012-05-08 2016-01-07 新電元工業株式会社 Resin-sealed semiconductor device and manufacturing method thereof
US9455231B2 (en) 2012-05-08 2016-09-27 Shindengen Electric Manufacturing Co., Ltd. Resin-sealed semiconductor device and method of manufacturing the same
US9570408B2 (en) 2012-05-08 2017-02-14 Shindengen Electric Manufacturing Co., Ltd. Resin-sealed semiconductor device and method of manufacturing resin-sealed semiconductor device
WO2014155739A1 (en) * 2013-03-29 2014-10-02 新電元工業株式会社 Glass composition for semiconductor junction protection, method for manufacturing semiconductor device, and semiconductor device
JP5631497B1 (en) * 2013-03-29 2014-11-26 新電元工業株式会社 Semiconductor junction protecting glass composition, semiconductor device manufacturing method, and semiconductor device
US9236318B1 (en) 2013-03-29 2016-01-12 Shindengen Electric Manufacturing Co., Ltd. Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
WO2012160961A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
JP5340511B1 (en) Semiconductor device manufacturing method and semiconductor device
US9698069B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
US9941112B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9006113B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
WO2013168236A1 (en) Resin-sealed semiconductor device and production method for resin-sealed semiconductor device
US10186425B2 (en) Method of manufacturing semiconductor device and resist glass
WO2012160962A1 (en) Semiconductor device production method and semiconductor device
US9099483B2 (en) Glass composition for protecting semiconductor junction, method of manufacturing semiconductor device and semiconductor device
JP5508547B1 (en) Semiconductor junction protecting glass composition, semiconductor device manufacturing method, and semiconductor device
JP5655140B2 (en) Semiconductor device manufacturing method and semiconductor device
JP4993399B1 (en) Semiconductor junction protecting glass composition, semiconductor device manufacturing method, and semiconductor device
JP5139596B2 (en) Semiconductor junction protecting glass composition, semiconductor device manufacturing method, and semiconductor device
JP5655139B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5848821B2 (en) Semiconductor junction protecting glass composition, semiconductor device manufacturing method, semiconductor device, and semiconductor junction protecting glass composition manufacturing method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12790041

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013516274

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12790041

Country of ref document: EP

Kind code of ref document: A1