WO2012149706A1 - 半导体器件及其形成方法、封装结构 - Google Patents

半导体器件及其形成方法、封装结构 Download PDF

Info

Publication number
WO2012149706A1
WO2012149706A1 PCT/CN2011/078325 CN2011078325W WO2012149706A1 WO 2012149706 A1 WO2012149706 A1 WO 2012149706A1 CN 2011078325 W CN2011078325 W CN 2011078325W WO 2012149706 A1 WO2012149706 A1 WO 2012149706A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat dissipation
semiconductor device
dielectric layer
microtube
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2011/078325
Other languages
English (en)
French (fr)
Inventor
钟汇才
梁擎擎
闫江
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to US13/379,347 priority Critical patent/US9024435B2/en
Publication of WO2012149706A1 publication Critical patent/WO2012149706A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/40—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
    • H10W40/43—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing gases, e.g. forced air cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/40—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
    • H10W40/47—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing liquids, e.g. forced water cooling

Definitions

  • the present invention relates to the field of semiconductor technology, and in particular to a semiconductor device, a method of forming the same, and a package structure. Background technique
  • the thermal conductivity of the material is poor, which further exacerbates the heat dissipation problem of the chip.
  • the heat dissipation technology commonly used in the prior art is that after the chip is packaged, a heat sink, a heat dissipation fan, and the like are added on the package casing to promote heat dissipation.
  • the heat dissipation efficiency of the above method is low. When the chip is used for a long time, it may still cause overheating damage to the chip.
  • the problem to be solved by the present invention is to provide a semiconductor device, a method for forming the same, and a package structure, which are improved. Cooling efficiency.
  • the present invention provides a semiconductor device including:
  • a heat dissipation path is embedded in the dielectric layer between the interconnect structures for flowing a liquid or gas therein, the surface of the dielectric layer exposing an opening of the heat dissipation path. Connected grooves.
  • the heat dissipation path further comprises a heat dissipation micro tube located in the trench, wherein the heat dissipation micro tube is configured to circulate liquid or gas therein.
  • the material of the heat dissipation micro tube is a high molecular polymer, an insulating material or a metal material nanotube.
  • the trench outside the heat dissipation microtube is filled with a dielectric material.
  • the opening of the trench and the outer side of the heat dissipation microtube are filled with a dielectric material, and the bottom of the trench and the outer side of the heat dissipation microtube have a gap.
  • the dielectric layer is a laminated structure, wherein an interconnect structure is formed in each layer.
  • the present invention also provides a package structure comprising the semiconductor device of any of the above, and a package housing surrounding the semiconductor device, further comprising a circulation pump located outside the package housing, the package housing having the a first opening and a second opening in which the heat dissipation path communicates, the circulation pump drives the liquid Or a gas circulates through the first opening, the heat dissipation passage, and the second opening.
  • the present invention also provides a method of forming a semiconductor device, comprising:
  • the dielectric layer between the interconnect structures is etched to form a heat dissipation path for liquid or gas to circulate therein.
  • the etching the dielectric layer between the interconnect structures to form a heat dissipation path comprises: interconnecting trenches.
  • the method further includes: disposing a heat dissipating microtube in the plurality of interconnected trenches, wherein the heat dissipating microtubes are configured to circulate liquid or gas therein.
  • the material of the heat dissipation micro tube is a high molecular polymer, an insulating material or a metal material nanotube.
  • the method further comprises: filling a trench outside the heat dissipation micro tube with a dielectric material.
  • the method further comprises: filling a dielectric material on an outer side of the heat dissipating microtube at an opening of the trench, and having a gap at a bottom of the trench and an outer side of the heat dissipating microtube after filling.
  • the dielectric layer is a stacked structure in which an interconnect structure is formed in each of the dielectric layers.
  • a heat dissipation path is formed in the dielectric layer between the interconnect structures for the liquid or gas to circulate therein, and the circulating liquid or gas can absorb the internal generation of the semiconductor device during operation. The heat helps improve the heat dissipation of the chip.
  • the heat dissipation path includes a plurality of interconnected trenches formed in the dielectric layer and heat dissipating microtubes disposed in the trenches, and the liquid or gas is in the
  • the circulation in the heat dissipating microtubes can further avoid the influence on the performance of the device caused by the direct contact of the liquid or the gas with the dielectric layer while promoting heat dissipation.
  • the package housing has a first opening and a second opening in communication with the heat dissipation path, and further includes a circulation pump located outside the package housing, and the circulation pump drives the liquid or gas to pass through The first opening, the heat dissipation path and the second opening are circulated. Since the package structure directly dissipates heat directly inside the semiconductor device in the package casing, it is advantageous for improving heat dissipation efficiency.
  • FIG. 1 is a flow chart showing a method of forming a semiconductor device according to an embodiment of the present invention
  • 2 to 7 are a cross-sectional view and a plan view showing a method of forming a semiconductor device according to an embodiment of the present invention
  • FIG. 8 is a schematic cross-sectional structural view of a package structure according to an embodiment of the present invention. detailed description
  • a heat dissipation path is formed in the dielectric layer between the interconnect structures for the liquid or gas to circulate therein, and the circulating liquid or gas can absorb the internal generation of the semiconductor device during operation.
  • the heat helps improve the heat dissipation of the chip.
  • the heat dissipation path includes a plurality of interconnected trenches formed in the dielectric layer and heat dissipating microtubes disposed in the trenches, and the liquid or gas is in the The circulation in the heat dissipating microtubes can further avoid the influence on the performance of the device caused by the direct contact of the liquid or the gas with the dielectric layer while promoting heat dissipation.
  • the package housing has a first opening and a second opening in communication with the heat dissipation path, and further includes a circulation pump located outside the package housing, and the circulation pump drives the liquid or gas to pass through The first opening, the heat dissipation path and the second opening are circulated. Since the package structure directly dissipates heat directly inside the semiconductor device in the package casing, it is advantageous for improving heat dissipation efficiency.
  • FIG. 1 is a schematic flow chart showing an embodiment of a method for forming a semiconductor device according to an embodiment of the present invention, including:
  • Step S11 providing a semiconductor substrate, wherein a MOS field effect transistor is formed on the semiconductor substrate;
  • Step S12 forming a dielectric layer on the semiconductor substrate, the dielectric layer covering the MOS field effect transistor, and forming a plurality of interconnect structures in the dielectric layer;
  • Step S13 etching a dielectric layer between the interconnect structures to form a heat dissipation path for liquid or gas to circulate therein.
  • step S11 is performed to provide a semiconductor substrate 10 on which a MOS field effect transistor is formed.
  • the semiconductor substrate 10 may be a silicon substrate, a silicon base, a III-V element compound substrate, a silicon carbide substrate or a laminated structure thereof.
  • a device such as a MOS field effect transistor including a source, a drain, and a gate may be formed in the semiconductor substrate 10.
  • step S12 is performed to form a dielectric layer 11 on the semiconductor substrate 10, the dielectric layer 11 covers the MOS field effect transistor, and a plurality of interconnect structures are formed in the dielectric layer 11. 110.
  • the dielectric layer 11 in the embodiment is a stacked structure, and includes a first dielectric layer 111, a second dielectric layer 112 located above the first dielectric layer 111, and a second dielectric layer 112.
  • the third dielectric layer 113 is formed on each of the layers, and the interconnect structure 110 is formed in each layer, and the materials between the dielectric layers of the layers may not be completely the same.
  • the interconnect structure 110 may be a metal interconnect structure such as a copper interconnect structure, an aluminum interconnect structure, a tungsten interconnect structure, or the like, wherein the first dielectric layer 111 serves as an underlying interconnect layer and the third dielectric layer 113 serves as a top layer interconnect Layered.
  • the dielectric layer 11 may also be a laminated structure formed by other numbers of dielectric films, such as 5 layers, 6 layers, 10 layers, etc., wherein the dielectric layer located in the top layer may also be formed. There are pads (pad).
  • the method for forming the dielectric layer 11 and the interconnect structure 110 therein may include: forming a first dielectric layer 111 on the semiconductor substrate 10 by using a method such as chemical vapor deposition (CVD); Etching the first dielectric layer 111 to form trenches and/or via holes; forming a barrier layer and a seed layer sequentially on the bottom and sidewalls of the trench and/or via, and using plating or the like Filling the trenches and/or vias with metal copper; then planarizing the filled metal copper to form the interconnect structure 110; then repeating the foregoing steps to sequentially form the second dielectric layer 112 and the interconnect structure 110 therein The third dielectric layer 113 and the interconnect structure 110 therein.
  • CVD chemical vapor deposition
  • step S13 is performed to etch the dielectric layer 11 between the interconnect structures 110 to form a heat dissipation path for liquid or gas to circulate therein.
  • 5 is a schematic plan view of a top view
  • FIG. 4 is a schematic cross-sectional view of FIG. 5 along the AA' direction.
  • the etching process includes anisotropic etching and isotropic etching. Specifically, first, the dielectric layer 11 is anisotropically etched in a vertical direction, such as dry etching, in the mutual The trenches 121 and 122 are formed in the dielectric layer 11 between the structures 110.
  • the interconnect structures 110 need to be avoided, and only the dielectric layers between the interconnect structures 110 are etched;
  • the bottoms of the vertical trenches 121 and 122 are isotropically etched, such as wet etching, to form lateral via trenches at the bottom of the trenches 121 and trenches 122. (not shown), such that the grooves 121 and 122 are in communication.
  • the upper half of the trench may be formed by anisotropic etching, and the upper half of the trench is connected by isotropic etching, and then anisotropic etching is performed.
  • the lower half of the groove is formed, that is, the vertical groove formed is communicated through the communication groove in the middle.
  • the mutually communicating grooves 121 and 122 constitute a heat dissipating passage for the liquid or gas to flow
  • the liquid to be introduced may be a liquid having a low impurity ion content such as deionized water
  • the introduced gas may be nitrogen, helium or the like which is inactive. gas.
  • the groove 121 and the groove 122 may not be connected to each other as long as a liquid or gas can form a heat dissipation cycle therein.
  • the embodiment further provides a micro heat pipe 13 in the trenches 121 and 122.
  • the heat dissipating microtube 13 is made of high molecular polymer and insulating. Material or metal material nanotubes.
  • the material of the heat dissipation microtube 13 is a high molecular polymer, and the formation method thereof may be a self-assembly. Liquid or gas circulates in the heat dissipating microtube 13, and direct contact with the dielectric layer 11 of the sidewalls of the trenches 121 and 122 can be avoided, thereby avoiding potential effects on the entire semiconductor device. Referring to Fig.
  • the outer side of the heat dissipating microtube 13 is filled with a dielectric material 14, and the bottom of the trench and the outer side of the heat dissipating microtube 13 have a void 15 after filling.
  • the dielectric material 14 may be silicon oxide, doped silicon glass, a low dielectric constant material, etc., and the dielectric material 14 may be formed by a non-conformal deposition.
  • the void 15 is filled with air, and its dielectric constant is small, which is advantageous for reducing the resistance and capacitance delay of the entire semiconductor device.
  • the dielectric material 14 is preferably a low dielectric constant material, which is advantageous for further reducing the resistance and capacitance delay.
  • the trenches on the outer side of the heat dissipation microtube 13 may be completely filled using a common type deposition, that is, the outer side of the heat dissipation microtube 13 does not have a gap.
  • the structure of the semiconductor device formed in this embodiment is as shown in FIG. 7, and includes: a semiconductor substrate 10; a dielectric layer 11 on the semiconductor substrate 10, and a plurality of interconnect structures formed in the dielectric layer 11. 110; a heat dissipation path embedded in the dielectric layer 11 between the interconnect structures 110 for liquid or gas to flow therein, the surface of the dielectric layer 11 exposing an opening of the heat dissipation path.
  • the heat dissipation path includes a plurality of mutually communicating trenches and heat dissipating microtubes 13 disposed in the trenches.
  • the trenches outside the heat dissipating microtubes 13 are filled with a dielectric material 14 and a dielectric material. 14 You can fill only the opening portion of the groove or you can fill it all.
  • a liquid or gas circulates in the heat pipe 13 to absorb heat generated inside the semiconductor device during operation.
  • FIG. 8 is a schematic view showing a package structure of the present embodiment, in which a package case 20 is wrapped around a periphery of the semiconductor device, the package case 20 having a first opening 201 and a second opening 202, a first opening 201 and a second opening 202 is connected to the opening of the heat dissipation path, and is specifically connected to the opening of the heat dissipation micro tube 13 in the embodiment, and has a circulation pump 21 on the outer side of the package housing 20, and the circulation pump 21 drives the liquid or gas through the first opening. 201.
  • the heat pipe 13 and the second opening 202 are circulated to facilitate carrying away heat inside the semiconductor device.
  • the material of the package housing 20 may be ceramic, plastic or the like.
  • a hole is formed in the package housing 20 to form a first opening 201 and a second opening 202, so that the circulation pump 21 is
  • the first opening 201 and the second opening 202 can be connected to the heat dissipation path to promote heat dissipation inside the chip.

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

半导体器件及其形成方法、 封装结构
本申请要求于 2011 年 4 月 30 日提交中国专利局、 申请号为 201110112565.6、 发明名称为"半导体器件及其形成方法、 封装结构"的中国专 利申请的优先权， 其全部内容通过引用结合在本申请中。 技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其形成方法、封 装结构。 背景技术
随着半导体工艺技术的不断发展， MOS ( Metal-Oxide-Semiconductor ) 晶 体管等器件的特征尺寸（CD, Critical Dimension )越来越小， 芯片的集成度也 越来越高， 即集成在单个芯片中的器件也越来越多。对于某些高性能的应用产 品， 如 CPU等， 其中集成的器件的数量甚至已经超过 10亿。 高集成度使得芯片 在工作时会产生大量的热量， 热量导致的温度上升会影响芯片的性能。 对于高集成度的芯片而言，散热变得非常困难， 尤其是在较为高级的工艺 节点下， 铜互连和低介电常数（low k )材料相结合的技术大量使用， 而低介 电常数材料的导热性较差， 更加剧了芯片的散热问题。 现有技术中常用的散热技术是在芯片封装之后，在其封装外壳上加装散热 片、 散热风扇等， 以促进散热， 但是随着芯片集成度的不断上升， 上述方法的 散热效率较低， 芯片长时间使用时， 仍然可能导致芯片过热损坏。
发明内容 本发明解决的问题是提供一种半导体器件及其形成方法、封装结构，提高 散热效率。
为解决上述问题， 本发明提供了一种半导体器件， 包括：
半导体村底， 所述半导体村底中形成有 MOS场效应晶体管；
介质层， 位于所述半导体村底上并覆盖所述 MOS场效应晶体管， 所述介 质层中形成有多个互连结构；
散热通路，嵌于所述互连结构之间的介质层中， 以供液体或气体在其中流 通， 所述介质层的表面暴露所述散热通路的开口。 连通的沟槽。
可选地， 所述散热通路还包括位于所述沟槽中的散热微管， 所述散热微管 供液体或气体在其中流通。
可选地， 所述散热微管的材料为高分子聚合物、绝缘材料或金属材料纳米 管。
可选地， 所述散热微管外侧的沟槽中填充有介质材料。 可选地， 所述沟槽的开口处、散热微管的外侧填充有介质材料， 所述沟槽 的底部、 散热微管的外侧具有空隙。
可选地， 所述介质层为叠层结构， 其中每一层内都形成有互连结构。 本发明还提供了一种封装结构，包括上述任一项所述的半导体器件和包围 所述半导体器件的封装外壳，还包括位于所述封装外壳外侧的循环泵， 所述封 装外壳具有与所述散热通路相通的第一开口和第二开口，所述循环泵驱动液体 或气体通过所述第一开口、 散热通路和第二开口循环流通。 本发明还提供了一种半导体器件的形成方法， 包括：
提供半导体村底， 所述半导体村底上形成有 MOS场效应晶体管； 在所述半导体村底上形成介质层， 所述介质层覆盖所述 MOS场效应晶体 管， 所述介质层中形成有多个互连结构；
对所述互连结构之间的介质层进行刻蚀， 形成散热通路， 以供液体或气体 在其中流通。
可选地，所述对所述互连结构之间的介质层进行刻蚀，形成散热通路包括： 互连通的沟槽。
可选地， 形成所述多个相互连通的沟槽后还包括： 在所述多个相互连通的 沟槽中设置散热微管， 所述散热微管供液体或气体在其中流通。
可选地， 所述散热微管的材料为高分子聚合物、绝缘材料或金属材料纳米 管。
可选地，设置所述散热微管后还包括： 在所述散热微管外侧的沟槽中填充 介质材料。
可选地， 设置所述散热微管后还包括： 在所述沟槽的开口处、散热微管的 外侧填充介质材料， 填充后所述沟槽的底部、 散热微管的外侧具有空隙。
可选地，所述介质层为叠层结构，其中每一层介质层内都形成有互连结构。 与现有技术相比， 本发明的实施例有如下优点： 本发明实施例的半导体器件及其形成方法中，在互连结构之间的介质层中 形成散热通路， 以供液体或气体在其中流通， 流通的液体或气体能够吸收半导 体器件运行时其内部产生的热量， 有利于改善芯片的散热。 优选地， 本实施例中的半导体器件及其形成方法中， 所述散热通路包括形 成于介质层中的多个相互连通的沟槽和设置于沟槽中的散热微管，液体或气体 在所述散热微管中流通，在促进散热的同时， 能够进一步避免液体或气体与所 述介质层直接接触所导致的对器件性能的影响。 此外， 本实施例的封装结构中，封装外壳上具有与所述散热通路相连通的 第一开口和第二开口， 此外还包括位于封装外壳外侧的循环泵， 所述循环泵驱 动液体或气体通过所述第一开口、散热通路和第二开口循环流通。 由于本封装 结构是直接对封装外壳内的半导体器件内部直接进行散热，因而有利于提高散 热效率。 附图说明
通过附图所示， 本发明的上述及其它目的、 特征和优势将更加清晰。 在全 部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘 制附图， 重点在于示出本发明的主旨。
图 1是本发明实施例的半导体器件的形成方法的流程示意图；
图 2至图 7是本发明实施例的半导体器件的形成方法的剖面结构和俯视示 意图；
图 8是本发明实施例的封装结构的剖面结构示意图。 具体实施方式
随着芯片的集成度越来越高， 其在运行时产生的热量也越来越大，散热成 为急需解决的问题。现有的散热技术往往是在芯片封装之后，在其封装外壳上 加装散热片、散热风扇等促进散热， 散热过程并不能涉及芯片内部， 散热效率 较低。 本发明实施例的半导体器件及其形成方法中，在互连结构之间的介质层中 形成散热通路， 以供液体或气体在其中流通， 流通的液体或气体能够吸收半导 体器件运行时其内部产生的热量， 有利于改善芯片的散热。 优选地， 本实施例中的半导体器件及其形成方法中， 所述散热通路包括形 成于介质层中的多个相互连通的沟槽和设置于沟槽中的散热微管，液体或气体 在所述散热微管中流通，在促进散热的同时， 能够进一步避免液体或气体与所 述介质层直接接触导致的对器件性能的影响。 此外， 本实施例的封装结构中，封装外壳上具有与所述散热通路相连通的 第一开口和第二开口， 此外还包括位于封装外壳外侧的循环泵， 所述循环泵驱 动液体或气体通过所述第一开口、散热通路和第二开口循环流通。 由于本封装 结构是直接对封装外壳内的半导体器件内部直接进行散热，因而有利于提高散 热效率。 为使本发明的上述目的、特征和优点能够更为明显易懂， 下面结合附图对 本发明的具体实施方式做详细的说明。 在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以 多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明 内涵的情况下做类似推广。 因此本发明不受下面公开的具体实施方式的限制。 图 1 示出了本发明实施例的半导体器件的形成方法的实施例的流程示意 图， 包括：
步骤 S11 , 提供半导体村底， 所述半导体村底上形成有 MOS场效应晶体 管；
步骤 S12, 在所述半导体村底上形成介质层， 所述介质层覆盖所述 MOS 场效应晶体管， 所述介质层中形成有多个互连结构；
步骤 S13, 对所述互连结构之间的介质层进行刻蚀， 形成散热通路， 以供 液体或气体在其中流通。
剖面结构以及俯视结构示意图，下面结合图 1和图 2至图 7对该实施例进行详 细说明。
结合图 1和图 2, 执行步骤 S11 , 提供半导体村底 10, 所述半导体村底上 形成有 MOS场效应晶体管。 所述半导体村底 10可以是硅村底、 硅错村底、 III- V族元素化合物村底、 碳化硅村底或其叠层结构。 所述半导体村底 10中可 以形成有包含源极、 漏极和栅极的 MOS场效应晶体管等器件（图中未示出）。 结合图 1和图 3, 执行步骤 S12, 在所述半导体村底 10上形成介质层 11 , 所述介质层 11覆盖所述 MOS场效应晶体管， 所述介质层 11中形成有多个互 连结构 110。 具体的， 本实施例中所述介质层 11 为叠层结构， 分别包括第一 介质层 111 ,位于第一介质层 111之上的第二介质层 112和位于第二介质层 112 之上的第三介质层 113, 其中每一层中都形成有互连结构 110, 各层介质层之 间的材料也可以不完全相同。 所述互连结构 110可以为金属互连结构， 如铜互 连结构、 铝互连结构、 钨互连结构等， 其中第一介质层 111作为底层互连层， 第三介质层 113 作为顶层互连层。 当然， 在其他具体实施例中， 所述介质层 11还可以是其他数量的介质薄膜形成的叠层结构， 如 5层、 6层、 10层等， 其中， 位于顶层的介质层中还可以形成有焊垫（pad )。
以铜互连工艺为例， 所述介质层 11及其中的互连结构 110的形成方法可 以包括： 使用化学气相沉积（CVD )等方法在所述半导体村底 10上形成第一 介质层 111 ; 对所述第一介质层 111进行刻蚀， 形成沟槽和 /或通孔； 在所述沟 槽和 /或通孔的底部和侧壁依次形成阻挡层、 籽晶层， 并使用电镀等方法在所 述沟槽和 /或通孔中填充金属铜； 之后对填充的金属铜进行平坦化， 形成互连 结构 110;之后重复前述步骤,依次形成第二介质层 112及其中的互连结构 110、 第三介质层 113及其中的互连结构 110。 结合图 1和图 4至图 5, 执行步骤 S13 , 对所述互连结构 110之间的介质 层 11进行刻蚀， 形成散热通路， 以供液体或气体在其中流通。 其中图 5为俯 视结构示意图， 图 4为图 5沿 A-A'方向的剖面结构示意图。 所述刻蚀过程包 括各向异性刻蚀和各向同性刻蚀， 具体的， 首先对所述介质层 11在竖直方向 上进行各向异性刻蚀， 如干法刻蚀， 在所述互连结构 110之间的介质层 11中 形成沟槽 121和 122, 刻蚀过程中， 需要避开各个互连结构 110, 仅对互连结 构 110之间的介质层进行刻蚀；之后对所述竖直沟槽 121和 122的底部进行各 向同性刻蚀，如湿法刻蚀，在沟槽 121和沟槽 122的底部形成横向的连通沟槽 (图中未标示）， 使得沟槽 121和 122连通。 当然， 在其他具体实施例中， 可 以先通过各向异性刻蚀形成沟槽的上半部分，再使用各向同性刻蚀使得沟槽的 上半部分相连通，之后再通过各向异性刻蚀形成沟槽的下半部分，也即形成的 竖直的沟槽之间是通过中部的连通沟槽相连通。 相互连通的沟槽 121和 122组成了供液体或气体流通的散热通路，通入的 液体可以是去离子水等杂质离子含量较低的液体，通入的气体可以是氮气、 氦 气等非活泼的气体。整个半导体器件在工作时， 流通的液体或气体可以带走其 内部产生的热量， 有利于散热。 当然， 所述沟槽 121和沟槽 122之间也可以不 连通， 只要液体或气体能够在其中形成散热循环即可。 参考图 6, 作为一个优选的实施例， 本实施例还在所述沟槽 121和 122中 设置散热微管（ micro heat pipe ) 13 , 所述散热微管 13的材料为高分子聚合物、 绝缘材料或金属材料纳米管。 本实施例中， 所述散热微管 13的材料为高分子 聚合物， 其形成方法可以是自组装（self-assembly )。 液体或气体在散热微管 13中流通， 可以避免直接与所述沟槽 121和 122侧壁的介质层 11直接接触， 从而避免对整个半导体器件的潜在的影响。 参考图 7, 在所述沟槽的开口处， 散热微管 13的外侧填充介质材料 14, 填充后所述沟槽的底部、 散热微管 13 的外侧具有空隙 15。 所述介质材料 14 可以是氧化硅、 掺杂的硅玻璃、 低介电常数材料等， 所述介质材料 14的形成 方法可以是非共型 （non-conformal )沉积。 所述空隙 15中填充有空气， 其介 电常数较小， 有利于减小整个半导体器件的电阻电容延迟， 所述介质材料 14 优选为低介电常数材料， 有利于进一步减小电阻电容延迟。 在其他具体实施例中， 也可以使用共型沉积对所述散热微管 13外侧的沟 槽进行完全填充， 即散热微管 13外侧并不具有空隙。 至此， 本实施例形成的半导体器件的结构如图 7所示， 包括： 半导体村底 10; 介质层 11 , 位于所述半导体村底 10上， 所述介质层 11 中形成有多个互 连结构 110; 散热通路， 嵌于所述互连结构 110之间的介质层 11 中， 供液体 或气体在其中流通， 所述介质层 11的表面暴露所述散热通路的开口。 作为一 个优选的实施例，所述散热通路包括多个相互连通的沟槽和设置于所述沟槽中 的散热微管 13, 散热微管 13外侧的沟槽中填充有介质材料 14, 介质材料 14 可以仅填充沟槽的开口部分， 也可以全部填充。 液体或气体在所述散热 管 13中流通， 吸收半导体器件在工作时其内部产生的热量。 图 8示出了本实施例的封装结构的示意图，在上述半导体器件的外围包裹 有封装外壳 20, 所述封装外壳 20具有第一开口 201和第二开口 202, 第一开 口 201和第二开口 202和散热通路的开口相连，本实施例中具体和所述散热微 管 13的开口相连， 在所述封装外壳 20的外侧具有循环泵 21 , 所述循环泵 21 驱动液体或气体通过第一开口 201、散热 管 13以及第二开口 202循环流通， 有利于带走所述半导体器件内部的热量。 所述封装外壳 20的材料可以是陶瓷、 塑料等， 在将所述半导体器件封装 于封装外壳 20之后， 在封装外壳 20上打孔， 形成第一开口 201和第二开口 202, 使得循环泵 21能够通过第一开口 201和第二开口 202与散热通路相连， 促进芯片内部的散热。 本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法 和技术内容对本发明技术方案做出可能的变动和修改， 因此， 凡是未脱离本发 改、 等同变化及修饰， 均属于本发明技术方案的保护范围。

Claims

权 利 要 求
1. 一种半导体器件， 其特征在于， 包括：
半导体村底， 所述半导体村底中形成有 MOS场效应晶体管；
介质层， 位于所述半导体村底上并覆盖所述 MOS场效应晶体管， 所述介质 层中形成有多个互连结构；
散热通路， 嵌于所述互连结构之间的介质层中， 以供液体或气体在其中流 通， 所述介质层的表面暴露所述散热通路的开口。
2. 根据权利要求 1所述的半导体器件， 其特征在于， 所述散热通路包括嵌于 所述互连结构之间的介质层中的多个相互连通的沟槽。
3. 根据权利要求 2所述的半导体器件， 其特征在于， 所述散热通路还包括位 于所述沟槽中的散热微管， 所述散热微管供液体或气体在其中流通。
4. 根据权利要求 3所述的半导体器件， 其特征在于， 所述散热微管的材料为 高分子聚合物、 绝缘材料或金属材料纳米管。
5. 根据权利要求 3所述的半导体器件， 其特征在于， 所述散热微管外侧的沟 槽中填充有介质材料。
6. 根据权利要求 3所述的半导体器件， 其特征在于， 所述沟槽的开口处、 散 热微管的外侧填充有介质材料， 所述沟槽的底部、 散热微管的外侧具有空隙。
7. 根据权利要求 1至 6中任一项所述的半导体器件， 其特征在于， 所述介质 层为叠层结构， 其中每一层内都形成有互连结构。
8. 一种封装结构， 其特征在于， 包括权利要求 1至 7中任一项所述的半导体 器件和包围所述半导体器件的封装外壳，还包括位于所述封装外壳外侧的循环 泵， 所述封装外壳具有与所述散热通路相通的第一开口和第二开口， 所述循环 泵驱动液体或气体通过所述第一开口、 散热通路和第二开口循环流通。
9. 一种半导体器件的形成方法， 其特征在于， 包括：
提供半导体村底， 所述半导体村底上形成有 MOS场效应晶体管；
在所述半导体村底上形成介质层， 所述介质层覆盖所述 MOS 场效应晶体 管， 所述介质层中形成有多个互连结构；
对所述互连结构之间的介质层进行刻蚀， 形成散热通路， 以供液体或气体 在其中流通。
10.根据权利要求 9所述的半导体器件的形成方法， 其特征在于， 对所述互连 结构之间的介质层进行刻蚀， 形成散热通路的步骤包括： 对所述互连结构之间 的介质层进行各向异性刻蚀及各向同性刻蚀， 形成多个相互连通的沟槽。
11.根据权利要求 10所述的半导体器件的形成方法， 其特征在于， 形成所述多 个相互连通的沟槽后还包括： 在所述多个相互连通的沟槽中设置散热微管， 所 述散热微管供液体或气体在其中流通。
12.根据权利要求 11所述的半导体器件的形成方法， 其特征在于， 所述散热微 管的材料为高分子聚合物、 绝缘材料或金属材料纳米管。
13.根据权利要求 11所述的半导体器件的形成方法， 其特征在于，设置所述散 热微管后还包括： 在所述散热微管外侧的沟槽中填充介质材料。
14.根据权利要求 11所述的半导体器件的形成方法， 其特征在于，设置所述散 热微管后还包括： 在所述沟槽的开口处、散热微管的外侧填充介质材料， 填充 后所述沟槽的底部、 散热微管的外侧具有空隙。
15.根据权利要求 9至 14中任一项所述的半导体器件的形成方法，其特征在于， 所述介质层为叠层结构， 其中每一层介质层内都形成有互连结构。
PCT/CN2011/078325 2011-04-30 2011-08-12 半导体器件及其形成方法、封装结构 Ceased WO2012149706A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/379,347 US9024435B2 (en) 2011-04-30 2011-08-12 Semiconductor device, formation method thereof, and package structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110112565.5 2011-04-13
CN201110112565.5A CN102769002B (zh) 2011-04-30 2011-04-30 半导体器件及其形成方法、封装结构

Publications (1)

Publication Number Publication Date
WO2012149706A1 true WO2012149706A1 (zh) 2012-11-08

Family

ID=47096341

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/078325 Ceased WO2012149706A1 (zh) 2011-04-30 2011-08-12 半导体器件及其形成方法、封装结构

Country Status (3)

Country Link
US (1) US9024435B2 (zh)
CN (1) CN102769002B (zh)
WO (1) WO2012149706A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8730673B2 (en) * 2011-05-27 2014-05-20 Lockheed Martin Corporation Fluid-cooled module for integrated circuit devices
US9337078B2 (en) 2013-09-11 2016-05-10 Globalfoundries Inc. Heat dissipation through device isolation
CN103489838B (zh) * 2013-10-15 2016-04-06 北京大学 一种强化散热三维封装结构及其封装方法
US10340212B2 (en) * 2017-11-28 2019-07-02 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a heat dissipation structure
CN108598056A (zh) * 2018-06-29 2018-09-28 北京梦之墨科技有限公司 一种应用tsv技术的电子器件及其制作方法
KR20200099795A (ko) * 2019-02-15 2020-08-25 에스케이하이닉스 주식회사 반도체 장치
TWI766540B (zh) * 2021-01-13 2022-06-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN116864481A (zh) * 2021-02-09 2023-10-10 中国科学院微电子研究所 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备
CN115274588B (zh) * 2022-08-01 2025-08-08 九识(苏州)智能科技有限公司 一种半导体器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294705A (ja) * 1999-04-08 2000-10-20 Seiko Epson Corp 電力用半導体素子を有する駆動装置およびプリンタ
US7049682B1 (en) * 2001-05-14 2006-05-23 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405108B2 (en) * 2004-11-20 2008-07-29 International Business Machines Corporation Methods for forming co-planar wafer-scale chip packages
US7823403B2 (en) * 2005-08-26 2010-11-02 Itzhak Sapir MEMS cooling device
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US7659616B2 (en) * 2007-10-10 2010-02-09 International Business Machines Corporation On-chip cooling systems for integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294705A (ja) * 1999-04-08 2000-10-20 Seiko Epson Corp 電力用半導体素子を有する駆動装置およびプリンタ
US7049682B1 (en) * 2001-05-14 2006-05-23 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna

Also Published As

Publication number Publication date
US9024435B2 (en) 2015-05-05
CN102769002B (zh) 2016-09-14
US20130020618A1 (en) 2013-01-24
CN102769002A (zh) 2012-11-07

Similar Documents

Publication Publication Date Title
CN102769002B (zh) 半导体器件及其形成方法、封装结构
JP2025019065A (ja) 半導体デバイスの空隙スペーサを形成する方法および半導体デバイス
CN102651355B (zh) 包括穿过衬底的传导结构的集成电路及其制造方法
CN107240578B (zh) 三维集成电路的碳化硅微流道散热结构及其制作方法
US12230550B2 (en) Structures and methods for heat dissipation of semiconductor devices
TW202310242A (zh) 半導體結構
CN111863783A (zh) 三维封装的半导体结构
US20250357252A1 (en) Integrated Circuit with Anisotropic Thermal Dissipation Structure
CN102376657A (zh) 具有散热通孔的集成电路结构
CN113725175B (zh) 集成电路芯片及制作方法、半导体装置
CN115602606B (zh) 半导体结构及其形成方法
TWI897290B (zh) 積體晶片結構及其形成方法
US11923290B2 (en) Halogen treatment for NMOS contact resistance improvement
CN119517874A (zh) 集成电路（ic）结构及其形成方法
CN111883494B (zh) 功率mosfet器件及其形成方法
CN108962848B (zh) 一种功率器件及其制作方法
CN109904072B (zh) 半导体器件及其形成方法
TWI915006B (zh) 具有遍及晶片的高效散熱結構的半導體裝置結構及其單片式製造方法
TWI899975B (zh) 積體電路結構及其形成方法
US20250167074A1 (en) Passive thermal control layer for integrated device
TWI894945B (zh) 具有導熱接合結構的半導體元件及其形成方法
CN110164836A (zh) 提升半导体器件散热性能的方法和半导体器件
TW202616496A (zh) 具有遍及晶片的高效散熱結構的半導體裝置結構及其單片式製造方法
Zaveri Electrical and fluidic interconnect design and technology for 3D ICS
CN117153839A (zh) 一种封装结构及其制造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13379347

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11864781

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11864781

Country of ref document: EP

Kind code of ref document: A1