WO2012140050A2 - Verfahren zur herstellung eines licht emittierenden halbleiterbauelements und licht emittierendes halbleiterbauelement - Google Patents

Verfahren zur herstellung eines licht emittierenden halbleiterbauelements und licht emittierendes halbleiterbauelement Download PDF

Info

Publication number
WO2012140050A2
WO2012140050A2 PCT/EP2012/056536 EP2012056536W WO2012140050A2 WO 2012140050 A2 WO2012140050 A2 WO 2012140050A2 EP 2012056536 W EP2012056536 W EP 2012056536W WO 2012140050 A2 WO2012140050 A2 WO 2012140050A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
light
encapsulation layer
layer
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2012/056536
Other languages
English (en)
French (fr)
Other versions
WO2012140050A3 (de
Inventor
Karl Engl
Richard Baisl
Tilman Schlenker
Lutz Höppel
Sebastian Taeger
Christian Gärtner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US13/991,135 priority Critical patent/US20130313604A1/en
Publication of WO2012140050A2 publication Critical patent/WO2012140050A2/de
Publication of WO2012140050A3 publication Critical patent/WO2012140050A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • LED light-emitting diode
  • Light-emitting diode chips as well as, for example, conductor tracks in the package must therefore be in known packages minimum requirements in terms of moisture stability and stability in damaging
  • Efficiency can be optimized because, for example, light-absorbing moisture barriers must be installed in the light-emitting diode chips and / or in the package, for example highly reflective, against moisture or other harmful substances sensitive lead frame materials only limited or even can not be used.
  • Specify semiconductor device At least one more
  • the object of some embodiments is to specify a light-emitting semiconductor component.
  • a method for producing a light-emitting semiconductor component has a method step in which a carrier
  • the carrier may comprise a plastic material and / or particularly preferably a ceramic material.
  • the carrier is designed as a ceramic carrier.
  • the carrier has a mounting surface, which is provided so that a light-emitting semiconductor chip can be mounted thereon and electrically connected.
  • the mounting surface can have at least one electrical contact region or even a plurality of contact regions, to which the light-emitting semiconductor chip by means of an electrically conductive Connecting material can be connected.
  • Mounting surface and in particular the at least one or more electrical contact areas may be provided to the fact that the semiconductor chip by means of an electrically conductive connecting material mounted and / or
  • the carrier
  • Terminal areas by means of which the semiconductor device can be connected to an external power and / or voltage source.
  • the at least one or more of the semiconductor device can be connected to an external power and / or voltage source.
  • Connection regions may preferably be connected to the at least one or more contact regions via at least one or more electrically conductive connections.
  • the electrically conductive connections as well as the contact areas and the terminal areas can be any electrically conductive connections.
  • the carrier has a reflective layer, in particular a mirror layer, which is disposed on at least part of the mounting surface
  • the mirror layer may cover part of a conductor track. It is also possible that at least part of a conductive track as a mirror layer
  • the mirror layer additionally or alternatively on a part of one or more
  • the mirror layer may be arranged on areas of the mounting surface onto which light from a light arranged on the mounting surface
  • emitting semiconductor chip can be irradiated.
  • the mirror layer can be arranged on those areas which are those of the semiconductor chip
  • emitted light can at least partially absorb.
  • the mirror layer can increase the
  • the mirror layer has silver.
  • the mirror layer a has silver.
  • the mirror layer can, for example, at least one transparent dielectric layer,
  • the mirror layer can also have a plurality of transparent dielectric layers which form a Bragg mirror. It is also possible that the mirror layer has a Bragg-like structure with a silver layer on which at least one transparent dielectric layer, for example a silicon oxide layer, in particular a silicon dioxide layer, is applied. This may mean in particular that the
  • Mirror layer has a silver layer and above a glassy coating, for example of silicon dioxide or is it.
  • a glassy coating for example of silicon dioxide or is it.
  • at least one light-emitting semiconductor chip is provided.
  • the light-emitting semiconductor chip can be used in particular as
  • LED chip edge-emitting semiconductor laser, vertically emitting semiconductor laser (VCSEL), be designed as a light-emitting diode chip array, as a laser array or as a plurality or combination thereof.
  • the semiconductor chip can do this one or more functional
  • Semiconductor layer sequences for example, selected from the material groups AlGaAs, InGaAlP, AlInGaN or from a II-VI compound semiconductor system or other
  • the semiconductor layer sequence may comprise at least one active, light-emitting region, such as a pn junction, a double heterostructure, a
  • Single quantum well structure (SQW structure) or one
  • MQW structure Multiple quantum well structure (MQW structure) and electrical contact structures such as metal layers,
  • electrode layers may be on different sides of the active, light-emitting region
  • Contact structures should also be designed in the form of vias, from one side of the
  • the light-emitting semiconductor chip can also be embodied as a thin-film light-emitting diode chip.
  • a thin-film light-emitting diode chip is characterized in particular by the following characteristic features: on a first end facing a carrier element
  • Epitaxial layer sequence is applied or formed a reflective layer that at least a portion of the generated in the epitaxial layer sequence
  • the epitaxial layer sequence reflects electromagnetic radiation back into them; the epitaxial layer sequence has a thickness in the range of 20 ⁇ or less, in particular in the range of 10 ⁇ on;
  • the epitaxial layer sequence contains at least one
  • Semiconductor layer having at least one surface which has a blending structure which, in the ideal case, results in an approximately ergodic distribution of the light in the epitaxial epitaxial layer sequence, i. it has as ergodically stochastic scattering behavior as possible.
  • At least one light-emitting semiconductor chip is mounted on the mounting surface of the
  • Carrier arranged and mounted on this.
  • the mounting of the semiconductor chip can be done for example by means of gluing, that is by means of an electrically conductive adhesive, for example by means of anisotropically electrically conductive adhesive.
  • the assembly of the semiconductor chip can be done for example by means of gluing, that is by means of an electrically conductive adhesive, for example by means of anisotropically electrically conductive adhesive.
  • Semiconductor chips also be done by means of a solder. Particularly preferably, the mounting of the semiconductor chip on the
  • a sinterable material in the form of connecting material a powder or a granulate, which may further comprise, for example, also sintering aids and binders.
  • the sintered material which may particularly preferably comprise silver, for example a silver powder or granules, is applied to the mounting surface and / or a mounting region of the semiconductor chip.
  • the light-emitting semiconductor chip is disposed on the sintered material or with the sintered material on the mounting surface of the carrier.
  • the sintered material can be sintered, so that a sintered compound is produced, which may have a porous structure.
  • the sintered connection can be characterized in particular by a high thermal conductivity and good electrical conductivity.
  • the light becomes light
  • the electrical connection of the semiconductor chip may, for example, by one of the aforementioned
  • the semiconductor chip can be applied and mounted directly on a contact region of the carrier.
  • the electrical connection of the light-emitting semiconductor chip can be made at least to an electrical contact region of the carrier by means of a wire connection, in particular a bonding wire connection.
  • a contact region is preferably arranged on the carrier next to the semiconductor chip.
  • Applied semiconductor chips With free surfaces in this case refers to those surfaces which are not covered by any material after assembly and the electrical connection of the semiconductor chip.
  • the free surfaces refers to those surfaces which are not covered by any material after assembly and the electrical connection of the semiconductor chip.
  • Encapsulation layer are applied so that all free after assembly and the electrical connection
  • Encapsulation layer are covered. It can the
  • Encapsulation cover the entire semiconductor chip, so that the semiconductor chip is enclosed by the encapsulation layer and the carrier.
  • Encapsulation layer additionally on areas of the
  • These regions may in particular be arranged adjacent to the semiconductor chip and adjoin the semiconductor chip.
  • a closed encapsulation layer that extends from areas of the mounting area over the semiconductor chip, in particular at least over all free surfaces of the semiconductor chip, and thus can ensure an encapsulation of the semiconductor chip on all sides together with the carrier.
  • the encapsulation layer can also be applied to those areas of the mounting surface which are sensitive to harmful substances, ie
  • Hydrogen sulfide H 2 S
  • sulfur dioxide SO 2
  • chlorine / or chlorine
  • the encapsulation layer also in addition to the
  • connection areas are applied, which then for example by means of a dry chemical
  • Plasma process can be exposed again. If the electrical connection of the semiconductor chip takes place by means of at least one bonding wire or a wire connection, the encapsulation layer can also be applied to and in particular around the bonding wire and encapsulated together with the semiconductor chip.
  • the semiconductor chip or the semiconductor chip and the areas of the carrier covered by the encapsulation layer can be hermetically sealed and thereby sealed and encapsulated.
  • This can mean that damaging substances, for example moisture, air, oxygen, hydrogen sulphide (H 2 S), sulfur dioxide (SO 2 ) and chlorine, can not penetrate the encapsulation layer or only to such an extent that no substantial impairment of the semiconductor component occurs .
  • hermetically sealed can in particular a
  • Encapsulation layer be called, the one
  • Permeability to harmful substances is so low that calculated by the entry of harmful substances on the life of the device, the risk of
  • Encapsulation layer has a water vapor transmission rate (WVTR) of less than 1CT 5 g / m 2 / day, Such an encapsulation layer may allow penetration of harmful substances Substances, in particular moisture, to the sensitive areas of the semiconductor device, in particular to
  • ALD atomic layer deposition
  • a first of the at least two gaseous starting compounds can adsorb on the surface to be coated, whereby the molecules of the first starting compound can be arranged irregularly and without a long-range arrangement on the surface region and thus form an at least partially amorphous covering. After a preferably complete or almost complete covering of the surface with the first
  • the starting compound may be a second of the at least two
  • Output connections can be a cycle between some
  • each cycle can be generated about 0.1 to about 3 ⁇ ngström thick layer of the sealing material.
  • MLD molecular layer deposition
  • atomic mono- or submonolations corresponding molecular layers are deposited.
  • organic materials can thereby be deposited in layers. It is also possible to combine the starting products of ALD and MLD so as to produce, for example, inorganic-organic hybrid layers.
  • Encapsulation layer applied with a thickness of greater than or equal to 10 nm By means of atomic layer deposition applied encapsulation materials can already at this thickness a have high barrier to harmful substances.
  • Such a thickness be free of pores, so that no
  • Permeations paths for harmful substances between the environment of the light-emitting semiconductor device and, for example, the semiconductor chip are present. Due to the fact that the encapsulation layer is applied only after the assembly and the electrical connection of the at least one semiconductor chip, the encapsulation layer can be independent of the manufacturing method of the semiconductor chip, in particular also of separation and / or
  • the encapsulation layer is, for example, the more resistant it can to mechanical damage and the greater the resistance of the hermetic encapsulation property of the encapsulation layer.
  • the encapsulation layer can also be difficult to access
  • Encapsulation layer electrically insulating and optically transparent and may for example be an oxide, nitride or oxynitride, for example with one or more materials selected from aluminum, silicon, titanium, zirconium, tantalum and hafnium.
  • the encapsulation layer may preferably comprise one or more layers formed by one or more of the following materials: Al 2 O 3 , ZrO 2 , TiO 2 , Ta 2 O 5 , SiO 2 , Si 3 N, HfO 2 , ZnSnO x .
  • starting compounds are suitable
  • organometallic compounds or hydrides of said materials and, for example, ammonia, nitrous oxide or
  • Layers of the encapsulation layer may have a thickness of less than 100 nm.
  • the wavelength conversion element can be on the
  • Semiconductor chip can be arranged.
  • Encapsulation layer over the semiconductor chip arranged or applied. Will that be
  • Wavelength conversion element disposed between the semiconductor chip and the encapsulation layer this may have the advantage that as materials for the
  • Wavelength conversion element also moisture-sensitive materials or materials that are sensitive to other harmful substances, can be used. If the wavelength conversion element is arranged above the encapsulation layer, then
  • Wavelength conversion substance may comprise one or more of the following materials: rare earth and alkaline earth metal garnets, for example YAG: Ce 3+ , nitrides, nitridosilicates, sions, sialones, aluminates, oxides, halophosphates, orthosilicates, sulfides, vanadates and
  • Wavelength conversion material additionally or alternatively comprise an organic material selected from a group
  • Wavelength conversion element may be suitable mixtures and / or combinations of the above
  • the wavelength conversion element as a ceramic plate with a ceramic
  • Wavelength conversion material be executed.
  • the wavelength conversion element may also be executed.
  • a suitable wavelength conversion substance can be deposited electrophoretically. Furthermore, that can
  • Wavelength conversion element also have a plastic matrix in which a wavelength conversion substance
  • the transparent matrix material can For example, siloxanes, epoxies, acrylates,
  • Methyl methacrylates imides, carbonates, olefins, styrenes,
  • the matrix material may comprise or be an epoxy resin, polymethylmethacrylate (PMMA), polystyrene, polycarbonate, polyacrylate, polyurethane or a silicone resin such as polysiloxane or mixtures thereof.
  • PMMA polymethylmethacrylate
  • polystyrene polystyrene
  • polycarbonate polyacrylate
  • polyurethane polyurethane
  • silicone resin such as polysiloxane or mixtures thereof.
  • the optical element can be arranged in particular on the encapsulation layer.
  • the optical element as a solid lens, so for example as already prefabricated
  • the lens can also by dispensing (dispensing) of a liquid material, for example by dripping or spraying, in particular, for example, a liquid
  • Resin such as silicone over the semiconductor chip can be arranged.
  • further electrical and / or optoelectronic components are applied to the carrier and in particular, for example, to the mounting surface. These can in particular before applying the
  • Encapsulation layer can cover the other components. For example, at least one protective diode against
  • Electrostatic discharges ESD: electrostatic discharge
  • sensors or sensor elements For example, temperature or light sensors, as well
  • the further components can be arranged, for example, under an optical element or also on regions of the carrier next to an optical element.
  • a protective layer is applied to the encapsulation layer.
  • the protective layer may be one or more of those used in conjunction with the
  • the protective layer can be produced by means of a chemical or a physical vapor deposition process (PVD: “physical vapor deposition”; CVD: “chemical vapor deposition”).
  • the protective layer can be applied, for example, by means of a plasma-enhanced chemical vapor deposition method (PECVD: "plasma enhanced chemical vapor deposition")
  • PECVD plasma-enhanced chemical vapor deposition method
  • Such methods allow protective layers with a high mechanical stability to grow rapidly, so that a sufficiently high thickness can be economically produced.
  • the protective layer can also be an organic material, for example a resin, and
  • parylene especially parylene.
  • parylene here and below denotes a group of thermoplastic polymers which have ethylene bridges in the 1,4-position linked phenylene radicals and the example Also referred to as poly-para-xylylene.
  • hydrogen atoms may also be at least partially or wholly substituted by halogens, for example by chlorine and / or fluorine atoms.
  • Parylene can be stable to high temperatures, that is mechanically and / or optically not degrade at high temperatures, so that the light-emitting semiconductor device even at high
  • a protective layer can be further processed.
  • Parylene can have a high layer thickness homogeneity as well as a high adhesion to the encapsulation layer.
  • parylene can also be characterized in that it can be highly transparent up to thicknesses of about 500 nm and in particular up to 400 nm.
  • the protective layer has a thickness of greater than 100 nm.
  • the protective layer may have a thickness of up to 5 ⁇ depending on the material.
  • the protective layer may have a permeability to harmful substances which is less than that specified above for the encapsulation layer and
  • Encapsulation layer can be ensured.
  • Protective layer in particular its thickness and material, is thus only to select to ensure mechanical protection.
  • a light has
  • an encapsulation layer is arranged, which was applied by means of atomic layer deposition.
  • the light-emitting semiconductor device may have further features described in connection with the method of fabricating the light-emitting semiconductor device.
  • the semiconductor device described here can in comparison to known packages with light-emitting diode chips increased stability even in a humid environment or in an environment with other harmful substances, for example in the
  • Encapsulation layer can be protected. Furthermore, it may be possible that an increase in the efficiency of the radiated light can be achieved in comparison to known packages, since, for example, silver can be used as material for a mirror layer and / or for a lead frame and / or for printed conductors, whereby an absorption of Light can be significantly reduced compared to conventional lead frame materials.
  • the susceptibility to migration of silver, in particular in moist or other damaging environment, can be achieved by placing it below the
  • Encapsulation layer can be prevented.
  • that can Semiconductor device described here in comparison to known packages a generally increased resistance and resistance to storage or operating conditions even in a humid environment and / or in a saline
  • Atmosphere and / or in a harmful gas atmosphere such as a hydrogen sulfide atmosphere
  • the semiconductor device described here can have an increased freedom of design in terms of efficiency optimization compared to known packages, since known and often light-absorbing protective layers can be avoided, so that a higher light output can be achieved. Since the semiconductor chip is protected from the environment by the encapsulation layer, the chip design can be simplified, whereby process costs and yield increase can be avoided by reducing yield-critical process steps, which are required in known packages to provide the chip with moisture barriers.
  • Light-emitting diode chips are usually characterized in the wafer composite to one hundred percent before the chips
  • Such microscopic damage can not be detected, but can be detected by the methods described herein
  • Figures 1A to 1D are schematic plan views of
  • Figure IE is a schematic plan view of another
  • FIGS. 2A to 2C are schematic plan views of carriers for semiconductor components according to further embodiments and FIGS.
  • Figures 3A and 3B are schematic sectional views of
  • a carrier 1 which has contact regions 11, 12 as well as electrical connection regions 14 on a mounting surface 10, which are connected to one another by conductor tracks 13 on the carrier 1.
  • the carrier 1 is a ceramic carrier
  • the terminal regions 14 are designed as n- and p-contact.
  • a semiconductor chip 2 is provided and mounted on the mounting surface 10 of the carrier 1 and electrically connected.
  • the semiconductor chip 2 is bonded to the contact region 11 on the substrate 11 by means of a bonding material (not shown)
  • the connecting material is through a electrically conductive adhesive, a solder or particularly preferably by an electrically conductive sintered material, in particular a silver-containing sintered material formed.
  • the semiconductor chip 2 points to the carrier 1
  • a further electrode layer or a further electrical contact structure 20 is present, which by means of a wire connection 5, formed by a bonding wire, on
  • Contact area 12 is connected to the mounting surface 10 of the carrier 1.
  • the semiconductor chip 2 on the carrier 1 may also be possible for the semiconductor chip 2 on the carrier 1
  • the light-emitting semiconductor chip 2 has a semiconductor layer sequence which is based on a nitride compound semiconductor material and in particular has an active light-emitting region based on InGaN.
  • the light-emitting semiconductor chip 2 may have one or more features as described above in the general part.
  • an encapsulation layer 3 is applied to the surfaces of the semiconductor chip 2 which are free after installation and the electrical connection. Furthermore, in the same method step, the encapsulation layer 3 is also applied to the entire region of the
  • the encapsulation layer 3 is applied by means of atomic layer deposition and, in the exemplary embodiment shown, has a layer sequence of one or more layers
  • the encapsulation layer 3 is applied with a thickness of greater than or equal to 10 nm and less than 100 nm and covers due to the Atomlagenabscheidevons all geometric elevations and depressions on the mounting surface 10 and the semiconductor chip 2 including the bonding wire 5. This can be an encapsulation of the semiconductor chip 2 and the other areas of the carrier 1 and the
  • Mounting surface 10 can be achieved, which in the shown
  • Embodiment has a moisture permeability (WVTR) of less than 10 ⁇ 5 g / m 2 / day.
  • WVTR moisture permeability
  • a molecule layer deposition can also be carried out.
  • a further process step in conjunction with
  • the terminal regions 14 are cleaned by the encapsulation layer 3. Removing the
  • Encapsulation layer 3 of the connection regions 14 can be effected for example by a dry chemical plasma process.
  • a wavelength conversion element 6 is applied.
  • the wavelength conversion element 6 can as described in the general part, for example, as
  • wavelength conversion material carried out or be deposited electrophoretically.
  • Wavelength conversion element 6 and the semiconductor chip 2 may be embodied, for example, such that the semiconductor light-emitting device 101 can emit white light.
  • Wavelength conversion elements are known to the person skilled in the art and will not be described further here.
  • the wavelength conversion element 6 can also be arranged on the semiconductor chip 2 before the step shown in connection with FIG. 1C of applying the encapsulation layer 3. Furthermore, it is also possible that the wavelength conversion element 6 is applied to this before the mounting of the semiconductor chip 2 and the
  • Wavelength conversion element 6 is mounted on the support 1 in the process step shown in Figure 1B. Alternatively, it may also be possible that no
  • Wavelength conversion element 6 is disposed on the semiconductor chip 2.
  • a protective layer in the form of one or more oxide, nitride or oxynitride layers can be applied over the encapsulation layer 3 by means of a PVD or CVD method with a thickness of greater than or equal to 100 nm and less than or equal to 5 ⁇ that provide mechanical protection of the light-emitting Semiconductor device 101 may form. It is also possible that parylene is applied as a protective layer, as described in the general part. In FIG. IE, a further method step is
  • the semiconductor device is still provided with an optical element 7, in particular a lens.
  • an already prefabricated lens for example made of glass or a plastic, can be mounted on the encapsulation layer 3 over the semiconductor chip 2.
  • the optical element 7 is formed in the form of a lens by means of applying (dispensing) a liquid material, in particular a silicone resin, over the semiconductor chip 2.
  • further electrical, electronic and / or optoelectronic components can be arranged on the carrier 1 and in particular on the mounting surface 10, in particular prior to the application of the encapsulation layer 3.
  • These can, for example, one or more ESD protection diodes, multiple sensors, such as light and / or temperature sensors, and / or one or more active and / or passive electronic components.
  • Encapsulation layer 3 are protected.
  • carriers 1 for semiconductor light-emitting components according to further exemplary embodiments are shown, on which carriers at least one light-emitting device 1 is emitted
  • the carrier 1 in FIG. 2A has, in an outcoupling region, that is to say in a region, the direction from that of the semiconductor chip 2 in FIG
  • Operation light is irradiated, on a conductor track 13, a mirror layer 8, which is silver in the illustrated embodiment.
  • a conductor track 13 in this area may also be formed by the mirror layer 8 made of silver.
  • the carrier 1 according to the exemplary embodiment in FIG. 2B has a mirror layer 8 as a reflective base or as a reflecting layer in the decoupling area around the contact area 11 on which the semiconductor chip 2 is mounted. This can be through a silver layer, a
  • Bragg mirror or a Bragg-like layer with a silver layer in conjunction with a glassy one
  • Coating for example, made of silicon dioxide.
  • the carrier 1 according to the embodiment in Figure 2C, like the previous embodiment, a mirror layer 8, wherein both contact areas 11, 12 in the of the
  • Embodiments according to Figures 2B and 2C are covered by the mirror layer 8, the region of the support 1 and the mounting surface 10 correspond, which is arranged under an optical element 7, so for example a lens, as shown in Figures 2B and 2C by the drawn circumferential line of an exemplary optical element 7 is indicated.
  • silver may be used as the material for the mirror layer 8 according to the embodiments of FIGS. 2A to 2C
  • Mirror layer 8 is enclosed by the encapsulation layer 3 and thus protected.
  • FIGS. 3A and 3B show further exemplary embodiments of semiconductor light emitting devices 103, 104 according to further exemplary embodiments in each case
  • a support 1 for example, a ceramic support on the
  • a light-emitting semiconductor chip 2 is mounted by means of a bonding material 4 on a formed by a part of a conductor track contact area 11 and electrically connected.
  • the connecting material 4 is formed by an electrically conductive sintered material.
  • a sinterable powder or granules For this purpose, a sinterable powder or granules,
  • the sintered material is sintered, whereby a mechanical attachment of the semiconductor chip 2 on the Conductor 13 is generated, which has a high thermal conductivity and good electrical conductivity.
  • Sintered material is porous, wherein the susceptibility of the porous structure against corrosion and moisture damage is prevented by the fact that the free surfaces of the semiconductor chip 2 and the sintered material and the
  • Conductor tracks 13 as well as the entire mounting surface 10 are covered by an encapsulation layer 3 as described above.
  • a wavelength conversion element 6, for example a is present on the semiconductor chip 2
  • Ceramic plate or a plastic element for example, with a silicon-containing matrix material and a wavelength conversion substance embedded therein, which is also covered by the encapsulation layer 3.
  • wavelength conversion materials which are used in conjunction with blue-emitting semiconductor chips 2 for producing white, in particular warm white, light often have a moisture instability.
  • Wavelength conversion material also directly on the
  • Wavelength conversion element 6 are applied.
  • the light-emitting semiconductor devices shown in the embodiments may have further or alternative features which are described in the general part.

Landscapes

  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements angegeben, bei dem ein Licht emittierender Halbleiterchip (2) auf einer Montagefläche (10) eines Trägers (1) angeordnet wird,bei dem der Halbleiterchip (2) an elektrische Kontaktbereiche (11, 12) auf der Montagefläche (10) elektrisch angeschlossen wird und bei dem eine Verkapselungsschicht (3) mittels Atomlagenabscheidung auf den Halbleiterchip (2) aufgebracht wird, wobei alle nach der Montage und dem elektrischen Anschluss freien Oberflächen des Halbleiterchips (2) mit einer Verkapselungsschicht (3) bedeckt werden. Weiterhin wird ein Licht emittierendes Halbleiterbauelement angegeben.

Description

Beschreibung
Verfahren zur Herstellung eines Licht emittierenden
Halbleiterbauelements und Licht emittierendes
Halbleiterbauelement
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2011 016 935.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Es werden ein Verfahren zur Herstellung eines Licht
emittierenden Halbleiterbauelements und ein Licht
emittierendes Halbleiterbauelement angegeben.
Es ist bekannt, Leuchtdiodenchips in Gehäusen oder auf
Trägern zu verbauen, um so genannte LED-Packages (LED: Licht emittierende Diode) herzustellen. In derartigen Packages sind die Leuchtdiodenchips jedoch nicht vollständig vor
schädigenden Substanzen wie etwa Feuchtigkeit oder in einer Umgebung mit korrosiven oder anderweitig schädigenden
Substanzen wie etwa H2S, SO2 und Chlor geschützt. Dies liegt unter anderem daran, dass üblicherweise Vergussmaterialien aus Silikon oder einem anderen Harz verwendet werden, die eine gewisse, nicht zu verhindernde
Feuchtigkeitspermeabilität aufweisen. Leuchtdiodenchips sowie beispielsweise auch Leiterbahnen im Package müssen deshalb bei bekannten Packages Mindestanforderungen bezüglich der Feuchtestabilität und der Stabilität in schädigenden
Umgebungen erfüllen. Diese Anforderungen führen unter anderem dazu, dass Chipdesign und Packages nicht auf maximale
Effizienz optimiert werden können, weil beispielsweise in den Leuchtdiodenchips Licht absorbierende Feuchtigkeitsbarrieren eingebaut werden müssen und/oder im Package beispielsweise hochreflektive, gegenüber Feuchtigkeit oder anderen schädigenden Substanzen empfindliche Leiterrahmenmaterialien nur eingeschränkt oder sogar gar nicht zum Einsatz kommen können .
Zumindest eine Aufgabe von gewissen Aus führungs formen ist es, ein Verfahren zur Herstellung eines Licht emittierenden
Halbleiterbauelements anzugeben. Zumindest eine weitere
Aufgabe von einigen Aus führungs formen ist es, ein Licht emittierendes Halbleiterbauelement anzugeben.
Diese Aufgaben werden durch ein Verfahren und einen
Gegenstand mit den Merkmalen der unabhängigen Patentansprüche gelöst. Weitere vorteilhafte Merkmale und Aus führungs formen sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den
Zeichnungen hervor.
Gemäß zumindest einer Aus führungs form weist ein Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements einen Verfahrensschritt auf, bei dem ein Träger
bereitgestellt wird. Der Träger kann ein Kunststoffmaterial und/oder besonders bevorzugt ein Keramikmaterial aufweisen. In einer besonders bevorzugten Aus führungs form ist der Träger als Keramikträger ausgebildet.
Gemäß einer weiteren Aus führungs form weist der Träger eine Montagefläche auf, die dafür vorgesehen ist, dass ein Licht emittierender Halbleiterchip darauf montiert und elektrisch angeschlossen werden kann. Hierzu kann die Montagefläche zumindest einen elektrischen Kontaktbereich oder auch mehrere Kontaktbereiche aufweisen, an die der Licht emittierende Halbleiterchip mittels eines elektrisch leitenden Verbindungsmaterials angeschlossen werden kann. Die
Montagefläche und insbesondere der zumindest eine oder die mehreren elektrischen Kontaktbereiche können dazu vorgesehen sein, dass der Halbleiterchip mittels eines elektrisch leitenden Verbindungsmaterials montiert und/oder
angeschlossen werden kann, wie weiter unten ausgeführt ist.
Gemäß einer weiteren Aus führungs form weist der Träger
zumindest einen und bevorzugt mehrere elektrische
Anschlussbereiche auf, mittels derer das Halbleiterbauelement an eine externe Strom- und/oder Spannungsquelle angeschlossen werden kann. Der zumindest eine oder die mehreren
Anschlussbereiche können bevorzugt über zumindest eine oder mehrere elektrisch leitende Verbindungen mit dem zumindest einen oder den mehreren Kontaktbereichen verbunden sein. Die elektrisch leitenden Verbindungen wie weiterhin auch die Kontaktbereiche und die Anschlussbereiche können
beispielsweise durch Teile eines Leiterrahmens und/oder durch Leiterbahnen, Teile davon und/oder Kontaktschichten gebildet sein, die auf der Montagefläche oder zumindest teilweise auch im Träger angeordnet sind.
Gemäß einer weiteren Aus führungs form weist der Träger eine reflektierende Schicht, insbesondere eine Spiegelschicht, auf, die auf zumindest einem Teil der Montagefläche
angeordnet ist. Beispielsweise kann die Spiegelschicht einen Teil einer Leiterbahn bedecken. Es ist auch möglich, dass zumindest ein Teil einer Leitbahn als Spiegelschicht
ausgebildet ist. Weiterhin kann die Spiegelschicht zusätzlich oder alternativ auf einem Teil eines oder mehrerer
Kontaktbereiche, auf zumindest einem Kontaktbereich, einen Kontaktbereich umgebend, unter einem auf dem Träger
montierten Halbleiterchip, neben einem auf dem Träger montierten Halbleiterchip oder einer Kombination daraus angeordnet sein. Die Spiegelschicht kann insbesondere auf Bereichen der Montagefläche angeordnet sein, auf die Licht von einem auf der Montagefläche angeordneten Licht
emittierenden Halbleiterchip eingestrahlt werden kann.
Besonders vorteilhaft kann die Spiegelschicht auf solchen Bereichen angeordnet sein, die das vom Halbleiterchip
emittierte Licht zumindest teilweise absorbieren können.
Dadurch kann durch die Spiegelschicht eine Erhöhung der
Auskoppeleffizienz beziehungsweise der Abstrahlintensität erreicht werden.
Gemäß einer weiteren Aus führungs form weist die Spiegelschicht Silber auf. Beispielsweise kann die Spiegelschicht eine
Silberschicht oder eine Silber-haltige Schicht aufweisen oder sein. Darüber hinaus kann die Spiegelschicht beispielsweise zumindest eine transparente dielektrische Schicht,
beispielsweise aus Siliziumoxid, aufweisen. Weiterhin kann die Spiegelschicht auch mehrere transparente dielektrische Schichten aufweisen, die einen Bragg-Spiegel bilden. Es ist auch möglich, dass die Spiegelschicht einen Bragg-ähnlichen Aufbau aufweist mit einer Silberschicht, auf der zumindest eine transparente dielektrische Schicht, beispielsweise eine Siliziumoxidschicht, insbesondere eine Siliziumdioxidschicht, aufgebracht ist. Das kann insbesondere bedeuten, dass die
Spiegelschicht eine Silberschicht und darüber eine glasartige Beschichtung beispielsweise aus Siliziumdioxid aufweist oder daraus ist. Gemäß einer weiteren Aus führungs form wird zumindest ein Licht emittierender Halbleiterchip bereitgestellt. Der Licht emittierende Halbleiterchip kann insbesondere als
Leuchtdiodenchip, kantenemittierender Halbleiterlaser, vertikalemittierender Halbleiterlaser (VCSEL) , als Leuchtdiodenchip-Array, als Laser-Array oder als Mehrzahl oder Kombination daraus ausgebildet sein. Der Halbleiterchip kann dazu eine oder mehrere funktionelle
Halbleiterschichtenfolgen beispielsweise ausgewählt aus den Materialgruppen AlGaAs, InGaAlP, AlInGaN oder aus einen II- VI-Verbindungshalbleitersystem oder einem sonstigen
Halbleitermaterial aufweisen. Die Halbleiterschichtenfolge kann zumindest einen aktiven, Licht emittierenden Bereich wie etwa einen pn-Übergang, eine Doppelheterostruktur, eine
Einfach-Quantentopfstruktur (SQW-Struktur) oder eine
Mehrfach-Quantentopfstruktur (MQW-Struktur ) aufweisen sowie elektrische Kontaktstrukturen wie etwa Metallschichten,
Elektrodenschichten und/oder elektrische Durchführungen aufweisen .
Beispielsweise können Elektrodenschichten auf verschiedenen Seiten des aktiven, Licht emittierenden Bereichs
beziehungsweise der Halbleiterschichtenfolge angeordnet sein. Weiterhin kann zumindest eine der elektrischen
Kontaktstrukturen auch in Form von Durchkontaktierungen ausgeführt sein, die von einer Seite der
Halbleiterschichtenfolge durch den aktiven Licht
emittierenden Bereich auf die andere Seite ragen, so dass der Licht emittierende Bereich der Halbleiterschichtenfolge von derselben Seite der Halbleiterschichtenfolge beidseitig angeschlossen werden können.
Weiterhin kann der Licht emittierende Halbleiterchip auch als Dünnfilm-Leuchtdiodenchip ausgeführt sein. Ein Dünnfilm- Leuchtdiodenchip zeichnet sich insbesondere durch folgende charakteristische Merkmale aus: an einer zu einem Trägerelement hin gewandten ersten
Hauptfläche einer Strahlungserzeugenden
Epitaxieschichtenfolge ist eine reflektierende Schicht aufgebracht oder ausgebildet, die zumindest einen Teil der in der Epitaxieschichtenfolge erzeugten
elektromagnetischen Strahlung in diese zurückreflektiert; die Epitaxieschichtenfolge weist eine Dicke im Bereich von 20μπι oder weniger, insbesondere im Bereich von 10 μπι auf; und
- die Epitaxieschichtenfolge enthält mindestens eine
Halbleiterschicht mit zumindest einer Fläche, die eine Durchmischungsstruktur aufweist, die im Idealfall zu einer annähernd ergodischen Verteilung des Lichtes in der epitaktischen Epitaxieschichtenfolge führt, d.h. sie weist ein möglichst ergodisch stochastisches Streuverhalten auf.
Ein Grundprinzip eines Dünnschicht-Leuchtdiodenchips ist beispielsweise in I. Schnitzer et al . , Appl . Phys . Lett. 63 (16), 18. Oktober 1993, 2174 - 2176 beschrieben, deren
Offenbarungsgehalt insofern hiermit durch Rückbezug
aufgenommen wird.
Gemäß einer weiteren Aus führungs form wird zumindest ein Licht emittierender Halbleiterchip auf der Montagefläche des
Trägers angeordnet und auf dieser montiert. Die Montage des Halbleiterchips kann beispielsweise mittels Kleben, also mittels eines elektrisch leitenden Klebstoffs, beispielsweise mittels anisotrop elektrisch leitenden Klebstoffs, erfolgen. Alternativ oder zusätzlich kann die Montage des
Halbleiterchips auch mittels eines Lotes erfolgen. Besonders bevorzugt kann die Montage des Halbleiterchips auf der
Montagefläche mittels einer Sinterverbindung erfolgen. Hierzu wird als Verbindungsmaterial ein sinterbares Material in Form eines Pulvers oder eines Granulats bereitgestellt, das weiterhin beispielsweise auch Sinterhilfsmittel sowie Binder aufweisen kann. Das Sintermaterial, das besonders bevorzugt Silber aufweisen kann, also beispielsweise ein Silberpulver oder -granulat, wird auf die Montagefläche und/oder einen Montagebereich des Halbleiterchips aufgebracht. Der Licht emittierende Halbleiterchip wird auf dem Sintermaterial oder mit dem Sintermaterial auf der Montagefläche des Trägers angeordnet. Durch Wärmeeinwirkung und/oder durch
Laserschmelzen kann das Sintermaterial versintert werden, so dass eine Sinterverbindung erzeugt wird, die eine poröse Struktur aufweisen kann. Die Sinterverbindung kann sich insbesondere durch eine hohe Wärmeleitfähigkeit und gute elektrische Leitfähigkeit auszeichnen.
Gemäß einer weiteren Aus führungs form wird der Licht
emittierende Halbleiterchip auf dem Träger elektrisch
angeschlossen. Der elektrische Anschluss des Halbleiterchips kann beispielsweise durch eines der vorgenannten
Montageverfahren beziehungsweise einen der vorgenannten
Montageschritte erfolgen. Dazu kann der Halbleiterchip direkt auf einem Kontaktbereich des Trägers aufgebracht und montiert werden. Weiterhin kann der elektrische Anschluss des Licht emittierenden Halbleiterchips zumindest an einen elektrischen Kontaktbereich des Trägers mittels einer Drahtverbindung, insbesondere einer Bonddrahtverbindung, erfolgen. Zum
elektrischen Anschluss des Halbleiterchips mittels einer Drahtverbindung ist bevorzugt ein Kontaktbereich auf dem Träge neben dem Halbleiterchip angeordnet.
Gemäß einer weiteren Aus führungs form wird eine
Verkapselungsschicht auf freien Oberflächen des
Halbleiterchips aufgebracht. Mit freien Oberflächen sind hierbei solche Oberflächen bezeichnet, die nach der Montage und dem elektrischen Anschluss des Halbleiterchips von keinem Material bedeckt sind. Insbesondere kann die
Verkapselungsschicht derart aufgebracht werden, dass alle nach der Montage und dem elektrischen Anschluss freien
Oberflächen des Halbleiterchips komplett mit der
Verkapselungsschicht bedeckt sind. Dabei kann die
Verkapselungsschicht den gesamten Halbleiterchip überdecken, so dass der Halbleiterchip von der Verkapselungsschicht und dem Träger umschlossen ist.
Gemäß einer weiteren Aus führungs form wird die
Verkapselungsschicht zusätzlich auf Bereichen der
Montagefläche angeordnet. Diese Bereiche können insbesondere benachbart zum Halbleiterchip angeordnet sein und an den Halbleiterchip angrenzen. Dadurch kann eine geschlossene Verkapselungsschicht erzeugt werden, die sich von Bereichen der Montagefläche über den Halbleiterchip, insbesondere zumindest über alle freien Oberflächen des Halbleiterchips, erstreckt und somit zusammen mit dem Träger eine allseitige Verkapselung des Halbleiterchips gewährleisten kann.
Besonders bevorzugt kann die Verkapselungsschicht auch auf solchen Bereichen der Montagefläche aufgebracht werden, die empfindlich gegenüber schädigenden Substanzen, also
beispielsweise Feuchtigkeit, Luft, Sauerstoff,
Schwefelwasserstoff (H2S), Schwefeldioxid (SO2) und/oder Chlor sind. Solche empfindlichen Bereiche können
beispielsweise durch eine oben genannte Spiegelschicht und/oder durch Bereiche von Leiterbahnen gebildet werden.
Gemäß einer weiteren Aus führungs form wird die
Verkapselungsschicht auf allen freien Oberflächen des
Halbleiterchips sowie auf der gesamten Montagefläche bis auf die Anschlussbereiche aufgebracht. Hierzu kann die Verkapselungsschicht auch zusätzlich auf den
Anschlussbereichen aufgebracht werden, die anschließend beispielsweise mittels eines trockenchemischen
Plasmaverfahrens wieder freigelegt werden können. Erfolgt der elektrische Anschluss des Halbleiterchips mittels zumindest eines Bonddrahts beziehungsweise einer Drahtverbindung, so kann die Verkapselungsschicht auch auf und insbesondere um den Bonddraht herum aufgebracht werden und diesen zusammen mit dem Halbleiterchip mitverkapseln.
Durch die Verkapselungsschicht können der Halbleiterchip oder der Halbleiterchip und die durch die Verkapselungsschicht bedeckten Bereiche des Trägers hermetisch dicht bedeckt und dadurch versiegelt und verkapselt werden. Das kann bedeuten, dass schädigende Substanzen, beispielsweise Feuchtigkeit, Luft, Sauerstoff, Schwefelwasserstoff (H2S), Schwefeldioxid (SO2) und Chlor, die Verkapselungsschicht nicht oder nur in einem so geringen Maße durchdringen können, dass keine wesentliche Beeinträchtigung des Halbleiterbauelements erfolgt. Mit „hermetisch dicht" kann insbesondere eine
Verkapselungsschicht bezeichnet sein, die eine
Durchlässigkeit für schädigende Substanzen derart gering ist, dass durch den Eintrag von schädigenden Substanzen auf die Lebensdauer des Bauelements gerechnet das Risiko eines
Ausfalls und/oder einer Schädigung des Bauelements vermindert oder ganz verhindert werden kann.
Gemäß einer weiteren Aus führungs form weist die
Verkapselungsschicht eine Durchlässigkeit für Wasserdampf (WVTR: „water vapor transmission rate") von weniger als 1CT5 g/m2/Tag auf. Durch eine derartige Verkapselungsschicht kann es möglich sein, eine Penetration von schädigenden Substanzen, insbesondere von Feuchtigkeit, zu den sensitiven Bereichen des Halbleiterbauelements, insbesondere zum
Halbleiterchip und gegebenenfalls zu weiteren Bauteilen oder Elementen wie beispielsweise die Spiegelschicht und/oder Leiterbahnen und/oder eine vorgenannte Sinterverbindung zwischen dem Halbleiterchip und dem Träger, zu verhindern oder zumindest im Vergleich zu bekannten LED-Packages erheblich zu reduzieren.
Gemäß einer weiteren Aus führungs form wird die
Verkapselungsschicht mittels Atomlagenabscheidung
aufgebracht. Beim Verfahren der Atomlagenabscheidung („atomic layer deposition", ALD) wird eine Schichtbildung aus einem Verkapselungsmaterial auf einer Oberfläche oder einem
Oberflächenbereich des Halbleiterbauelements, insbesondere zumindest den freien Oberflächen des Halbleiterchips, durch eine chemische Reaktion von mindestens zwei gasförmig
bereitgestellten Ausgangsstoffen oder -Verbindungen
(„percursor" ) ermöglicht. Im Vergleich zu anderen Verfahren der chemischen Gasphasenabscheidung werden bei der
Atomlagenabscheidung die Ausgangsverbindungen zyklisch nacheinander in eine Reaktionskammer eingelassen. Eine erste von den zumindest zwei gasförmigen Ausgangverbindungen kann auf der zu beschichtenden Oberfläche adsorbieren, wobei sich die Moleküle der ersten Ausgangsverbindung unregelmäßig und ohne eine Fernordnung auf dem Oberflächenbereich anordnen und somit eine zumindest teilweise amorphe Bedeckung bilden können. Nach einer bevorzugt vollständigen oder nahezu vollständigen Bedeckung der Oberfläche mit der ersten
Ausgangsverbindung kann eine zweite der zumindest zwei
Ausgangsverbindungen zugeführt werden, die mit der zu
beschichtenden Oberfläche adsorbierten ersten
Ausgangsverbindung reagiert, wodurch eine Submonolage oder maximal eine Monolage des Verkapselungsmaterials ausgebildet werden kann. Durch Wiederholung dieser Schritte können weitere Submonolagen oder Monolagen hergestellt werden. Ein wesentliches Merkmal der Atomlagenabscheidung ist der
selbstbegrenzende Charakter der Teilreaktion, was bedeutet, dass die Ausgangsverbindung einer Teilreaktion nicht mit sich selbst oder Liganden von sich selbst reagiert, was das
Schichtwachstum einer Teilreaktion auch bei beliebig langer Zeit und Gasmenge auf maximal eine Monolage des
Versiegelungsmaterials auf dem zumindest einen
Oberflächenbereich begrenzt. Je nach Verfahrensparametern und Reaktionskammer sowie in Abhängigkeit vom
Verkapselungsmaterial beziehungsweise dessen
Ausgangsverbindungen kann ein Zyklus zwischen einigen
Millisekunden und einigen Sekunden dauern, wobei dann pro Zyklus eine etwa 0,1 bis etwa 3 Ängström dicke Schicht aus dem Versiegelungsmaterial erzeugt werden kann.
Neben der Atomlagenabscheidung kann alternativ oder
zusätzlich auch das Verfahren der Moleküllagenabscheidung („molecular layer deposition", MLD) durchgeführt werden, bei dem in den einzelnen Verfahrensschritten anstelle von
atomaren Mono- oder Submonolagen entsprechende molekulare Lagen abgeschieden werden. Beispielsweise können dadurch organische Materialien schichtweise abgeschieden werden. Es ist auch möglich, die Ausgangsprodukte der ALD und MLD zu kombinieren, um so beispielsweise anorganisch-organische Hybridschichten herzustellen.
Gemäß einer weiteren Aus führungs form wird die
Verkapselungsschicht mit einer Dicke von größer oder gleich 10 nm aufgebracht. Mittels Atomlagenabscheidung aufgebrachte Verkapselungsmaterialien können bereits bei dieser Dicke eine hohe Barrierewirkung gegenüber schädigenden Substanzen haben. Insbesondere kann die Verkapselungsschicht mit einer
derartigen Dicke porenfrei sein, so dass keine
Permeationspfade für schädigende Substanzen zwischen der Umgebung des Licht emittierenden Halbleiterbauelements und beispielsweise dem Halbleiterchip vorhanden sind. Dadurch, dass die Verkapselungsschicht erst nach der Montage und dem elektrischen Anschluss des zumindest einen Halbleiterchips aufgebracht wird, kann die Verkapselungsschicht unabhängig vom Herstellungsverfahren des Halbleiterchips, insbesondere beispielsweise auch von Vereinzelungs- und/oder
Handlungsschritten, aufgebracht werden, durch die die
Verkapselungsschicht ansonsten möglicherweise geschädigt und punktuell aufgebrochen würde. Aufgrund der Porenfreiheit und der hohen Dichte der Verkapselungsschicht kann diese eine
Dicke von kleiner als 100 nm aufweisen. Je geringer die Dicke der Verkapselungsschicht ist, desto geringer sind der Zeit- und Materialaufwand zur Herstellung, wodurch sich eine hohe Wirtschaftlichkeit ergeben kann. Je dicker die
Verkapselungsschicht ist, desto widerstandsfähiger kann sie beispielsweise gegenüber mechanischen Beeinträchtigungen sein und desto größer kann die Beständigkeit der hermetischen Verkapselungseigenschaft der Verkapselungsschicht sein.
Insbesondere kann mittels des Atomlagenabscheideverfahrens die Verkapselungsschicht auch auf schwierig zugänglichen
Bereichen sowie auf geometrischen Erhebungen und Vertiefungen wie etwa Öffnungen, Stufen und Kanten gleichmäßig und ohne Poren aufgebracht werden. Gemäß einer weiteren Aus führungs form ist die
Verkapselungsschicht elektrisch isolierend und optisch transparent und kann beispielsweise ein Oxid, Nitrid oder Oxinitrid, beispielsweise mit einem oder mehreren Materialien ausgewählt aus Aluminium, Silizium, Titan, Zirkon, Tantal und Hafnium, aufweisen. Die Verkapselungsschicht kann bevorzugt eine oder mehrere Schichten aufweisen, die durch eines oder mehrere der folgenden Materialien gebildet werden: AI2O3, Zr02, Ti02, Ta205, Si02, Si3N , Hf02, ZnSnOx. Als
Ausgangsverbindungen eigenen sich beispielsweise
metallorganische Verbindungen oder Hydride der genannten Materialien sowie beispielsweise Ammoniak, Lachgas oder
Wasser als Ausgangsverbindung für Sauerstoff beziehungsweise Stickstoff. Die eine oder die Gesamtheit der mehreren
Schichten der Verkapselungsschicht können dabei eine Dicke von kleiner als 100 nm aufweisen.
Gemäß einer weiteren Aus führungs form wird auf dem
Halbleiterchip ein Wellenlängenkonversionselement
aufgebracht. Das Wellenlängenkonversionselement kann dabei vor dem Aufbringen der Verkapselungsschicht auf dem
Halbleiterchip angeordnet werden. Alternativ dazu oder zusätzlich kann ein Wellenlängenkonversionselement nach dem Aufbringen der Verkapselungsschicht, also auf der
Verkapselungsschicht über dem Halbleiterchip, angeordnet beziehungsweise aufgebracht werden. Wird das
Wellenlängenkonversionselement zwischen dem Halbleiterchip und der Verkapselungsschicht angeordnet, so kann das den Vorteil haben, dass als Materialien für das
Wellenlängenkonversionselement auch feuchtigkeitsempfindliche Materialien oder solche Materialien, die gegenüber anderen schädigenden Substanzen empfindlich sind, verwendet werden können. Wird das Wellenlängenkonversionselement über der Verkapselungsschicht angeordnet, so kann durch die
vorgenannte geringe Dicke der Verkapselungsschicht und deren Transparenz erreicht werden, dass keine optische
Beeinträchtigung und damit eine Effizienzverminderung durch die Verkapselungsschicht zwischen dem
Wellenlängenkonversionselement und dem Halbleiterchip
hervorgerufen wird.
Gemäß einer weiteren Aus führungs form weist das
Wellenlängenkonversionselement einen
Wellenlängenkonversionsstoff auf. Der
Wellenlängenkonversionsstoff kann dabei einen oder mehrere der folgenden Materialien aufweisen: Granate der Seltenen Erden und der Erdalkalimetalle, beispielsweise YAG:Ce3+, Nitride, Nitridosilikate, Sione, Sialone, Aluminate, Oxide, Halophosphate, Orthosilikate, Sulfide, Vanadate und
Chlorosilikate . Weiterhin kann der
Wellenlängenkonversionsstoff zusätzlich oder alternativ ein organisches Material umfassen, das aus einer Gruppe
ausgewählt sein kann, die Perylene, Benzopyrene, Coumarine, Rhodamine und Azo-Farbstoffe umfasst. Das
Wellenlängenkonversionselement kann geeignete Mischungen und/oder Kombinationen der genannten
Wellenlängenkonversionsstoffe aufweisen .
Insbesondere kann das Wellenlängenkonversionselement als Keramikplättchen mit einem keramischen
Wellenlängenkonversionsstoff ausgeführt sein. Alternativ dazu kann das Wellenlängenkonversionselement auch
elektrophoretisch auf beziehungsweise über dem Halbleiterchip oder der Verkapselungsschicht angeordnet werden. Hierzu kann ein geeigneter Wellenlängenkonversionsstoff elektrophoretisch abgeschieden werden. Weiterhin kann das
Wellenlängenkonversionselement auch eine Kunststoffmatrix aufweisen, in der ein Wellenlängenkonversionsstoff
eingebettet ist oder an den der Wellenlängenkonversionsstoff gebunden ist. Das transparente Matrixmaterial kann beispielsweise Siloxane, Epoxide, Acrylate,
Methylmethacrylate, Imide, Carbonate, Olefine, Styrole,
Urethane oder Derivate davon in Form von Monomeren,
Oligomeren oder Polymeren und weiterhin auch Mischungen, Copolymere oder Verbindungen damit aufweisen. Beispielsweise kann das Matrixmaterial ein Epoxidharz, Polymethylmethacrylat (PMMA) , Polystyrol, Polycarbonat , Polyacrylat, Polyurethan oder ein Silikonharz wie etwa Polysiloxan oder Mischungen daraus umfassen oder sein.
Gemäß einer weiteren Aus führungs form wird über dem
Halbleiterchip ein optisches Element angeordnet. Das optische Element kann dabei insbesondere auf der Verkapselungsschicht angeordnet werden. Insbesondere kann das optische Element als feste Linse, also beispielsweise als bereits vorgefertigte
Glas- oder Kunststofflinse, ausgeführt sein. Alternativ dazu kann die Linse auch durch Aufbringen (Dispensen) eines flüssigen Materials, beispielsweise durch Auftropfen oder Aufsprühen, insbesondere beispielsweise eines flüssigen
Harzes wie etwa Silikon über dem Halbleiterchip angeordnet werden .
Gemäß einer weiteren Aus führungs form werden auf dem Träger und insbesondere beispielsweise auf der Montagefläche weitere elektrische und/oder optoelektronische Bauteile aufgebracht. Diese können insbesondere vor dem Aufbringen der
Verkapselungsschicht auf dem Träger aufgebracht, auf diesem montiert und elektrisch angeschlossen werden. Die
Verkapselungsschicht kann die weiteren Bauteile bedecken. Beispielsweise kann zumindest eine Schutzdiode gegen
elektrostatische Entladungen (ESD: „electrostatic discharge") aufgebracht werden. Alternativ oder zusätzlich können auch ein oder mehrere Sensoren beziehungsweise Sensorelemente, beispielsweise Temperatur- oder Lichtsensoren, sowie
alternativ oder zusätzlich weitere aktive und/oder passive elektronische Bauteile aufgebracht werden. Dadurch, dass die weiteren Bauteile unterhalb der Verkapselungsschicht
angeordnet und damit von der Verkapselungsschicht geschützt werden können, können diese ungeachtet ihrer Empfindlichkeit gegenüber schädigenden Substanzen verwendet werden. Die weiteren Bauteile können beispielsweise unter einem optischen Element oder auch auf Bereichen des Trägers neben einem optischen Element angeordnet werden.
Gemäß einer weiteren Aus führungs form wird eine Schutzschicht auf der Verkapselungsschicht aufgebracht. Die Schutzschicht kann eines oder mehrere der in Verbindung mit der
Verkapselungsschicht genannten Materialien aufweisen. Die Schutzschicht kann mittels eines chemischen oder eines physikalischen Gasphasenabscheideverfahrens (PVD: „physical vapor deposition"; CVD: „chemical vapor deposition")
aufgebracht werden. Insbesondere kann die Schutzschicht beispielsweise mittels eines plasmaunterstützten chemischen Gasphasenabscheideverfahrens (PECVD: „plasma enhanced chemical vapor deposition") aufgebracht werden. Durch
derartige Verfahren lassen sich Schutzschichten mit einer hohen mechanischen Stabilität rasch aufwachsen, so dass eine ausreichend hohe Dicke auf wirtschaftliche Weise hergestellt werden kann.
Alternativ oder zusätzlich kann die Schutzschicht auch ein organisches Material, beispielsweise ein Harz, und
insbesondere Parylene aufweisen. Mit dem Begriff Parylene werden hier und im Folgenden eine Gruppe thermoplastischer Polymere bezeichnet, die über Ethylen-Brücken in 1,4-Position verknüpfte Phenylen-Reste aufweisen und die beispielsweise auch als Poly-para-xylylen bezeichnet werden können. Dabei können Wasserstoffatome auch zumindest teilweise oder gänzlich durch Halogene substituiert sein, beispielsweise durch Chlor- und/oder Fluoratome. Derartiges Parylene kann hochtemperaturstabil sein, das heißt bei hohen Temperaturen mechanisch und/oder optisch nicht degradieren, so dass das Licht emittierende Halbleiterbauelement auch bei hohen
Temperaturen, etwa bei möglichen folgenden Lötprozessen, weiterverarbeitet werden kann. Eine Schutzschicht aus
Parylene kann eine hohe Schichtdickenhomogenität sowie eine hohe Haftung an der Verkapselungsschicht aufweisen. Parylene kann sich insbesondere auch dadurch auszeichnen, dass es bis zu Dicken von etwa 500 nm und insbesondere bis zu 400 nm hochtransparent sein kann.
Gemäß einer weiteren Aus führungs form weist die Schutzschicht eine Dicke von größer als 100 nm auf. Um einen ausreichenden mechanischen Schutz zu bieten, kann die Schutzschicht je nach Material insbesondere eine Dicke bis zu 5 μπι aufweisen.
Hierbei kann die Schutzschicht eine Durchlässigkeit für schädigende Substanzen aufweisen, die geringer ist als die oben für die Verkapselungsschicht angegebene und
beispielsweise für Feuchtigkeit mehr als 10~4 g/m2/Tag beträgt, da die Verkapselungswirkung bereits durch die
Verkapselungsschicht gewährleistet werden kann. Die
Schutzschicht, insbesondere deren Dicke und Material, ist damit lediglich noch zur Gewährleistung eines mechanischen Schutzes auszuwählen.
Gemäß einer weiteren Aus führungs form weist ein Licht
emittierendes Halbleiterbauelement einen Träger auf, auf dem ein Licht emittierender Halbleiterchip montiert und
elektrisch angeschlossen ist. Über dem Halbleiterchip, insbesondere über allen freien Oberflächen des
Halbleiterchips, ist eine Verkapselungsschicht angeordnet, die mittels Atomlagenabscheidung aufgebracht wurde.
Gemäß einer weiteren Aus führungs form ist zur Montage des Halbleiterchips zwischen dem Halbleiterchip und der
Montagefläche des Trägers eine Verbindungsschicht aus einem Sintermaterial angeordnet, besonders bevorzugt bei dem
Silber-haltigen Sintermaterial.
Das Licht emittierende Halbleiterbauelement kann weitere Merkmale aufweisen, die in Verbindung mit dem Verfahren zur Herstellung des Licht emittierenden Halbleiterbauelements beschrieben sind.
Das hier beschriebene Halbleiterbauelement kann im Vergleich zu bekannten Packages mit Leuchtdiodenchips eine erhöhte Stabilität auch in feuchter Umgebung oder in einer Umgebung mit anderen schädigenden Substanzen, beispielsweise im
Außenbereich, aufweisen, da durch die Verkapselungsschicht der Halbleiterchip sowie andere empfindliche Komponenten wie etwa Leiterrahmen oder Leiterbahnen durch die
Verkapselungsschicht geschützt werden können. Weiterhin kann es möglich sein, dass im Vergleich zu bekannten Packages eine Steigerung der Effizienz des abgestrahlten Lichts erreicht werden kann, da beispielsweise Silber als Material für eine Spiegelschicht und/oder für einen Leiterrahmen und/oder für Leiterbahnen verwendet werden kann, wodurch eine Absorption von Licht im Vergleich zu üblichen Leiterrahmenmaterialien erheblich reduziert werden kann. Die Migrationsanfälligkeit von Silber insbesondere in feuchter oder anderer schädigender Umgebung kann durch das Anordnen unterhalb der
Verkapselungsschicht dabei verhindert werden. Somit kann das hier beschriebene Halbleiterbauelement im Vergleich zu bekannten Packages eine generell erhöhte Widerstandsfähigkeit und Resistenz gegen Lagerungs- oder Betriebsbedingungen auch in feuchter Umgebung und/oder in einer salzhaltigen
Atmosphäre und/oder in einer schadgashaltigen Atmosphäre, beispielsweise einer Schwefelwasserstoffatmosphäre,
aufweisen .
Das hier beschriebene Halbleiterbauelement kann im Vergleich zu bekannten Packages eine erhöhte Designfreiheit bei der Effizienzoptimierung aufweisen, da bekannte und oft Licht absorbierende Schutzschichten vermieden werden können, so dass eine höhere Lichtausbeute erreicht werden kann. Da der Halbleiterchip durch die Verkapselungsschicht gegenüber der Umgebung geschützt wird, kann das Chipdesign vereinfacht werden, wodurch Prozesskosten und Ausbeutesteigerung durch Reduzierung ausbeutekritischer Prozessschritte vermieden werden können, die bei bekannten Packages erforderlich sind, um den Chip mit Feuchtebarrieren zu versehen.
Durch das Aufbringen der Verkapselungsschicht kann in einem einzigen Verfahrensschritt ein Schutz der empfindlichen
Bereiche, beispielsweise Bereiche des Halbleiterchips
und/oder der weiteren vorgenannten empfindlichen Materialien, Element und/oder Bauteile, erreicht werden, wodurch eine Kosteneinsparung bewirkt werden kann.
Im Vergleich zu bekannten Verfahren können negative
Einflüsse, beispielsweise hervorgerufen durch Prozesse wie Lasertrennen zum Vereinzeln von Leuchtdiodenchips, minimiert werden. Leuchtdiodenchips werden in der Regel im Waferverbund zu hundert Prozent charakterisiert, bevor die Chips
vereinzelt werden. Einflüsse durch den Trennprozess werden in dieser Vorabmessung nicht berücksichtigt. Trennprozesse und Handling von Leuchtdiodenchips können jedoch mikroskopische Haarrisse in Einzelschicht oder Passivierungsschichten der Chips verursachen, welche erst durch längeren Betrieb in entsprechender, insbesondere feuchter, Umgebung zur
Degradation oder sogar zum Ausfall von Bauteilen führen können, weil sensitive Bestandteile angegriffen werden.
Solche mikroskopischen Schäden können nicht detektiert werden, können aber mittels der hier beschriebenen
Verkapselungsschicht effektiv geschlossen und somit
unschädlich gemacht werden.
Weitere Vorteile und vorteilhafte Aus führungs formen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Aus führungsbeispielen .
Es zeigen:
Figuren 1A bis 1D schematische Aufsichten von
Verfahrensschritten eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel,
Figur IE eine schematische Aufsicht eines weiteren
Verfahrensschritts zur Herstellung von Halbleiterbauelementen gemäß einem weiteren Ausführungsbeispiel,
Figuren 2A bis 2C schematische Aufsichten von Trägern für Halbleiterbauelemente gemäß weiteren Ausführungsbeispielen und
Figuren 3A und 3B schematische Schnittdarstellungen von
Halbleiterbauelementen gemäß weiteren Ausführungsbeispielen. In den Ausführungsbeispielen und Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen
Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
In Verbindung mit den Figuren 1A bis 1D ist ein Verfahren zur Herstellung eines Halbleiterbauelements 101 gemäß einem
Ausführungsbeispiel gezeigt. In einem ersten Verfahrensschritt gemäß Figur 1A wird ein Träger 1 bereitgestellt, der Kontaktbereiche 11, 12 sowie elektrische Anschlussbereiche 14 auf einer Montagefläche 10 aufweist, die mittels Leiterbahnen 13 auf dem Träger 1 miteinander verbunden sind. Insbesondere ist im gezeigten Ausführungsbeispiel der Träger 1 als Keramikträger
ausgeführt, auf dem die Kontaktbereiche 11, 12, die
Anschlussbereiche 14 sowie die Leiterbahnen 13 als
Beschichtung ausgebildet sind. Die Anschlussbereiche 14 sind als n- und p-Kontakt ausgeführt.
In einem weiteren Verfahrensschritt gemäß Figur 1B wird ein Halbleiterchip 2 bereitgestellt und auf der Montagefläche 10 des Trägers 1 montiert und elektrisch angeschlossen. Der Halbleiterchip 2 wird mittels eines Verbindungsmaterials (nicht gezeigt) auf dem Kontaktbereich 11 auf der
Montagefläche 10 montiert und damit gleichzeitig elektrisch angeschlossen. Das Verbindungsmaterial wird durch einen elektrisch leitenden Klebstoff, ein Lot oder besonders bevorzugt durch ein elektrisch leitendes Sintermaterial, insbesondere ein Silber-haltiges Sintermaterial, gebildet. Der Halbleiterchip 2 weist dazu auf der dem Träger 1
zugewandten Seite eine entsprechende Elektrodeschicht
beziehungsweise eine entsprechende Kontaktstruktur auf. Auf der dem Träger 1 abgewandten Seite des Halbleiterchips 2 ist eine weitere Elektrodenschicht beziehungsweise eine weitere elektrische Kontaktstruktur 20 vorhanden, die mittels einer Drahtverbindung 5, gebildet durch einen Bonddraht, am
Kontaktbereich 12 auf der Montagefläche 10 des Trägers 1 angeschlossen wird. Alternativ hierzu kann es auch möglich sein, dass der Halbleiterchip 2 auf der dem Träger 1
zugewandten Seite beide Kontaktstrukturen aufweist, so dass beim Montieren des Halbleiterchips 2 der Halbleiterchip 2 schon komplett elektrisch angeschlossen wird.
Der Licht emittierende Halbleiterchip 2 weist im gezeigten Ausführungsbeispiel eine Halbleiterschichtenfolge auf, die auf einem Nitrid-Verbindungshalbleitermaterial basiert und die insbesondere einen aktiven, Licht emittierenden Bereich basierend auf InGaN aufweist. Alternativ dazu kann der Licht emittierende Halbleiterchip 2 eines oder mehrere Merkmale wie oben im allgemeinen Teil beschrieben aufweisen.
In einem weiteren Verfahrensschritt gemäß Figur IC wird eine Verkapselungsschicht 3 auf den nach der Montage und dem elektrischen Anschluss freien Oberflächen des Halbleiterchips 2 aufgebracht. Weiterhin wird im selben Verfahrensschritt die Verkapselungsschicht 3 auch auf dem gesamten Bereich der
Montagefläche 10, der neben dem Halbleiterchip 2 angeordnet ist, aufgebracht, so dass der Halbleiterchip 2 und die gesamte Montagefläche 10 einschließlich des Bonddrahts 5 mit der Verkapselungsschicht 3 bedeckt sind.
Die Verkapselungsschicht 3 wird mittels Atomlagenabscheidung aufgebracht und weist im gezeigten Ausführungsbeispiel eine Schichtenfolge aus einer oder mehreren Schichten aus
Aluminiumoxid, Zirkoniumoxid, Titanoxid, Tantaloxid,
Siliziumdioxid und/oder einer Kombination daraus auf. Die Verkapselungsschicht 3 wird dabei mit einer Dicke von größer oder gleich 10 nm und kleiner 100 nm aufgebracht und bedeckt aufgrund des Atomlagenabscheideverfahrens alle geometrischen Erhebungen und Vertiefungen auf der Montagefläche 10 und dem Halbleiterchip 2 einschließlich des Bonddrahts 5. Dadurch kann eine Verkapselung des Halbleiterchips 2 sowie der weiteren Bereiche des Trägers 1 beziehungsweise der
Montagefläche 10 erreicht werden, die im gezeigten
Ausführungsbeispiel eine Durchlässigkeit für Feuchtigkeit (WVTR) von weniger als 10~5 g/m2/Tag aufweist. Hierdurch weist das derartig hergestellte Halbleiterbauelement 101 die oben im allgemeinen Teil beschriebenen Vorteile auf.
Alternativ oder zusätzlich zum Atomlagenabscheideverfahren kann auch eine Moleküllagenabscheidung durchgeführt werden. In einem weiteren Verfahrensschritt, der in Verbindung mit
Figur 1D gezeigt ist, werden die Anschlussbereiche 14 von der Verkapselungsschicht 3 gereinigt. Das Entfernen der
Verkapselungsschicht 3 von den Anschlussbereichen 14 kann beispielsweise durch ein trockenchemisches Plasmaverfahren erfolgen.
Im gezeigten Ausführungsbeispiel wird zur Fertigstellung des Licht emittierenden Halbleiterbauelements 101 in einem weiteren Verfahrensschritt über dem Halbleiterchip 2 auf der Verkapselungsschicht 3 ein Wellenlängenkonversionselement 6 aufgebracht. Das Wellenlängenkonversionselement 6 kann wie im allgemeinen Teil beschrieben beispielsweise als
Keramikplättchen oder als Kunststoffelement mit darin
angeordneten Wellenlängenkonversionsstoff ausgeführt oder auch elektrophoretisch abgeschieden sein. Das
Wellenlängenkonversionselement 6 und der Halbleiterchip 2 können beispielsweise derart ausgeführt sein, dass das Licht emittierende Halbleiterbauelement 101 weißes Licht abstrahlen kann. Derartige Kombinationen von Halbleiterchips und
Wellenlängenkonversionselementen sind dem Fachmann bekannt und werden hier nicht weiter ausgeführt.
Alternativ hierzu kann das Wellenlängenkonversionselement 6 auch vor dem in Verbindung mit Figur IC gezeigten Schritt des Aufbringens der Verkapselungsschicht 3 auf dem Halbleiterchip 2 angeordnet werden. Weiterhin ist es dabei auch möglich, dass das Wellenlängenkonversionselement 6 vor der Montage des Halbleiterchips 2 auf diesem aufgebracht wird und der
Halbleiterchip 2 zusammen mit dem
Wellenlängenkonversionselement 6 auf dem Träger 1 im in Figur 1B gezeigten Verfahrensschritt montiert wird. Alternativ hierzu kann es auch möglich sein, dass kein
Wellenlängenkonversionselement 6 auf dem Halbleiterchip 2 angeordnet wird.
Weiterhin kann über der Verkapselungsschicht 3 noch eine Schutzschicht (nicht gezeigt) in Form einer oder mehrerer Oxid-, Nitrid- oder Oxinitridschichten mittels eines PVD- oder CVD-Verfahrens mit einer Dicke von größer oder gleich 100 nm und kleiner oder gleich 5 μπι aufgebracht werden, die einen mechanischen Schutz der Licht emittierenden Halbleiterbauelements 101 bilden kann. Es ist auch möglich, dass als Schutzschicht Parylene aufgebracht wird, wie im allgemeinen Teil beschrieben ist. In Figur IE ist ein weiterer Verfahrensschritt zur
Herstellung eines Licht emittierenden Halbleiterbauelements 102 gemäß einem weiteren Ausführungsbeispiel gezeigt, bei dem das Halbleiterbauelement weiterhin noch mit einem optischen Element 7, insbesondere einer Linse, versehen wird. Hierzu kann eine bereits vorgefertigte Linse beispielsweise aus Glas oder einem Kunststoff auf der Verkapselungsschicht 3 über dem Halbleiterchip 2 montiert werden. Alternativ dazu ist es auch möglich, dass das optische Element 7 in Form einer Linse mittels Aufbringen (Dispensen) eines flüssigen Materials, insbesondere eines Silikonharzes, über dem Halbleiterchip 2 ausgebildet wird.
Zusätzlich können auf dem Träger 1 und insbesondere auf der Montagefläche 10 noch weitere elektrische, elektronische und/oder optoelektronische Bauteile angeordnet werden, insbesondere vor dem Aufbringen der Verkapselungsschicht 3. Diese können beispielsweise eine oder mehrere ESD- Schutzdioden, mehrere Sensoren, beispielsweise Licht- und/oder Temperatursensoren, und/oder eines oder mehrere aktive und/oder passive elektronische Bauteile sein. Durch das Aufbringen der Verkapselungsschicht 3 über den weiteren Bauteilen können diese ebenfalls durch die
Verkapselungsschicht 3 geschützt werden. In den Figuren 2A bis 2C sind Träger 1 für Licht emittierende Halbleiterbauelemente gemäß weiteren Ausführungsbeispielen gezeigt, auf denen zumindest ein Licht emittierender
Halbleiterchip 2 sowie die Verkapselungsschicht 3 und gegebenenfalls auch ein Wellenlängenkonversionselement 6 und/oder ein optisches Element 7 gemäß dem vorab
beschriebenen Verfahren aufgebracht werden können. Der Träger 1 in Figur 2A weist in einem Auskoppelbereich, also in einem Bereich, auf den vom Halbleiterchip 2 im
Betrieb Licht eingestrahlt wird, auf einer Leiterbahn 13 eine Spiegelschicht 8 auf, die im gezeigten Ausführungsbeispiel aus Silber ist. Beispielsweise kann die Leiterbahn 13 in diesem Bereich auch durch die Spiegelschicht 8 aus Silber gebildet sein.
Der Träger 1 gemäß dem Ausführungsbeispiel in Figur 2B weist im Auskoppelbereich rund um den Kontaktbereich 11, auf dem der Halbleiterchip 2 montiert wird, eine Spiegelschicht 8 als reflektierende Unterlage beziehungsweise als reflektierende Schicht auf. Diese kann durch eine Silberschicht, einen
Bragg-Spiegel oder eine Bragg-ähnliche Schicht mit einer Silberschicht in Verbindung mit einer glasartigen
Beschichtung, beispielsweise aus Siliziumdioxid, gebildet werden .
Der Träger 1 gemäß dem Ausführungsbeispiel in Figur 2C weist wie das vorherige Ausführungsbeispiel eine Spiegelschicht 8 auf, wobei beide Kontaktbereiche 11, 12 in dem von der
Spiegelschicht 8 umgebenen Bereich angeordnet sind.
Insbesondere können die Bereiche, die in den
Ausführungsbeispielen gemäß der Figuren 2B und 2C von der Spiegelschicht 8 bedeckt sind, dem Bereich des Trägers 1 beziehungsweise der Montagefläche 10 entsprechen, der unter einem optischen Element 7, also beispielsweise einer Linse, angeordnet ist, wie in den Figuren 2B und 2C durch die eingezeichnete Umfangslinie eines beispielhaften optischen Elements 7 angedeutet ist..
Durch das Aufbringen der Verkapselungsschicht , wie in
Verbindung mit den Figuren 1A bis 1D beschrieben ist, kann insbesondere Silber als Material für die Spiegelschicht 8 gemäß den Ausführungsbeispielen der Figuren 2A bis 2C
verwendet werden, da die hohe Migrationsanfälligkeit des Silbers insbesondere in feuchter Umgebung nicht mehr zum Ausfall der Halbleiterbauelemente führen kann, da die
Spiegelschicht 8 von der Verkapselungsschicht 3 umschlossen und somit geschützt ist.
In den Figuren 3A und 3B sind weitere Ausführungsbeispiele für Licht emittierende Halbleiterbauelemente 103, 104 gemäß weiteren Ausführungsbeispielen jeweils in einer
Schnittdarstellung gezeigt.
Gemäß dem Ausführungsbeispiel in Figur 3A sind auf einem Träger 1, beispielsweise einem Keramikträger, auf der
Montagefläche 10 Leiterbahnen 13 in Form von Metallisierungen aufgebracht. Ein Licht emittierender Halbleiterchip 2 ist mittels eines Verbindungsmaterials 4 auf einem durch einen Teil einer Leiterbahn gebildeten Kontaktbereich 11 montiert und elektrisch angeschlossen. Das Verbindungsmaterial 4 wird dabei durch ein elektrisch leitendes Sintermaterial gebildet. Hierzu werden ein sinterbares Pulver oder Granulat,
insbesondere ein Silber-haltiges Pulver oder Granulat, das gegebenenfalls weitere Sinterhilfsmittel und/oder Binder aufweist, auf der Leiterbahn 13 und darauf der Halbleiterchip 2 aufgebracht. Durch Wärmeeinwirkung und/oder durch
Laserschmelzen wird das Sintermaterial versintert, wodurch eine mechanische Befestigung des Halbleiterchips 2 auf der Leiterbahn 13 erzeugt wird, die eine hohe Wärmeleitfähigkeit und gute elektrische Leitfähigkeit aufweist. Das
Sintermaterial ist dabei porös, wobei die Anfälligkeit der porösen Struktur gegenüber Korrosion und Feuchtebeschädigung dadurch verhindert wird, dass die freien Oberflächen des Halbleiterchips 2 sowie des Sintermaterials und der
Leiterbahnen 13 sowie auch der gesamten Montagefläche 10 durch eine wie oben beschriebene Verkapselungsschicht 3 bedeckt sind.
Im Vergleich zum Ausführungsbeispiel der Figur 3A ist im Ausführungsbeispiel der Figur 3B auf dem Halbleiterchip 2 ein Wellenlängenkonversionselement 6, beispielsweise ein
Keramikplättchen oder ein Kunststoffelement, beispielsweise mit einem Silikon-haltigen Matrixmaterial und einem darin eingebetteten Wellenlängenkonversionsstoff, angeordnet, das ebenfalls von der Verkapselungsschicht 3 bedeckt ist.
Insbesondere Wellenlängenkonversionsstoffe, die in Verbindung mit blau emittierenden Halbleiterchips 2 zur Erzeugung von weißem, insbesondere warmweißen, Licht verwendet werden, weisen häufig eine Feuchteinstabilität auf. Durch
Verkapselung der chipnah aufgebrachten Konversionsschicht beziehungsweise des Wellenlängenkonversionselements 6 kann die Feuchtesensitivität des Wellenlängenkonversionsstoffs reduziert werden. Alternativ hierzu kann ein
Wellenlängenkonversionsstoff auch direkt auf den
Halbleiterchip 2 elektrophoretisch zur Bildung des
Wellenlängenkonversionselements 6 aufgebracht werden.
Auf der Verkapselungsschicht 3 der Halbleiterbauelemente 103 und/oder 104 kann weiterhin noch eine oben beschriebene
Schutzschicht und/oder ein optisches Element aufgebracht sein . Die in den Ausführungsbeispielen gezeigten Licht emittierenden Halbleiterbauelemente können weitere oder alternative Merkmale aufweisen, die im allgemeinen Teil beschrieben sind.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Licht emittierenden
Halbleiterbauelements ,
bei dem ein Licht emittierender Halbleiterchip (2) auf einer Montagefläche (10) eines Trägers (1) angeordnet wird, bei dem der Halbleiterchip (2) an elektrische Kontaktbereiche (11, 12) auf der Montagefläche (10) elektrisch
angeschlossen wird,
bei dem eine Verkapselungsschicht (3) mittels
Atomlagenabscheidung auf den Halbleiterchip (2)
aufgebracht wird, wobei alle Oberflächen des
Halbleiterchips (2), die nach der Montage und dem elektrischen Anschluss frei und von keinem Material bedeckt sind, mit einer Verkapselungsschicht (3) bedeckt werden .
2. Verfahren nach Anspruch 1, bei dem die
Verkapselungsschicht (3) zumindest auf einen Teil der Montagefläche (10) der Trägers (1) aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem die
Verkapselungsschicht (3) auf der gesamten Montagefläche
(10) des Trägers (1) aufgebracht wird.
4. Verfahren nach Anspruch 3, bei dem der Träger (1) auf der Montagefläche (10) elektrische Anschlussbereiche (14) zum elektrischen Anschluss des
Halbleiterbauelements (2) aufweist und die
Verkapselungsschicht (3) von den Anschlussbereichen (14) entfernt wird. Verfahren nach einem der vorherigen Ansprüche, bei dem der Halbleiterchip (2) an zumindest einen elektrischen Kontaktbereich (12) mittels einer Drahtverbindung (5) angeschlossen wird und bei dem die Drahtverbindung (5) durch die Verkapselungsschicht (3) bedeckt wird.
Verfahren nach einem der vorherigen Ansprüche, bei dem der Halbleiterchip (2) an zumindest einen elektrischen Kontaktbereich (11) mittels eines Verbindungsmaterials (4) angeschlossen wird, das ein elektrisch leitendes Sintermaterial aufweist.
Verfahren nach Anspruch 6, bei dem das Sintermaterial Silber aufweist.
Verfahren nach einem der vorherigen Ansprüche, bei dem auf zumindest einem Teil der Montagefläche (10) eine Spiegelschicht (8) angeordnet wird und die
Spiegelschicht (8) durch die Verkapselungsschicht (3) bedeckt wird.
Verfahren nach Anspruch 8, bei dem die Spiegelschicht (8) auf zumindest einen Teil einer Leiterbahn (13) als Montagefläche (10) aufgebracht wird oder zumindest einen Teil einer Leiterbahn (13) bildet.
Verfahren nach Anspruch 8 oder 9, bei dem die
Spiegelschicht (8) Silber aufweist.
Verfahren nach einem der vorherigen Ansprüche, bei dem vor dem Aufbringen der Verkapselungsschicht (3) ein Wellenlängenkonversionselement (6) auf dem
Halbleiterchip (2) angeordnet wird und das Wellenlängenkonversionselement (6) durch die Verkapselungsschicht (3) bedeckt wird.
12. Licht emittierendes Halbleiterbauelement mit
einem Licht emittierenden Halbleiterchip (2), der auf einer Montagefläche (10) eines Trägers (1) mittels eines
Verbindungsmaterials (4) gebildet durch ein elektrisch leitendes Sintermaterial montiert und elektrisch
angeschlossen ist, und
einer Verkapselungsschicht (3) auf dem Halbleiterchip (2), die alle nach der Montage und dem elektrischen Anschluss des Halbleiterchips (2) freien Oberflächen des
Halbleiterchips (2) bedeckt. 13. Licht emittierendes Halbleiterbauelement nach Anspruch 12, wobei der Träger (1) als Keramikträger ausgebildet ist .
14. Licht emittierendes Halbleiterbauelement nach Anspruch 12 oder 13, wobei die Montagefläche (10)
Anschlussbereiche (14) aufweist und die Montagefläche (10) und der Halbleiterchip (2) komplett bis auf die Anschlussbereiche (14) mit der Verkapselungsschicht (3) bedeckt sind.
15. Licht emittierendes Halbleiterbauelement nach einem der Ansprüche 12 bis 14, wobei das Sintermaterial Silber aufweist .
PCT/EP2012/056536 2011-04-13 2012-04-11 Verfahren zur herstellung eines licht emittierenden halbleiterbauelements und licht emittierendes halbleiterbauelement Ceased WO2012140050A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/991,135 US20130313604A1 (en) 2011-04-13 2012-04-11 Method for Producing a Light-Emitting Semiconductor Component and Light-Emitting Semiconductor Component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011016935A DE102011016935A1 (de) 2011-04-13 2011-04-13 Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
DE102011016935.0 2011-04-13

Publications (2)

Publication Number Publication Date
WO2012140050A2 true WO2012140050A2 (de) 2012-10-18
WO2012140050A3 WO2012140050A3 (de) 2013-01-31

Family

ID=45932353

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/056536 Ceased WO2012140050A2 (de) 2011-04-13 2012-04-11 Verfahren zur herstellung eines licht emittierenden halbleiterbauelements und licht emittierendes halbleiterbauelement

Country Status (4)

Country Link
US (1) US20130313604A1 (de)
DE (1) DE102011016935A1 (de)
TW (1) TWI637539B (de)
WO (1) WO2012140050A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170133561A1 (en) * 2014-06-12 2017-05-11 Osram Opto Semiconductors Optoelectronic Semiconductor Device, Method for Producing an Optoelectronic Semiconductor Device, and Light Source Comprising an Optoelectronic Semiconductor Device
CN109084227A (zh) * 2018-09-17 2018-12-25 深圳市思坎普科技有限公司 中置感应器的照明灯

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012108704A1 (de) 2012-09-17 2014-03-20 Osram Opto Semiconductors Gmbh Verfahren zur Fixierung einer matrixfreien elektrophoretisch abgeschiedenen Schicht auf einem Halbleiterchip und strahlungsemittierendes Halbleiterbauelement
DE102013100818B4 (de) 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013104207A1 (de) 2013-04-25 2014-11-13 Epcos Ag Vorrichtung und Verfahren zur Herstellung einer elektrisch leitfähigen und mechanischen Verbindung
DE102014116778A1 (de) * 2014-11-17 2016-05-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Konversionselements, Konversionselement sowie optoelektronisches Bauelement mit einem solchen Konversionselement
JP6912738B2 (ja) * 2014-12-26 2021-08-04 日亜化学工業株式会社 発光装置
DE102015107657A1 (de) * 2015-05-15 2016-12-01 Alanod Gmbh & Co. Kg Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger sowie optoelektronisches Halbleiterbauteil mit einem Anschlussträger
DE102015108736A1 (de) 2015-06-02 2016-12-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102015211185A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP3205584B1 (de) 2016-02-12 2020-06-03 Goodrich Lighting Systems GmbH Äussere flugzeugbeleuchtung und flugzeug damit
JP2018049981A (ja) * 2016-09-23 2018-03-29 スタンレー電気株式会社 半導体発光装置、および、その製造方法
JP2019532517A (ja) * 2016-10-25 2019-11-07 トリナミクス ゲゼルシャフト ミット ベシュレンクテル ハフツング 光学的に検出するための光検出器
CN109093634A (zh) * 2018-09-20 2018-12-28 埃夫特智能装备股份有限公司 一种拖动编程的无线示教手柄装置
EP3912197A1 (de) 2019-01-18 2021-11-24 trinamiX GmbH Optischer sensor und detektor für eine optische detektion
CN111490067B (zh) * 2019-01-28 2024-06-14 上海和辉光电股份有限公司 一种柔性显示面板和显示装置
KR102801661B1 (ko) * 2019-04-09 2025-04-30 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7307385B2 (ja) * 2019-07-17 2023-07-12 日亜化学工業株式会社 発光装置
JP7152688B2 (ja) * 2019-07-17 2022-10-13 日亜化学工業株式会社 発光装置
CN113555483A (zh) * 2021-06-04 2021-10-26 东莞市中麒光电技术有限公司 一种led封装体、显示模块及制作方法
CN120266606A (zh) * 2022-12-07 2025-07-04 亮锐有限责任公司 具有保护层的led器件及其制造方法
EP4510179A1 (de) * 2023-08-17 2025-02-19 Infineon Technologies Austria AG Anwendung einer ald- oder pecvd-schutzschicht auf einem halbleiterchip, der über eine sinterschicht mit einem substrat verbunden ist

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028566A (en) * 1987-04-10 1991-07-02 Air Products And Chemicals, Inc. Method of forming silicon dioxide glass films
US6015759A (en) * 1997-12-08 2000-01-18 Quester Technology, Inc. Surface modification of semiconductors using electromagnetic radiation
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
TW200507126A (en) * 2003-08-06 2005-02-16 Formosa Microsemi Co Ltd Metal ceramic co-firing structure and manufacturing method for surface mount diode
DE102004050371A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
US8855981B2 (en) * 2004-12-13 2014-10-07 The Mathworks, Inc. Tools for system-level design environments
EP1846949B1 (de) * 2005-01-05 2018-08-22 Philips Lighting Holding B.V. Thermisch und elektrisch leitfähige vorrichtung
JP4716268B2 (ja) * 2005-01-26 2011-07-06 株式会社安川電機 ロボットシステム
US7135418B1 (en) * 2005-03-09 2006-11-14 Novellus Systems, Inc. Optimal operation of conformal silica deposition reactors
JP2006261434A (ja) * 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
US20060246811A1 (en) * 2005-04-28 2006-11-02 Eastman Kodak Company Encapsulating emissive portions of an OLED device
JP2007025001A (ja) * 2005-07-12 2007-02-01 Sony Corp 音声記録装置、音声記録方法及び音声記録プログラム
JP2007201420A (ja) * 2005-12-27 2007-08-09 Sharp Corp 半導体発光装置、半導体発光素子、および半導体発光装置の製造方法
US20080025816A1 (en) * 2006-07-28 2008-01-31 Jau Yeou Industry Co., Ltd. Multiple-thread screw
US7687823B2 (en) * 2006-12-26 2010-03-30 Nichia Corporation Light-emitting apparatus and method of producing the same
US7964888B2 (en) * 2007-04-18 2011-06-21 Cree, Inc. Semiconductor light emitting device packages and methods
US7939932B2 (en) * 2007-06-20 2011-05-10 Analog Devices, Inc. Packaged chip devices with atomic layer deposition protective films
US7718529B2 (en) * 2007-07-17 2010-05-18 Globalfoundries Inc. Inverse self-aligned spacer lithography
DE102007052181A1 (de) * 2007-09-20 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2009061704A2 (en) * 2007-11-06 2009-05-14 Hcf Partners, L.P. Atomic layer deposition encapsulation
TWI420722B (zh) * 2008-01-30 2013-12-21 歐斯朗奧托半導體股份有限公司 具有封裝單元之裝置
US20100304061A1 (en) * 2009-05-26 2010-12-02 Zena Technologies, Inc. Fabrication of high aspect ratio features in a glass layer by etching
WO2010084746A1 (ja) * 2009-01-23 2010-07-29 日亜化学工業株式会社 半導体装置及びその製造方法
DE102009042205A1 (de) * 2009-09-18 2011-03-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
DE102009058796A1 (de) * 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US8532157B2 (en) * 2010-02-23 2013-09-10 Seagate Technology Llc Capping method for laser diode protection
DE102010044986A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
I. SCHNITZER ET AL., APPL. PHYS. LETT., vol. 63, no. 16, 18 October 1993 (1993-10-18), pages 2174 - 2176

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170133561A1 (en) * 2014-06-12 2017-05-11 Osram Opto Semiconductors Optoelectronic Semiconductor Device, Method for Producing an Optoelectronic Semiconductor Device, and Light Source Comprising an Optoelectronic Semiconductor Device
US10505085B2 (en) * 2014-06-12 2019-12-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device package with conversion layer and method for producing the same
CN109084227A (zh) * 2018-09-17 2018-12-25 深圳市思坎普科技有限公司 中置感应器的照明灯
CN109084227B (zh) * 2018-09-17 2024-02-13 深圳市思坎普科技有限公司 中置感应器的照明灯

Also Published As

Publication number Publication date
TWI637539B (zh) 2018-10-01
DE102011016935A1 (de) 2012-10-18
WO2012140050A3 (de) 2013-01-31
US20130313604A1 (en) 2013-11-28
TW201244195A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
WO2012140050A2 (de) Verfahren zur herstellung eines licht emittierenden halbleiterbauelements und licht emittierendes halbleiterbauelement
EP2238634B1 (de) Verfahren zur herstellung eines elektronischen bauelements
DE102011114641B4 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102009058796A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
EP1914814B9 (de) Beleuchtungseinrichtung mit optoelektronischem Bauelement mit drahtloser Kontaktierung
DE102011084276B4 (de) Verkapselung für ein organisches elektronisches bauelement, ein organisches elektronisches bauelement mit der verkapselung und ein verfahren zur herstellung eines organischen elektronischen bauelements mit der verkapselung
WO2013037764A2 (de) Optoelektronisches bauelement
DE102005041064A1 (de) Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
WO2008131743A1 (de) Optoelektronisches bauelement
DE102005046450A1 (de) Optoelektronischer Halbleiterchip, Verfahren zu dessen Herstellung und optoelektronisches Bauteil
DE102013100818B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2014048905A1 (de) Optoelektronisches halbleiterbauelement
WO2015036231A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102014222920A1 (de) Licht emittierendes Bauelement und Verfahren zur Herstellung eines Licht emittierenden Bauelements
WO2020245048A1 (de) Bauelement mit korrosionsschutz und verfahren zur herstellung eines bauelements mit korrosionsschutz
WO2012123196A1 (de) Organisches optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102016115921B9 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102011056810B4 (de) Optoelektronisches Halbleiterbauelement
DE102008049069A1 (de) Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
DE102012109083A1 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE112020000393B4 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102015109413A1 (de) Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
DE102015106658B4 (de) Optoelektronische Bauelemente und Verfahren zu deren Herstellung
WO2025219078A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102013113535A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12712688

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 13991135

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12712688

Country of ref document: EP

Kind code of ref document: A2