WO2012133187A1 - ナノインプリント用モールドの製造方法および基板作製方法 - Google Patents

ナノインプリント用モールドの製造方法および基板作製方法 Download PDF

Info

Publication number
WO2012133187A1
WO2012133187A1 PCT/JP2012/057517 JP2012057517W WO2012133187A1 WO 2012133187 A1 WO2012133187 A1 WO 2012133187A1 JP 2012057517 W JP2012057517 W JP 2012057517W WO 2012133187 A1 WO2012133187 A1 WO 2012133187A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
silicon substrate
pattern
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/057517
Other languages
English (en)
French (fr)
Inventor
秀司 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to US14/005,671 priority Critical patent/US20140065834A1/en
Priority to JP2013507515A priority patent/JPWO2012133187A1/ja
Publication of WO2012133187A1 publication Critical patent/WO2012133187A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials

Definitions

  • the present invention relates to a method for producing a mold for nanoimprint and a method for producing a substrate. More particularly, the present invention relates to a nanoimprint mold manufacturing method and a substrate manufacturing method applied when a silicon substrate having an uneven pattern is manufactured.
  • the following method is known as a method for forming an uneven pattern on a silicon substrate.
  • a resist pattern is formed on a silicon substrate via a hard mask layer.
  • a hard mask pattern is formed by patterning the hard mask layer using this resist pattern as a mask.
  • the silicon substrate is etched using the hard mask pattern as a mask.
  • the hard mask layer is formed of a metal film such as chromium
  • the hard mask layer is made thinner and the pattern is finer and more accurate than when a silicon oxide film is used. Can be achieved.
  • the side surface of the pattern formed on the silicon substrate may have a “Boeing shape”.
  • the bowing shape is a shape defined as follows. That is, when a circular hole pattern having a concave cross section is formed on the surface of silicon by etching, the hole diameter of the intermediate depth portion of the circular hole pattern is larger than the hole diameter (opening diameter) of the inlet portion of the circular hole pattern. The shape which becomes. Further, when a groove pattern having a concave cross section is formed on the surface of silicon by etching, the groove width of the intermediate depth portion of the groove pattern is wider than the groove width of the inlet portion of the groove pattern.
  • the main reason why the side surface of the pattern formed on the silicon substrate is bowed is that silicon is side-etched under the hard mask pattern due to isotropic etching of silicon. Specifically, for example, when silicon is etched using a fluorine-based gas, the etching of silicon proceeds isotropically depending on the setting of the process pressure (pressure in the etching chamber). For this reason, silicon is side-etched, and the side surface of the finally obtained pattern becomes a bow shape. In order to avoid this, if the process pressure is lowered, there are disadvantages that (1) the etching selectivity between the mask material and silicon is reduced, and (2) the etching rate of silicon is lowered.
  • the disadvantage (1) causes a disadvantage that the hard mask pattern disappears when the silicon substrate is etched at a high aspect ratio (hereinafter referred to as “deep etching”).
  • the disadvantage (2) causes the disadvantage that the time required for etching the silicon substrate becomes longer and the productivity is lowered.
  • the resist will be caught by the mold pattern when the mold is peeled off from the transfer substrate after the resist is cured, making it difficult to peel off the mold from the transfer substrate. become. Further, even if the mold can be peeled off from the transferred substrate, the shape of the pattern formed on the transferred substrate may be broken, or the pattern itself may be broken.
  • the main object of the present invention is to improve the verticality of the side surfaces of a pattern without reducing the process pressure when forming an uneven pattern on the surface of a silicon substrate by dry etching using a hard mask pattern. It is to provide a technology that can be used.
  • the first aspect of the present invention is: A method for producing a mold for nanoimprinting that forms a concavo-convex pattern on the surface of a silicon substrate, An uneven pattern is formed on the surface of the silicon substrate by dry etching the silicon substrate using the hard mask pattern as a mask with the surface of the silicon substrate covered with a hard mask pattern made of a chromium-based material.
  • a fluorine-based gas is used as a reaction gas of an etching gas applied to dry etching of the silicon substrate, and an inert gas is added to the etching gas to dry-etch the silicon substrate.
  • a method for producing a mold for nanoimprinting is:
  • the second aspect of the present invention is: In the substrate etching step, the inert gas is added to such an extent that a side surface of a pattern obtained when the silicon substrate is dry-etched does not have a bowing shape. It is a manufacturing method of a mold.
  • the third aspect of the present invention is: The method for producing a mold for nanoimprinting according to the first or second aspect, wherein the flow rate of the inert gas is set within a range of 4 to 10 times the flow rate of the fluorine-based gas.
  • the fourth aspect of the present invention is: In the substrate etching step, the silicon substrate is dry-etched in a state where the partial pressure of the fluorine-based gas is reduced by adding an inert gas to the etching gas while maintaining a constant process pressure.
  • the substrate etching step when a fluorine-based gas is used as a reactive gas of an etching gas applied to the dry etching of the silicon substrate, and the inert gas is not added by adding an inert gas to the etching gas, In comparison, the silicon substrate is dry-etched in a state where the partial pressure of the fluorine-based gas is lowered.
  • the verticality of the side surface of the pattern can be improved without reducing the process pressure.
  • FIG. (1) explaining the processing content of each process of the board
  • FIG. (2) explaining the processing content of each process of the board
  • the substrate manufacturing method according to the embodiment of the present invention mainly includes a substrate preparation step S1, a hard mask layer formation step S2, a resist layer formation step S3, a resist exposure step S4, It includes a resist developing step S5, a hard mask pattern forming step S6, a resist pattern removing step S7, a substrate etching step S8, and a hard mask pattern removing step S9.
  • a substrate preparation step S1 a hard mask layer formation step S2
  • a resist layer formation step S3 a resist exposure step S4
  • It includes a resist developing step S5, a hard mask pattern forming step S6, a resist pattern removing step S7, a substrate etching step S8, and a hard mask pattern removing step S9.
  • a silicon substrate 1 to be processed is prepared.
  • the silicon substrate 1 is, for example, a flat substrate having a circular shape in a plan view, and has a thickness that provides appropriate rigidity. For this reason, the silicon substrate 1 is a substrate having two main surfaces and an end surface excluding the two main surfaces.
  • the main surface of the silicon substrate 1 is a surface that exists one by one in the thickness direction of the silicon substrate 1 and one in the other in a relationship of front and back.
  • the end surface of the silicon substrate 1 is a surface perpendicular to the main surface of the silicon substrate 1.
  • the substrate manufacturing method according to the present invention is to etch silicon itself as a constituent material of the silicon substrate 1 in a substrate etching step S8 described later.
  • a hard mask layer 2 is formed over the silicon substrate 1.
  • the hard mask layer 2 is formed on one main surface of the silicon substrate 1.
  • a hard mask layer 2 is formed on one main surface of the silicon substrate 1 so as to cover the surface of the silicon substrate 1.
  • the surface of the silicon substrate 1 described here refers to a surface made of silicon that hardly contains silicon oxide.
  • the silicon surface constituting the silicon substrate 1 has a thin silicon oxide layer bonded to oxygen present in the atmosphere or in the etching chamber, even if not specifically intended for handling or processing of the silicon substrate 1.
  • a film naturally oxide film
  • the silicon oxide film covering the surface of the silicon substrate 1 is a very thin film.
  • the substrate manufacturing method according to the present embodiment is not limited to the case where the surface of the silicon substrate 1 is made of only silicon, but the case where the silicon surface is covered with the thin silicon oxide film described above, or etching. The same applies to the case where the film is covered with a thin film that does not interfere with the above.
  • the hard mask layer 2 is a source of a mask pattern when the silicon substrate 1 is etched in a substrate etching step S8 described later.
  • the hard mask layer 2 is formed using a hard mask material.
  • a metal (including alloy) material can be used.
  • chromium or a chromium alloy such as chromium nitride
  • the hard mask layer 2 can be formed by using, for example, a sputtering method. At that time, it is preferable to make the thickness of the hard mask layer 2 as thin as possible in consideration of the accuracy of the uneven pattern finally formed on the silicon substrate 1. Specifically, for example, the thickness is 5 nm or less.
  • a resist layer 3 is formed on the silicon substrate 1 so as to cover the hard mask layer 2.
  • the resist layer 3 is formed by using, for example, a spin coating method. Resist materials that are common as resist materials for electron beam drawing, such as resist materials containing a polymer of methyl ⁇ -chloroacrylate and ⁇ -methylstyrene (specifically, Zeon Corporation) ZEP520A) made can be used. Then, such a resist material is formed into a predetermined thickness on the upper surface of the hard mask layer 2 by spin coating, and then a baking process is performed to form the resist layer 3. The thickness of the resist layer 3 is set such that the resist layer 3 (resist pattern 3P) remains until the etching is completed when the hard mask layer 2 is etched in a hard mask pattern forming step S6 described later.
  • resist exposure step S4 Next, as a process for patterning the resist layer 3, exposure and development of the resist layer 3 are sequentially performed. Specifically, as shown in FIG. 2D, the resist layer 3 on the silicon substrate 1 is exposed by electron beam irradiation. In this resist exposure step S4, for example, the resist layer 3 is exposed in a predetermined pattern by irradiating a predetermined portion of the resist layer 3 with an electron beam using an electron beam drawing apparatus. At this time, when the resist layer 3 is formed using a positive resist material, the portion irradiated with the electron beam (exposed portion) is solubilized. When the resist layer 3 is formed using a negative resist material, the portion irradiated with the electron beam is insolubilized. In this embodiment, as an example, the resist layer 3 is formed using a positive resist material.
  • resist development step S5 Next, as shown in FIG. 3A, the resist layer 3 on the silicon substrate 1 is developed to form a resist pattern 3P.
  • this resist development step S5 for example, by supplying a developer to the exposed resist layer 3, the exposed portion of the resist layer 3 is melted and removed by the developer.
  • the developer include a solution containing a fluorocarbon-containing solvent (specifically, Vertrel XF (registered trademark), manufactured by Mitsui DuPont Fluorochemical Co., Ltd.), acetic acid-n-amyl, ethyl acetate, or a mixture thereof.
  • the resist pattern 3P is formed on the silicon substrate 1 via the hard mask layer 2.
  • a solution containing a solvent specifically, ZED-N50 (manufactured by Zeon Corporation)
  • a mixed solution of these solutions can be used.
  • the resist pattern 3P is formed on the silicon substrate 1 via the hard mask layer 2.
  • the formation process of the resist pattern 3P including the resist layer formation process S3, the resist exposure process S4, and the resist development process S5 is described as a “resist pattern formation process”.
  • Hard mask pattern forming step S6 Next, as shown in FIG. 3B, the hard mask layer 2 is etched using the resist pattern 3P as a mask to form the hard mask pattern 2P.
  • the hard mask pattern forming step S6 for example, when the hard mask layer 2 is a metal film made of chromium or a chromium alloy, it can be performed using a mixed gas made of chlorine gas and oxygen gas. Thereby, the portion of the hard mask layer 2 that is not covered with the resist pattern 3P is removed. Therefore, the hard mask layer 2 is patterned following the pattern shape of the resist pattern 3P. As a result, the hard mask pattern 2P and the resist pattern 3P are formed on the silicon substrate 1 so as to overlap each other.
  • resist pattern removal step S7 Next, as shown in FIG. 3C, the resist pattern 3P is removed from the silicon substrate 1.
  • the removal of the resist pattern 3P is performed with, for example, a resist stripping solution.
  • the silicon substrate 1 is dry-etched using the hard mask pattern 2P as a mask. Specifically, the silicon substrate 1 is etched by reactive ion etching (RIE). As a result, an uneven pattern 5 is formed on the silicon substrate 1 following the pattern shape of the hard mask pattern 2P. At this time, on the surface of the silicon substrate 1, the recessed portion by etching becomes a concave pattern 5 a and the other portion becomes a convex pattern 5 b. And the uneven
  • RIE reactive ion etching
  • Hard mask pattern removal step S9 Next, as shown in FIG. 3E, the hard mask pattern 2P is removed from the silicon substrate 1.
  • the hard mask pattern 2P is removed, for example, with a chromium etching solution when chromium is used as the hard mask material.
  • a fluorine-based gas is used as a reaction gas of an etching gas applied to dry etching of a silicon substrate (silicon).
  • CF4 is used as an example of this reaction gas.
  • the partial pressure of CF4, which is a fluorine-based gas is reduced by adding an inert gas to the etching gas.
  • argon (Ar) gas is used as the inert gas.
  • the pattern can be obtained without reducing the process pressure. It has been confirmed by experiments of the present inventors that the verticality of the side surface 5 is increased. This makes it possible to make the cross-sectional shape of the uneven pattern 5 rectangular or close to it while avoiding the disadvantages associated with lowering the process pressure. This will be described in more detail below.
  • the etching amount of silicon does not change so much.
  • the progress of the etching of the mask material changes depending on the energy of ions incident on the hard mask pattern 2P. Specifically, when the energy of ions incident on the hard mask pattern 2P is relatively small, the progress of the etching of the mask material is accordingly reduced. As a result, the etching selectivity between the hard mask material and silicon is increased.
  • the etching rate of silicon will be described. It is considered that the following phenomenon occurs when argon gas is added to the etching gas. That is, when argon gas is added to the etching gas, the argon gas is ionized in the etching chamber to become argon ions. Then, the separation of CF4 is promoted in the etching chamber due to the presence of argon ions. This activates the chemical reaction between the F radicals generated by the detachment of CF4 and silicon, and increases the etching rate of silicon. Furthermore, the etching of silicon is also promoted by an assist reaction with argon ions. For this reason, even if the partial pressure of CF4 is lowered by adding argon gas, a decrease in the etching rate of silicon can be suppressed.
  • the mixing ratio of CF4 and argon gas in the etching gas as follows. That is, when CF4 and argon gas are introduced into the etching chamber as the etching gas, the argon gas flow rate (addition amount) is preferably set within a range of 4 to 10 times the CF4 flow rate.
  • the perpendicularity of the side surface of the pattern 5 is defined as a “vertical surface” which is a surface perpendicular to the surface (main surface) of the silicon substrate 1 and is a surface shape characteristic indicating whether the surface is close to the vertical surface. . Specifically, it means that the higher the perpendicularity of the pattern side surface, the closer to the vertical surface. Whether the pattern side surface is vertical or not can be determined by the amount of side etching. Specifically, it is possible to determine the perpendicularity of the pattern side surface with reference to the following parameter that changes depending on the side etching amount.
  • the difference between the opening size of the entrance portion of the concave pattern (the hole diameter for the hole pattern, the groove width for the groove pattern) and the size of the intermediate depth portion deeper than that is within a predetermined allowable range. It is possible to determine whether the pattern side surface is vertical or not. In addition, it is possible to determine whether the pattern side surface is vertical or not, depending on whether the angle formed by the concave pattern side surface and the vertical surface is within a predetermined allowable range.
  • FIGS. 4A to 4C show pattern shapes obtained from the experimental results. In the upper, middle, and lower stages in the figure, the left and right photographs are the same pattern taken from different directions. Hereinafter, each experimental result will be described.
  • FIG. 4A shows the shape of a pattern obtained when the silicon substrate is etched without adding argon gas to the etching gas.
  • the process pressure is 5 Pa
  • the applied voltage to the silicon substrate 1 (hereinafter referred to as “substrate bias”) is 50 W, and etching is performed.
  • a groove pattern with a pitch of 90 nm was formed on the silicon substrate 1 with a time of 600 seconds, a total flow rate of etching gas of 100 sccm, and a flow rate of CF 4 of 100 sccm (100%).
  • FIG. 4B shows the shape of the pattern obtained when the silicon substrate is etched by reducing the partial pressure of CF4 by adding argon gas to the etching gas.
  • the process pressure is 5 Pa
  • the substrate bias is 50 W
  • the etching time is 600 seconds
  • the total flow of the etching gas is 100 sccm
  • CF 4 A groove pattern with a pitch of 90 nm was formed on the silicon substrate 1 with a flow rate of 50 sccm (50%) and an argon gas flow rate of 50 sccm (50%).
  • FIG. 4C shows the shape of the pattern obtained when the silicon substrate is etched by reducing the partial pressure of CF4 by adding argon gas to the etching gas.
  • the process pressure is 5 Pa
  • the substrate bias is 50 W
  • the etching time is 600 seconds
  • the total flow of the etching gas is 100 sccm
  • CF 4 A groove pattern with a pitch of 90 nm was formed on the silicon substrate 1 with a flow rate of 20 sccm (20%) and an argon gas flow rate of 80 sccm (80%).
  • the silicon etching rate ( ⁇ / sec) is plotted on the vertical axis, and the mixing ratio of CF 4 and argon gas is plotted on the horizontal axis, as shown in FIG.
  • the mixing ratio of CF4 is lowered to 50% and 20%
  • the etching rate of silicon is lowered as compared with the case where this is set to 100%.
  • the decrease in the etching rate is not so remarkable.
  • the mixing ratio of CF4 is reduced to 50%, the etching rate is reduced to about 10%.
  • the mixing ratio of CF4 is reduced to 20%, the etching rate is reduced to 20%. It remains at about%.
  • the silicon substrate 1 is dry etched by reducing the partial pressure of the fluorine-based gas by adding an inert gas to the etching gas. For this reason, the perpendicularity of the side surface of the pattern 5 can be improved without reducing the process pressure. Therefore, the cross-sectional shape of the concave / convex pattern 5 can be made to be a rectangular shape or a shape close thereto without lowering the etching selection ratio between the mask material and silicon and lowering the etching rate of silicon. As a result, it is possible to achieve both shortening of etching time and etching pattern shape control (rectangular shape).
  • argon gas is used as the inert gas added to the etching gas in the substrate etching step S8.
  • the present invention is not limited to this, and for example, helium (He) gas is used. You can also.
  • the fluorine-based gas used for the reaction gas is not limited to CF4, and other fluorine-based gases applicable to silicon etching may be used.
  • the resist pattern removing step S7 is provided between the hard mask pattern forming step S6 and the substrate etching step S8 in the series of steps related to the substrate manufacturing method.
  • a resist pattern removing step S7 may be provided between the substrate etching step S8 and the hard mask pattern forming step S9.
  • the substrate manufacturing method described in the above embodiment can be suitably applied to the case of manufacturing an imprint mold.
  • the side surface of the pattern approaches the vertical surface, which facilitates peeling of the mold from the transfer substrate. Therefore, it is possible to obtain a mold having excellent releasability.
  • the substrate manufacturing method according to the present invention is applicable to uses other than imprint mold manufacturing.
  • photomasks for semiconductor devices semiconductor manufacturing, micro electro mechanical systems (MEMS), sensor elements, optical discs, optical components such as diffraction gratings and polarizing elements, nano devices, organic transistors, color filters, micro lenses
  • MEMS micro electro mechanical systems
  • sensor elements optical discs
  • optical components such as diffraction gratings and polarizing elements
  • nano devices such as diffraction gratings and polarizing elements
  • nano devices such as diffraction gratings and polarizing elements
  • nano devices organic transistors
  • color filters color filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

　シリコン基板の表面をハードマスクパターンで覆った状態で、このハードマスクパターンをマスクに用いてシリコン基板をドライエッチングすることにより、シリコン基板の表面に凹凸のパターンを形成する基板エッチング工程Ｓ８において、シリコン基板のドライエッチングに適用するエッチングガスの反応ガスとしてフッ素系ガスを用いるとともに、エッチングガスに不活性ガスを添加することにより当該不活性ガスを添加しない場合に比べて前記フッ素系ガスの分圧を下げた状態で、シリコン基板をドライエッチングする。

Description

ナノインプリント用モールドの製造方法および基板作製方法
　本発明は、ナノインプリント用モールドの製造方法および基板作製方法に関する。さらに詳しくは、凹凸のパターンを有するシリコン基板を作製する場合に適用されるナノインプリント用モールドの製造方法および基板作製方法に関する。
　シリコン基板に凹凸のパターンを形成する方法として、以下の方法が知られている。まず、シリコン基板上にハードマスク層を介してレジストパターンを形成する。次に、このレジストパターンをマスクに用いてハードマスク層をパターニングすることにより、ハードマスクパターンを形成する。次に、このハードマスクパターンをマスクに用いてシリコン基板をエッチングする。
　このような方法でシリコン基板に凹凸のパターンを形成する場合、ハードマスク層として酸化シリコン膜を用いる技術が知られている（たとえば、特許文献１を参照）。ただし、酸化シリコン膜によってハードマスク層を形成すると、ハードマスク材料とシリコンとのエッチング選択比をあまり大きく確保できない。
　また従来においては、酸化シリコン膜をエッチングする場合、エッチング用のマスク材料として、クロムまたはクロム合金を用いる技術が提案されている（たとえば、特許文献２、３を参照）。
特開２０００－２０８４８４号公報 特開平６－２９９１０９０号公報 特開２００３－８６５１３号公報
　一般に、シリコン基板に凹凸のパターンを形成するにあたって、ハードマスク層をクロム等の金属膜で形成すると、酸化シリコン膜を用いる場合に比べて、ハードマスク層を薄くしてパターンの微細化および高精度化を図ることが可能となる。ただし、ハードマスクパターンをマスクに用いてシリコン基板をドライエッチングする場合は、シリコン基板に形成されるパターンの側面が「ボーイング形状」になることがある。ボーイング形状とは、次のように定義される形状である。すなわち、シリコンの表面にエッチングによって断面凹形状の円孔パターンを形成する場合は、当該円孔パターンの入口部分の孔径（開口径）に比べて当該円孔パターンの中間深さ部分の孔径が大きくなる形状をいう。また、シリコンの表面にエッチングによって断面凹形状の溝パターンを形成する場合は、当該溝パターンの入口部分の溝幅に比べて当該溝パターンの中間深さ部分の溝幅が広くなる形状をいう。
　シリコン基板に形成されるパターンの側面がボーイング形状になる主な理由は、シリコンのエッチングが等方的に進行することによって、ハードマスクパターンの下でシリコンがサイドエッチングされるためである。具体的には、たとえば、フッ素系ガスを用いてシリコンをエッチングする場合、プロセス圧力（エッチングチャンバー内の圧力）の設定によってはシリコンのエッチングが等方的に進む。このため、シリコンがサイドエッチングされ、最終的に得られるパターンの側面がボーイング形状になる。また、これを回避するために、プロセス圧力を低くすると、（１）マスク材料とシリコンとのエッチング選択比が小さくなる、（２）シリコンのエッチングレートが下がる、という不利益をともなう。このうち、（１）の不利益は、シリコン基板を高いアスペクト比でエッチング（以下、「深掘りエッチング」という）する場合に、ハードマスクパターンが消失するという不都合を招く。また、（２）の不利益は、シリコン基板のエッチングに要する時間が長くなって生産性が低下するという不都合を招く。
　また、シリコン基板の深掘りエッチングでは、パターンの側面の垂直性を維持するために、サイドエッチングの抑制が重要な課題となっている。サイドエッチングの影響は、高い精度で微細なパターンを形成する必要があるインプリント用のモールド（原盤）を製造する場合に、特に大きくなる。その理由は、次のような事情による。すなわち、インプリント法においては、被転写基板に形成した未硬化状態のレジスト層にモールドのパターンを押し付けた状態で、たとえば、熱の印加や光の照射により、レジストを硬化させる。このとき、モールドの押し付けによってパターンのへこみ部分に充填されたレジストは、そのパターンの形状にならって硬化する。このため、モールドのパターンの側面がボーイング形状になっていると、レジスト硬化後に被転写基板からモールドを剥離するときに、モールドのパターンにレジストが引っ掛かり、被転写基板からモールドを剥離することが困難になる。また、被転写基板からモールドを剥離できたとしても、被転写基板に形成されるパターンの形状が崩れたり、パターンそのものが壊れたりするおそれがある。
　本発明の主な目的は、ハードマスクパターンを用いたドライエッチングでシリコン基板の表面に凹凸のパターンを形成する場合に、プロセス圧力を低圧化しなくても、パターンの側面の垂直性を高めることができる技術を提供することにある。
　本発明の第１の態様は、
　シリコン基板の表面に凹凸のパターンを形成するナノインプリント用モールドの製造方法であって、
　前記シリコン基板の表面をクロム系材料からなるハードマスクパターンで覆った状態で、当該ハードマスクパターンをマスクに用いて前記シリコン基板をドライエッチングすることにより、前記シリコン基板の表面に凹凸のパターンを形成する基板エッチング工程を含み、
　前記基板エッチング工程においては、前記シリコン基板のドライエッチングに適用するエッチングガスの反応ガスとしてフッ素系ガスを用いるとともに、前記エッチングガスに不活性ガスを添加して前記シリコン基板をドライエッチングする
　ことを特徴とするナノインプリント用モールドの製造方法である。
　本発明の第２の態様は、
　前記基板エッチング工程においては、前記シリコン基板をドライエッチングしたときに得られるパターンの側面がボーイング形状とならない程度に前記不活性ガスを添加する
　ことを特徴とする上記第１の態様に記載のナノインプリント用モールドの製造方法である。
　本発明の第３の態様は、
　前記不活性ガスの流量を、前記フッ素系ガスの流量の４～１０倍の範囲内に設定する
　ことを特徴とする上記第１または第２の態様に記載のナノインプリント用モールドの製造方法である。
　本発明の第４の態様は、
　前記基板エッチング工程においては、プロセス圧力を一定に維持しつつ前記エッチングガスに不活性ガスを添加することにより前記フッ素系ガスの分圧を下げた状態で、前記シリコン基板をドライエッチングする
　ことを特徴とする上記第１～第３の態様のいずれか一つに記載のナノインプリント用モールドの製造方法である。
　本発明の第５の態様は、
　シリコン基板の表面をハードマスクパターンで覆った状態で、当該ハードマスクパターンをマスクに用いて前記シリコン基板をドライエッチングすることにより、前記シリコン基板の表面に凹凸のパターンを形成する基板エッチング工程を含み、
　前記基板エッチング工程においては、前記シリコン基板のドライエッチングに適用するエッチングガスの反応ガスとしてフッ素系ガスを用いるとともに、前記エッチングガスに不活性ガスを添加することにより当該不活性ガスを添加しない場合に比べて前記フッ素系ガスの分圧を下げた状態で、前記シリコン基板をドライエッチングする
　ことを特徴とする基板作製方法である。
　本発明によれば、ハードマスクパターンを用いたドライエッチングでシリコン基板の表面に凹凸のパターンを形成する場合に、プロセス圧力を低圧化しなくても、パターンの側面の垂直性を高めることができる。
本発明の実施の形態に係る基板作製方法の基本的な手順を示すフローチャートである。 本発明の実施の形態に係る基板作製方法の各工程の処理内容を説明する図（その１）である。 本発明の実施の形態に係る基板作製方法の各工程の処理内容を説明する図（その２）である。 実験結果で得られたパターンの形状を示す図である。 エッチングガスの混合比率とエッチングレートの関係を示す図である。
　以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
　本発明の実施の形態においては、次の順序で説明を行う。
　１．基板作製方法の基本的な手順
　２．特徴的な工程の説明
　３．実験結果
　４．実施の形態による効果
　５．変形例等
＜１．基板作製方法の基本的な手順＞
　まず、本発明の実施の形態に係る基板作製方法の基本的な手順について説明する。
　本発明の実施の形態に係る基板作製方法は、大きくは、図１に示すように、基板準備工程Ｓ１と、ハードマスク層形成工程Ｓ２と、レジスト層形成工程Ｓ３と、レジスト露光工程Ｓ４と、レジスト現像工程Ｓ５と、ハードマスクパターン形成工程Ｓ６と、レジストパターン除去工程Ｓ７と、基板エッチング工程Ｓ８と、ハードマスクパターン除去工程Ｓ９と、を含むものである。
　以下、各工程について、図２および図３を用いて説明する。
（基板準備工程Ｓ１）
　まず、図２（Ａ）に示すように、加工の対象物となるシリコン基板１を用意する。このシリコン基板１は、たとえば、平面視円形の平らな基板であって、適度な剛性を奏する程度の厚みを有する。このため、シリコン基板１は、２つの主面と、これを除く端面とを有する基板となる。シリコン基板１の主面は、互いに表裏の関係で、シリコン基板１の厚み方向の一方と他方に一つずつ存在する面となる。シリコン基板１の端面は、シリコン基板１の主面と垂直をなす面となる。本発明に係る基板作製方法は、後述する基板エッチング工程Ｓ８において、シリコン基板１の構成材料となるシリコンそのものをエッチングするものである。
（ハードマスク層形成工程Ｓ２）
　次に、図２（Ｂ）に示すように、シリコン基板１上にハードマスク層２を形成する。この場合は、シリコン基板１の一方の主面上にハードマスク層２を形成する。具体的には、シリコン基板１の一方の主面上において、このシリコン基板１の表面を覆うようにハードマスク層２を形成する。ここで記述するシリコン基板１の表面とは、酸化シリコンをほとんど含まない、シリコンによって構成される面をいう。ただし、シリコン基板１を構成しているシリコンの表面には、シリコン基板１の取り扱い上またはプロセス上、特に意図しなくても、大気中やエッチングチャンバー内に存在する酸素との結合によって薄い酸化シリコン膜（自然酸化膜）が形成される。この場合、シリコン基板１の表面を覆う酸化シリコン膜は、非常に薄い膜となる。このため、後述する基板エッチング工程Ｓ８でシリコン基板１のエッチングを開始すると、すぐに酸化シリコン膜が除去され、これに引き続いてシリコンがエッチングされる。したがって、本実施の形態に係る基板作製方法は、シリコン基板１の表面がシリコンのみで構成されている場合に限らず、このシリコン表面が上記の薄い酸化シリコン膜で覆われている場合、あるいはエッチングに支障のない薄膜で覆われている場合にも同様に適用されるものとする。
　ハードマスク層２は、後述する基板エッチング工程Ｓ８でシリコン基板１をエッチングするときのマスクパターンの元になるものである。ハードマスク層２は、ハードマスク材料を用いて形成する。ハードマスク材料としては、金属（合金を含む）材料を用いることができる。具体的には、たとえば、クロムまたはクロム合金（窒化クロムなど）を好適に用いることができる。また、ハードマスク層２の形成は、たとえば、スパッタ法を用いて行うことができる。その際、ハードマスク層２の厚さは、最終的にシリコン基板１に形成される凹凸のパターンの精度を考慮すると、なるべく薄くすることが好ましい。具体的には、たとえば、５ｎｍ以下の厚さとする。
（レジスト層形成工程Ｓ３）
　次に、図２（Ｃ）に示すように、シリコン基板１上にハードマスク層２を覆う状態でレジスト層３を形成する。レジスト層３の形成は、たとえば、スピンコート法を用いて行う。レジスト材料としては、たとえば、α－クロロアクリル酸メチルとα－メチルスチレンとの重合体を含むレジスト材料のように、電子線描画用のレジスト材料として一般的なもの（具体的には日本ゼオン社製ＺＥＰ５２０Ａ）を用いることができる。そして、このようなレジスト材料をハードマスク層２の上面にスピンコート法により所定の厚さに成膜し、その後、ベーク処理を行うことで、レジスト層３を形成する。レジスト層３の厚さは、後述するハードマスクパターン形成工程Ｓ６でハードマスク層２をエッチングするときに、このエッチングが完了するまでレジスト層３（レジストパターン３Ｐ）が残存する厚さとする。
（レジスト露光工程Ｓ４）
　次に、レジスト層３をパターニングするための処理として、レジスト層３の露光および現像を順に行う。具体的には、図２（Ｄ）に示すように、シリコン基板１上のレジスト層３を電子線の照射により露光する。このレジスト露光工程Ｓ４においては、たとえば、電子線描画装置を用いてレジスト層３の所定部位に電子線を照射することにより、レジスト層３を所定のパターンで露光する。このとき、レジスト層３がポジ型のレジスト材料を用いて形成されている場合は、電子線を照射した部分（露光部分）が可溶化する。また、レジスト層３がネガ型のレジスト材料を用いて形成されている場合は、電子線を照射した部分が不溶化する。本実施の形態においては、一例として、ポジ型のレジスト材料を用いてレジスト層３を形成するものとする。
（レジスト現像工程Ｓ５）
　次に、図３（Ａ）に示すように、シリコン基板１上のレジスト層３を現像することにより、レジストパターン３Ｐを形成する。このレジスト現像工程Ｓ５においては、たとえば、露光済みのレジスト層３に対して現像剤を供給することにより、レジスト層３の露光部分を現像剤で溶融し除去する。現像剤としては、たとえば、フルオロカーボンを含む溶媒（具体的には、バートレルＸＦ（登録商標）、三井・デュポンフロロケミカル株式会社製）を含む溶液、酢酸－ｎ－アミル、酢酸エチル若しくはそれらの混合物からなる溶媒（具体的には、ＺＥＤ－Ｎ５０（日本ゼオン社製））を含む溶液、または、これら溶液の混合液等を用いることができる。これにより、シリコン基板１上にハードマスク層２を介してレジストパターン３Ｐが形成された状態となる。
　以降の説明では、レジスト層形成工程Ｓ３、レジスト露光工程Ｓ４およびレジスト現像工程Ｓ５を含む、レジストパターン３Ｐの形成工程を、「レジストパターン形成工程」と記述する。
（ハードマスクパターン形成工程Ｓ６）
　次に、図３（Ｂ）に示すように、レジストパターン３Ｐをマスクに用いてハードマスク層２をエッチングすることにより、ハードマスクパターン２Ｐを形成する。このハードマスクパターン形成工程Ｓ６においては、たとえば、ハードマスク層２がクロムまたはクロム合金からなる金属膜である場合に、塩素ガスと酸素ガスからなる混合ガスを用いて行うことができる。これにより、ハードマスク層２のレジストパターン３Ｐによって覆われていない部分が除去される。このため、レジストパターン３Ｐのパターン形状にならってハードマスク層２がパターニングされる。その結果、シリコン基板１上にハードマスクパターン２Ｐとレジストパターン３Ｐとが重なって形成された状態となる。
（レジストパターン除去工程Ｓ７）
　次に、図３（Ｃ）に示すように、シリコン基板１上から上記のレジストパターン３Ｐを除去する。レジストパターン３Ｐの除去は、たとえば、レジスト剥離液によって行う。
（基板エッチング工程Ｓ８）
　次に、図３（Ｄ）に示すように、ハードマスクパターン２Ｐをマスクに用いてシリコン基板１をドライエッチングする。具体的には、反応性イオンエッチング（ＲＩＥ）法によってシリコン基板１をエッチングする。これにより、ハードマスクパターン２Ｐのパターン形状にならってシリコン基板１上に凹凸のパターン５が形成される。このとき、シリコン基板１の表面において、エッチングでへこんだ部分が凹状のパターン５ａとなり、それ以外の部分が凸状のパターン５ｂとなる。そして、それらのパターン５ａ，５ｂの組合せによって、全体的に凹凸のパターン５が形成される。
（ハードマスクパターン除去工程Ｓ９）
　次に、図３（Ｅ）に示すように、シリコン基板１上から上記のハードマスクパターン２Ｐを除去する。ハードマスクパターン２Ｐの除去は、たとえば、ハードマスク材料としてクロムを用いた場合は、クロムエッチング液によって行う。
＜２．特徴的な工程の説明＞
　続いて、上記複数の工程（Ｓ１～Ｓ９）のなかで、特徴的な工程となる基板エッチング工程Ｓ８について詳しく説明する。
　基板エッチング工程Ｓ８においては、シリコン基板（シリコン）のドライエッチングに適用するエッチングガスの反応ガスとして、フッ素系ガスを用いる。具体的には、この反応ガスの一例として、ＣＦ４を用いるものとする。また、基板エッチング工程Ｓ８においては、上記のエッチングガスに不活性ガスを添加することにより、フッ素系ガスであるＣＦ４の分圧を下げる。不活性ガスとしては、たとえば、アルゴン（Ａｒ）ガスを用いるものとする。そうした場合、たとえば、ＲＩＥ装置のエッチングチャンバーに導入するエッチングガスの総流量が１００ｓｃｃｍであるとすると、この総流量を変えることなく（換言すると、プロセス圧力を一定に維持したままで）、アルゴンガスの流量（添加量）を増やし、その分だけＣＦ４の流量を減らす。これにより、ＣＦ４の流量を１００ｓｃｃｍとする場合（換言すると、アルゴンガスを添加しない場合）に比べて、ＣＦ４の分圧がアルゴンガスを添加した分だけ低くなる。
　このようにシリコン基板１のドライエッチングに適用するエッチングガスにアルゴンガスを添加することによりＣＦ４の分圧を下げて、シリコン基板１のドライエッチングを行うと、プロセス圧力を低圧化しなくても、パターン５の側面の垂直性が高まることが、本発明者の実験によって確認された。これにより、プロセス圧力の低圧化にともなう不利益を回避したうえで、凹凸のパターン５の断面形状を矩形状またはそれに近い形状にすることが可能となる。以下、さらに詳しく説明する。
（マスク材料とシリコンとのエッチング選択比について）
　まず、マスク材料とシリコンとのエッチング選択比について説明する。
　本実施の形態においては、アルゴンガスの添加によってＣＦ４の分圧を下げているものの、エッチングガスの総流量は変えていない。このため、ＣＦ４の流量を減らしてプロセス圧力を下げる場合に比べて、プロセス圧力は高くなる。一般にプロセス圧力を上げた場合は、エッチングチャンバー内でガス分子どうしの衝突が頻発になり、その平均自由行程が短くなる。そうすると、イオンがハードマスクパターン２Ｐおよびシリコン基板１に入射するときのエネルギーは、相対的に小さくなる。このとき、Ｆラジカルとシリコンとの化学反応は、イオン等の入射エネルギーにそれほど依存することなく、自発的に起こる。このため、シリコン基板１に入射するイオンのエネルギーが小さくなっても、シリコンのエッチング量はそれほど変化しない。これに対して、マスク材料にクロム等を用いた場合は、マスク材料のエッチングの進行度合いが、ハードマスクパターン２Ｐに入射するイオンのエネルギーに依存して変化する。具体的には、ハードマスクパターン２Ｐに入射するイオンのエネルギーが相対的に小さくなると、それに応じてマスク材料のエッチングの進行度合いが小さくなる。その結果、ハードマスク材料とシリコンとのエッチング選択比が大きくなる。
（シリコンのエッチングレートについて）
　次に、シリコンのエッチングレートについて説明する。
　エッチングガスにアルゴンガスを添加した場合は、次のような現象が起こると考えられる。すなわち、エッチングガスにアルゴンガスを添加すると、このアルゴンガスがエッチングチャンバー内でイオン化してアルゴンイオンとなる。そうすると、エッチングチャンバー内ではアルゴンイオンの存在によってＣＦ４の乖離が促進される。これにより、ＣＦ４の乖離によって生成されるＦラジカルとシリコンとの化学反応が活発化し、シリコンのエッチングレートが高まる。さらに、アルゴンイオンによるアシスト反応によっても、シリコンのエッチングが促進される。このため、アルゴンガスの添加によってＣＦ４の分圧を下げても、シリコンのエッチングレートの低下が抑えられる。
　ちなみに、シリコンのエッチングレートの低下を抑えるうえでは、エッチングガスにおけるＣＦ４とアルゴンガスの混合割合を次のように設定することが望ましい。すなわち、エッチングチャンバーにエッチングガスとしてＣＦ４とアルゴンガスを導入する場合、アルゴンガスの流量（添加量）は、ＣＦ４の流量の４～１０倍の範囲内で設定することが望ましい。
（エッチングの異方性について）
　次に、エッチングの異方性について説明する。
　エッチングガスにアルゴンガスを添加してＣＦ４の分圧を下げると、シリコンのドライエッチング時の異方性が高まり、その結果、形成されるパターン５の形状が矩形状に近づくことが、本発明者の実験によって確認されている。ただし、その理由については明らかになっていない。言い換えると、上記の事実を確認したところに、本発明の技術的意義の一つがある。
　また、アルゴンガスの添加によってエッチングの異方性が高まる理由としては、次のようなことが考えられる。
　まず、以下の（１）、（２）の場合において、それぞれエッチングチャンバー内に導入するＣＦ４の流量が同量であると仮定する。
　（１）プロセス圧力を第１の圧力に設定し、この設定条件の下で、エッチングガスにアルゴンガスを添加してＣＦ４の分圧を下げた場合
　（２）エッチングガスにアルゴンガスを添加しないで、上記第１の圧力よりも低い第２の圧力にプロセス圧力を設定した場合
　上記の（２）の場合は、プロセス圧力に低圧化によりイオン入射の垂直性が高まってエッチングの異方性が顕著になることが分かっている。これに対して、上記の（１）の場合は、次のような理由で異方性が顕著になると考えられる。まず、ＲＩＥ法によるシリコンのドライエッチングは、イオンエッチングとラジカルエッチングによって進行する。上記の（１）の場合は、ＣＦ４の分圧を下げたことで、イオンエッチングの効果が高まり（換言すると、ラジカルエッチングの効果が弱まり）、エッチングの異方性が顕著になったのではないかと考えられる。
　ちなみに、パターン５の側面の垂直性とは、シリコン基板１の表面（主面）と垂直をなす面を「垂直面」と定義し、この垂直面に近いかどうかを表す面形状の特性をいう。具体的には、パターン側面の垂直性が高いほど垂直面に近いことを意味する。パターン側面の垂直性の良否は、サイドエッチング量で判断することが可能である。詳しくは、サイドエッチング量に依存して変化する次のパラメータを基準にして、パターン側面の垂直性を判断することが可能である。すなわち、凹状のパターンの入口部分の開口寸法（孔パターンであれば孔径、溝パターンであれば溝幅）とそれよりも深い中間深さ部分の寸法との差が、あらかじめ決められた許容範囲であるかどうかによって、パターン側面の垂直性の良否を判断することが可能である。また、これ以外にも、凹状のパターン側面と上記の垂直面とのなす角度が、あらかじめ決められた許容範囲であるかどうかによって、パターン側面の垂直性の良否を判断することが可能である。
＜３．実験結果＞
　上述した点は、本発明者による実験結果でも明らかになっている。図４（Ａ）～（Ｃ）に実験結果で得られたパターンの形状を示す。なお、図中の上段、中段および下段において、左側の写真と右側の写真は、同じパターンを異なる方向から撮影したものである。以下、各実験結果について説明する。
（実験結果１）
　図４（Ａ）はエッチングガスにアルゴンガスを添加しないでシリコン基板をエッチングしたときに得られたパターンの形状を示している。この実験では、ＣｒＮ（窒化クロム）の金属層をパターニングしてハードマスクパターン２Ｐを形成した後、プロセス圧力を５Ｐａ、シリコン基板１への印加電圧（以下、「基板バイアス」という）を５０Ｗ、エッチング時間を６００秒、エッチングガスの総流量を１００ｓｃｃｍ、ＣＦ４の流量を１００ｓｃｃｍ（１００％）として、ピッチ９０ｎｍの溝パターンをシリコン基板１に形成した。
（実験結果２）
　図４（Ｂ）はエッチングガスにアルゴンガスを添加することでＣＦ４の分圧を下げてシリコン基板をエッチングしたときに得られたパターンの形状を示している。この実験では、ＣｒＮ（窒化クロム）の金属層をパターニングしてハードマスクパターン２Ｐを形成した後、プロセス圧力を５Ｐａ、基板バイアスを５０Ｗ、エッチング時間を６００秒、エッチングガスの総流量を１００ｓｃｃｍ、ＣＦ４の流量を５０ｓｃｃｍ（５０％）、アルゴンガスの流量を５０ｓｃｃｍ（５０％）として、ピッチ９０ｎｍの溝パターンをシリコン基板１に形成した。
（実験結果３）
　図４（Ｃ）はエッチングガスにアルゴンガスを添加することでＣＦ４の分圧を下げてシリコン基板をエッチングしたときに得られたパターンの形状を示している。この実験では、ＣｒＮ（窒化クロム）の金属層をパターニングしてハードマスクパターン２Ｐを形成した後、プロセス圧力を５Ｐａ、基板バイアスを５０Ｗ、エッチング時間を６００秒、エッチングガスの総流量を１００ｓｃｃｍ、ＣＦ４の流量を２０ｓｃｃｍ（２０％）、アルゴンガスの流量を８０ｓｃｃｍ（８０％）として、ピッチ９０ｎｍの溝パターンをシリコン基板１に形成した。
　上記の実験結果からも分かるように、エッチングガスにアルゴンガスを添加しないときは図４（Ａ）のようにパターンの形状がボーイング形状となっているが、エッチングガスにアルゴンガスを添加してＣＦ４の分圧を下げた場合は、図４（Ｂ）、（Ｃ）のようにパターン側面の垂直性が高まり、矩形状に近い形状となっている。
　また、上記の実験結果について、シリコンのエッチングレート（Å／ｓｅｃ）を縦軸にとし、ＣＦ４とアルゴンガスの混合比率を横軸にとって表すと、図５のようになる。この図から分かるように、ＣＦ４の混合比率を５０％、２０％と低くすると、これを１００％とした場合に比べて、シリコンのエッチングレートが低下する。ただし、エッチングレートの低下はそれほど顕著ではない。具体的には、ＣＦ４の混合比率を５０％に低下した場合は、エッチングレートの低下が１０％程度にとどまっており、ＣＦ４の混合比率を２０％に低下した場合でも、エッチングレートの低下は２０％程度にとどまっている。
＜４．実施の形態による効果＞
　本発明の実施の形態によれば、次のような効果が得られる。
　すなわち、シリコン基板１の表面に凹凸のパターン５を形成するにあたって、エッチングガスに不活性ガスを添加することによりフッ素系ガスの分圧を下げて、シリコン基板１をドライエッチングしている。このため、プロセス圧力を低圧化しなくても、パターン５の側面の垂直性を高めることができる。したがって、マスク材料とシリコンとのエッチング選択比の低下や、シリコンのエッチングレートの低下を招くことなく、凹凸のパターン５の断面形状を矩形状またはそれに近い形状にすることができる。その結果、エッチング時間の短縮とエッチングパターン形状制御（矩形状）の両立を図ることが可能となる。
＜５．変形例等＞
　なお、本発明の技術的範囲は上述した実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
　たとえば、上記実施の形態においては、基板エッチング工程Ｓ８でエッチングガスに添加する不活性ガスにアルゴンガスを用いることとしたが、本発明はこれに限らず、たとえば、ヘリウム（Ｈｅ）ガスを用いることもできる。また、反応ガスに用いるフッ素系ガスとしては、ＣＦ４に限らず、シリコンのエッチングに適用可能な他のフッ素系ガスを用いてもよい。
　また、エッチングガスに不活性ガスを添加する場合に、エッチングの開始から終了までの間に、プロセス圧力が一定で、かつエッチングガスの総流量が一定の条件の下で、不活性ガスの添加量を連続的に、または段階的に変更（増加または減少）してもよい。
　また、上記実施の形態においては、基板作製方法に係る一連の工程の中で、ハードマスクパターン形成工程Ｓ６と基板エッチング工程Ｓ８との間に、レジストパターン除去工程Ｓ７を設けたが、これに限らず、基板エッチング工程Ｓ８とハードマスクパターン形成工程Ｓ９との間に、レジストパターン除去工程Ｓ７を設けるようにしてもよい。
　また、上記実施の形態で説明した基板作製方法は、インプリント用のモールドを製造する場合に好適に適用可能である。特に、インプリント用のモールド製造に適用した場合は、パターンの側面が垂直面に近づくことにより、被転写基板からモールドを剥離しやすくなる。したがって、離型性に優れたモールドを得ることが可能となる。
　さらに、本発明に係る基板作製方法は、インプリント用のモールド製造以外の用途にも適用可能である。具体的には、たとえば、半導体装置用フォトマスク、半導体製造、マイクロ電気機械システム（ＭＥＭＳ）、センサ素子、光ディスク、回折格子や偏光素子等の光学部品、ナノデバイス、有機トランジスタ、カラーフィルター、マイクロレンズアレイ、免疫分析チップ、ＤＮＡ分離チップ、マイクロリアクター、ナノバイオデバイス、光導波路、光学フィルター、フォトニック結晶等の製造にも適用可能である。
　１…シリコン基板
　２…ハードマスク層
　２Ｐ…ハードマスクパターン
　３…レジスト層
　３Ｐ…レジストパターン
　５…パターン

Claims (5)

  1. 　シリコン基板の表面に凹凸のパターンを形成するナノインプリント用モールドの製造方法であって、
    　前記シリコン基板の表面をクロム系材料からなるハードマスクパターンで覆った状態で、当該ハードマスクパターンをマスクに用いて前記シリコン基板をドライエッチングすることにより、前記シリコン基板の表面に凹凸のパターンを形成する基板エッチング工程を含み、
    　前記基板エッチング工程においては、前記シリコン基板のドライエッチングに適用するエッチングガスの反応ガスとしてフッ素系ガスを用いるとともに、前記エッチングガスに不活性ガスを添加して前記シリコン基板をドライエッチングする
    　ことを特徴とするナノインプリント用モールドの製造方法。
  2. 　前記基板エッチング工程においては、前記シリコン基板をドライエッチングしたときに得られるパターンの側面がボーイング形状とならない程度に前記不活性ガスを添加する
    　ことを特徴とする請求項１に記載のナノインプリント用モールドの製造方法。
  3. 　前記不活性ガスの流量を、前記フッ素系ガスの流量の４～１０倍の範囲内に設定する
    　ことを特徴とする請求項１または２に記載のナノインプリント用モールドの製造方法。
  4. 　前記基板エッチング工程においては、プロセス圧力を一定に維持しつつ前記エッチングガスに不活性ガスを添加することにより前記フッ素系ガスの分圧を下げた状態で、前記シリコン基板をドライエッチングする
    　ことを特徴とする請求項１から３までのいずれか１項に記載のナノインプリント用モールドの製造方法。
  5. 　シリコン基板の表面をハードマスクパターンで覆った状態で、当該ハードマスクパターンをマスクに用いて前記シリコン基板をドライエッチングすることにより、前記シリコン基板の表面に凹凸のパターンを形成する基板エッチング工程を含み、
    　前記基板エッチング工程においては、前記シリコン基板のドライエッチングに適用するエッチングガスの反応ガスとしてフッ素系ガスを用いるとともに、前記エッチングガスに不活性ガスを添加することにより当該不活性ガスを添加しない場合に比べて前記フッ素系ガスの分圧を下げた状態で、前記シリコン基板をドライエッチングする
    　ことを特徴とする基板作製方法。
PCT/JP2012/057517 2011-03-25 2012-03-23 ナノインプリント用モールドの製造方法および基板作製方法 Ceased WO2012133187A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/005,671 US20140065834A1 (en) 2011-03-25 2012-03-23 Method of manufacturing mold for nano-imprint and substrate fabricating method
JP2013507515A JPWO2012133187A1 (ja) 2011-03-25 2012-03-23 ナノインプリント用モールドの製造方法および基板作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011067413 2011-03-25
JP2011-067413 2011-03-25

Publications (1)

Publication Number Publication Date
WO2012133187A1 true WO2012133187A1 (ja) 2012-10-04

Family

ID=46930910

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/057517 Ceased WO2012133187A1 (ja) 2011-03-25 2012-03-23 ナノインプリント用モールドの製造方法および基板作製方法

Country Status (3)

Country Link
US (1) US20140065834A1 (ja)
JP (1) JPWO2012133187A1 (ja)
WO (1) WO2012133187A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025074530A1 (ja) * 2023-10-04 2025-04-10 株式会社Kokusai Electric 処理方法、半導体装置の製造方法、プログラム、および処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646389B (zh) 2017-09-12 2019-01-01 友達光電股份有限公司 壓印模具以及壓印模具製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027361A (ja) * 2005-07-15 2007-02-01 Toppan Printing Co Ltd インプリント用モールド
JP2008198746A (ja) * 2007-02-09 2008-08-28 Toppan Printing Co Ltd インプリントモールド、これを用いたインプリント評価装置、レジストパターン形成方法及びインプリントモールドの製造方法
JP2009267432A (ja) * 2009-06-29 2009-11-12 Elpida Memory Inc 半導体集積回路装置の製造方法
JP2010284814A (ja) * 2009-06-09 2010-12-24 Fuji Electric Device Technology Co Ltd スタンパの製造方法
JP2011035173A (ja) * 2009-07-31 2011-02-17 Fujifilm Corp ネガ型化学増幅レジスト組成物及びこれを用いたモールドの作成方法
JP2011082260A (ja) * 2009-10-05 2011-04-21 Asahi Kasei Corp ドライエッチング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034332B2 (en) * 2004-01-27 2006-04-25 Hewlett-Packard Development Company, L.P. Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making
KR100889482B1 (ko) * 2007-12-10 2009-03-19 한국전자통신연구원 나노 임프린트 공정을 이용한 촉매의 패턴형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027361A (ja) * 2005-07-15 2007-02-01 Toppan Printing Co Ltd インプリント用モールド
JP2008198746A (ja) * 2007-02-09 2008-08-28 Toppan Printing Co Ltd インプリントモールド、これを用いたインプリント評価装置、レジストパターン形成方法及びインプリントモールドの製造方法
JP2010284814A (ja) * 2009-06-09 2010-12-24 Fuji Electric Device Technology Co Ltd スタンパの製造方法
JP2009267432A (ja) * 2009-06-29 2009-11-12 Elpida Memory Inc 半導体集積回路装置の製造方法
JP2011035173A (ja) * 2009-07-31 2011-02-17 Fujifilm Corp ネガ型化学増幅レジスト組成物及びこれを用いたモールドの作成方法
JP2011082260A (ja) * 2009-10-05 2011-04-21 Asahi Kasei Corp ドライエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025074530A1 (ja) * 2023-10-04 2025-04-10 株式会社Kokusai Electric 処理方法、半導体装置の製造方法、プログラム、および処理装置

Also Published As

Publication number Publication date
US20140065834A1 (en) 2014-03-06
JPWO2012133187A1 (ja) 2014-07-28

Similar Documents

Publication Publication Date Title
TWI472810B (zh) 光柵的製備方法
JP6167609B2 (ja) ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法
US20240111076A1 (en) Optical metastructures having meta-atoms composed of a high refractive index material
JP2012209290A (ja) レジストパターン形成方法およびそれを用いたパターン化基板の製造方法
CN103086607B (zh) 光栅的制备方法
JP2012108352A (ja) 光学素子及びその製造方法
KR102052465B1 (ko) 나노임프린트 몰드의 제조 방법
KR20140031248A (ko) 몰드 제조용 마스크 블랭크스 및 몰드의 제조 방법
JP2008198746A (ja) インプリントモールド、これを用いたインプリント評価装置、レジストパターン形成方法及びインプリントモールドの製造方法
JP5895427B2 (ja) 低反射構造を成型するための原版の製造方法
JPWO2012133187A1 (ja) ナノインプリント用モールドの製造方法および基板作製方法
JP6236918B2 (ja) ナノインプリント用テンプレートの製造方法
WO2016129225A1 (ja) パターン形成マスク用薄膜層付基体およびパターン化基体の製造方法
JP5906963B2 (ja) パターン構造体の製造方法およびパターン形成用基材
KR101369736B1 (ko) 나노렌즈어레이몰드의 제조방법 및 그 방법에 의해 제조된 몰드를 이용한 나노렌즈어레이의 제조방법
JP2012200982A (ja) 基板作製方法およびモールド製造方法
WO2014156186A1 (ja) 保護膜のエッチング方法、テンプレートの製造方法およびそれらを利用して製造されたテンプレート
JP2009194170A (ja) 微細パターン形成方法
JP5915027B2 (ja) パターン成形用構造体および微細パターン形成方法
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
JP2012212760A (ja) レジストパターン形成方法およびモールド製造方法
JP5892690B2 (ja) レジストパターン形成方法及びモールド製造方法
WO2016133161A1 (ja) 光学素子の製造方法
KR101389048B1 (ko) 유리 기판의 패턴 형성 방법 및 상기 방법에 의해 제작된 유리 기판
JP6675160B2 (ja) インプリント用モールドの製造方法、及びパターン基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12762886

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013507515

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14005671

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12762886

Country of ref document: EP

Kind code of ref document: A1