WO2012132692A1 - 並列処理システム及び並列処理システムの動作方法 - Google Patents

並列処理システム及び並列処理システムの動作方法 Download PDF

Info

Publication number
WO2012132692A1
WO2012132692A1 PCT/JP2012/054658 JP2012054658W WO2012132692A1 WO 2012132692 A1 WO2012132692 A1 WO 2012132692A1 JP 2012054658 W JP2012054658 W JP 2012054658W WO 2012132692 A1 WO2012132692 A1 WO 2012132692A1
Authority
WO
WIPO (PCT)
Prior art keywords
area
computers
processing system
period
parallel processing
Prior art date
Application number
PCT/JP2012/054658
Other languages
English (en)
French (fr)
Inventor
一範 益川
正寛 田枝
能克 黒田
Original Assignee
三菱重工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱重工業株式会社 filed Critical 三菱重工業株式会社
Priority to RU2013143837/08A priority Critical patent/RU2559723C2/ru
Priority to EP12763064.8A priority patent/EP2693343B1/en
Priority to US14/008,023 priority patent/US9774671B2/en
Publication of WO2012132692A1 publication Critical patent/WO2012132692A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1095—Replication or mirroring of data, e.g. scheduling or transport for data synchronisation between network nodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes

Definitions

  • the present invention relates to a parallel processing system and an operation method of the parallel processing system.
  • a parallel processing system may be used to speed up the computation processing by a computer.
  • processing is executed in parallel by a plurality of computers (computers).
  • a parallel processing system a shared memory type parallel processing system and a distributed memory type parallel processing system are known.
  • FIG. 1A is a conceptual diagram showing an example of a shared memory type parallel processing system.
  • the parallel processing system 100 includes a plurality of computers 102 (102-1 to 102-n) and a shared memory 101.
  • a plurality of processes are assigned to a plurality of computers 102 (102-1 to 102-n).
  • Each of the plurality of computers 102 executes the assigned process by accessing the shared memory 101.
  • FIG. 1B is a conceptual diagram showing an example of a distributed memory type parallel processing system.
  • the parallel processing system 100 includes a plurality of computers 102-1 to 102-n.
  • Each computer 102 is provided with a distributed memory 103 (103-1 to 103-n).
  • Each computer 102 executes assigned processing by accessing its own distributed memory 103.
  • this parallel processing system 100 in order to make the data stored in the distributed memory 103 coincide among a plurality of computers 102, synchronous processing is required.
  • each computer 102 executes the next assigned process.
  • Patent Document 1 Japanese Patent No. 2559918 discloses a distributed memory type computer having a configuration in which a plurality of independently operating computers are connected. This distributed memory type computer has a synchronization request register means for each of the computers independently making a synchronization request and holding a synchronization request signal, a synchronization judgment means for judging that there is a request from the synchronization request registers of all computers, Synchronous distribution means for distributing the determination results to all computers, synchronous detection register means for detecting synchronization based on the distributed determination results, and independently provided in each computer, the processing in each computer is executed as prescribed.
  • Status request register means for requesting status indicating whether or not, and holding a status request signal, status determination means for determining whether there is a request from the status request register of all computers, and status for distributing the determination results to all computers According to the distribution means, the determination result distributed by the status distribution means and the determination result distributed by the synchronization means.
  • the status detection register means for status detection Te can detect the status of all computers when the synchronization is established in all computers.
  • an object of the present invention is to provide a parallel processing system and an operation method of the parallel processing system that can improve the processing performance without providing a complicated control function.
  • the parallel processing system includes a plurality of computers that are connected to each other via a network and execute a plurality of processes in a distributed manner.
  • Each of the plurality of computers includes an arithmetic processing unit that executes assigned processing, a local memory group having a first area and a second area, and an input / output control circuit.
  • the arithmetic processing unit executes processing using the first area as an access destination address in a first period, and executes processing using the second area as an access destination address in a second period following the first period.
  • the input / output control circuit includes an updating unit that updates the data stored in the local memory group to the latest data by performing communication between the plurality of computers.
  • the update unit is configured to update the data stored in the first area in the second period.
  • each computer since each computer executes the process assigned with the local memory group as the access destination, there is no memory access contention.
  • processing is executed in the first period with the first area as the access destination.
  • the process is executed with the second area as the access destination.
  • the data stored in the first area is updated in the second period. That is, in the second period, the execution of the process using the second area as the access destination and the updating of the first area are performed in parallel.
  • it is not necessary to stop execution of processing in each computer. Therefore, the processing performance in the parallel processing system can be improved.
  • the operation method of the parallel processing system is an operation method of the parallel processing system including a plurality of computers connected to each other via a network.
  • Each of the plurality of computers includes an arithmetic processing unit that executes assigned processing, a local memory group having a first area and a second area, and an input / output control circuit.
  • the operation method includes a step in which the arithmetic processing unit executes processing in the first period using the first area as an access destination address, and the arithmetic processing unit performs the processing in the second period following the first period.
  • the step of executing the process using the second area as the access destination address and the input / output control circuit communicate with each other so that the data stored in the local memory group becomes the latest data. Updating.
  • the updating step includes a step of updating data stored in the first area in the second period.
  • a parallel processing system and an operation method of the parallel processing system that can improve processing performance without providing a complicated control function are provided.
  • FIG. 1 It is a conceptual diagram which shows an example of a shared memory type parallel processing system.
  • 1 is a conceptual diagram illustrating an example of a distributed memory type parallel processing system.
  • 1 is a schematic diagram showing a parallel processing system according to a first embodiment. It is a conceptual diagram which shows the memory space of CPU in each computer. It is a figure for demonstrating the operation
  • FIG. 2 is a schematic diagram showing the parallel processing system 1 according to the present embodiment.
  • the parallel processing system 1 includes a plurality of computers (computers) 2-1 to 2-n, which are connected to each other via a network 3 so as to be accessible to each other. Yes.
  • the program executed by the parallel processing system 1 includes a plurality of processes. A plurality of processes are allocated to be distributed to a plurality of computers 2-1 to 2-n and executed in parallel.
  • Each of the plurality of computers 2-1 to 2-n has a CPU 4 (arithmetic processing unit), a local memory group 5, and an input / output control circuit 6.
  • a timer circuit 10 is provided in at least one of the plurality of computers 2-1 to 2-n. In the present embodiment, a timer circuit 10 is provided in the computer 2-1.
  • the CPU 4 (arithmetic processing unit), the local memory group 5, the input / output control circuit 6, and the timer circuit 10 are connected to each other via a bus. In each computer 2, the CPU 4 executes assigned processing using data stored in the local memory group 5.
  • the timer circuit 10 has a function of generating a timer signal and supplying it to a plurality of computers 2-1 to 2-n.
  • the timer circuit 10 has a predetermined time set in advance.
  • the timer circuit 10 generates a timer signal and supplies it to the CPU 4 and the input / output control circuit 6 every time the specified time elapses.
  • the timer signal supplied to the input / output control circuit 6 is supplied to other computers (2-2 to 2-n) via the network 3. In other computers (2-2 to 2-n), a timer signal is supplied to the CPU 4 via the input / output control circuit 6.
  • the local memory group 5 has a first area and a second area.
  • FIG. 3 is a conceptual diagram showing the memory space of the CPU 4 in each computer 2. As shown in FIG. 3, in the memory space, the first area and the second area are allocated to different areas.
  • a plurality of partial areas are set in each of the first area and the second area.
  • the plurality of partial areas are set so as to correspond to the plurality of computers 2-1 to 2-n.
  • the CPU 4 executes the assigned process using either the first area or the second area as the access destination address, and writes the execution result of the assigned process in the partial area corresponding to the own computer. For example, in the computer 2-1, the CPU 4 writes the execution result of the assigned process in the partial area 1 of the first area or the second area (the partial area corresponding to the computer 2-1).
  • the CPU 4 is configured to switch the access destination area between the first area and the second area each time a timer signal is acquired. That is, the CPU 4 switches the access destination area every time the specified time elapses.
  • the input / output control circuit 6 is connected to the network 3 and has a function of transmitting / receiving data to / from another computer 2. As shown in FIG. 2, the input / output control circuit 6 includes an update unit 7.
  • the updating unit 7 has a function of performing communication between a plurality of computers 2 and updating the data stored in the local memory group 5 so as to become the latest data.
  • FIG. 4 is a diagram for explaining an operation method of the parallel processing system 1.
  • FIG. 4 shows the relationship between time and processing for the first area and the second area.
  • the time when the timer circuit 10 first generates the timer signal is shown as time t0.
  • the time when the timer signal is supplied next to time t0 is shown as time t1.
  • the time when the timer signal is supplied next to time t1 is shown as time t2.
  • the time when the timer signal is supplied next to time t2 is shown as time t3.
  • the CPU 4 executes the assigned process with the first area as the access destination.
  • the CPU 4 switches the access destination to the second area. That is, during the period from the time t1 to the time t2 (second period), the CPU 4 executes the assigned process with the second area as the access destination.
  • the timer signal is supplied at time t2
  • the CPU 4 switches the access destination to the first area again.
  • the CPU 4 executes the process using the first area as the access destination, similarly to the period from the time t0 to the time t1.
  • the update unit 7 of the input / output control circuit 6 updates the data stored in the second area.
  • the update unit 7 updates the data stored in the first area.
  • the update unit 7 updates the data stored in the second area.
  • the update unit 7 updates the data stored in the second area during the period (first period) in which the CPU 4 executes the process assigned with the first area as the access destination. . In addition, the update unit 7 updates the data stored in the first area during the period (second period) in which the CPU 4 executes the process assigned with the second area as the access destination.
  • FIG. 5A is a diagram for explaining an operation example in the first period.
  • FIG. 5A shows operating states of the computer 2-1, the computer 2-2, and the computer 2-3.
  • the CPU 4 executes the assigned process using the first area.
  • the processing result is written in the partial area 1 (the partial area corresponding to the computer 2-1) of the first area in the computer 2-1.
  • the processing result is written in the partial area 2 of the first area (the partial area corresponding to the computer 2-2).
  • the processing result is stored in the partial area 3 of the first area (the partial area corresponding to the computer 2-3).
  • the data stored in the second area is updated by the update unit 7.
  • FIG. 5B is a diagram for describing an operation example in the second period.
  • the update unit 7 updates the data stored in the first area. That is, as shown in FIG. 5B, the data written in the partial area 1 of the first area of the computer 2-1 is transferred to the partial area 1 of the first area of each of the computers 2-2 and 2-3. Copied. Similarly, the data written in the partial area 2 of the first area of the computer 2-2 is copied to the partial area 2 of the first area of each of the computers 2-1 and 2-3. Similarly, the data written in the partial area 3 of the first area of the computer 2-3 is copied to the partial area 3 of the first area of each of the computers 2-1 and 2-2.
  • the data stored in the first area in each computer 2 is updated so as to become the latest data.
  • the CPU 4 executes the assigned process using the second area.
  • the CPU 4 writes the execution result of the process in the partial area 1 of the second area.
  • the execution result of the process is written in the partial area 2 of the second area.
  • the execution result of the process is written in the partial area 3 of the second area.
  • Data written to the second area of each computer 2 is copied to the second area of another computer in the next first period.
  • each computer 2 can execute the process assigned by the stand-alone and does not need to perform the synchronization process.
  • the processing performance can be improved without mounting a complicated control function for the synchronous processing.
  • the local memory group 5 may be provided with three or more areas.
  • the other area is updated during the period in which the process assigned using the one area is executed. Even if such a configuration is adopted, the same effect as in the present embodiment can be obtained.
  • the first area and the second area are allocated to different memory elements. That is, in each computer 2, the local memory group 5 includes a first memory element and a second memory element, a first area is allocated to the first memory element, and a second area is allocated to the second memory element. Preferably it is assigned. If such a configuration is adopted, the CPU 4 only needs to access the first memory element in the first period, and only needs to access the second memory element in the second period. Therefore, it is possible to completely separate the operation when the CPU 4 accesses each memory element and the operation when the update unit 7 accesses each memory element. The memory access operation by the CPU 4 and the memory access operation by the updating unit 7 do not conflict, and the processing performance can be further improved.
  • FIG. 6 is a schematic diagram showing the parallel processing system 1 according to the present embodiment. As shown in FIG. 6, in the present embodiment, a specified time changing unit 9 is added to the input / output control circuit 6. About another point, since the structure similar to 1st Embodiment is employable, detailed description is abbreviate
  • the default time changing unit 9 has a function of changing the specified time set in the timer circuit 10. For example, when the default time change unit 9 obtains a default time change instruction from the user via an input device (not shown) connected to the network, the default time change unit 9 determines the timer circuit 10 based on the default time change instruction. Change the setting. In the subsequent operation, the length of each of the first period and the second period becomes the predetermined time after the change.
  • the parallel processing system 1 it is possible to set an optimal specified time according to the form of the program executed in the parallel processing system 1. For example, it is possible to cope with complicated processing by extending the specified time. In addition, by shortening the specified time, it is possible to improve the real time property of the processing.
  • each computer 2 is configured such that the CPU 4 can switch the partial area in which the execution result of the process is written to another partial area. Since the other points can be the same as those of the above-described embodiment, detailed description thereof is omitted.
  • FIG. 7 is an explanatory diagram for explaining an operation method of the parallel processing system 1 according to the present embodiment.
  • each computer 2 is provided with a plurality of partial areas in each of the first area and the second area so as to correspond to all the computers 2.
  • FIG. 7 schematically shows the configuration of the computer 2-1.
  • the CPU 4 writes the execution result of the process in the partial area (partial area 1) corresponding to the own computer.
  • an instruction is given to the CPU 4 of each computer 2 to change the write destination partial area.
  • This instruction is given by, for example, an input device (not shown) connected to the network 1.
  • the CPU 4 rewrites the partial area to which the processing result is written.
  • the partial area to be written to is switched from the partial area 1 to the partial area n. This makes it possible for the computer 2-1 to function as the computer 2-n.
  • each computer 2 can be made to function as another computer connected to the network 1 by changing the partial area where the processing result is written. Therefore, even when the number of computers 1 connected to the network 1 is changed, the parallel processing system 1 can be operated without contradiction. In the parallel processing system 1, it becomes possible to easily provide redundancy and expandability.
  • the update unit 7 performs an update process so that a copy operation is executed between a plurality of computers 2 by a relay operation.
  • FIG. 8 is an explanatory diagram for explaining an example of the update process.
  • the number of computers 2 connected to the network 1 is three.
  • FIG. 8 shows the state of the first area in each of the computer 2-1, the computer 2-2, and the computer 2-3.
  • the processing result a is written in the partial area 1 of the computer 2-1 and the processing result b is written in the partial area 2 of the computer 2-2 in the first period. It is assumed that the processing result c is written in the partial area 3 (shaded portion in the figure).
  • the data (processing result a) written in the partial area 1 is copied from the computer 2-1 to the computer 2-2.
  • the data (processing result a and processing result b) written in the partial area 1 and the partial area 2 are copied from the computer 2-2 to the computer 2-3.
  • the data (processing results b and c) written in the partial area 2 and the partial area 3 are copied from the computer 2-3 to the computer 2-1.
  • the data (processing result c) written in the partial area 3 is copied from the computer 2-1 to the computer 2-2.
  • data stored in the local memory group 5 is copied (sequentially) so as to be relayed between a plurality of computers 2. Therefore, even if the number of computers 2 connected to the network 1 is changed, the data stored in the local memory group 5 can be easily unified in all the computers 2.

Abstract

　並列処理システムは、ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機を具備する。前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第１領域及び第２領域を有する、ローカルメモリ群と、入出力制御回路とを備える。前記演算処理装置は、第１期間において、前記第１領域をアクセス先アドレスとして処理を実行し、前記第１期間に続く第２期間において、前記第２領域をアクセス先アドレスとして処理を実行する。前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備える。前記更新部は、前記第２期間において、前記第１領域に格納されたデータを更新するように構成されている。

Description

並列処理システム及び並列処理システムの動作方法
　本発明は、並列処理システム及び並列処理システムの動作方法に関する。
　コンピュータによる演算処理を高速化するために、並列処理システムが用いられることがある。並列処理システムでは、複数のコンピュータ（計算機）によって処理が並列的に実行される。並列処理システムとして、共有メモリ型の並列処理システムと、分散メモリ型の並列処理システムとが知られている。
　図１Ａは、共有メモリ型の並列処理システムの一例を示す概念図である。図１Ａに示されるように、この並列処理システム１００は、複数の計算機１０２（１０２－１～１０２－ｎ）、及び、共有メモリ１０１を備えている。この並列処理システム１００では、複数の処理が、複数の計算機１０２（１０２－１～１０２－ｎ）に割り当てられる。複数の計算機１０２の各々は、共有メモリ１０１にアクセスすることにより、割り当てられた処理を実行する。
　一方、図１Ｂは、分散メモリ型の並列処理システムの一例を示す概念図である。図１Ｂに示されるように、この並列処理システム１００は、複数の計算機１０２－１～１０２－ｎを備えている。各計算機１０２には、分散メモリ１０３（１０３－１～１０３－ｎ）が設けられている。各計算機１０２は、自己の分散メモリ１０３にアクセスすることにより、割り当てられた処理を実行する。この並列処理システム１００では、分散メモリ１０３に格納されたデータを複数の計算機１０２間において一致させるために、同期処理が必要である。すなわち、各計算機１０２において割り当てられた処理の実行が終了すると、複数の計算機１０２間で通信が行われ、各計算機１０２の分散メモリ１０３に格納された処理結果が他の計算機１０２の分散メモリ１０３にコピーされる。その後、各計算機１０２は、次に割り当てられた処理を実行する。
　関連技術が、特許文献１（特許第２５５９９１８号　公報）に開示されている。特許文献１には、複数の独立に作動する計算機を接続した構成の分散メモリ型計算機が開示されている。この分散メモリ型計算機は、個々の計算機が独立に同期要求を行い同期要求信号を保持する同期要求レジスタ手段と、全計算機の同期要求レジスタからの要求があったことを判断する同期判断手段と、その判断結果を全計算機に分配する同期分配手段と、分配された判断結果によって同期検出を行なう同期検出レジスタ手段と、個々の計算機に設けられ独立に、各計算機での処理を所定の通り実行されたか否かを示すステータスの要求を行いステータス要求信号を保持するステータス要求レジスタ手段と、全計算機のステータス要求レジスタからの要求有を判断するステータス判断手段と、その判断結果を全計算機に分配するステータス分配手段と、ステータス分配手段により分配された判断結果と同期手段により分配された判断結果とによってステータス検出を行なうステータス検出レジスタ手段とを持つことにより、全計算機で同期が確立したときの全計算機のステータスを検出できる。
特許第２５５９９１８号
　図１Ａに示したように、共有メモリ型の並列処理システム１００では、同一の共有メモリ１０１に対して、複数の計算機１０２がアクセスする。そのため、複数の計算機１０２間において、アクセスが競合する場合がある。アクセスの競合が頻発すると、処理性能が向上しない。
　一方、図１Ｂに示したように、分散メモリ型の並列処理システム１００では、アクセスの競合は発生しない。しかしながら、同期処理を行う必要がある。同期処理を行うために、各計算機１０２は、複雑な制御機能を有していなければならない。
　従って、本発明の課題は、複雑な制御機能を設けることなく、処理性能を向上させることのできる、並列処理システム及び並列処理システムの動作方法を提供することにある。
　本発明に係る並列処理システムは、ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機を具備する。前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第１領域及び第２領域を有する、ローカルメモリ群と、入出力制御回路とを備える。前記演算処理装置は、第１期間において、前記第１領域をアクセス先アドレスとして処理を実行し、前記第１期間に続く第２期間において、前記第２領域をアクセス先アドレスとして処理を実行する。前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備える。前記更新部は、前記第２期間において、前記第１領域に格納されたデータを更新するように構成されている。
　この発明によれば、各計算機は、ローカルメモリ群をアクセス先として割り当てられた処理を実行するので、メモリアクセスの競合が発生することはない。また、各計算機では、第１期間において、第１領域をアクセス先として処理が実行される。そして、第２期間においては、第２領域をアクセス先として処理が実行される。また、第１領域に格納されたデータは、第２期間において更新される。すなわち、第２期間において、第２領域をアクセス先とする処理の実行と、第１領域の更新とが、平行して行なわれる。同期処理を行うために、各計算機における処理の実行を停止する必要がない。従って、並列処理システムにおける処理性能を向上することができる。
　本発明に係る並列処理システムの動作方法は、ネットワークを介して互いにアクセス可能に接続された、複数の計算機を具備する並列処理システムの動作方法である。前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第１領域及び第２領域を有する、ローカルメモリ群と、入出力制御回路とを備える。その動作方法は、前記演算処理装置が、第１期間において、前記第１領域をアクセス先アドレスとして処理を実行するステップと、前記演算処理装置が、前記第１期間に続く第２期間において、前記第２領域をアクセス先アドレスとして処理を実行するステップと、前記入出力制御回路が、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新するステップとを具備する。前記更新するステップは、前記第２期間において、前記第１領域に格納されたデータを更新するステップを含んでいる。
　本発明によれば、複雑な制御機能を設けることなく、処理性能を向上させることのできる、並列処理システム及び並列処理システムの動作方法が提供される。
共有メモリ型の並列処理システムの一例を示す概念図である。 分散メモリ型の並列処理システムの一例を示す概念図である。 第１の実施形態に係る並列処理システムを示す概略図である。 各計算機におけるＣＰＵのメモリ空間を示す概念図である。 並列処理システムの動作方法を説明するための図である。 第１期間における動作例を説明するための図である。 第２期間における動作例を説明するための図である。 第２の実施形態に係る並列処理システムを示す概略図である。 第３の実施形態に係る並列処理システム１の動作方法を説明するための説明図である。 更新処理の一例を説明するための説明図である。
　以下に、図面を参照しつつ、本発明の実施形態について説明する。
（第１の実施形態）
　図２は、本実施形態に係る並列処理システム１を示す概略図である。図２に示されるように、並列処理システム１は、複数の計算機（コンピュータ）２－１～２－ｎを備えており、これらは、ネットワーク３を介して互いにアクセス可能になるように接続されている。並列処理システム１により実行されるプログラムには、複数の処理が含まれている。複数の処理は、複数の計算機２－１～２－ｎに分散するように割り当てられ、並列的に実行される。
　複数の計算機２－１～２－ｎの各々は、ＣＰＵ４（演算処理装置）、ローカルメモリ群５、及び入出力制御回路６を有している。また、複数の計算機２－１～２－ｎのうちの少なくとも一つには、タイマー回路１０が設けられている。本実施形態では、計算機２－１にタイマー回路１０が設けられている。ＣＰＵ４（演算処理装置）、ローカルメモリ群５、入出力制御回路６、及びタイマー回路１０は、互いにバスを介して接続されている。各計算機２では、ＣＰＵ４が、ローカルメモリ群５に格納されたデータを利用して、割り当てられた処理を実行する。
　タイマー回路１０は、タイマー信号を生成し、複数の計算機２－１～２－ｎに供給する機能を有している。タイマー回路１０には、予め、規定時間が設定されている。タイマー回路１０は、規定時間が経過する度に、タイマー信号を生成し、ＣＰＵ４及び入出力制御回路６に供給する。入出力制御回路６に供給されたタイマー信号は、ネットワーク３を介して、他の計算機（２－２～２－ｎ）に供給される。他の計算機（２－２～２－ｎ）では、入出力制御回路６を介して、タイマー信号がＣＰＵ４に供給される。
　ローカルメモリ群５は、第１領域及び第２領域を有している。図３は、各計算機２におけるＣＰＵ４のメモリ空間を示す概念図である。図３に示されるように、メモリ空間には、第１領域及び第２領域が、別々の領域に割り当てられている。
　第１領域及び第２領域には、それぞれ、複数の部分領域が設定されている。複数の部分領域は、複数の計算機２－１～２－nに対応するように設定されている。
　ＣＰＵ４は、第１領域及び第２領域のいずれかの領域をアクセス先アドレスとして、割り当てられた処理を実行し、割り当てられた処理の実行結果を、自計算機に対応する部分領域に書き込む。例えば、計算機２－１においては、ＣＰＵ４は、割り当てられた処理の実行結果を、第１領域又は第２領域の部分領域１（計算機２－１に対応する部分領域）に書き込む。また、ＣＰＵ４は、タイマー信号を取得するたびに、アクセス先の領域を、第１領域と第２領域との間で切り替えるように構成されている。すなわち、ＣＰＵ４は、規定時間が経過するたびに、アクセス先の領域を切り替える。
　再び図２を参照する。入出力制御回路６は、ネットワーク３に接続されており、他の計算機２との間でデータの送受信を行う機能を有している。図２に示されるように、入出力制御回路６は、更新部７を備えている。更新部７は、複数の計算機２間で通信を行い、ローカルメモリ群５に格納されたデータを、最新のデータになるように更新する機能を有している。
　続いて、並列処理システム１の動作方法について説明する。
　図４は、並列処理システム１の動作方法を説明するための図である。図４には、時刻と、第１領域及び第２領域に対する処理との関係が示されている。図４において、タイマー回路１０が最初にタイマー信号を生成する時刻が、時刻ｔ０として示されている。時刻ｔ０の次にタイマー信号が供給される時刻が、時刻ｔ１として示されている。時刻ｔ１の次にタイマー信号が供給される時刻が、時刻ｔ２として示されている。時刻ｔ２の次にタイマー信号が供給される時刻が、時刻ｔ３として示されている。
　時刻ｔ０においてタイマー信号が供給されると、次にタイマー信号が供給される時刻ｔ１までの間（第１期間）、ＣＰＵ４は、第１領域をアクセス先として、割り当てられた処理を実行する。時刻ｔ１においてタイマー信号が供給されると、ＣＰＵ４はアクセス先を第２領域に切り替える。すなわち、時刻ｔ１から時刻ｔ２までの間（第２期間）、ＣＰＵ４は、第２領域をアクセス先として、割り当てられた処理を実行する。時刻ｔ２においてタイマー信号が供給されると、ＣＰＵ４は、再び、アクセス先を第１領域に切り替える。そして、時刻ｔ２から時刻ｔ３までの期間（第１期間）、ＣＰＵ４は、時刻ｔ０から時刻ｔ１までの期間と同様に、第１領域をアクセス先として処理を実行する。
　一方で、時刻ｔ０から時刻ｔ１までの期間においては、入出力制御回路６の更新部７が、第２領域に格納されたデータを更新する。また、時刻ｔ１から時刻ｔ２までの期間において、更新部７は、第１領域に格納されたデータを更新する。そして、時刻ｔ２から時刻ｔ３までの期間において、更新部７は、第２領域に格納されたデータを更新する。
　すなわち、本実施形態においては、ＣＰＵ４が第１領域をアクセス先として割り当てられた処理を実行している期間（第１期間）において、更新部７が、第２領域に格納されたデータを更新する。また、ＣＰＵ４が第２領域をアクセス先として割り当てられた処理を実行している期間（第２期間）において、更新部７が、第１領域に格納されたデータを更新する。
　図５Ａ及び図５Ｂを参照して、第１期間及び第２期間における動作例を詳細に説明する。
　図５Ａは、第１期間における動作例を説明するための図である。図５Ａには、計算機２－１、計算機２－２、及び計算機２－３における動作状態が示されている。既述のように、第１期間においては、ＣＰＵ４が第１領域を利用して、割り当てられた処理を実行する。その結果、図５Ａに示される例では、計算機２－１において、第１領域の部分領域１（計算機２－１に対応する部分領域）に、処理結果が書き込まれる。また、計算機２－２では、第１領域の部分領域２（計算機２－２に対応する部分領域）に、処理結果が書き込まれる。また、計算機２－３では、第１領域の部分領域３（計算機２－３に対応する部分領域）に、処理結果が格納される。一方、第２領域に格納されたデータは、更新部７により、更新される。
　図５Ｂは、第２期間における動作例を説明するための図である。既述のように、第２期間においては、更新部７により、第１領域に格納されデータが更新される。すなわち、図５Ｂに示されるように、計算機２－１の第１領域の部分領域１に書き込まれたデータが、計算機２－２及び計算機２－３の各々の第１領域の部分領域１に、コピーされる。同様に、計算機２－２の第１領域の部分領域２に書き込まれたデータが、計算機２－１及び計算
機２－３の各々の第１領域の部分領域２に、コピーされる。同様に、計算機２－３の第１領域の部分領域３に書き込まれたデータが、計算機２－１及び計算機２－２の各々の第１領域の部分領域３に、コピーされる。これにより、各計算機２において第１領域に格納されたデータが、最新のデータになるように更新される。一方、ＣＰＵ４は、第２領域を利用して、割り当てられた処理を実行する。図５Ｂに示される例では、計算機２－１において、ＣＰＵ４が、第２領域の部分領域１に、処理の実行結果を書き込む。また、計算機２－２においては、第２領域の部分領域２に、処理の実行結果が書き込まれる。計算機２－３においては、第２領域の部分領域３に、処理の実行結果が書き込まれる。各計算機２の第２領域に書き込まれたデータは、次の第１期間において、他の計算機の第２領域にコピーされる。
　以上説明したように、本実施形態によれば、第１領域を利用して割り当てられた処理が実行されている間に、第２領域の更新が行なわれ、第２領域を利用して割り当てられた処理が実行されている間に、第１領域の更新が行なわれる。従って、各期間において、各計算機２は、スタンドアローンにより割り当てられた処理を実行することができ、同期処理を行う必要がない。同期処理の為に複雑な制御機能を搭載することなく、処理性能を向上させることができる。
　尚、本実施形態においては、ローカルメモリ群５に第１領域及び第２領域が設けられており、第１期間と第２期間との間でアクセス先の領域が切り替えられる場合について説明した。但し、ローカルメモリ群５には、３以上の領域が設けられていてもよい。この場合、各計算機２において、一の領域を利用して割り当てられた処理が実行されている期間に、他の領域の更新が行なわれる。このような構成を採用しても、本実施形態と同様の効果を得ることができる。
　また、第１領域及び第２領域は、異なるメモリ素子に割り当てられていることが好ましい。すなわち、各計算機２において、ローカルメモリ群５は、第１メモリ素子及び第２メモリ素子を備えており、第１メモリ素子に第１領域が割り当てられており、第２メモリ素子に第２領域が割り当てられていることが好ましい。このような構成を採用すれば、ＣＰＵ４は、第１期間においては、第１メモリ素子にのみアクセスすればよく、第２期間においては、第２メモリ素子にのみアクセスすればよい。従って、ＣＰＵ４が各メモリ素子にアクセスする際の動作と、更新部７が各メモリ素子にアクセスする際の動作とを、完全に分けることが可能になる。ＣＰＵ４によるメモリアクセス動作と、更新部７によるメモリアクセス動作とが競合することがなくなり、処理性能をより向上させることが可能になる。
（第２の実施形態）
　続いて、第２の実施形態について説明する。図６は、本実施形態に係る並列処理システム１を示す概略図である。図６に示されるように、本実施形態では、入出力制御回路６に、規定時間変更部９が追加されている。その他の点については、第１の実施形態と同様の構成を採用することができるので、詳細な説明は省略する。
　既定時間変更部９は、タイマー回路１０に設定された規定時間を変更する機能を有している。例えば、既定時間変更部９は、ユーザから、ネットワークに接続された入力装置（図示せず）等を介して既定時間変更指示を取得した場合に、既定時間変更指示に基づいて、タイマー回路１０の設定を変更する。以降の動作では、第１期間及び第２期間の各々の長さが、変更後の既定時間になる。
　本実施形態によれば、並列処理システム１において実行されるプログラムの形態に合わせて、最適な規定時間を設定することができる。例えば、規定時間を長くすることにより、複雑な処理に対応することができるようになる。また、規定時間を短くすることにより、処理のリアルタイム性を高めることが可能になる。
（第３の実施形態）
　続いて、第３の実施形態について説明する。本実施形態では、各計算機２において、ＣＰＵ４が、処理の実行結果を書き込む部分領域を、他の部分領域に切り替えることができるように構成されている。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
　図７は、本実施形態に係る並列処理システム１の動作方法を説明するための説明図である。本実施形態においては、各計算機２において、第１領域及び第２領域のそれぞれに、全ての計算機２に対応するように複数の部分領域が設けられている。図７には、計算機２－１の構成が概略的に示されている。図７に示されるように、計算機２－１においては、ＣＰＵ４が、処理の実行結果を、自計算機に対応する部分領域（部分領域１）に書き込む。ここで、ネットワーク１に接続される計算機の数が変更された場合等には、各計算機２を、他の計算機として機能させることが求められる場合がある。このような場合、本実施形態においては、各計算機２のＣＰＵ４に、書込み先の部分領域を変更する旨を示す指示が与えられる。この指示は、例えば、ネットワーク１に接続された図示しない入力装置などによって、与えられる。各計算機２では、取得した指示に基づいて、ＣＰＵ４が、処理結果の書込み先となる部分領域を書き換える。図７に示される例では、計算機２－１において、書込み先となる部分領域が、部分領域１から部分領域ｎに切り替えられる。これにより、計算機２－１を計算機２－ｎとして機能させることが可能になる。
　本実施形態によれば、第１領域及び第２領域のそれぞれに、全ての計算機２に対応するように複数の部分領域が設けられている。そのため、処理結果の書き込み先となる部分領域を変更することにより、各計算機２を、ネットワーク１に接続された他の計算機として機能させることが可能になる。従って、ネットワーク１に接続される計算機１の数が変更された場合等においても、並列処理システム１を矛盾なく動作させることが可能となる。並列処理システム１において、容易に冗長性及び拡張性を持たせることが可能になる。
（第４の実施形態）
　続いて、第４の実施形態について説明する。本実施形態においては、更新部７の動作が工夫されている。その他の点については、第１の実施形態と同様とすることができるので、詳細な説明は省略する。
　本実施形態においては、複数の計算機２間においてリレー動作によりコピー動作が実行されるように、更新部７が更新処理を行う。図８は、更新処理の一例を説明するための説明図である。尚、図８に示される例では、ネットワーク１に接続された計算機２の数は、３台であるものとする。図８には、計算機２－１、計算機２－２、及び計算機２－３の各々における第１領域の様子が示されている。図８に示される例において、第１期間に、計算機２－１の部分領域１に処理結果ａが書き込まれ、計算機２－２の部分領域２に処理結果ｂが書き込まれ、計算機２－３の部分領域３に処理結果ｃが書き込まれているものとする（図中、斜線部）。この場合、第２期間においては、まず、計算機２－１から計算機２－２に対して、部分領域１に書き込まれたデータ（処理結果ａ）がコピーされる。次に、計算機２－２から計算機２－３に対して、部分領域１及び部分領域２に書き込まれたデータ（処理結果ａ及び処理結果ｂ）が、コピーされる。次に、計算機２－３から計算機２－１に対して、部分領域２及び部分領域３に書き込まれたデータ（処理結果ｂ、ｃ）が、コピーされる。次に、計算機２－１から、計算機２－２に対して、部分領域３に書き込まれたデータ（処理結果ｃ）がコピーされる。これにより、各計算機２において、第１領域に処理結果ａ～ｃが格納され、第１領域が最新のデータになるように更新される。第２領域の更新を行なう際の動作も、同様である。
　本実施形態によれば、複数の計算機２間において、ローカルメモリ群５に格納されたデータが、リレーされるように（順次）コピーされる。従って、ネットワーク１に接続される計算機２の数が変更された場合であっても、全ての計算機２において、ローカルメモリ群５に格納されたデータを、容易に統一することが可能になる。
　以上、本発明について、第１～第４の実施形態について説明した。尚、これらの実施形態は独立するものではなく、矛盾のない範囲内で組み合わせて用いることも可能である。
　この出願は、２０１１年３月２９日に出願された日本国特許出願（特願２０１１－０７３１６３号）に基づいており、その出願による優先権の利益を主張し、その出願の開示は、引用することにより、ここに組み込まれている。

Claims (8)

  1. 　ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機、
    を具備し、
    　前記複数の計算機の各々は、
    　　割り当てられた処理を実行する演算処理装置と、
    　　第１領域及び第２領域を有する、ローカルメモリ群と、
    　　入出力制御回路とを備え、
    　前記演算処理装置は、
    　　第１期間において、前記第１領域をアクセス先アドレスとして処理を実行し、
    　　前記第１期間に続く第２期間において、前記第２領域をアクセス先アドレスとして処理を実行し、
    　前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備え、
    　前記更新部は、前記第２期間において、前記第１領域に格納されたデータを更新するように構成されている
    並列処理システム。
  2. 　請求項１に記載された並列処理システムであって、
    　前記入出力制御回路は、更に、前記第１期間の長さを変更する、規定時間変更部を有している
    並列処理システム。
  3. 　請求項１又は２に記載された並列処理システムであって、
    　前記第１領域及び前記第２領域は、それぞれ、前記複数の計算機の全てに対応する複数の部分領域を有しており、
    　前記各計算機において、前記演算処理装置は、処理の実行結果を、前記複数の部分領域のうちの対応する部分領域に書き込む
    並列処理システム。
  4. 　請求項３に記載された並列処理システムであって、
    　前記演算処理装置は、処理の実行結果の書込み先となる部分領域を他の部分領域に変更することが可能となるように、構成されている
    並列処理システム。
  5. 　請求項１乃至４のいずれかに記載された並列処理システムであって、
    　前記更新部は、前記第２期間において、前記複数の計算機間で前記１領域に格納されたデータがリレーされるように、前記第１領域に格納されたデータを次の計算機にコピーし、前記第１領域の更新を行なう
    並列処理システム。
  6. 　ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機、
    を具備し、
    　前記複数の計算機の各々は、
    　　割り当てられた処理を実行する演算処理装置と、
    　　複数の領域を有する、ローカルメモリ群と、
    　　入出力制御回路とを備え、
    　前記演算処理装置は、
    　　前記複数の領域のうちのいずれかの領域をアクセス先として処理を実行し、
    　　予め定められた規定時間が経過するたびに、アクセス先を、前記複数の領域のうちの他の領域に切り替え、
    　前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備え、
    　前記更新部は、前記演算処理装置が前記複数の領域のうちの一の領域をアクセス先として処理を実行している間に、前記複数の領域のうちの他の領域に格納されたデータを更新する
    並列処理システム。
  7. 　ネットワークを介して互いにアクセス可能に接続された、複数の計算機、
    を具備し、
    　前記複数の計算機の各々は、
    　　割り当てられた処理を実行する演算処理装置と、
    　　第１領域及び第２領域を有する、ローカルメモリ群と、
    　　入出力制御回路とを備える
    並列処理システムの動作方法であって、
    　前記演算処理装置が、第１期間において、前記第１領域をアクセス先アドレスとして処理を実行するステップと、
    　前記演算処理装置が、前記第１期間に続く第２期間において、前記第２領域をアクセス先アドレスとして処理を実行するステップと、
    　前記入出力制御回路が、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新するステップと、
    を具備し、
    　前記更新するステップは、前記第２期間において、前記第１領域に格納されたデータを更新するステップを含んでいる
    並列処理システムの動作方法。
  8. 　ネットワークを介して互いにアクセス可能に接続された、複数の計算機、
    を具備し、
    　前記複数の計算機の各々は、
    　　割り当てられた処理を実行する演算処理装置と、
    　　複数の領域を有する、ローカルメモリ群と、
    　　入出力制御回路とを備える
    並列処理システムの動作方法であって、
    　前記演算処理装置が、前記複数の領域のうちのいずれかの領域をアクセス先として処理を実行するステップと、
    　前記演算処理装置が、予め定められた規定時間が経過するたびに、アクセス先を、前記複数の領域のうちの他の領域に切り替えるステップと、
    　前記入出力制御回路が、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新するステップと、
    を具備し、
    　前記更新するステップは、前記演算処理装置が前記複数の領域のうちの一の領域をアクセス先として処理を実行している間に、前記複数の領域のうちの他の領域に格納されたデータを更新するステップを含んでいる
    並列処理システムの動作方法。
PCT/JP2012/054658 2011-03-29 2012-02-24 並列処理システム及び並列処理システムの動作方法 WO2012132692A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
RU2013143837/08A RU2559723C2 (ru) 2011-03-29 2012-02-24 Система параллельной обработки данных и способ работы системы параллельной обработки данных
EP12763064.8A EP2693343B1 (en) 2011-03-29 2012-02-24 Parallel processing system and parallel processing system operation method
US14/008,023 US9774671B2 (en) 2011-03-29 2012-02-24 Parallel processing system and operation method of parallel processing system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011073163A JP5680466B2 (ja) 2011-03-29 2011-03-29 並列処理システム及び並列処理システムの動作方法
JP2011-073163 2011-03-29

Publications (1)

Publication Number Publication Date
WO2012132692A1 true WO2012132692A1 (ja) 2012-10-04

Family

ID=46930450

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/054658 WO2012132692A1 (ja) 2011-03-29 2012-02-24 並列処理システム及び並列処理システムの動作方法

Country Status (5)

Country Link
US (1) US9774671B2 (ja)
EP (1) EP2693343B1 (ja)
JP (1) JP5680466B2 (ja)
RU (1) RU2559723C2 (ja)
WO (1) WO2012132692A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2689433C1 (ru) * 2018-06-14 2019-05-28 Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ Вычислительный модуль и способ обработки с использованием такого модуля

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10747546B2 (en) * 2017-06-19 2020-08-18 Mitsubishi Electric Corporation Distributed allocation device, distributed allocation system, and distributed allocation method
RU2682402C1 (ru) * 2018-04-24 2019-03-19 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Устройство синхронизации двух ЭВМ
SG11202104428PA (en) 2019-01-31 2021-05-28 Ibm Handling an input/output store instruction
WO2020157594A1 (en) 2019-01-31 2020-08-06 International Business Machines Corporation Handling an input/output store instruction
TWI773959B (zh) 2019-01-31 2022-08-11 美商萬國商業機器公司 用於處理輸入輸出儲存指令之資料處理系統、方法及電腦程式產品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63238653A (ja) * 1986-11-27 1988-10-04 Nippon Telegr & Teleph Corp <Ntt> データ処理装置とその処理方法
JPH03105583A (ja) * 1989-09-20 1991-05-02 Fujitsu Ltd 並列データ処理方式
JPH04114262A (ja) * 1990-09-05 1992-04-15 Fujitsu Ltd 高速データ処理装置
JP2559918B2 (ja) 1990-06-14 1996-12-04 富士通株式会社 並列計算機における同期制御方式
JP2001084229A (ja) * 1999-09-10 2001-03-30 Ricoh Co Ltd Ｓｉｍｄ型プロセッサ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69032259T2 (de) 1989-09-20 1998-08-13 Fujitsu Ltd Paralleldatenverarbeitungsanlage
JPH07271744A (ja) * 1994-03-31 1995-10-20 Matsushita Electric Ind Co Ltd 並列計算機
JPH0981532A (ja) * 1995-09-08 1997-03-28 Fujitsu Ltd 分散記憶型並列計算機
JP3644158B2 (ja) * 1996-11-15 2005-04-27 株式会社日立製作所 並列計算機におけるデータ送受信方法
JP4260962B2 (ja) 1999-02-10 2009-04-30 住友電気工業株式会社 多重逆反射体とその製造方法
RU2202123C2 (ru) * 2001-06-06 2003-04-10 Бачериков Геннадий Иванович Параллельная вычислительная система с программируемой архитектурой
EP2192495A1 (de) * 2008-11-11 2010-06-02 Thomson Licensing Verfahren zur Bearbeitung von Daten mittels Dreifach-Pufferung
JP4990322B2 (ja) * 2009-05-13 2012-08-01 株式会社日立製作所 データ移動管理装置及び情報処理システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63238653A (ja) * 1986-11-27 1988-10-04 Nippon Telegr & Teleph Corp <Ntt> データ処理装置とその処理方法
JPH03105583A (ja) * 1989-09-20 1991-05-02 Fujitsu Ltd 並列データ処理方式
JP2559918B2 (ja) 1990-06-14 1996-12-04 富士通株式会社 並列計算機における同期制御方式
JPH04114262A (ja) * 1990-09-05 1992-04-15 Fujitsu Ltd 高速データ処理装置
JP2001084229A (ja) * 1999-09-10 2001-03-30 Ricoh Co Ltd Ｓｉｍｄ型プロセッサ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2693343A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2689433C1 (ru) * 2018-06-14 2019-05-28 Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ Вычислительный модуль и способ обработки с использованием такого модуля

Also Published As

Publication number Publication date
EP2693343B1 (en) 2019-02-13
RU2559723C2 (ru) 2015-08-10
EP2693343A4 (en) 2016-03-23
US20140019509A1 (en) 2014-01-16
EP2693343A1 (en) 2014-02-05
US9774671B2 (en) 2017-09-26
JP2012208680A (ja) 2012-10-25
JP5680466B2 (ja) 2015-03-04
RU2013143837A (ru) 2015-04-10

Similar Documents

Publication Publication Date Title
JP5680466B2 (ja) 並列処理システム及び並列処理システムの動作方法
JP5498505B2 (ja) データバースト間の競合の解決
JP2018165913A (ja) 演算処理装置、情報処理装置、及び演算処理装置の制御方法
JPWO2017098643A1 (ja) データ処理装置、データ処理方法及びデータ処理プログラム
KR102228502B1 (ko) 컴퓨터 프로세싱의 타이밍 제어
US9652299B2 (en) Controlling the state of a process between a running and a stopped state by comparing identification information sent prior to execution
US9116751B2 (en) Reconfigurable device, processing assignment method, processing arrangement method, information processing apparatus, and control method therefor
JP5580404B2 (ja) 半導体装置
JP2016157247A (ja) 情報処理装置
JP6774147B2 (ja) 制御装置
JP2006236371A (ja) 制御システム
JP2014063278A (ja) 同期処理回路及び同期処理方法
US9697122B2 (en) Data processing device
JP2007241570A (ja) プログラマブルコントローラ間通信のための共有メモリの設定方式
JP2007506174A (ja) 複数の通信用デジタル信号プロセッサを有する集積回路
KR20170055964A (ko) 태스크의 배분 경로를 결정하는 방법, 디바이스 및 시스템
JP2001229136A (ja) 制御装置及び制御システム並びにデータ転送装置
JP6805562B2 (ja) データ処理システム
JP2020052960A (ja) 車両制御装置および車両制御方法
WO2011030498A1 (ja) データ処理装置及びデータ処理方法
CN117120976A (zh) 解聚数据中心中的自适应存储器一致性
JP4580879B2 (ja) リコンフィグラブル回路
JP2012199767A (ja) 電子回路システム
JP4854598B2 (ja) データ転送制御装置
JP2014081781A (ja) 情報処理システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12763064

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013143837

Country of ref document: RU

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14008023

Country of ref document: US

Ref document number: 2012763064

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE