JPH04114262A

JPH04114262A - 高速データ処理装置

Info

Publication number: JPH04114262A
Application number: JP2234772A
Authority: JP
Inventors: Shigeru Sasaki; 繁佐々木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-09-05
Filing date: 1990-09-05
Publication date: 1992-04-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕複数の処理要素を一次元状あるいは二次元状に配列した
アレイ構造の高速データ処理装置に関しデータ伝播の遅
れによる無駄な計算の発生を削減し、処理時間の短縮を
図ることを目的とじ複数の処理要求（ＰＥ）を一次元状
あるいは二次元状に配列し、隣接する処理要素間に転送
バスを設けたアレイ構造を有し、一次元状あるいは二次
元状配列のデータの順次の列データを各処理要素（ＰＥ
）に分配して、共通の命令列により並列処理を行わせる
高速データ処理装置において、ある任意の処理要素（Ｐ
Ｅ）に分配される一次元状あいは二次元状配列データの
列データを、上記プレイ構造の定められた一方の端から
当該処理要素（ＰＥ）へ中間の各処理要素を介して順次
伝播される各処理要素における処理結果のデータと同期
するようにずらして供給し、あるいはある任意の処理要
素（ＰＥ）が当該処理要素（ＰＥ）に分配された一次元
状あるいは二次元状配列のデータの処理を５上記アレイ
構造の定められた一方の端から当該処理要素（ＰＥ）へ
中間の処理要素（ＰＥ）を介して伝播される各処理要素
（ＰＥ）における処理結果のデータと同期するように遅
延させ、当該処理要素において直ちに処理を実行できる
ように構成した。

〔産業上の利用分野〕

本発明は、複数の処理要素を一次元状あるいは二次元状
に配列したアレイ構造の高速データ処理装置に関する０
本発明は、特に各処理要素が１つの命令発行元から同一
の命令列を与えられて処理を並行して実行するＳＩＭＤ
型のプロセンサにおいて、一次元状あるいは二次元状配
列データの処理を高速化できる手段を従供する。

−次元あるいは二次元アレイ構造の１０セツサは、ａ像
データやベクトルデータなどの一次元あるいは二次元配
列データを処理するのに適している。このようなプロセ
ッサでは、データ転送バスが隣接する処理要素との間に
のみ設けられている。

そのため、ある処理要素が演算した結果を、＠れた他の
処理要素の演算に反映させる場合、結果のデータは各処
理要素間をバケツリレー式に転送されるため反映に時間
がかかり２その間反映される側の処理要素では無駄な演
算が行われることになる０本発明は、このような各処理
要素を効率的に動作させることができる。

〔従来の技術〕

複数の処理要素（Ｐ　Ｅ　：　Ｐｒｏｃｅｓｓｉｎｇ　
Ｅｌｅｍｅｎｔ以後ＰＥという）を一次元状あるいは二
次元状に配列したアレイ構造のプロセッサとしては、パ
イプライン・プロセッサやシストリック・アレイ・プロ
セッサなどがあり、第４図はその一次元状配列のアレイ
構造プロセッサを例示したものである。

図示のように、隣接するＰＥ間に、データ入力用とデー
タ出力用の２本のデータ転送バスが設けられており、処
理するデータを右あるいは左の端から送り込んで、順次
のＰＥで転送、処理を継続させ１反対側の端から処理結
果を順次取り出すようにしている。

たとえば、二次元状配列データを第４図の各ＰＥに伝播
させるためのプログラムの処理フローは５次のように表
される。

ｆｏｒ　（ｌｉｎｅ　−０；１ｉｎｅ＜　ｌｉｎｅ−ｗ
ａｘ；１ｉｎｅｆ　十）ｆｏｒ　（ＰＥ＝０；ＰＥ＜Ｐ
Ｅ−ｗａｘ；ＰＥ＋　＋）ｄａｔａ−ｇｅｔ（ｌｅｆｔ
−ｒｅｓｕｌｔ）；ｒｅｓｕｌｔ−ｏｐｅｒａｔｉｏｎ
（ｄａｔａ）；この処理フローは、二次元状配列データ
の列（ｌｉｎｅｎ）から列（ｌｉｎｅ−ｗａｘ）までの
各データをＰＥＯからＰ　Ｅ−ｗａｘまでに順次ローデ
ィングし各ＰＥは、左隣から入力データ１ｅｆｔ−ｒｅ
ｓｕｌｔを受取って自己のメモリにローカル変数ｄａｔ
ａとして格納し１次にそのローカル変数ｄａ　ｔａを用
いて列データについて命令により指示された演算ｏｐｅ
ｒａｔｉｏｎを実行し、結果をローカル変数ｒｅｓｕｌ
ｔに格納することを示している。

これは、第５図のような、二次元状配列データ（Ｄｉｊ
（ｉ＝ｏ　　　・・・・・・、Ｎ−１，ｊ＝ｏ、　　・
・・・・・Ｎ−１）において、各ＰＥｊが並列に、変数
ｄａ　ｔａというデータを使用し、自己の列データにつ
いである演算ｏｐｅｒａｔｉｏｎ（ｄａｔａ）を実行し
、その結果を変数ｒｅｓｕｌｔへ代入し、右隣りのＰＥ
へどんどん伝播させていく処理を示している。この例か
ら明らかなように、左隣りからのデータ１ｅｆｔ　　ｒ
ｅｓｕｌｔが伝送されてこない限り、自分自身はｏｐｅ
ｒａｔｉｏｎ（ｄａ　ｔａ）を実行できないし、その演
算結果を右隣りのＰＥへ伝播させることはできない。

このような処理の例として２画像処理におけるラベリン
グ処理がある。ラベリング処理は、領域ごとに単一のラ
ベルを付加する処理であり、そのためある領域に縦方向
あるいは横方向に小領域が連結されている場合には、そ
れらの領域に同じラベルが付加されなければならない。

第５図においてラベリング処理を行う場合、各ＰＥｊ　
　（ｊ＝Ｏ−・・・・・・、Ｎ−１）は、自己に分配さ
れた列データＤ０、〜ＤＮ−１，ｊについて一斉に上か
ら順次縦方向の連結の有無を調べていき、小領域ごとに
ラベル付けを行うが、さらに横方向の連結についてラベ
ルの単一性を保つため、左隣りのＤＥｊ−１からラベル
データを１ｅｆｔ　　ｒｅｓｕｌｔとして貰い、自己の
列データの小領域との連結をとって　結果のラベルデー
タを右隣りのＰＥｊ→−１へｒｅｓｕｌｔとして渡す必
要がある。

しかしＰＥ間のデータ転送は、順次のＰＥが処理とデー
タ転送を繰り返してバケツリレー式で行われるため、各
ＰＥがそれぞれ自己の列データの処理を同時に開始した
とき、最初のうちＰＥ、以外のＰＲは処理中の列データ
に横方向に連結される領域のラベルデータを、左隣りの
ＰＥから受取ることができず、ＰＥが処理中の列データ
と横方向に同期した１ｅｆｔ　ｒｅｓｕｌｔを受取るこ
とができるまでには、右方のＰＥはど多数の演算サイク
ルが無駄に費やされることになる。

このようにＳＩＭＤ型プロセッサでは、扱うデータに対
して同一の演算を実行することを特徴としているため、
この例のような他のＰＨの結果に依存して各ＰＥが独立
に動かなければならないという問題では２本質的に高速
化が期待できないという欠点を持っている。

つまり、ここで、ＰＥＯ数をＮ個とし、二次元データの
数をＮＸＮとすると、このデータ伝播には５　Ｎの二乗
のオーダーΩ（Ｎ２）の計算量がかかり、その間必要な
データが揃わずに無意味な演算を実行しているＰＥがほ
とんどであった（Ω（）はオーダーを表す記号）。

〔発明が解決しようとするｉ！！！題〕従来のＳＩＭＤ
型プロセッサでは、並列ＰＥを用いても計算量がＮの二
乗のオーダーΩ（Ｎ”　）のままであり、これでは　シ
ーケンシャル・マシンで処理したものと同等の性能しか
期待できないことになる。

本発明は、データ伝播の遅れによる無駄な計算の発生を
削減し、処理時間を短縮することを目的とするものであ
る。

〔課題を解決するための手段〕

本発明は、アレイ構造のプロセンサにおいて一次元状あ
るいは二次元状配列データの列データを各ＰＥに分配し
て並列処理を行う際５各ＰＥにおいて列データを処理す
るタイミングとそのＰＥに隣接ＰＥから対応するデータ
が伝播するタイミングとを常に一致させることに、すな
わち同期化することによって、ＰＥにおいて無駄な演算
が行われる回数を減らし、処理時間を短縮するものであ
る。

任意のＰＥにおいて処理しようとする列データと伝播デ
ータとを同期させる方式としては、ＰＥへのデータ伝播
タイミングとＰＥが処理する列データとが対応するよう
に列データの供給をずらす方式と１列データの供給をず
らす代わりにＰＥの処理タイミング自体をずらす方式と
がある。

第１図（ａ）、　　（ｂ）は１本発明の原理説明図であ
る。

第１図（ａ）は、ＰＥへの列データの供給をずらす方式
を示す。

第１図（ａ）において、１−０〜１−（Ｎ−１）は　そ
れぞれ共通の命令列によって動作する独立した処理要素
ＰＥｏ〜ＰＥ、Ｉ−１である。

２−０〜２−（Ｎ−１）は、それぞれＰＥ、〜ＰＥＮ−
，のローカルメモリＭＥＭＯ〜ＭＥＭ）Ｉ−１であり１
図示の例では二次元状配列データＤｉｊ（ｉ＝ｏ、・・
・・・・、Ｎ−１，ｊ＝０．・・・・・・、Ｎ−１）の
各列データＤｊ　（ｊ＝０．・・・・・・、Ｎ−１）が
。

それぞれ３番目のローカルメモリＭＥＭｊに９列データ
の先頭位置をｊ個だけずらし、すなわちｊ個のオフセン
トを設けて格納されている。

３−０〜３−（Ｎ−１）は、ＰＥ、〜ＰＥ。

において処理データの位置を指すポインタでありそれぞ
れＭＥＭ、〜ＭＥＭ、、の先頭位置から同期に更新され
る。

各ＰＥは、左隣りのＰＥから出力される処理結果とポイ
ンタが指すローカルメモリのアドレスからのデータとを
対象に指示された処理を行い、処理結果を右隣りのＰＥ
へ送出する。

ＰＥｏがＤｏ。について処理した結果が３番目のＰＥｊ
に伝播するまでにｊτ（τ−サイクル同期）の時間がか
かるが、このときＰＥｊは列データの先頭データＤ１１
Ｊを処理しており、直ちに有効な処理を実行できる。

第１図の（ｂ）は、ＰＥの処理タイミングをずらす方式
を示す。

図において、１−０〜ｌ−（Ｎ−１）、２−０〜２−　
（Ｎ−１）、３−０〜３−（Ｎ−１）の各要素は第１図
（ａ）におけるものと同しであるが。

２−０〜２−（Ｎ−１）のローカルメモリＭＥＭ。

〜ＭＥＭ、、には　それぞれ二次元状配列データＤｉｊ
の各対応する列データＤＪ　（ｊ＝０．・・・・・・Ｎ
−１）が、メモリの先頭位置から格納されている。

しかし、各ＰＥ、〜ＰＥＮ−，には、４−０〜４（Ｎ−
１）で示すタイミング遅延手段が設けられており、それ
ぞれ処理開始タイミングを、０〜（Ｎ−１）τだけ遅延
させるようになっている。

これによって第１図（ａ）の方式と同様に、任意のＰＥ
において１列データと伝播データとの同期化が行われる
。

〔作　用〕

第１図（ａ）、（ｂ）に示されている本発明の原理に基
づく作用を、第２図の動作タイミング図にしたがって説
明する。

第２図において、横軸にＮ個のＰＥをとり、縦軸にサイ
クル時間をτを単位としてとって処理される二次元状配
列データＤｉｊ（１＝ｏ、・・・・・・、Ｎ１、ｊ−０
，・・・・・・、Ｎ−１）を示したものである。また矢
印は処理結果データの伝播を表している。なお一次元状
配列データの場合には、Ｄｉｊのｉ　＝Ｏ，ｊ　＝０．
　・・・・・・、Ｎ−１の場合に相当する。

ＰＥ、は、０から（Ｎ−１）τまでの各サイクルに列デ
ータＤ、。〜ＤＮ−、、Ｏをそれぞれ処理し。

各処理結果をＰＥ、に渡す。

ＰＥ＋　は、ＰＥ、よりも１τ遅れで列データＤ　ｏ＋
〜ＤＮ−１，１の処理を開始し、各処理結果をＰＥ、に
渡す、このようにしてＰＥ、、は、ＰＥ。

よりも（Ｎ−１）τ遅れで列データＤｏ　、　Ｎ−１〜
ＤＮ−１＋１＋−１の処理を開始し、（２Ｎ−２）τに
処理を終わる。

したがって、全体の処理時間はＮのオーダーΩ（Ｎ）と
なり、従来装置にくらべて大幅に短縮される。

〔実施例〕

第１図（ａ）に対応する本発明の実施例による二次元状
配列データの処理プログラムは２次のように表される。

ｆｏｒ　　（ｌｉｎｅ　　＝Ｏ；１ｉｎｅ＜ｌｉｎｅ−
ｍａｙ＋５ｈｉｆｔ：１ｉｎｅ＋＋）（・・・・・・■ ｐａｒａｌｌｅｌ−ｆｏｒ　（ＰＥ；ｒ’Ｅ＜ＰＨ−ｗ
ａｘ；ＰＥ＋＋）　［−−■ｄａｔａ　＝ｇｅｔ（ｌｅ
ｆｔ−ｒｅｓｕｌｔ）；　　　　　−−■ｒｅｓｕｌｔ
＝ｏｐｅｒａｔｉｏｎ（ｄａｔａ）　；　　　　　−−
■）　　　　　　　　　　　　　　　　　　・・・・・
・■）　　　　　　　　　　　　　　　　　　　・・・
・・・■ここて、■の変数５ｈｉｆｔは、メモリ上へデ
ータをローディングする際に各ＰＥでシフトするトータ
ルのシフト量である０例えば、各ＰＥが１デー夕づつソ
フトすると仮定すると、扱うデータの横部分の大きさが
、この５ｈｉｆｔ変数がもつ値となる。

■のＰａｒａｌｉｅｌ−ｆｏｒｉ・）は、■と■を全Ｐ
Ｅで実行することを意味する。■は、左隣りのＰＥから
データを受取り、自分内のローカル変数ｄａ　ｔａへ格
納することを意味する。■は、変数ｄａ　ｔａの値を使
用し、ある演算ｏｐｅｒａｔｉｏｎ（）を実行し、その
結果を自分内のローカル変数ｒｅｓｕｌｔへ格納するこ
とを意味する。

第３図は本発明の実施例による処理例を示す説明図であ
り１画像処理におけるラヘリング処理中のラベル伝播方
法を示している。ここでは、各ＰＥ内に画像のデータを
一列づつ分散させ、各Ｐ　Ｅ内で連結情報に従って、ラ
ベル付けしたデータが格納されていると仮定する。ラベ
リングでは小領域が縦方向にも横方向にも連結されてい
る場合、それは一つの領域として同一のラベルを付ける
ことが要求される。

この実施例では、ＰＥ、のローカルメモリ上の列データ
のうち未処理の最初の３個のデータをとり、その中の最
小値を変数ｒｅｓｕｌｔへ代入する。他のＰＥでは、左
隣りのＰＥから転送される値をｌｅｆ　ｔ　−ｒｅｓｕ
ｌ　ｔという変数へ格納し、その値と自分のメモリ上の
列データのうち未処理の最初のブタの稙を比較し、　１
ｅｆｔ−ｒｅｓｕｌｔが小さいならその１Ｂｆｔ−ｒｅ
ｓｕｌｔの値で置き換える。その後で、３個のデータを
使って最小値を算出し、自分のローカル変数ｒｅｓｕｌ
ｔへ格納する。こうすることで、もしＰＥ、で得られた
ｒｅｓｕｌｔの値が最も小さければ最終段のＰＥへは１
画像の横幅の回数で到達する。

その時には同時並行して、各ＰＥは自分のメモリ上の列
データについて下方へ演算を実行していることになり１
画像の大きさをＮＸＮとすると、全体で２Ｎ回で全体の
ラベル伝播を終了する。

〔発明の効果〕

本発明によれば、従来の高速データ処理ｖｔＴ１．がＮ
の二乗のオーダーで要していた計算量をＮのオーダーに
削減することができ、ハードウェアの増加なしに容品に
高速処理を実現することができる。

【図面の簡単な説明】

第１図（ａ）および第１図（ｂ）は本発明の原理説明図
（その１．その２）、第２回は本発明の動作タイミング
図、第３Ｖは本発明実施例による処理例の説明図、第４
図は一次元状配列のアレイ構造プロセッサの構成図５第
５図は二次元状配列データの説明図である。第１図（ａ）、　　（ｂ）中１＝０〜１−（Ｎ−１）：処理要素１）Ｅ、〜ＥＮ２−０〜２−　（Ｎ−１）：ローカルメモリＭＥＭ、−
ＭＥＭ、。３−０〜３−（Ｎ−１）：ポインタ４−〇〜４−（Ｎ−１）：遅延手段

Claims

【特許請求の範囲】

（１）複数の処理要素（ＰＥ）を一次元状あるいは二次
元状に配列し、隣接する処理要素間に転送バスを設けた
アレイ構造を有し、一次元状あるいは二次元状配列のデ
ータの順次の列データを各処理要素（ＰＥ）に分配して
、共通の命令列により並列処理を行わせる高速データ処
理装置において、ある任意の処理要素（ＰＥ）に分配される一次元状ある
いは二次元状配列データの列データを、上記アレイ構造
の定められた一方の端から当該処理要素（ＰＥ）へ中間
の各処理要素を介して順次伝播される各処理要素におけ
る処理結果のデータと同期するように、ずらして供給し
、当該処理要素において直ちに処理を実行できるように
したことを特徴とする高速データ処理装置。
（２）複数の処理要素（ＰＥ）を一次元状あるいは二次
元状に配列し隣接する処理要素（ＰＥ）間に転送バスを
設けたアレイ構造を有し、一次元状あるいは二次元状配
列のデータの順次の列データを各処理要素（ＰＥ）に分
配して共通の命令列により並列処理を行わせる高速デー
タ処理装置において、ある任意の処理要素（ＰＥ）が当該処理要素（ＰＥ）に
分配された一次元状あるいは二次元状配列データの列デ
ータについて行う処理を、上記アレイ構造の定められた
一方の端から当該処理要素（ＰＥ）へ中間の処理要素（
ＰＥ）を介して伝播される各処理要素（ＰＥ）における
処理結果のデータと同期するように遅延させ、当該処理
要素において直ちに処理を実行できるようにしたことを
特徴とする高速データ処理装置。