JP2012208680A - 並列処理システム及び並列処理システムの動作方法 - Google Patents
並列処理システム及び並列処理システムの動作方法 Download PDFInfo
- Publication number
- JP2012208680A JP2012208680A JP2011073163A JP2011073163A JP2012208680A JP 2012208680 A JP2012208680 A JP 2012208680A JP 2011073163 A JP2011073163 A JP 2011073163A JP 2011073163 A JP2011073163 A JP 2011073163A JP 2012208680 A JP2012208680 A JP 2012208680A
- Authority
- JP
- Japan
- Prior art keywords
- area
- computers
- processing system
- parallel processing
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L67/00—Network arrangements or protocols for supporting network services or applications
- H04L67/01—Protocols
- H04L67/10—Protocols in which an application is distributed across nodes in the network
- H04L67/1095—Replication or mirroring of data, e.g. scheduling or transport for data synchronisation between network nodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
【解決手段】並列処理システムは、ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機を具備する。前記複数の計算機の各々は、割り当てられた処理を実行する演算処理装置と、第1領域及び第2領域を有する、ローカルメモリ群と、入出力制御回路とを備える。前記演算処理装置は、第1期間において、前記第1領域をアクセス先アドレスとして処理を実行し、前記第1期間に続く第2期間において、前記第2領域をアクセス先アドレスとして処理を実行する。前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備える。前記更新部は、前記第2期間において、前記第1領域に格納されたデータを更新するように構成されている。
【選択図】図2
Description
図2は、本実施形態に係る並列処理システム1を示す概略図である。図2に示されるように、並列処理システム1は、複数の計算機(コンピュータ)2−1〜2−nを備えており、これらは、ネットワーク3を介して互いにアクセス可能になるように接続されている。並列処理システム1により実行されるプログラムには、複数の処理が含まれている。複数の処理は、複数の計算機2−1〜2−nに分散するように割り当てられ、並列的に実行される。
続いて、第2の実施形態について説明する。図6は、本実施形態に係る並列処理システム1を示す概略図である。図6に示されるように、本実施形態では、入出力制御回路6に、規定時間変更部9が追加されている。その他の点については、第1の実施形態と同様の構成を採用することができるので、詳細な説明は省略する。
続いて、第3の実施形態について説明する。本実施形態では、各計算機2において、CPU4が、処理の実行結果を書き込む部分領域を、他の部分領域に切り替えることができるように構成されている。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
続いて、第4の実施形態について説明する。本実施形態においては、更新部7の動作が工夫されている。その他の点については、第1の実施形態と同様とすることができるので、詳細な説明は省略する。
2(2−1〜2−n) 計算機
3 ネットワーク
4 CPU(処理装置)
5 ローカルメモリ群
6 入出力制御回路
7 更新部
9 規定時間変更部
10 タイマー回路
100 並列処理システム
101 共有メモリ
102(102−1〜102−n) 計算機
103(103−1〜103−n) 分散メモリ
Claims (8)
- ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機、
を具備し、
前記複数の計算機の各々は、
割り当てられた処理を実行する演算処理装置と、
第1領域及び第2領域を有する、ローカルメモリ群と、
入出力制御回路とを備え、
前記演算処理装置は、
第1期間において、前記第1領域をアクセス先アドレスとして処理を実行し、
前記第1期間に続く第2期間において、前記第2領域をアクセス先アドレスとして処理を実行し、
前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備え、
前記更新部は、前記第2期間において、前記第1領域に格納されたデータを更新するように構成されている
並列処理システム。 - 請求項1に記載された並列処理システムであって、
前記入出力制御回路は、更に、前記第1期間の長さを変更する、規定時間変更部を有している
並列処理システム。 - 請求項1又は2に記載された並列処理システムであって、
前記第1領域及び前記第2領域は、それぞれ、前記複数の計算機の全てに対応する複数の部分領域を有しており、
前記各計算機において、前記演算処理装置は、処理の実行結果を、前記複数の部分領域のうちの対応する部分領域に書き込む
並列処理システム。 - 請求項3に記載された並列処理システムであって、
前記演算処理装置は、処理の実行結果の書込み先となる部分領域を他の部分領域に変更することが可能となるように、構成されている
並列処理システム。 - 請求項1乃至4のいずれかに記載された並列処理システムであって、
前記更新部は、前記第2期間において、前記複数の計算機間で前記1領域に格納されたデータがリレーされるように、前記第1領域に格納されたデータを次の計算機にコピーし、前記第1領域の更新を行なう
並列処理システム。 - ネットワークを介して互いにアクセス可能に接続され、複数の処理を分散して実行する、複数の計算機、
を具備し、
前記複数の計算機の各々は、
割り当てられた処理を実行する演算処理装置と、
複数の領域を有する、ローカルメモリ群と、
入出力制御回路とを備え、
前記演算処理装置は、
前記複数の領域のうちのいずれかの領域をアクセス先として処理を実行し、
予め定められた規定時間が経過するたびに、アクセス先を、前記複数の領域のうちの他の領域に切り替え、
前記入出力制御回路は、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新する、更新部を備え、
前記更新部は、前記演算処理装置が前記複数の領域のうちの一の領域をアクセス先として処理を実行している間に、前記複数の領域のうちの他の領域に格納されたデータを更新する
並列処理システム。 - ネットワークを介して互いにアクセス可能に接続された、複数の計算機、
を具備し、
前記複数の計算機の各々は、
割り当てられた処理を実行する演算処理装置と、
第1領域及び第2領域を有する、ローカルメモリ群と、
入出力制御回路とを備える
並列処理システムの動作方法であって、
前記演算処理装置が、第1期間において、前記第1領域をアクセス先アドレスとして処理を実行するステップと、
前記演算処理装置が、前記第1期間に続く第2期間において、前記第2領域をアクセス先アドレスとして処理を実行するステップと、
前記入出力制御回路が、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新するステップと、
を具備し、
前記更新するステップは、前記第2期間において、前記第1領域に格納されたデータを更新するステップを含んでいる
並列処理システムの動作方法。 - ネットワークを介して互いにアクセス可能に接続された、複数の計算機、
を具備し、
前記複数の計算機の各々は、
割り当てられた処理を実行する演算処理装置と、
複数の領域を有する、ローカルメモリ群と、
入出力制御回路とを備える
並列処理システムの動作方法であって、
前記演算処理装置が、前記複数の領域のうちのいずれかの領域をアクセス先として処理を実行するステップと、
前記演算処理装置が、予め定められた規定時間が経過するたびに、アクセス先を、前記複数の領域のうちの他の領域に切り替えるステップと、
前記入出力制御回路が、前記複数の計算機間で通信を行なうことにより、前記ローカルメモリ群に格納されたデータを最新のデータになるように更新するステップと、
を具備し、
前記更新するステップは、前記演算処理装置が前記複数の領域のうちの一の領域をアクセス先として処理を実行している間に、前記複数の領域のうちの他の領域に格納されたデータを更新するステップを含んでいる
並列処理システムの動作方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011073163A JP5680466B2 (ja) | 2011-03-29 | 2011-03-29 | 並列処理システム及び並列処理システムの動作方法 |
EP12763064.8A EP2693343B1 (en) | 2011-03-29 | 2012-02-24 | Parallel processing system and parallel processing system operation method |
RU2013143837/08A RU2559723C2 (ru) | 2011-03-29 | 2012-02-24 | Система параллельной обработки данных и способ работы системы параллельной обработки данных |
US14/008,023 US9774671B2 (en) | 2011-03-29 | 2012-02-24 | Parallel processing system and operation method of parallel processing system |
PCT/JP2012/054658 WO2012132692A1 (ja) | 2011-03-29 | 2012-02-24 | 並列処理システム及び並列処理システムの動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011073163A JP5680466B2 (ja) | 2011-03-29 | 2011-03-29 | 並列処理システム及び並列処理システムの動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012208680A true JP2012208680A (ja) | 2012-10-25 |
JP5680466B2 JP5680466B2 (ja) | 2015-03-04 |
Family
ID=46930450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011073163A Active JP5680466B2 (ja) | 2011-03-29 | 2011-03-29 | 並列処理システム及び並列処理システムの動作方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9774671B2 (ja) |
EP (1) | EP2693343B1 (ja) |
JP (1) | JP5680466B2 (ja) |
RU (1) | RU2559723C2 (ja) |
WO (1) | WO2012132692A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112017007655T5 (de) * | 2017-06-19 | 2020-03-05 | Mitsubishi Electric Corporation | Verteilte Zuweisungseinrichtung, verteiltes Zuweisungssystem, sowie verteiltes Zuweisungsverfahren |
RU2682402C1 (ru) * | 2018-04-24 | 2019-03-19 | Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") | Устройство синхронизации двух ЭВМ |
RU2689433C1 (ru) * | 2018-06-14 | 2019-05-28 | Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ | Вычислительный модуль и способ обработки с использованием такого модуля |
CN113366438A (zh) | 2019-01-31 | 2021-09-07 | 国际商业机器公司 | 处理输入/输出存储指令 |
TWI773959B (zh) | 2019-01-31 | 2022-08-11 | 美商萬國商業機器公司 | 用於處理輸入輸出儲存指令之資料處理系統、方法及電腦程式產品 |
WO2020157594A1 (en) | 2019-01-31 | 2020-08-06 | International Business Machines Corporation | Handling an input/output store instruction |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63238653A (ja) * | 1986-11-27 | 1988-10-04 | Nippon Telegr & Teleph Corp <Ntt> | データ処理装置とその処理方法 |
JPH03105583A (ja) * | 1989-09-20 | 1991-05-02 | Fujitsu Ltd | 並列データ処理方式 |
JPH04114262A (ja) * | 1990-09-05 | 1992-04-15 | Fujitsu Ltd | 高速データ処理装置 |
JPH10143486A (ja) * | 1996-11-15 | 1998-05-29 | Hitachi Ltd | 並列計算機におけるデータ送受信方法 |
JP2001084229A (ja) * | 1999-09-10 | 2001-03-30 | Ricoh Co Ltd | Simd型プロセッサ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69032259T2 (de) | 1989-09-20 | 1998-08-13 | Fujitsu Ltd | Paralleldatenverarbeitungsanlage |
JP2559918B2 (ja) | 1990-06-14 | 1996-12-04 | 富士通株式会社 | 並列計算機における同期制御方式 |
JPH07271744A (ja) * | 1994-03-31 | 1995-10-20 | Matsushita Electric Ind Co Ltd | 並列計算機 |
JPH0981532A (ja) | 1995-09-08 | 1997-03-28 | Fujitsu Ltd | 分散記憶型並列計算機 |
JP4260962B2 (ja) | 1999-02-10 | 2009-04-30 | 住友電気工業株式会社 | 多重逆反射体とその製造方法 |
RU2202123C2 (ru) * | 2001-06-06 | 2003-04-10 | Бачериков Геннадий Иванович | Параллельная вычислительная система с программируемой архитектурой |
EP2192495A1 (de) * | 2008-11-11 | 2010-06-02 | Thomson Licensing | Verfahren zur Bearbeitung von Daten mittels Dreifach-Pufferung |
JP4990322B2 (ja) * | 2009-05-13 | 2012-08-01 | 株式会社日立製作所 | データ移動管理装置及び情報処理システム |
-
2011
- 2011-03-29 JP JP2011073163A patent/JP5680466B2/ja active Active
-
2012
- 2012-02-24 EP EP12763064.8A patent/EP2693343B1/en active Active
- 2012-02-24 US US14/008,023 patent/US9774671B2/en active Active
- 2012-02-24 WO PCT/JP2012/054658 patent/WO2012132692A1/ja active Application Filing
- 2012-02-24 RU RU2013143837/08A patent/RU2559723C2/ru active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63238653A (ja) * | 1986-11-27 | 1988-10-04 | Nippon Telegr & Teleph Corp <Ntt> | データ処理装置とその処理方法 |
JPH03105583A (ja) * | 1989-09-20 | 1991-05-02 | Fujitsu Ltd | 並列データ処理方式 |
JPH04114262A (ja) * | 1990-09-05 | 1992-04-15 | Fujitsu Ltd | 高速データ処理装置 |
JPH10143486A (ja) * | 1996-11-15 | 1998-05-29 | Hitachi Ltd | 並列計算機におけるデータ送受信方法 |
JP2001084229A (ja) * | 1999-09-10 | 2001-03-30 | Ricoh Co Ltd | Simd型プロセッサ |
Also Published As
Publication number | Publication date |
---|---|
JP5680466B2 (ja) | 2015-03-04 |
US20140019509A1 (en) | 2014-01-16 |
RU2013143837A (ru) | 2015-04-10 |
EP2693343A4 (en) | 2016-03-23 |
RU2559723C2 (ru) | 2015-08-10 |
EP2693343B1 (en) | 2019-02-13 |
EP2693343A1 (en) | 2014-02-05 |
US9774671B2 (en) | 2017-09-26 |
WO2012132692A1 (ja) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5680466B2 (ja) | 並列処理システム及び並列処理システムの動作方法 | |
JP4276028B2 (ja) | マルチプロセッサシステムの同期方法 | |
CN109997113B (zh) | 用于数据处理的方法和装置 | |
KR20170137061A (ko) | 대규모 병렬 실행 가능 객체를 생성하는 방법, 디바이스 및 시스템 | |
CN113284038B (zh) | 用于执行计算的方法、计算设备、计算系统和存储介质 | |
JP5469066B2 (ja) | データを交換する方法及びシステム | |
CN111383704B (zh) | 一种存储器内建自测试电路和对存储器的测试方法 | |
US9116751B2 (en) | Reconfigurable device, processing assignment method, processing arrangement method, information processing apparatus, and control method therefor | |
JP5819184B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
WO2011121709A1 (ja) | 半導体装置 | |
JP6228318B2 (ja) | 計算機及び計算機システム | |
JP6774147B2 (ja) | 制御装置 | |
JP2007188171A (ja) | メモリコントローラ | |
JP2006236371A (ja) | 制御システム | |
JP6924898B2 (ja) | トランザクション処理方法、装置及びデバイス | |
JP6726136B2 (ja) | データアクセス装置及びアクセスエラーの通知方法 | |
JP2007241570A (ja) | プログラマブルコントローラ間通信のための共有メモリの設定方式 | |
US20150278095A1 (en) | Data processing device | |
JP2015185003A (ja) | スケジューラ装置及びそのスケジューリング方法、演算処理システム、並びにコンピュータ・プログラム | |
JP6256088B2 (ja) | ベクトルプロセッサ、情報処理装置および追い越し制御方法 | |
JP7080698B2 (ja) | 情報処理装置 | |
KR20170055964A (ko) | 태스크의 배분 경로를 결정하는 방법, 디바이스 및 시스템 | |
JP2020052960A (ja) | 車両制御装置および車両制御方法 | |
JP2023179057A (ja) | 演算処理装置および演算処理方法 | |
JP6251112B2 (ja) | 伝送装置およびコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150107 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5680466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |