WO2012046489A1 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
WO2012046489A1
WO2012046489A1 PCT/JP2011/066720 JP2011066720W WO2012046489A1 WO 2012046489 A1 WO2012046489 A1 WO 2012046489A1 JP 2011066720 W JP2011066720 W JP 2011066720W WO 2012046489 A1 WO2012046489 A1 WO 2012046489A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
light
semiconductor layer
dielectric layer
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/066720
Other languages
English (en)
French (fr)
Inventor
真臣 原田
洗　暢俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US13/878,325 priority Critical patent/US20130256719A1/en
Publication of WO2012046489A1 publication Critical patent/WO2012046489A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional [2D] radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional [2D] radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H05B33/145—Arrangements of the electroluminescent material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures

Definitions

  • the present invention relates to a light emitting device.
  • Inorganic electroluminescence (EL) elements are attracting attention as display devices and next-generation surface-emitting display devices because they have a long life and save power.
  • EL inorganic electroluminescence
  • a conventional power supply device that applies a voltage to an inorganic EL element has a basic configuration in which a commercial alternating current is boosted and applied to the inorganic EL element, and a constant voltage and a constant frequency alternating current are output to cause the inorganic EL element to emit light (
  • Patent Document 1 More specifically, there is a method in which a sine wave voltage is applied to the inorganic EL element by a booster circuit using a current resonance type series resonance circuit.
  • the present invention relates to a light emitting element including a semiconductor layer, a first electrode, a dielectric layer sandwiched between the semiconductor layer and the first electrode, and a light emitter, and between the semiconductor layer and the first electrode.
  • the light-emitting element includes a first layer in which the semiconductor layer serves as a positive electrode, a first electrode serves as a negative electrode, and a current flows through the dielectric layer.
  • the light emitting device includes a semiconductor layer, a first electrode, a dielectric layer sandwiched between the semiconductor layer and the first electrode, and a light emitter, and the light emitter includes the semiconductor layer.
  • the dielectric layer is formed in at least one region of the dielectric layer, between the semiconductor layer and the dielectric layer, and between the first electrode and the dielectric layer.
  • the light emitting element can emit light by applying a voltage between one electrode.
  • the light emitting device when a semiconductor layer is used as a positive electrode and a first electrode is used as a negative electrode, a current is passed through the dielectric layer, and when a semiconductor layer is used as a negative electrode and a first electrode is used as a positive electrode, a current is passed through the dielectric layer.
  • a current is passed through the dielectric layer.
  • light is emitted when a current is passed, whereas in the other case, light is not substantially emitted even when a current is passed. Therefore, a constant current flows through the dielectric layer in the direction in which the light emitting element emits light.
  • the light emitting element can efficiently emit light with less power consumption.
  • a voltage is applied to the light emitting element so that current in a direction that does not substantially emit light does not flow to the dielectric layer, so that it is possible to suppress the conversion of the power applied by the driving power source into heat.
  • the heat generation of the light emitting element can be suppressed.
  • FIG. 1 It is explanatory drawing which shows the structure of the light-emitting device of one Embodiment of this invention.
  • FIG. 1 is a schematic sectional drawing which respectively shows the structure of the light emitting element contained in the light-emitting device of one Embodiment of this invention.
  • (A)-(c) is a circuit diagram which shows the power supply circuit in which the drive power supply contained in the light-emitting device of one Embodiment of this invention applies a voltage to a light emitting element, respectively. It is a manufacture flowchart of the light emitting element produced by EL experiment. It is the emission spectrum of the light emitting element produced by EL experiment.
  • FIG. 6 is a graph showing IV characteristics and light emission-voltage characteristics of a light emitting device manufactured in an EL experiment. It is the graph which showed the light emission time characteristic of the light emitting element produced by EL experiment. It is the graph which showed the relationship between the heat processing temperature of the light emitting element produced in EL experiment, and emitted light intensity. It is the graph which showed the relationship between the germanium density
  • the light emitting device of the present invention includes a semiconductor layer, a first electrode, a dielectric layer sandwiched between the semiconductor layer and the first electrode, a light emitting element including a light emitter, the semiconductor layer and the first electrode, A light source circuit for applying a voltage between the semiconductor layer, the dielectric layer, the semiconductor layer and the dielectric layer, and the first electrode.
  • the light emitting device is formed in at least one region between the dielectric layer and the light emitting element when a current is passed through the dielectric layer with the semiconductor layer as a positive electrode and a first electrode as a negative electrode.
  • the power supply circuit emits light from the light emitting element, and a current having a constant direction is generated. Serial respectively the semiconductor layer and the first electrode to flow a dielectric layer, characterized in that electrical connection.
  • the light emitting element is higher when a current accompanied by light emission of the light emitting element flows through the dielectric layer than when a current without light emission of the light emitting element flows through the dielectric layer. It preferably has electrical resistance. According to such a configuration, the light emitting element can emit light with less power consumption.
  • the power supply circuit includes a rectifier diode for flowing a current through the dielectric layer between the semiconductor layer and the first electrode, and the power supply circuit is supplied with power from an AC power supply. It is preferable. According to such a configuration, even when an AC power supply is used as the drive power supply, a voltage can be applied to the light emitting element so that a current having a constant direction flows through the dielectric layer.
  • the power supply circuit is supplied with power from a DC power supply. According to such a configuration, a voltage can be applied to the light emitting element such that a current having a constant direction flows through the dielectric layer.
  • the semiconductor layer is made of an n-type semiconductor or a p-type semiconductor, and the power supply circuit is configured such that when the semiconductor layer is made of an n-type semiconductor, the semiconductor layer is a positive electrode and the first electrode is a negative electrode.
  • the semiconductor layer and the first electrode are electrically connected to each other, and the semiconductor layer is made of a p-type semiconductor, the semiconductor layer and the first electrode are arranged so that the semiconductor layer becomes a negative electrode and the first electrode becomes a positive electrode. It is preferable to be electrically connected to the electrodes.
  • the light emitting element can emit light by applying a voltage to the light emitting element such that a current having a constant direction flows through the dielectric layer.
  • the light emitter includes a germanium atom. According to such a configuration, the light emitting element can emit light. In the light emitting device of the present invention, the light emitter preferably contains ZnS. According to such a configuration, the light emitting element can emit light. In the light emitting device of the present invention, it is preferable that the light emitting element has a surface temperature of 60 ° C. or lower when a current accompanied by light emission flows through the dielectric layer. According to such a configuration, even if the light emitting element is mounted on the photoelectric hybrid circuit, it is possible to suppress the influence on the other elements due to heat generation of the light emitting element. In addition, even when the light-emitting element is used as a light source such as an illumination, the influence on luminance deterioration due to heat generation of the light-emitting element can be suppressed.
  • FIG. 1 is an explanatory diagram showing the configuration of a light emitting device according to an embodiment of the present invention.
  • the light-emitting element 12 is shown in a schematic cross-sectional view, and the drive power supply 15 and the power supply circuit for applying a voltage to the light-emitting element 12 are shown in a circuit diagram and the like.
  • the light emitting device 20 of the present embodiment includes a light emitting element 12 including a semiconductor layer 1, a first electrode 7, a dielectric layer 3 sandwiched between the semiconductor layer 1 and the first electrode 7, and a light emitter 5.
  • a power supply circuit 13 for applying a voltage between the semiconductor layer 1 and the first electrode 7 is provided.
  • the light emitter 5 includes the semiconductor layer 1, the dielectric layer 3, and the semiconductor layer 1 and the dielectric layer. 3 and between the first electrode 7 and the dielectric layer 3, the light emitting element 12 includes the dielectric layer 3 with the semiconductor layer 1 as a positive electrode and the first electrode 7 as a negative electrode.
  • the light emitting element 12 includes a semiconductor layer 1, a first electrode 7, a dielectric layer 3 sandwiched between the semiconductor layer 1 and the first electrode 7, and a light emitter 5.
  • the light emitter 5 includes at least one region in the semiconductor layer 1, in the dielectric layer 3, between the semiconductor layer 1 and the dielectric layer 3, and between the first electrode 7 and the dielectric layer 3. Is formed.
  • the light emitting element 12 has a current flowing through the dielectric layer 3 when the semiconductor layer 1 is used as the positive electrode and the first electrode 7 as the negative electrode, and when the current flows through the dielectric layer 3 using the semiconductor layer 1 as the negative electrode and the first electrode 7 as the positive electrode.
  • the current flowing through the dielectric layer 3 when the light emitting element 12 emits light is referred to as “current accompanied by light emission”, and the current flowing through the dielectric layer 3 when the light emitting element 12 does not substantially emit light is expressed as “ It is called “current without emission”.
  • the light emitting element 12 may be an inorganic EL element. Further, “the light emitting element 12 does not substantially emit light” means that the light emitting element 12 does not emit light even when a current flows through the dielectric layer 3, and that “a current without light emission” flows through the dielectric layer 3. The amount of light emitted at that time is sufficiently smaller than the amount of light emitted when “current with light emission” flows.
  • the light emitting element 12 may have a higher electrical resistance when a current accompanied by light emission flows through the dielectric layer 3 than when a current without light emission flows through the dielectric layer 3.
  • the magnitude of the “current without emission” is the magnitude of the “current with emission”. It will be bigger than that.
  • the light emission voltage threshold is ⁇ V a and the current value at this time is ⁇ I 1
  • the current value + I 2 at the time of applying the voltage + V a is
  • the light emitting mechanism of the light emitting element 12 is such that an electric field is formed in the dielectric layer 3 and the semiconductor layer 1 by a voltage applied between the semiconductor layer 1 and the first electrode 7, and the dielectric layer 3 or the first electrode 7 It is considered that the electrons introduced into the layer 3 are accelerated by this electric field, and the accelerated electrons excite the light emitter 5 and its excitation level is relaxed, so that the light emitter 5 emits light.
  • the semiconductor layer 1 is provided so as to sandwich the dielectric layer 3 between the first electrode 7 and can serve as an electrode for applying a voltage to the dielectric layer 3 by the driving power supply 15.
  • the semiconductor layer 1 consists of a semiconductor which can become an electrode,
  • it can be set as a p-type semiconductor or an n-type semiconductor.
  • the resistivity can be adjusted by impurity doping.
  • it is considered that there is a merit in terms of occupied area or the like when it is manufactured as a semiconductor substrate rather than being configured as a discrete element and bonded.
  • the semiconductor layer 1 may have both a p-type semiconductor and an n-type semiconductor on the surface in contact with the dielectric layer 3.
  • the semiconductor layer 1 may be a semiconductor layer formed on a substrate, a semiconductor substrate, or a part of the semiconductor substrate. More specifically, for example, a p-type silicon substrate or an n-type silicon substrate can be used. Alternatively, p-type silicon or n-type silicon may be formed on a SiO 2 substrate or the like. A dielectric layer 3 such as SiO 2 is formed on a Si substrate, and p-type silicon or n-type silicon is formed thereon. May be formed.
  • the light emitting element 12 may be formed on a crystalline silicon substrate included in an SOI (Silicon On Insulator) substrate, or amorphous silicon or the like may be formed on the dielectric layer 3 such as SiO 2 by using a CVD method or the like.
  • the light emitting element 12 may be formed thereon.
  • the first electrode 7 is provided so as to sandwich the dielectric layer 3 between the semiconductor layer 1 and can serve as an electrode for applying a voltage to the dielectric layer 3 by a driving power source. Although it will not specifically limit if the 1st electrode 7 becomes an electrode, It is preferable to have translucency.
  • the first electrode 7 can be, for example, a translucent electrode. Further, the first electrode 7 may have a light transmittance of 60% or more and 99.99% or less with a wavelength of 300 nm or more and 500 nm or less. Thereby, the light emission of the light emitter 5 can be taken out from the first electrode side.
  • the first electrode 7 is, for example, a metal oxide thin film such as ITO, a metal thin film such as Al, Ti, or Ta, or a semiconductor thin film such as Si, SiC, or GaN.
  • the dielectric layer 3 is provided so as to be sandwiched between the semiconductor layer 1 and the first electrode 7.
  • the dielectric layer 3 is made of silicon oxide, silicon nitride, or silicon oxynitride. Further, since silicon oxide, silicon nitride, or silicon oxynitride can be formed by a normal silicon semiconductor process, it is excellent in mass productivity and can be combined with other electronic circuits. Further, when the dielectric layer 3 is made of silicon oxide and the semiconductor layer 1 is made of a silicon substrate, the dielectric layer 3 can be made a thermal oxide film of the silicon substrate and can be easily formed.
  • the thickness of the dielectric layer 3 can be, for example, 10 nm to 100 nm (for example, a range between any two of 10, 20, 30, 40, 50, 60, 70, 80, 90, and 100 nm). .
  • the dielectric layer 3 can have translucency. Thereby, the light emission of the light emitter 5 can be taken out.
  • the light transmittance of the dielectric layer 3 is preferably 80% or more, for example, for light with a wavelength of 300 to 500 nm.
  • the peak wavelength of the light emitted from the light emitter 5 is around 390 nm. Therefore, if the light transmittance at a wavelength of 300 to 500 nm is high, the light extraction efficiency is correspondingly increased. Because it becomes higher.
  • the light emitter 5 is disposed in at least one region of the semiconductor layer 1, the dielectric layer 3, between the semiconductor layer 1 and the dielectric layer 3, and between the first electrode 7 and the dielectric layer 3. It is formed.
  • FIG. 2 is a cross-sectional view of the light emitting device 12 of various embodiments.
  • the light emitter 5 may be formed in the dielectric layer 3 as shown in FIG. 1, or may be formed in the semiconductor layer 1 as shown in FIG. Further, the light emitter 5 may exist as an atom or a fine particle in the semiconductor layer 1 or the dielectric layer 3. Further, the light emitter 5 may be formed in layers as shown in FIGS. 2 (b) to 2 (d).
  • the layered light emitter 5 may be formed so as to be sandwiched between the dielectric layers 3 as shown in FIG. 2B, and between the semiconductor layer 1 and the dielectric layer 3 as shown in FIG. It may be formed, or may be formed between the dielectric layer 3 and the first electrode 7 as shown in FIG.
  • Examples of the atomic light emitter 5 include a germanium atom, a silicon atom, or a tin atom, and can be formed by ion-implanting a germanium atom or the like into the dielectric layer 3 made of silicon oxide.
  • Examples of the fine-particle light emitter 5 include germanium fine particles.
  • Examples of the layered light emitter 5 include a layer made of ZnS.
  • the germanium fine particles can be formed by, for example, ion-implanting germanium atoms into the dielectric layer 3 made of silicon oxide and aggregating the germanium atoms by performing a heat treatment. In this case, the formed germanium fine particles can be heat-treated to form germanium fine particles containing germanium oxide. Further, the germanium atom contained in the germanium oxide may be +2 or +4, a +2 germanium atom (hereinafter abbreviated as Ge 2+ ) and a +4 valent germanium atom (hereinafter referred to as “Ge2 +” ). Abbreviated as Ge 4+ ).
  • the number density of atoms constituting the light emitter 5 in the dielectric layer 3 is, for example, 1 ⁇ 10 16 atoms / cm 3 to 1 ⁇ 10 21 atoms / cm 3 .
  • the phosphor 5 is preferably a fine particle having a maximum particle size of 1 nm or more and 20 nm or less. This is because the luminous efficiency is particularly high in this case.
  • the “maximum grain size” is a 100 nm square range of an arbitrary cross section of the dielectric layer 3 (a cross section as shown in FIG. 1 or a cross section perpendicular to the paper surface). Means the particle diameter of the largest particle among the fine particles that can be observed by TEM observation. Further, in the present invention, “particle size” means the length of the longest line segment that can be projected on a TEM photograph and included in a planar image of a fine particle when viewed with a cross-sectional TEM photograph.
  • the maximum particle size of the fine particles is, for example, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 12, 14, 16, 18, or 20 nm.
  • the maximum particle diameter of the fine particles may be within a range between any two numerical values exemplified here, or may be equal to or smaller than any one numerical value.
  • the ratio of Ge 2+ to the entire germanium oxide (Ge 4+ + Ge 2+ ) is attributed to the area of the peak S Ge4 + due to Ge 4+ and Ge 2+ in the spectrum near the 3d peak of Ge in the XPS spectrum.
  • the peak area S Ge2 + can be obtained and S Ge2 + / (S Ge4 + + S Ge2 + ) can be obtained.
  • As an X-ray source for XPS measurement for example, monochromatic Al and K ⁇ rays (1486.6 eV) can be used.
  • the peak due to Ge 4+ and the peak due to Ge 2+ are overlapped with each other, but the Gaussian fitting is performed, and the peak due to Ge 4+ is separated from the peak due to Ge 2+ by waveform separation.
  • Ge4 + and SGe2 + can be determined.
  • the peak energies of Ge 4+ and Ge 2+ are about 33.5 eV and 32 eV, respectively.
  • the Ge 2+ may contain 10% or more when the total of Ge 2+ and Ge 4+ contained in the luminescent body 5 to 100% . If the ratio of Ge 2+ is too small, there is a possibility that light is not emitted or the emission intensity is too small. Specifically, the proportion of Ge 2+ is, for example, 10, 20, 30, 40, 50, 60, 70, 80, 90, 95, 99, 100%. The ratio of Ge 2+ may be within a range between any two of the numerical values exemplified here.
  • the peak area S Ge caused by zero-valent germanium (hereinafter abbreviated as Ge 0 ) and the peak caused by germanium oxide (Ge 2+ + Ge 4+ ).
  • the area S of Ge oxide is obtained, and S Ge2 + / (S Ge + S Ge oxide) is calculated to obtain the Ge oxidation rate.
  • the average value of this oxidation rate is not specifically limited, For example, 1, 5, 10, 15, 20, 25, 30, 34.9, 35, 40, 45, 50, 55, 60, 60.1, 65 , 70, 70.1, 75, 80, 85, 90, 95, 99, 100%.
  • the average value of the oxidation rate may be within a range between any two of the numerical values exemplified here.
  • the light emitting element 12 has a peak of electroluminescence (EL) wavelength when a voltage is applied between the semiconductor layer 1 and the first electrode 7. Is in the range of 340 to 440 nm (more strictly speaking, 350 to 430 nm, 360 to 420 nm, 370 to 410 nm, 380 to 400 nm, or 385 to 395 nm).
  • EL electroluminescence
  • the second electrode 10 is formed so as to be electrically connected to the semiconductor layer 1.
  • the semiconductor layer 1 can be connected to the drive power supply 15 through the second electrode.
  • the semiconductor layer 1 can be grounded via the second electrode.
  • the second electrode 10 can be a metal electrode such as an aluminum electrode, for example.
  • the drive power supply 15 applies a voltage between the semiconductor layer 1 and the first electrode 7 so that a current having a constant direction flows through the dielectric layer 3 with light emission of the light emitting element 12.
  • the power output from the drive power supply 15 is supplied to the light emitting element 12 by the power supply circuit 13.
  • the drive power supply 15 may be a DC power supply or an AC power supply as long as the direction of the current flowing through the dielectric layer 3 is constant.
  • the drive power supply 15 may include a rectifier diode 16 in the power supply circuit 13 for applying a voltage to the dielectric layer 3. This makes it possible to convert the power supply having the opposite polarity and output a desired polarity voltage.
  • the drive power supply 15 may include a step-up circuit or a step-down circuit in the power supply circuit 13 for applying a voltage to the dielectric layer 3.
  • the output of the drive power supply 15 can be converted into a desired voltage value and output to the light emitting element 12.
  • the “current having a constant direction” means a current having a constant direction in which the current value increases as the applied voltage increases.
  • the drive power supply 15 When the drive power supply 15 is an AC power supply, the drive power supply may be a power supply that outputs a voltage having a desired waveform.
  • the drive power supply 15 may output, for example, a rectangular wave voltage or a sine wave voltage.
  • FIGS. 3A to 3C are circuit diagrams showing various power supply circuits 13 for outputting a voltage to the light emitting element 12 by the drive power supply 15.
  • the drive power supply 15 is a low voltage sine wave AC power supply as shown in FIG. 3A, and a booster circuit and a rectifier diode 16 are provided between the light emitting element 12 and electrically connected to the light emitting element 12. Good.
  • the voltage output from the drive power supply 15 can be converted into a desired voltage value by the booster circuit, and only a half wave can be output to the light emitting element 12 by the rectifier diode 16. Accordingly, a current having a constant direction of current flow can be supplied to the light emitting element 12. By making the direction of this current the same as the direction in which the current flows with the light emission of the light emitting element, the light emitting element can emit light.
  • the drive power supply 15 may be an AC power supply as shown in FIG. 3B, for example, and may be electrically connected to the light emitting element 12 by providing a step-down circuit and a rectifier diode 16 between the light emitting element 12.
  • the voltage output from the drive power supply 15 can be converted into a desired voltage value by the booster circuit, and only a half wave can be output to the light emitting element 12 by the rectifier diode 16.
  • the drive power supply 15 may be a direct current power supply as shown in FIG. 3C, for example, and may be electrically connected to the light emitting element 12 by providing a DCDC conversion circuit with the light emitting element 12. With the DCDC conversion circuit, the voltage output from the drive power supply 15 can be converted into a desired voltage value and output to the light emitting element 12.
  • a method for manufacturing the light-emitting element 12 when the light emitter 5 is made of germanium fine particles will be described below. 1. Formation of Semiconductor Layer When the p-type silicon substrate or the n-type silicon substrate is used as the semiconductor layer 1, these can be used as the semiconductor layer 1. Further, the semiconductor layer 1 may be formed on a part of the silicon substrate by diffusing p-type impurities or n-type impurities in the silicon substrate.
  • dielectric layer 3 is formed on the semiconductor layer 1.
  • the dielectric layer 3 made of silicon oxide can be formed by heat-treating a silicon substrate, and the dielectric layer 3 can also be formed by depositing silicon oxide or silicon nitride by CVD or sputtering.
  • a light emitter 5 is formed inside the dielectric layer 3.
  • a method for forming the light emitter 5 inside the dielectric layer 3 is not particularly limited, but a method is conceivable in which germanium is ion-implanted into the dielectric layer 3 and then heat treatment is performed. By the heat treatment after ion implantation, germanium ions are aggregated to form a large number of fine particles in the dielectric layer 3 and Ge 0 is oxidized to form germanium oxide containing Ge 2+ and Ge 4+ .
  • the ion implantation of germanium can be performed, for example, under conditions of an implantation energy of 5 to 100 keV and an implantation amount of 1 ⁇ 10 14 to 1 ⁇ 10 17 ions / cm 2 .
  • the ratio of Ge 2+ to Ge 4+ can be appropriately adjusted by changing the amount of germanium implanted, the heat treatment time, the heat treatment temperature, the heat treatment atmosphere, and the like. Specifically, the Ge 2+ ratio can be increased by adjusting the partial pressure and flow rate of oxygen in the heat treatment atmosphere. For example, when the atomic concentration of germanium in silicon oxide having a film thickness of 100 nm is 10% or less, in the heat treatment at 800 ° C. for 1 hour, an inert gas is supplied while evacuating (400 liters per minute) (50 minutes per minute). In the case of milliliters), germanium partially binds to oxygen but oxygen is insufficient, so that it is not completely oxidized and Ge 2+ can be generated.
  • Ge 4+ In an atmosphere of 1 atm in which oxygen with a volume of 20% is mixed with an inert gas, a large amount of Ge 4+ is formed due to excessive supply of oxygen, and Ge 2+ decreases.
  • the atmosphere suitable for increasing the Ge 2+ ratio depends on other parameters such as germanium implantation conditions, heat treatment time, and temperature, but in one example, the germanium atomic concentration is relatively high, and the inert gas The ratio of Ge 2+ can be increased by supplying gas mixed with oxygen while evacuating .
  • germanium is preferably ion-implanted so that the germanium concentration in the dielectric layer 3 is 0.1 to 10.0 atomic%. This is because when the inert gas is supplied (50 milliliters per minute) while evacuating (400 liters per minute) in a heat treatment at 600 ° C. for 1 hour, the luminous efficiency is relatively high in this range.
  • the germanium concentration is, for example, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 2 0.0, 3.0, 4.0, 5.0, 6.0, 7.0, 8.0, 9.0, 10.0 atomic%. This concentration may be within a range between any two of the numerical values exemplified herein.
  • the germanium concentration can be measured, for example, by a high resolution RBS (Rutherford backscattering) method. In addition, it can be measured by various analysis methods such as SIMS (secondary ion mass spectrometry).
  • the germanium concentration is measured in a range where the germanium concentration is 1/100 or more of the peak value.
  • the temperature of the heat treatment is preferably 400 to 900 ° C, more preferably 500 to 800 ° C. This is because the luminous efficiency is relatively high in this range.
  • a translucent electrode as the first electrode 7 is formed on the dielectric layer 3 on which the light emitter 5 is formed.
  • an ITO electrode can be formed by a coating method, sputtering, or the like.
  • the second electrode 10 is formed so as to be electrically connected to the semiconductor layer 1.
  • the formation method is not particularly limited, the aluminum electrode can be formed on the semiconductor layer 1 by, for example, a coating method, sputtering, or the like.
  • FIG. 4 is a flowchart of a manufacturing method of the light emitting element 12.
  • an n-type silicon substrate having an impurity concentration of 5 ⁇ 10 15 cm ⁇ 3 was thermally oxidized at 1050 ° C. in an oxygen atmosphere to form a 60 nm silicon thermal oxide film on the surface.
  • Ge ions were implanted into the silicon thermal oxide film at 50 keV under the condition of 9.2 ⁇ 10 15 ions / cm 2 .
  • the silicon substrate on which the thermal oxide film was formed was placed in an electric furnace, and nitrogen was introduced while being drawn with a rotary pump, followed by heat treatment at 600 ° C. for 1 hour.
  • an ITO electrode was formed on the silicon thermal oxide film, an aluminum electrode was formed on the silicon substrate side, and a light emitting element used for EL experiments was obtained.
  • the manufactured EL element has a cross section like the cross sectional view of the light emitting element 12 shown in FIG.
  • the aluminum electrode of this light emitting element is connected to the ground, and the ITO electrode is set to about ⁇ 40 V, so that the silicon thermal oxide film has the n-type silicon substrate (semiconductor layer 1) as the positive electrode and the ITO electrode (first electrode 7) as the negative electrode. (Dielectric layer 3) When voltage was applied, blue light emission was confirmed.
  • the silicon thermal oxide film has the n-type silicon substrate (semiconductor layer 1) as the positive electrode and the ITO electrode (first electrode 7) as the negative electrode. (Dielectric layer 3)
  • the silicon thermal oxide film has the n-type silicon substrate (semiconductor layer 1) as the positive electrode and the ITO electrode (first electrode 7) as the negative electrode. (Dielectric layer 3)
  • the silicon thermal oxide film has the n-type silicon substrate (semiconductor layer 1) as the positive electrode and the ITO electrode (first electrode 7) as the negative electrode. (Dielectric layer 3)
  • blue light emission was confirmed.
  • FIG. 5 shows an emission spectrum of blue light emission of the manufactured EL element.
  • the confirmed blue emission was light having a wavelength of 340 nm to 550 nm, and electroluminescence emission having a peak between 340 nm and 440 nm.
  • a light emitting element is manufactured in the same manner using an n-type silicon substrate or a p-type silicon substrate having an impurity concentration of 1.0 ⁇ 10 17 cm ⁇ 3 , and a voltage is applied to the ITO electrode with respect to the silicon substrate. Although applied, no luminescence was confirmed.
  • a light-emitting element was manufactured by a similar method using a p-type silicon substrate having an impurity concentration of 5 ⁇ 10 15 cm ⁇ 3 , and light emission was confirmed when a voltage was applied to the ITO electrode with respect to the silicon substrate.
  • a light-emitting element can be made to emit electroluminescence by manufacturing a light-emitting element using a silicon substrate having an impurity concentration of 5 ⁇ 10 15 cm ⁇ 3 or less.
  • the aluminum electrode of the manufactured EL element was connected to the ground, and the ITO electrode was changed to have a potential of ⁇ 70 V to +70 V, and the IV characteristic and the light emission-voltage characteristic of the EL element were measured.
  • the measurement results are shown in FIG. Referring to FIG. 6, when a voltage is applied so that the ITO electrode has a negative potential, the EL element emits light when a current flows through the EL element, and a voltage is applied so that the ITO electrode has a positive potential. In this case, it can be seen that the EL element hardly emits light even when a current flows through the EL element.
  • the electric resistance value of the EL element is higher than that when a current without current flows (when the ITO electrode is set to a positive potential, that is, when a voltage is applied to the thermal oxide film using the silicon substrate as a negative electrode and the ITO electrode as a positive electrode). It can be seen that the power consumption is large and the power consumption is small.
  • the light emission voltage threshold value ⁇ V a of the EL element was ⁇ 40 V, and the current value ⁇ I 1 at this time was ⁇ 4.3 mA / cm 2 .
  • the current value + I 2 was +126 mA / cm 2 when a voltage + V a 40 V having the opposite sign of the light emission threshold was applied to the EL element. This satisfies the condition of “
  • thermocouple wrapped with a thin polyimide tape is attached to the surface of an aluminum electrode connected to the ground of the produced EL element, and a driving power source is connected to the ITO electrode in an atmosphere at 25 ° C.
  • a voltage was applied to the EL element by the application methods 1 to 8, and the surface temperature of the EL element was measured.
  • the reason why the thermocouple is wrapped with the polyimide tape is to prevent the current flowing through the EL element from applying a voltage to affect the temperature measurement.
  • the measurement results are shown in Table 1.
  • the device temperatures shown in Table 1 were calculated by calculating the average value measured for 100 seconds after applying the voltage by each method and the device temperature reached the saturation state.
  • Voltage application methods 1 to 3 in Table 1 show the element surface temperature when a rectangular wave voltage is applied to the EL element, and the maximum voltage and the minimum voltage are respectively changed.
  • the element surface temperature was 70 ° C. or higher, whereas in the voltage application method 3, the element surface temperature was suppressed to about 30 ° C.
  • the maximum voltage is +60 V
  • the ITO electrode serves as the positive electrode and the silicon substrate serves as the negative electrode, and a current (current without light emission) flows through the thermal oxide film. Is 0 V, it is considered that “current without light emission” does not flow. Therefore, it was found that the EL element generates a large amount of heat when “current without emission” flows. It was also found that heat generation of the EL element can be suppressed by applying a voltage to the EL element so that this “current without light emission” does not flow.
  • the ITO electrode serves as a negative electrode and the silicon substrate serves as a positive electrode, and a current (current accompanied by light emission) flows through the thermal oxide film. Since the voltage is 0 V, it is considered that “current with light emission” does not flow.
  • the element surface temperature is suppressed to about 30 ° C., and the voltage application method 1 is only about 15 ° C. higher than the voltage application method 2. Accordingly, it was found that the amount of heat generated by the EL element is small even when “current with light emission” flows.
  • the voltage application method 4 in Table 1 shows the element surface temperature when a sine wave voltage of the maximum voltage +60 V and the minimum voltage -60 V is applied to the EL element. Compared with the voltage application method 1 in which the maximum voltage and the minimum voltage are the same, the voltage application method 4 suppresses the temperature rise. This is considered to be because the “current without light emission” is smaller because the applied voltage of the voltage applying method 4 is a sine wave.
  • the voltage application methods 5 and 6 in Table 1 show the element surface temperature when a direct current voltage is applied to the EL element so that the ITO electrode becomes ⁇ 60V or + 60V.
  • the element surface temperature is kept as low as 35 ° C. This is presumably because “current with light emission” flows but “current without light emission” does not flow because a voltage is applied so that the ITO electrode becomes ⁇ 60V.
  • the element temperature is as high as 115 ° C. This is presumably because a large amount of “current with light emission” flows and no “current without light emission” flows because a voltage is applied so that the ITO electrode becomes + 60V.
  • the duty ratio is (positive voltage application time) / (positive voltage application time + negative voltage application time). From these results, it was found that the device surface temperature increased as the positive voltage application time was increased.
  • the LSI and the light-emitting elements are densely packed, and the LSI is strongly influenced by temperature, so that heat generation is preferably small.
  • the element surface temperature be suppressed to 85 ° C. or lower. This is because 85 ° C. is one of the reliability standards for LSI and the like.
  • the element surface temperature is preferably suppressed to 60 ° C. or lower.
  • the drive power supply applies only a voltage having polarity to the light emitting element.
  • the driving power source may be configured by a DC power source or an AC power source having a diode in the subsequent stage.
  • the light emission time when applied was measured. The result is shown in FIG. As can be seen from FIG. 7, when the voltage is applied to the EL element by the voltage application method 3, the emission intensity is less deteriorated than when the voltage is applied to the EL element by the voltage application method 1.
  • the EL element to which a voltage is applied by the voltage applying method 3 is about 20 times longer than the EL element to which a voltage is applied by the voltage applying method 1.
  • the EL element produced in this experiment contained germanium atoms or germanium oxide as the light emitter, the EL element may contain ZnS as the light emitter. In addition, the EL element may contain germanium atoms or both germanium oxide and ZnS.
  • An EL element can be manufactured by further introducing ZnS into a light-emitting layer containing germanium atoms or germanium oxide using an ion implantation method or a CVD method.
  • germanium oxide including Ge 4+ and Ge 2+
  • germanium oxide was involved in light emission of the light-emitting element included in the present invention by the following method.
  • the first hypothesis is that the Ge nanoparticles emit light due to the quantum size effect. This light emission mechanism is the same as the light emission mechanism of normal nanoparticles, and the emission wavelength depends on the particle size.
  • germanium oxide including Ge 4+ and Ge 2+ ) is involved in light emission. Since the energy level difference between the excited state and the ground state of GeO (Ge 2+ ) is 2.9 to 3.2 eV (387 to 427 nm) (L. Skuja, J. Non-Cryst. Solids, 239 (1998). ) 16-48)), according to the second hypothesis, the emission wavelength is about 387 to 427 nm, which is considered to be independent of the particle size.
  • a light emitting device was manufactured under various temperature conditions and injection conditions different from each other, and the EL wavelength when a voltage was applied to the device by the above method was measured.
  • the EL wavelength “Spectrofluorimeter RF-5300PC manufactured by Shimadzu Corporation” was used.
  • the manufacturing method of the light emitting element is as described in “1. Effect confirmation experiment” except that the heat treatment temperature and the Ge implantation amount are appropriately changed.
  • the obtained results are shown in FIGS.
  • the temperature in FIG. 8 shows the heat treatment temperature (time is 1 hour) after Ge implantation.
  • “Atom%” in FIG. 9 indicates the Ge concentration in the silicon oxide film after Ge implantation.
  • the Ge concentration in FIG. 8 is 5.0 atomic%, and the heat treatment temperature after Ge implantation in FIG. 9 is 700 ° C. (time is 1 hour).
  • the peak wavelength of the EL is substantially constant at 390 nm even if the heat treatment temperature and the Ge concentration are changed.
  • the size of the formed nanoparticles also changes, so that the EL peak wavelength should be shifted if the light emission mechanism follows the first hypothesis. Therefore, the EL wavelength confirmed in FIGS. 8 and 9 cannot be explained by the first hypothesis.
  • the wavelength of 390 nm is within the range of the emission wavelength (387 to 427 nm) predicted by the second hypothesis.
  • the EL wavelength from the light-emitting element of the present invention cannot be explained by the first hypothesis but can be explained by the second hypothesis. Therefore, it was confirmed that germanium oxide (including Ge 4+ and Ge 2+ ) was involved in light emission of the light-emitting element of the present invention.
  • the heat treatment temperature is preferably 600 to 700.degree.
  • the Ge concentration is preferably 3.0 atomic% or more, and more preferably 3.0 to 5.0 atomic%.
  • a light emitting device was fabricated according to the method described in “1. Effect Confirmation Experiment”, and Ge 0 , Ge 2+ , Ge 4 in the silicon oxide film The depth distribution of the percentage of + was investigated.
  • the light-emitting element manufactured here has a Ge concentration of 5.0 atomic% and a heat treatment temperature of 800 ° C. (time is 1 hour). Since XPS can usually analyze in the range of several nanometers deep from the sample surface, Ge 0 , Ge 2+ , Ge 4+ in a region up to a depth of 50 nm can be obtained by alternately performing etching with an argon ion beam and XPS measurement.
  • FIG. 10 shows the XPS measurement results at that time in which the graphs are translated and arranged in the vertical direction for easy understanding.
  • FIG. 11 is a graph showing the state of Ge atoms included in each depth by the ratio of Ge 0 , Ge 2+ and Ge 4+ .
  • the ratio of non-oxidized Ge 0 is 30 to 70%.
  • Ge 4+ is between 0-20 % and approximately 10%.
  • Ge 2+ in which Ge is not completely oxidized but partially oxidized is between 10% and 50%.
  • the ratio of Ge 0 , Ge 2+ , and Ge 4+ at each depth indicates the peak area S Ge caused by Ge 0 and the peak caused by Ge 2+ in the XPS spectrum near the 3d peak of Ge in the spectrum.
  • the XPS spectrum was measured using monochromatic Al and K ⁇ rays (1486.6 eV) as an X-ray source.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

　本発明の発光装置は、半導体層と、第１電極と、前記半導体層と第１電極とに挟まれた誘電体層と、発光体とを含む発光素子と、前記半導体層と第１電極との間に電圧を印加するための電源回路とを備え、前記発光体は、前記半導体層の中、前記誘電体層の中、前記半導体層と前記誘電体層との間、および第１電極と前記誘電体層との間のうち少なくとも１つの領域に形成され、前記発光素子は、前記半導体層を正極とし第１電極を負極として前記誘電体層に電流を流した場合および前記半導体層を負極とし第１電極を正極として前記誘電体層に電流を流した場合のうち、一方の場合では電流を流すと発光するのに対し、他方の場合では電流を流しても実質的に発光せず、前記電源回路は、前記発光素子の発光を伴い、向きが一定の電流が前記誘電体層を流れるように前記半導体層および第１電極とそれぞれ電気的に接続することを特徴とする。

Description

発光装置
　本発明は、発光装置に関する。
　無機エレクトロルミネセンス（ＥＬ）素子は長寿命であって、省電力であるところから表示装置や次世代の面発光表示装置として注目されている。無機ＥＬ素子を発光させるためには、200～300 V の電圧を無機ＥＬ素子に印加する必要がある。従来の無機ＥＬ素子に電圧を印加する電源装置は、商用交流を昇圧し無機ＥＬ素子に印加する基本構成となっており、定電圧および定周波数の交流を出力して無機ＥＬ素子を発光させる（たとえば、特許文献１）。より具体的には、電流共振型の直列共振回路による昇圧回路により、無機ＥＬ素子に正弦波電圧を印加する方法が挙げられる。
特開２００６－２６９１３７号公報
　しかし、従来の電源装置により無機ＥＬ素子に電圧を印加し無機ＥＬ素子を発光させると、無機ＥＬ素子が発熱するという問題があった。
　本発明は、このような事情に鑑みてなされたものであり、電圧の印加に伴う発熱が抑制された発光装置を提供する。
　本発明は、半導体層と、第１電極と、前記半導体層と第１電極とに挟まれた誘電体層と、発光体とを含む発光素子と、前記半導体層と第１電極との間に電圧を印加するための電源回路とを備え、前記発光体は、前記半導体層の中、前記誘電体層の中、前記半導体層と前記誘電体層との間、および第１電極と前記誘電体層との間のうち少なくとも１つの領域に形成され、前記発光素子は、前記半導体層を正極とし第１電極を負極として前記誘電体層に電流を流した場合および前記半導体層を負極とし第１電極を正極として前記誘電体層に電流を流した場合のうち、一方の場合では電流を流すと発光するのに対し、他方の場合では電流を流しても実質的に発光せず、前記電源回路は、前記発光素子の発光を伴い、向きが一定の電流が前記誘電体層を流れるように前記半導体層および第１電極とそれぞれ電気的に接続することを特徴とする発光装置を提供する。
　本発明によれば、発光素子は、半導体層と、第１電極と、前記半導体層と第１電極とに挟まれた誘電体層と、発光体とを含み、前記発光体は、前記半導体層の中、前記誘電体層の中、前記半導体層と前記誘電体層との間、および第１電極と前記誘電体層との間のうち少なくとも１つの領域に形成されるため、半導体層と第１電極との間に電圧を印加することにより、発光素子を発光させることができる。
　本発明によれば、発光素子は、半導体層を正極とし第１電極を負極として誘電体層に電流を流した場合および半導体層を負極とし第１電極を正極として誘電体層に電流を流した場合のうち、一方の場合では電流を流すと発光するのに対し、他方の場合では電流を流しても実質的に発光しないため、発光素子が発光する向きで一定の電流を誘電体層に流れるように電圧を発光素子に印加することにより、発光素子をより少ない消費電力で効率よく発光させることができる。
　本発明によれば、実質的に発光しない方向の電流が誘電体層に流れないように発光素子に電圧を印加するため、駆動電源が印加した電力が熱に変換されることを抑制することができ、発光素子の発熱を抑制することができる。
本発明の一実施形態の発光装置の構成を示す説明図である。 （ａ）～（ｄ）は、それぞれ本発明の一実施形態の発光装置に含まれる発光素子の構成を示す概略断面図である。 （ａ）～（ｃ）は、それぞれ本発明の一実施形態の発光装置に含まれる駆動電源が発光素子に電圧を印加する電源回路を示す回路図である。 ＥＬ実験で作製した発光素子の作製フローチャートである。 ＥＬ実験で作製した発光素子の発光スペクトルである。 ＥＬ実験で作製した発光素子のＩ－Ｖ特性および発光―電圧特性を示したグラフである。 ＥＬ実験で作製した発光素子の発光時間特性を示したグラフである。 ＥＬ実験で作製した発光素子の熱処理温度と発光強度の関係を示したグラフである。 ＥＬ実験で作製した発光素子のゲルマニウム濃度と発光強度の関係を示したグラフである。 ＥＬ実験で作製した発光素子のシリコン酸化膜の表面からの各深さで測定したＸＰＳスペクトルである。 ＥＬ実験で作製した発光素子のシリコン酸化膜の表面からの深さとＧｅ0、Ｇｅ2+、Ｇｅ4+の割合との関係を示したグラフである。
　本発明の発光装置は、半導体層と、第１電極と、前記半導体層と第１電極とに挟まれた誘電体層と、発光体とを含む発光素子と、前記半導体層と第１電極との間に電圧を印加するための電源回路とを備え、前記発光体は、前記半導体層の中、前記誘電体層の中、前記半導体層と前記誘電体層との間、および第１電極と前記誘電体層との間のうち少なくとも１つの領域に形成され、前記発光素子は、前記半導体層を正極とし第１電極を負極として前記誘電体層に電流を流した場合および前記半導体層を負極とし第１電極を正極として前記誘電体層に電流を流した場合のうち、一方の場合では電流を流すと発光するのに対し、他方の場合では電流を流しても実質的に発光せず、前記電源回路は、前記発光素子の発光を伴い、向きが一定の電流が前記誘電体層を流れるように前記半導体層および第１電極とそれぞれ電気的に接続することを特徴とする。
　本発明の発光装置において、前記発光素子は、前記誘電体層に前記発光素子の発光を伴う電流が流れる場合、前記誘電体層に前記発光素子の発光を伴わない電流が流れる場合に比べより高い電気抵抗を有することが好ましい。
　このような構成によれば、発光素子をより少ない消費電力で発光させることができる。
　本発明の発光装置において、前記電源回路は、前記半導体層と第１電極との間の前記誘電体層に電流を流すため整流ダイオードを備え、前記電源回路は、交流電源から電力を供給されることが好ましい。
　このような構成によれば、駆動電源に交流電源を用いた場合でも向きが一定の電流が誘電体層に流れるように発光素子に電圧を印加することができる。
　本発明の発光装置において、前記電源回路は、直流電源から電力を供給されることが好ましい。
　このような構成によれば、向きが一定の電流が誘電体層に流れるように発光素子に電圧を印加することができる。
　本発明の発光装置において、前記半導体層は、ｎ型半導体またはｐ型半導体からなり、前記電源回路は、前記半導体層がｎ型半導体からなる場合、前記半導体層が正極となり第１電極が負極となるように前記半導体層および第１電極とそれぞれ電気的に接続し、前記半導体層がｐ型半導体からなる場合、前記半導体層が負極となり第１電極が正極となるように前記半導体層および第１電極とそれぞれと電気的に接続することが好ましい。
　このような構成によれば、向きが一定の電流が誘電体層に流れるように発光素子に電圧を印加することにより発光素子を発光させることができる。
　本発明の発光装置において、前記発光体は、ゲルマニウム原子を含むことが好ましい。
　このような構成によれば、発光素子が発光することができる。
　本発明の発光装置において、前記発光体は、ＺｎＳを含むことが好ましい。
　このような構成によれば、発光素子が発光することができる。
　本発明の発光装置において、前記発光素子は、前記誘電体層に発光を伴う電流が流れた場合６０℃以下の表面温度を有することが好ましい。
　このような構成によれば、発光素子を光電混載回路に搭載しても発光素子の発熱による他の素子への影響を抑制することができる。また、発光素子を照明等の光源に用いても発光素子の発熱による輝度劣化への影響を抑制することができる。
　以下、本発明の一実施形態を図面を用いて説明する。図面や以下の記述中で示す構成は、例示であって、本発明の範囲は、図面や以下の記述中で示すものに限定されない。
発光装置の構成
　図１は本発明の一実施形態の発光装置の構成を示す説明図である。図１において、発光素子１２は概略断面図で示しており、発光素子１２に電圧を印加する駆動電源１５および電源回路は回路図などで示している。
　本実施形態の発光装置２０は、半導体層１と、第１電極７と、半導体層１と第１電極７とに挟まれた誘電体層３と、発光体５とを含む発光素子１２と、半導体層１と第１電極７との間に電圧を印加するための電源回路１３とを備え、発光体５は、半導体層１の中、誘電体層３の中、半導体層１と誘電体層３との間、および第１電極７と誘電体層３との間のうち少なくとも１つの領域に形成され、発光素子１２は、半導体層１を正極とし第１電極７を負極として誘電体層３に電流を流した場合および半導体層１を負極とし第１電極７を正極として誘電体層３に電流を流した場合のうち、一方の場合では電流を流すと発光するのに対し、他方の場合では電流を流しても実質的に発光せず、電源回路１３は、発光素子１２の発光を伴い、向きが一定の電流が誘電体層３を流れるように半導体層１および第１電極７とそれぞれ電気的に接続することを特徴とする。
　以下、本実施形態の発光装置２０について説明する。
１．発光素子
　発光素子１２は、半導体層１と、第１電極７と、半導体層１と第１電極７とに挟まれた誘電体層３と、発光体５とを含む。また、発光体５は、半導体層１の中、誘電体層３の中、半導体層１と誘電体層３との間および第１電極７と誘電体層３との間のうち少なくとも１つの領域に形成されている。また、発光素子１２は、半導体層１を正極とし第１電極７を負極として誘電体層３に電流を流した場合および半導体層１を負極とし第１電極７を正極として誘電体層３に電流を流した場合のうち、一方の場合では電流を流すと発光するのに対し、他方の場合では電流を流しても実質的に発光しない。なお、本願では、発光素子１２が発光する場合の誘電体層３に流れる電流を「発光を伴う電流」といい、発光素子１２が実質的に発光しない場合の誘電体層３に流れる電流を「発光を伴わない電流」という。発光素子１２は、無機ＥＬ素子であってもよい。また、「発光素子１２が実質的に発光しない」とは、誘電体層３に電流が流れても発光素子１２が発光しない場合、および「発光を伴わない電流」が誘電体層３に流れたときの発光量が「発光を伴う電流」が流れたときの発光量と比較して十分に小さい場合をいう。
　発光素子１２は、誘電体層３に発光を伴う電流が流れる場合、誘電体層３に発光を伴わない電流が流れる場合に比べより高い電気抵抗を有してもよい。この場合、半導体層１と第１電極７との間に同じ大きさの電圧を極性を逆にして印加した場合、「発光を伴わない電流」の大きさは、「発光を伴う電流」の大きさよりも大きくなる。また、発光電圧閾値を－Ｖaとし、このときの電流値を－Ｉ1としたとき、＋Ｖaの電圧印加時の電流値＋Ｉ2は、｜Ｉ2｜＞１０×｜Ｉ1｜とすることができる。
　発光素子１２の発光機構は、半導体層１と第１電極７との間に印加された電圧により誘電体層３と半導体層１に電界が形成され、半導体層１または第１電極７から誘電体層３に導入された電子がこの電界により加速され、この加速された電子が発光体５を励起しその励起準位が緩和することにより、発光体５が発光するためと考えられる。
２．半導体層
　半導体層１は、第１電極７との間に誘電体層３を挟むように設けられ、駆動電源１５により誘電体層３に電圧を印加するための電極となることができる。半導体層１は、電極となることができる半導体からなれば特に限定されないが、例えば、ｐ型半導体またはｎ型半導体とすることができる。多くの半導体材料では不純物ドーピングを行うことによって、その抵抗率を調節することが可能である。また、発光素子１２を光電混載基板に搭載するには、ディスクリート素子として構成し、ボンディングするよりも、半導体基板に作製した方が、占有面積等の面でメリットがあると考えられる。
　半導体層１は、誘電体層３と接する表面にｐ型半導体とｎ型半導体の両方を有してもよい。また、半導体層１は、基板上に形成した半導体の層であってもよく、半導体基板であってもよく、半導体基板の一部であってもよい。より具体的には、例えばｐ型シリコン基板またはｎ型シリコン基板とすることができる。また、ＳｉＯ2基板などの上にｐ型シリコンまたはｎ型シリコンを形成したものでもよく、Ｓｉ基板の上にＳｉＯ2などの誘電体層３を形成し、その上にｐ型シリコンまたはｎ型シリコンを形成したものでもよい。その場合、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板に含まれる結晶シリコン基板上に発光素子１２を形成してもよいし、または、ＣＶＤ法等を用いてＳｉＯ2などの誘電体層３上にアモルファスシリコンなどを形成し、その上に発光素子１２を形成してもよい。
３．第１電極
　第１電極７は、半導体層１との間に誘電体層３を挟むように設けられ、駆動電源により誘電体層３に電圧を印加するための電極となることができる。第１電極７は、電極となるものであれば特に限定されないが、透光性を有することが好ましい。第１電極７は、例えば、透光性電極とすることができる。また、第１電極７は、波長３００ｎｍ以上５００ｎｍ以下の光の透過率が６０％以上９９．９９％以下であってもよい。このことにより、発光体５の発光を第１電極側から取り出すことができる。第１電極７は、例えば、ＩＴＯなどの金属酸化物薄膜またはＡｌ、Ｔｉ、Ｔａなどの金属薄膜またはＳｉ、ＳｉＣ、ＧａＮなどの半導体薄膜である。
４．誘電体層
　誘電体層３は、半導体層１と第１電極７との挟まれるように設けられる。例えば、誘電体層３は、酸化シリコン、窒化シリコン又は酸窒化シリコンからなる。また、酸化シリコン、窒化シリコン又は酸窒化シリコンは通常のシリコン半導体プロセスで製膜可能であるので量産性に優れる上、他の電子回路と組み合わせることが可能である。また、誘電体層３を酸化シリコンとし、半導体層１をシリコン基板とすると、誘電体層３をシリコン基板の熱酸化膜とすることができ、容易に形成することができる。
　誘電体層３の厚さは、例えば１０ｎｍ以上１００ｎｍ以下（例えば１０、２０、３０、４０、５０、６０、７０、８０、９０及び１００ｎｍのうちいずれか２つの間の範囲）とすることができる。
　誘電体層３は、透光性を有することができる。このことにより、発光体５の発光を取り出すことができる。誘電体層３の光透過率は、例えば波長３００～５００ｎｍの光の透過率が８０％以上であることが好ましい。発光体５がＧｅＯ及びＧｅＯ2を含む微粒子の場合、発光体５から放出される光のピーク波長は３９０ｎｍ前後であるので、波長３００～５００ｎｍでの光透過率が高ければその分だけ光取り出し効率が高くなるからである。
５．発光体
　発光体５は、半導体層１中、誘電体層３中、半導体層１と誘電体層３との間、および第１電極７と誘電体層３との間のうち少なくとも１つの領域に形成される。図２は、様々な実施形態の発光素子１２の断面図である。発光体５は、図１のように誘電体層３中に形成されていてもよく、図２（ａ）のように半導体層１中に形成されていてもよい。また、発光体５は、半導体層１中または誘電体層３中に原子として存在してもよく、微粒子として存在してもよい。また、発光体５は、図２（ｂ）～（ｄ）のように層状に形成されてもよい。層状の発光体５は、図２（ｂ）のように誘電体層３に挟まれるように形成されてもよく、図３（ｃ）のように半導体層１と誘電体層３との間に形成されてもよく、図３（ｄ）のように誘電体層３と第１電極７との間に形成されてもよい。
　原子状の発光体５としては、例えば、ゲルマニウム原子、シリコン原子又はスズ原子などが挙げられ、酸化シリコンからなる誘電体層３にゲルマニウム原子などをイオン注入することにより形成することができる。微粒子状の発光体５としては、例えば、ゲルマニウム微粒子が挙げられる。また、層状の発光体５としては、例えば、ＺｎＳからなる層が挙げられる。
　以下、発光体５がゲルマニウム微粒子からなる場合について説明する。
　ゲルマニウム微粒子は、例えば、酸化シリコンからなる誘電体層３にゲルマニウム原子をイオン注入し、熱処理を施すことによりゲルマニウム原子を凝集させることにより形成することができる。この場合、形成したゲルマニウム微粒子に熱処理を施し酸化ゲルマニウムを含むゲルマニウム微粒子とすることもできる。さらに、前記酸化ゲルマニウムに含まれるゲルマニウム原子は＋２価であってもよく、＋４価であってもよく、＋２価のゲルマニウム原子（以下、Ｇｅ2+と略す）と＋４価のゲルマニウム原子（以下、Ｇｅ4+と略す）が混在してもよい。また、誘電体層３中の発光体５を構成する原子の数密度は、例えば１×１０16個／ｃｍ3～１×１０21個／ｃｍ3である。
　発光体５は、好ましくは、最大粒径が１ｎｍ以上２０ｎｍ以下の微粒子である。この場合、発光効率が特に高くなるからである。本発明において、「最大粒径」とは、誘電体層３の任意の断面（図１のような断面であってもよく、紙面に垂直な断面であってもよい。）の１００ｎｍ角の範囲をＴＥＭ観察した場合に観察できた微粒子のうち粒径が最も大きいものの粒径を意味する。また、本発明において「粒径」とは、断面ＴＥＭ写真で見た場合に、ＴＥＭ写真に射影され微粒子の平面像が含むことのできる最も長い線分の長さを意味する。微粒子の最大粒径は、例えば、１，２，３，４，５，６，７，８，９、１０、１２、１４、１６、１８又は２０ｎｍである。微粒子の最大粒径は、ここで例示した何れか２つの数値の間の範囲内であってもよく、何れか１つの数値以下であってもよい。
　酸化ゲルマニウム全体（Ｇｅ4+＋Ｇｅ2+）に対するＧｅ2+の割合は、ＸＰＳスペクトルのＧｅの３ｄピーク付近のスペクトルにおいて、Ｇｅ4+に起因するピークの面積ＳGe4+と、Ｇｅ2+に起因するピークの面積ＳGe2+を求め、ＳGe2+／（ＳGe4+＋ＳGe2+）を算出することによって求めることができる。ＸＰＳ測定のためのＸ線源には、例えば単色化したＡｌ、Ｋα線（１４８６．６ｅＶ）を用いることができる。Ｇｅ4+に起因するピークとＧｅ2+に起因するピークは、裾野が重なるがガウスフィッティングを行ってＧｅ4+に起因するピークとＧｅ2+に起因するピークとを波形分離することによって面積ＳGe4+及びＳGe2+を求めることができる。Ｇｅ4+及びＧｅ2+のピークエネルギーは、それぞれ約３３．５ｅＶ、３２ｅＶである。
　発光体５がＧｅ2+及びＧｅ4+を含むゲルマニウム微粒子の場合、発光体５に含まれるＧｅ2+とＧｅ4+の合計を１００％としたときＧｅ2+を１０％以上含むことができる。Ｇｅ2+の割合が小さすぎると発光しなかったり発光強度が小さくなりすぎる可能性がある。Ｇｅ2+の割合は、具体的には例えば１０、２０、３０、４０、５０、６０、７０、８０、９０、９５、９９、１００％である。Ｇｅ2+の割合は、ここで例示した数値の何れか２つの間の範囲内であってもよい。
　ところで、ＸＰＳスペクトルのＧｅの２ｐピーク付近のスペクトルにおいて、０価のゲルマニウム（以下、Ｇｅ0と略す）に起因するピークの面積ＳGeと、酸化ゲルマニウム（Ｇｅ2+＋Ｇｅ4+）に起因するピークの面積Ｓ酸化Geを求め、ＳGe2+／（ＳGe＋Ｓ酸化Ge）を算出することによってＧｅの酸化率を求めることができる。この酸化率の平均値は、特に限定されないが、例えば、１，５，１０，１５，２０，２５，３０，３４．９，３５，４０，４５，５０，５５，６０，６０．１，６５，７０，７０．１，７５，８０，８５，９０，９５，９９，１００％である。この酸化率の平均値は、ここで例示した数値の何れか２つの間の範囲内であってもよい。
　発光体５が誘電体層３中に形成したゲルマニウム微粒子からなる場合の発光素子１２は、半導体層１と第１電極７との間に電圧印加をした際のエレクトロルミネッセンス（ＥＬ）の波長のピークが３４０～４４０ｎｍ（より厳密には、３５０～４３０ｎｍ，３６０～４２０ｎｍ，３７０～４１０ｎｍ，３８０～４００ｎｍ又は３８５～３９５ｎｍ）の範囲内である。
６．第２電極
　第２電極１０は、半導体層１と電気的に接続するように形成される。半導体層１は第２電極を介して駆動電源１５と接続することができる。または、半導体層１は第２電極を介して接地接続することができる。第２電極１０は、たとえば、アルミニウム電極などの金属電極とすることができる。
７．駆動電源、電源回路
　駆動電源１５は、発光素子１２の発光を伴い、向きが一定の電流が誘電体層３を流れるように半導体層１と第１電極７との間に電圧を印加する。駆動電源１５が出力する電力は電源回路１３により発光素子１２に供給される。駆動電源１５は、誘電体層３に流れる電流の向きが一定であれば直流電源であっても交流電源であってもよい。また、駆動電源１５が交流電源の場合、駆動電源１５が誘電体層３に電圧を印加するための電源回路１３中に整流ダイオード１６を含んでもよい。このことにより、反極性を持つ電源を変換して所望の極性電圧を出力することができる。また、駆動電源１５が誘電体層３に電圧を印加するための電源回路１３中に昇圧回路または降圧回路を含んでもよい。このことにより駆動電源１５の出力を所望の電圧値に変換して発光素子１２に出力することができる。
　なお、本発明において、「向きが一定の電流」とは、印加電圧が増加すると電流値が大きくなるような電流の向きが一定である電流をいう。
　駆動電源１５が交流電源である場合、駆動電源は所望の波形の電圧を出力する電源であってもよい。駆動電源１５は、例えば、矩形波の電圧を出力するものであってもよく、正弦波の電圧を出力するものであってもよい。図３（ａ）～（ｃ）は、駆動電源１５により発光素子１２に電圧を出力する様々な電源回路１３を示した回路図である。駆動電源１５は、例えば、図３（ａ）のように低電圧正弦波交流電源とし、発光素子１２との間に昇圧回路および整流ダイオード１６を設けて発光素子１２と電気的に接続してもよい。昇圧回路によって、駆動電源１５から出力される電圧を所望の電圧値に変換し、整流ダイオード１６によって、半波のみを発光素子１２に出力することができる。このことにより、電流が流れる向きが一定の電流を発光素子１２に流すことができる。この電流の向きを発光素子の発光を伴い電流が流れる向きと同じにすることにより、発光素子を発光させることができる。
　また、駆動電源１５は、例えば、図３（ｂ）のように交流電源とし、発光素子１２との間に降圧回路および整流ダイオード１６を設けて発光素子１２と電気的に接続してもよい。昇圧回路によって、駆動電源１５から出力される電圧を所望の電圧値に変換し、整流ダイオード１６によって、半波のみを発光素子１２に出力することができる。
　また、駆動電源１５は、例えば、図３（ｃ）のように直流電源とし、発光素子１２との間にＤＣＤＣ変換回路を設けて発光素子１２と電気的に接続してもよい。ＤＣＤＣ変換回路によって、駆動電源１５から出力される電圧を所望の電圧値に変換し発光素子１２に出力することができる。
発光素子の製造方法
　以下に発光体５をゲルマニウム微粒子としたときの発光素子１２の製造方法について説明する。
１．半導体層の形成
　半導体層１は、ｐ型シリコン基板またはｎ型シリコン基板を用いた場合、これらを半導体層１とすることができる。また、シリコン基板に、ｐ型不純物またはｎ型不純物を拡散させてシリコン基板の一部に半導体層１を形成してもよい。
２．誘電体層の形成
　半導体層１の上に誘電体層３を形成する。例えば、シリコン基板を熱処理することにより酸化シリコンからなる誘電体層３を形成することができ、また、酸化シリコンや窒化シリコンをＣＶＤやスパッタリングで堆積し誘電体層３を形成することもできる。
３．発光体の形成
　誘電体層３の内部に発光体５を形成する。誘電体層３の内部に発光体５を形成する方法は、特に限定されないが、誘電体層３に対してゲルマニウムをイオン注入し、その後、熱処理を行う方法が考えられる。イオン注入後の熱処理によってゲルマニウムイオンが凝集して多数の微粒子が誘電体層３中に形成されるとともにＧｅ0が酸化されてＧｅ2+およびＧｅ4+を含む酸化ゲルマニウムが形成される。ゲルマニウムのイオン注入は、例えば、注入エネルギー５～１００ｋｅＶで注入量１×１０14～１×１０17ｉｏｎｓ／ｃｍ2の条件で行うことができる。
　Ｇｅ2+とＧｅ4+の割合は、ゲルマニウムの注入量、熱処理時間、熱処理温度、熱処理雰囲気等を変化させることによって適宜調節することができる。具体的には熱処理雰囲気中の酸素の分圧や流量を調整することによってＧｅ2+の割合を高めることができる。例えば膜厚１００ｎｍの酸化シリコン中のゲルマニウムの原子濃度が１０％以下の場合において、１時間、８００℃の熱処理においては、真空引き(毎分４００リットル)しながら不活性ガスを供給（毎分５０ミリリットル）した場合は、ゲルマニウムは一部酸素と結合するが酸素が不足しているので完全には酸化されずＧｅ2+が生成できる。不活性ガスに体積２０％の酸素を混合した１気圧の雰囲気中では、酸素の供給過多でＧｅ4+が多く形成され、Ｇｅ2+が減少する。Ｇｅ2+の割合を高めるのに適した雰囲気は、ゲルマニウムの注入条件や熱処理時間、温度など他のパラメーターにも左右されるが、一例では、ゲルマニウムの原子濃度を比較的高くし、不活性ガスに酸素を混合したガスを真空引きしながら供給することによってＧｅ2+の割合を高めることができる。
　また、ゲルマニウムは、誘電体層３中のゲルマニウム濃度が０．１～１０．０原子％になるようにイオン注入することが好ましい。１時間、６００℃の熱処理において、真空引き（毎分４００リットル）しながら不活性ガスを供給（毎分５０ミリリットル）した場合は、この範囲であれば発光効率が比較的高くなるからである。ゲルマニウム濃度は、具体的には例えば０．１，０．２，０．３，０．４，０．５，０．６，０．７，０．８，０．９，１．０，２．０，３．０，４．０，５．０，６．０，７．０，８．０，９．０，１０．０原子％である。この濃度は、ここで例示した数値の何れか２つの間の範囲内であってもよい。ゲルマニウム濃度は、例えば高分解能ＲＢＳ（ラザフォード後方散乱）法によって測定することができる。その他、ＳＩＭＳ（二次イオン質量分析法）等の様々な分析法によって測定することが可能である。なお、ゲルマニウム濃度の測定は、ゲルマニウム濃度がピーク値の１／１００以上となる範囲で行う。熱処理の温度は、４００～９００℃が好ましく５００～８００℃がさらに好ましい。この範囲であれば発光効率が比較的高くなるからである。
４．第１電極の形成
　発光体５が形成された誘電体層３の上に第１電極７である透光性電極を形成する。例えばＩＴＯ電極であれば塗布法、スパッタリング等により形成することができる。
５．第２電極の形成
　第２電極１０を半導体層１と電気的接続するように形成する。形成方法は特に限定されないが、アルミニウム電極を例えば、塗布法、スパッタリング等により半導体層１上に形成することができる。
ＥＬ実験
１．効果確認実験
　以下の方法で本発明の発光装置の効果を確認するための実験を行った。図４は発光素子１２の作製方法のフローチャートである。
　まず、５×１０15ｃｍ-3の不純物濃度を有するｎ型シリコン基板を酸素雰囲気中、１０５０℃で熱酸化することによって表面に６０ｎｍのシリコン熱酸化膜を形成した。
　次に、シリコン熱酸化膜中にＧｅイオンを５０ｋｅＶで９．２×１０15ｉｏｎｓ／ｃｍ2の条件で注入した。
　次に、熱酸化膜を形成したシリコン基板を電気炉に設置し、ロータリーポンプで引きながら、窒素を流入させ、６００℃で１時間熱処理した。
　次に、シリコン熱酸化膜上にＩＴＯ電極を形成し、シリコン基板側にアルミニウム電極を形成し、ＥＬ実験に用いる発光素子を得た。
　作製されたＥＬ素子は、図１に示した発光素子１２の断面図のような断面を有している。
　この発光素子のアルミニウム電極を接地接続し、ＩＴＯ電極に－４０Ｖ程度とすることにより、ｎ型シリコン基板（半導体層１）を正極とし、ＩＴＯ電極（第１電極７）を負極としてシリコン熱酸化膜（誘電体層３）電圧を印加したところ青色の発光が確認された。
　上記のＥＬ素子においては、半導体層１にｎ型シリコン基板を使用しているため、シリコン基板に対してＩＴＯ電極に負電圧を印加すると発光した。半導体層１にｐ型シリコン基板を使用すると、シリコン基板に対してＩＴＯ電極に正電圧を印加すると発光する。
　また、作製したＥＬ素子の青色の発光の発光スペクトルを図５に示す。図５を参照すると、確認された青色の発光は、３４０ｎｍから５５０ｎｍの波長の光であり、３４０ｎｍから４４０ｎｍの間にピークを有するエレクトロルミネッセンス発光であることが分かった。
　なお、１．０×１０17ｃｍ-3の不純物濃度を有するｎ型シリコン基板またはｐ型シリコン基板を用いて、同様の方法でそれぞれ発光素子を作製し、シリコン基板に対してＩＴＯ電極に電圧を印加したが、発光は確認されなかった。また、５×１０15ｃｍ-3の不純物濃度を有するｐ型シリコン基板を用いて、同様の方法で発光素子を作製し、シリコン基板に対してＩＴＯ電極に電圧を印加すると発光が確認された。
　このことにより、５×１０15ｃｍ-3以下の不純物濃度を有するシリコン基板を用いて発光素子を作製することにより、発光素子をエレクトロルミネッセンス発光させることができることがわかった。
　作製したＥＬ素子のアルミニウム電極を接地接続し、ＩＴＯ電極が－７０Ｖ～＋７０Ｖの電位となるように変化させ、ＥＬ素子のＩ－Ｖ特性および発光―電圧特性の測定を行った。この測定結果を図６に示す。図６を参照すると、ＩＴＯ電極が負の電位となるように電圧を印加した場合、ＥＬ素子に電流が流れるとＥＬ素子は発光しており、ＩＴＯ電極が正の電位になるように電圧を印加した場合、ＥＬ素子に電流が流れてもＥＬ素子はほとんど発光していないことがわかる。また、ＥＬ素子に同じ電位差の電圧を印加した場合であって、ＩＴＯ電極を負の電位としたときと正の電位としたときでは、ＩＴＯ電極を正の電位としたときより大きい電流値の電流がＥＬ素子に流れていることがわかる。つまり、ＥＬ素子に発光を伴う電流が流れた場合（ＩＴＯ電極を負の電位とした場合、つまりシリコン基板を正極としＩＴＯ電極を負極として熱酸化膜に電圧を印加した場合）、ＥＬ素子に発光を伴わない電流が流れた場合（ＩＴＯ電極を正の電位とした場合、つまりシリコン基板を負極としＩＴＯ電極を正極として熱酸化膜に電圧を印加した場合）に比べＥＬ素子の電気抵抗値はより大きく、消費電力は小さいことがわかる。
　また、図６を参照すると、ＥＬ素子の発光電圧閾値－Ｖaは―４０Ｖであり、このときの電流値－Ｉ1は―４．３ｍＡ／ｃｍ2であることがわかった。このとき、発光閾値の逆符号の電圧＋Ｖa４０ＶをＥＬ素子に印加した時の電流値＋Ｉ2は＋１２６ｍＡ／ｃｍ2であった。これは、上述の本明細書内における「｜Ｉ2｜＞１０×｜Ｉ1｜」という条件を満たしている。つまり、ＥＬ素子に正弦波電圧を印加しＩＴＯ電極が正の電位となった際に発光に寄与しない電流がＥＬ素子に多く流れることとなる。
　次に、電圧印加時のＥＬ素子の表面温度測定を行った。具体的には、作製したＥＬ素子の接地接続したアルミニウム電極表面に薄いポリイミドテープで包んだＫ熱電対を貼り付け、２５℃雰囲気にて、駆動電源をＩＴＯ電極に接続し表１に記載の電圧印加方法１～８の方法でＥＬ素子に電圧を印加してＥＬ素子の表面温度を測定した。熱電対をポリイミドテープで包むのは、電圧印加時にＥＬ素子を流れる電流が温度測定に影響することを避けるためである。
　この測定結果を表１に示す。表１に示した素子温度は、それぞれの方法で電圧を印加し素子温度が飽和状態に達した後の１００秒間の測定平均値を算出し示した。
Figure JPOXMLDOC01-appb-T000001
　表１の電圧印加方法１～３は、ＥＬ素子に矩形波の電圧を印加したときの素子表面温度を示しており、最高電圧と最低電圧をそれぞれ変えている。
　電圧印加方法１および２では素子表面温度が７０℃以上になっているのに対し、電圧印加方法３では、素子表面温度が３０℃程度に抑えられていることがわかった。電圧印加方法１、２では、最高電圧が＋６０Ｖであるため、ＩＴＯ電極が正極となりシリコン基板が負極となり熱酸化膜に電流（発光を伴わない電流）が流れるが、電圧印加方法３では、最高電圧が０Ｖであるため、「発光を伴わない電流」が流れないと考えられる。従って、「発光が伴わない電流」が流れるとＥＬ素子の発熱量は大きいことがわかった。また、この「発光を伴わない電流」が流れないようにＥＬ素子に電圧を印加することによりＥＬ素子の発熱を抑制することができることがわかった。
　また、電圧印加方法１、３では、最低電圧が－６０Ｖであるため、ＩＴＯ電極が負極となりシリコン基板が正極となり熱酸化膜に電流（発光を伴う電流）が流れるが、電圧印加方法２では最低電圧が０Ｖであるため、「発光を伴う電流」が流れないと考えられる。電圧印加方法３では素子表面温度が３０℃程度に抑えられており、電圧印加方法１では電圧印加方法２と比べ１５℃程度高いだけである。従って、「発光を伴う電流」が流れてもＥＬ素子の発熱量は小さいことがわかった。
　表１の電圧印加方法４は、ＥＬ素子に最高電圧＋６０Ｖ、最低電圧―６０Ｖの正弦波の電圧を印加したときの素子表面温度を示している。最高電圧、最低電圧が同じの電圧印加方法１と比較すると、電圧印加方法４のほうが温度上昇が低く抑えられている。これは、電圧印加方法４の印加電圧が正弦波であるため、「発光を伴わない電流」がより小さいためと考えられる。
　表１の電圧印加方法５、６は、ＩＴＯ電極を－６０Ｖまたは＋６０ＶとなるようにＥＬ素子に直流電圧を印加したときの素子表面温度を示している。電圧印加方法５では、素子表面温度は、３５℃と低く抑えられている。これは、ＩＴＯ電極が－６０Ｖとなるように電圧を印加するため、「発光を伴う電流」は流れるが、「発光を伴わない電流」は流れないためと考えられる。電圧印加方法６では、素子温度が１１５℃ととても高くなっている。これは、ＩＴＯ電極が＋６０Ｖとなるように電圧を印加するため、「発光を伴う電流」が多く流れ、「発光を伴わない電流」流れないためと考えられる。
　表１の電圧印加方法７，８は、ＥＬ素子に０Ｖを原点として正負に対称な矩形波で最高電圧＋６０Ｖ、最低電圧―６０Ｖの電圧をduty比を変化させて印加したときの素子表面温度を示している。ここで、duty比は、（正電圧の印加時間）／（正電圧の印加時間＋負電圧の印加時間）としている。これらの結果から、正電圧の印加時間が長いほど素子表面温度は上昇することがわかった。
　これらをまとめると、作製したＥＬ素子においては、負電圧のみを印加するものであれば、その波形に関わらず発熱を小さく抑制することが可能であり、少しでも正電圧が印加されれば、たちまち発熱増大につながることがわかった。特に光電混載回路の場合には、ＬＳＩと発光素子が密集しており、ＬＳＩは温度の影響を強く受けるため、発熱は小さいことが好ましい。１つの目安として素子表面温度が８５℃以下に抑えられることが好ましい。この８５℃とはＬＳＩ等の信頼性の目安の１つであるからである。さらに素子表面温度は６０℃以下に抑えられることが好ましい。
　素子表面温度を抑制するためには、駆動電源は極性をもった電圧のみを発光素子に印加することが望ましい。この構成を達成するには、例えば、駆動電源は、直流電源、または、後段にダイオードを有する交流電源によって構成すればよい。
　次に表１の電圧印加方法１（矩形波、最高電圧＝＋６０Ｖ、最低電圧＝－６０Ｖ）と電圧印加方法３矩形波、最高電圧＝０Ｖ、最低電圧＝－６０Ｖ）によりそれぞれＥＬ素子に電圧を印加したときの発光時間の測定を行った。この結果を図７に示す。図７を見ると、電圧印加方法３によりＥＬ素子に電圧を印加した場合の方が、電圧印加方法１によりＥＬ素子に電圧を印加した場合に比べ発光強度の劣化が少ないことがわかる。初期輝度の５０％になる時間をＥＬ素子の発光寿命と定義すると、電圧印加方法３により電圧を印加したＥＬ素子は、電圧印加方法１により電圧を印加したＥＬ素子に比べ約２０倍長い発光寿命を有するという結果を得た。発光は負電圧印加時にしか起きないので、この発光寿命の差はＥＬ素子の温度の違いによるものだと考えられる。すなわち、ＥＬ素子の発熱を抑制する電圧印加方法が、発光寿命の増長につながるという効果を得た。
　本実験において作製したＥＬ素子は、発光体としてゲルマニウム原子または酸化ゲルマニウムを含有するものであったが、ＥＬ素子は、発光体としてＺｎＳを含有するものであってもよい。また、ＥＬ素子は、ゲルマニウム原子または酸化ゲルマニウムとＺｎＳの両方を含有するものであってもよい。イオン注入法やＣＶＤ法を用い、ゲルマニウム原子または酸化ゲルマニウムを含有する発光層に更にＺｎＳを導入することによりＥＬ素子を作製することもできる。
２．酸化ゲルマニウムと発光との関係
　以下に示す方法によって、酸化ゲルマニウム（Ｇｅ4+およびＧｅ2+を含む）が本発明に含まれる発光素子の発光に関与していることを確認した。
　まず、発光機構について２つの仮説を考えた。第１の仮説は、Ｇｅナノ粒子が量子サイズ効果によって発光が起こっているというものである。この発光機構は、通常のナノ粒子の発光機構と同じであり、発光波長が粒子サイズに依存する。第２の仮説は、酸化ゲルマニウム（Ｇｅ4+およびＧｅ2+を含む）が発光に関与するというものである。ＧｅＯ（Ｇｅ2+）の励起状態と基底状態のエネルギー準位差は、２．９～３．２ｅＶ（３８７～４２７ｎｍ）であるので（L. Skuja, J. Non-Cryst. Solids, 239 (1998) 16-48.を参照）、第２の仮説によれば、発光波長は、３８７～４２７ｎｍ程度になり、この波長は粒子サイズに依存しないと考えられる。
　これらの仮説のどちらが正しいのかを検証するために、互いに異なる種々の温度条件と注入条件で発光素子を作製し、この素子に上記の方法で電圧を印加したときのＥＬ波長を測定した。ＥＬ波長の測定には、「島津製作所製　分光蛍光光度計ＲＦ－５３００ＰＣ」を用いた。発光素子の作製方法は、熱処理温度やＧｅ注入量を適宜変化させた以外は「１．効果確認実験」で説明した通りである。
　得られた結果を図８、図９に示す。図８中の温度は、Ｇｅ注入後の熱処理温度（時間は１時間）を示す。図９中の「原子％」は、Ｇｅ注入後のシリコン酸化膜内でのＧｅ濃度を示す。図８でのＧｅ濃度は５．０原子％であり、図９でのＧｅ注入後の熱処理温度は７００℃（時間は１時間）である。
　図８、図９を参照すると、熱処理温度やＧｅ濃度が変わってもＥＬのピーク波長は、ほぼ３９０ｎｍで一定であることが分かる。熱処理温度やＧｅ濃度が変わると、形成されるナノ粒子のサイズも変化するので、発光機構が第１の仮説に従うのであればＥＬのピーク波長がずれるはずである。従って、図８、図９で確認されたＥＬの波長は、第１の仮説では説明ができない。一方、波長３９０ｎｍは、第２の仮説で予測された発光波長（３８７～４２７ｎｍ）の範囲内である。
　以上より、本発明の発光素子からのＥＬ波長は、第１の仮説では説明できず、第２の仮説で説明できることが分かる。従って、本発明の発光素子の発光には、酸化ゲルマニウム（Ｇｅ4+およびＧｅ2+を含む）が関与していることが確認できた。
　ところで、図８を参照すると、熱処理温度は、６００～７００℃が好ましいことが分かる。また、図９を参照すると、Ｇｅ濃度は、３．０原子％以上が好ましく、３．０～５．０原子％がさらに好ましいことが分かる。
３．Ｇｅ0、Ｇｅ2+、Ｇｅ4+の割合の深さ方向分布
　「１．効果確認実験」で説明した方法に従って発光素子を作製し、シリコン酸化膜内でのＧｅ0、Ｇｅ2+、Ｇｅ4+の割合の深さ方向分布を調べた。ここで作製した発光素子のＧｅ濃度は５．０原子％であり、熱処理温度は８００℃（時間は１時間）である。
　ＸＰＳは通常試料表面から深さ数ｎｍの範囲の分析ができるので、アルゴンイオンビームによるエッチングとＸＰＳ測定を交互に行うことによって、深さ５０ｎｍまでの領域においてＧｅ0、Ｇｅ2+、Ｇｅ4+の割合の深さ方向の変化を調べた。アルゴンイオンビームのエネルギーは４ｋＶ，ビーム電流は１５ｍＡで、１回当り３００秒照射した。その時のＸＰＳ測定結果を各深さについて、分かり易いように縦方向にグラフを平行移動して並べたものを図１０に示す。また、各深さに含まれるＧｅ原子の状態を、Ｇｅ0、Ｇｅ2+、Ｇｅ4+の割合で示したグラフを図１１に示す。
　これによると、「１．効果確認実験」で説明した注入方法でＧｅの注入濃度が比較的高い深さ１０～５０ｎｍの領域では、酸化されていないＧｅ0の割合は３０～７０％である。Ｇｅ4+は０～２０％の間で、およそ１０％である。Ｇｅが完全に酸化されず一部酸化したＧｅ2+は１０～５０％の間である。
　各深さでのＧｅ0、Ｇｅ2+、Ｇｅ4+の割合は、スペクトルのＧｅの３ｄピーク付近のＸＰＳスペクトルにおいて、Ｇｅ0に起因するピークの面積ＳGeと、Ｇｅ2+に起因するピークの面積ＳGe2+と、Ｇｅ4+に起因するピークの面積ＳGe4+とを求め、ＳGe／（ＳGe＋ＳGe2+＋ＳGe4+）、ＳGe2+／（ＳGe＋ＳGe2+＋ＳGe4+）、ＳGe4+／（ＳGe＋ＳGe2+＋ＳGe4+）を各深さで算出することによって求めた。ＸＰＳスペクトルは、Ｘ線源として単色化したＡｌ、Ｋα線（１４８６．６ｅＶ）を用いて測定した。
　１： 半導体基板（半導体層）　　３：誘電体層　　５：発光体　　７：第１電極　　１０：第２電極　　１２：発光素子　　１３：電源回路　　１５：駆動電源　　１６：整流ダイオード　　２０：発光装置

Claims (9)

  1. 　半導体層と、第１電極と、前記半導体層と第１電極とに挟まれた誘電体層と、発光体とを含む発光素子と、
    前記半導体層と第１電極との間に電圧を印加するための電源回路とを備え、
    前記発光体は、前記半導体層の中、前記誘電体層の中、前記半導体層と前記誘電体層との間、および第１電極と前記誘電体層との間のうち少なくとも１つの領域に形成され、
    前記発光素子は、前記半導体層を正極とし第１電極を負極として前記誘電体層に電流を流した場合および前記半導体層を負極とし第１電極を正極として前記誘電体層に電流を流した場合のうち、一方の場合では電流を流すと発光するのに対し、他方の場合では電流を流しても実質的に発光せず、
    前記電源回路は、前記発光素子の発光を伴い、向きが一定の電流が前記誘電体層を流れるように前記半導体層および第１電極とそれぞれ電気的に接続することを特徴とする発光装置。
  2. 　前記発光素子は、前記誘電体層に前記発光素子の発光を伴う電流が流れる場合、前記誘電体層に前記発光素子の発光を伴わない電流が流れる場合に比べより高い電気抵抗を有する請求項１に記載の装置。
  3. 　前記電源回路は、前記半導体層と第１電極との間の前記誘電体層に電流を流すため整流ダイオードを備え、
    前記電源回路は、交流電源から電力を供給される請求項１または２に記載の装置。
  4. 　前記電源回路は、直流電源から電力を供給される請求項１または２に記載の装置。
  5. 　前記半導体層は、ｎ型半導体またはｐ型半導体からなり、
    前記電源回路は、前記半導体層がｎ型半導体からなる場合、前記半導体層が正極となり第１電極が負極となるように前記半導体層および第１電極とそれぞれ電気的に接続し、前記半導体層がｐ型半導体からなる場合、前記半導体層が負極となり第１電極が正極となるように前記半導体層および第１電極とそれぞれ電気的に接続する請求項１～４のいずれか１つに記載の装置。
  6. 　前記半導体層は、５×１０15ｃｍ-3以下の不純物濃度を有するｎ型半導体または５×１０15ｃｍ-3以下の不純物濃度を有するｐ型半導体を含む請求項１～５のいずれか１つに記載の装置。
  7. 　前記発光体は、ゲルマニウム原子を含む請求項１～６のいずれか１つに記載の装置。
  8. 　前記発光体は、ＺｎＳを含む請求項１～６のいずれか１つに記載の装置。
  9. 　前記発光素子は、前記誘電体層に発光を伴う電流が流れた場合６０℃以下の表面温度を有する請求項１～８のいずれか１つに記載の装置。
PCT/JP2011/066720 2010-10-08 2011-07-22 発光装置 Ceased WO2012046489A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/878,325 US20130256719A1 (en) 2010-10-08 2011-07-22 Light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010228751A JP5103513B2 (ja) 2010-10-08 2010-10-08 発光装置
JP2010-228751 2010-10-08

Publications (1)

Publication Number Publication Date
WO2012046489A1 true WO2012046489A1 (ja) 2012-04-12

Family

ID=45927489

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/066720 Ceased WO2012046489A1 (ja) 2010-10-08 2011-07-22 発光装置

Country Status (3)

Country Link
US (1) US20130256719A1 (ja)
JP (1) JP5103513B2 (ja)
WO (1) WO2012046489A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817576A (ja) * 1994-04-25 1996-01-19 Canon Inc 発光素子及びその製造方法
JP2005187806A (ja) * 2004-11-29 2005-07-14 Japan Science & Technology Agency 発光薄膜及びその光デバイス
JP2010135259A (ja) * 2008-12-08 2010-06-17 Sharp Corp 発光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134278A (ja) * 1983-12-23 1985-07-17 横河電機株式会社 Ｅｌ表示装置
JPH06140157A (ja) * 1992-10-29 1994-05-20 Nippon Sheet Glass Co Ltd エレクトロルミネッセンス素子
DE69323884T2 (de) * 1993-10-20 1999-07-22 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Elektrolumineszente Festkörpervorrichtung und Verfahren zu ihrer Herstellung
JP2758849B2 (ja) * 1994-03-24 1998-05-28 ユニバーシティ オブ サリー ルミネッセンスシリコン材料及びその形成方法及びルミネッセンス基材の処理方法及びエレクトロルミネッセンスデバイス
US5723348A (en) * 1994-04-25 1998-03-03 Canon Kabushiki Kaisha Method of making a light-emitting device
JPH11310776A (ja) * 1998-04-30 1999-11-09 Mitsubishi Materials Corp 発光材料及びその製造方法並びにこれを用いた発光素子
JP2006032082A (ja) * 2004-07-15 2006-02-02 Sony Corp 発光薄膜および発光素子ならびに発光薄膜の形成方法
KR20070035341A (ko) * 2005-09-27 2007-03-30 삼성전자주식회사 간극을 채운 반도체 나노결정층을 함유하는 발광소자 및 그제조방법
KR101109195B1 (ko) * 2005-12-19 2012-01-30 삼성전자주식회사 3차원 구조의 발광소자 및 그의 제조방법
JP2007194194A (ja) * 2005-12-22 2007-08-02 Matsushita Electric Ind Co Ltd エレクトロルミネッセンス素子およびこれを用いた表示装置、露光装置、照明装置
WO2009110806A1 (en) * 2008-03-07 2009-09-11 Auckland Uniservices Limited Optoelectronic light emitting structure
JP5200596B2 (ja) * 2008-03-14 2013-06-05 Ｔｄｋ株式会社 発光素子
JP2009266551A (ja) * 2008-04-24 2009-11-12 Panasonic Corp 発光素子及び表示装置
JP2010219078A (ja) * 2009-03-12 2010-09-30 Kobundo Insatsu Kk 無機エレクトロルミネッセンス素子とその素子を利用した発光装置と発光方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817576A (ja) * 1994-04-25 1996-01-19 Canon Inc 発光素子及びその製造方法
JP2005187806A (ja) * 2004-11-29 2005-07-14 Japan Science & Technology Agency 発光薄膜及びその光デバイス
JP2010135259A (ja) * 2008-12-08 2010-06-17 Sharp Corp 発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
REBOHLE, L. ET AL.: "Strong blue and violet photoluminescence and electroluminescence from germanium-implanted and silicon-implanted silicon-dioxide layers", APPL. PHYS. LETT., vol. 71, no. 19, 1997, pages 2809 - 2811, XP012019001, DOI: doi:10.1063/1.120143 *

Also Published As

Publication number Publication date
US20130256719A1 (en) 2013-10-03
JP2012084331A (ja) 2012-04-26
JP5103513B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
CN101361199B (zh) 用于固态光发射器的工程结构
JP5580866B2 (ja) 紫外光発生用ターゲット、電子線励起紫外光源、及び紫外光発生用ターゲットの製造方法
JP4890311B2 (ja) 発光素子
JPH0118117B2 (ja)
TW200305178A (en) Quantum device
US20240339557A1 (en) Light-emitting metal-oxide-semiconductor devices and associated systems, devices, and methods
JP5103513B2 (ja) 発光装置
JPWO2001071759A1 (ja) 弾道電子発生方法と弾道電子固体半導体素子並びに発光素子とディスプレイ装置
JP4719787B2 (ja) 発光素子およびその使用方法
WO2005027172A1 (ja) ダイヤモンド電子放出素子およびこれを用いた電子線源
JP5124547B2 (ja) 発光素子およびその使用方法
JP2010140720A (ja) 発光素子、発光素子の使用方法、発光素子の製造方法
JP3484427B2 (ja) 発光素子
Lin et al. White-Light Emission SSI-LED Made of Sputter Deposited TiOx Thin Film on Si Wafer
JP2010033908A (ja) 発光素子、発光素子の使用方法、発光素子の製造方法、ディスプレイ
JP2010135841A (ja) 無機非縮退半導体
JP5055442B2 (ja) 発光素子、光電気混載基板および発光装置
Lin et al. Light emission enhancement by embedding nanocrystalline cadmium selenide in amorphous ZrHfO high-k dielectric thin film deposited on silicon wafer
JP2006222391A (ja) ダイヤモンド紫外線発光素子
JP4740310B2 (ja) 無機ｅｌ素子及び無機ｅｌ素子の製造方法
RU2488918C1 (ru) Способ создания светоизлучающего элемента
TW201007984A (en) Light emitting diode
Pietryga et al. Improving the Performance of Quantum Dot Light-Emitting Diodes through Nanoscale Engineering
JP2010067936A (ja) 発光素子およびその製造方法
TW201232844A (en) White light emitting diode with fluorescent layer

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11830423

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13878325

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11830423

Country of ref document: EP

Kind code of ref document: A1