WO2012043429A1

WO2012043429A1 - 高周波モジュール

Info

Publication number: WO2012043429A1
Application number: PCT/JP2011/071791
Authority: WO
Inventors: 上嶋孝紀
Original assignee: 株式会社村田製作所
Priority date: 2010-09-29
Filing date: 2011-09-26
Publication date: 2012-04-05
Also published as: CN103125078B; CN103125078A; US20130176915A1; US9160397B2; JP5590134B2; JPWO2012043429A1

Abstract

デュプレクサの送信側回路と受信側回路との間のアイソレーションを高くすることができるとともに、小型化しやすい高周波モジュールを実現する。高周波モジュール（１０）は、スイッチ素子（ＳＷＩＣ）、デュプレクサ（ＤＵＰ１，ＤＵＰ２，ＤＵＰ３）を備える。デュプレクサ（ＤＵＰ１）はＳＡＷフィルタ（ＳＡＷｕｔ１，ＳＡＷｕｒ１）で構成され、デュプレクサ（ＤＵＰ２）はＳＡＷフィルタ（ＳＡＷｕｔ２，ＳＡＷｕｒ２）で構成され、デュプレクサ（ＤＵＰ３）はＳＡＷフィルタ（ＳＡＷｕｔ３，ＳＡＷｕｒ３）で構成される。ＳＡＷフィルタ（ＳＡＷｕｔ１，ＳＡＷｕｔ２，ＳＡＷｕｔ３）は、積層体（９００）の一方端辺の近傍に実装される。ＳＡＷフィルタ（ＳＡＷｕｒ１，ＳＡＷｕｒ２，ＳＡＷｕｒ３）は、積層体（９００）の一方端辺と反対側の他方端辺の近傍に実装される。積層体（９００）の中央には、スイッチ素子（ＳＷＩＣ）が実装される。

Description

高周波モジュール

　この発明は、複数の通信信号を共通アンテナで送受信する高周波モジュールに関する。

　従来、それぞれに異なる周波数帯域を利用した複数の通信信号を共通アンテナで送受信する高周波モジュールが各種考案されている。このような高周波モジュールとして、例えば、特許文献１に記載の高周波モジュールは、スイッチＩＣ、分波回路、およびデュプレクサを備えている。

　ここで、分波回路とは、送信信号、受信信号に限ることなく、対象となる複数の通信信号を分波する回路および回路素子を示しており、例えば、ＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）８５０の通信信号およびＧＳＭ９００の通信信号と、ＤＣＳ（Ｄｉｇｉｔａｌ　Ｃｅｌｌｕｌａｒ　Ｓｙｓｔｅｍ）の通信信号、ＰＣＳ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ　Ｓｅｒｖｉｃｅｓ）の通信信号およびＣＤＭＡ（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ）通信システムの通信信号と、を分波する回路である。

　デュプレクサとは、一つの通信帯域における異なる周波数帯域を利用する送信信号と受信信号とを分波する回路素子である。例えば、特許文献１に記載のデュプレクサは、ＣＤＭＡ通信システムのうちの一つの通信帯域の送信信号入力ポートと、受信信号出力ポートと、アンテナ入出力ポート（具体的には、スイッチＩＣを介したアンテナ入出力ポート）に接続する。デュプレクサは、前記一つの通信帯域の送信信号を送信信号入力ポートからアンテナ入出力ポート側へ伝送し、前記一つの通信帯域の受信信号をアンテナ入出力ポート側から受信信号出力ポートへ伝送する。

特開２００８－１０９９５号公報

　上述のように、デュプレクサは、一つの通信帯域における送信信号と受信信号との分波を行うものであり、これら一つの通信帯域を利用する送信信号と受信信号は、使用周波数帯域が比較的近接する。したがって、現在、デュプレクサ、特に携帯通信端末の高周波モジュールに実装されるデュプレクサは、送信信号の使用周波数帯域を通過帯域とする送信側ＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタと、受信信号の使用周波数帯域を通過帯域とする受信側ＳＡＷフィルタとを、組み合わせて構成される。

　そして、従来のデュプレクサは、特許文献１に示すように、送信側ＳＡＷフィルタと受信側ＳＡＷフィルタとが一つの筐体に一体形成されている。

　このため、従来のデュプレクサは、送信信号の伝送経路（電極パターン等）と受信信号の伝送経路（電極パターン等）とが近接する。したがって、ハイパワーの送信信号が受信信号側の伝送経路に漏洩し、送信側回路と受信側回路との間のアイソレーションが低下してしまうことがある。

　また、高周波モジュールに対して、さらなる小型化が要求されることがあり、当該高周波モジュールの小型化を行うための設計変更に対しては、各回路素子の大きさも重要な要素となる。

　したがって、本発明の目的は、デュプレクサの送信側回路と受信側回路との間のアイソレーションを高くすることができるとともに、小型化しやすい高周波モジュールを実現することにある。

　この発明は、共通端子に対して複数の個別端子を切り替えて接続するスイッチ素子と、一つの通信帯域における送信信号と受信信号とを分波するデュプレクサと、スイッチ素子およびデュプレクサが天面に実装され、底面に外部接続ポート用の電極が形成され、内層に高周波モジュールを構成する所定の電極パターンが形成された積層体と、を備える高周波モジュールに関する。この高周波モジュールのデュプレクサは、送信側フィルタと受信側フィルタとを備える。送信側フィルタは、送信信号の周波数帯域を通過帯域とし、少なくとも受信信号の周波数帯域を減衰帯域とする。受信側フィルタは、受信信号の周波数帯域を通過帯域とし、少なくとも送信信号の周波数帯域を減衰帯域とする。

　これらの送信側フィルタと受信側フィルタは個別の筐体からなる。送信側フィルタと受信側フィルタとは、積層体の天面に離間して実装される。スイッチ素子は、送信側フィルタの実装位置と受信側フィルタの実装位置との間に実装される。

　この構成では、デュプレクサを構成する送信側フィルタと受信側フィルタとが、一体化されておらず、積層体天面の離間した位置に配置されるので、一体化した場合よりも送信側フィルタと受信側フィルタの間隔が広くなる。これにより、送信側フィルタと受信側フィルタとの間の不要な電磁結合および静電結合が抑制される。さらに、これら送信側フィルタと受信側フィルタの間にスイッチ素子が介在することで、送信側フィルタと受信側フィルタとの間の不要な電磁結合および静電結合がより一層抑制される。また、送信側フィルタと受信側フィルタとが個別筐体となることで、単独の回路素子としての筐体が従来のデュプレクサ単体よりも小さくなる。したがって、小型化のための実装パターンの選択性が向上する。

　また、この発明の高周波モジュールでは、外部接続ポート用の電極は、送信信号を外部から入力する送信信号入力ポート用の電極を含む。送信側フィルタの送信信号入力端子と送信信号入力ポート用の電極とは、積層体を平面視した状態で、少なくとも一部が重なるように送信側フィルタが実装されている。

　この構成では、積層体の天面に形成された送信側フィルタの送信信号入力端子が実装される電極と、積層体の底面に形成された送信信号入力ポート用の電極とが、積層体を平面視した状態で略同じ位置となる。したがって、通常の積層方向に沿った引き回しを行えば、送信側フィルタの送信信号入力端子が実装される電極と送信信号入力ポート用の電極とを接続する内層の送信系の電極パターンを短くすることができる。したがって、送信系の電極パターンが、他の電極パターン、例えば受信系の電極パターンに対して電磁結合および静電結合することを抑制できる。

　また、この発明の高周波モジュールでは、送信側フィルタの送信信号入力端子が実装される電極と送信信号入力ポート用の電極とは、積層体の積層方向に沿って形成されたビア電極のみによって接続されている。

　この構成では、送信側フィルタの送信信号入力端子が実装される電極と送信信号入力ポート用の電極とが、積層方向に沿った最短距離で接続される。これにより、送信系の電極パターンが、他の電極パターン、例えば受信系の電極パターンに対して電磁結合および静電結合することを、さらに抑制できる。

　また、この発明の高周波モジュールでは、外部接続ポート用の電極は、受信信号を外部へ出力する受信信号出力ポート用の電極を含む。受信側フィルタの受信信号出力端子と受信信号出力ポート用の電極とは、積層体を平面視した状態で、少なくとも一部が重なるように、受信側フィルタが実装されている。

　この構成では、積層体の天面に形成された受信側フィルタの受信信号出力端子が実装される電極と、積層体の底面に形成された受信信号出力ポート用の電極とが、積層体を平面視した略同じ位置となる。したがって、通常の積層方向に沿った引き回しを行えば、受信側フィルタの受信信号出力端子が実装される電極と受信信号出力ポート用の電極とを接続する内層の受信系の電極パターンを短くすることができる。したがって、受信系の電極パターンが、他の電極パターン、例えば送信系の電極パターンに対して電磁結合および静電結合することを抑制できる。

　また、この発明の高周波モジュールでは、受信側フィルタの受信信号出力端子が実装される電極と受信信号出力ポート用の電極とは、積層体の積層方向に沿って形成されたビア電極のみによって接続されている。

　この構成では、受信側フィルタの受信信号出力端子が実装される電極と受信信号出力ポート用の電極とが、積層方向に沿った最短距離で接続される。これにより、受信系の電極パターンが、他の電極パターン、例えば送信系の電極パターンに対して電磁結合および静電結合することを、さらに抑制できる。

　また、この発明の高周波モジュールでは、デュプレクサは複数備えられている。各デュプレクサをそれぞれに構成する複数の送信側フィルタは、一つの筐体に一体形成されている。

　この構成では、複数の送信側フィルタを個別に配置するよりも、小型化が可能になる。

　また、この発明の高周波モジュールでは、デュプレクサは複数備えられている。各デュプレクサをそれぞれに構成する複数の受信側フィルタは、一つの筐体に一体形成されている。

　この構成では、複数の受信側フィルタを個別に配置するよりも、小型化が可能になる。

　また、この発明の高周波モジュールでは、スイッチ素子は、駆動電圧および制御電圧が印加される電源系端子を備える。送信側フィルタは、スイッチ素子に対して電源系端子が配設された側と反対側に実装されている。

　この構成では、送信側フィルタとスイッチ素子の電源系端子との距離を広くとることができるので、送信側フィルタから漏洩したハイパワーの送信信号がスイッチ素子の電源系端子へ入力されることを抑制できる。これにより、スイッチ素子の駆動電圧や制御電圧に送信信号が重畳することを抑制でき、スイッチ素子の特性劣化を防止できる。

　この発明の高周波モジュールでは、積層体の天面には、スイッチ素子、デュプレクサを構成する送信側フィルタおよび受信側フィルタとは異なる構成要素となる回路素子が実装されている。この回路素子は、スイッチ素子の実装位置と送信側フィルタの実装位置との間に実装されている。

　この構成では、送信側フィルタの実装位置に対して、回路素子を介して、スイッチ素子および受信側フィルタが実装されることで、送信側フィルタと受信側フィルタとの間のアイソレーションだけでなく、送信側フィルタとスイッチ素子との間のアイソレーションも向上させることができる。

　この発明によれば、一つの通信帯域における送信信号側回路と受信側回路との間のアイソレーションを高く保ちつつ、小型化しやすい高周波モジュールを実現することができる。

第１の実施形態に係る高周波モジュール１０の回路構成を示すブロック図である。第１の実施形態に係る高周波モジュール１０の構造を説明するための外観斜視図、天面実装図、および、スイッチ素子ＳＷＩＣの端子配列パターン図である。第２の実施形態に係る高周波モジュール１０Ａの回路構成を示すブロック図である。第２の実施形態に係る高周波モジュール１０Ａの構造を説明するための外観斜視図、天面実装図、および、スイッチ素子ＳＷＩＣの端子配列パターン図である。第２の実施形態の高周波モジュール１０Ａの積み図である。第２の実施形態の高周波モジュール１０Ａの積層体９００の最上層の実装状態図、および、最下層の外部接続用のポート電極の配列パターン図である。

　本発明の第１の実施形態に係る高周波モジュールについて、図を参照して説明する。ＧＳＭ９００の通信信号、ＧＳＭ１８００の通信信号、ＧＳＭ１９００の通信信号の送受信とともに、Ｗ－ＣＤＭＡ（Ｗｉｄｅｂａｎｄ　Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ通信システムの三種の通信帯域における送受信、すなわち、六種類の通信信号の送受信を行う高周波モジュールについて説明する。なお、Ｗ－ＣＤＭＡの三種の通信帯域の一例としては、ＢＡＮＤ１，ＢＡＮＤ２，ＢＡＮＤ５の組み合わせがある。ここで、ＧＳＭ９００、ＧＳＭ１８００、ＧＳＭ１９００の送受信回路は、省略することができる。また、これらのＧＳＭ系の通信信号とは別の通信システムの送受信数も三つに限るものではない。

　また、以下の説明では、スイッチ素子の一例として、スイッチＩＣを用いた場合を示すが、他の構造からなるスイッチ素子にも適用することができる。

　まず、本実施形態の高周波モジュール１０の回路構成について説明する。図１は本実施形態に係る高周波モジュール１０の回路構成を示すブロック図である。

　スイッチ素子ＳＷＩＣは、単一の共通端子ＰＩＣ０と、八個の個別端子ＰＩＣ１１－ＰＩＣ１８を備える。スイッチ素子ＳＷＩＣは、グランドＧＮＤに接続するためのグランド用端子ＰＧＮＤを備える。グランド用端子ＰＧＮＤは、高周波モジュール１０の外部接続用のグランドポート電極ＰＭＧＮＤに接続している。

　スイッチ素子ＳＷＩＣは、駆動電圧印加用端子ＰＩＣＶｄｄ、および複数の制御電圧印加用端子ＰＩＣＶｃ１，ＰＩＣＶｃ２，ＰＩＣＶｃ３，ＰＩＣＶｃ４を備える。駆動電圧印加用端子ＰＩＣＶｄｄは、高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｄｄに接続している。制御電圧印加用端子ＰＩＣＶｃ１，ＰＩＣＶｃ２，ＰＩＣＶｃ３，ＰＩＣＶｃ４は、高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｃ１，ＰＭＶｃ２，ＰＭＶｃ３，ＰＭＶｃ４にそれぞれ接続している。

　スイッチ素子ＳＷＩＣは、駆動電圧印加用端子ＰＩＣＶｄｄから印加される駆動電圧Ｖｄｄで駆動する。スイッチＩＣ素子ＳＷＩＣは、複数の制御電圧印加用端子ＰＩＣＶｃ１，ＰＩＣＶｃ２，ＰＩＣＶｃ３，ＰＩＣＶｃ４にそれぞれ印加される制御電圧Ｖｃ１，Ｖｃ２，Ｖｃ３，ＶＣ４の組み合わせにより、単一の共通端子ＰＩＣ０を、八個の個別端子ＰＩＣ１１－ＰＩＣ１８のいずれか一つに接続する。

　共通端子ＰＩＣ０は、ＥＳＤ回路を兼ねるアンテナ側整合回路を介して高周波モジュール１０の外部接続用のポート電極ＰＭａｎに接続している。ポート電極ＰＭａｎは、外部のアンテナＡＮＴに接続している。

　第１個別端子ＰＩＣ１１は、送信側フィルタ１２Ａを介して、高周波モジュール１０の外部接続用のポート電極ＰＭｔＬに接続している。ポート電極ＰＭｔＬは、ＧＳＭ８５０の送信信号またはＧＳＭ９００の送信信号が外部から入力されるポートである。送信側フィルタ１２Ａは、ＧＳＭ８５０の送信信号およびＧＳＭ９００の送信信号の２倍高調波および３倍高調波を減衰させ、ＧＳＭ８５０の送信信号およびＧＳＭ９００の送信信号の使用周波数帯域を通過帯域とするフィルタ回路である。

　第２個別端子ＰＩＣ１２は、送信側フィルタ１２Ｂを介して、高周波モジュール１０の外部接続用のポート電極ＰＭｔＨに接続している。ポート電極ＰＭｔＨは、ＧＳＭ１８００の送信信号またはＧＳＭ１９００の送信信号が外部から入力されるポートである。送信側フィルタ１２Ｂは、ＧＳＭ１８００の送信信号およびＧＳＭ１９００の送信信号の２倍高調波および３倍高調波を減衰させ、ＧＳＭ１８００の送信信号およびＧＳＭ１９００の送信信号の使用周波数帯域を通過帯域とするフィルタ回路である。

　第３個別端子ＰＩＣ１３は、ＳＡＷフィルタＳＡＷ１の一方端に接続している。第３個別端子ＰＩＣ１３とＳＡＷフィルタＳＡＷ１とを接続する伝送線路とグラント電位との間には、整合用のインダクタＬ５が接続されている。ＳＡＷフィルタＳＡＷ１は、ＧＳＭ９００の受信信号の周波数帯域を通過帯域とするフィルタであり、平衡－不平衡変換機能を有する。ＳＡＷフィルタＳＡＷ１の他方端は平衡端子であり、高周波モジュール１０の外部接続用のポート電極ＰＭｒＬに接続している。

　第４個別端子ＰＩＣ１４は、ダイプレクサＤＩＰ１のＳＡＷフィルタＳＡＷｉｒ１の一方端に接続している。第４個別端子ＰＩＣ１４とＳＡＷフィルタＳＡＷｉｒ１とを接続する伝送線路とグランド電位との間には、整合用のインダクタＬ６が接続されている。ＳＡＷフィルタＳＡＷｉｒ１は、ＧＳＭ１８００の受信信号の周波数帯域を通過帯域とするフィルタであり、平衡－不平衡変換機能を有する。

　第５個別端子ＰＩＣ１５は、ダイプレクサＤＩＰ１のＳＡＷフィルタＳＡＷｉｒ２の一方端に接続している。第５個別端子ＰＩＣ１５とＳＡＷフィルタＳＡＷｉｒ２とを接続する伝送線路とグランド電位との間には、整合用のインダクタＬ７が接続されている。ＳＡＷフィルタＳＡＷｉｒ２は、ＧＳＭ１９００の受信信号の周波数帯域を通過帯域とするフィルタであり、平衡－不平衡変換機能を有する。

　ＳＡＷフィルタＳＡＷｉｒ１，ＳＡＷｉｒ２は一体形成され、一つのダイプレクサＤＩＰ１を形成している。ダイプレクサＤＩＰ１のＳＡＷフィルタＳＡＷｉｒ１，ＳＡＷｉｒ２の平衡端子は共通化されている。この共通化された平衡端子は、高周波モジュール１０の外部接続用のポート電極ＰＭｒＨに接続している。ＧＳＭ１８００の受信信号およびＧＳＭ１９００の受信信号は、ポート電極ＰＭｒＨから外部へ出力される。

　第６個別端子ＰＩＣ１６は、デュプレクサＤＵＰ１に接続している。第６個別端子ＰＩＣ１６とデュプレクサＤＵＰ１との間には、キャパシタＣ２が接続され、当該キャパシタＣ２のデュプレクサＤＵＰ１側とグランド電位との間にはインダクタＬ３が接続されている。これらキャパシタＣ２とインダクタＬ３により整合回路が構成される。

　デュプレクサＤＵＰ１は、ＳＡＷフィルタＳＡＷｕｔ１とＳＡＷフィルタＳＡＷｕｒ１とから構成される。第６個別端子ＰＩＣ１６は、ＳＡＷフィルタＳＡＷｕｔ１の一方端とＳＡＷフィルタＳＡＷｕｒ１の一方端の双方に接続する。

　本発明の送信側フィルタに対応するＳＡＷフィルタＳＡＷｕｔ１は、第１通信信号の送信信号の使用周波数帯域を通過帯域とし、第１通信信号の受信信号の使用周波数帯域が減衰帯域内に設定されている。ＳＡＷフィルタＳＡＷｕｔ１の他方端は、高周波モジュール１０の外部接続用のポート電極ＰＭｃｔ１に接続している。ポート電極ＰＭｃｔ１は、第１送信信号が外部から入力されるポートである。

　本発明の受信側フィルタに対応するＳＡＷフィルタＳＡＷｕｒ１は、第１通信信号の受信信号の使用周波数帯域を通過帯域とし、第１通信信号の送信信号の使用周波数帯域が減衰帯域内に設定されている。ＳＡＷフィルタＳＡＷｕｒ１は、平衡－不平衡変換機能を有する。ＳＡＷフィルタＳＡＷｕｒ１の他方端は、平衡端子であり、高周波モジュール１０の外部接続用のポート電極ＰＭｃｒ１に接続している。ポート電極ＰＭｃｒ１は、第１受信信号を外部へ出力するポートである。

　なお、デュプレクサＤＵＰ１を構成するＳＡＷフィルタＳＡＷｕｔ１とＳＡＷフィルタＳＡＷｕｒ１とは、それぞれ個別の筐体を有する回路素子で実現される。そして、ＳＡＷフィルタＳＡＷｕｔ１とＳＡＷフィルタＳＡＷｕｒ１とは、具体的には後述するように、離間して配置される。

　第７個別端子ＰＩＣ１７は、デュプレクサＤＵＰ２に接続している。第７個別端子ＰＩＣ１７とデュプレクサＤＵＰ２との間の伝送線路とグランド電位との間には整合用のインダクタＬ８が接続されている。

　デュプレクサＤＵＰ２は、ＳＡＷフィルタＳＡＷｕｔ２とＳＡＷフィルタＳＡＷｕｒ２とから構成される。第７個別端子ＰＩＣ１７は、ＳＡＷフィルタＳＡＷｕｔ２の一方端とＳＡＷフィルタＳＡＷｕｒ２の一方端の双方に接続する。

　本発明の送信側フィルタに対応するＳＡＷフィルタＳＡＷｕｔ２は、第２通信信号の送信信号の使用周波数帯域を通過帯域とし、第２通信信号の受信信号の使用周波数帯域が減衰帯域内に設定されている。ＳＡＷフィルタＳＡＷｕｔ２の他方端は、高周波モジュール１０の外部接続用のポート電極ＰＭｃｔ２に接続している。ポート電極ＰＭｃｔ２は、第２送信信号が外部から入力されるポートである。

　本発明の受信側フィルタに対応するＳＡＷフィルタＳＡＷｕｒ２は、第２通信信号の受信信号の使用周波数帯域を通過帯域とし、第２通信信号の送信信号の使用周波数帯域が減衰帯域内に設定されている。ＳＡＷフィルタＳＡＷｕｒ２は、平衡－不平衡変換機能を有する。ＳＡＷフィルタＳＡＷｕｒ２の他方端は、平衡端子であり、高周波モジュール１０の外部接続用のポート電極ＰＭｃｒ２に接続している。ポート電極ＰＭｃｒ２は、第２受信信号を外部へ出力するポートである。

　なお、デュプレクサＤＵＰ２を構成するＳＡＷフィルタＳＡＷｕｔ２とＳＡＷフィルタＳＡＷｕｒ２とも、それぞれ個別の筐体を有する回路素子で実現される。そして、ＳＡＷフィルタＳＡＷｕｔ２とＳＡＷフィルタＳＡＷｕｒ２とは、具体的には後述するように、離間して配置される。

　第８個別端子ＰＩＣ１８は、デュプレクサＤＵＰ３に接続している。第８個別端子ＰＩＣ１８とデュプレクサＤＵＰ３との間の伝送線路とグランド電位との間には整合用のインダクタＬ４が接続されている。

　デュプレクサＤＵＰ３は、ＳＡＷフィルタＳＡＷｕｔ３とＳＡＷフィルタＳＡＷｕｒ３とから構成される。第５個別端子ＰＩＣ１８は、ＳＡＷフィルタＳＡＷｕｔ３の一方端とＳＡＷフィルタＳＡＷｕｒ３の一方端の双方に接続する。

　本発明の送信側フィルタに対応するＳＡＷフィルタＳＡＷｕｔ３は、第３通信信号の送信信号の使用周波数帯域を通過帯域とし、第３通信信号の受信信号の使用周波数帯域が減衰帯域内に設定されている。ＳＡＷフィルタＳＡＷｕｔ３の他方端は、高周波モジュール１０の外部接続用のポート電極ＰＭｃｔ３に接続している。ポート電極ＰＭｃｔ３は、第３送信信号が外部から入力されるポートである。

　本発明の受信側フィルタに対応するＳＡＷフィルタＳＡＷｕｒ３は、第３通信信号の受信信号の使用周波数帯域を通過帯域とし、第３通信信号の送信信号の使用周波数帯域が減衰帯域内に設定されている。ＳＡＷフィルタＳＡＷｕｒ３は、平衡－不平衡変換機能を有する。ＳＡＷフィルタＳＡＷｕｒ３の他方端は、平衡端子であり、高周波モジュール１０の外部接続用のポート電極ＰＭｃｒ３に接続している。ポート電極ＰＭｃｒ３は、第３受信信号を外部へ出力するポートである。

　なお、デュプレクサＤＵＰ３を構成するＳＡＷフィルタＳＡＷｕｔ３とＳＡＷフィルタＳＡＷｕｒ３とも、それぞれ個別の筐体を有する回路素子で実現される。そして、ＳＡＷフィルタＳＡＷｕｔ３とＳＡＷフィルタＳＡＷｕｒ３とは、具体的には後述するように、離間して配置される。

　次に、上述の回路構成からなる高周波モジュール１０の構造について説明する。図２は、本実施形態に係る高周波モジュール１０の構造を説明するための図であり、図２（Ａ）が外観斜視図、図２（Ｂ）が天面実装図、および、図２（Ｃ）がスイッチ素子ＳＷＩＣの端子配列パターン図である。

　高周波モジュール１０は、積層体９００と、該積層体９００の天面に実装された、次に示す各回路素子からなる。

　積層体９００は、誘電体層を所定数積層し、内層電極が形成されており、以下の回路素子を除く高周波モジュール１０を形成する電極パターンを実現している。また、本実施形態では詳細に図示していないが、積層体９００の底面には、上述の外部接続用のポート電極がそれぞれ、所定配列で形成されている。

　積層体９００の天面に実装される回路素子は、上述のスイッチ素子ＳＷＩＣ、ＳＡＷフィルタＳＡＷ１、ダイプレクサＤＩＰ１、デュプレクサＤＵＰ１を構成するＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷｕｒ１、デュプレクサＤＵＰ２を構成するＳＡＷフィルタＳＡＷｕｔ２，ＳＡＷｕｒ２、デュプレクサＤＵＰ３を構成するＳＡＷフィルタＳＡＷｕｔ３，ＳＡＷｕｒ３からなる。

　この際、デュプレクサＤＵＰ１を構成するＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷｕｒ１は、それぞれ個別筐体で実現された回路素子である。同様に、デュプレクサＤＵＰ２を構成するＳＡＷフィルタＳＡＷｕｔ２，ＳＡＷｕｒ２も、それぞれ個別筐体で実現された回路素子である。デュプレクサＤＵＰ３を構成するＳＡＷフィルタＳＡＷｕｔ３，ＳＡＷｕｒ３も、それぞれ個別筐体で実現された回路素子である。

　さらに、回路素子としては、上述の整合回路を構成するためのインダクタ等も含む。

　デュプレクサＤＵＰ１を構成するＳＡＷフィルタＳＡＷｕｔ１、デュプレクサＤＵＰ２を構成するＳＡＷフィルタＳＡＷｕｔ２、および、デュプレクサＤＵＰ３を構成するＳＡＷフィルタＳＡＷｕｔ３は、積層体９００を平面視した、一方の端辺に沿って、当該一方の端辺の近傍に実装されている。

　デュプレクサＤＵＰ１を構成するＳＡＷフィルタＳＡＷｕｒ１、デュプレクサＤＵＰ２を構成するＳＡＷフィルタＳＡＷｕｒ２、および、デュプレクサＤＵＰ３を構成するＳＡＷフィルタＳＡＷｕｒ３は、積層体９００を平面視した、一方の端辺と反対側の他方の端辺に沿って、当該他方の端辺の近傍に実装されている。

　この構成により、デュプレクサＤＵＰ１を構成するＳＡＷフィルタＳＡＷｕｔ１とＳＡＷフィルタＳＡＷｕｒ１が離間される。これにより、ＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷｕｒ１間の不要な電磁結合および静電結合を抑制し、アイソレーションを向上することができる。すなわち、ハイパワーの第１通信信号の送信信号が、ＳＡＷフィルタＳＡＷｕｒ１側に漏洩することなく、デュプレクサＤＵＰ１としての特性を向上させることができる。

　同様に、デュプレクサＤＵＰ２を構成するＳＡＷフィルタＳＡＷｕｔ２とＳＡＷフィルタＳＡＷｕｒ２が離間され、デュプレクサＤＵＰ３を構成するＳＡＷフィルタＳＡＷｕｔ３とＳＡＷフィルタＳＡＷｕｒ３が離間される。これにより、ＳＡＷフィルタＳＡＷｕｔ２，ＳＡＷｕｒ２間、および、ＳＡＷフィルタＳＡＷｕｔ３，ＳＡＷｕｒ３間の不要な電磁結合および静電結合を抑制し、アイソレーションを向上することができる。すなわち、ハイパワーの第２通信信号の送信信号が、ＳＡＷフィルタＳＡＷｕｒ２側に漏洩することなく、デュプレクサＤＵＰ２としての特性を向上させることができる。また、ハイパワーの第３通信信号の送信信号が、ＳＡＷフィルタＳＡＷｕｒ３側に漏洩することなく、デュプレクサＤＵＰ３としての特性を向上させることができる。

　さらに、積層体９００を平面視した中央には、スイッチ素子ＳＷＩＣが実装されている。言い換えれば、デュプレクサＤＵＰ１，ＤＵＰ２，ＤＵＰ３を構成するＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷフィルタＳＡＷｕｔ２，ＳＡＷフィルタＳＡＷｕｔ３の実装領域と、デュプレクサＤＵＰ１，ＤＵＰ２，ＤＵＰ３を構成するＳＡＷフィルタＳＡＷｕｒ１，ＳＡＷフィルタＳＡＷｕｒ２，ＳＡＷフィルタＳＡＷｕｒ３の実装領域との間に、スイッチ素子ＳＷＩＣが実装される。これにより、デュプレクサＤＵＰ１を構成するＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷｕｒ１間の不要な電磁結合および静電結合をさらに抑制することができる。同様に、デュプレクサＤＵＰ２を構成するＳＡＷフィルタＳＡＷｕｔ２，ＳＡＷｕｒ２間の不要な電磁結合および静電結合、およびデュプレクサＤＵＰ３を構成するＳＡＷフィルタＳＡＷｕｔ３，ＳＡＷｕｒ３間の不要な電磁結合および静電結合をさらに抑制することができる。特に、図２（Ｂ）に示すように、デュプレクサＤＵＰ２を構成するＳＡＷフィルタＳＡＷｕｔ２，ＳＡＷｕｒ２を結ぶ直線上、およびデュプレクサＤＵＰ３を構成するＳＡＷフィルタＳＡＷｕｔ３，ＳＡＷｕｒ３を結ぶ直線上には、スイッチ素子ＳＷＩＣが存在するため、不要な電磁結合および静電結合の抑制効果がより大きい。

　また、スイッチ素子ＳＷＩＣは、図２（Ｂ）、（Ｃ）に示すように、駆動電圧印加用端子ＰＩＣＶｄｄ、および複数の制御電圧印加用端子ＰＩＣＶｃ１，ＰＩＣＶｃ２，ＰＩＣＶｃ３，ＰＩＣＶｃ４からなる電源系端子群が、受信側フィルタであるＳＡＷフィルタＳＡＷｕｒ１，ＳＡＷｕｒ２，ＳＡＷｕｒ３側となるように、積層体９００へ実装される。言い換えれば、これら電源系端子群が、送信側フィルタであるＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷｕｔ２，ＳＡＷｕｔ３側に対して、反対側となるように、スイッチ素子ＳＷＩＣは、積層体９００へ実装されている。

　この構成により、送信側フィルタであるＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷｕｔ２，ＳＡＷｕｔ３と電源系端子群とが離間されるので、アイソレーションを高く確保できる。したがって、送信側フィルタであるＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷｕｔ２，ＳＡＷｕｔ３からハイパワーの送信信号が漏洩して電源系端子群に入力される駆動電圧および制御電圧に重畳されることを抑制できる。これにより、スイッチ素子ＳＷＩＣの高調波特性等の各スイッチ特性を向上させることができる。

　また、本実施形態の構成を用いれば、従来の送信側フィルタと受信側フィルタとが一体化されたデュプレクサと比較して、各送信側フィルタおよび受信側フィルタであるＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷｕｔ２，ＳＡＷｕｔ３，ＳＡＷｕｒ１，ＳＡＷｕｒ２，ＳＡＷｕｒ３の外形は小型化される。これにより、高周波モジュール１０に各回路素子を実装する際の配置自由度が向上し、より確実且つ容易に、高周波モジュール１０を小型化することができる。

　なお、ダイプレクサＤＩＰ１およびＳＡＷフィルタＳＡＷ１は、本実施形態では、上述の一方の端辺および他方の端辺に直交する別の端辺に沿って実装されているが、仕様に応じて、他の位置にあってもよい。

　次に、第２の実施形態に係る高周波モジュールについて、図を参照して説明する。図３は、本実施形態に係る高周波モジュール１０Ａの回路構成を示すブロック図である。図３に示すように、本実施形態の高周波モジュール１０Ａは、第１の実施形態に示した高周波モジュール１０に対して、スイッチ素子ＳＷＩＣの電源系回路に、ノイズ対策用のインダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４を追加しただけのものであり、他の回路構成は同じである。したがって、回路構成の説明については、異なる箇所のみを説明し、他の箇所の説明は省略する。

　スイッチ素子ＳＷＩＣの駆動電圧印加用端子ＰＩＣＶｄｄと高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｄｄとの間には、インダクタＬｍが接続されている。

　スイッチ素子ＳＷＩＣの制御電圧印加用端子ＰＩＣＶｃ１と高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｃ１との間には、抵抗器Ｒ１が接続されている。スイッチ素子ＳＷＩＣの制御電圧印加用端子ＰＩＣＶｃ２と高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｃ２との間には、抵抗器Ｒ２が接続されている。スイッチ素子ＳＷＩＣの制御電圧印加用端子ＰＩＣＶｃ３と高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｃ３との間には、抵抗器Ｒ３が接続されている。スイッチ素子ＳＷＩＣの制御電圧印加用端子ＰＩＣＶｃ４と高周波モジュール１０の外部接続用の電源系ポート電極ＰＭＶｃ４との間には、抵抗器Ｒ４が接続されている。

　このような構成の高周波モジュール１０Ａは、次に示す構造からなる。図４は、本実施形態に係る高周波モジュール１０Ａの構造を説明するための図であり、図４（Ａ）が外観斜視図、図４（Ｂ）が天面実装図、および、図４（Ｃ）がスイッチ素子ＳＷＩＣの端子配列パターン図である。図５は本実施形態の高周波モジュール１０Ａの積み図である。なお、図５は積層体９００の各誘電体層を底面側から見た電極パターンを示している。図６（Ａ）は本実施形態の高周波モジュール１０Ａの積層体９００の最上層の実装状態図であり、図６（Ｂ）は最下層の外部接続用のポート電極の配列パターン図である。

　積層体９００の最上層には、第１の実施形態の高周波モジュール１０と同様に、スイッチ素子ＳＷＩＣ、ＳＡＷフィルタＳＡＷ１、ダイプレクサＤＩＰ１、デュプレクサＤＵＰ１を構成するＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷｕｒ１、デュプレクサＤＵＰ２を構成するＳＡＷフィルタＳＡＷｕｔ２，ＳＡＷｕｒ２、デュプレクサＤＵＰ３を構成するＳＡＷフィルタＳＡＷｕｔ３，ＳＡＷｕｒ３、および整合回路を構成する各回路素子が実装されている。

　さらに、高周波モジュール１０Ａでは、上述のインダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４が実装されている。これらインダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４は、積層体９００を平面視して、スイッチ素子ＳＷＩＣの実装位置と、送信側フィルタであるＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷフィルタＳＡＷｕｔ２，ＳＡＷフィルタＳＡＷｕｔ３の実装領域との間に、配列して実装されている。

　このような構成により、送信側フィルタであるＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷフィルタＳＡＷｕｔ２，ＳＡＷフィルタＳＡＷｕｔ３と、受信側フィルタであるＳＡＷフィルタＳＡＷｕｒ１，ＳＡＷフィルタＳＡＷｕｒ２，ＳＡＷフィルタＳＡＷｕｒ３との間のアイソレーションをさらに向上させることができる。また、さらに、送信側フィルタであるＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷフィルタＳＡＷｕｔ２，ＳＡＷフィルタＳＡＷｕｔ３とスイッチ素子ＳＷＩＣとのアイソレーションもさらに向上させることができる。

　この際、スイッチ素子ＳＷＩＣは、電源系端子群が、送信側フィルタであるＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷフィルタＳＡＷｕｔ２，ＳＡＷフィルタＳＡＷｕｔ３となっても、スイッチ素子ＳＷＩＣと送信側フィルタ群との間に介在するインダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４により、アイソレーションを確保することができ、送信信号の駆動電圧および制御電圧への重畳を抑制することができる。

　さらに、インダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４を実装する際に、図３および図６に示すように、送信側フィルタ群の実装領域側へ、インダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４の外部接続用のポート電極に接続する側（図３、図６の「ＳＢ」側）の端子が向くように、インダクタＬｍ、抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４を実装する。これにより、さらに確実にアイソレーションを向上させ、送信信号の駆動電圧および制御電圧への重畳を抑制することができる。

　次に、図５、図６を用いて、積層体９００の内部構造および天面の実装パターン、底面の外部接続用のポート電極の配列パターンについて説明する。

　積層体９００は、１４層の誘電体層を積層してなり、各誘電体層には高周波モジュール１０Ａを構成するための所定の電極パターンが形成されるとともに、層間を接続するビア電極が形成されている。ビア電極は、図５の各層に示す丸印で表されている。なお、以下では、最上層を第１層として、下層側になるほど数値が増加し、最下層を第１４層として説明する。

　最上層ある第１層の天面、すなわち積層体９００の天面には、上述のように、各回路素子を実装するための素子実装用電極が形成されている。

　第２層および第３層には引き回しパターン電極が形成されている。第４層には内層グランド電極ＧＮＤｉが略全面に形成されている。第５層には引き回し電極が形成されている。第６層には所定領域に内層グランド電極ＧＮＤｉが形成されている。

　第７層、第８層、第９層、第１０層、第１１層、第１２層には、送信側フィルタ１２Ａ，１２Ｂ、アンテナ側整合回路１１を構成するためのインダクタ用の電極パターンやキャパシタ用の電極パターンが形成されている。

　第１３層には内層グランド電極ＧＮＤｉが略全面に形成されている。

　最下層である第１４層の底面、すなわち積層体９００の底面には、外部接続用のポート電極が配列形成されている。図６に示すように、送信側フィルタであるＳＡＷフィルタＳＡＷｕｔ１，ＳＡＷｕｔ２，ＳＡＷｕｔ３の実装側の一方端辺に対応する第１４層の一方端辺には、第１送信信号入力用のポート電極ＰＭｃｔ１、第２送信信号入力用のポート電極ＰＭｃｔ２、第３送信信号入力用のポート電極ＰＭｃｔ３、および、ＧＳＭ１８００／１９００の送信信号入力用のポート電極ＰＭｔＨ、ＧＳＭ８５０／９００の送信信号入力用のポート電極ＰＭｔＬが配列形成されている。

　この際、第１送信信号入力用のポート電極ＰＭｃｔ１と、ＳＡＷフィルタＳＡＷｕｔ１の送信信号入力端子用の実装電極Ｐｓｔ１とは、積層体９００を平面視して少なくとも部分的に重なるように形成されている。そして、ポート電極ＰＭｃｔ１と実装電極Ｐｓｔ１とは、ビア電極ＶＨｔ１のみを介して接続されている。この構成により、ポート電極ＰＭｃｔ１と実装電極Ｐｓｔ１とは、積層方向に沿って最短距離で接続され、他の回路要素に対して、不要な電磁結合および静電結合が発生しにくい。

　また、第２送信信号入力用のポート電極ＰＭｃｔ２と、ＳＡＷフィルタＳＡＷｕｔ２の送信信号入力端子用の実装電極Ｐｓｔ２とは、積層体９００を平面視して少なくとも部分的に重なるように形成されている。そして、ポート電極ＰＭｃｔ２と実装電極Ｐｓｔ２とは、ビア電極ＶＨｔ２のみを介して接続されている。この構成により、ポート電極ＰＭｃｔ２と実装電極Ｐｓｔ２とは、積層方向に沿って最短距離で接続され、他の回路要素に対して、不要な電磁結合および静電結合が発生しにくい。

　また、第３送信信号入力用のポート電極ＰＭｃｔ３と、ＳＡＷフィルタＳＡＷｕｔ３の送信信号入力端子用の実装電極Ｐｓｔ３とは、積層体９００を平面視して少なくとも部分的に重なるように形成されている。そして、ポート電極ＰＭｃｔ３と実装電極Ｐｓｔ３とは、ビア電極ＶＨｔ３のみを介して接続されている。この構成により、ポート電極ＰＭｃｔ３と実装電極Ｐｓｔ３とは、積層方向に沿って最短距離で接続され、他の回路要素に対して、不要な電磁結合および静電結合が発生しにくい。

　なお、これらのビア電極ＶＨｔ１，ＶＨｔ２，ＶＨｔ３は、比較的に近接し、平行に延びる電極となるが、これらの間には、図５の第４層や第１３層に示すように、ビア電極間に内層グランド電極ＧＮＤｉが介在しているので、これらの間の不要な電磁結合および静電結合も抑制されている。

　また、受信側フィルタであるＳＡＷフィルタＳＡＷｕｒ１，ＳＡＷｕｒ２，ＳＡＷｕｒ３の実装側の他方端辺に対応する第１４層の他方端辺には、第１受信信号出力用のポート電極ＰＭｃｒ１、第２受信信号出力用のポート電極ＰＭｃｒ２、第３受信信号出力用のポート電極ＰＭｃｒ３が配列形成されている。

　この際、第１受信信号出力用のポート電極ＰＭｃｒ１と、ＳＡＷフィルタＳＡＷｕｒ１の受信信号出力端子用の実装電極Ｐｓｒ１とは、積層体９００を平面視して少なくとも部分的に重なるように形成されている。そして、ポート電極ＰＭｃｒ１と実装電極Ｐｓｒ１とは、ビア電極ＶＨｒ１のみを介して接続されている。この構成により、ポート電極ＰＭｃｒ１と実装電極Ｐｓｒ１とは、積層方向に沿って最短距離で接続され、他の回路要素に対して、不要な電磁結合および静電結合が発生しにくい。そして、上述の第１送信信号用に設けられたポート電極ＰＭｃｔ１と実装電極Ｐｓｔ１とがビア電極ＶＨｔ１のみを介して接続される構成と組み合わせることで、第１通信信号の送信系回路と受信系回路とを大きく離間し、不要な電磁結合および静電結合を、より確実に抑制できる。これにより、第１通信信号の送信系回路と受信系回路との間に高いアイソレーションを実現できる。

　また、第２受信信号出力用のポート電極ＰＭｃｒ２と、ＳＡＷフィルタＳＡＷｕｒ２の受信信号出力端子用の実装電極Ｐｓｒ２とは、積層体９００を平面視して少なくとも部分的に重なるように形成されている。そして、ポート電極ＰＭｃｒ２と実装電極Ｐｓｒ２とは、ビア電極ＶＨｒ２のみを介して接続されている。この構成により、ポート電極ＰＭｃｒ２と実装電極Ｐｓｒ２とは、積層方向に沿って最短距離で接続され、他の回路要素に対して、不要な電磁結合および静電結合が発生しにくい。そして、上述の第２送信信号用に設けられたポート電極ＰＭｃｔ２と実装電極Ｐｓｔ２とがビア電極ＶＨｔ２のみを介して接続される構成と組み合わせることで、第２通信信号の送信系回路と受信系回路とを大きく離間し、不要な電磁結合および静電結合をより確実に抑制できる。これにより、第２通信信号の送信系回路と受信系回路との間に高いアイソレーションを実現できる。

　また、第３受信信号出力用のポート電極ＰＭｃｒ３と、ＳＡＷフィルタＳＡＷｕｒ３の受信信号出力端子用の実装電極Ｐｓｒ３とは、積層体９００を平面視して少なくとも部分的に重なるように形成されている。そして、ポート電極ＰＭｃｒ３と実装電極Ｐｓｒ３とは、ビア電極ＶＨｒ３のみを介して接続されている。この構成により、ポート電極ＰＭｃｒ３と実装電極Ｐｓｒ３とは、積層方向に沿って最短距離で接続され、他の回路要素に対して、不要な電磁結合および静電結合が発生しにくい。そして、上述の第３送信信号用に設けられたポート電極ＰＭｃｔ３と実装電極Ｐｓｔ３とがビア電極ＶＨｔ３のみを介して接続される構成と組み合わせることで、第３通信信号の送信系回路と受信系回路とを大きく離間し、不要な電磁結合および静電結合をより確実に抑制できる。これにより、第３通信信号の送信系回路と受信系回路との間に高いアイソレーションを実現できる。

　また、ポート電極ＰＭｃｔ１、ポート電極ＰＭｃｔ２およびポート電極ＰＭｃｔ３と、ポート電極ＰＭｃｒ１、ポート電極ＰＭｃｒ２およびポート電極ＰＭｃｒ３との間となる、第１４層を平面視した中央領域には、グランドポート電極ＰＭＧＮＤが形成されている。これにより、実装面においても、送信系回路と受信系回路とのアイソレーションを高く確保することができる。

　なお、上述の実施形態では、接続すべきポート電極と実装電極とをビア電極のみで接続する例を示したが、例えば平面視したＳＡＷフィルタの実装領域に対応する程度の範囲内で、所定の内層電極により引き回しを行ってもよい。この構成でも、同じ通信信号の送信系回路と受信系回路との間のアイソレーションを高く確保することができる。

　なお、上述の第２の実施形態で示した、積層体９００の引き回し電極パターン、実装電極、ポート電極の配列パターンに関しては、第１の実施形態に示した高周波モジュール１０にも適用することができる。これにより、第１の実施形態に示した高周波モジュール１０においても、積層体９００内での送信系回路と受信系回路との間のアイソレーションを高く確保することができる。

　また、上述の説明では、デュプレクサを三個用いた例を示したが、一個を含む他の個数の場合でも本発明の構成を適用することができる。複数個の場合には、各デュプレクサを構成する複数の送信側フィルタを一つの筐体に一体形成してもよい。このような一体化を行うことで、各送信側フィルタを個別に実装するよりも、高周波モジュールを小型化することができる。なお、送信側フィルタに限らず、受信側フィルタにおいても同様に、複数の受信側フィルタを一つの筐体に一体形成してもよい。

１０、１０Ａ－高周波モジュール、１１－アンテナ側整合回路、１２Ａ，１２Ｂ－送信フィルタ、９００－積層体、ＳＷＩＣ－スイッチＩＣ素子、ＤＩＰ１－ダイプレクサ、ＤＵＰ１，ＤＵＰ２，ＤＵＰ３－デュプレクサ、ＳＡＷ１，ＳＡＷｉｒ１，ＳＡＷｉｒ２，ＳＡＷｕｒ１，ＳＡＷｕｒ２，ＳＡＷｕｒ３，ＳＡＷｕｔ１，ＳＡＷｕｔ２，ＳＡＷｕｔ３－ＳＡＷフィルタ、ＶＨｔ１，ＶＨｔ２，ＶＨｔ３，ＶＨｒ１，ＶＨｒ２，ＶＨｒ３－ビア電極

Claims

　共通端子に対して複数の個別端子を切り替えて接続するスイッチ素子と、
　一つの通信帯域における送信信号と受信信号とを分波するデュプレクサと、
　前記スイッチ素子および前記デュプレクサが天面に実装され、底面に外部接続ポート用の電極が形成され、内層に高周波モジュールを構成する所定の電極パターンが形成された積層体と、を備える高周波モジュールであって、
　前記デュプレクサは、前記送信信号の周波数帯域を通過帯域とし、少なくとも前記受信信号の周波数帯域を減衰帯域とする送信側フィルタと、前記受信信号の周波数帯域を通過帯域とし、少なくとも前記送信信号の周波数帯域を減衰帯域とする受信側フィルタと、を備え、前記送信側フィルタと前記受信側フィルタとが個別の筐体からなり、
　前記送信側フィルタと、前記受信側フィルタとは、前記積層体の天面に離間して実装され、
　前記送信側フィルタの実装位置と前記受信側フィルタの実装位置との間に、前記スイッチＩＣが実装されている、高周波モジュール。
　請求項１に記載の高周波モジュールであって、
　前記外部接続ポート用の電極は、前記送信信号を外部から入力する送信信号入力ポート用の電極を含み、
　前記送信側フィルタの送信信号入力端子と前記送信信号入力ポート用の電極とは、前記積層体を平面視した状態で、少なくとも一部が重なるように、前記送信側フィルタが実装されている、高周波モジュール。
　請求項２に記載の高周波モジュールであって、
　前記送信側フィルタの送信信号入力端子が実装される電極と前記送信信号入力ポート用の電極とは、前記積層体の積層方向に沿って形成されたビア電極のみによって接続されている、高周波モジュール。
　請求項１乃至請求項３のいずれか一項に記載の高周波モジュールであって、
　前記外部接続ポート用の電極は、前記受信信号を外部へ出力する受信信号出力ポート用の電極を含み、
　前記受信側フィルタの受信信号出力端子と前記受信信号出力ポート用の電極とは、前記積層体を平面視した状態で、少なくとも一部が重なるように、前記受信側フィルタが実装されている、高周波モジュール。
　請求項４に記載の高周波モジュールであって、
　前記受信側フィルタの受信信号出力端子が実装される電極と前記受信信号出力ポート用の電極とは、前記積層体の積層方向に沿って形成されたビア電極のみによって接続されている、高周波モジュール。
　請求項１乃至請求項５のいずれかに一項に記載の高周波モジュールであって、
　前記デュプレクサは複数備えられており、
　各デュプレクサをそれぞれに構成する複数の送信側フィルタは、一つの筐体に一体形成されている、高周波モジュール。
　請求項１乃至請求項６のいずれか一項に記載の高周波モジュールであって、
　前記デュプレクサは複数備えられており、
　各デュプレクサをそれぞれに構成する複数の受信側フィルタは、一つの筐体に一体形成されている、高周波モジュール。
　請求項１乃至請求項７のいずれか一項に記載の高周波モジュールであって、
　前記スイッチ素子は、駆動電圧および制御電圧が印加される電源系端子を備え、
　前記送信側フィルタは、前記スイッチ素子に対して、前記電源系端子が配設された側と反対側に実装されている、高周波モジュール。
　請求項１乃至請求項８のいずれか一項に記載の高周波モジュールであって、
　前記積層体の天面には、前記スイッチ素子、前記デュプレクサを構成する前記送信側フィルタおよび前記受信側フィルタとは異なる構成要素となる回路素子が実装されており、
　該回路素子は、前記スイッチ素子の実装位置と、前記送信側フィルタの実装位置との間に実装されている、高周波モジュール。