WO2012008319A1 - エミュレータ検証システム、エミュレータ検証方法 - Google Patents

エミュレータ検証システム、エミュレータ検証方法 Download PDF

Info

Publication number
WO2012008319A1
WO2012008319A1 PCT/JP2011/065173 JP2011065173W WO2012008319A1 WO 2012008319 A1 WO2012008319 A1 WO 2012008319A1 JP 2011065173 W JP2011065173 W JP 2011065173W WO 2012008319 A1 WO2012008319 A1 WO 2012008319A1
Authority
WO
WIPO (PCT)
Prior art keywords
verification
emulator
pattern
result
portable storage
Prior art date
Application number
PCT/JP2011/065173
Other languages
English (en)
French (fr)
Inventor
中村　祐一
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2012524515A priority Critical patent/JP5900336B2/ja
Priority to US13/809,947 priority patent/US8990624B2/en
Publication of WO2012008319A1 publication Critical patent/WO2012008319A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation

Definitions

  • the present invention relates to an emulator verification system that performs execution processing based on a test pattern for a logic circuit and verifies an operation state in the logic circuit.
  • the emulator verification apparatus 200 includes a data input unit 304 that acquires a test pattern sent from the server computer 303, a test pattern storage unit 301 that temporarily stores and saves the test pattern, and a verification of a circuit 201 to be verified. It is assumed that a configuration is provided that includes a result pattern storage unit 302 that acquires and stores the processing result of the processing, and a data output unit 305 that notifies the server computer 303 of the processing result (verification result) of the verification process of the circuit 201 to be verified.
  • the verification result in the circuit 201 to be verified may be set to be transferred to an observation device such as a logic analyzer set in advance to the outside or another computer set by connecting to the observation device. Good.
  • the present invention provides a first portable storage medium for inputting a verification test pattern stored in advance when connected to the emulator verification device, and a verification result in the emulator verification device for reading and holding the verification result.
  • a verification test pattern stored in advance when connected to the emulator verification device
  • a verification result in the emulator verification device for reading and holding the verification result.
  • FIG. 1 is a schematic block diagram showing an embodiment of an emulator verification system according to an embodiment of the present invention.
  • 2 is a sequence chart showing the entire operation content in the emulator verification system shown in FIG. 1.
  • 3A is a schematic block diagram showing the internal configuration of the movable test pattern storage device in the emulator verification system shown in FIG. 1, and
  • FIG. 3B is the movement in the emulator verification system shown in FIG.
  • It is a schematic block diagram which shows the internal structure of a possible result pattern storage apparatus.
  • 1 is a schematic block diagram showing a general emulator verification system that performs verification processing of a physically installed emulator circuit.
  • FIG. It is a schematic block diagram which shows an example at the time of applying the emulator verification system shown in FIG. 1 with respect to a general emulator verification system.
  • the pattern read / write device 1 includes a connection interface (1-1) to which a movable test pattern storage device 14 which is a nonvolatile storage device (data storage medium) can be connected, and a connection interface to which a movable result pattern storage device 16 can be connected. (1-2).
  • the pattern read / write device 1 includes a host calculation processing unit 11 that generates a test pattern, a peripheral device control unit 12 that acquires the test pattern generated by the host calculation processing unit 11 and transmits the test pattern to the test pattern conversion unit 13;
  • a test pattern conversion means 13 for converting the data format of the test pattern sent from the peripheral device control unit 12 into a storage data format in the movable test pattern storage device 14 and a movable result pattern storage device 16 are connected to the connection interface.
  • a result pattern conversion means 15 is provided for reading the result pattern from the movable result pattern storage device 16 and converting the result pattern into a readable / writable data format in the host calculation processing unit 11.
  • the emulator verification device 2 includes a connection interface (2-1) to which a movable test pattern storage device 14 that is a nonvolatile storage device (data storage medium) can be connected, and a movable that is a nonvolatile storage device (data storage medium).
  • a connection interface (2-2) to which the result pattern storage device 16 can be connected is provided.
  • the emulator verification device 2 reads a test pattern from the movable test pattern storage device 14 and converts the data format of the test pattern into a data format that can be executed by the circuit section 21 to be verified;
  • the test pattern storage terminal unit 23 that temporarily holds the converted test pattern and a circuit to be verified that has been set in advance, and performing the execution process based on the test pattern on the circuit to be verified
  • the verification target circuit unit 21 that performs the verification process related to the execution process, the result pattern storage terminal unit 24 that acquires and temporarily stores the verification result information indicating the verification result, and the result pattern storage terminal unit 24 Result pattern format conversion for converting the data format of the result pattern information according to the data format that can be stored in the movable result pattern storage device 16 And it has a configuration in which the stage 25.
  • a test pattern used for verification can be input to the emulator verification device 2 via the movable test pattern storage device 14 as a mechanism independent of the pattern read / write device 1 and the emulator verification device 2. Further, the verification result pattern, which is the verification result based on the test pattern, can be output to the movable result pattern storage device 16 which is a mechanism independent of the pattern reading / writing device 1 and the emulator verification device 2, and further, in the middle of the verification process Even so, the verification result pattern as an intermediate result can be extracted from the emulator verification device 2. It is assumed that the verification result taken out during the verification process can be read into the pattern read / write device 1 and output and displayed.
  • the host calculation processing unit 11 of the pattern read / write device 1 has a test pattern generation function that generates a test pattern for verification in the circuit unit 21 to be verified.
  • the test pattern generated by the host calculation processing unit 11 is sent to the test pattern conversion means 13 via the peripheral device control unit 12.
  • the host calculation processing unit 11 has a configuration including a storage area for holding a preset test pattern for verification and a test pattern input function for inputting the test pattern for verification to the test pattern conversion unit 13. There may be.
  • test pattern format conversion means 15 has a connection detection function for detecting that the movable result pattern storage device 16 is connected to the connection interface (1-2) prior to the execution of the test pattern verification conversion function. Yes.
  • the result pattern format conversion means 25 may be set to detect the storage data format in the movable result pattern storage device 16 when the movable result pattern storage device 16 is connected. As a result, the result pattern format conversion means 25 can perform conversion in which the test pattern stored in advance is adapted to the stored data format in the movable result pattern storage device 16.
  • the switching means 404 may be a physical switch or a switch unit controlled by software.
  • the nonvolatile memory unit 400 may be set to store a test pattern exceeding a certain capacity.
  • the switching unit 604 may be a physical switch or a switch unit controlled by software.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】被検証回路におけるテストパタンに基づく検証処理を迅速に行うこと。 【解決手段】被検証用回路における検証用テスト情報に基づく実行内容の正常性を検証するエミュレータ検証装置２と、エミュレータ検証装置２に着脱可能に接続し、予め設定されたデータ容量より大きい検証処理用テスト情報をエミュレータ検証装置２に対して入力する移動可能テストパタン格納装置１４と、エミュレータ検証装置２に対して着脱可能に接続すると共にエミュレータ検証装置２における検証処理の結果を示す、一定のデータ容量より大きい検証結果情報を取得し記憶保持する移動可能結果パタン格納装置１６を有するエミュレータ検証システム。

Description

エミュレータ検証システム、エミュレータ検証方法
　本発明は、論理回路についてテストパタンに基づく実行処理を行い、論理回路における動作状態の検証を行うエミュレータ検証システムに関する。
　検証対象の電気回路に基づきハードウエアデバイスにより構成された、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）などのハードウエアエミュレーションでは、検証対象の回路に対して、テストパタン（テスト信号）を入力した場合の回路における動作をシミュレートすることができる。
　ハードウエアエミュレーションを利用したエミュレータ回路検証システムでは、一般的に、入力されたテストパタン（テスト信号）に対するハードウェアエミュレーションの処理結果をエミュレーション出力結果として取得し、予め設定された期待値と比較することにより、設計された回路（エミュレータ回路）による処理内容が所望の処理内容と同等であるか否かを比較判定するエミュレーション検証（検証処理）が行われる。
　上記エミュレータ回路検証システムは、一般的に、図４に示すように、エミュレータ回路としての被検証回路２０１を備えたエミュレータ検証装置２００と、このエミュレータ検証装置２００接続して設けられ、エミュレータ検証装置２００に対してテストパタンの入力を行うサーバ計算機３０３を含み構成される。
　ここで、上記エミュレータ検証装置２００は、サーバ計算機３０３から送り込まれたテストパタンを取得するデータ入力手段３０４と、このテストパタンを一時的に格納保存するテストパタン格納手段３０１と、被検証回路２０１検証処理の処理結果を取得し保存する結果パタン格納手段３０２と、被検証回路２０１検証処理の処理結果（検証結果）をサーバ計算機３０３に通知するデータ出力手段３０５を備えた構成を有するものとする。
　尚、エミュレータ回路検証システムでは、例えば、被検証回路２０１における検証結果を外部に予め設定されたロジックアナライザなどの観測装置や、に接続して設定された他の計算機に転送する設定であってもよい。
　これに対する関連技術として、ハードウエアデバイスを利用したエミュレータ回路を有するコンピュータ（検証装置）に対して検証用のテストパタンを入力すると共に、エミュレータ回路におけるテストパタンの処理内容を検証結果として検証装置から取り出すシステムが開示されている（特許文献１）。
　また、この関連技術として、検証対象の論理回路（ＦＰＧＡ）を有し、制御用プログラマブルデバイス、検証装置本体に設けられた連結機構、およびＤＵＴ搭載基板からなるＤＵＴ搭載手段を備えたエミュレータ検証装置が開示されている（特許文献２）。
　更に、この関連技術として、エミュレータ回路の検証結果に相当する情報を着脱可能に装備されたメモリ装置（ＩＣカード）に記憶することによりシステムが開示されている（特許文献３）。
　また、この関連技術として、検証結果の保存場所をＩＣメモリカード上に設定することにより、検証結果の書き込み作業中に、検証装置で別の作業を行うことを可能とするシステムが開示されている（特許文献４）。
特開２００５－３０１３７０号公報 特開２００５－３４６５１７号公報 特開平０４－１２２３０９号公報 特開平０４－１６９８７５号公報
　しかしながら、上記関連技術１、２では、例えば、文字データよりファイルサイズの大きな画像データなどの大容量テストパタンを利用する場合、テストパタンの被検証回路に対する入力処理や、処理結果の出力処理に多大な時間がかかり、更には、テストパタンの入出力時にはエミュレータ検証装置における他の処理が利用できないといった不都合が生じ得る。
　更には、予め設定された被検証回路における回路変更が生じた場合やエミュレータ検証装置２００の電源がＯＦＦ（オフ状態）に設定された場合など、被検証回路２０１における検証処理の再開やテストパタンを再入力などが必要となった場合には、これらの処理の実行に膨大な手間や処理準備の時間がかかってしまうという不都合が生じ得る。
　また、上記関連技術１～４を組み合わせた内容では、検証装置における検証処理が再度必要になった場合、この検証処理に対応したテストパタンを新たに設定したり、生成されたテストパタン入力処理や、処理結果の出力処理、およびその準備に、検証処理自体よりも複雑な処理やそのための膨大な処理時間が必要となるといった不都合がある。
　また、検証用入出力データ（テストパタン）の再利用が困難であることから、例えば、異なる回路について並行して検証を行う場合や、同一テストパタンを使った検証や、同一テストパタンを他の同じ検証装置で行う場合でも対応する検証装置に対してテストパタンを保持する計算機を接続してテストパタンの入力を行うことが必要となり、手間や工数が膨大となってしまい、効率的な検証作業を行うことができないという不都合がある。
［発明の目的］
　本発明は、上記関連技術の有する不都合を改善し、被検証装置の論理回路におけるテストパタンに基づく検証処理を迅速に行うことを可能とするエミュレータ検証システム、およびエミュレータ検証方法を提供することを、その目的とする。
　上記目的を達成するため、本発明に係る備えた構成を有する。
　また、本発明に係るエミュレータ検証システムは、予め設定された検証用テストパタン情報を保持すると共に当該検証用テストパタン情報に基づく検証処理の結果を出力表示するパタン読み書き装置と、前記検証用テストパタン情報に基づく実行を行い、その実行内容の検証処理を行うエミュレータ検証装置とを備えたエミュレータ検証システムであって、前記パタン読み書き装置および前記エミュレータ装置それぞれに対して着脱可能な接続部を有する第１および第２の可搬記憶媒体を備え、前記パタン読み書き装置は、当該パタン読み書き装置に対して前記第１の可搬記憶媒体が接続した場合に前記検証処理用パタン情報のデータ形式を前記第１の可搬記憶媒体における記憶用のデータ形式に変換すると共に前記検証処理用パタン情報の書き出しを行うパタン情報変換書き出し部と、前記第２の可搬記憶媒体が前記パタン読み書き装置に対して接続された場合に、前記第２の可搬記憶媒体から前記検証処理の結果を示す検証結果情報を取得すると共に当該検証結果情報を前記出力表示用のデータ形式に変換する検証結果変換出力部とを有し、前記エミュレータ検証装置は、当該エミュレータ検証装置に前記第１の可搬記憶媒体が接続された場合に当該第１の可搬記憶媒体から前記検証処理用パタン情報を取得すると共に、そのデータ形式を前記検証処理用のデータ形式に変換するデータ読込変換部と、前記エミュレータ検証装置に前記第２の可搬記憶媒体が接続した場合に前記検証処理結果情報のデータ形式を前記第２の可搬記憶媒体におけるデータ読出し用のデータ形式に変換すると共に当該検証処理用パタン情報を前記第２の可搬記憶媒体に書き出す検証結果変換書き出し部とを備えたことを特徴としている。
　また、本発明に係るエミュレータ検証方法は、予め設定された検証用テストパタン情報を保持すると共に当該検証用テストパタン情報に基づく検証処理の結果を出力表示するパタン読み書き装置と、前記検証用テストパタン情報に基づく実行内容の検証処理を行うエミュレータ検証装置と、前記パタン読み書き装置および前記エミュレータ検証装置それぞれに対して着脱可能な接続部を有する第１および第２の可搬記憶媒体とを備えたエミュレータ検証システムにあって、前記パタン読み書き装置に対して前記第１の可搬記憶媒体が接続した場合に、前記パタン読み書き装置が前記検証処理用パタン情報のデータ形式を前記第１の可搬記憶媒体における記憶用のデータ形式に変換し、前記検証処理用パタン情報の書き出しを行い、前記エミュレータ検証装置に前記第１の可搬記憶媒体が接続された場合に、当該第１の可搬記憶媒体から前記検証処理用パタン情報を取得すると共に、そのデータ形式を前記検証処理用のデータ形式に変換し、前記エミュレータ検証装置に前記第２の可搬記憶媒体が接続した場合に、前記検証処理結果情報のデータ形式を前記第２の可搬記憶媒体におけるデータ読出し用のデータ形式に変換すると共に当該検証処理用パタン情報を前記第２の可搬記憶媒体に書き出し、前記第２の可搬記憶媒体が前記パタン読み書き装置に対して接続された場合に、前記第２の可搬記憶媒体から前記検証処理の結果を示す検証結果情報を取得し、当該検証結果情報を前記出力表示用のデータ形式に変換することを特徴としている。
　本発明は、上述したように、エミュレータ検証装置に対して接続したときに予め記憶した検証用テストパタンを入力する第１の可搬記憶媒体と、エミュレータ検証装置における検証結果を読み出し記憶保持する第２の可搬記憶媒体を備えた構成としたことにより、被検証装置の論理回路におけるテストパタンに基づく検証処理を迅速に行うことを可能とするエミュレータ検証システム、エミュレータ検証方法を提供することができる。
本発明の実施形態に係るエミュレータ検証システムの一実施形態を示す概略ブロック図である。 図１で示したエミュレータ検証システムにおける全体の動作内容を示すシーケンスチャートである。 図３（Ａ）は、図１で示したエミュレータ検証システムにおける移動可能テストパタン格納装置の内部構成を示す概略ブロック図であり、図３（Ｂ）は、図１で示したエミュレータ検証システムにおける移動可能結果パタン格納装置の内部構成を示す概略ブロック図である。 物理的に設置されたエミュレータ回路の検証処理を行う一般のエミュレータ検証システムを示す概略ブロック図である。 図１に示したエミュレータ検証システムを一般のエミュレータ検証システムに対して適用した場合の一例を示す概略ブロック図である。 図１に示したエミュレータ検証システムを一般のエミュレータ検証システムに対して適用した場合の一例を示す概略ブロック図である。 図１で示したエミュレータ検証システムにおける移動可能テストパタン格納装置の一内部構成を示す概略ブロック図である。 図１で示したエミュレータ検証システムにおける移動可能結果パタン格納装置の一内部構成を示す概略ブロック図である。
［実施形態１］
　次に、本発明を実施するための実施形態１について図面を参照して説明する。
　本実施形態１のエミュレータ回路検証システム（エミュレータ検証システム）は、図１に示すように、検証用のテストパタン（検証用テストパタン）を保持するパタン読み書き装置１と、検証対象の回路をエミュレートした被検証回路を有し、この被検証回路を利用して検証用テストパタンに基づく検証処理を行うエミュレータ検証装置２と、パタン読み書き装置１およびエミュレータ検証装置２に対して接続可能な記憶メディアとしての移動可能テストパタン格納装置１４と、同様にパタン読み書き装置１およびエミュレータ検証装置２に対して接続可能な記憶メディアである移動可能結果パタン格納装置１６を備えた構成を有する。
　移動可能テストパタン格納装置１４および移動可能結果パタン格納装置１６はそれぞれフラッシュメモリやハードディスクなどに代表される、電源供給が行われない状態であっても記憶したデータが保存される不揮発性の記憶装置（記憶媒体）であるものとする。
　パタン読み書き装置１は、不揮発性記憶装置（データ記憶メディア）である移動可能テストパタン格納装置１４が接続可能な接続インタフェース（１－１）と、移動可能結果パタン格納装置１６が接続可能な接続インタフェース（１－２）を有する。
　また、パタン読み書き装置１は、テストパタンの生成を行うホスト計算処理部１１と、ホスト計算処理部１１で生成されたテストパタンを取得しテストパタン変換手段１３に送信する周辺装置制御部１２と、周辺装置制御部１２から送り込まれたテストパタンのデータ形式を移動可能テストパタン格納装置１４における記憶用データ形式に変換するテストパタン変換手段１３と、接続インタフェースに移動可能結果パタン格納装置１６が接続された場合に移動可能結果パタン格納装置１６から結果パタンを読み込むと共にホスト計算処理部１１での読み書き可能なデータ形式に変換する結果パタン変換手段１５を備えている。
　エミュレータ検証装置２は、不揮発性記憶装置（データ記憶メディア）である移動可能テストパタン格納装置１４が接続可能な接続インタフェース（２－１）と、不揮発性記憶装置（データ記憶メディア）である移動可能結果パタン格納装置１６が接続可能な接続インタフェース（２－２）を備えている。
　また、エミュレータ検証装置２は、移動可能テストパタン格納装置１４からテストパタンを読み出すと共にこのテストパタンのデータ形式を被検証回路部２１にて実行可能なデータ形式に変換するテストパタン形式変換手段２２と、変換されたテストパタンを一時的に保持するテストパタン格納端子部２３と、予め設定された被検証回路を有し、この被検証回路上でテストパタンに基づく実行処理を行うことにより被検証回路の実行処理に係る検証処理を行う被検証回路部２１と、検証結果を示す検証結果情報を取得し一時的に保持する結果パタン格納端子部２４と、結果パタン格納端子部２４内に格納された結果パタン情報のデータ形式を移動可能結果パタン格納装置１６で記憶可能なデータ形式に合わせて変換する結果パタン形式変換手段２５を備えた構成を有する。
　尚、エミュレータ検証装置２内では、上記被検証回路部２１、テストパタン形式変換手段２２、テストパタン格納端子部２３、結果パタン格納端子部２４および結果パタン形式変換手段２５の動作内容を制御する、演算処理部としての制御部２６を備えている。また、この制御部２６、被検証回路部２１、テストパタン格納端子部２３および結果パタン格納端子部２４からなる検証処理部２０が形成されるものとする。
　以下、これを詳説する。
　移動可能テストパタン格納装置１４は、図３（Ａ）に示すように、パタン読み書き装置１およびエミュレータ検証装置２に対する物理的な接続インタフェースとしてのピン変換手段４３と、パタン読み書き装置１またはエミュレータ検証装置２に接続された場合にピン変換手段４３を介して行われるテストパタン（データ）の読み書き処理を制御する入力データ変換制御手段４１と、ピン変換手段４３がパタン読み書き装置１に接続された場合に取得したテストパタン情報を記憶する不揮発性メモリ４０を備えた構成を有する。
　移動可能結果パタン格納装置１６は、図３（Ｂ）に示すように、パタン読み書き装置１およびエミュレータ検証装置２に対する物理的な接続インタフェースとしてのピン変換手段６３と、パタン読み書き装置１またはエミュレータ検証装置２に接続された場合にピン変換手段６３を介して行われる結果パタン情報（データ）の読み書き処理を制御する入力データ変換制御手段６１と、ピン変換手段６３がエミュレータ検証装置２に接続された場合に取得した結果パタン情報を記憶する不揮発性メモリ４０を備えた構成を有する。
　尚、不揮発性メモリ４０および６０は、それぞれテストパタンや結果パタンを格納するためのメモリ領域であり、フラッシュメモリやハードディスクなど一般的な不揮発性メモリで構成されているものとする。
　また、不揮発性メモリ４０は、ＳＤカードやＣＤカード、ＵＳＢメモリ、ＵＳＢハードディスク、ＳＳＤメモリのような汎用計算機用フラッシュメモリで構成されていてもよい。
　尚、移動可能テストパタン格納装置１４に対するテストパタン情報の格納処理が完了した後、移動可能テストパタン格納装置１４は物理的に移動され、エミュレータ検証装置２の接続インタフェース（２－１）に接続されるものとする。
　本実施形態では、検証用に利用されるテストパタンをパタン読み書き装置１およびエミュレータ検証装置２から独立した機構としての移動可能テストパタン格納装置１４を介してエミュレータ検証装置２に入力することができる。
　また、テストパタンに基づく検証結果である検証結果パタンをパタン読み書き装置１およびエミュレータ検証装置２から独立した機構である移動可能結果パタン格納装置１６に出力することができ、更には、検証処理の途中であっても途中結果としての検証結果パタンをエミュレータ検証装置２から取り出すことができる。
　尚、検証処理途中で取り出された検証結果はパタン読み書き装置１に読み込まれ、出力表示することができるものとする。
　パタン読み書き装置１のホスト計算処理部１１は、被検証回路部２１における検証用のテストパタンを生成するテストパタン生成機能を有する。ホスト計算処理部１１で生成されたテストパタンは周辺装置制御部１２を介してテストパタン変換手段１３に送られる。
　また、ホスト計算処理部１１は、予め設定された検証用テストパタンを保持するための記憶領域と、検証用テストパタンをテストパタン変換手段１３に対して入力するテストパタン入力機能を備えた構成であってもよい。
　周辺装置制御部１２は、ホスト計算処理部１１から送り込まれたテストパタンをテストパタン変換手段１３に対して入力する機能を有する。また、
　また、周辺装置制御部１２は、結果パタン変換手段１５で変換された結果パタンを予め設定されたディスプレイ装置などに出力表示する制御を行う結果パタン出力機能を有する。
　テストパタン変換手段１３は、移動可能テストパタン格納装置１４がパタン読み書き装置１の接続インタフェース（１－１）に接続された場合に、予め記憶保持したテストパタンを移動可能テストパタン格納装置１４に書き込む処理を行う（テストパタン書込み機能）。
　また、テストパタン変換手段１３は、上記テストパタン書込み機能の実行に先立ち、テストパタンのデータ形式を移動可能テストパタン格納手段における記憶データ形式に適合し、且つエミュレータ検証装置２で読み書き処理可能なデータ形式に変換するデータ形式変換機能を備えている。尚、上記エミュレータ検証装置２で読み書き処理可能なデータ形式は、パタン読み書き装置１内に予め登録設定されているものとする。
　更に、テストパタン変換手段１３は、移動可能テストパタン格納装置１４が接続された場合に、移動可能テストパタン格納装置１４における記憶データ形式を検知する設定であってもよい。
　これにより、テストパタン変換手段１３では、予め記憶したテストパタンを移動可能テストパタン格納装置１４における記憶データ形式に適合させた変換を行うことが可能となる。
　テストパタン形式変換手段１５は、移動可能結果パタン格納装置１６がエミュレータ検証装置２の接続インタフェース（１－２）に接続された場合に、移動可能パタン格納装置１４内に記憶されたテストパタンを読出し（テストパタン読出し機能）、このテストパタンのデータ形式を被検証回路部２１における検証処理用に変換するテストパタン検証用変換機能を有する。
　また、テストパタン形式変換手段１５は、テストパタン検証用変換機能の実行に先立ち、移動可能結果パタン格納装置１６が接続インタフェース（１－２）に接続されたことを検知する接続検知機能を備えている。
　エミュレータ検証装置２のテストパタン形式変換手段２２は、エミュレータ検証装置２に移動可能テストパタン格納装置１４が接続された場合に、移動可能テストパタン格納装置１４におけるデータ記憶形式を検知するデータ形式検知機能と、移動可能テストパタン格納装置１４が接続インタフェース（２－１）に接続された場合に、移動可能テストパタン格納装置１４内に記憶されたテストパタンを取得するテストパタン読出し機能を備えている。
　また、テストパタン形式変換手段２２は、移動可能テストパタン格納装置１４から読み出したテストパタンのデータ形式を、被検証回路部２１における処理可能データ形式に適合させて変換する検証装置側検証データ形式変換機能を有する。
　これにより、テストパタン変換手段１３では、移動可能結果パタン格納装置１４内に記憶されたテストパタンの記憶データ形式が被検証回路部２１での検証処理に利用可能なデータ形式と異なる場合に、このテストパタンのデータ形式（アドレスやデータ幅の情報を含む）を被検証回路部２１での読み書き可能なデータ形式へと変換することができる。
　また、テストパタン形式変換手段２２は、データ形式を変換したテストパタンをテストパタン格納端子部２３に入力する（テストパタン入力機能）。
　テストパタン格納端子部２３は、テストパタン形式変換手段２２により変換されたテストパタン情報を一時的に記憶保持するデータ記憶領域を備えている（テストパタン保持機能）。
　これにより、テストパタンは、被検証回路部２１からアクセス可能な状態でテストパタン格納端子部２３に格納される。
　また、検証用のテストパタンとして、検証中途再開用のテストパタンがテストパタン格納端子部２３に格納されることにより、被検証回路部２１において検証処理の途中から再開させることができる。
　被検証回路部２１は、テストパタン格納端子部２３からテストパタンを取得すると共に被検証回路に入力し、被検証回路上でこのテストパタンに基づく実行処理を行う（テストパタン実行処理機能）。被検証回路部２１は、上記実行処理結果として、予め設定された期待値との照合用データを出力する。
　また、被検証回路部２１は、検証用に予め設定された期待値と上記照合用データとの照合を行い照合した結果を検証結果（検証結果パタン）として出力する。
　尚、この検証結果は、被検証回路が、テストパタンが入力された場合に、このテストパタンに基づく実行処理が正常に行われる否か、または、この実行処理内容を示すものとする。
　これにより、被検証回路部２１は、期待値と比較した結果を波形図表示用に出力したり、検証、照合、確認作業といった一般的検証処理、検証作業の実行を行うものとする。
　また、上記期待値は、テストパタンと共に（またはテストパタンの一部として）被検証回路部２１に入力される設定であってもよい。これにより、被検証回路それぞれに合わせた期待値を照合用に設定することができる。
　更に、被検証回路部２１は、検証結果パタンを結果パタン格納端子部２４に格納する（検　証結果書き出し機能）。このとき、被検証回路部２１は、上記テストパタン実行処理機能の実行途中であっても、検証結果パタンを順次、結果パタン格納端子部２４に対して格納するものとする。
　また、被検証回路部２１は、上記検証結果パタンのうち保存の必要性のあるデータ、参照の必要性のあるデータを抽出してメモリに書き込むためのデータを書き出し、結果パタン格納端子部２４に格納する設定であってもよい。
　尚、被検証回路部２１では、上記テストパタンの読み出し、検証実行、および結果パタン書き出しが予め設定されたテストシナリオに基づき、連続的に実行される設定であってもよい。
　結果パタン納端子部２４は、被検証回路部２１により出力された結果パタンを一時的に記憶保持するデータ記憶領域を備えている（結果パタン保持機能）。
　結果パタン形式変換手段２５は、結果パタン格納端子部２４から読み出した結果パタンのデータ形式を、移動可能結果パタン格納装置１６における保存データ形式に適合させて変換する保存用データ形式変換機能を有する。
　尚、結果パタン形式変換手段２５は、移動可能結果パタン格納装置１６が装置２の接続インタフェース（２－２）に接続された場合に、これを検知し、データ形式を変換した結果パタンを移動可能結果パタン格納装置１６に書き込む処理を行う（結果パタン書込み機能）。
　また、結果パタン形式変換手段２５は、上記結果パタン書込み機能の実行に先立ち、結果パタンのデータ形式を移動可能結果パタン格納手段１６における記憶データ形式に適合し、且つパタン読書き装置１で読み書き処理可能なデータ形式に変換する結果データ形式変換機能を備えている。
　尚、上記パタン読み書き装置１で読み書き処理可能なデータ形式は、エミュレータ検証装置２内に予め登録設定されているものとする。
　尚、結果パタン形式変換手段２５は、移動可能結果パタン格納装置１６が接続された場合に、移動可能結果パタン格納装置１６における記憶データ形式を検知する設定であってもよい。
　これにより、結果パタン形式変換手段２５は、予め記憶したテストパタンを移動可能結果パタン格納装置１６における記憶データ形式に適合させた変換を行うことが可能となる。
　制御部２６は、プログラムに基づき動作する演算装置からなり、テストパタン形式変換手段２２、テストパタン格納端子部２３、被検証回路部２１、結果パタン格納端子部２４、および結果パタン形式変換手段２５それぞれの動作機能を制御する検証装置制御機能を有する。
［実施形態１の動作説明］
　次に、上記の実施形態１の全体的な動作について説明する。
　ここで、パタン読み書き装置１に対して移動可能テストパタン格納装置１４が接続した場合に、テストパタン変換手段１３が、検証処理用のテストパタンにおけるデータ形式をテストパタン変換手段１３における記憶用のデータ形式に変換し、移動可能テストパタン格納装置１４に対して書き出しを行う。
　次に、エミュレータ検証装置２に移動可能テストパタン格納装置１４が接続した場合に、テストパタン形式変換手段２２が、移動可能テストパタン格納装置１４からテストパタンを取得し、そのデータ形式を検証処理用にデータ形式に変換する。
　ここで、非検証回路部２１が、テストパタンに基づく検証処理を行い、エミュレータ検証装置２に対して、移動可能結果パタン格納装置１６が接続した場合に、検証処理結果のデータ形式を移動可能結果パタン格納装置１６における保存用のデータ形式に変換すると共に移動可能結果パタン格納装置１６に書き出す。
　次いで、移動可能結果パタン格納装置１６がパタン読み書き装置１に対して接続された場合に、結果パタン変換手段１５が、移動可能結果パタン格納装置１６から検証処理結果（結果パタン）を取得し、出力表示用のデータ形式に変換する。
　次に、本実施形態１の動作について図２のシーケンスチャートに基づき説明する。
　まず、パタン読み書き装置１のホスト計算処理部１１が、被検証回路部における検証処理に必要なテストパタンを生成する（ステップＡ１）。
　ここで、上記テストパタンは、ホスト計算処理部１０１が予め設定されたプログラムに基づき実行処理を行うことにより生成するパタンデータであり、例えば、テキストデータ、画像データ、または動画データなどを含むパタンデータであるものとする。
　次いで、テストパタン変換手段１０３が、生成されたテストパタンを取得すると共に、当該テストパタンのデータ形式（テキストデータあるいはバイナリデータ）を、エミュレータ検証装置２で読み込み可能なデータ形式で、且つ移動可能テストパタン格納手段１０４で読み込み（格納）可能なデータ形式に変換する（ステップＡ２：テストパタン変換機能）。
　ここで、テストパタン格納装置１０４がパタン読み書き装置１に接続されている場合に、テストパタン変換手段１０３は、データ形式を変換したテストパタンを移動可能テストパタン格納装置１４に対して書き込む処理を行う（ステップＡ３：テストパタン書込み処理機能）。
　尚、テストパタン変換手段１０３における上記テストパタン変換機能およびテストパタン書込み処理機能の実行処理はホスト計算処理部１０１により制御されるものとする。
　次いで、移動可能テストパタン格納装置１４は、テストパタンの書き込みが完了した後、パタン読み書き装置１に対する接続状態が解除され、エミュレータ検証装置２に対して接続（装着）されるものとする（ステップＢ４：移動）。
　次いで、移動可能テストパタン格納装置１４のエミュレータ検証２に対する接続（装着）が検知された場合に、テストパタン形式変換手段２２は、テストパタンを読み込み、このテストパタンのデータ形式を移動可能テストパタン格納手段１０４の保存形式から被検証回路２０１におけるがアクセス可能なデータ形式へと変換する（ステップＣ５：Ｆ２Ｅテストパタン変換工程）
　これにより、被検証回路２０１から見てアクセス可能なメモリやフリップフロップや回路のように、テストパタン格納端子部２３からテストパタンデータへのアクセス（参照）が可能な状態となる。
　次いで、テストパタン格納端子部２３が、テストパタン形式変換手段２２からテストパタンを読み出して被検証回路部２１に渡す（ステップＣ６）。
　次に、被検証回路部２１は、テストパタンに基づく検証処理を行う（ステップＣ７：検証実行）。
　次いで、結果パタン格納端子部２４は、被検証回路部２１により書き出された検証結果パタンを取得し、一時的に保持する（ステップＣ８）。
　このとき、結果パタン格納端子部２４は、検証結果として得られた結果パタンから、予め設定された条件に基づき、保存しておく必要性、あるいは参照の必要性があるデータを抽出する設定であってもよい。
　ここで、被検証回路部２１では、テストパタンの一部として予め設定されたテストシナリオに基づき、上記ステップＣ６～８が連続的に繰り返し実行される設定であってもよい。
　次いで、結果パタン形式変換手段２５が、結果パタン格納端子２０４が保持する結果パタンを、移動可能結果パタン格納装置１６で保存可能で、かつ、ホスト計算処理部１０１で処理可能なデータ形式に変換する（ステップＣ９）。
　このとき、結果パタン形式変換手段２５は、検証処理が中途状態にあるか否かをチェックしながら、変換した結果パタンを移動可能結果パタン格納手段１０６に対して書き込む（ステップＣ１０）。
　ここで、結果パタン形式変換手段２５は、取得した結果パタンから検証状態が終了したか否かを判定し、検証処理が終了したと判定されない場合、つまり、検証処理が中断した状態にあると判定された場合には結果パタンが、結果パタン格納端子部２０４から結果パタンを取得する。
　結果パタン形式変換手段２５による上記処理はステップＣ７の検証実行が完了する、または、準備された中断の条件に合致した場合に終了する。これは制御部２６が予め設定された条件プログラムに基づき判断するものとする。中断状態の場合は検証処理が中断されたことを示す中断フラグ情報を出力するものとする。
　これにより、被検証回路部２１は、中断した段階から迅速に再開することができる。
　次に、移動可能結果パタン格納装置１６に対する書き込みが完了した後、結果パタン格納装置１０６が、パタン読み書き装置１に接続されるものとする（ステップＢ１１：移動）。
　ここで、移動可能結果パタン格納装置１６のパタン読み書き装置１に対する接続が検知された場合に、結果パタン変換手段１０５は、移動可能結果パタン格納手段１０６内に記憶された結果パタン情報を読み込み（ステップＡ１２）、結果パタン情報のデータ形式を、ホスト計算処理部１０１で処理可能なデータ形式に変換し、周辺装置制御部１２に渡す。（ステップＡ１３：結果パタンデータ変換）。
　次いで、ホスト計算処理部１１は、周辺装置制御部１２に渡された結果パタンに対して出力用に処理を行い、周辺装置制御部１０２を介してテストパタンの検証結果（結果パタン）を出力表示する（ステップＡ１４：結果テストパタン生成）。
　尚、上記実施形態１では、移動可能テストパタン格納装置１４および３４の不揮発性メモリ領域と、移動可能結果パタン格納手段１６の不揮発性メモリはそれぞれ異なる別メモリとする構成を示したが、これを同一のメモリとして構成してもよい。
　以上のように、本実施形態１では、移動可能テストパタン格納装置の不揮発性メモリの内容を別の不揮発性メモリにコピーすることによって、複数の異なるエミュレータ検証装置に対してテストパタンの入力の手間を省いて、テストパタンを実行および検証を行うことが可能となる。
　また、エミュレータ検証装置の電源が切れた場合、あるいは被検証回路が書き換わった場合でも、不揮発性メモリの不揮発性の特性を利用することにより、入出力のデータ保存領域のリセットをおこなうことなく、そのままテストパタンを利用でき、テストパタンの格納手段自体の複製を生成することによって、多数のエミュレータ検証装置に対して、同一のテストパタンの入力が可能となる。
　また、結果パタンの格納手段に記憶することによって、エミュレータ装置の電源がオフ状態に設定された後、再度電源を立ち上げられれば、即時検証処理を再開することが可能となる。
　［実施形態２］
　次に、本実施形態２のエミュレータ回路検証システムについて、図５に基づき説明する。ここで、前述した実施形態１と同一の部分については、同一の符号を付するものとする。
　実施形態２のエミュレータ回路検証システムは、ＦＰＧＡなどの書き換え可能ＬＳＩから成る被検証回路を有し、この被検証回路における実行内容に基づき検証処理を行うエミュレータ検証装置２０１と、このエミュレータ検証装置２０１に接続した状態で設置されエミュレータ検証装置２０１に対して検証用のテストパタンの入力を行うサーバ計算機３０３と、エミュレータ検証装置２０１に対してテストパタンの入力用に接続可能な記憶メディアとしての移動可能テストパタン格納装置１４と、エミュレータ検証装置２０１に対して接続して結果パタンの読み出を行う記憶メディアとしての移動可能結果パタン格納装置１６を備えた構成を有する。
　エミュレータ検証装置２０１は、サーバ計算機３０３からテストパタンの入力を受け付けるデータ入力手段３０４と、エミュレータ検証装置２０１内で生成された検証結果パタンの一部をサーバ計算機３０３に出力するデータ出力手段３０５と、移動可能テストパタン格納装置１４からテストパタンを読み出すと共にこのテストパタンのデータ形式を被検証回路部２１にて実行可能なデータ形式に変換するテストパタン形式変換手段２２と、予め設定された被検証回路を有し、この被検証回路上でテストパタンに基づく実行処理を行うことにより被検証回路の実行処理に係る検証処理を行う被検証処理部２０と、被検証処理部２０で生成された結果パタン情報のデータ形式を移動可能結果パタン格納装置１６で記憶可能なデータ形式に合わせて変換する結果パタン形式変換手段２５を備えた構成を有する。
　エミュレータ検証装置２０１の被検証処理部２０は、FPGAなどの書き換え可能なLSIなどにより構成された被検証回路を有し、予め設定された容量以下の検証処理に用いられる検証用データの一部をサーバ計算機３０３から取得すると共に、予め設定された容量を上回る、検証処理に用いられる検証用データ（テストパタンを含む）を移動可能テストパタン格納装置１４から取得し、この検証用データに基づく被検証回路における実行内容の正常性の検証処理を行う。
　また、被検証処理部２０は、上記検証処理結果を示す結果データのうち、予め設定された容量以下の検証処理に用いられる検証用データの一部を、データ出力手段３０５を介してサーバ計算機３０３に通知すると共に、予め設定された容量を上回る、検証結果（結果パタンを含む）を移動可能結果パタン格納装置１６に対して出力する。
　以上のように、本実施形態２では、予め設定された、一定値より容量の大きな検証用テストパタンを移動可能テストパタン格納装置１４から迅速に入力することができ、一定の容量より小さい検証用データをサーバ計算機３０３から直接エミュレータ検証装置２０１に対して入力することができ、このため、被検証処理部２０に対する検証用パタンを含む検証用テストデータを迅速に入力することができる。
　また、本実施形態２では、予め設定された、一定値より容量の大きな検証用結果パタンを外部メディアである移動可能結果パタン格納装置１６に対して迅速に出力することができ、一定の容量より小さい検証用データをサーバ計算機３０３から直接エミュレータ検証装置２０１に対して入力することができる。このため、被検証処理部２０における検証結果を迅速に出力することが可能となり、移動可能結果パタン格納装置１６を接続することにより、外部出力装置に対して検証結果の出力を行うことが可能となる。
　また、一定の容量より小さい検証用データとしてサーバ計算機３０３から被検証処理部２０に対して、被検証回路における実行内容の比較対象である期待値や検証処理のテストシナリオの変更内容などを入力することができるため、被検証処理部２０における検証処理内容を柔軟に変更可能に設定することができる。
　［実施形態３］
　次に、本実施形態３のエミュレータ回路検証システムについて、図６のブロック図に基づき説明する。ここで、前述した実施形態１および２と同一の部分については、同一の符号を付するものとする。
　実施形態３のエミュレータ回路検証システムは、ＦＰＧＡなどの書き換え可能ＬＳＩから成る被検証回路を有し、この被検証回路における処理実行内容に基づき回路の正常性を検証するエミュレータ検証装置２０２と、このエミュレータ検証装置２０２に対して直接接続した状態で設置され、エミュレータ検証装置２０１に対して検証用のテストパタンの入力を行うサーバ計算機３０３と、エミュレータ検証装置２０２に接続可能な可搬記憶メディアとしての移動可能テストパタン格納装置３４と、エミュレータ検証装置２０２に接続し検証結果を示す結果パタン（検証結果パタン）の読み出しを行う可搬記憶メディアとしての移動可能結果パタン格納装置３６を備えた構成を有する。
　エミュレータ検証装置２０２は、サーバ計算機３０３からテストパタンの入力を受け付けるデータ入力手段３０４と、エミュレータ検証装置２０１内で生成された検証結果パタンの一部をサーバ計算機３０３に出力するデータ出力手段３０５と、予め設定された被検証回路を有し、移動可能テストパタン格納装置３４から読み出したテストパタンに基づく実行処理を行い、被検証回路における実行処理についての正常性を検証する処理を行う被検証処理部２０を備えた構成を有する。
　また、被検証処理部２０は、生成した結果パタンをエミュレータ検証装置２０２に着脱可能に接続された移動可能結果パタン格納装置１６に対して出力する。
　ここで、被検証処理部２０は、ＦＰＧＡなどの書き換え可能なＬＳＩなどにより構成された被検証回路を有し、予め設定された容量以下の検証処理に用いられる検証用データの一部をサーバ計算機３０３から取得すると共に、予め設定された容量を上回る、検証処理に用いられる検証用データ（テストパタンを含む）を移動可能テストパタン格納装置３４から取得し、この検証用データに基づく被検証回路における実行内容の正常性の検証処理を行う。
　また、被検証処理部２０は、上記検証処理結果を示す結果データのうち、予め設定された容量以下の検証処理に用いられる検証用データの一部を、データ出力手段３０５を介してサーバ計算機３０３に通知すると共に、予め設定された容量を上回る、検証結果（結果パタンを含む）を移動可能結果パタン格納装置３６に対して出力する。
　移動可能テストパタン格納装置３４は、図７に示すように、異なる記憶領域から成る不揮発性メモリ４００と、不揮発性メモリ４００から記憶されたテストパタンを読み出すと共にこのテストパタンのデータ形式を被検証処理部２０にて実行可能なデータ形式に変換するデータ変換制御手段４０１と、エミュレータ検証装置２０２と接続可能な接続インタフェースを有し、データ形式が変換されたテストパタンを、接続インタフェースを介して被検証処理部２０に入力するピン変換手段４０２を備えた構成を有する。
　また、不揮発性メモリ部４００は、図７に示すように、記憶部位１、２、３・・・Ｎからなる記憶領域であり、大容量のテストパタンを分割して記憶する分割記憶手段４０６と、データ変換制御手段４０１に接続して設けられテストパタンを読み出す記憶部位を選択するセレクタ手段４０５と、セレクタ手段４０５に対して読み出し元である記憶部位の切り替え指定を行う切り替え手段４０４を有する。
　ここで、例えば、切り替え手段４０４が１番を指定した場合、記憶部位１番がセレクタ手段４０５によって読み出し元として設定される。また、切り替え手段４０４が２番を指定した場合、記憶部位２番がセレクタ手段４０５によって切り替えられることにより、データ変換制御手段４０１に接続される。
　これにより、移動可能テストパタン格納手段４０１に多種類のテストベンチが格納された場合であっても、切り替え手段４０４による指定制御により読み出し元の記憶部位を指定切り替えすることができ、このため、異なる被検証回路に応じてテストパタンの格納場所を迅速且つ正確に指定設定することができる。
　尚、切り替え手段４０４は、物理的スイッチやソフトウエアで制御されるスイッチ部であってもよい。また、不揮発性メモリ部４００には、一定の容量を上回るテストパタンが格納される設定であってもよい。
　データ変換制御手段４０１は、セレクタ手段４０５により読み出されたテストパタンを取得すると共に、このテストパタンのデータ形式を被検証処理部２０にて実行可能なデータ形式に変換するテストパタン形式変換機能を有する。
　移動可能結果パタン格納装置３６は、図８に示すように、異なる記憶領域から成る不揮発性メモリ６００と、エミュレータ検証装置２０２から取得した一定容量以上のサイズの結果パタンのデータ形式を不揮発性メモリ６００における記憶用データ形式に変換するデータ変換制御手段６０１と、エミュレータ検証装置２０２と接続可能な接続インタフェースを有し、被検証処理部２０から生成された結果パタンを接続インタフェースを介して取得するピン変換手段６０２を備えた構成を有する。
　移動可能結果パタン格納装置３６は、一定の容量より大きなテストパタンを記憶する不揮発性メモリ部６００を備えている。
　不揮発性メモリ部６００は、図８に示すように、記憶部位１、２、３・・・Ｎからなる記憶領域であり、大容量のテストパタンを分割して記憶する分割記憶手段６０６を有し、また、取得した結果パタンを書き込む記憶部位を選択するセレクタ手段６０５と、セレクタ手段６０５に対してデータ書き込み先である記憶部位の切り替え指定を行う切り替え手段６０４を有する。
　ここで、例えば、切り替え手段６０４が１番を指定した場合、記憶部位１番がセレクタ手段６０５によって書き込み先として設定される。また、切り替え手段６０４が２番を指定した場合、記憶部位２番がセレクタ手段６０５によって切り替えられる。
　これにより、エミュレータ検証装置２０２から移動可能結果パタン格納装置３６に対して、多種類のテストベンチが格納された場合であっても、切り替え手段６０４による指定制御により書き出し先の記憶部位を指定切り替えすることができ、このため、エミュレータ検証装置２０２から出力される結果パタンを迅速に格納保存することができる。
　尚、切り替え手段６０４は、物理的スイッチやソフトウエアで制御されるスイッチ部であってもよい。
　データ変換制御手段６０１は、ピン変換手段６０２を介して取得した被検証処理部２０の結果パタンのデータ形式を、不揮発性メモリ部６００における記憶用データに変換するテストパタン形式変換機能を有する。
　以上のように、本実施形態３では、予め設定された、一定値より容量の大きな検証用テストパタンを移動可能テストパタン格納装置３４から迅速に入力することができ、一定の容量より小さい検証用データをサーバ計算機３０３から直接エミュレータ検証装置２０１に対して入力することができる。このため、被検証処理部２０に対する検証用パタンを含む検証用テストデータを迅速に入力することができる。
　また、本実施形態３では、予め設定された、一定値より容量の大きな検証用結果パタンを外部メディアである移動可能結果パタン格納装置３６に対して迅速に出力することができ、一定の容量より小さい検証用データをサーバ計算機３０３から直接エミュレータ検証装置２０１に対して入力することができる。このため、被検証処理部２０における検証結果を迅速に出力することが可能となり、移動可能結果パタン格納装置３６を接続することにより、外部出力装置に対して検証結果の出力を行うことが可能となる。
　また、一定の容量より小さい検証用データとしてサーバ計算機３０３から被検証処理部２０に対して、被検証回路における実行内容の比較対象である期待値や検証処理のテストシナリオの変更内容などを入力することができるため、被検証処理部２０における検証処理内容を柔軟に変更可能に設定することができる。
　更に、上記実施形態３では、音声や動画像の変換のような大規模なデータを検証用のテストパタンとして移動可能テストパタン格納装置に格納し、大規模な検証結果データを移動可能結果パタン格納装置に格納する構成としている。
　また、リアルタイムに必要となる制御情報などのテストデータをデータ入力手段を介して直接エミュレータ検証装置に入力する構成とし、検証処理における異常発生などを示す検証結果情報を直接サーバ計算機に通知する構成としたことにより、検証に即時必要なデータについては、移動可能テストパタン格納装置や移動可能結果パタン格納装置への入出力の手間を省いて、エミュレータ検証装置およびサーバ計算機間で送受信して、評価することができ、また、音声や動画像などの大規模データは、移動可能テストパタン１０４や移動可能結果パタン１０６を経由して、後で評価するといったことが可能となる。
　また、上記実施形態１～３では、移動可能テストパタン格納装置の不揮発性メモリの内容を別の不揮発性メモリにコピーすることによって、複数の異なるエミュレータ検証装置に対してテストパタンの入力の手間を省いて、テストパタンを実行および検証を行うことが可能となる。
　また、不揮発性メモリの不揮発性の特性を利用することにより、エミュレータ検証装置の電源が切れた場合、あるいは被検証回路が書き換わった場合でも、移動可能テストパタン格納装置に格納されたパタンは不変であることから、再度のテストパタンの再度読み込みが不要となり、検証処理の途中結果の保存、および中断状態の検証処理の再開を、同様の手順で迅速に実行することができる。
　上述した実施形態については、その新規な技術的内容の要点をまとめると、以下のようになる。
　尚、上記の実施形態の一部又は全部は、新規な技術として以下のようにまとめられるが、本発明は必ずしもこれに限定されるものではない。
（付記１）
　予め設定された検証用テストパタン情報を保持すると共に当該検証用テストパタン情報に基づく検証処理の結果を出力表示するパタン読み書き装置と、前記検証用テストパタン情報に基づく実行を行うと共にその実行内容の検証処理を行うエミュレータ検証装置とを備えたエミュレータ検証システムであって、
　前記パタン読み書き装置および前記エミュレータ装置それぞれに対して着脱可能な接続部を有する第１および第２の可搬記憶媒体を備え、
　前記パタン読み書き装置は、
　当該パタン読み書き装置に対して前記第１の可搬記憶媒体が接続した場合に前記検証処理用パタン情報のデータ形式を前記第１の可搬記憶媒体における記憶用のデータ形式に変換すると共に前記検証処理用パタン情報の書き出しを行うパタン情報変換書き出し部と、
　前記第２の可搬記憶媒体が前記パタン読み書き装置に対して接続された場合に、前記第２の可搬記憶媒体から前記検証処理の結果を示す検証結果情報を取得すると共に当該検証結果情報を前記出力表示用のデータ形式に変換する検証結果変換出力部とを備え、
　前記エミュレータ検証装置は、
　当該エミュレータ検証装置に前記第１の可搬記憶媒体が接続された場合に当該第１の可搬記憶媒体から前記検証処理用パタン情報を取得すると共に、そのデータ形式を前記検証処理用のデータ形式に変換するデータ読込変換部と、
　前記エミュレータ検証装置に前記第２の可搬記憶媒体が接続した場合に前記検証処理結果情報のデータ形式を前記第２の可搬記憶媒体におけるデータ読出し用のデータ形式に変換すると共に当該検証処理用パタン情報を前記第２の可搬記憶媒体に書き出す検証結果変換書き出し部とを備えたことを特徴とするエミュレータ検証システム。
（付記２）
　付記１に記載のエミュレータ検証システムであって、
　前記検証結果変換書き出し部は、前記検証処理の状態が前記検証処理用パタン情報内に含まれる検証中断条件に合致した場合に、前記検証処理を中断し検証結果情報を前記第２の可搬記憶媒体に書き出す検証中断書き出し手段を備えたことを特徴とするエミュレータ検証システム。
（付記３）
　付記１に記載のエミュレータ検証システムであって、
　前記エミュレータ検証装置は、
　前記第１および第２の可搬記憶媒体の接続部との接続が可能な単一の接続インタフェース部を備えたことを特徴とするエミュレータ検証システム。
（付記４）
　付記１に記載のエミュレータ検証システムであって、
　前記エミュレータ検証装置は、前記第１および第２の可搬記憶媒体の接続部それぞれに対応した第１および第２の接続インタフェース部と、
　前記第１および第２の接続インタフェース部における接続状況を監視し当該接続状況に応じて前記データ読込変換部および検証結果変換書き出し部における動作を制御するデータ読み書き制御部とを備えたことを特徴とするエミュレータ検証システム。
（付記５）
　付記４に記載のエミュレータ検証システムであって、
　前記第１の可搬記憶媒体は、前記検証処理用パタン情報の種別に対応して予め設定された異なる記憶領域を有し、
　前記パタン情報変換書き出し部は、前記検証処理用パタン情報を種別ごとに前記記憶領域に書き出す種別対応書き出し機能を備えたことを特徴とするエミュレータ検証システム。
（付記６）
　　予め設定された被検証用回路における検証用テスト情報に基づく実行内容の正常性を検証するエミュレータ検証装置と、エミュレータ検証装置に接続し前記検証処理に係る指示情報を入力するサーバ装置とを備えたエミュレータ検証システムであって、
　前記エミュレータ検証装置に着脱可能に接続すると共に予め設定されたデータ容量より大きい検証処理用テスト情報を前記エミュレータ検証装置に対して入力する第１の可搬記憶媒体と、
　前記エミュレータ検証装置に対して着脱可能に接続すると共に前記エミュレータ検証装置における検証処理の結果を示す予め設定されたデータ容量より大きい検証結果情報を取得し記憶保持する第２の可搬記憶媒体とを備え、
　前記エミュレータ検証装置は、予め設定されたデータ容量より小さい検証処理用テスト情報を前記サーバ装置から取得する小容量テスト情報取得機能と、予め設定されたデータ容量より小さい検証結果情報を前記サーバ装置に対して出力する小規模結果情報出力機能とを有し、
　前記第１の可搬記憶媒体は、前記検証処理用パタン情報を入力するのに先立ち当該検証処理用パタン情報のデータ形式を前記検証処理用に変換する検証用テストデータ形式変換機能を備え、
　前記第２の可搬記憶媒体は、前記検証結果情報を取得した場合に当該前記検証結果情報のデータ形式を記憶保持用に変換する検証結果データ形式変換機能を備えたことを特徴とするエミュレータ検証システム。
（付記７）
　予め設定された検証用テストパタン情報を保持すると共に当該検証用テストパタン情報に基づく検証処理の結果を出力表示するパタン読み書き装置と、前記検証用テストパタン情報に基づく実行内容の検証処理を行うエミュレータ検証装置と、前記パタン読み書き装置および前記エミュレータ検証装置それぞれに対して着脱可能な接続部を有する第１および第２の可搬記憶媒体とを備えたエミュレータ検証システムにあって、前記検証処理を実行するエミュレータ検証方法であって、
　前記パタン読み書き装置に対して前記第１の可搬記憶媒体が接続した場合に、前記パタン読み書き装置が前記検証処理用パタン情報のデータ形式を前記第１の可搬記憶媒体における記憶用のデータ形式に変換し、前記検証処理用パタン情報の書き出しを行い、
　前記エミュレータ検証装置に前記第１の可搬記憶媒体が接続された場合に、当該第１の可搬記憶媒体から前記検証処理用パタン情報を取得すると共に、そのデータ形式を前記検証処理用のデータ形式に変換し、
　前記エミュレータ検証装置に前記第２の可搬記憶媒体が接続した場合に、前記検証処理結果情報のデータ形式を前記第２の可搬記憶媒体におけるデータ読出し用のデータ形式に変換すると共に当該検証処理用パタン情報を前記第２の可搬記憶媒体に書き出し、
　前記第２の可搬記憶媒体が前記パタン読み書き装置に対して接続された場合に、前記第２の可搬記憶媒体から前記検証処理の結果を示す検証結果情報を取得し、当該検証結果情報を前記出力表示用のデータ形式に変換することを特徴としたエミュレータ検証方法。
　この出願は２０１０年７月１３日に出願された日本出願特願２０１０－１５８９９１を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　本発明は、異なる検証装置上に設定された被検証回路それぞれで、予め設定された同一の大容量テストパタンの実行を並行して行い、その実行結果に基く検証結果を出力する並行検証システムに対して適用することができる。
１　パタン読み書き装置（ホスト計算機）
１１　ホスト計算処理部
１２　周辺装置制御部
１３　テストパタン変換手段
１４、３４　移動可能テストパタン格納手段（第１の可搬記憶媒体）
１５　結果パタン変換手段
１６、３６　移動可能テストパタン格納手段（第２の可搬記憶媒体）
２　エミュレータ検証装置
２１　被検証回路部
２２　テストパタンメモリ形式変換手段
２３　テストパタン格納端子部
２４　結果パタン格納端子部
２５　結果パタンメモリ形式変換手段

Claims (7)

  1. 　予め設定された検証用テストパタン情報を保持すると共に当該検証用テストパタン情報に基づく検証処理の結果を出力表示するパタン読み書き装置と、前記検証用テストパタン情報に基づく実行を行うと共にその実行内容の検証処理を行うエミュレータ検証装置とを備えたエミュレータ検証システムであって、
    　前記パタン読み書き装置および前記エミュレータ装置それぞれに対して着脱可能な接続部を有する第１および第２の可搬記憶媒体を備え、
    　前記パタン読み書き装置は、
    　当該パタン読み書き装置に対して前記第１の可搬記憶媒体が接続した場合に前記検証処理用パタン情報のデータ形式を前記第１の可搬記憶媒体における記憶用のデータ形式に変換すると共に前記検証処理用パタン情報の書き出しを行うパタン情報変換書き出し部と、
    　前記第２の可搬記憶媒体が前記パタン読み書き装置に対して接続された場合に、前記第２の可搬記憶媒体から前記検証処理の結果を示す検証結果情報を取得すると共に当該検証結果情報を前記出力表示用のデータ形式に変換する検証結果変換出力部とを備え、
    　前記エミュレータ検証装置は、
    　当該エミュレータ検証装置に前記第１の可搬記憶媒体が接続された場合に当該第１の可搬記憶媒体から前記検証処理用パタン情報を取得すると共に、そのデータ形式を前記検証処理用のデータ形式に変換するデータ読込変換部と、
    　前記エミュレータ検証装置に前記第２の可搬記憶媒体が接続した場合に前記検証処理結果情報のデータ形式を前記第２の可搬記憶媒体におけるデータ読出し用のデータ形式に変換すると共に当該検証処理用パタン情報を前記第２の可搬記憶媒体に書き出す検証結果変換書き出し部とを備えたことを特徴とするエミュレータ検証システム。
  2. 　請求項１に記載のエミュレータ検証システムであって、
    　前記検証結果変換書き出し部は、前記検証処理の状態が前記検証処理用パタン情報内に含まれる検証中断条件に合致した場合に、前記検証処理を中断し検証結果情報を前記第２の可搬記憶媒体に書き出す検証中断書き出し手段を備えたことを特徴とするエミュレータ検証システム。
  3. 　請求項１に記載のエミュレータ検証システムであって、
    　前記エミュレータ検証装置は、
    　前記第１および第２の可搬記憶媒体の接続部との接続が可能な単一の接続インタフェース部を備えたことを特徴とするエミュレータ検証システム。
  4. 　請求項１に記載のエミュレータ検証システムであって、
    　前記エミュレータ検証装置は、前記第１および第２の可搬記憶媒体の接続部それぞれに対応した第１および第２の接続インタフェース部と、
    　前記第１および第２の接続インタフェース部における接続状況を監視し当該接続状況に応じて前記データ読込変換部および検証結果変換書き出し部における動作を制御するデータ読み書き制御部とを備えたことを特徴とするエミュレータ検証システム。
  5. 　請求項４に記載のエミュレータ検証システムであって、
    　前記第１の可搬記憶媒体は、前記検証処理用パタン情報の種別に対応して予め設定された異なる記憶領域を有し、
    　前記パタン情報変換書き出し部は、前記検証処理用パタン情報を種別ごとに前記記憶領域に書き出す種別対応書き出し機能を備えたことを特徴とするエミュレータ検証システム。
  6. 　予め設定された被検証用回路における検証用テスト情報に基づく実行内容の正常性を検証するエミュレータ検証装置と、エミュレータ検証装置に接続し前記検証処理に係る指示情報を入力するサーバ装置とを備えたエミュレータ検証システムであって、
    　前記エミュレータ検証装置に着脱可能に接続すると共に予め設定されたデータ容量より大きい検証処理用テスト情報を前記エミュレータ検証装置に対して入力する第１の可搬記憶媒体と、
    　前記エミュレータ検証装置に対して着脱可能に接続すると共に前記エミュレータ検証装置における検証処理の結果を示す予め設定されたデータ容量より大きい検証結果情報を取得し記憶保持する第２の可搬記憶媒体とを備え、
    　前記エミュレータ検証装置は、予め設定されたデータ容量より小さい検証処理用テスト情報を前記サーバ装置から取得する小容量テスト情報取得機能と、予め設定されたデータ容量より小さい検証結果情報を前記サーバ装置に対して出力する小規模結果情報出力機能とを有し、
    　前記第１の可搬記憶媒体は、前記検証処理用パタン情報を入力するのに先立ち当該検証処理用パタン情報のデータ形式を前記検証処理用に変換する検証用テストデータ形式変換機能を備え、
    　前記第２の可搬記憶媒体は、前記検証結果情報を取得した場合に当該前記検証結果情報のデータ形式を記憶保持用に変換する検証結果データ形式変換機能を備えたことを特徴とするエミュレータ検証システム。
  7. 　予め設定された検証用テストパタン情報を保持すると共に当該検証用テストパタン情報に基づく検証処理の結果を出力表示するパタン読み書き装置と、前記検証用テストパタン情報に基づく実行内容の検証処理を行うエミュレータ検証装置と、前記パタン読み書き装置および前記エミュレータ検証装置それぞれに対して着脱可能な接続部を有する第１および第２の可搬記憶媒体とを備えたエミュレータ検証システムにあって、前記検証処理を実行するエミュレータ検証方法であって、
    　前記パタン読み書き装置に対して前記第１の可搬記憶媒体が接続した場合に、前記パタン読み書き装置が前記検証処理用パタン情報のデータ形式を前記第１の可搬記憶媒体における記憶用のデータ形式に変換し、前記検証処理用パタン情報の書き出しを行い、
    　前記エミュレータ検証装置に前記第１の可搬記憶媒体が接続された場合に、当該第１の可搬記憶媒体から前記検証処理用パタン情報を取得すると共に、そのデータ形式を前記検証処理用のデータ形式に変換し、
    　前記エミュレータ検証装置に前記第２の可搬記憶媒体が接続した場合に、前記検証処理結果情報のデータ形式を前記第２の可搬記憶媒体におけるデータ読出し用のデータ形式に変換すると共に当該検証処理用パタン情報を前記第２の可搬記憶媒体に書き出し、
    　前記第２の可搬記憶媒体が前記パタン読み書き装置に対して接続された場合に、前記第２の可搬記憶媒体から前記検証処理の結果を示す検証結果情報を取得し、当該検証結果情報を前記出力表示用のデータ形式に変換することを特徴としたエミュレータ検証方法。
PCT/JP2011/065173 2010-07-13 2011-07-01 エミュレータ検証システム、エミュレータ検証方法 WO2012008319A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012524515A JP5900336B2 (ja) 2010-07-13 2011-07-01 エミュレータ検証システム、エミュレータ検証方法
US13/809,947 US8990624B2 (en) 2010-07-13 2011-07-01 Emulator verification system, emulator verification method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010158991 2010-07-13
JP2010-158991 2010-07-13

Publications (1)

Publication Number Publication Date
WO2012008319A1 true WO2012008319A1 (ja) 2012-01-19

Family

ID=45469323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/065173 WO2012008319A1 (ja) 2010-07-13 2011-07-01 エミュレータ検証システム、エミュレータ検証方法

Country Status (3)

Country Link
US (1) US8990624B2 (ja)
JP (1) JP5900336B2 (ja)
WO (1) WO2012008319A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130024178A1 (en) * 2011-07-20 2013-01-24 Narendran Kumaragurunathan Playback methodology for verification components
US9886536B2 (en) * 2015-04-27 2018-02-06 Zipalog, Inc. System and method for passive verification
CN112885403B (zh) * 2021-02-08 2023-07-14 山东云海国创云计算装备产业创新中心有限公司 一种Flash控制器的功能测试方法、装置及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181928A (ja) * 1991-12-27 1993-07-23 Oki Electric Ind Co Ltd 論理シュミレーション用パターンの作成装置
JP2009048367A (ja) * 2007-08-17 2009-03-05 Oki Electric Ind Co Ltd 回路設計方法、ならびにその方法により製造される集積回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003190B2 (ja) 1990-09-14 2000-01-24 松下電器産業株式会社 流し槽付き家具
JPH04169875A (ja) 1990-11-02 1992-06-17 Nec Corp 論理集積回路の試験方法
JP4294531B2 (ja) 2004-04-06 2009-07-15 三菱電機株式会社 論理回路検証・テストシステム
JP2005346517A (ja) 2004-06-04 2005-12-15 Renesas Technology Corp 検証装置および検証方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181928A (ja) * 1991-12-27 1993-07-23 Oki Electric Ind Co Ltd 論理シュミレーション用パターンの作成装置
JP2009048367A (ja) * 2007-08-17 2009-03-05 Oki Electric Ind Co Ltd 回路設計方法、ならびにその方法により製造される集積回路

Also Published As

Publication number Publication date
US8990624B2 (en) 2015-03-24
JPWO2012008319A1 (ja) 2013-09-09
US20130117610A1 (en) 2013-05-09
JP5900336B2 (ja) 2016-04-06

Similar Documents

Publication Publication Date Title
TWI503835B (zh) Test apparatus and test method
JP2006127553A (ja) プログラムのテスト及びデバッギングが容易な中央処理装置
US11302412B2 (en) Systems and methods for simulated device testing using a memory-based communication protocol
CN109783340B (zh) SoC的测试代码烧写方法、IP测试方法及装置
CN102346235A (zh) 一种面向硬件设备功能的自动测试系统及方法
JP2010176392A (ja) 不良解析装置と方法及びプログラム
GB2381875A (en) Test system or method for integrated circuits
JP5900336B2 (ja) エミュレータ検証システム、エミュレータ検証方法
KR100825786B1 (ko) 메모리 카드 및 메모리 카드의 디버깅 방법
JP4130811B2 (ja) 試験装置及び試験方法
JP2010175459A (ja) 診断装置、診断方法および試験装置
KR101300443B1 (ko) 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치， 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법
JP2001265620A (ja) Ｒｏｍのプログラムデバッグ方式
CN112885403B (zh) 一种Flash控制器的功能测试方法、装置及设备
JP4589255B2 (ja) ハードウェア／ソフトウェア協調検証装置
KR101466665B1 (ko) 멀티플렉서를 이용한 ｅＭＭＣ 멀티 다운로더 설계 방법
JP2008140124A (ja) データ処理装置
JP5120103B2 (ja) デバッグ方法およびデバッグプログラム
JP5279817B2 (ja) 試験装置および試験方法
JP4893028B2 (ja) チップセットのエミュレーション装置および方法
JP4749812B2 (ja) 試験装置
JP2003196999A (ja) 半導体集積回路試験装置及び方法
JP2023031907A (ja) 情報処理装置および情報処理装置の制御方法
JP2007080183A (ja) データ処理装置、及びその制御方法
JP2010244183A (ja) 装置検査システム、装置検査方法、装置検査プログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11806649

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012524515

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13809947

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11806649

Country of ref document: EP

Kind code of ref document: A1