WO2011125329A1 - 送信機及び送信方法 - Google Patents

送信機及び送信方法 Download PDF

Info

Publication number
WO2011125329A1
WO2011125329A1 PCT/JP2011/002049 JP2011002049W WO2011125329A1 WO 2011125329 A1 WO2011125329 A1 WO 2011125329A1 JP 2011002049 W JP2011002049 W JP 2011002049W WO 2011125329 A1 WO2011125329 A1 WO 2011125329A1
Authority
WO
WIPO (PCT)
Prior art keywords
differential encoding
initial value
unit
value
synchronization word
Prior art date
Application number
PCT/JP2011/002049
Other languages
English (en)
French (fr)
Inventor
弘幸 芥川
小林　岳彦
Original Assignee
株式会社日立国際電気
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立国際電気 filed Critical 株式会社日立国際電気
Priority to JP2012509316A priority Critical patent/JP5250720B2/ja
Priority to US13/638,657 priority patent/US8879582B2/en
Priority to KR1020127025268A priority patent/KR101422980B1/ko
Publication of WO2011125329A1 publication Critical patent/WO2011125329A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

Definitions

  • the present invention relates to a transmitter and a transmission method that perform efficient communication using a differential space-time coding (DSTBC) method.
  • DTBC differential space-time coding
  • STBC space-time coding
  • the present invention has been made in view of such conventional circumstances, and an object of the present invention is to provide a transmitter and a transmission method capable of performing efficient communication by the DSTBC method.
  • the transmitter configured to transmit a signal by the DSTBC system has the following configuration. That is, a frame in which a synchronization word is arranged at a predetermined location after the head is used. Then, the initial value control means, based on the value before the synchronization word from the beginning of the frame, in the DSTBC encoder that processes the transmission target, the signal point corresponding to immediately before the synchronization word becomes a fixed point An initial value of differential encoding when the frame is processed by the DSTBC encoder that processes the transmission target is set.
  • the DSTBC encoder main line DSTBC encoder
  • the mapping arrangement of the synchronization word can be a fixed mapping pattern, and between the transmitter and the receiver, Communication can be efficiently performed by the DSTBC method.
  • various frames may be used.
  • a frame in which changeable data such as voice to be transmitted is arranged before the synchronization word from the head is used.
  • various points may be used as the fixed point, for example, preset. .
  • the transmitter according to the present invention has the following configuration as one configuration example. That is, in the initial value control means, the S / P conversion means performs serial / parallel conversion on the value before the synchronization word from the head of the frame, and the symbol mapping means performs symbol mapping on the serial / parallel conversion result,
  • the DSTBC encoder in which the differential encoding means performs differential encoding on the symbol mapping result using a predetermined initial value, and the initial value setting means processes the transmission target based on the differential encoding result. Sets an initial value for differential encoding when processing a frame.
  • the following processing is performed in a transmission method for transmitting a signal by the DSTBC method. That is, a frame in which a synchronization word is arranged at a predetermined location after the head is used. Then, serial / parallel conversion is performed on the value before the synchronization word from the beginning of the frame, symbol mapping is performed on the serial / parallel conversion result, and differential encoding is performed on the symbol mapping result using a predetermined initial value.
  • the DSTBC encoder that processes the transmission target performs processing for setting an initial value of differential encoding when the frame is processed by the DSTBC encoder that processes the transmission target based on the differential encoding result. Execute so that the corresponding signal point immediately before the synchronization word becomes a certain point.
  • the DSTBC encoder main line DSTBC encoder
  • the mapping arrangement of the synchronization word can be a fixed mapping pattern, and between the transmitter and the receiver, Communication can be efficiently performed by the DSTBC method.
  • (Configuration example 1) In a transmitter that transmits a signal using the DSTBC method, First differential encoding means for performing differential encoding on a value immediately before a synchronization word from the beginning of a frame using a predetermined initial value; Initial value setting means for setting an initial value based on a differential encoding result immediately before a synchronization word by the first differential encoding means; And a second differential encoding means for performing differential encoding with the frame as a transmission target using the initial value set by the initial value setting means.
  • the initial value setting means sets an initial value corresponding to a differential encoding result immediately before the synchronization word that can be obtained when differential encoding is performed on a value immediately before the synchronization word from the beginning of the frame. Comprising a table, and setting an initial value used for differential encoding of the second differential encoding means according to the differential encoding result immediately before the synchronization word by the first differential encoding means and the table.
  • Configuration example 4 In the transmission method of Configuration Example 3, A table in which an initial value is set in correspondence with a differential encoding result immediately before the synchronization word that can be taken when differential encoding is performed on a value immediately before the synchronization word from the beginning of the frame, and the synchronization word A transmission method comprising: setting an initial value used for differential encoding with the frame as a transmission target according to a previous differential encoding result and the table.
  • Steps A fourth step of performing differential encoding on the generated bit sequence using the set second value as an initial value; When the differential output immediately before the synchronization word becomes the first value when the final output when the differential encoding is performed in the fourth step becomes a predetermined third value. And storing the third value as an initial value to be used, When the final output when the differential encoding is performed in the second step does not become the first value, the process returns to the first step. When the final output when the differential encoding is performed in the fourth step does not become the third value, the second value is set to a different value and the process returns to the fourth step.
  • a feature initial value table creation method When the final output when the differential encoding is performed in the fourth step does not become the third value, the second value is set to a different value and the process returns to the fourth step.
  • FIG. 10 shows a configuration example of a train radio system as an example of a radio communication system.
  • the train radio system of this example includes a central table 101, a central device 102, a plurality (here, two are exemplified) of base station devices 111 and 112, and a train mobile station device 121.
  • the central table 101 controls the central device 102. Further, the central apparatus 102 and each base station apparatus 111 and 112 are connected by a wired line such as an optical fiber, for example, and a signal digitized with a bit sequence of ⁇ 0, 1 ⁇ is transmitted between them. Is done. In addition, the base station apparatuses 111 and 112 and the mobile station apparatus 121 are connected by a wireless line. Then, voice communication and data communication are performed between the central console 101 and the mobile station apparatus 121 via the central apparatus 102 and the base station apparatuses 111 and 112.
  • a wired line such as an optical fiber, for example
  • each base station apparatus 111 and 112 has the same frequency.
  • the same signal is transmitted.
  • the received power at the mobile station apparatus 121 fluctuates depending on the phase relationship between the arrival components from the two base station apparatuses 111 and 112. For example, the worst case where the powers of the two arrival waves are equal and the phase difference is 180 degrees. In this case, the received signal is lost. This phenomenon is called co-wave interference.
  • FIG. 11 shows a configuration example of a transmitter of a base station apparatus using the DSTBC scheme.
  • the case of using quaternary digital modulation (2 bits / 1 symbol) is shown.
  • a configuration example of the transmitter of the base station apparatus 201 whose identification information (ID) is 1 and a configuration example of the transmitter of the base station apparatus 202 whose ID is 2 are shown.
  • the transmitter of the first base station apparatus 201 includes an input unit 211a, a channel codec unit 212a, a serial / parallel (S / P) conversion unit 213a, two symbol mapping units 214-1a and 214-2a, and an initial value storage unit. 215a, a differential encoding unit 216a, a base station ID notification unit 217a, an STBC encoding unit 218a, a transmission unit 219a, a power amplification unit 220a, and a transmission antenna 221a.
  • an initial value storage unit 215a, a differential encoding unit 216a, and an STBC encoding unit 218a constitute a DSTBC encoder.
  • the transmitter of the second base station apparatus 202 includes an input unit 211b, a channel codec unit 212b, a serial / parallel (S / P) conversion unit 213b, two symbol mapping units 214-1b and 214-2b, and an initial value storage unit. 215b, a differential encoding unit 216b, a base station ID notification unit 217b, an STBC encoding unit 218b, a transmission unit 219b, a power amplification unit 220b, and a transmission antenna 221b.
  • an initial value storage unit 215b, a differential encoding unit 216b, and an STBC encoding unit 218b constitute a DSTBC encoder.
  • the input unit 211a receives a signal (audio data) obtained by digitizing an audio signal or the like transmitted from the central apparatus, and outputs the signal to the channel codec unit 212a.
  • the channel codec unit 212a is synchronized with the audio data (TCH: Traffic Channel) from the input unit 211a and the demodulation used on the receiving side (for example, the mobile station device side) according to the specified frame format.
  • TH Traffic Channel
  • T is a natural number.
  • the S / P conversion unit 213a divides the input bit string for one frame from the channel codec unit 212a into two symbols, and outputs them to the symbol mapping units 214-1a and 214-2a at symbol timing. Specifically, when quaternary digital modulation (2 bits / 1 symbol) is used, input (b 4n , b 4n + 1 , b 4n + 2 , b 4n + 3 ) for 4 bits (bits) is changed to (b 4n , b 4n + 1 ) and the latter half (b 4n + 2 , b 4n + 3 ), and outputs (b 4n , b 4n + 1 ) to the first symbol mapping unit 214-1a at the first symbol timing, and at the next symbol timing (B 4n + 2 , b 4n + 3 ) is output to the second symbol mapping unit 214-2a.
  • n 0, 1,..., T / 4-1 is a time series number that changes every 4 bits.
  • first symbol mapping section 214-1a When (b 4n , b 4n + 1 ) is input from S / P converter 213a, first symbol mapping section 214-1a performs mapping according to symbol modulation designated in advance, and the result X 2m is differentially encoded. To the conversion unit 216a. When (b 4n + 2 , b 4n + 3 ) is input from S / P converter 213a, second symbol mapping section 214-2a performs mapping according to symbol modulation designated in advance, and as a result, X 2m + 1 is differentially encoded. To the conversion unit 216a.
  • the two symbol mapping units 214-1a and 214-2a output the symbol modulation X 2m for the input of (b 4n , b 4n + 1 ) for the two symbols divided by the S / P conversion unit 213a, and ( b 4n + 2 , b 4n + 3 ) for symbol modulation X 2m + 1 is output.
  • X 2m and X 2m + 1 are complex numbers.
  • FIG. 13 shows an example of the signal arrangement of X (X 2m or X 2m + 1 ) at the time of QPSK (Quadrature Phase Shift Keying) modulation.
  • the horizontal axis represents the in-phase (I) component
  • the vertical axis represents the quadrature (Q) component.
  • the differential encoding unit 216a performs STBC encoding of S 2m and S 2m + 1 obtained by the calculation of (Equation 1) after X 2m and X 2m + 1 are input from the two symbol mapping units 214-1a and 214-2a. To the unit 218a. Note that * represents a conjugate complex number. S 2m and S 2m + 1 are complex numbers. A combination of S 2m and S 2m + 1 is defined as a state.
  • the base station ID notification unit 217a outputs the base station ID number to the STBC encoding unit 218a for notification.
  • the STBC encoding unit 218a acquires values S 2m , -S 2m + 1 * , S 2m + 1 , S 2m * based on the inputs S 2m and S 2m + 1 from the differential encoding unit 216a, and has a switch function
  • the switch function determines the base station ID number notified from the base station ID notification unit 217a, and according to the result, out of the values based on the inputs S 2m and S 2m + 1 from the differential encoding unit 216a
  • the value selected in (4) is output to the transmission unit 219a.
  • the switch function of the STBC encoding units 218a and 218b determines whether the base station ID number is an odd number or an even number.
  • the base station ID number is an odd number (in this example, In the case of the first base station apparatus 201), the data is output to the transmitting units 219a and 219b in the order of S 2m and ⁇ S 2m + 1 * , and the base station ID number is an even number (in this example, the second base station apparatus 201). (In the case of the base station apparatus 202), the data are output to the transmission units 219a and 219b in the order of S 2m + 1 and S 2m * .
  • the transmission unit 219a performs D / A (Digital to Analog) conversion and quadrature modulation processing on the input from the STBC encoding unit 218a, and then modulates the resultant signal to a desired radio transmission frequency. Output to the power amplifier 220a.
  • the power amplification unit 220a amplifies the output from the transmission unit 219a to the wireless output level and outputs the amplified signal to the transmission antenna 221a.
  • the transmission antenna 221a wirelessly transmits and outputs the signal input from the power amplification unit 220a.
  • the configuration example in which the STBC encoding units 218a and 218b are provided with the switch function described above is shown.
  • a switch having such a switch function is replaced with the STBC encoding unit 218a, 218b and transmission units 219a and 219b (inside or outside the DSTBC encoder) can be provided.
  • the base station ID notification units 217a and 217b are not (STBC encoding units 218a and 218b).
  • the base station ID number is output and notified to each switch, and the STBC encoding units 218a and 218b receive values S 2m and ⁇ S 2m + 1 * based on the inputs S 2m and S 2m + 1 from the differential encoding units 216a and 216b .
  • each switch notifies the base station ID notification unit 217a, from 217b
  • the base station ID number is determined, and according to the result, a value selected from the values input from the STBC encoding units 218a and 218b is output to the transmission units 219a and 219b, and the transmission units 219a and 219b Processes input from each switch (not input from STBC encoders 218a, 218b).
  • outputs S 2m and S 2m + 1 from the differential encoding unit 216a are calculated.
  • the outputs S ⁇ 2 and S ⁇ 1 from the initial value storage unit 215a are given by (Equation 3) and the input bits of the symbol mapping units 214-1a and 214-2a are changed randomly, (Equation 2 ) X (X 2m or X 2m + 1 ) is substituted into (Expression 1), the arrangement of output signals from the differential encoding unit 216a is as shown in FIG.
  • FIG. 14 shows an example of signal arrangement of DSTBC.
  • the horizontal axis represents the in-phase (I) component
  • the vertical axis represents the quadrature (Q) component.
  • FIG. 15 shows an example of the signal arrangement of DSTBC, showing the coordinates S of 20 points, and numbers (mapping point numbers) are assigned to the respective symbol values.
  • the horizontal axis represents the in-phase (I) component
  • the vertical axis represents the quadrature (Q) component.
  • mapping arrangement shown in FIG. 15 20 points are numbered [1] to [20]. According to the calculation result of (Expression 1), it is confirmed that the combinations of S 2m and S 2m + 1 are in the 24 combinations shown in the table of FIG.
  • the table in FIG. 16 shows an example of combinations of signal arrangements of S 2m and S 2m + 1 when (Equation 4) is set as an initial value, and a corresponding state number (state No).
  • the initial value (depending on S ⁇ 2 , S ⁇ 1 ) is shown.
  • the input of the symbol mapping units 214-1a and 214-2a is a known fixed bit pattern such as a synchronization word, and even if the arrangement of X and the shift are fixed, the mapping arrangement of the DSTBC is It shows that the output mapping changes immediately before, that is, the bit pattern of the audio data input before the synchronization word (SW).
  • a mapping arrangement of synchronization words is known in a demodulating functional unit implemented in a mobile station device (for example, the mobile station device 121 shown in FIG. 10).
  • Adopted algorithm for example, in automatic frequency control (AFC) processing, the reception frequency is corrected by calculating the phase error between the demodulated demapping arrangement result of the synchronization word and the known mapping arrangement of the synchronization word. Is going.
  • AFC automatic frequency control
  • mapping arrangement of the synchronization word changes depending on the immediately preceding audio data input, for example, when performing AFC processing on the receiving side.
  • a mapping arrangement point as a reference is indefinite and a countermeasure is required.
  • FIG. 1 shows a configuration example of a transmitter of a base station apparatus using the DSTBC scheme according to an embodiment of the present invention.
  • the case of using quaternary digital modulation (2 bits / 1 symbol) is shown.
  • a configuration example of the transmitter of the base station apparatus 1 whose identification information (ID) is 1 and a configuration example of the transmitter of the base station apparatus 2 whose ID is 2 are shown.
  • the transmitter of the first base station apparatus 1 includes an input unit 11a, a channel codec unit 12a, a serial / parallel (S / P) conversion unit 13a, two symbol mapping units 14-1a and 14-2a, and a differential encoding.
  • Unit 15a base station ID notification unit 16a, STBC encoding unit 17a, transmission unit 18a, power amplification unit 19a, transmission antenna 20a, S / P conversion unit 31a, two symbol mapping units 32-1a , 32-2a, an initial value storage unit 33a, a differential encoding unit 34a, and an initial value setting unit 35a.
  • a differential encoding unit 15a is composed of the initial value setting unit 35a.
  • the transmitter of the second base station apparatus 2 includes an input unit 11b, a channel codec unit 12b, a serial / parallel (S / P) conversion unit 13b, two symbol mapping units 14-1b and 14-2b, and a differential encoding.
  • Unit 15b base station ID notification unit 16b, STBC encoding unit 17b, transmission unit 18b, power amplification unit 19b, transmission antenna 20b, S / P conversion unit 31b, two symbol mapping units 32-1b , 32-2b, an initial value storage unit 33b, a differential encoding unit 34b, and an initial value setting unit 35b.
  • a DSTBC encoder is configured from the initial value setting unit 35b.
  • two differential encoding units 15a and 34a are provided in the transmitter of the first base station apparatus 1, and two differential encoding units 15b are provided in the transmitter of the second base station apparatus 2.
  • 34b are provided, but this is only an example. That is, for example, it is possible to perform a plurality of differential encoding processes with one differential encoding unit by dividing a region to be calculated inside the differential encoding unit, and the number of differential encoding units is It is not limited to this example (two).
  • an input unit 11a a channel codec unit 12a, an S / P conversion unit 13a, two symbol mapping units 14-1a and 14-2a, a differential encoding unit 15a, a base station ID notification unit 16a, and an STBC encoding unit 17a
  • the configurations and operations of the transmission unit 18a, the power amplification unit 19a, and the transmission antenna 20a are roughly the same as the corresponding processing units shown in FIG. In this example, the difference from the example shown in FIG.
  • the initial values S ⁇ 2 and S ⁇ 1 input to are output from the initial value setting unit 35a.
  • the main function of the S / P conversion unit 31a is the same as that of the S / P conversion unit 13a, but the S / P conversion unit 13a has an input bit count of one transmission frame (320 bits), whereas the S / P conversion unit 31a In the P conversion unit 31a, the number of input bits is 120 bits (R, P, TCH shown in FIG. 12) from the beginning to immediately before the synchronization word.
  • the S / P conversion unit 13a outputs in synchronization with the symbol timing, whereas the S / P conversion unit 31a sequentially performs symbol division and output after the subsequent processing is completed.
  • the S / P conversion unit 31a captures 120 bits from the head to the synchronization word in one transmission frame from the channel codec unit 12a, and then inputs 4 bits of the input bit string of 120 bits ( b 4n , b 4n + 1 , b 4n + 2 , b 4n + 3 ) are divided into 2 symbols (2 bits / 1 symbol in this example) of the first half (b 4n , b 4n + 1 ) and the second half (b 4n + 2 , b 4n + 3 ) (B 4n , b 4n + 1 ) are output to the first symbol mapping unit 32-1a, and the next (b 4n + 2 , b 4n + 3 ) are output to the second symbol mapping unit 32-2a.
  • the symbol mapping units 32-1a and 32-2a have the same main functions as the symbol mapping units 14-1a and 14-2a. Specifically, when (b 4n , b 4n + 1 ) is input from the S / P conversion unit 31a, the first symbol mapping unit 32-1a performs mapping according to symbol modulation designated in advance, and as a result X 2m is output to the differential encoding unit 34a. Further, when (b 4n + 2 , b 4n + 3 ) is input from the S / P conversion unit 31a, the second symbol mapping unit 32-2a performs mapping according to symbol modulation designated in advance, and as a result, the difference X 2m + 1 is calculated. It outputs to the dynamic encoding part 34a. In this manner, the symbol mapping units 32-1a and 32-2a sequentially modulate to X 2m and X 2m + 1 .
  • the initial value setting unit 35a the output S '58, S' 59 from the differential encoding unit 34a, the initial value S of the differential encoding unit 15a -2, differential encoding unit 15a seeking S -1 Output to.
  • the differential encoding unit 34a outputs a state number (state No) corresponding to the values S ′ 58 and S ′ 59 to the initial value setting unit 35a, and the initial value setting unit 35a outputs a difference.
  • the initial values S ⁇ 2 and S ⁇ 1 of the differential encoding unit 15a may be obtained from the state No from the dynamic encoding unit 34a.
  • the differential encoding unit 15a calculates (Equation 1) in the same manner as shown in FIG. 11, and in this example, the initial values S ⁇ 2 and S ⁇ 1 given from the initial value setting unit 35a are calculated. Is used.
  • the initial value setting unit 35a determines the difference from the outputs S ′ 58 and S ′ 59 (or state No) from the differential encoding unit 34a according to the contents of the table (conversion table) shown in FIG.
  • the initial values S ⁇ 2 and S ⁇ 1 of the dynamic encoding unit 15a are obtained and output to the differential encoding unit 15a.
  • FIG. 2 shows an example of an input-to-output conversion table of the initial value setting unit 35a. Specifically, a list of output values S ′ 58 , S ′ 59 and a corresponding state No (information regarding input of the initial value setting unit 35 a) immediately before the synchronization word from the differential encoding unit 34 a of the previous stage is shown. This is the same as that shown in FIG. 16, and the initial values S ⁇ 2 and S ⁇ 1 of the subsequent differential encoding unit 15a and the corresponding state numbers (of the initial value setting unit 35a). A list of output information) is shown. Then, when the input state No is determined, the initial value setting unit 35a outputs the corresponding state No (the state No in the same row in the conversion table of FIG. 2). The mapping point numbers [1] to [20] indicate the same symbol values as those shown in FIG.
  • the S / P conversion unit 31a to the initial value setting unit 35a process 120 bits from the head of the frame to obtain the initial values S- 2 and S- 1, and then the S / P conversion unit 13a and the subsequent steps.
  • the processing of the processing units (for example, S / P conversion unit 13a to STBC encoding unit 17a) is started, and symbol mapping units 14-1a and 14-2a sequentially obtain X 2m and X 2m + 1 to obtain the differential code
  • FIG. 3 shows an example of the simulation result (case 1-1).
  • FIG. 4 shows an example of the simulation result (case 1-2).
  • the input up to the synchronization word is a random bit input
  • the synchronization word is a fixed pattern.
  • S 2m from the input pattern shift of S 2m + 1, S '2m , S' represents the transition of the 2m + 1 in the shift state No.
  • the result of FIG. 3 and the result of FIG. 4 are different in the 120-bit bit pattern of random bit input, but the state No immediately before the sync word is 1, indicating that the sync word mapping pattern is a fixed mapping pattern. Yes.
  • the input data has been verified for other input patterns, and similar results are obtained.
  • other initial values specified as follows may be used. That is, when the coordinates of the 20 points shown in FIG. 15 are classified based on the distance and phase from the origin, the first group consisting of four coordinates represented by the coordinate expression S of (Expression 10), and (Expression 11) ) In the second group consisting of four coordinates represented by the coordinate expression S, the third group consisting of four coordinates represented by the coordinate expression S in (Expression 12), and the coordinate expression S in (Expression 13).
  • the value given by (Expression 10) is used as a combination of the initial values S ′ ⁇ 2 and S ′ ⁇ 1.
  • the symbol mapping units 14-1a, 14-2a, 32-1a, 32-2a perform (for each pattern of the input bits “00”, “01”, “11”, “10” (although symbol mapping is performed according to the correspondence shown in Equation 2), the present invention is not limited to this. That is, for example, the symbol mapping units 14-1a, 14-2a, 32-1a, and 32-2a convert each pattern of the input bits “00”, “01”, “11”, and “10” (formula 2) It may be fixedly mapped to one of the four outputs X shown in FIG.
  • S 2m and S 2m + 1 can each take 20 patterns, and there are a total of 400 combinations, but in actuality, they are shown in (Equation 15). There are limitations.
  • the number of combinations that match this is 96 out of 400. Furthermore, when one initial value of S 2m and S 2m + 1 is determined from the 96 patterns, 24 combinations are actually generated.
  • X 2m given by (Expression 7) similar to (Expression 2) is calculated and output to the differential encoding units 15a and 34a in the subsequent stage.
  • the symbol mapping units 14-2a and 32-2a serving as the second symbol mapping unit (symbol mapping B unit) respectively receive the second outputs (b 4n + 2 and b 4n + 3 ) from the S / P conversion units 13a and 31a in the previous stage.
  • the initial values S ′ ⁇ 2 and S ′ ⁇ 1 shown in (Equation 9) are used.
  • (Equation 5) is calculated, the arrangement of the output signals of the differential encoding unit 34a is as shown in FIG.
  • FIG. 5 shows an example of the signal arrangement of the differential encoding unit 34a, showing the coordinates S of the 24 points, and numbers (mapping point numbers) are assigned to the respective symbol values.
  • the horizontal axis represents the in-phase (I) component
  • the vertical axis represents the quadrature (Q) component.
  • the arrangement of the output signals of the differential encoding unit 15a is shown in FIG.
  • the signal arrangement is such that the output of the STBC encoding unit 17a in the subsequent stage can also have the same signal arrangement.
  • the initial value setting unit 35a outputs S ′ 58 and S ′ 59 (or from the differential encoding unit 34a according to the contents of the table (conversion table) shown in FIG. From the state No), the initial values S ⁇ 2 and S ⁇ 1 of the differential encoding unit 15a are obtained and output to the differential encoding unit 15a.
  • FIG. 7 shows an example of an input-to-output conversion table of the initial value setting unit 35a. Specifically, a list of output values S ′ 58 , S ′ 59 and a corresponding state No (information regarding input of the initial value setting unit 35 a) immediately before the synchronization word from the differential encoding unit 34 a of the previous stage is shown. This is the same as that shown in FIG. 6, and the initial values S ⁇ 2 and S ⁇ 1 of the subsequent differential encoding unit 15a and the corresponding state numbers (of the initial value setting unit 35a) A list of output information) is shown. Then, when the input state No is determined, the initial value setting unit 35a outputs the corresponding state No (the state No in the same row in the conversion table of FIG. 7).
  • the mapping point numbers [1] to [24] indicate the same symbol values as those shown in FIG.
  • FIG. 8 shows an example of the simulation result (case 2-1).
  • FIG. 9 shows an example of the simulation result (case 2-2).
  • the input up to the synchronization word is a random bit input, and the synchronization word is a fixed pattern.
  • S 2m from the input pattern shift of S 2m + 1, S '2m , S' represents the transition of the 2m + 1 in the shift state No.
  • the result of FIG. 8 and the result of FIG. 9 are different in the 120-bit bit pattern of the random bit input, but the state number immediately before the sync word is 1, indicating that the sync word mapping pattern is a fixed mapping pattern. Yes.
  • the input data has been verified for other input patterns, and similar results are obtained.
  • other initial values specified as follows may be used. That is, when the coordinates of the 24 points shown in FIG. 5 are classified based on the distance and phase from the origin, the first group of eight coordinates represented by the coordinate expression S of (Expression 16) and (Expression 17) ) Can be classified into a second group consisting of eight coordinates represented by the coordinate expression S of (8) and a third group consisting of eight coordinates represented by the coordinate expression S of (Expression 18). In (Expression 16) to (Expression 18), k is an integer of 0 to 7.
  • the initial value used by the combination of (Expression 16) to (Expression 18) is a combination in which the phase difference between the two initial values is n ⁇ / 2 (n is an integer). That is, it is selected from combinations other than the combinations in which the phase difference between the two initial values is 45 °, 135 °, 225 °, and 315 °.
  • the reason why the phase difference of the initial value is set to n ⁇ / 2 will be described.
  • the combination having a phase difference of n ⁇ / 2 represents not only the initial value but also the combination of the subsequent outputs (symbol arrangement) of the differential encoding unit 34a. Yes.
  • the combinations having a phase difference of 45 °, 135 °, 225 °, and 315 ° even if the initial phase difference is set to n ⁇ / 2, It is not output from the differential encoding unit 34a.
  • the subsequent output of the differential encoding unit 34a is the combination of (Equation 16) to (Equation 18).
  • the symbol arrangement cannot be expressed (that is, the symbol arrangement shown in FIG. 5 is not achieved). Therefore, by combining the phase difference between the two initial values so as to be n ⁇ / 2, not only the symbol arrangement does not include the origin, but also the output of the differential encoding unit 34a is the 24-point symbol arrangement shown in FIG. It can be limited to.
  • the symbol mapping units 14-1a, 14-2a, 32-1a, 32-2a perform (for each pattern of the input bits “00”, “01”, “11”, “10” (Symbol mapping is performed in accordance with the correspondence relationship shown in Equation 7) and Equation 8, but the present invention is not limited to this. That is, for example, the symbol mapping units 14-1a and 32-1a serving as the first symbol mapping unit (symbol mapping unit A) have patterns of input bits “00”, “01”, “11”, and “10”.
  • symbol mapping unit B Is fixedly mapped to one of the four outputs X 2m shown in (Equation 7), and the symbol mapping units 14-2a and 32-2a serving as the second symbol mapping unit (symbol mapping unit B) are With this same correspondence relationship, it may be fixedly mapped to one of the four outputs X 2m + 1 shown in (Equation 8).
  • FIG. 17 is a diagram illustrating an example of functional blocks of a differential encoding test apparatus used to create a conversion table, and is configured on a simulation program by software, for example.
  • the differential encoding test apparatus of this example includes a random bit sequence generation unit 301, a random bit sequence buffer 302, an S / P conversion unit 303, two symbol mapping units 304-1 and 304-2, a differential encoding unit 305, an initial stage A value setting unit 308 and a state determination unit 309 are provided.
  • the differential encoding unit 305 includes a matrix calculation unit 306 and two memories 307-1 and 307-2.
  • the S / P conversion unit 303, the symbol mapping units 304-1 and 304-2, and the differential encoding unit 305 are, for example, the S / P conversion unit 13a and the symbol mapping unit 14-1a in the base station 1 shown in FIG. 14-2a have the same function as the differential encoding unit 15a.
  • the random bit sequence generation unit 301 generates a random bit sequence having a length L from the beginning of the communication frame to the bit immediately before the synchronization word.
  • the random bit sequence buffer 302 temporarily stores the output of the random bit sequence generation unit 301.
  • the S / P converter 303 converts the bit sequence input from the random bit sequence buffer 302 in parallel by 4 bits, and outputs the result as a combination of 2 bits.
  • the first half (b 4n , b 4n + 1 ) is output to the symbol mapping unit 304-1, and the second half (b 4n + 2 , b 4n + 3 ) is output to the symbol mapping unit 304-2.
  • the symbol mapping units 304-1 and 304-2 output complex symbol values X 2m and X 2m + 1 corresponding to 2 bits input from the S / P conversion unit 303, respectively.
  • This correspondence relationship follows, for example, (Expression 2), (Expression 7), or (Expression 8).
  • the differential encoding unit 305 two complex symbol values X 2m and X 2m + 1 input from the symbol mapping units 304-1 and 304-2, and one time before stored in the memories 307-1 and 307-2.
  • the matrix calculation unit 306 uses the output (S 2m ⁇ 2 , S 2m ⁇ 1 ) of the differential encoding unit 305, the matrix calculation unit 306 performs calculation according to (Equation 1) and outputs the result.
  • the initial values (S ⁇ 2 , S ⁇ 1 ) output from the initial value setting unit 308 are stored in the memories 307-1 and 307-2 in advance.
  • the initial value setting unit 308 outputs an initial value (S ⁇ 2 , S ⁇ 1 ) corresponding to a predetermined initial state number P ⁇ 1, and the correspondence between these is shown in FIG. Shall be shown.
  • the initial state number P ⁇ 1 is stored in the memories 307-1 and 307-2 before the first bit of the random bit sequence generated by the random bit sequence generation unit 301 is input to the differential encoding unit 305.
  • the state corresponding to the stored initial value is shown.
  • the state determination unit 309 determines and outputs the corresponding state number P m from the combination of outputs from the differential encoding unit 305 (S 2m , S 2m + 1 ). (Or FIG. 16).
  • the procedure for creating the conversion table shown in FIG. 2 (or FIG. 7) using the differential encoding test apparatus shown in FIG. 17 will be described with reference to the flowchart shown in FIG.
  • the procedure for creating the conversion table is roughly divided into a pre-stage process T1 and a post-stage process T2.
  • T1 when the initial state number P ⁇ 1 is set to “1”, the final state number (the last bit of the random bit sequence generated by the random bit sequence generation unit 302 is input to the differential encoding unit 305.
  • the state number A corresponds to the state No. of the left part (the output immediately before the synchronization word of the preceding differential encoding unit (input of the initial value updating unit)) in the conversion table of FIG. 2 (or FIG. 7).
  • step S11 A which is a state number and a variable is set to “1” (step S11), and the following processing is performed. That is, random bit sequence generation section 301 generates random bit sequences b 0 to b L ⁇ 1 by means such as random number generation and stores them in the buffer (step S12), and sets initial state number P ⁇ 1 to “1” (step S12).
  • step S13 the differential encoding unit 305 is sequentially operated with the bit sequences b 0 to b L ⁇ 1 as inputs (step S14).
  • step S15 the process proceeds to the subsequent process T2. Thereafter, the random bit string generation unit 301 in FIG. 17 stops operating, and the contents b 0 to b L ⁇ 1 of the random bit string buffer 302 are held without being updated.
  • the state number B corresponds to the state No. in the right part of the conversion table of FIG. 2 (or FIG. 7) (the initial values S ⁇ 2 and S ⁇ 1 (output of the initial value update unit) of the differential encoder at the subsequent stage). To do.
  • the unit 305 is sequentially operated (step S18). As a result, if the final state number P M ⁇ 1 does not become the target “1”, the state number B is incremented by one and the same operation is repeated (steps S19 and S20). On the other hand, when the final state number P M ⁇ 1 becomes the target “1”, the value of the state number B and the value of the state number A input in the processing are set to (A, B), and one Saved as a combination (step S21).
  • Ns is the total number of states
  • the initial state number P ⁇ 1 and the final state number P M ⁇ 1 are the same bit sequence, a common combination of the state number A and the state number B can be used.
  • the initial state number P ⁇ 1 is set to “1” to obtain bit strings b 0 to b L ⁇ 1 that are the state number A, and the final state number P M ⁇ 1 is “1”.
  • the initial state number P -1 does not have to start with “1”, and the final state number P M-1 does not have to be “1”. It is possible to set.
  • the values stored in the initial value conversion tables (FIG. 2 and FIG. 7) are appropriately changed depending on the mapping method of symbol mapping and the combination of the initial values. Moreover, it changes suitably also with the combination of an initial state number and a final state number.
  • AFC processing in digital radio is based on the premise that the mapping arrangement of the synchronization word is known, and the receiving side calculates and corrects an error from the mapping arrangement result obtained by demodulating the synchronization word.
  • the mapping arrangement changes depending on the input of the immediately preceding data (for example, voice data), so the mapping arrangement as a reference becomes indefinite, and it is necessary to take measures. was there. Therefore, in this example, the initial values S ⁇ 2 and S ⁇ 1 input to the differential encoding unit 15a are calculated from the 120-bit data from the beginning of the received data frame to immediately before the synchronization word, and the calculation result is initialized.
  • the mapping arrangement of the synchronization word can be compared as a reference mapping pattern as a fixed mapping pattern.
  • a synchronization word mapping pattern (mapping arrangement) that is conventionally indefinite depending on other input data is changed to a fixed mapping pattern (for example, a known mapping pattern). For example, it is possible to predefine a mapping arrangement point serving as a reference in the AFC processing on the receiving side.
  • a train radio system (for example, a system as shown in FIG. 10) which is a broadcast radio system will be schematically described.
  • a train radio system for example, a plurality of base station devices are installed along a track, and one central device simultaneously distributes (transmits) a data string S to be transmitted to each base station device.
  • the apparatus transmits a data string signal generated from the data string S by radio from the antenna.
  • truck receives the radio signal (radio wave) from a base station apparatus.
  • each base station apparatus is provided with the two antennas which consist of a directional antenna which has a mutually different radio
  • each base station apparatus encodes a transmission signal using DSTBC, and for each overlapping area of adjacent base station apparatuses, different encoded sequences (for example, orthogonal to each other from each base station apparatus)
  • DSTBC digital versatile code
  • each base station apparatus encodes a transmission signal using DSTBC
  • different encoded sequences for example, orthogonal to each other from each base station apparatus
  • the present invention will be conceptually described.
  • the present invention is based on the following novel findings, and this is applied to differential encoding of signals in the transmitter, thereby realizing efficient communication.
  • 1) In the DSTBC encoding method the encoding result obtained by differentially encoding a signal value by a predetermined arithmetic expression using a predetermined initial value is finite regardless of the bit string signal value. Classified into pieces. That is, since every signal value is classified as a finite number of states, the signal values can be represented by these finite number of signal values.
  • the target encoding result can be obtained by DSTBC encoding.
  • all signal bit strings are obtained by using predetermined initial values (for example, (Expression 6)) according to predetermined arithmetic expressions (for example, (Expression 2) and (Expression 5)).
  • predetermined initial values for example, (Expression 6)
  • predetermined arithmetic expressions for example, (Expression 2) and (Expression 5)
  • the encoding results are classified into 24 states (the left part of FIG. 2).
  • the 24 types described above are obtained.
  • the encoding result (the left part of FIG. 2). ) Is specified, and the entire frame is encoded using the specified initial value as the initial value in the second-stage encoding, thereby synchronizing the frame.
  • a target predetermined encoding result can be obtained (always) for the word part.
  • the present invention utilizes the fact that encoding results obtained by differentially encoding signal values by a predetermined arithmetic expression using predetermined initial values are classified into a finite number, and differentially encoding signals in units of frames.
  • a transmitter (or a transmission method) that performs transmission by converting the finite number of encoding results and the signal value that is the encoding result into a predetermined target using the predetermined arithmetic expression
  • a relationship (table) is prepared in association with the initial value to be a value, and in the first stage encoding process, the signal value from the beginning of the frame to immediately before the synchronization word is used to determine the predetermined value using the predetermined initial value.
  • the initial value associated with the encoding result is specified from the relationship (table), and the specified initial value is determined by the second-stage encoding process.
  • the frame according to the predetermined arithmetic expression using The can be grasped as a transmitter, characterized in that the coding (or transmission method).
  • the configuration of the system and apparatus according to the present invention is not necessarily limited to the configuration described above, and various configurations may be used.
  • the present invention can also be provided as, for example, a method or method for executing the processing according to the present invention, a program for realizing such a method or method, or a recording medium for recording the program. It is also possible to provide various systems and devices.
  • the application field of the present invention is not necessarily limited to the above-described fields, and the present invention can be applied to various fields.
  • the processor executes a control program stored in a ROM (Read Only Memory) in hardware resources including a processor and a memory.
  • ROM Read Only Memory
  • a controlled configuration may be used, and for example, each functional unit for executing the processing may be configured as an independent hardware circuit.
  • the present invention can be grasped as a computer-readable recording medium such as a floppy (registered trademark) disk or a CD (Compact Disc) -ROM storing the control program, or the program (itself).
  • the processing according to the present invention can be performed by inputting the program from the recording medium to the computer and causing the processor to execute the program.
  • Base station apparatus 11a, b, 211a, b ... Input unit, 12a, b, 212a, b ... Channel codec unit, 13a, b, 31a, b, 213a, b ⁇ S / P converter, 14-1a, b, 14-2a, b, 32-1a, b, 32-2a, b, 214-1a, b, 214-2a, b ⁇ symbol mapping 15a, b, 34a, b, 216a, b .. differential encoding unit, 16a, b, 217a, b ... base station ID notification unit, 17a, b, 218a, b ...
  • STBC encoding unit 18a, b, 219a, b ... transmission unit, 19a, b, 220a, b ... power amplification unit, 20a, b, 221a, b, transmitting antenna, 33a, b, 215a, b, initial value storage unit, 35a, b, initial value setting unit, 101, central table, 102, central device, 121 ..
  • Mobile station device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Radio Transmission System (AREA)

Abstract

ＤＳＴＢＣ方式により信号を送信する送信機において、ＤＳＴＢＣ方式により効率的に通信を行う。 ＤＳＴＢＣ方式により信号を送信する送信機において、先頭より後ろの所定箇所に同期ワードが配置されるフレームが用いられ、そして、初期値制御手段３１～３５が、フレームの先頭から同期ワードより前の値に基づいて、送信対象を処理するＤＳＴＢＣ符号器において同期ワードの直前に対応する信号点が一定の点になるように、前記送信対象を処理するＤＳＴＢＣ符号器で前記フレームを処理するときの差動符号化（差動符号化部１５）の初期値を設定する。

Description

送信機及び送信方法
　本発明は、差動時空間符号化（ＤＳＴＢＣ：Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｓｐａｃｅ－Ｔｉｍｅ　Ｂｌｏｃｋ　Ｃｏｄｉｎｇ）方式により効率的に通信を行う送信機や送信方法に関する。
　例えば、時空間符号化（ＳＴＢＣ：Ｓｐａｃｅ－Ｔｉｍｅ　Ｂｌｏｃｋ　Ｃｏｄｉｎｇ）方式により通信する技術について検討等されている。
ＩＥＩＣＥ　ＴＲＡＮＳＡＣＴＩＯＮＳ　ｏｎ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、ＶＯＬ．Ｅ９２－Ｂ、ＮＯ．６、ＪＵＮＥ　２００９
　しかしながら、ＳＴＢＣ方式では通信上で不十分な点もあり、更なる開発が要求されていた。
　本発明は、このような従来の事情に鑑み為されたもので、ＤＳＴＢＣ方式により効率的に通信を行うことができる送信機や送信方法を提供することを目的とする。
　（送信機の説明）
　上記目的を達成するため、本発明では、ＤＳＴＢＣ方式により信号を送信する送信機において、次のような構成とした。
　すなわち、先頭より後ろの所定箇所に同期ワードが配置されるフレームが用いられる。
　そして、初期値制御手段が、フレームの先頭から同期ワードより前の値に基づいて、送信対象を処理するＤＳＴＢＣ符号器において同期ワードの直前に対応する信号点が一定の点になるように、前記送信対象を処理するＤＳＴＢＣ符号器で前記フレームを処理するときの差動符号化の初期値を設定する。
　従って、送信対象を処理するＤＳＴＢＣ符号器（本線のＤＳＴＢＣ符号器）において同期ワードの直前に対応する信号点が一定の点になるようにすることにより、例えば、フレームの先頭から同期ワードより前の値（例えば、その一部）が送信対象のデータ内容により変化するような場合においても、同期ワードのマッピング配置を固定されたマッピングパターンとすることができ、送信機と受信機との間で、ＤＳＴＢＣ方式により効率的に通信を行うことができる。
　ここで、フレームとしては、種々なものが用いられてもよく、例えば、先頭から同期ワードより前に送信対象となる音声などの変化し得るデータが配置されるフレームが用いられる。
　また、同期ワードの直前に対応する信号点（シンボル値）が一定の点になるようにすることに関して、当該一定の点としては、種々な点が用いられてもよく、例えば、予め設定される。
　本発明に係る送信機では、一構成例として、次のような構成とした。
　すなわち、前記初期値制御手段では、フレームの先頭から同期ワードより前の値について、Ｓ／Ｐ変換手段がシリアル／パラレル変換を行い、シンボルマッピング手段が当該シリアル／パラレル変換結果についてシンボルマッピングを行い、差動符号化手段が当該シンボルマッピング結果について所定の初期値を用いて差動符号化を行い、初期値設定手段が当該差動符号化結果に基づいて前記送信対象を処理するＤＳＴＢＣ符号器で前記フレームを処理するときの差動符号化の初期値を設定する。
　（上記した送信機に対応した送信方法の説明）
　上記目的を達成するため、本発明では、ＤＳＴＢＣ方式により信号を送信する送信方法において、次のような処理を実行する。
　すなわち、先頭より後ろの所定箇所に同期ワードが配置されるフレームが用いられる。
　そして、フレームの先頭から同期ワードより前の値について、シリアル／パラレル変換を行い、当該シリアル／パラレル変換結果についてシンボルマッピングを行い、当該シンボルマッピング結果について所定の初期値を用いて差動符号化を行い、当該差動符号化結果に基づいて送信対象を処理するＤＳＴＢＣ符号器で前記フレームを処理するときの差動符号化の初期値を設定する処理を、前記送信対象を処理するＤＳＴＢＣ符号器において同期ワードの直前に対応する信号点が一定の点になるように実行する。
　従って、送信対象を処理するＤＳＴＢＣ符号器（本線のＤＳＴＢＣ符号器）において同期ワードの直前に対応する信号点が一定の点になるようにすることにより、例えば、フレームの先頭から同期ワードより前の値（例えば、その一部）が送信対象のデータ内容により変化するような場合においても、同期ワードのマッピング配置を固定されたマッピングパターンとすることができ、送信機と受信機との間で、ＤＳＴＢＣ方式により効率的に通信を行うことができる。
　本発明の更なる構成例を以下に示す。
（構成例１）
　ＤＳＴＢＣ方式により信号を送信する送信機において、
　所定の初期値を用いてフレームの先頭から同期ワード直前の値に対して差動符号化を行う第１の差動符号化手段と、
　前記第１の差動符号化手段による同期ワード直前の差動符号化結果に基づいて初期値を設定する初期値設定手段と、
　前記初期値設定手段により設定された初期値を用いて前記フレームを送信対象とした差動符号化を行う第２の差動符号化手段と
　を有することを特徴とする送信機。
（構成例２）
　構成例１の送信機において、
　前記初期値設定手段は、前記フレームの先頭から同期ワード直前の値に対して差動符号化を行ったときに取り得る前記同期ワード直前の差動符号化結果に対応させて初期値を設定したテーブルを備え、前記第１の差動符号化手段による同期ワード直前の差動符号化結果と前記テーブルに従って前記第２の差動符号化手段の差動符号化に用いる初期値を設定する
　ことを特徴とする送信機。
（構成例３）
　ＤＳＴＢＣ方式により信号を送信する送信方法において、
　所定の初期値を用いてフレームの先頭から同期ワード直前の値に対して差動符号化を行い、
　前記同期ワード直前の差動符号化結果に基づいて、前記フレームを送信対象とした差動符号化に用いる初期値を設定し、
　前記設定された初期値を用いて前記フレームを送信対象とした差動符号化を行う
　ことを特徴とする送信方法。
（構成例４）
　構成例３の送信方法において、
　前記フレームの先頭から同期ワード直前の値に対して差動符号化を行ったときに取り得る前記同期ワード直前の差動符号化結果に対応させて初期値を設定したテーブルを備え、前記同期ワード直前の差動符号化結果と前記テーブルに従って、前記フレームを送信対象とした差動符号化に用いる初期値を設定する
　ことを特徴とする送信方法。
（構成例５）
　所定の初期値を用いてフレームの先頭から同期ワード直前の値に対して差動符号化を行い、前記差動符号化による同期ワード直前の差動符号化結果と初期値テーブルに基づいて初期値を設定し、前記設定された初期値を用いて前記フレームを送信対象として差動符号化を行うＤＳＴＢＣ方式で用いる前記初期値テーブルの作成方法であって、
　ランダムなビット系列を生成する第１のステップと、
　前記生成したビット系列に対して差動符号化を行う第２のステップと、
　前記第２のステップで差動符号化を行ったときの最終出力が所定の第１の値になったときに、差動符号化の初期値を任意の第２の値に設定する第３のステップと、
　前記設定された第２の値を初期値として前記生成したビット系列に対して差動符号化を行う第４のステップと、
　前記第４のステップで差動符号化を行ったときの最終出力が所定の第３の値になったときに、前記同期ワード直前の差動符号化結果が前記第１の値になるときに用いる初期値として前記第３の値を記憶する第５のステップと、を有し、
　前記第２のステップで差動符号化を行ったときの最終出力が前記第１の値にならなかったときは前記第１のステップに戻り、
　前記第４のステップで差動符号化を行ったときの最終出力が前記第３の値にならなかったときは前記第２の値を異なる値に設定して前記第４のステップに戻る
　ことを特徴とする初期値テーブルの作成方法。
　以上説明したように、本発明によると、ＤＳＴＢＣ方式により効率的に通信を行うことができる。
本発明の一実施例に係るＤＳＴＢＣ方式を用いた基地局装置の送信機の構成例を示す図である。 初期値設定部の入力から出力への変換表の一例を示す図である。 シミュレーション結果（ケース１－１）の例を示す図である。 シミュレーション結果（ケース１－２）の例を示す図である。 第２のシミュレーションに係る差動符号化部の信号配置の一例を示す図である。 第２のシミュレーションに係るＳ２ｍ、Ｓ２ｍ＋１の信号配置の組み合わせの一例を示す図である。 第２のシミュレーションに係る初期値設定部の入力から出力への変換表の一例を示す図である。 シミュレーション結果（ケース２－１）の例を示す図である。 シミュレーション結果（ケース２－２）の例を示す図である。 列車無線システムの構成例を示す図である。 ＤＳＴＢＣ方式を用いた基地局装置の送信機の構成例を示す図である。 送信フレームのフォーマットの一例を示す図である。 ＱＰＳＫ変調における信号配置の一例を示す図である。 ＤＳＴＢＣの信号配置の一例を示す図である。 ＤＳＴＢＣの信号配置の一例を示す図である。 Ｓ２ｍ、Ｓ２ｍ＋１の信号配置の組み合わせの一例を示す図である。 差動符号化テスト装置の機能ブロックの一例を示す図である。 変換表の作成に係るフローチャートの一例を示す図である。
　本発明に係る実施例を図面を参照して説明する。
　図１０には、無線通信システムの一例として、列車無線システムの構成例を示してある。
　本例の列車無線システムは、中央卓１０１、中央装置１０２、複数（ここでは、２つを例示した）の基地局装置１１１、１１２、列車の移動局装置１２１を備えている。
　ここで、中央卓１０１は中央装置１０２に対して制御等を行う。
　また、中央装置１０２と各基地局装置１１１、１１２とは、例えば光ファイバのような有線回線で接続されており、これらの間で｛０、１｝のビット系列でデジタル化された信号が伝送される。
　また、各基地局装置１１１、１１２と移動局装置１２１とは、無線回線で接続される。そして、中央卓１０１と移動局装置１２１との間で、中央装置１０２や基地局装置１１１、１１２を介して、音声による通話及びデータ通信を行う。
　例えば、列車無線システムのように、無線周波数として１波が与えられ、複数の基地局装置１１１、１１２で１つのゾーンを構成する場合には、各基地局装置１１１、１１２からは同一の周波数で同一の信号が送信される。このとき、移動局装置１２１での受信電力は、２つの基地局装置１１１、１１２からの到達成分の位相関係によって変動し、例えば、２つの到達波の電力が等しく位相差が１８０度となる最悪のケースでは受信信号が消失する。この現象は、同一波干渉と呼ばれる。
　このような問題に対する対策として、デジタル無線通信において、ＭＩＭＯ（Ｍｕｌｔｉｐｌｅ　Ｉｎｐｕｔ　Ｍｕｌｔｉｐｌｅ　Ｏｕｔｐｕｔ）技術を応用したＤＳＴＢＣ方式がある。
　（本発明の基本となる構成例の説明）
　図１１には、ＤＳＴＢＣ方式を用いた基地局装置の送信機の構成例を示してある。本例では、４値デジタル変調（２ｂｉｔ／１シンボル）を用いた場合を示してある。
　本例では、識別情報（ＩＤ）が１である基地局装置２０１の送信機の構成例と、ＩＤが２である基地局装置２０２の送信機の構成例を示してある。
　第１の基地局装置２０１の送信機は、入力部２１１ａ、チャネルコーデック部２１２ａ、シリアル／パラレル（Ｓ／Ｐ）変換部２１３ａ、２つのシンボルマッピング部２１４－１ａ、２１４－２ａ、初期値記憶部２１５ａ、差動符号化部２１６ａ、基地局ＩＤ通知部２１７ａ、ＳＴＢＣ符号化部２１８ａ、送信部２１９ａ、電力増幅部２２０ａ、送信アンテナ２２１ａを備えている。
　本例では、初期値記憶部２１５ａ、差動符号化部２１６ａ、ＳＴＢＣ符号化部２１８ａからＤＳＴＢＣ符号器が構成されている。
　第２の基地局装置２０２の送信機は、入力部２１１ｂ、チャネルコーデック部２１２ｂ、シリアル／パラレル（Ｓ／Ｐ）変換部２１３ｂ、２つのシンボルマッピング部２１４－１ｂ、２１４－２ｂ、初期値記憶部２１５ｂ、差動符号化部２１６ｂ、基地局ＩＤ通知部２１７ｂ、ＳＴＢＣ符号化部２１８ｂ、送信部２１９ｂ、電力増幅部２２０ｂ、送信アンテナ２２１ｂを備えている。
　本例では、初期値記憶部２１５ｂ、差動符号化部２１６ｂ、ＳＴＢＣ符号化部２１８ｂからＤＳＴＢＣ符号器が構成されている。
　本例の基地局装置２０１、２０２の送信機における動作の一例を示す。
　なお、各基地局装置２０１、２０２の送信機における概略的な動作は同様であるため、第１の基地局装置２０１の送信機を代表させて説明し、第２の基地局装置２０２の送信機についても異なる点について説明する。
　入力部２１１ａは、中央装置から送信される音声信号等をデジタル化した信号（音声データ）を入力して、チャネルコーデック部２１２ａへ出力する。
　チャネルコーデック部２１２ａは、指定されたフレームフォーマットに従って、入力部２１１ａからの音声データ（ＴＣＨ：Ｔｒａｆｆｉｃ　Ｃｈａｎｎｅｌ）や、受信側（例えば、移動局装置の側）での復調処理のために使用される同期ワード（ＳＷ：Ｓｙｎｃ．Ｗｏｒｄ）等の既知の固定ビット値情報、などで構成される送信フレームデータを生成し、｛０、１｝のビット系列｛ｂｔ；ｔ＝０、１、・・・、Ｔ－１｝をＳ／Ｐ変換部２１３ａへ出力する。なお、Ｔは自然数である。
　図１２には、チャネルコーデック部２１２ａから出力される送信フレーム２３１のフォーマットの一例を示してある。本例では、Ｔ＝３２０である。
　Ｓ／Ｐ変換部２１３ａは、チャネルコーデック部２１２ａからの１フレーム分の入力ビット列を２シンボル毎に分割してシンボルタイミングで各シンボルマッピング部２１４－１ａ、２１４－２ａへ出力する。具体的には、４値デジタル変調（２ｂｉｔ／１シンボル）を用いた場合には、４ｂｉｔ（ビット）分の入力（ｂ４ｎ、ｂ４ｎ＋１、ｂ４ｎ＋２、ｂ４ｎ＋３）を前半の（ｂ４ｎ、ｂ４ｎ＋１）と後半の（ｂ４ｎ＋２、ｂ４ｎ＋３）の２シンボルに分割し、初めのシンボルタイミングで（ｂ４ｎ、ｂ４ｎ＋１）を第１のシンボルマッピング部２１４－１ａへ出力し、次のシンボルタイミングで（ｂ４ｎ＋２、ｂ４ｎ＋３）を第２のシンボルマッピング部２１４－２ａへ出力する。
　ここで、ｎ＝０、１、・・・、Ｔ／４－１は、４ｂｉｔ毎に変化する時系列番号である。
　第１のシンボルマッピング部２１４－１ａは、Ｓ／Ｐ変換部２１３ａから（ｂ４ｎ、ｂ４ｎ＋１）が入力されると、予め指定されたシンボル変調に従ってマッピングして、その結果Ｘ２ｍを差動符号化部２１６ａへ出力する。
　第２のシンボルマッピング部２１４－２ａは、Ｓ／Ｐ変換部２１３ａから（ｂ４ｎ＋２、ｂ４ｎ＋３）が入力されると、予め指定されたシンボル変調に従ってマッピングして、その結果Ｘ２ｍ＋１を差動符号化部２１６ａへ出力する。
　これら２つのシンボルマッピング部２１４－１ａ、２１４－２ａにより、Ｓ／Ｐ変換部２１３ａで分割した２シンボルに対して、（ｂ４ｎ、ｂ４ｎ＋１）の入力に対するシンボル変調Ｘ２ｍを出力するとともに、（ｂ４ｎ＋２、ｂ４ｎ＋３）の入力に対するシンボル変調Ｘ２ｍ＋１を出力する。
　ここで、ｍは、ｍ＝ｎ（ｍ＝０、１、・・・、Ｔ／４－１）で、２シンボル毎に変化する時系列番号であり、Ｘ２ｍ、Ｘ２ｍ＋１は複素数となる。
　図１３には、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ　Ｐｈａｓｅ　Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）変調の時におけるＸ（Ｘ２ｍやＸ２ｍ＋１）の信号配置の一例を示してある。横軸は同相（Ｉ）成分を表し、縦軸は直交（Ｑ）成分を表す。
　差動符号化部２１６ａは、２つのシンボルマッピング部２１４－１ａ、２１４－２ａからＸ２ｍ、Ｘ２ｍ＋１が入力された後、（式１）の演算で得られるＳ２ｍ、Ｓ２ｍ＋１をＳＴＢＣ符号化部２１８ａへ出力する。
　なお、＊は共役複素数を表す。Ｓ２ｍ、Ｓ２ｍ＋１は複素数となる。また、Ｓ２ｍとＳ２ｍ＋１の組み合わせを状態と定義する。
　初期値記憶部２１５ａは、ｍ＝０における初期値Ｓ－２、Ｓ－１を差動符号化部２１６ａへ出力して設定する。
Figure JPOXMLDOC01-appb-M000001
　基地局ＩＤ通知部２１７ａは、ＳＴＢＣ符号化部２１８ａへ基地局ＩＤ番号を出力して通知する。本例では、第１の基地局装置２０１の基地局ＩＤ通知部２１７ａでは基地局ＩＤ番号として１（ＩＤ＝１）をＳＴＢＣ符号化部２１８ａへ通知し、第２の基地局装置２０２の基地局ＩＤ通知部２１７ｂでは基地局ＩＤ番号として２（ＩＤ＝２）をＳＴＢＣ符号化部２１８ｂへ通知する。
　ＳＴＢＣ符号化部２１８ａは、差動符号化部２１６ａからの入力Ｓ２ｍ、Ｓ２ｍ＋１に基づく値Ｓ２ｍ、－Ｓ２ｍ＋１ ＊、Ｓ２ｍ＋１、Ｓ２ｍ ＊を取得し、また、スイッチ機能を有しており、当該スイッチ機能により、基地局ＩＤ通知部２１７ａから通知される基地局ＩＤ番号を判別し、その結果に応じて、差動符号化部２１６ａからの入力Ｓ２ｍ、Ｓ２ｍ＋１に基づく値のうちで選択した値を送信部２１９ａへ出力する。
　本例では、ＳＴＢＣ符号化部２１８ａ、２１８ｂのスイッチ機能は、基地局ＩＤ番号が奇数であるか或いは偶数であるかを判別し、この結果、基地局ＩＤ番号が奇数である場合（本例では、第１の基地局装置２０１の場合）には、Ｓ２ｍ、－Ｓ２ｍ＋１ ＊の順に送信部２１９ａ、２１９ｂへ出力し、また、基地局ＩＤ番号が偶数である場合（本例では、第２の基地局装置２０２の場合）にはＳ２ｍ＋１、Ｓ２ｍ ＊の順に送信部２１９ａ、２１９ｂへ出力する。
　送信部２１９ａは、ＳＴＢＣ符号化部２１８ａからの入力に対し、Ｄ／Ａ（Ｄｉｇｉｔａｌ　ｔｏ　Ａｎａｌｏｇ）変換や直交変調の処理を施した後に、所望の無線送信周波数に変調して、その結果の信号を電力増幅部２２０ａへ出力する。
　電力増幅部２２０ａは、送信部２１９ａからの出力を無線出力レベルまで増幅して、送信アンテナ２２１ａへ出力する。
　送信アンテナ２２１ａは、電力増幅部２２０ａから入力された信号を無線により送信出力する。
　ここで、本例では、ＳＴＢＣ符号化部２１８ａ、２１８ｂに前記したスイッチ機能を備えた構成例を示したが、他の構成例として、このようなスイッチ機能を有するスイッチをＳＴＢＣ符号化部２１８ａ、２１８ｂと送信部２１９ａ、２１９ｂとの間（ＤＳＴＢＣ符号器の内部又は外部）に備えることも可能であり、この場合、基地局ＩＤ通知部２１７ａ、２１７ｂは、（ＳＴＢＣ符号化部２１８ａ、２１８ｂではなく）各スイッチへ基地局ＩＤ番号を出力して通知し、ＳＴＢＣ符号化部２１８ａ、２１８ｂは、差動符号化部２１６ａ、２１６ｂからの入力Ｓ２ｍ、Ｓ２ｍ＋１に基づく値Ｓ２ｍ、－Ｓ２ｍ＋１ ＊、Ｓ２ｍ＋１、Ｓ２ｍ ＊を取得して各スイッチへ出力し、各スイッチは、基地局ＩＤ通知部２１７ａ、２１７ｂから通知される基地局ＩＤ番号を判別し、その結果に応じて、ＳＴＢＣ符号化部２１８ａ、２１８ｂから入力された値のうちで選択した値を送信部２１９ａ、２１９ｂへ出力し、送信部２１９ａ、２１９ｂは、（ＳＴＢＣ符号化部２１８ａ、２１８ｂからの入力ではなく）各スイッチからの入力を処理する。
　次に、シンボルマッピング部２１４－１ａ、２１４－２ａと差動符号化部２１６ａの動作について例を挙げて説明する。
　シンボルマッピング部２１４－１ａ、２１４－２ａがＱＰＳＫ変調に対応する場合、その出力Ｘ（Ｘ２ｍやＸ２ｍ＋１）は（式２）で示される。
　なお、ｊは虚数を表す。
Figure JPOXMLDOC01-appb-M000002
　（式１）を用いて、差動符号化部２１６ａからの出力Ｓ２ｍ、Ｓ２ｍ＋１を計算する。
　一例として、初期値記憶部２１５ａからの出力Ｓ－２、Ｓ－１を（式３）で与え、シンボルマッピング部２１４－１ａ、２１４－２ａの入力ビットをランダムに変化させたとき、（式２）のＸ（Ｘ２ｍやＸ２ｍ＋１）を（式１）に代入すると、差動符号化部２１６ａからの出力信号の配置は図１４に示されるようになる。
　図１４には、ＤＳＴＢＣの信号配置の一例を示してある。横軸は同相（Ｉ）成分を表し、縦軸は直交（Ｑ）成分を表す。
Figure JPOXMLDOC01-appb-M000003
　他の一例として、初期値記憶部２１５ａからの出力Ｓ－２、Ｓ－１を（式４）で与え、シンボルマッピング部２１４－１ａ、２１４－２ａの入力ビットをランダムに変化させたとき、（式２）のＸ（Ｘ２ｍやＸ２ｍ＋１）を（式１）に代入すると、差動符号化部２１６ａからの出力信号の配置は図１５に示されるようになる。
　図１５には、ＤＳＴＢＣの信号配置の一例を示してあり、その２０点の座標Ｓを示してあり、各シンボル値に番号（マッピング点番号）を付してある。横軸は同相（Ｉ）成分を表し、縦軸は直交（Ｑ）成分を表す。
Figure JPOXMLDOC01-appb-M000004
　具体的には、図１５に示されるマッピング配置では、出力２０点に［１］～［２０］の番号付けをしてある。
　（式１）の計算結果によると、Ｓ２ｍ、Ｓ２ｍ＋１の組み合わせは、図１６の表に示される２４通りの組み合わせ状態となることが確認される。
　図１６の表には、（式４）を初期値としたときにおけるＳ２ｍ、Ｓ２ｍ＋１の信号配置の組み合わせ及びそれに対応する状態番号（状態Ｎｏ）の一例を示してある。
　図１４の信号配置と図１５の信号配置とを比較すると、初期値の選び方によりＳのマッピング点数と配置点は異なるが、初期値が図１６に示される状態番号（状態Ｎｏ）のいずれかであれば、図１５に示されるものと同じ２０点の中で偏移することが確認されている。
　また、（式１）は、ＤＳＴＢＣ方式の出力のマッピング（Ｓ２ｍ、Ｓ２ｍ＋１）がそれより前のタイミングの出力（Ｓ２ｍ－２、Ｓ２ｍ－１）に依存すること（又は、ｍ＝０の場合には初期値（Ｓ－２、Ｓ－１）に依存すること）を示している。
　このことは、シンボルマッピング部２１４－１ａ、２１４－２ａの入力が同期ワードのような既知の固定ビットパターンであり、Ｘの配置、偏移が固定であっても、そのＤＳＴＢＣのマッピング配置は、直前の出力マッピング配置すなわち同期ワード（ＳＷ）以前の音声データ入力のビットパターンに依存して変化することを示す。
　一般的に、デジタル無線方式の場合、移動局装置（例えば、図１０に示される移動局装置１２１）に実装される復調処理の機能部では、同期ワードのマッピング配置が既知であることを前提としたアルゴリズムを採用している。その中で、例えば、自動周波数制御（ＡＦＣ：Ａｕｔｏｍａｔｉｃ　Ｆｒｅｑｕｅｎｃｙ　Ｃｏｎｔｒｏｌ）処理では、同期ワードの復調デマッピング配置結果と、同期ワードの既知のマッピング配置との位相誤差を計算することで受信周波数の補正を行っている。
　しかしながら、ＤＳＴＢＣ方式を用いた変調処理では、上述のように、同期ワードのマッピング配置は直前の音声データ入力に依存して変化するため、例えば、受信側でＡＦＣ処理をするような際には、基準となるマッピング配置点が不定となり対策が必要となるといった問題があった。
　図１には、本発明の一実施例に係るＤＳＴＢＣ方式を用いた基地局装置の送信機の構成例を示してある。本例では、４値デジタル変調（２ｂｉｔ／１シンボル）を用いた場合を示してある。
　本例では、識別情報（ＩＤ）が１である基地局装置１の送信機の構成例と、ＩＤが２である基地局装置２の送信機の構成例を示してある。
　第１の基地局装置１の送信機は、入力部１１ａ、チャネルコーデック部１２ａ、シリアル／パラレル（Ｓ／Ｐ）変換部１３ａ、２つのシンボルマッピング部１４－１ａ、１４－２ａ、差動符号化部１５ａ、基地局ＩＤ通知部１６ａ、ＳＴＢＣ符号化部１７ａ、送信部１８ａ、電力増幅部１９ａ、送信アンテナ２０ａを備えており、また、Ｓ／Ｐ変換部３１ａ、２つのシンボルマッピング部３２－１ａ、３２－２ａ、初期値記憶部３３ａ、差動符号化部３４ａ、初期値設定部３５ａを備えている。
　本例では、差動符号化部１５ａ、ＳＴＢＣ符号化部１７ａ、Ｓ／Ｐ変換部３１ａ、２つのシンボルマッピング部３２－１ａ、３２－２ａ、初期値記憶部３３ａ、差動符号化部３４ａ、初期値設定部３５ａからＤＳＴＢＣ符号器が構成されている。
　第２の基地局装置２の送信機は、入力部１１ｂ、チャネルコーデック部１２ｂ、シリアル／パラレル（Ｓ／Ｐ）変換部１３ｂ、２つのシンボルマッピング部１４－１ｂ、１４－２ｂ、差動符号化部１５ｂ、基地局ＩＤ通知部１６ｂ、ＳＴＢＣ符号化部１７ｂ、送信部１８ｂ、電力増幅部１９ｂ、送信アンテナ２０ｂを備えており、また、Ｓ／Ｐ変換部３１ｂ、２つのシンボルマッピング部３２－１ｂ、３２－２ｂ、初期値記憶部３３ｂ、差動符号化部３４ｂ、初期値設定部３５ｂを備えている。
　本例では、差動符号化部１５ｂ、ＳＴＢＣ符号化部１７ｂ、Ｓ／Ｐ変換部３１ｂ、２つのシンボルマッピング部３２－１ｂ、３２－２ｂ、初期値記憶部３３ｂ、差動符号化部３４ｂ、初期値設定部３５ｂからＤＳＴＢＣ符号器が構成されている。
　ここで、本例では、第１の基地局装置１の送信機に２つ差動符号化部１５ａ、３４ａを設け、第２の基地局装置２の送信機に２つ差動符号化部１５ｂ、３４ｂを設けているが、これは一例に過ぎない。すなわち、例えば、差動符号化部の内部で演算する領域を分けることで１つの差動符号化部で複数の差動符号化処理を行うことも可能であり、差動符号化部の数は本例（２つ）に限定されない。
　本例の基地局装置１、２の送信機における動作の一例を示す。
　なお、各基地局装置１、２の送信機における概略的な動作は同様であるため、第１の基地局装置１の送信機を代表させて説明する。
　また、本例では、図１１に示される基地局装置２０１、２０２の送信機の構成や動作との相違点を中心に説明し、同様な部分については詳しい説明を省略する。
　また、本例では、チャネルコーデック部１２ａ、１２ｂで生成する送信フレームフォーマットは、図１２に示されるものに従っていることを前提とする。
　まず、入力部１１ａ、チャネルコーデック部１２ａ、Ｓ／Ｐ変換部１３ａ、２つのシンボルマッピング部１４－１ａ、１４－２ａ、差動符号化部１５ａ、基地局ＩＤ通知部１６ａ、ＳＴＢＣ符号化部１７ａ、送信部１８ａ、電力増幅部１９ａ、送信アンテナ２０ａの構成や動作は、それぞれ、図１１に示される対応する処理部と概略的に同様である。これらについて、本例で、図１１に示されるものと相違する点は、チャネルコーデック部１２ａがフレームフォーマットに従って送信１フレームを生成して｛０、１｝のビット系列｛ｂｔ；ｔ＝０、１、・・・、Ｔ｝（本例では、Ｔ＝３１９）をＳ／Ｐ変換部１３ａへ出力するだけではなくこれとともにＳ／Ｐ変換部３１ａへも出力する点と、差動符号化部１５ａに入力される初期値Ｓ－２、Ｓ－１が初期値設定部３５ａから出力される点である。
　続いて、本例の主な特徴であるＳ／Ｐ変換部３１ａ、２つのシンボルマッピング部３２－１ａ、３２－２ａ、初期値記憶部３３ａ、差動符号化部３４ａ、初期値設定部３５ａについて説明する。
　Ｓ／Ｐ変換部３１ａは、主たる機能はＳ／Ｐ変換部１３ａと同じであるが、Ｓ／Ｐ変換部１３ａでは入力ｂｉｔ数が送信１フレーム分（３２０ｂｉｔ）であるのに対して、Ｓ／Ｐ変換部３１ａでは入力ｂｉｔ数が先頭から同期ワードの直前までの１２０ｂｉｔ（図１２に示されるＲ、Ｐ、ＴＣＨ）である。また、Ｓ／Ｐ変換部１３ａではシンボルタイミングに同期して出力するのに対して、Ｓ／Ｐ変換部３１ａでは以後の処理が終わったら順次シンボル分割及び出力を行う。
　具体的には、Ｓ／Ｐ変換部３１ａは、チャネルコーデック部１２ａからの送信１フレームの内、先頭から同期ワードまでの１２０ｂｉｔを取り込んだ後、この１２０ｂｉｔ分の入力ビット列について、４ｂｉｔ分の入力（ｂ４ｎ、ｂ４ｎ＋１、ｂ４ｎ＋２、ｂ４ｎ＋３）を前半の（ｂ４ｎ、ｂ４ｎ＋１）と後半の（ｂ４ｎ＋２、ｂ４ｎ＋３）の２シンボル（本例では、２ｂｉｔ／１シンボル）に分割し、初めの（ｂ４ｎ、ｂ４ｎ＋１）を第１のシンボルマッピング部３２－１ａへ出力し、次の（ｂ４ｎ＋２、ｂ４ｎ＋３）を第２のシンボルマッピング部３２－２ａへ出力する。
　各シンボルマッピング部３２－１ａ、３２－２ａは、主たる機能は各シンボルマッピング部１４－１ａ、１４－２ａと同じである。
　具体的には、第１のシンボルマッピング部３２－１ａは、Ｓ／Ｐ変換部３１ａから（ｂ４ｎ、ｂ４ｎ＋１）が入力されると、予め指定されたシンボル変調に従ってマッピングして、その結果Ｘ２ｍを差動符号化部３４ａへ出力する。
　また、第２のシンボルマッピング部３２－２ａは、Ｓ／Ｐ変換部３１ａから（ｂ４ｎ＋２、ｂ４ｎ＋３）が入力されると、予め指定されたシンボル変調に従ってマッピングして、その結果Ｘ２ｍ＋１を差動符号化部３４ａへ出力する。
　このように、シンボルマッピング部３２－１ａ、３２－２ａにより、順次、Ｘ２ｍ、Ｘ２ｍ＋１に変調する。
　差動符号化部３４ａは、２つのシンボルマッピング部３２－１ａ、３２－２ａからＸ２ｍ、Ｘ２ｍ＋１が入力された後、（式５）の演算をすることで、順次、Ｓ’２ｍ、Ｓ’２ｍ＋１を計算し、これにより得られるｍ＝２９のときの値Ｓ’５８、Ｓ’５９（１２０ｂｉｔについての最後の２つの値）を初期値設定部３５ａへ出力する。
　初期値記憶部３３ａは、ｍ＝０における初期値Ｓ’－２、Ｓ’－１として（式６）に示される値を差動符号化部３４ａへ出力して設定する。
Figure JPOXMLDOC01-appb-M000005
Figure JPOXMLDOC01-appb-M000006
　初期値設定部３５ａは、差動符号化部３４ａからの出力Ｓ’５８、Ｓ’５９から、差動符号化部１５ａの初期値Ｓ－２、Ｓ－１を求めて差動符号化部１５ａへ出力する。
　ここで、他の構成例として、差動符号化部３４ａが値Ｓ’５８、Ｓ’５９に対応した状態番号（状態Ｎｏ）を初期値設定部３５ａへ出力し、初期値設定部３５ａが差動符号化部３４ａからの状態Ｎｏから差動符号化部１５ａの初期値Ｓ－２、Ｓ－１を求める構成とされてもよい。
　なお、差動符号化部１５ａでは、図１１に示されるものと同様に、（式１）の計算を行い、本例では、初期値設定部３５ａから与えられる初期値Ｓ－２、Ｓ－１を用いる。
　次に、初期値設定部３５ａにより行われる処理について詳しく説明する。
　本例では、初期値設定部３５ａは、図２に示される表（変換表）の内容に従って、差動符号化部３４ａからの出力Ｓ’５８、Ｓ’５９（或いは、状態Ｎｏ）から、差動符号化部１５ａの初期値Ｓ－２、Ｓ－１を求めて、差動符号化部１５ａへ出力する。
　図２には、初期値設定部３５ａの入力から出力への変換表の一例を示してある。
　具体的には、前段の差動符号化部３４ａからの同期ワード直前についての出力値Ｓ’５８、Ｓ’５９及びそれに対応する状態Ｎｏ（初期値設定部３５ａの入力に関する情報）の一覧を示してあり、これについては図１６に示される内容と同じであり、また、後段の差動符号化部１５ａの初期値Ｓ－２、Ｓ－１及びそれに対応する状態Ｎｏ（初期値設定部３５ａの出力に関する情報）の一覧を示してある。そして、初期値設定部３５ａでは、入力の状態Ｎｏが判定されると、それに対応する状態Ｎｏ（図２の変換表では、同じ行にある状態Ｎｏ）の出力を行う。なお、マッピング点番号［１］～［２０］は図１５に示されるものと同じシンボル値を示す。
　本例では、Ｓ／Ｐ変換部３１ａ～初期値設定部３５ａによりフレームの先頭からの１２０ｂｉｔ分を処理して初期値Ｓ－２、Ｓ－１を求めた後に、Ｓ／Ｐ変換部１３ａ以降の処理部（例えば、Ｓ／Ｐ変換部１３ａ～ＳＴＢＣ符号化部１７ａなど）の処理を開始して、シンボルマッピング部１４－１ａ、１４－２ａでＸ２ｍ、Ｘ２ｍ＋１を順次求めて、差動符号化部１５ａでＳ２ｍ、Ｓ２ｍ＋１を順次計算して、フレームの先頭からの３２０ｂｉｔ分を処理する。この場合に、ｍ＝０のときのＳ０、Ｓ１については、初期値Ｓ－２、Ｓ－１を用いて計算する。
　ここで、本例のような初期値Ｓ－２、Ｓ－１を用いて差動符号化部１５ａで（式１）を計算すると、ｍ＝２９のときの計算結果すなわち同期ワード直前のＳ５８、Ｓ５９の組み合わせが必ず状態Ｎｏが１であるものとなり、同期ワードのＳ２ｍ、Ｓ２ｍ＋１（ｍ＝３０～３４）のマッピング配置を固定ビットパターンに応じた固定マッピングパターンにすることができる。
　（第１のシミュレーションの例の説明）
　図３には、シミュレーション結果（ケース１－１）の例を示してある。このケースでは、ｍ＝２９のときの差動符号化部３４ａの出力値であるＳ’５８、Ｓ’５９の組み合わせが状態Ｎｏ４に対応することから、図２の変換表に基づいて、状態Ｎｏ１２に対応する初期値Ｓ－２、Ｓ－１を用いている。
　図４には、シミュレーション結果（ケース１－２）の例を示してある。このケースでは、ｍ＝２９のときの差動符号化部３４ａの出力値であるＳ’５８、Ｓ’５９の組み合わせが状態Ｎｏ２４に対応することから、図２の変換表に基づいて、状態Ｎｏ２０に対応する初期値Ｓ－２、Ｓ－１を用いている。
　ここで、本例のシミュレーションでは、同期ワードまでの入力をランダムビット入力とし、同期ワードは固定パターンとしている。また、図３及び図４では、入力パターンによるＳ２ｍ、Ｓ２ｍ＋１の偏移、Ｓ’２ｍ、Ｓ’２ｍ＋１の遷移を状態Ｎｏの偏移で表している。
　図３の結果と図４の結果とでは、ランダムビット入力の１２０ｂｉｔのビットパターンが異なるが、同期ワード直前の状態Ｎｏが１となり、同期ワードのマッピングパターンが固定マッピングパターンになることが示されている。なお、入力データとして他の入力パターンにおいても検証済みであり、同様の結果が得られている。
　なお、本例では、初期値記憶部３３ａは、ｍ＝０における初期値Ｓ’－２、Ｓ’－１として（式６）に示される値を差動符号化部３４ａへ出力して設定しているが、以下のようにして特定される他の初期値を用いてもよい。
　すなわち、図１５に示した２０点の各座標を原点からの距離や位相を基準に分類すると、（式１０）の座標式Ｓで表される４つの座標からなる第１グループと、（式１１）の座標式Ｓで表される４つの座標からなる第２グループと、（式１２）の座標式Ｓで表される４つの座標からなる第３グループと、（式１３）の座標式Ｓで表される４つの座標からなる第４グループと、（式１４）の座標式Ｓで表される４つの座標からなる第５グループとに分類することができる。なお、（式１０）～（式１４）において、ｋは、０～３の整数である。また、（式１４）において、θ＝ｔａｎ－１（１／２）である。
Figure JPOXMLDOC01-appb-M000007
Figure JPOXMLDOC01-appb-M000008
Figure JPOXMLDOC01-appb-M000009
Figure JPOXMLDOC01-appb-M000010
Figure JPOXMLDOC01-appb-M000011
　そして、（式２）で与えられるＸ２ｍ、Ｘ２ｍ＋１について（式５）を用いた演算を行うにあたり、初期値Ｓ’－２、Ｓ’－１の組み合わせとして、（式１０）で与えられる値（任意の１点の座標）と（式１３）又は（式１４）で与えられる値との組み合わせ、（式１１）で与えられる値と（式１２）で与えられる値との組み合わせ、（式１２）で与えられる値と（式１１）で与えられる値との組み合わせ、（式１３）又は（式１４）で与えられる値と（式１０）で与えられる値との組み合わせのいずれかを用いる場合にも、差動符号化部３４ａの出力信号の配置は、図１５に示す２０点の中で偏移する、原点を含まない信号配置となる。なお、前記（式６）は、（式１０）のｋ＝０の場合と（式１３）のｋ＝０の場合の組み合わせに相当する。
　このような場合にも、後段の時空間符号化部１５ａの出力も同様な信号配置となり、原点を含まない信号配置にすることができる。
　また、本例では、シンボルマッピング部１４－１ａ、１４－２ａ、３２－１ａ、３２－２ａは、入力ビット“００”、“０１”、“１１”、“１０”の各パターンに対し、（式２）に示す対応関係に従ったシンボルマッピングを行っているが、これに限定するものではない。すなわち、例えば、シンボルマッピング部１４－１ａ、１４－２ａ、３２－１ａ、３２－２ａは、入力ビット“００”、“０１”、“１１”、“１０”の各パターンを、（式２）に示した４つの出力Ｘのいずれかに固定的にマッピングすればよい。
　ここで、本例の場合には、Ｓ２ｍ及びＳ２ｍ＋１は各々２０通りのパターンをとることが可能であり、その組み合わせは全部で４００通りとなるが、実際には（式１５）に示される制約がある。
Figure JPOXMLDOC01-appb-M000012
　これに適合する組み合わせの数は４００通りの中の９６通りである。更に、Ｓ２ｍ及びＳ２ｍ＋１の初期値をこの９６通りの中から一つ定めると、実際に生成される組み合わせは２４通りとなる。
　（第２のシミュレーションの例の説明）
　図５～図９を参照して説明する。
　まず、第２のシミュレーションに係る送信機の構成や動作について、図１を参照して上述した内容とは異なる点について説明する。
　第２のシミュレーションに係る各シンボルマッピング部１４－１ａ、１４－２ａ、３２－１ａ、３２－２ａの主たる機能は、上述した内容と同じであるが、第２のシミュレーションでは、Ｓ／Ｐ変換部１３ａ、３１ａからの第１の出力（ｂ４ｎ、ｂ４ｎ＋１）と第２の出力（ｂ４ｎ＋２、ｂ４ｎ＋３）に対して、それぞれ異なるシンボル変調を定義している。
　第１のシンボルマッピング部（シンボルマッピングＡ部）となるシンボルマッピング部１４－１ａ、３２－１ａは、それぞれ、前段のＳ／Ｐ変換部１３ａ、３１ａから第１の出力（ｂ４ｎ、ｂ４ｎ＋１）を入力し、（式２）と同様な（式７）で与えられるＸ２ｍを演算して後段の差動符号化部１５ａ、３４ａへ出力する。
　第２のシンボルマッピング部（シンボルマッピングＢ部）となるシンボルマッピング部１４－２ａ、３２－２ａは、それぞれ、前段のＳ／Ｐ変換部１３ａ、３１ａから第２の出力（ｂ４ｎ＋２、ｂ４ｎ＋３）を入力し、（式８）で与えられるＸ２ｍ＋１を演算して後段の差動符号化部１５ａ、３４ａへ出力する。ここで、（式８）はＩＱ平面において（式７）を－４５°回転させたものである。
Figure JPOXMLDOC01-appb-M000013
Figure JPOXMLDOC01-appb-M000014
　更に、シンボルマッピング部３２－１ａ、３２－２ａ、初期値記憶部３３ａ、差動符号化部３４ａを例とすると、（式９）に示される初期値Ｓ’－２、Ｓ’－１を用いて（式５）を計算すると、差動符号化部３４ａの出力信号の配置は、図５に示されるような信号配置となる。
　図５には、差動符号化部３４ａの信号配置の一例を示してあり、その２４点の座標Ｓを示してあり、各シンボル値に番号（マッピング点番号）を付してある。横軸は同相（Ｉ）成分を表し、縦軸は直交（Ｑ）成分を表す。
　具体的には、図５に示されるマッピング配置では、出力２４点に［１］～［２４］の番号付けをしてある。
　（式５）の計算結果によると、Ｓ’２ｍ、Ｓ’２ｍ＋１の組み合わせは、図６の表に示される２４通りの組み合わせ状態となることが確認される。
　図６の表には、第２のシミュレーションにおけるＳ’２ｍ、Ｓ’２ｍ＋１（Ｓ２ｍ、Ｓ２ｍ＋１も同様）の信号配置の組み合わせ及びそれに対応する状態番号（状態Ｎｏ）の一例を示してある。ここで、初期値が図６に示される状態Ｎｏのいずれかであれば、図５に示されるものと同じ２４点の中で偏移することが確認されている。
　このことをシンボルマッピング部１４－１ａ、１４－２ａ、差動符号化部１５ａ、ＳＴＢＣ符号化部１７ａに当てはめて考えると、差動符号化部１５ａの出力信号の配置は、図５に示されるような信号配置となり、また、後段のＳＴＢＣ符号化部１７ａの出力も同様な信号配置にすることができる。
　続いて、初期値設定部３５ａにより行われる処理について詳しく説明する。
　第２のシミュレーションに係る送信機では、初期値設定部３５ａは、図７に示される表（変換表）の内容に従って、差動符号化部３４ａからの出力Ｓ’５８、Ｓ’５９（或いは、状態Ｎｏ）から、差動符号化部１５ａの初期値Ｓ－２、Ｓ－１を求めて、差動符号化部１５ａへ出力する。
　図７には、初期値設定部３５ａの入力から出力への変換表の一例を示してある。
　具体的には、前段の差動符号化部３４ａからの同期ワード直前についての出力値Ｓ’５８、Ｓ’５９及びそれに対応する状態Ｎｏ（初期値設定部３５ａの入力に関する情報）の一覧を示してあり、これについては図６に示される内容と同じであり、また、後段の差動符号化部１５ａの初期値Ｓ－２、Ｓ－１及びそれに対応する状態Ｎｏ（初期値設定部３５ａの出力に関する情報）の一覧を示してある。そして、初期値設定部３５ａでは、入力の状態Ｎｏが判定されると、それに対応する状態Ｎｏ（図７の変換表では、同じ行にある状態Ｎｏ）の出力を行う。なお、マッピング点番号［１］～［２４］は図５に示されるものと同じシンボル値を示す。
　ここで、本例のような初期値Ｓ－２、Ｓ－１を用いて差動符号化部１５ａで（式１）を計算すると、ｍ＝２９のときの計算結果すなわち同期ワード直前のＳ５８、Ｓ５９の組み合わせが必ず状態Ｎｏが１であるものとなり、同期ワードのＳ２ｍ、Ｓ２ｍ＋１（ｍ＝３０～３４）のマッピング配置を固定ビットパターンに応じた固定マッピングパターンにすることができる。
　図８には、シミュレーション結果（ケース２－１）の例を示してある。このケースでは、ｍ＝２９のときの差動符号化部３４ａの出力値であるＳ’５８、Ｓ’５９の組み合わせが状態Ｎｏ１６に対応することから、図７の変換表に基づいて、状態Ｎｏ２０に対応する初期値Ｓ－２、Ｓ－１を用いている。
　図９には、シミュレーション結果（ケース２－２）の例を示してある。このケースでは、ｍ＝２９のときの差動符号化部３４ａの出力値であるＳ’５８、Ｓ’５９の組み合わせが状態Ｎｏ２３に対応することから、図７の変換表に基づいて、状態Ｎｏ１９に対応する初期値Ｓ－２、Ｓ－１を用いている。
　ここで、第２のシミュレーションでは、同期ワードまでの入力をランダムビット入力とし、同期ワードは固定パターンとしている。また、図８及び図９では、入力パターンによるＳ２ｍ、Ｓ２ｍ＋１の偏移、Ｓ’２ｍ、Ｓ’２ｍ＋１の遷移を状態Ｎｏの偏移で表している。
　図８の結果と図９の結果とでは、ランダムビット入力の１２０ｂｉｔのビットパターンが異なるが、同期ワード直前の状態Ｎｏが１となり、同期ワードのマッピングパターンが固定マッピングパターンになることが示されている。なお、入力データとして他の入力パターンにおいても検証済みであり、同様の結果が得られている。
　なお、本例では、初期値記憶部３３ａは、ｍ＝０における初期値Ｓ’－２、Ｓ’－１として（式９）に示される値を差動符号化部３４ａへ出力して設定しているが、以下のようにして特定される他の初期値を用いてもよい。
　すなわち、図５に示した２４点の各座標を原点からの距離や位相を基準に分類すると、（式１６）の座標式Ｓで表される８つの座標からなる第１グループと、（式１７）の座標式Ｓで表される８つの座標からなる第２グループと、（式１８）の座標式Ｓで表される８つの座標からなる第３グループとに分類することができる。なお、（式１６）～（式１８）において、ｋは、０～７の整数である。
Figure JPOXMLDOC01-appb-M000016
Figure JPOXMLDOC01-appb-M000017
Figure JPOXMLDOC01-appb-M000018
　そして、（式７）及び（式８）で与えられるＸ２ｍ、Ｘ２ｍ＋１について（式５）を用いた演算を行うにあたり、初期値Ｓ’－２、Ｓ’－１の組み合わせとして、（式１６）で与えられる値（任意の１点の座標）と（式１８）で与えられる値との組み合わせ、（式１７）で与えられる値と（式１７）で与えられる値との組み合わせ、（式１８）で与えられる値と（式１６）で与えられる値との組み合わせのいずれかを用いる場合にも、差動符号化部３４ａの出力信号の配置は、図５に示す２４点の中で偏移する、原点を含まない信号配置となる。
　このとき、これらの（式１６）～（式１８）の組み合わせによって用いられる初期値は、２つの初期値の位相差がｎπ／２（ｎは整数）となる組み合わせである。すなわち、２つの初期値の位相差が４５°、１３５°、２２５°、３１５°である組み合わせを除いた組み合わせの中から選択される。なお、前記（式９）は、（式１７）のｋ＝０の場合と（式１７）のｋ＝２の場合の組み合わせに相当する。
　このような場合にも、後段の時空間符号化部１５ａの出力も同様な信号配置となり、原点を含まない信号配置にすることができる。
　ここで、初期値の位相差をｎπ／２に設定した理由を説明する。
　（式１６）～（式１８）の組み合わせのうち、位相差がｎπ／２となる組み合わせは、初期値のみならず、その後の差動符号化部３４ａの出力（シンボル配置）の組み合わせも表している。
　一方、（式１６）～（式１８）の組み合わせのうち、位相差が４５°、１３５°、２２５°、３１５°である組み合わせは、初期値の位相差をｎπ／２に設定したとしても、差動符号化部３４ａからは出力されない。また、位相差が４５°、１３５°、２２５°、３１５°となる初期値を設定した場合には、その後の差動符号化部３４ａの出力は（式１６）～（式１８）の組み合わせでは表せないシンボル配置となる（即ち、図５で示すシンボル配置にはならない）。
　従って、２つの初期値の位相差をｎπ／２となるように組み合わせることで、シンボル配置が原点を含まないだけでなく、差動符号化部３４ａの出力を図５に示す２４点のシンボル配置に限定することができる。
　また、本例では、シンボルマッピング部１４－１ａ、１４－２ａ、３２－１ａ、３２－２ａは、入力ビット“００”、“０１”、“１１”、“１０”の各パターンに対し、（式７）及び（式８）に示す対応関係に従ったシンボルマッピングを行っているが、これに限定するものではない。すなわち、例えば、第１のシンボルマッピング部（シンボルマッピング部Ａ）となるシンボルマッピング部１４－１ａ、３２－１ａは、入力ビット“００”、“０１”、“１１”、“１０”の各パターンを、（式７）に示した４つの出力Ｘ２ｍのいずれかに固定的にマッピングすると共に、第２のシンボルマッピング部（シンボルマッピング部Ｂ）となるシンボルマッピング部１４－２ａ、３２－２ａは、これと同じ対応関係をもって、（式８）に示した４つの出力Ｘ２ｍ＋１のいずれかに固定的にマッピングすればよい。
　（変換表の作成方法の例の説明）
　図２（或いは図７）に示した変換表は、差動符号化部３４ａ、３４ｂから出力される２つの値が取り得る組み合わせを状態と定義した上で、初期値設定部３５ａ、３５ｂの入力（差動符号化部３４ａ、３４ｂの同期ワード直前の出力Ｓ’５８、Ｓ’５９）と初期値設定部３５ａ、３５ｂの出力（差動符号化部１５ａ、１５ｂの初期値Ｓ－２、Ｓ－１）に状態Ｎｏを付与し、それぞれを対応付けて示した表である。
　図２（或いは図７）に示した変換表は、例えば、以下に述べるような方法で作成することが出来る。
　図１７は、変換表を作成するために用いる差動符号化テスト装置の機能ブロックの一例を示す図であり、例えば、ソフトウェアによるシミュレーションプログラム上に構成される。
　本例の差動符号化テスト装置は、ランダムビット列生成部３０１、ランダムビット列バッファ３０２、Ｓ／Ｐ変換部３０３、２つのシンボルマッピング部３０４－１、３０４－２、差動符号化部３０５、初期値設定部３０８、状態判定部３０９を備えている。また、差動符号化部３０５は、行列演算部３０６、２つのメモリ３０７－１、３０７－２を有する。
　Ｓ／Ｐ変換部３０３、シンボルマッピング部３０４－１、３０４－２、差動符号化部３０５は、例えば、図１に示した基地局１におけるＳ／Ｐ変換部１３ａ、シンボルマッピング部１４－１ａ、１４－２ａ、差動符号化部１５ａと同一の機能を有するものである。
　ランダムビット系列生成部３０１は、通信フレームの先頭から同期ワード直前のビットまでの長さＬのランダムなビット系列を生成する。
　ランダムビット系列バッファ３０２は、ランダムビット系列生成部３０１の出力を一時保存する。
　Ｓ／Ｐ変換部３０３は、ランダムビット系列バッファ３０２から入力されるビット系列を４ビットずつ並列変換し、２ビットずつの組み合わせとして出力する。本例では、４ビット分の入力（ｂ４ｎ、ｂ４ｎ＋１、ｂ４ｎ＋２、ｂ４ｎ＋３）について、前半の（ｂ４ｎ、ｂ４ｎ＋１）をシンボルマッピング部３０４－１へ出力し、後半の（ｂ４ｎ＋２、ｂ４ｎ＋３）をシンボルマッピング部３０４－２へ出力する。
　シンボルマッピング部３０４－１、３０４－２は、それぞれ、Ｓ／Ｐ変換部３０３から入力される２ビットに対応した複素シンボル値Ｘ２ｍ及びＸ２ｍ＋１を出力する。この対応関係は、例えば、（式２）、又は、（式７）、（式８）に従うものである。
　差動符号化部３０５では、シンボルマッピング部３０４－１、３０４－２から入力される２つの複素シンボル値Ｘ２ｍ及びＸ２ｍ＋１と、メモリ３０７－１、３０７－２に格納されている一時刻前の差動符号化部３０５の出力（Ｓ２ｍ－２，Ｓ２ｍ－１）を用いて、行列演算部３０６において（式１）に従う演算を行い、その結果を出力する。なお、時刻ｍ＝－１においては、メモリ３０７－１、３０７－２には、初期値設定部３０８が出力する初期値（Ｓ－２、Ｓ－１）が予め格納されている。
　初期値設定部３０８は、所定の初期状態番号Ｐ－１に対応する初期値（Ｓ－２、Ｓ－１）を出力するが、これらの対応関係は、例えば、図６（或いは図１６）に示すものとする。ここで、初期状態番号Ｐ－１は、ランダムビット系列生成部３０１によって生成されたランダムビット系列の最初のビットが差動符号化部３０５に入力される前にメモリ３０７－１、３０７－２に記憶されている初期値に対応した状態を示す。
　状態判定部３０９は、差動符号化部３０５の出力の組み合わせ（Ｓ２ｍ、Ｓ２ｍ＋１）から、対応する状態番号Ｐｍを判定して出力するものであり、その対応関係は、例えば、図６（或いは図１６）に示すものとなる。
　なお、以上の構成において、ランダムビット系列の長さＬは４の整数倍であり、Ｍ＝Ｌ／４とするとき、ｍ＝０、１、・・・、Ｍ－１となる。
　図１７の差動符号化テスト装置を用いて、図２（或いは図７）に示す変換表を作成する手順について、図１８に例示するフローチャートを参照して説明する。
　変換表を作成する手順は、前段処理Ｔ１と、後段処理Ｔ２とに大別される。
　前段処理Ｔ１では、初期状態番号Ｐ－１を“１”とした時に、最終状態番号(ランダムビット系列生成部３０２によって生成されたランダムビット系列の最後のビットが差動符号化部３０５に入力され、演算された結果の出力に対応する最後の状態)ＰＭ－１が状態番号Ａ（＝１、・・・、Ｎｓ；Ｎｓは状態総数）となるビット系列ｂ０～ｂＬ－１（Ｌは入力ビット長）を求める処理である。状態番号Ａは、図２（或いは図７）の変換表における左部分（前段の差動符号化部の同期ワード直前の出力（初期値更新部の入力））の状態Ｎｏに対応する。
　具体的には、例えば、状態番号であり変数でもあるＡを“１”として（ステップＳ１１）、以下の処理を行う。
　すなわち、ランダムビット列生成部３０１で乱数生成等の手段によりランダムなビット系列ｂ０～ｂＬ－１を生成してバッファへ保存し（ステップＳ１２）、初期状態番号Ｐ－１を“１”とし（ステップＳ１３）、ビット系列ｂ０～ｂＬ－１を入力として差動符号化部３０５を順次動作させる（ステップＳ１４）。この結果、最終状態番号ＰＭ－１が目標とする状態番号Ａとならない場合は、上記ビット系列とは異なるランダムビット系列ｂ０～ｂＬ－１を再度生成し、同じ動作を繰り返す（ステップＳ１５）。一方、最終状態番号ＰＭ－１が目標とする状態番号Ａになった場合は、後段処理Ｔ２へ進む。
　これ以降、図１７中のランダムビット列生成部３０１は動作を停止し、ランダムビット列バッファ３０２の内容ｂ０～ｂＬ－１は更新されずに保持される。
　後段処理Ｔ２では、前段処理Ｔ１で生成されてランダムビット列バッファ３０２へ保存されたビット系列ｂ０～ｂＬ－１を入力として、最終状態番号ＰＭ－１が“１”となるような初期状態番号Ｐ－１である状態番号Ｂを求める処理である。状態番号Ｂは、図２（或いは図７）の変換表における右部分（後段の差動符号化部の初期値Ｓ－２、Ｓ－１（初期値更新部の出力））の状態Ｎｏに対応する。
　すなわち、状態番号であり変数でもあるＢを“１”とし（ステップＳ１６）、初期状態番号Ｐ－１＝Ｂとして（ステップＳ１７）、ビット系列ｂ０～ｂＬ－１を入力として差動符号化部３０５を順次動作させる（ステップＳ１８）。この結果、最終状態番号ＰＭ－１が目標とする“１”とならない場合は、状態番号Ｂを一つ増加させて同様の動作を繰り返す（ステップＳ１９、Ｓ２０）。一方、最終状態番号ＰＭ－１が目標とする“１”となった場合は、その処理で入力された状態番号Ｂの値と状態番号Ａの値とを（Ａ、Ｂ）とし、一つの組み合わせとして保存する（ステップＳ２１）。
　以上の前段処理Ｔ１および後段処理Ｔ２の動作を、状態番号Ａを“１”からＮｓ（Ｎｓは状態総数）に対して繰り返すことにより（ステップＳ２２、Ｓ２３）、Ｎｓ個の（Ａ、Ｂ）の組み合わせが得られ、これを表として表現したものが図２（或いは図７）となる。
　ここで、初期状態番号Ｐ－１と最終状態番号ＰＭ－１が同一となるビット系列であれば、共通の状態番号Ａと状態番号Ｂの組み合わせを使用することが可能である。
　また、上記の説明では、一例として、初期状態番号Ｐ－１を“１”として状態番号Ａとなるようなビット列ｂ０～ｂＬ－１を求め、最終状態番号ＰＭ－１が“１”となるような状態番号Ｂを求めるように処理したが、初期状態番号Ｐ－１は“１”で始めなくとも良いし、最終状態番号ＰＭ－１を“１”としなくとも良く、任意に設定する事が可能である。
　また、初期値の変換表（図２や図７）に記憶される値は、シンボルマッピングのマッピング方法と、初期値の組み合わせによって適宜変更される。また、初期状態番号と最終状態番号の組み合わせによっても適宜変更される。
　（実施例のまとめ）
　以上のように、本例のＤＳＴＢＣ方式を採用した送信機では、フレームの先頭より後ろの所定箇所に同期ワードが配置される場合に、フレームの先頭から同期ワードより前の値（例えば、ビット値）に基づいて、本線の処理（本例では、Ｓ／Ｐ変換部１３ａ～ＳＴＢＣ符号化部１７ａの処理）において同期ワードの直前に対応する信号点が一定の点になるように、前記値（フレームの値）を処理するときの差動符号化の初期値Ｓ－２、Ｓ－１を設定する。
　具体的には、通常、デジタル無線におけるＡＦＣ処理は、同期ワードのマッピング配置が既知であることを前提としているため、受信側では、同期ワードを復調したマッピング配置結果との誤差を演算して補正をかけていたが、ＤＳＴＢＣ方式を用いると、従来では、マッピング配置が直前のデータ（例えば、音声データ）の入力に依存して変化するため、基準となるマッピング配置が不定となり、対策を講じる必要があった。そこで、本例では、差動符号化部１５ａに入力される初期値Ｓ－２、Ｓ－１を受信データのフレームの最初から同期ワード直前までの１２０ｂｉｔのデータから演算し、その演算結果を初期値として設定することにより、同期ワードのマッピング配置を固定されたマッピングパターンとして、基準マッピングパターンとして比較することを可能にした。
　このように、本例では、ＤＳＴＢＣ方式を採用する無線機において、従来では他の入力データに依存して不定であった同期ワードのマッピングパターン（マッピング配置）を固定のマッピングパターン（例えば、既知の固定配置）にすることができ、例えば、受信側のＡＦＣ処理において基準となるマッピング配置点を予め定義することが可能となる。
　ここで、本発明を適用することが可能な無線通信システムの一例として、同報型無線システムである列車無線システム（例えば、図１０に示されるようなシステム）について概略的に説明する。
　列車無線システムでは、例えば、線路に沿って複数の基地局装置が設置されており、１つの中央装置が送信対象となるデータ列Ｓを各基地局装置へ同時に配信（送信）し、各基地局装置は当該データ列Ｓから生成したデータ列の信号をアンテナから無線により送信する。そして、線路を走行する列車の移動局装置が基地局装置からの無線信号（電波）を受信する。なお、各基地局装置は、例えば、互いに異なる無線通信領域を有する（重複部分があってもよい）指向性アンテナからなる２本のアンテナを備えている。
　このようなシステムでは、従来において、同一の周波数を使用する複数の基地局装置でシステムを運用しようとすると、隣接する基地局装置の通信エリア（無線通信領域）において重複するエリアでは電波干渉が生じてしまっていた。
　そこで、一構成例として、各基地局装置において、ＤＳＴＢＣを用いて送信信号を符号化し、隣接する基地局装置について重複するエリアに対しては各基地局装置から互いに直交する異なる符号化列（例えば、データ列ＳからＤＳＴＢＣにより生成される互いに直交するデータ列Ａ、Ｂ）が送信されるように、各基地局装置の各アンテナ毎に送信データ系列を選択や設定することで、同一波干渉を防ぐことが考えられる。
　本発明に関して概念的に説明する。
　本発明は、下記の新規な知見に基づいており、これを送信機における信号の差動符号化に適用することで、効率的な通信を実現している。
　１）ＤＳＴＢＣ符号化方式では、所定の初期値を用いて所定の演算式により信号値を差動符号化した符号化結果は、この信号値がどのようなビット列の信号値であっても、有限個に分類される。すなわち、あらゆる信号値は、それらの符号化結果が有限個の状態として分類されるから、これら有限個の信号値であらゆる信号値を代表することができる。
　２）そして、上記有限個の信号値を上記と同じ所定の演算式により差動符号化した符号化結果が所定の目標値になる初期値が分かれば、任意の信号値について符号化結果を所定の目標値とすることができるから、ＤＳＴＢＣ符号化により目標とする符号化結果を得ることができる。
　すなわち、図２を例にして説明すれば、所定の演算式（例えば、（式２）及び（式５））により所定の初期値（例えば、（式６））を用いて、全ての信号ビット列を差動符号化すると、その符号化結果は２４種類の状態に分類される（図２の左部分）。そして、これら２４種類の分類毎に、当該分類に係る或る信号値について、当該信号値を差動符号化することにより目標の符号化結果を得ることができる初期値を求めると、上記２４種類のいずれかの状態に対応付けられる（図２の右部分）。
　したがって、ＤＳＴＢＣ符号化方式において、第１段の符号化処理で、フレームの先頭から同期ワード直前までの信号値を差動符号化した符号化結果に基づき、当該符号化結果（図２の左部分）に対応付けられた初期値（図２の右部分）を特定し、当該特定した初期値を第２段の符号化における初期値としてフレーム全体の符号化処理を行なうことにより、当該フレームの同期ワード部分について（常に）目標となる所定の符号化結果を得ることができる。
　つまり、本発明は、所定の初期値を用いて所定の演算式により信号値を差動符号化した符号化結果が有限個に分類されることを利用して、フレーム単位の信号を差動符号化して送信する送信機（或いは送信方法）であって、前記有限個の符号化結果と当該符号化結果となる信号値を前記所定の演算式により差動符号化した符号化結果が所定の目標値になる初期値とを対応付けた関係（テーブル）を用意し、第１段の符号化処理で、フレームの先頭から同期ワード直前までの信号値を前記所定の初期値を用いて前記所定の演算式により差動符号化した符号化結果に基づいて、当該符号化結果に対応付けられた初期値を前記関係（テーブル）から特定し、第２段の符号化処理で、前記特定した初期値を用いて前記所定の演算式により前記フレームを符号化することを特徴とする送信機（或いは送信方法）として把握することができる。
　ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
　また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
　また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
　また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ　Ｄｉｓｃ）－ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
　１、２、１１１、１１２、２０１、２０２・・基地局装置、　１１ａ、ｂ、２１１ａ、ｂ・・入力部、　１２ａ、ｂ、２１２ａ、ｂ・・チャネルコーデック部、　１３ａ、ｂ、３１ａ、ｂ、２１３ａ、ｂ・・Ｓ／Ｐ変換部、　１４－１ａ、ｂ、１４－２ａ、ｂ、３２－１ａ、ｂ、３２－２ａ、ｂ、２１４－１ａ、ｂ、２１４－２ａ、ｂ・・シンボルマッピング部、　１５ａ、ｂ、３４ａ、ｂ、２１６ａ、ｂ・・差動符号化部、　１６ａ、ｂ、２１７ａ、ｂ・・基地局ＩＤ通知部、　１７ａ、ｂ、２１８ａ、ｂ・・ＳＴＢＣ符号化部、
　１８ａ、ｂ、２１９ａ、ｂ・・送信部、　１９ａ、ｂ、２２０ａ、ｂ・・電力増幅部、
　２０ａ、ｂ、２２１ａ、ｂ・・送信アンテナ、　３３ａ、ｂ、２１５ａ、ｂ・・初期値記憶部、　３５ａ、ｂ・・初期値設定部、　１０１・・中央卓、　１０２・・中央装置、
　１２１・・移動局装置、
 

Claims (5)

  1. 　ＤＳＴＢＣ方式により信号を送信する送信機において、
    　所定の初期値を用いてフレームの先頭から同期ワード直前の値に対して差動符号化を行う第１の差動符号化手段と、
    　前記第１の差動符号化手段による同期ワード直前の差動符号化結果に基づいて初期値を設定する初期値設定手段と、
    　前記初期値設定手段により設定された初期値を用いて前記フレームを送信対象とした差動符号化を行う第２の差動符号化手段と
    　を有することを特徴とする送信機。
  2. 　請求項１に記載の送信機において、
    　前記初期値設定手段は、前記フレームの先頭から同期ワード直前の値に対して差動符号化を行ったときに取り得る前記同期ワード直前の差動符号化結果に対応させて初期値を設定したテーブルを備え、前記第１の差動符号化手段による同期ワード直前の差動符号化結果と前記テーブルに従って前記第２の差動符号化手段の差動符号化に用いる初期値を設定する
    　ことを特徴とする送信機。
  3. 　ＤＳＴＢＣ方式により信号を送信する送信方法において、
    　所定の初期値を用いてフレームの先頭から同期ワード直前の値に対して差動符号化を行い、
    　前記同期ワード直前の差動符号化結果に基づいて、前記フレームを送信対象とした差動符号化に用いる初期値を設定し、
    　前記設定された初期値を用いて前記フレームを送信対象とした差動符号化を行う
    　ことを特徴とする送信方法。
  4. 　請求項３に記載の送信方法において、
    　前記フレームの先頭から同期ワード直前の値に対して差動符号化を行ったときに取り得る前記同期ワード直前の差動符号化結果に対応させて初期値を設定したテーブルを備え、前記同期ワード直前の差動符号化結果と前記テーブルに従って、前記フレームを送信対象とした差動符号化に用いる初期値を設定する
    　ことを特徴とする送信方法。
  5. 　所定の初期値を用いてフレームの先頭から同期ワード直前の値に対して差動符号化を行い、前記差動符号化による同期ワード直前の差動符号化結果と初期値テーブルに基づいて初期値を設定し、前記設定された初期値を用いて前記フレームを送信対象として差動符号化を行うＤＳＴＢＣ方式で用いる前記初期値テーブルの作成方法であって、
    　ランダムなビット系列を生成する第１のステップと、
    　前記生成したビット系列に対して差動符号化を行う第２のステップと、
    　前記第２のステップで差動符号化を行ったときの最終出力が所定の第１の値になったときに、差動符号化の初期値を任意の第２の値に設定する第３のステップと、
    　前記設定された第２の値を初期値として前記生成したビット系列に対して差動符号化を行う第４のステップと、
    　前記第４のステップで差動符号化を行ったときの最終出力が所定の第３の値になったときに、前記同期ワード直前の差動符号化結果が前記第１の値になるときに用いる初期値として前記第３の値を記憶する第５のステップと、を有し、
    　前記第２のステップで差動符号化を行ったときの最終出力が前記第１の値にならなかったときは前記第１のステップに戻り、
    　前記第４のステップで差動符号化を行ったときの最終出力が前記第３の値にならなかったときは前記第２の値を異なる値に設定して前記第４のステップに戻る
    　ことを特徴とする初期値テーブルの作成方法。
     
PCT/JP2011/002049 2010-04-07 2011-04-06 送信機及び送信方法 WO2011125329A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012509316A JP5250720B2 (ja) 2010-04-07 2011-04-06 送信機及び送信方法
US13/638,657 US8879582B2 (en) 2010-04-07 2011-04-06 Transmitter and transmission method
KR1020127025268A KR101422980B1 (ko) 2010-04-07 2011-04-06 송신기 및 송신 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010088918 2010-04-07
JP2010-088918 2010-04-07

Publications (1)

Publication Number Publication Date
WO2011125329A1 true WO2011125329A1 (ja) 2011-10-13

Family

ID=44762299

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/002049 WO2011125329A1 (ja) 2010-04-07 2011-04-06 送信機及び送信方法

Country Status (4)

Country Link
US (1) US8879582B2 (ja)
JP (1) JP5250720B2 (ja)
KR (1) KR101422980B1 (ja)
WO (1) WO2011125329A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013534073A (ja) * 2010-05-14 2013-08-29 ザ・ボーイング・カンパニー 差動符号化放送するためのビット信号構造
JP2014120836A (ja) * 2012-12-14 2014-06-30 Mitsubishi Electric Corp 送信装置および符号化方法
JP2015080027A (ja) * 2013-10-15 2015-04-23 日本放送協会 デジタル放送システム、受信装置及びチップ
WO2018207281A1 (ja) * 2017-05-10 2018-11-15 三菱電機株式会社 送信装置、基地局装置および無線通信システム
WO2019163001A1 (ja) * 2018-02-20 2019-08-29 三菱電機株式会社 送信装置およびサブキャリアマッピング方法
WO2021205546A1 (ja) * 2020-04-07 2021-10-14 三菱電機株式会社 送信装置、基地局、無線通信システム、送信方法、制御回路および記憶媒体
JP7053965B1 (ja) * 2021-03-24 2022-04-12 三菱電機株式会社 送信装置、受信装置、通信装置、無線通信システム、制御回路、記憶媒体、送信方法および受信方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6454495B2 (ja) * 2014-08-19 2019-01-16 ルネサスエレクトロニクス株式会社 半導体装置及びその故障検出方法
EP3624375A4 (en) * 2017-06-15 2020-06-03 Mitsubishi Electric Corporation TRANSMITTER, RECEIVER AND WIRELESS COMMUNICATION SYSTEM

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009303086A (ja) * 2008-06-17 2009-12-24 Hitachi Kokusai Electric Inc シンボルタイミング同期方法、無線通信システム及び移動局装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3020480B2 (ja) * 1998-08-07 2000-03-15 日本電信電話株式会社 Ｏｆｄｍ変調回路およびｏｆｄｍ復調回路
WO2002052773A1 (en) * 2000-12-20 2002-07-04 Nortel Networks Limited Differential space-time block coding
US7773699B2 (en) * 2001-10-17 2010-08-10 Nortel Networks Limited Method and apparatus for channel quality measurements
JP3524544B1 (ja) * 2002-11-29 2004-05-10 沖電気工業株式会社 変調回路及び変調方法
KR100913873B1 (ko) * 2004-09-13 2009-08-26 삼성전자주식회사 고속 전송률을 가지는 차등 시공간 블록 부호 장치 및 방법
JP4554451B2 (ja) * 2005-06-29 2010-09-29 京セラ株式会社 通信装置、通信システム、変調方法、及びプログラム
KR100965669B1 (ko) * 2005-09-27 2010-06-24 삼성전자주식회사 다중 입력 다중 출력 방식을 사용하는 이동 통신시스템에서 신호 송수신 시스템 및 방법
US20070286312A1 (en) * 2006-06-01 2007-12-13 Nokia Corporation Apparatus, method and computer program product providing iterative recursive least squares (RLS) algorithm for coded MIMO systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009303086A (ja) * 2008-06-17 2009-12-24 Hitachi Kokusai Electric Inc シンボルタイミング同期方法、無線通信システム及び移動局装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013534073A (ja) * 2010-05-14 2013-08-29 ザ・ボーイング・カンパニー 差動符号化放送するためのビット信号構造
JP2014120836A (ja) * 2012-12-14 2014-06-30 Mitsubishi Electric Corp 送信装置および符号化方法
JP2015080027A (ja) * 2013-10-15 2015-04-23 日本放送協会 デジタル放送システム、受信装置及びチップ
WO2018207281A1 (ja) * 2017-05-10 2018-11-15 三菱電機株式会社 送信装置、基地局装置および無線通信システム
WO2019163001A1 (ja) * 2018-02-20 2019-08-29 三菱電機株式会社 送信装置およびサブキャリアマッピング方法
WO2021205546A1 (ja) * 2020-04-07 2021-10-14 三菱電機株式会社 送信装置、基地局、無線通信システム、送信方法、制御回路および記憶媒体
JPWO2021205546A1 (ja) * 2020-04-07 2021-10-14
JP7076666B2 (ja) 2020-04-07 2022-05-27 三菱電機株式会社 送信装置、基地局、無線通信システム、送信方法、制御回路および記憶媒体
JP7053965B1 (ja) * 2021-03-24 2022-04-12 三菱電機株式会社 送信装置、受信装置、通信装置、無線通信システム、制御回路、記憶媒体、送信方法および受信方法

Also Published As

Publication number Publication date
JPWO2011125329A1 (ja) 2013-07-08
KR101422980B1 (ko) 2014-07-23
US8879582B2 (en) 2014-11-04
KR20120137389A (ko) 2012-12-20
US20130022058A1 (en) 2013-01-24
JP5250720B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
JP5250720B2 (ja) 送信機及び送信方法
JP4700107B2 (ja) 変調シンボルを生成する方法および送信装置、ならびに変調シンボルを生成させる命令を格納するコンピュータ可読媒体
CN101958764B (zh) 发送装置、信号生成装置及发送方法
JP5671328B2 (ja) 受信装置、通信システム及び通信方法
JP5299829B2 (ja) 送信機
EP2612444A1 (en) Generation and application of a sub-codebook of an error control coding codebook
WO2018207281A1 (ja) 送信装置、基地局装置および無線通信システム
JP4610370B2 (ja) 通信システム、通信装置、誤り訂正方法、及び通信制御プログラム
JP4494276B2 (ja) 適応変調装置および適応変調方法
JP4621121B2 (ja) ダイバーシティ受信装置
WO2021205546A1 (ja) 送信装置、基地局、無線通信システム、送信方法、制御回路および記憶媒体
JP2014045284A (ja) 通信システム、送信装置および受信装置
US11005500B2 (en) Data processing apparatus, data processing method, and program with bit interleaving for non-uniform constellation wireless transmission
JP6849347B2 (ja) 変換規則導出装置、通信装置、変換規則導出提供方法
JP5868749B2 (ja) 通信システム
JP2009033665A (ja) 無線通信装置、無線送信方法及び無線受信方法
JP4712897B1 (ja) 送信機、ｄｓｔｂｃ符号器及びｄｓｔｂｃ符号器の符号化方法
JP2014120836A (ja) 送信装置および符号化方法
CN101924719A (zh) 适应性时钟重建方法与装置、进行音频解码方法与装置
JP2012060321A (ja) 送信機、その送信機から電波を受信する受信機およびそれらを備えた無線通信システム
JP2001144663A (ja) 部分再送データを用いた時間ダイバーシチ回路
JP2007123958A (ja) Ｍｉｍｏ方式の伝送システム及び方法、受信装置
JP2009117924A (ja) 復号方法及び復調装置
JP2009044389A (ja) 無線通信システムおよび送信端末
JP2015122658A (ja) デジタル送信装置、デジタル受信装置、デジタル通信システム及びその同期検出方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11765231

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012509316

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127025268

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13638657

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11765231

Country of ref document: EP

Kind code of ref document: A1