JP3020480B2 - Ｏｆｄｍ変調回路およびｏｆｄｍ復調回路 - Google Patents
Ｏｆｄｍ変調回路およびｏｆｄｍ復調回路Info
- Publication number
- JP3020480B2 JP3020480B2 JP10224985A JP22498598A JP3020480B2 JP 3020480 B2 JP3020480 B2 JP 3020480B2 JP 10224985 A JP10224985 A JP 10224985A JP 22498598 A JP22498598 A JP 22498598A JP 3020480 B2 JP3020480 B2 JP 3020480B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase shift
- conversion
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/2605—Symbol extensions, e.g. Zero Tail, Unique Word [UW]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は，ディジタル無線通
信で用いられる直交周波数多重（ＯＦＤＭ：Orthogonal
Frequency Division Multiplexing）信号を処理するＯ
ＦＤＭ信号変復調装置に係り，特に付加情報を伝送する
際に用いて好適なＯＦＤＭ変調回路およびＯＦＤＭ復調
回路に関する．
信で用いられる直交周波数多重（ＯＦＤＭ：Orthogonal
Frequency Division Multiplexing）信号を処理するＯ
ＦＤＭ信号変復調装置に係り，特に付加情報を伝送する
際に用いて好適なＯＦＤＭ変調回路およびＯＦＤＭ復調
回路に関する．
【０００２】
【従来の技術】ＯＦＤＭ変復調装置でバースト伝送する
場合，図５に示すバーストフォーマットを用いたバース
ト同期法が有効である．図５における，同一繰り返しさ
れたスタートシンボル（以下、ＳＳ）は，タイミング同
期，キャリア周波数誤差補正，および差動符号化初期値
のために用いられる．ＳＳの区間以降は，ガードインタ
ーバル（ＧＩ）およびデータ（ＤＡＴＡ）で構成される
ＯＦＤＭシンボルが繰り返される（鬼沢，溝口，熊谷，
高梨，守倉，“高速無線ＬＡＮ用ＯＦＤＭ変調方式の同
期系に関する検討”，信学技報，RCS97-210参照）．
場合，図５に示すバーストフォーマットを用いたバース
ト同期法が有効である．図５における，同一繰り返しさ
れたスタートシンボル（以下、ＳＳ）は，タイミング同
期，キャリア周波数誤差補正，および差動符号化初期値
のために用いられる．ＳＳの区間以降は，ガードインタ
ーバル（ＧＩ）およびデータ（ＤＡＴＡ）で構成される
ＯＦＤＭシンボルが繰り返される（鬼沢，溝口，熊谷，
高梨，守倉，“高速無線ＬＡＮ用ＯＦＤＭ変調方式の同
期系に関する検討”，信学技報，RCS97-210参照）．
【０００３】従来のＯＦＤＭ変調装置を図６に示す．こ
こではＯＦＤＭのサブキャリア数を８としている．イン
タリーブと誤り訂正符号化された送信信号は，先頭にユ
ニークワードが付加された後，ＳＰ（シリアル−パラレ
ル）変換回路６０１によってサブキャリア分だけシリア
ル−パラレル変換される．そして差動符号化回路６０２
〜６０９によってサブキャリア毎に差動符号化される．
差動符号化の初期値にはＳＳメモリ回路６１０にあるＳ
Ｓを使用する．この場合，復調装置同期のために，２個
の同一のＳＳをバースト先頭に付加する．変調された信
号は，ＩＦＦＴ（逆高速フーリエ変換）回路６１１にて
逆高速フーリエ変換される．そしてＰＳ（パラレル−シ
リアル）変換回路６１２でパラレル−シリアル変換され
た後，ガードインタバル挿入，ディジタル−アナログ変
換等の処理がなされ，さらに周波数変換されて伝送され
る．
こではＯＦＤＭのサブキャリア数を８としている．イン
タリーブと誤り訂正符号化された送信信号は，先頭にユ
ニークワードが付加された後，ＳＰ（シリアル−パラレ
ル）変換回路６０１によってサブキャリア分だけシリア
ル−パラレル変換される．そして差動符号化回路６０２
〜６０９によってサブキャリア毎に差動符号化される．
差動符号化の初期値にはＳＳメモリ回路６１０にあるＳ
Ｓを使用する．この場合，復調装置同期のために，２個
の同一のＳＳをバースト先頭に付加する．変調された信
号は，ＩＦＦＴ（逆高速フーリエ変換）回路６１１にて
逆高速フーリエ変換される．そしてＰＳ（パラレル−シ
リアル）変換回路６１２でパラレル−シリアル変換され
た後，ガードインタバル挿入，ディジタル−アナログ変
換等の処理がなされ，さらに周波数変換されて伝送され
る．
【０００４】従来のＯＦＤＭ復調装置を図７に示す．受
信信号はＡ／Ｄ（アナログ／デジタル）変換回路７０１
でアナログ−ディジタル変換された後，同期回路７０２
と遅延回路７０３に入力される．同期回路７０２では受
信信号の中の連続したＳＳより，送受信装置間のキャリ
アの周波数誤差と最適なタイミングを検出する．同期回
路７０２の構成の一例を図８に示す．
信信号はＡ／Ｄ（アナログ／デジタル）変換回路７０１
でアナログ−ディジタル変換された後，同期回路７０２
と遅延回路７０３に入力される．同期回路７０２では受
信信号の中の連続したＳＳより，送受信装置間のキャリ
アの周波数誤差と最適なタイミングを検出する．同期回
路７０２の構成の一例を図８に示す．
【０００５】図８に示す同期回路は，Ａ／Ｄ変換された
受信信号の電力を計算する自乗回路８０２と，受信信号
を遅延させる遅延回路８０１と，受信信号と，遅延回路
８０１から出力された遅延信号とから共役複素乗算操作
によりバースト先頭の１組のＳＳの位相回転角を検出す
る位相回転角検出回路８０３と，所定時間の入力信号の
移動平均値を計算する移動平均回路８０４と，自乗回路
８０２と移動平均回路８０４の出力信号に基づいて受信
における最適タイミングを検出し，最適タイミング信号
を出力するタイミング検出回路８０５と，移動平均回路
８０４の出力信号に基づいて周波数誤差を検出し，これ
と逆位相となる周波数補正信号を出力する周波数誤差推
定回路８０６とから構成されている．このような従来の
同期回路については，上記文献“高速無線ＬＡＮ用ＯＦ
ＤＭ変調方式の同期系に関する検討”，T.M.Schmid and
D.C.Cox,“Low-Overhead, Low-Complexity [Burst] Sy
nchronization for OFDM”,ICC'96,PP.1301-1306等の文
献にその動作原理が説明されている．
受信信号の電力を計算する自乗回路８０２と，受信信号
を遅延させる遅延回路８０１と，受信信号と，遅延回路
８０１から出力された遅延信号とから共役複素乗算操作
によりバースト先頭の１組のＳＳの位相回転角を検出す
る位相回転角検出回路８０３と，所定時間の入力信号の
移動平均値を計算する移動平均回路８０４と，自乗回路
８０２と移動平均回路８０４の出力信号に基づいて受信
における最適タイミングを検出し，最適タイミング信号
を出力するタイミング検出回路８０５と，移動平均回路
８０４の出力信号に基づいて周波数誤差を検出し，これ
と逆位相となる周波数補正信号を出力する周波数誤差推
定回路８０６とから構成されている．このような従来の
同期回路については，上記文献“高速無線ＬＡＮ用ＯＦ
ＤＭ変調方式の同期系に関する検討”，T.M.Schmid and
D.C.Cox,“Low-Overhead, Low-Complexity [Burst] Sy
nchronization for OFDM”,ICC'96,PP.1301-1306等の文
献にその動作原理が説明されている．
【０００６】図７の遅延回路７０３は同期回路７０２で
周波数偏差と最適タイミングが検出されるまで，受信信
号を遅延させる．周波数補正回路７０４では検出した周
波数偏差に応じた補正位相信号で受信信号を補正する．
この補正された信号はＳＰ（シリアル−パラレル）変換
回路７０５によって最適なタイミングでシリアル−パラ
レル変換された後，ＦＦＴ（高速フーリエ変換）回路７
０６にて高速フーリエ変換される．さらに遅延検波回路
７０７〜７１４でサブキャリア毎に遅延検波された後，
ＰＳ（パラレル−シリアル）変換回路７１５でパラレル
−シリアル変換されて，送信（受信）データが抽出され
る．
周波数偏差と最適タイミングが検出されるまで，受信信
号を遅延させる．周波数補正回路７０４では検出した周
波数偏差に応じた補正位相信号で受信信号を補正する．
この補正された信号はＳＰ（シリアル−パラレル）変換
回路７０５によって最適なタイミングでシリアル−パラ
レル変換された後，ＦＦＴ（高速フーリエ変換）回路７
０６にて高速フーリエ変換される．さらに遅延検波回路
７０７〜７１４でサブキャリア毎に遅延検波された後，
ＰＳ（パラレル−シリアル）変換回路７１５でパラレル
−シリアル変換されて，送信（受信）データが抽出され
る．
【０００７】
【発明が解決しようとする課題】従来方式では，バース
ト中のＳＳを差動符号化の初期値だけでなくキャリア周
波数誤差補正とタイミング同期に使用しているため，連
続して送信されるＳＳは，同一の信号となっている．そ
のため，ＳＳには情報を含めることが不可能であり，情
報は全てＳＳに続くＯＦＤＭシンボルにて伝送される．
ト中のＳＳを差動符号化の初期値だけでなくキャリア周
波数誤差補正とタイミング同期に使用しているため，連
続して送信されるＳＳは，同一の信号となっている．そ
のため，ＳＳには情報を含めることが不可能であり，情
報は全てＳＳに続くＯＦＤＭシンボルにて伝送される．
【０００８】ところで，ＯＦＤＭシンボルにて伝送され
る情報ビットのビット誤り確率の低減のため，インター
リーブを組み合わせた誤り訂正方式がしばしば適用され
る．この場合，受信側では，情報ビットはデインターリ
ーブおよび誤り訂正後に取り出すこととなり，通常，数
十ビット以上に及ぶ遅延を伴う．
る情報ビットのビット誤り確率の低減のため，インター
リーブを組み合わせた誤り訂正方式がしばしば適用され
る．この場合，受信側では，情報ビットはデインターリ
ーブおよび誤り訂正後に取り出すこととなり，通常，数
十ビット以上に及ぶ遅延を伴う．
【０００９】一方，受信装置では，バースト信号受信時
に，できる限りバースト先頭部分で遅延を伴わず情報を
得たい場合がある．例えば，送信機および受信機間で制
御信号の交換を経ることなく，送信機側の判断におい
て，変調方式や誤り訂正方式等を適応的に変更する場合
である．しかしながら，従来の装置においては，これら
の情報をＯＦＤＭシンボルで伝送する必要があり，特に
インターリーブを組み合わせた誤り訂正方式では遅延が
大きくなってしまうという課題があった．
に，できる限りバースト先頭部分で遅延を伴わず情報を
得たい場合がある．例えば，送信機および受信機間で制
御信号の交換を経ることなく，送信機側の判断におい
て，変調方式や誤り訂正方式等を適応的に変更する場合
である．しかしながら，従来の装置においては，これら
の情報をＯＦＤＭシンボルで伝送する必要があり，特に
インターリーブを組み合わせた誤り訂正方式では遅延が
大きくなってしまうという課題があった．
【００１０】そこで本発明は，バースト先頭部のスター
トシンボルを兼ねるＯＦＤＭ信号同期用プリアンブルに
付加情報を含められるようにすることで，受信側におい
てバースト先頭部分でできるだけ遅延を伴わずに付加情
報を得ることができるＯＦＤＭ変調回路および復調回路
を提供することを目的とする．
トシンボルを兼ねるＯＦＤＭ信号同期用プリアンブルに
付加情報を含められるようにすることで，受信側におい
てバースト先頭部分でできるだけ遅延を伴わずに付加情
報を得ることができるＯＦＤＭ変調回路および復調回路
を提供することを目的とする．
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
ＯＦＤＭ（Orthogonal Frequency Division Multiplexi
ng）変復調装置において、差動符号化のスタートシンボ
ル（ＳＳ）を記憶し、スタートシンボルとして信号ＳＳ
２を出力するスタートシンボル（ＳＳ）メモリ回路と、
前記ＳＳメモリ回路に接続され、バーストに付加する付
加情報に対応した角度に、前記信号ＳＳ２に対して信号
ＳＳ１を角度シフトさせる位相シフト回路と、前記ＳＳ
メモリ回路と前記位相シフト回路に接続され、バースト
先頭部分においてある特定時間にわたり、位相シフト回
路から入力される、角度シフト後の前記信号ＳＳ１を出
力し、引き続き前記ＳＳメモリ回路から出力される信号
ＳＳ２を一定時間にわたり出力するＳＳ信号切換回路
と、前記ＳＳ信号切換回路に接続され、入力信号をＯＦ
ＤＭの各サブキャリアに分配するシリアル−パラレル変
換，およびバーストの先頭では信号ＳＳ１と信号ＳＳ２
を、順に差動符号化せずに出力し、その後信号ＳＳ２を
初期値として、順次、前記入力信号からサブキャリア毎
に分配された信号の差動符号化をおこなう、差動符号化
機能付きシリアル−パラレル（ＳＰ）変換回路と、前記
差動符号化機能付きＳＰ変換回路に接続され、サブキャ
リア毎に差動符号化された信号を逆フーリエ変換する逆
フーリエ変換（ＩＦＦＴ）回路と、前記ＩＦＦＴ回路に
接続され、前記逆フーリエ変換された信号をパラレル−
シリアル変換して出力するパラレル−シリアル（ＰＳ）
変換回路とを備えることを特徴とするＯＦＤＭ変調回路
（図１の構成に対応する）。
ＯＦＤＭ（Orthogonal Frequency Division Multiplexi
ng）変復調装置において、差動符号化のスタートシンボ
ル（ＳＳ）を記憶し、スタートシンボルとして信号ＳＳ
２を出力するスタートシンボル（ＳＳ）メモリ回路と、
前記ＳＳメモリ回路に接続され、バーストに付加する付
加情報に対応した角度に、前記信号ＳＳ２に対して信号
ＳＳ１を角度シフトさせる位相シフト回路と、前記ＳＳ
メモリ回路と前記位相シフト回路に接続され、バースト
先頭部分においてある特定時間にわたり、位相シフト回
路から入力される、角度シフト後の前記信号ＳＳ１を出
力し、引き続き前記ＳＳメモリ回路から出力される信号
ＳＳ２を一定時間にわたり出力するＳＳ信号切換回路
と、前記ＳＳ信号切換回路に接続され、入力信号をＯＦ
ＤＭの各サブキャリアに分配するシリアル−パラレル変
換，およびバーストの先頭では信号ＳＳ１と信号ＳＳ２
を、順に差動符号化せずに出力し、その後信号ＳＳ２を
初期値として、順次、前記入力信号からサブキャリア毎
に分配された信号の差動符号化をおこなう、差動符号化
機能付きシリアル−パラレル（ＳＰ）変換回路と、前記
差動符号化機能付きＳＰ変換回路に接続され、サブキャ
リア毎に差動符号化された信号を逆フーリエ変換する逆
フーリエ変換（ＩＦＦＴ）回路と、前記ＩＦＦＴ回路に
接続され、前記逆フーリエ変換された信号をパラレル−
シリアル変換して出力するパラレル−シリアル（ＰＳ）
変換回路とを備えることを特徴とするＯＦＤＭ変調回路
（図１の構成に対応する）。
【００１２】請求項２記載の発明は、ＯＦＤＭ（Orthog
onal Frequency Division Multiplexing）変復調装置に
おいて、入力されるバースト先頭に付加された、スター
トシンボルの信号ＳＳ１および信号ＳＳ２の区間におい
て、バーストに付加される付加情報に対応した角度に、
前記信号ＳＳ２に対して角度シフトされた前記信号ＳＳ
１と、前記信号ＳＳ２との間の位相差の移動平均によ
り、前記付加情報と送受信間における周波数偏差とを検
出し、これらに基づき、前記信号ＳＳ１と前記信号ＳＳ
２との角度シフトで表される付加位相情報信号及び周波
数誤差補正信号を出力し、また、入力されるスタートシ
ンボル毎の、移動平均値と電力とに基づき最適なシンボ
ルタイミングを検出し、最適タイミング信号として出力
する、付加位相判定機能付き同期回路と、受信信号を遅
延させる遅延回路と、前記付加位相判定機能付き同期回
路と遅延回路に接続され、前記周波数誤差補正信号を入
力して受信信号の周波数偏差を補正する周波数補正回路
と、前記付加位相判定機能付き同期回路と周波数補正回
路に接続され、キャリア周波数誤差は補正された受信信
号を前記最適タイミング信号でシリアル−パラレル変換
するシリアル−パラレル（ＳＰ）変換回路と、前記ＳＰ
変換回路に接続され、入力信号を高速フーリエ変換する
高速フーリエ変換（ＦＦＴ）回路と、前記ＦＦＴ回路に
接続され、入力信号を検波し、パラレル−シリアル変換
する検波機能付きパラレル−シリアル（ＰＳ）変換回路
とを備えることを特徴とするＯＦＤＭ復調回路である
（図２の構成に対応する）。
onal Frequency Division Multiplexing）変復調装置に
おいて、入力されるバースト先頭に付加された、スター
トシンボルの信号ＳＳ１および信号ＳＳ２の区間におい
て、バーストに付加される付加情報に対応した角度に、
前記信号ＳＳ２に対して角度シフトされた前記信号ＳＳ
１と、前記信号ＳＳ２との間の位相差の移動平均によ
り、前記付加情報と送受信間における周波数偏差とを検
出し、これらに基づき、前記信号ＳＳ１と前記信号ＳＳ
２との角度シフトで表される付加位相情報信号及び周波
数誤差補正信号を出力し、また、入力されるスタートシ
ンボル毎の、移動平均値と電力とに基づき最適なシンボ
ルタイミングを検出し、最適タイミング信号として出力
する、付加位相判定機能付き同期回路と、受信信号を遅
延させる遅延回路と、前記付加位相判定機能付き同期回
路と遅延回路に接続され、前記周波数誤差補正信号を入
力して受信信号の周波数偏差を補正する周波数補正回路
と、前記付加位相判定機能付き同期回路と周波数補正回
路に接続され、キャリア周波数誤差は補正された受信信
号を前記最適タイミング信号でシリアル−パラレル変換
するシリアル−パラレル（ＳＰ）変換回路と、前記ＳＰ
変換回路に接続され、入力信号を高速フーリエ変換する
高速フーリエ変換（ＦＦＴ）回路と、前記ＦＦＴ回路に
接続され、入力信号を検波し、パラレル−シリアル変換
する検波機能付きパラレル−シリアル（ＰＳ）変換回路
とを備えることを特徴とするＯＦＤＭ復調回路である
（図２の構成に対応する）。
【００１３】請求項３記載の発明は，請求項２記載のＯ
ＦＤＭ復調回路において，受信信号の電力を計算する自
乗回路と，受信信号を遅延させる遅延回路と，前記遅延
回路に接続され，受信信号と遅延信号を共役複素乗算操
作によりバースト先頭のＳＳ１，ＳＳ２に付加された瞬
時の位相シフト角を検出する瞬時位相シフト検出回路
と，前記瞬時位相シフト検出回路に接続され，任意時間
にわたる入力信号の移動平均値を計算する移動平均回路
と，前記自乗回路と前記移動平均回路に接続され，最適
タイミングを検出し，最適タイミング信号を出力するタ
イミング検出回路と，前記移動平均回路およびタイミン
グ検出回路に接続され，前記移動平均回路の出力および
前記タイミング検出回路から得られる最適タイミング信
号を入力し，ＳＳ１に付加された位相シフト量を検出す
る一方で，それを付加情報信号として出力する位相シフ
ト検出回路と，前記移動平均回路と前記位相シフト検出
回路に接続され，バースト先頭のＳＳ１部分の位相シフ
トを取り除く位相シフト除去回路と，前記位相シフト除
去回路に接続され，周波数誤差を検出し，これと逆位相
となる周波数補正信号を出力する周波数誤差推定回路
と，で構成される付加位相判定機能付き同期回路を備え
ることを特徴とするＯＦＤＭ復調回路である（図３の構
成に対応する）．
ＦＤＭ復調回路において，受信信号の電力を計算する自
乗回路と，受信信号を遅延させる遅延回路と，前記遅延
回路に接続され，受信信号と遅延信号を共役複素乗算操
作によりバースト先頭のＳＳ１，ＳＳ２に付加された瞬
時の位相シフト角を検出する瞬時位相シフト検出回路
と，前記瞬時位相シフト検出回路に接続され，任意時間
にわたる入力信号の移動平均値を計算する移動平均回路
と，前記自乗回路と前記移動平均回路に接続され，最適
タイミングを検出し，最適タイミング信号を出力するタ
イミング検出回路と，前記移動平均回路およびタイミン
グ検出回路に接続され，前記移動平均回路の出力および
前記タイミング検出回路から得られる最適タイミング信
号を入力し，ＳＳ１に付加された位相シフト量を検出す
る一方で，それを付加情報信号として出力する位相シフ
ト検出回路と，前記移動平均回路と前記位相シフト検出
回路に接続され，バースト先頭のＳＳ１部分の位相シフ
トを取り除く位相シフト除去回路と，前記位相シフト除
去回路に接続され，周波数誤差を検出し，これと逆位相
となる周波数補正信号を出力する周波数誤差推定回路
と，で構成される付加位相判定機能付き同期回路を備え
ることを特徴とするＯＦＤＭ復調回路である（図３の構
成に対応する）．
【００１４】
【発明の実施の形態】本発明のＯＦＤＭ変復調装置の実
施形態を図１〜３に示す．図１はＯＦＤＭ変調装置であ
り，図２はＯＦＤＭ復調装置であり，図３はＯＦＤＭ復
調装置に含まれる付加位相判定機能付き同期回路であ
る．
施形態を図１〜３に示す．図１はＯＦＤＭ変調装置であ
り，図２はＯＦＤＭ復調装置であり，図３はＯＦＤＭ復
調装置に含まれる付加位相判定機能付き同期回路であ
る．
【００１５】図４に本発明で使用するＯＦＤＭ信号のバ
ーストフォーマットを示す．バーストの先頭に第１のス
タートシンボルＳＳ１（以下，ＳＳ１）と第２のスター
トシンボルＳＳ２（以下，ＳＳ２）が付加されている．
ＳＳ１はＳＳ２に対して，すべての信号が０度を含んで
一定角度だけ位相がシフトされている．またＳＳ２の後
にガードインターバル（ＧＩ）とデータ（ＤＡＴＡ）か
ら構成されるＯＦＤＭシンボルが繰り返される．
ーストフォーマットを示す．バーストの先頭に第１のス
タートシンボルＳＳ１（以下，ＳＳ１）と第２のスター
トシンボルＳＳ２（以下，ＳＳ２）が付加されている．
ＳＳ１はＳＳ２に対して，すべての信号が０度を含んで
一定角度だけ位相がシフトされている．またＳＳ２の後
にガードインターバル（ＧＩ）とデータ（ＤＡＴＡ）か
ら構成されるＯＦＤＭシンボルが繰り返される．
【００１６】図１に本発明のＯＦＤＭ変調装置を示す．
ここではＯＦＤＭのサブキャリア数を８としている．差
動符号化のための初期値はＳＳメモリ回路１０に記憶さ
れている．ＳＳメモリ回路１０から直接出力されたＳＳ
２と，位相シフト回路２０でＳＳ２のすべてのシンボル
を一定の角度シフトさせたＳＳ１がＳＳ信号切換回路３
０に入力される．この時ＳＳ１とＳＳ２の間の位相差に
制御情報などの付加情報を含める．変調時に１組のスタ
ートシンボルに位相差を与え，復調時にこの位相差を検
出することで，この位相差によって，送信装置から受信
装置へと，例えば変調方式，誤り訂正方式等のバースト
の制御に係る情報を伝達する点が本発明が最も特徴とす
る点である．制御情報の内容の具体例については後述す
る．
ここではＯＦＤＭのサブキャリア数を８としている．差
動符号化のための初期値はＳＳメモリ回路１０に記憶さ
れている．ＳＳメモリ回路１０から直接出力されたＳＳ
２と，位相シフト回路２０でＳＳ２のすべてのシンボル
を一定の角度シフトさせたＳＳ１がＳＳ信号切換回路３
０に入力される．この時ＳＳ１とＳＳ２の間の位相差に
制御情報などの付加情報を含める．変調時に１組のスタ
ートシンボルに位相差を与え，復調時にこの位相差を検
出することで，この位相差によって，送信装置から受信
装置へと，例えば変調方式，誤り訂正方式等のバースト
の制御に係る情報を伝達する点が本発明が最も特徴とす
る点である．制御情報の内容の具体例については後述す
る．
【００１７】図１のＳＳ信号切換回路３０は図４のバー
ストフォーマットの様にバーストの先頭部ではＳＳ１を
出力し，それに続いてＳＳ２を出力する．ここで，ＳＳ
１，あるいはＳＳ２を出力している時間は，サブキャリ
アの数に等しいスタートシンボルビットを出力する時間
である．差動符号化機能付きＳＰ（シリアル−パラレ
ル）変換回路４０は，送信データをサブキャリア分にＳ
Ｐ（シリアル−パラレル）変換し，ＳＳ１，ＳＳ２をそ
のまま出力した後，ＳＳ２をスタートシンボルとしてサ
ブキャリア毎に差動符号化する．差動符号化機能付きＳ
Ｐ変換回路４０は，図６に示すＳＰ変換回路６０１と差
動符号化回路６０２〜６０９とを組み合わせたものに対
応する．このとき，図６のようにＳＰ変換した後，サブ
キャリア毎に差動符号化する方法と，サブキャリア数間
隔（実施形態では８）で差動符号化した後，ＳＰ変換す
る方法がある．ＳＳ１は差動符号化には寄与せず，ＳＰ
変換されるのみである．差動符号化された信号はＩＦＦ
Ｔ（逆高速フーリエ変換）回路５０にて逆高速フーリエ
変換される．そして，ＰＳ（パラレル−シリアル）変換
回路６０でパラレル−シリアル変換された後，図示して
いないディジタル−アナログ変換回路等によってディジ
タル−アナログ変換されて伝送される．
ストフォーマットの様にバーストの先頭部ではＳＳ１を
出力し，それに続いてＳＳ２を出力する．ここで，ＳＳ
１，あるいはＳＳ２を出力している時間は，サブキャリ
アの数に等しいスタートシンボルビットを出力する時間
である．差動符号化機能付きＳＰ（シリアル−パラレ
ル）変換回路４０は，送信データをサブキャリア分にＳ
Ｐ（シリアル−パラレル）変換し，ＳＳ１，ＳＳ２をそ
のまま出力した後，ＳＳ２をスタートシンボルとしてサ
ブキャリア毎に差動符号化する．差動符号化機能付きＳ
Ｐ変換回路４０は，図６に示すＳＰ変換回路６０１と差
動符号化回路６０２〜６０９とを組み合わせたものに対
応する．このとき，図６のようにＳＰ変換した後，サブ
キャリア毎に差動符号化する方法と，サブキャリア数間
隔（実施形態では８）で差動符号化した後，ＳＰ変換す
る方法がある．ＳＳ１は差動符号化には寄与せず，ＳＰ
変換されるのみである．差動符号化された信号はＩＦＦ
Ｔ（逆高速フーリエ変換）回路５０にて逆高速フーリエ
変換される．そして，ＰＳ（パラレル−シリアル）変換
回路６０でパラレル−シリアル変換された後，図示して
いないディジタル−アナログ変換回路等によってディジ
タル−アナログ変換されて伝送される．
【００１８】図２に本発明のＯＦＤＭ復調装置を示す．
受信信号は付加位相判定機能付き同期回路８０と遅延回
路７０に入力される．付加位相判定機能付き同期回路８
０は，バースト先頭に付加された信号ＳＳ１およびＳＳ
２の区間において，受信信号のＳＳ１とＳＳ２より，図
７に示す従来の同期回路と同様にして送受信装置のキャ
リアの周波数誤差と最適なＯＦＤＭシンボルタイミング
とを検出するとともに，さらにＳＳ１に付加された付加
位相を検出し，検出結果を判定し，それぞれ，周波数補
正信号と最適タイミング信号と付加位相情報信号として
出力する．遅延回路７０は，付加位相判定機能付き同期
回路８０で上記の各信号が出力されるまで，受信信号を
遅延させる．周波数補正回路９０では検出したキャリア
周波数誤差を示す周波数補正信号を基に，受信信号が有
するキャリア周波数誤差を補正する．この周波数補正後
の受信信号は，ＳＰ（シリアル−パラレル）変換回路１
００によって最適なＯＦＤＭシンボルタイミングでシリ
アル−パラレル変換されて，ＦＦＴ回路１１０にて高速
フーリエ変換される．検波機能付きＰＳ回路１２０で
は，その信号をサブキャリア毎に検波（遅延検波または
同期検波が可能）しＰＳ（パラレル−シリアル）変換し
て，データを抽出する．この検波機能付きＰＳ回路１２
０は，図７に示す遅延位相検波回路７０７〜７１４とＰ
Ｓ変換回路７１５を組み合わせたものに対応する．ただ
し，この時，図７のようにパラレル信号をサブキャリア
毎に検波した後，ＰＳ変換する方法と，ＰＳ変換した
後，サブキャリア数間隔（実施形態では８）で検波する
方法がある．
受信信号は付加位相判定機能付き同期回路８０と遅延回
路７０に入力される．付加位相判定機能付き同期回路８
０は，バースト先頭に付加された信号ＳＳ１およびＳＳ
２の区間において，受信信号のＳＳ１とＳＳ２より，図
７に示す従来の同期回路と同様にして送受信装置のキャ
リアの周波数誤差と最適なＯＦＤＭシンボルタイミング
とを検出するとともに，さらにＳＳ１に付加された付加
位相を検出し，検出結果を判定し，それぞれ，周波数補
正信号と最適タイミング信号と付加位相情報信号として
出力する．遅延回路７０は，付加位相判定機能付き同期
回路８０で上記の各信号が出力されるまで，受信信号を
遅延させる．周波数補正回路９０では検出したキャリア
周波数誤差を示す周波数補正信号を基に，受信信号が有
するキャリア周波数誤差を補正する．この周波数補正後
の受信信号は，ＳＰ（シリアル−パラレル）変換回路１
００によって最適なＯＦＤＭシンボルタイミングでシリ
アル−パラレル変換されて，ＦＦＴ回路１１０にて高速
フーリエ変換される．検波機能付きＰＳ回路１２０で
は，その信号をサブキャリア毎に検波（遅延検波または
同期検波が可能）しＰＳ（パラレル−シリアル）変換し
て，データを抽出する．この検波機能付きＰＳ回路１２
０は，図７に示す遅延位相検波回路７０７〜７１４とＰ
Ｓ変換回路７１５を組み合わせたものに対応する．ただ
し，この時，図７のようにパラレル信号をサブキャリア
毎に検波した後，ＰＳ変換する方法と，ＰＳ変換した
後，サブキャリア数間隔（実施形態では８）で検波する
方法がある．
【００１９】図３に，本発明の付加位相判定機能付き同
期回路（図２の付加位相判定機能付き同期回路８０）の
構成を示す．タイミング同期は，従来方式と同様に，遅
延回路８１，自乗回路８２，瞬時位相シフト検出回路８
３，移動平均回路８４，およびタイミング検出回路８５
によって検出し，最適タイミング信号として出力する．
遅延回路８１，自乗回路８２，バースト先頭の ＳＳ
１，ＳＳ２の位相シフト角（位相差）を検出する瞬時位
相シフト検出回路８３，移動平均回路８４，およびタイ
ミング検出回路８５は，それぞれ図８に示す遅延回路８
０１，自乗回路８０２，位相回転角検出回路８０３，移
動平均回路８０４，およびタイミング検出回路８０５に
対応するものである．キャリア周波数誤差を補正するた
めの周波数補正信号を得るにあったては，まず，ＳＳ１
とＳＳ２の間の位相差を移動平均した信号Ｐを位相シフ
ト検出回路８７および位相シフト除去回路８６に入力す
る．位相シフト検出回路８７は，ＳＳ２に対してＳＳ１
に付加された位相シフト量を検出する一方で，それを付
加情報信号として出力する．例えば，ＳＳ２に対するＳ
Ｓ１の位相シフト量を９０°×Ｎ（Ｎ＝０，１，２，
３）とすると，位相シフト検出回路８７では下式（１）
〜（４）のルール（信号Ｐはベースバンド複素信号）に
より４通りの位相シフト成分θを検出する．
期回路（図２の付加位相判定機能付き同期回路８０）の
構成を示す．タイミング同期は，従来方式と同様に，遅
延回路８１，自乗回路８２，瞬時位相シフト検出回路８
３，移動平均回路８４，およびタイミング検出回路８５
によって検出し，最適タイミング信号として出力する．
遅延回路８１，自乗回路８２，バースト先頭の ＳＳ
１，ＳＳ２の位相シフト角（位相差）を検出する瞬時位
相シフト検出回路８３，移動平均回路８４，およびタイ
ミング検出回路８５は，それぞれ図８に示す遅延回路８
０１，自乗回路８０２，位相回転角検出回路８０３，移
動平均回路８０４，およびタイミング検出回路８０５に
対応するものである．キャリア周波数誤差を補正するた
めの周波数補正信号を得るにあったては，まず，ＳＳ１
とＳＳ２の間の位相差を移動平均した信号Ｐを位相シフ
ト検出回路８７および位相シフト除去回路８６に入力す
る．位相シフト検出回路８７は，ＳＳ２に対してＳＳ１
に付加された位相シフト量を検出する一方で，それを付
加情報信号として出力する．例えば，ＳＳ２に対するＳ
Ｓ１の位相シフト量を９０°×Ｎ（Ｎ＝０，１，２，
３）とすると，位相シフト検出回路８７では下式（１）
〜（４）のルール（信号Ｐはベースバンド複素信号）に
より４通りの位相シフト成分θを検出する．
【００２０】
【数１】
【００２１】本例の場合，上記位相シフト成分θの存在
する像眼が付加情報として使用可能であり，付加情報信
号として出力される．位相シフト除去回路８６では信号
Ｐから位相シフトθを除去し（例えば，共役複素演算に
よる逆位相シフト操作等により），信号Ｐ’を出力す
る．周波数誤差推定回路８８では，Ｐ’より周波数誤差
を推定し，その推定値に基づき周波数補正信号を出力す
る．
する像眼が付加情報として使用可能であり，付加情報信
号として出力される．位相シフト除去回路８６では信号
Ｐから位相シフトθを除去し（例えば，共役複素演算に
よる逆位相シフト操作等により），信号Ｐ’を出力す
る．周波数誤差推定回路８８では，Ｐ’より周波数誤差
を推定し，その推定値に基づき周波数補正信号を出力す
る．
【００２２】次に，付加情報信号に対応づける付加情報
の内容の具体例についていくつか説明する．
の内容の具体例についていくつか説明する．
【００２３】（１）誤り訂正方式の変更：伝送路の変動
する伝搬環境に応じて、誤り訂正のレートをダイナミッ
クに変化させるために本発明の付加情報信号に誤り訂正
のレートの意味付けを行う．例えば、ＳＳ１とＳＳ２の
間の位相シフト量θに付加情報を次のように対応付け
る．
する伝搬環境に応じて、誤り訂正のレートをダイナミッ
クに変化させるために本発明の付加情報信号に誤り訂正
のレートの意味付けを行う．例えば、ＳＳ１とＳＳ２の
間の位相シフト量θに付加情報を次のように対応付け
る．
【００２４】 θ＝０度の時：誤り訂正のレート＝１
／２， θ＝９０度の時：誤り訂正のレート＝３／４， θ＝１８０度の時：語り訂正のレート＝７／８．
／２， θ＝９０度の時：誤り訂正のレート＝３／４， θ＝１８０度の時：語り訂正のレート＝７／８．
【００２５】このようにすることで上位レイヤで制御信
号のやりとりをせずに誤り訂正のレートをダイナミック
に変化させることが実現可能となる．
号のやりとりをせずに誤り訂正のレートをダイナミック
に変化させることが実現可能となる．
【００２６】（２）変調方式の変更：伝送路の変動する
伝搬環境に応じて、変調方式をダイナミックに変化させ
るために本発明の付加情報信号に変調方式の意味付けを
行う．例えば、ＳＳ１とＳＳ２の間の位相シフト量θに
付加情報を次のように対応付ける．
伝搬環境に応じて、変調方式をダイナミックに変化させ
るために本発明の付加情報信号に変調方式の意味付けを
行う．例えば、ＳＳ１とＳＳ２の間の位相シフト量θに
付加情報を次のように対応付ける．
【００２７】 θ＝０度の時：変調方式＝２相ＰＳＫ
(Phase Shift Keying：位相変移変調)， θ＝９０度の時：変調方式＝４相ＰＳＫ， θ＝１８０度の時：変調方式＝８相ＰＳＫ， θ＝２７０度の時：変調方式＝１６ＱＡＭ(Quadrat
ure Amplitude Modulation：直交振幅変調)．
(Phase Shift Keying：位相変移変調)， θ＝９０度の時：変調方式＝４相ＰＳＫ， θ＝１８０度の時：変調方式＝８相ＰＳＫ， θ＝２７０度の時：変調方式＝１６ＱＡＭ(Quadrat
ure Amplitude Modulation：直交振幅変調)．
【００２８】このようにすることで上位レイヤで制御信
号のやりとりをせずに変調方式をダイナミックに変化さ
せることが実現可能となる．
号のやりとりをせずに変調方式をダイナミックに変化さ
せることが実現可能となる．
【００２９】（３）バースト信号長の変更：送受信デー
タの信号量に応じて、バースト長を長くしたり短くした
りするために、本発明の付加情報信号にバースト長の意
味付けを行う．例えば、ＳＳ１とＳＳ２の間の位相シフ
ト量θに付加情報を次のように対応付ける．
タの信号量に応じて、バースト長を長くしたり短くした
りするために、本発明の付加情報信号にバースト長の意
味付けを行う．例えば、ＳＳ１とＳＳ２の間の位相シフ
ト量θに付加情報を次のように対応付ける．
【００３０】 θ＝０度の時：バースト長＝パターン
１（最短長）， θ＝９０度の時：バースト長＝パターン２， θ＝１８０度の時：バースト長＝パターン３， θ＝２７０度の時：バースト長＝パターン４（最大
長）．
１（最短長）， θ＝９０度の時：バースト長＝パターン２， θ＝１８０度の時：バースト長＝パターン３， θ＝２７０度の時：バースト長＝パターン４（最大
長）．
【００３１】このようにすることで上位レイヤで制御信
号のやりとりをせずにバースト長をダイナミックに変化
させることが実現可能となる．
号のやりとりをせずにバースト長をダイナミックに変化
させることが実現可能となる．
【００３２】なお，前述の種種の変更はバースト信号の
先頭部分に付加された情報を用いるため、後続するデー
タ部分を復調する前に適切な復調方式が判別でき、スム
ーズな変更が可能となる。但し、何れの場合にも予め情
報の対応付けをしておく必要がある。また変復調装置自
体も種種の方式に対応した方式が変更可能な構成とする
必要がある．
先頭部分に付加された情報を用いるため、後続するデー
タ部分を復調する前に適切な復調方式が判別でき、スム
ーズな変更が可能となる。但し、何れの場合にも予め情
報の対応付けをしておく必要がある。また変復調装置自
体も種種の方式に対応した方式が変更可能な構成とする
必要がある．
【００３３】なお，上記の構成は本発明の実施形態の一
例を示したものであり，例えば，差動符号化の基準とな
るスタートシンボルを第２のスタートシンボルＳＳ２に
代えて第１のスタートシンボルＳＳ１とすること，位相
シフト回路２０によってＳＳ１に代えてＳＳ２に位相差
を与えるようにすること，付加情報に対応づけられる位
相差の分解能を上記のものに代えて２以上の他の複数と
すること等の変更が適宜可能である．
例を示したものであり，例えば，差動符号化の基準とな
るスタートシンボルを第２のスタートシンボルＳＳ２に
代えて第１のスタートシンボルＳＳ１とすること，位相
シフト回路２０によってＳＳ１に代えてＳＳ２に位相差
を与えるようにすること，付加情報に対応づけられる位
相差の分解能を上記のものに代えて２以上の他の複数と
すること等の変更が適宜可能である．
【００３４】
【発明の効果】本発明では，バースト先頭部のスタート
シンボルを兼ねるＯＦＤＭ信号同期用プリアンブルに，
位相シフトによる付加情報を含めることができる．その
付加情報は，送信されたバースト制御関連情報として用
いることができ，特に，デインタリーブや誤り訂正前に
よる遅延を伴うことなく，得られた情報をプリアンブル
以降の処理に即座に反映させることが可能である．
シンボルを兼ねるＯＦＤＭ信号同期用プリアンブルに，
位相シフトによる付加情報を含めることができる．その
付加情報は，送信されたバースト制御関連情報として用
いることができ，特に，デインタリーブや誤り訂正前に
よる遅延を伴うことなく，得られた情報をプリアンブル
以降の処理に即座に反映させることが可能である．
【００３５】また，発明による付加位相判定機能付き同
期回路では，ＳＳ１とＳＳ２の間の位相シフトを除去す
ることができるため，ＳＳ１が位相シフトされた場合に
も正確な周波数誤差を推定することができる．
期回路では，ＳＳ１とＳＳ２の間の位相シフトを除去す
ることができるため，ＳＳ１が位相シフトされた場合に
も正確な周波数誤差を推定することができる．
【図１】 本発明の実施形態のＦＤＭ変調装置を示すブ
ロック図である．
ロック図である．
【図２】 本発明の実施形態のＯＦＤＭ復調装置を示す
ブロック図である．
ブロック図である．
【図３】 本発明の実施形態の位相判定同期回路を示す
ブロック図である．
ブロック図である．
【図４】 本発明の実施形態によるバーストフォーマッ
トを示す図である．
トを示す図である．
【図５】 従来技術のバーストフォーマットを示す図で
ある．
ある．
【図６】 従来技術のＯＦＤＭ変調装置を示すブロック
図である．
図である．
【図７】 従来技術のＯＦＤＭ復調装置を示すブロック
図である．
図である．
【図８】 従来技術の同期回路を示すブロック図であ
る．
る．
１０ スタートシンボル（ＳＳ）メモリ回路 ２０ 位相シフト回路 ３０ ＳＳ信号切換回路 ４０ 差動符号化機能付きシリアル−パラレル（ＳＰ）
変換回路 ５０ 逆高速フーリエ変換（ＩＦＦＴ）回路 ６０ パラレル−シリアル（ＰＳ）変換回路 ７０ 遅延回路 ８０ 付加位相判定機能付き同期回路 ８１ 遅延回路 ８２ 自乗回路 ８３ 瞬時位相シフト検出回路 ８４ 移動平均回路 ８５ タイミング検出回路 ８６ 位相シフト除去回路 ８７ 位相シフト検出回路 ８８ 周波数誤差推定回路 ９０ 周波数補正回路 １００ ＳＰ変換回路 １１０ 高速フーリエ変換（ＦＦＴ）回路 １２０ 検波機能付きＰＳ変換回路
変換回路 ５０ 逆高速フーリエ変換（ＩＦＦＴ）回路 ６０ パラレル−シリアル（ＰＳ）変換回路 ７０ 遅延回路 ８０ 付加位相判定機能付き同期回路 ８１ 遅延回路 ８２ 自乗回路 ８３ 瞬時位相シフト検出回路 ８４ 移動平均回路 ８５ タイミング検出回路 ８６ 位相シフト除去回路 ８７ 位相シフト検出回路 ８８ 周波数誤差推定回路 ９０ 周波数補正回路 １００ ＳＰ変換回路 １１０ 高速フーリエ変換（ＦＦＴ）回路 １２０ 検波機能付きＰＳ変換回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梅比良 正弘 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (56)参考文献 特開 平９−130362（ＪＰ，Ａ) “ＯＦＤＭ用周波数およびシンボルタ イミング同期方式”，電子情報通信学会 技術研究報告，ＲＣＳ98−21 “高速無線ＬＡＮ用ＯＦＤＭ編著方式 の同期系に関する検討”，電子情報通信 学会技術研究報告，ＲＣＳ97−210 (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 11/00
Claims (3)
- 【請求項１】 差動符号化のスタートシンボル（ＳＳ）
を記憶し、スタートシンボルとして信号ＳＳ２を出力す
るスタートシンボル（ＳＳ）メモリ回路と、 前記ＳＳ
メモリ回路に接続され、バーストに付加する付加情報に
対応した角度に、前記信号ＳＳ２に対して信号ＳＳ１を
角度シフトさせる位相シフト回路と、 前記ＳＳメモリ
回路と前記位相シフト回路に接続され、バースト先頭部
分においてある特定時間にわたり、位相シフト回路から
入力される、角度シフト後の前記信号ＳＳ１を出力し、
引き続き前記ＳＳメモリ回路から出力される信号ＳＳ２
を一定時間にわたり出力するＳＳ信号切換回路と、 前記ＳＳ信号切換回路に接続され、入力信号をＯＦＤＭ
の各サブキャリアに分配するシリアル−パラレル変換，
およびバーストの先頭では信号ＳＳ１と信号ＳＳ２を、
順に差動符号化せずに出力し、その後信号ＳＳ２を初期
値として、順次、前記入力信号からサブキャリア毎に分
配された信号の差動符号化をおこなう、差動符号化機能
付きシリアル−パラレル（ＳＰ）変換回路と、 前記差動符号化機能付きＳＰ変換回路に接続され、サブ
キャリア毎に差動符号化された信号を逆フーリエ変換す
る逆フーリエ変換（ＩＦＦＴ）回路と、 前記ＩＦＦＴ回路に接続され、前記逆フーリエ変換され
た信号をパラレル−シリアル変換して出力するパラレル
−シリアル（ＰＳ）変換回路とを備えることを特徴とす
るＯＦＤＭ変調回路。 - 【請求項２】 入力されるバースト先頭に付加された、
スタートシンボルの信号ＳＳ１および信号ＳＳ２の区間
において、バーストに付加される付加情報に対応した角
度に、前記信号ＳＳ２に対して角度シフトされた前記信
号ＳＳ１と、前記信号ＳＳ２との間の位相差の移動平均
により、前記付加情報と送受信間における周波数偏差と
を検出し、これらに基づき、前記信号ＳＳ１と前記信号
ＳＳ２との角度シフトで表される付加位相情報信号及び
周波数誤差補正信号を出力し、また、入力されるスター
トシンボル毎の、移動平均値と電力とに基づき最適なシ
ンボルタイミングを検出し、最適タイミング信号として
出力する、付加位相判定機能付き同期回路と、 受信信号を遅延させる遅延回路と、 前記付加位相判定機能付き同期回路と遅延回路に接続さ
れ、前記周波数誤差補正信号を入力して受信信号の周波
数偏差を補正する周波数補正回路と、 前記付加位相判定機能付き同期回路と周波数補正回路に
接続され、キャリア周波数誤差は補正された受信信号を
前記最適タイミング信号でシリアル−パラレル変換する
シリアル−パラレル（ＳＰ）変換回路と、 前記ＳＰ変換回路に接続され、入力信号を高速フーリエ
変換する高速フーリエ変換（ＦＦＴ）回路と、 前記ＦＦＴ回路に接続され、入力信号を検波し、パラレ
ル−シリアル変換する検波機能付きパラレル−シリアル
（ＰＳ）変換回路と、 を備えることを特徴とするＯＦＤＭ復調回路。 - 【請求項３】 請求項２記載のＯＦＤＭ復調回路におい
て，受信信号の電力を計算する自乗回路と，受信信号を
遅延させる遅延回路と，前記遅延回路に接続され，受信
信号と遅延信号を共役複素乗算操作によりバースト先頭
のＳＳ１，ＳＳ２に付加された瞬時の位相シフト角を検
出する瞬時位相シフト検出回路と，前記瞬時位相シフト
検出回路に接続され，任意時間にわたる入力信号の移動
平均値を計算する移動平均回路と，前記自乗回路と前記
移動平均回路に接続され，最適タイミングを検出し，最
適タイミング信号を出力するタイミング検出回路と，前
記移動平均回路およびタイミング検出回路に接続され，
前記移動平均回路の出力および前記タイミング検出回路
から得られる最適タイミング信号を入力し，ＳＳ１に付
加された位相シフト量を検出する一方で，それを付加情
報信号として出力する位相シフト検出回路と，前記移動
平均回路と前記位相シフト検出回路に接続され，バース
ト先頭のＳＳ１部分の位相シフトを取り除く位相シフト
除去回路と，前記位相シフト除去回路に接続され，周波
数誤差を検出し，これと逆位相となる周波数補正信号を
出力する周波数誤差推定回路と，で構成される付加位相
判定機能付き同期回路を備えることを特徴とするＯＦＤ
Ｍ復調回路．
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10224985A JP3020480B2 (ja) | 1998-08-07 | 1998-08-07 | Ｏｆｄｍ変調回路およびｏｆｄｍ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10224985A JP3020480B2 (ja) | 1998-08-07 | 1998-08-07 | Ｏｆｄｍ変調回路およびｏｆｄｍ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000059329A JP2000059329A (ja) | 2000-02-25 |
| JP3020480B2 true JP3020480B2 (ja) | 2000-03-15 |
Family
ID=16822300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10224985A Expired - Fee Related JP3020480B2 (ja) | 1998-08-07 | 1998-08-07 | Ｏｆｄｍ変調回路およびｏｆｄｍ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3020480B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3486576B2 (ja) * | 1999-05-18 | 2004-01-13 | シャープ株式会社 | Ｏｆｄｍ受信装置及びその周波数オフセット補償方法 |
| KR20040005175A (ko) * | 2002-07-08 | 2004-01-16 | 삼성전자주식회사 | 직교주파수분할다중화 통신시스템에서 선택적매핑의부가정보 송수신 장치 및 방법 |
| CN104935357B (zh) * | 2010-01-11 | 2017-08-04 | 三星电子株式会社 | 超宽带通信装置和方法 |
| US8879582B2 (en) | 2010-04-07 | 2014-11-04 | Hitachi Kokusai Electric Inc. | Transmitter and transmission method |
-
1998
- 1998-08-07 JP JP10224985A patent/JP3020480B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| "ＯＦＤＭ用周波数およびシンボルタイミング同期方式"，電子情報通信学会技術研究報告，ＲＣＳ９８−２１ |
| "高速無線ＬＡＮ用ＯＦＤＭ編著方式の同期系に関する検討"，電子情報通信学会技術研究報告，ＲＣＳ９７−２１０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000059329A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930989B1 (en) | Wide frequency offset correction using encoded interburst phase differences | |
| CN100531176C (zh) | 在接收器中增进通道估算并补偿剩余频率偏移的均衡电路 | |
| US7039131B2 (en) | Carrier frequency offset estimation in a wireless communication system | |
| JP4043335B2 (ja) | 受信装置 | |
| CN101336522B (zh) | 用于正交频分多路复用系统中的载频同步的设备和方法 | |
| US6584164B1 (en) | Method for forming a training sequence | |
| EP2329630B1 (en) | OFDM frame synchronisation method and system | |
| JPH10210000A (ja) | Ｏｆｄｍ方式のデジタル通信システムにおけるフレーム同期方法及び装置 | |
| KR100726964B1 (ko) | 직교 주파수 분할 다중 송수신기 심벌 프레임 동기화 장치및 방법 | |
| US7305053B2 (en) | Dat-aided frequency offset detection using phase unwrapping | |
| JP2000134176A (ja) | 遅延プロファイル解析装置及びシンボル同期方法 | |
| US6862297B1 (en) | Wide range frequency offset estimation in OFDM systems | |
| JP2000068972A (ja) | Ｏｆｄｍ変復調方法及びｏｆｄｍ変復調回路 | |
| JP3020480B2 (ja) | Ｏｆｄｍ変調回路およびｏｆｄｍ復調回路 | |
| KR100246452B1 (ko) | 직교 주파수 분할 다중화 전송 방식에서 주파수 동기 장치 및방법 | |
| JP3097634B2 (ja) | Ｏｆｄｍ変復調回路 | |
| KR20040035291A (ko) | 주파수영역에 파일럿 톤을 삽입한 다중 반송파 송신시스템 및 그의 파일럿 삽입방법 | |
| JP2000286819A (ja) | 復調装置 | |
| JP2001119369A (ja) | データ送信方法および受信機 | |
| WO1999007095A1 (fr) | Demodulateur de multiplexage par division en frequences en quadrature | |
| US8229042B2 (en) | Orthogonal frequency division multiplexing demodulator | |
| US6950475B1 (en) | OFDM receiver clock synchronization system | |
| JP3541653B2 (ja) | 受信信号補正方式及び直交周波数分割多重信号伝送装置 | |
| JPH0225306B2 (ja) | ||
| JP2001060935A (ja) | 直交周波数分割多重変復調装置及びその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |