WO2011105360A1 - 同定装置及び同定方法 - Google Patents

同定装置及び同定方法 Download PDF

Info

Publication number
WO2011105360A1
WO2011105360A1 PCT/JP2011/053821 JP2011053821W WO2011105360A1 WO 2011105360 A1 WO2011105360 A1 WO 2011105360A1 JP 2011053821 W JP2011053821 W JP 2011053821W WO 2011105360 A1 WO2011105360 A1 WO 2011105360A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
frequency
difference
signal
input signal
Prior art date
Application number
PCT/JP2011/053821
Other languages
English (en)
French (fr)
Inventor
香田　徹
幸之助 荻原
Original Assignee
国立大学法人九州大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人九州大学 filed Critical 国立大学法人九州大学
Priority to JP2012501780A priority Critical patent/JP5783539B2/ja
Publication of WO2011105360A1 publication Critical patent/WO2011105360A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Definitions

  • the present invention relates to an identification device and an identification method, and more particularly to an identification device for identifying the frequency and phase of an input signal.
  • phase synchronization In the information communication field, frequency identification and phase identification of incoming waves are indispensable technologies for communication. This is usually called phase synchronization.
  • PLL Phase-Locked Loop
  • a conventional PLL will be described with reference to FIG.
  • the PLL 101 is mainly composed of a multiplier 103, a loop filter 105, and a VCO (voltage-controlled oscillator) 107, and has a feedback structure.
  • the multiplier 103 obtains the phase difference between the two signals by taking the incoming wave as an input signal and multiplying this input signal by the output signal of the VCO 107.
  • the performance of the PLL depends on the design method of the loop filter 105.
  • Various design methods have been proposed for the loop filter, and the superiority or inferiority is determined by the size of the circuit used and the power consumption.
  • an object of the present invention is to propose a new identification device that identifies the frequency and phase of an input signal without using a loop filter.
  • an identification device for identifying a frequency and a phase of an input signal, an oscillation unit that generates an oscillation signal having a frequency ⁇ i and a phase ⁇ i , and a phase of the oscillation signal without changing or To generate J phase adjustment signals having different phases (J is a natural number), and J phase difference signals indicating the phase difference between the input signal and each phase adjustment signal are generated. Integrates the phase difference detection means and the j-th phase difference signal (j is a natural number equal to or less than J), and outputs an integrated value J j, i, k (k is a natural number) at the time interval [0, T k ].
  • a second aspect of the present invention is the first aspect, wherein the simultaneous estimation means calculates the integral value J j, i, k , the amplitude A 0 of the input signal, and the amplitude A 1 of the oscillation signal. Using the difference between the evaluation function I j, i, k expressed by the equation (eq2) and minimizing the difference in j independently, the frequency difference ⁇ j, i and the phase difference ⁇ j, i for each j are calculated.
  • a third aspect of the present invention is the second aspect, in which the phase means generates two phase adjustment signals, and changes one of the phase adjustment signals to the phase of the oscillation signal. And the other of the phase adjustment signals is generated by changing the phase of the oscillation signal by ⁇ / 2, and the computing means is generated by the phase adjustment signal generated without changing the phase.
  • a frequency difference is obtained by minimizing the difference between the obtained integral value and the evaluation function Is , i, k expressed by the equation (eq3) for the input signal and the oscillation signal whose amplitudes are normalized to 1 respectively.
  • the integrated signal obtained by calculating the phase adjustment signal generated by calculating ⁇ s, i and the phase difference ⁇ s, i and changing the phase by ⁇ / 2, and the input signal in which the amplitude is normalized to 1, respectively. and evaluation function I c, i, and k represented by equation (EQ4) with respect to the oscillation signal Are those which minimize There computes the frequency difference [Delta] [omega c, i and the phase difference [Delta] [theta] c, a i, said combining means, said frequency difference [Delta] [omega s, i and [Delta] [omega c, changing the i and their code - One of ⁇ s, i and ⁇ c, i is the frequency difference ⁇ i, and one of the phase differences ⁇ s, i and ⁇ c, i is the phase difference ⁇ i .
  • a fourth aspect of the present invention is an identification method for identifying the frequency and phase of an input signal, wherein the oscillation means generates an oscillation signal having a frequency ⁇ i and a phase ⁇ i , and the phase means comprises the above-mentioned
  • the phase difference detection step for generating J phase difference signals indicating the phase differences of the phase adjustment signals, and the integrating means integrate the j-th phase difference signal (j is a natural number equal to or less than J) to obtain a time interval [
  • a simultaneous identification step of simultaneously identifying the frequency difference ⁇ i and the phase difference ⁇ i by minimizing the difference from i, k, and the oscillation means adding the frequency ⁇ i and the frequency difference ⁇ i
  • a new oscillation step for generating a new oscillation signal with a new frequency ⁇ i + 1 as a new phase ⁇ i + 1 with a new frequency ⁇ i + 1 and a sum of the phase ⁇ i and the phase difference ⁇ i .
  • the present invention may be understood as, for example, a program for causing a computer to function as a simultaneous estimation unit or a computer-readable recording medium for recording this program (steadily).
  • the identification device may include storage means for storing values such as the integral value J j, i, k , frequency difference ⁇ i , phase difference ⁇ i , frequency ⁇ i , phase ⁇ i , for example. .
  • an incoming wave is used as an input signal, and this input signal is multiplied by signals of different phases such as a sin wave and a cos wave generated from the oscillation signal of the oscillation means, and the integration means is used. Then, the high frequency component is cut, and the frequency estimation difference and the phase identification error are simultaneously identified by using the least square method or the like for the integral value which is the output data of the integrating means. By repeating this simultaneous identification process, it is possible to simultaneously identify the frequency and phase of the incoming wave without using a loop filter.
  • 5 is a graph of frequency estimation differences ⁇ s, i and ⁇ c, i when an input signal is changed.
  • 6 is a graph of phase estimation differences ⁇ s, i and ⁇ c, i when an input signal is changed. It is a graph which shows the simulation result of the relative error of the frequency of the signal synchronized when the input signal was changed. It is a graph which shows the simulation result of the relative error of the phase of the signal which was synchronized when an input signal was changed.
  • FIG. 1 is a block diagram showing an outline of an identification apparatus 1 according to Embodiment 1 of the present invention.
  • the input signal has an amplitude A 0 , a frequency ⁇ , and a phase ⁇ , and is represented by A 0 sin ( ⁇ t + ⁇ ) at time t.
  • a 0 sin ( ⁇ t + ⁇ ) at time t A 0 sin ( ⁇ t + ⁇ ) at time t.
  • the identification device 1 generates an oscillator 3 (a signal represented by A 1 sin ( ⁇ i t + ⁇ i ) at time t) having an amplitude A 1 , a frequency ⁇ i, and a phase ⁇ i (i is a natural number). And the phase shifter 5 that adjusts the phase of the oscillation signal to generate J (J is a natural number) phase adjustment signals having different phases from each other.
  • the simultaneous estimator 11 independently minimizes the difference between the integral value J j, i, k and the evaluation function I j, i, k, and the frequency difference ⁇ j, i and the position for each j.
  • An arithmetic unit 13 for calculating the phase difference ⁇ j, i (an example of “calculation means” in the claims of the present application) and the frequency difference ⁇ j, i obtained by the arithmetic unit 13 are combined and identified as a frequency difference ⁇ i. comprises a combiner 15 (one example of a "combination unit” in the claims) that retardation [Delta] [theta] j, by combining i identifying the phase difference [Delta] [theta] i.
  • the oscillator 3 calculates the frequency ⁇ i + 1 and the phase ⁇ i + 1 by using the initial values ⁇ 1 and ⁇ 1 of the frequency and phase, or by using the frequency difference ⁇ i and the phase difference ⁇ i selected by the combiner 15. Oscillation signals are output by changing them as ⁇ i + ⁇ i and ⁇ i + ⁇ i , respectively.
  • the multiplier 7 obtains the phase difference between the input signal and each phase adjustment signal.
  • the phase difference signal x j, i (t) that is the output of the multiplier is expressed by equation (1). Equation (1) is the sum of the frequency difference / phase difference component and the high frequency component.
  • the integrator 9 integrates each phase difference signal.
  • the integrator 9 serves as a low-pass filter and cuts high-frequency components.
  • the integration value J j, i, k is the output of the integrator in the time interval [0, T k ] (K is a natural number and k is a natural number equal to or less than K).
  • the integral value J j, i, k is expressed by equation (2).
  • Equation (2) the estimation formula I j, i, k of the integral value J j, i, k is set as formula (3).
  • the calculator 13 optimally determines ⁇ i and ⁇ i in the estimation formula (3).
  • the computing unit 13 uses a least square method to obtain an optimum value.
  • the least square method is a method for determining a parameter that minimizes the sum of squares of residuals of measurement data and a model function.
  • the square sum of the residuals of the measured value J j, i, k obtained from the output of the integrator 9 and the estimation formula I j, i, k is expressed by the following equation (4), and ⁇ i and ⁇ that minimize these are given. i is determined.
  • Equation (8) and (9) are obtained.
  • f (x n + ⁇ x, y n + ⁇ y) 0
  • Expressions (8) and (9) are expressed as Expression (10).
  • the matrix on the left side is called the Jacobian matrix.
  • This equation becomes Equation (11) using the inverse matrix of the Jacobian matrix.
  • ⁇ x and ⁇ y can be obtained.
  • the Jacobian matrix is always regular.
  • the (n + 1) th approximate solution is given by the recurrence formula (12). The same calculation is repeated, and if ⁇ x 2 + ⁇ y 2 ⁇ with respect to the predetermined value ⁇ , it is considered that the convergence has occurred, and the iteration is terminated.
  • Combiner 15 whether the frequency omega i and the frequency difference [Delta] [omega j, i and phase theta i and the phase difference [Delta] [theta] j, by some or all of i (e.g., a phase difference [Delta] [theta] j, i belongs to a predetermined range , the phase ⁇ i + ⁇ j, due sign of i), by determining the coefficients alpha j and beta j, and [Delta] [omega i in combination [Delta] [omega j, i by the expression (13), [Delta] [theta] by the equation (14) j, i with [Delta] [theta] i in combination, to determine the frequency difference [Delta] [omega i and the phase difference [Delta] [theta] i to change the oscillator.
  • one combination is selected by setting one coefficient to
  • the oscillator 3 is obtained by adding the frequency ⁇ i and the frequency difference ⁇ i to a new frequency ⁇ i + 1, and newly adding the phase ⁇ i and the phase difference ⁇ i.
  • a new oscillation signal is generated with a small phase ⁇ i + 1 .
  • the identification device 1 synchronizes the input signal and the output signal (oscillation signal) by repeating this process. For example, the number of repetitions may be determined in advance, or may be repeated until the difference between the input signal and the output signal becomes smaller than a predetermined reference value.
  • the computing unit 13 is not limited to the evaluation function expressed by the sin function, and may be expressed by, for example, a cos function. That is, the evaluation function I j, i, k represented by the equation (16) is generally used as the evaluation function using the function F ( ⁇ , ⁇ , t) of time t, frequency ⁇ and phase ⁇ . It may be.
  • phase difference signal x s, i (t) For generating the phase difference signal x s, i (t) by multiplying the input signal and the oscillation signal, and the phase difference signal an integrator 35 that integrates x s, i (t) and outputs an integral value J s, i, k (k is a natural number) in the time interval [0, T k ] , and an integral value J s, i, k And an arithmetic function 37 for obtaining the frequency difference ⁇ s, i and the phase difference ⁇ s, i by minimizing the difference between the evaluation function I s, i, k .
  • the identification device 21 also includes a phase shifter 39 (an example of “phase means” in the claims of the present application) that shifts the phase of the oscillation signal by ⁇ / 2, and a phase difference signal obtained by multiplying the input signal by the shifted oscillation signal.
  • the multiplier 41 that generates x c, i (t) and the phase difference signal x c, i (t) are integrated to obtain an integrated value J c, i, k (k is a time interval [0, T k ]).
  • Multiplication unit 48 combining multipliers 33 and 41, integration unit 51 combining integrators 35 and 43, and simultaneous estimation unit 53 combining operation unit 37, operation unit 45, and combination unit 47 are respectively (It is an example of “phase difference detection means”, “integration means”, and “simultaneous estimation means” in claims)
  • the calculators 37 and 45 optimally determine ⁇ i and ⁇ i in the estimation equations (21) and (22), respectively.
  • the computing units 37 and 45 use a least square method in order to obtain an optimum value.
  • the measured values J s, i, k and J c, i, k obtained from the outputs of the integrators 35 and 43 and the residual sum of squares of the estimated expressions I s, i, k and I c, i, k are Equations (23) and (24) are obtained, respectively.
  • the computing units 37 and 45 determine ⁇ i and ⁇ i that minimize these, respectively.
  • Calculator 37 first, E x, the i in order to determine the [Delta] [omega i and [Delta] [theta] i that minimizes, by using Newton's method, to [Delta] [omega i and [Delta] [theta] i of equation (25) and (26) Solve the binary simultaneous equations. Let the solutions found here be ⁇ s, i and ⁇ s, i . Similarly, the computing unit 45 uses the Newton method to solve the binary simultaneous equations relating to ⁇ i and ⁇ i in Expression (27) and Expression (28). Let the solutions found here be ⁇ c, i and ⁇ c, i .
  • the combiner 47 changes the frequency and phase of the oscillator 31 so as to approach the input signal by using two sets of estimated values of the frequency estimation difference and the phase estimation difference obtained by solving the simultaneous equations. By repeating this process, a signal synchronized with the input signal is output.
  • the integrators 35 and 43 sample the period 2 ⁇ / ⁇ i of the output signal of the oscillator 31 as a sampling period to obtain a total of ten measurement values.
  • FIG. 3 shows the frequency estimation difference ⁇ s, i obtained by the Newton method when the phase of the input signal is changed when the frequency of the input signal is 10001 Hz, the frequency of the oscillator is 10000 Hz, and the phase of the oscillator is 0.
  • ⁇ c, i The horizontal axis is the phase of the input signal.
  • the vertical axis represents the estimated difference in frequency.
  • FIG. 4 is a graph of the phase estimation differences ⁇ s, i and ⁇ c, i .
  • the horizontal axis is the phase of the input signal.
  • the vertical axis represents the estimated difference in phase.
  • the frequency of the input signal is changed by 2 Hz from 9.9 kHz to 10.1 kHz, and the phase of the input signal is changed by ⁇ / 50 from ⁇ to + ⁇ .
  • the output signal (oscillation signal) is synchronized with the input signal.
  • the input signal frequency is ⁇
  • the output signal frequency is ⁇
  • the input signal phase is ⁇
  • the output signal phase is ⁇ ⁇
  • the relative error in frequency is theoretically
  • the relative error of the phase becomes
  • FIG. 7 shows the relative error of the frequency of the synchronized signal when the frequency of the input signal is changed from 9.9 kHz to 10.1 kHz and the phase of the input signal is changed from ⁇ to + ⁇ as in the case where no noise is added. It is a graph to show. The horizontal axis is the number according to the condition of the input signal, and the vertical axis is the frequency relative error. FIG. 8 is a graph showing the relative error of the phase. The horizontal axis is the number according to the condition of the input signal, and the vertical axis is the phase relative error. Both the frequency and phase are much larger than when no noise is added. There are also some singularities where the frequency of the output signal does not approach the input signal.
  • Table 1 shows the average frequency relative error (including singular points), the average frequency relative errors (excluding singular points), the average phase relative error, and the frequency of the input signal among 5151 points. The relationship of the number of singular points that did not approach at all was shown.
  • the horizontal axis is the number according to the condition of the input signal, and the vertical axis is the relative error in frequency or phase. From this it can be seen that this method provides good performance even at very low SNR. However, some singularities are seen as well.
  • Table 2 compares the simulation results in the presence of noise for the average error between the conventional method and the present invention. It can be seen that the technique of the present invention is improved as compared with the conventional technique.
  • the inventors tried to minimize E si + E ci instead of E si and E ci .
  • the inventors examined the relationship between ⁇ i and the phase of the input signal when the input frequency is 10001 Hz and the output frequency is 10000 Hz.
  • the relationship between ⁇ i and the phase of the input signal was also examined.
  • the inventors have not been able to obtain a correct solution by the Newton method when the absolute value of the input signal is large.

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

　例えばＰＬＬ（Phase-Locked　Loop）では、その性能がループフィルタの設計法に依存する。本願では、ループフィルタを用いず、到来波の周波数及び位相を同定する新たな同定装置等を提案する。到来波を入力信号として、発振器３が直前に同定した周波数ωi及び位相θiを発振し、位相器５により位相を調整して、乗算器７により入力信号に掛け、積分器９により高周波成分を除く。そして、同時推定器１１により、ニュートン法などを用いて、周波数差と位相差に関する連立方程式を解くことにより、到来波の周波数と位相を同時に同定することが可能となる。

Description

同定装置及び同定方法
　本発明は、同定装置及び同定方法に関し、特に、入力信号の周波数及び位相を同定する同定装置等に関する。
　情報通信分野では、到来波の周波数同定と位相同定が通信を行うための必須の技術である。これは、通常、位相同期と呼ばれる。この位相同期の手段として一般的に使用されている回路として、ＰＬＬ（Phase-Locked　Loop）がある。図１８を参照して従来技術であるＰＬＬについて説明する。ＰＬＬ１０１は、主に、乗算器１０３、ループフィルタ１０５及びＶＣＯ（voltage-controlled　oscillator）１０７の３つから構成され、フィードバック構造になっている。まず、乗算器１０３は、到来波を入力信号として、この入力信号とＶＣＯ１０７の出力信号を掛けることによって２つの信号の位相差を求める。次に、ループフィルタ１０５は、ローパスフィルタを用いて高周波成分をカットし、位相差成分のみを残す。このループフィルタ１０５の設計によって、ＰＬＬのフィードバック構造全体のループ特性が決定される。ＶＣＯ１０７は、入力の電圧に応じて、出力周波数を変化させる発振器である。つまり、ＶＣＯ１０７は、ループフィルタの出力を制御電圧として、入力信号との位相差を小さくするように周波数を変化させるものである。ＰＬＬ１０１では、この過程をフィードバック構造で繰り返すことによって、位相を同期させた信号を出力する。このように、従来の技術は、ループフィルタを用いるものである（非特許文献１～３参照）
A.J.Viterbi著，Principles　of　coherent　communication，McGraw-Hill，NewYork，1966． J.G.Proakis、外１名著，Digital　Communications，McGraw-Hill，2008． J.Kudrewicz、外１名著，EQUATIONS　OF　PHASE-LOCKED　LOOPS　Dynamics　on　circle，Torusand　Clin-der，World　Scientic，2007．
　しかしながら、ＰＬＬでは、その性能がループフィルタ１０５の設計法に依存する。ループフィルタについては、これまで種々の設計法が提案されており、用いられる回路のサイズや消費電力で優劣が決定される。
　そこで、本願発明は、ループフィルタを用いず、入力信号の周波数及び位相を同定する新たな同定装置等を提案することを目的とする。
　本願発明の第１の観点は、入力信号の周波数及び位相を同定する同定装置において、周波数ωi及び位相θiの発振信号を生成する発振手段と、前記発振信号の位相を変更せず又は位相を変更して、互いに位相の異なるＪ個（Ｊは自然数）の位相調整信号を生成する位相手段と、前記入力信号と前記各位相調整信号の位相差を示すＪ個の位相差信号を生成する位相差検出手段と、ｊ番目（ｊはＪ以下の自然数）の前記位相差信号を積分して、時刻間隔［０，Ｔk］における積分値Ｊj,i,k（ｋは自然数）を出力する積分手段と、時刻ｔ、周波数Ω及び位相Θの関数Ｆ（Ω，Θ，ｔ）を用いて式(eq1)により表わされる評価関数Ｉj,i,kと、前記積分値Ｊj,i,kとの違いを最小化して、周波数差Δωi及び位相差Δθiを同時同定する同時推定手段を備え、前記発振手段は、前記周波数ωi及び前記周波数差Δωiを加算したものを新たな周波数ωi+1とし、前記位相θi及び前記位相差Δθiを加算したものを新たな位相θi+1として、新たな発振信号を生成するものである。
　本願発明の第２の観点は、第１の観点であって、前記同時推定手段が、前記積分値Ｊj,i,kと、前記入力信号の振幅Ａ0及び前記発振信号の振幅Ａ1を用いて式(eq2)により表わされる評価関数Ｉj,i,kとの違いについて、ｊが異なるものを独立に最小化して各ｊに対する周波数差Δωj,i及び位相差Δθj,iを演算する演算手段と、前記演算手段により得られた周波数差Δωj,iを組み合わせて前記周波数差Δωiと同定し、位相差Δθj,iを組み合わせて前記位相差Δθiと同定する組合せ手段を備えるものである。
　本願発明の第３の観点は、第２の観点であって、前記位相手段が、２つの前記位相調整信号を生成するものであって、前記位相調整信号の一方を前記発振信号の位相を変更せずに生成し、前記位相調整信号の他方を前記発振信号の位相をπ／２変更して生成するものであり、前記演算手段は、位相を変更せずに生成された前記位相調整信号により得られた前記積分値と、振幅をそれぞれ１に正規化した前記入力信号及び前記発振信号に対して式(eq3)により表わされる評価関数Ｉs,i,kとの違いを最小化して周波数差Δωs,i及び位相差Δθs,iを演算し、位相をπ／２変更して生成された前記位相調整信号により得られた前記積分値と、振幅をそれぞれ１に正規化した前記入力信号及び前記発振信号に対して式(eq4)により表わされる評価関数Ｉc,i,kとの違いを最小化して周波数差Δωc,i及び位相差Δθc,iを演算するものであり、前記組合せ手段は、前記周波数差Δωs,i及びΔωc,i並びにこれらの符号を変更した－Δωs,i及び－Δωc,iの一つを前記周波数差Δωiとし、前記位相差Δθs,i及びΔθc,iの一つを前記位相差Δθiとするものである。
　本願発明の第４の観点は、入力信号の周波数及び位相を同定する同定方法であって、発振手段が、周波数ωi及び位相θiの発振信号を生成する発振ステップと、位相手段が、前記発振信号の位相を変更せず又は位相を変更して、互いに位相の異なるＪ個（Ｊは自然数）の位相調整信号を生成する位相調整ステップと、位相差検出手段が、前記入力信号と前記各位相調整信号の位相差を示すＪ個の位相差信号を生成する位相差検出ステップと、積分手段が、ｊ番目（ｊはＪ以下の自然数）の前記位相差信号を積分して、時刻間隔［０，Ｔk］における積分値Ｊj,i,k（ｋは自然数）を出力する積分ステップと、同時推定手段が、時刻ｔ、周波数Ω及び位相Θの関数Ｆ（Ω，Θ，ｔ）を用いて式(eq1)により表わされる評価関数Ｉj,i,kと、前記積分値Ｊj,i,kとの違いを最小化して、周波数差Δωi及び位相差Δθiを同時同定する同時同定ステップと、前記発振手段が、前記周波数ωi及び前記周波数差Δωiを加算したものを新たな周波数ωi+1とし、前記位相θi及び前記位相差Δθiを加算したものを新たな位相θi+1として、新たな発振信号を生成する新発振ステップを含む。
　なお、本願発明を、例えば、コンピュータを同時推定手段として機能させるためのプログラム又はこのプログラムを（定常的に）記録するコンピュータ読み取り可能な記録媒体として捉えてもよい。また、同定装置は、例えば、積分値Ｊj,i,k、周波数差Δωi、位相差Δθi、周波数ωi、位相θiなどの値を記憶する記憶手段を備えるものであってもよい。
Figure JPOXMLDOC01-appb-M000005
　本願発明によれば、到来波を入力信号として、この入力信号に対して、例えば、発振手段の発振信号から生成されたsin波とcos波などの異なる位相の信号をそれぞれ掛け、積分手段を用いて高周波成分をカットし、この積分手段の出力データである積分値に対して最小二乗法等を用いて周波数推定差及び位相同定誤差を同時同定する。この同時同定処理を繰り返すことにより、ループフィルタを使用することなく、到来波の周波数及び位相を同時に同定することが可能となる。
本願発明の実施例１に係る同定装置１の概略ブロック図である。 本願発明の実施例２に係る同定装置２１の概略ブロック図である。 入力信号を変化させたときの周波数推定差Δωs,i及びΔωc,iのグラフである。 入力信号を変化させたときの位相推定差Δθs,i及びΔθc,iのグラフである。 入力信号を変化させたときの同期させた信号の周波数の相対誤差のシミュレーション結果を示すグラフである。 入力信号を変化させたときの同期させた信号の位相の相対誤差のシミュレーション結果を示すグラフである。 雑音を加えた場合に入力信号を変化させたときの同期させた信号の周波数の相対誤差を示すグラフである。 雑音を加えた場合に入力信号を変化させたときの同期させた信号の位相の相対誤差を示すグラフである。 積分器で得られる測定値の個数Ｋを40個としたときの周波数の相対誤差のグラフである。 積分器で得られる測定値の個数Ｋを40個としたときの位相の相対誤差のグラフである。 図６を改善した場合の、位相の相対誤差のグラフである。 SNR=-5dBに対する周波数の相対誤差のグラフである。 SNR=-5dBに対する位相の相対誤差のグラフである。 SNR=0dBに対する周波数の相対誤差のグラフである。 SNR=0dBに対する位相の相対誤差のグラフである。 SNR=5dBに対する周波数の相対誤差のグラフである。 SNR=5dBに対する位相の相対誤差のグラフである。 従来技術であるＰＬＬの概略ブロック図である。
　以下では、図面を参照して、本願発明の実施例について説明する。なお、本願発明は、この実施例に限定されるものではない。
　図１は、本願発明の実施例１に係る同定装置１の概略を示すブロック図である。入力信号は、振幅Ａ0、周波数ω及び位相θであり、時刻ｔにおいてＡ0sin（ωｔ＋θ）で表わされるものとする。同定装置１がω及びθを同定する場合を例にして、同定装置１により周波数と位相が同時に同定できる原理、及び、同定装置１の動作を説明する。
　同定装置１は、振幅Ａ1、周波数ωi及び位相θi（ｉは自然数）の発振信号（時刻ｔにおいてＡ1sin（ωiｔ＋θi）により表わされる信号）を生成する発振器３（本願請求項の「発振手段」の一例）と、発振信号の位相を調整して、互いに位相の異なるＪ個（Ｊは自然数）の位相調整信号を生成する位相器５（本願請求項の「位相手段」の一例）と、入力信号と各位相調整信号を乗算してＪ個の位相差信号を生成する乗算器７（本願請求項の「位相差検出手段」の一例）と、ｊ番目（ｊはＪ以下の自然数）の位相差信号を積分して、時刻間隔［０，Ｔk］における積分値Ｊj,i,k（ｋは自然数）を出力する積分器９（本願請求項の「積分手段」の一例）と、積分値Ｊj,i,kと評価関数Ｉj,i,kとの違いを最小化して、周波数差Δωi及び位相差Δθiを同時同定する同時推定器１１（本願請求項の「同時推定手段」の一例）を備える。
　同時推定器１１は、積分値Ｊj,i,kと評価関数Ｉj,i,kとの違いについて、ｊが異なるものを独立に最小化して、各ｊに対する周波数差Δωj,i及び位相差Δθj,iを演算する演算器１３（本願請求項の「演算手段」の一例）と、演算器１３により得られた周波数差Δωj,iを組み合わせて周波数差Δωiと同定し、位相差Δθj,iを組み合わせて位相差Δθiと同定する組合せ器１５（本願請求項の「組合せ手段」の一例）を備える。
　同定装置１の実現は、到来波がアナログ信号であるため、図示を省略するフロントエンドの受信部ではアナログ回路とならざるをえない。他方、演算器１３は、ニュートン法などを計算するデジタル回路により実現することができる。すなわち、同定装置１は、いわゆるアナログ・デジタル混在回路構成として実現することができる。
　発振器３は、周波数及び位相の初期値ω1及びθ1により、又は、組合せ器１５により選択された周波数差Δωi及び位相差Δθiを使って周波数ωi+1及び位相θi+1をそれぞれωi＋Δωi及びθi＋Δθiとして変化させて、発振信号を出力する。
　位相器５は、発振信号の位相を調整し、位相が互いに異なるＪ個の位相調整信号を生成する。ここで、ｊ番目の位相調整信号において調整された位相をφjとする。ｊ番目の位相調整信号は、時刻ｔにおいてＡ1sin（ωiｔ＋θi＋φj）で表わされる。
　乗算器７は、入力信号と各位相調整信号の位相差を求める。乗算器の出力である位相差信号ｘj,i(t)は、式(1)で表わされる。式(1)は、周波数差・位相差の成分と高周波成分の和である。
　積分器９は、各位相差信号を積分する。積分器９は、ローパスフィルタの役割を果たし、高周波成分をカットする。積分値Ｊj,i,kを、時間間隔［０，Ｔk］（Ｋを自然数として、ｋはＫ以下の自然数）における積分器の出力とする。積分値Ｊj,i,kは、式(2)で表わされる。
　積分値Ｊj,i,kにおいて、ω＋ωiはω－ωiに比べて大きい。そのため、式(2)の第１項は、第２項に比べて十分小さいと考えることができる。よって、積分値Jj,i,kの推定式Ｉj,i,kを式(3)とおく。ただし、Δωi＝ω－ωiであり、Δθi=θ－θiである。
　演算器１３は、この推定式(3)におけるΔωi及びΔθiを最適決定する。演算器１３は、最適値を求めるために最小二乗法を用いる。最小二乗法とは、測定データとモデル関数の残差の２乗和を最小とするようなパラメータを決定する方法である。積分器９の出力から得られた測定値Ｊj,i,kと推定式Ｉj,i,kの残差の二乗和は式(4)となり、これらを最小にするようなΔωi及びΔθiを決定する。
　まず、Ｅj,iを最小にするようなΔωi及びΔθiを決定するためには、Ｅj,iをΔωi，Δθiについて偏微分したものが０になればよい。つまり、式(5)及び式(6)というΔωi及びΔθiに関する２元連立方程式を解けばよい。ここで、式(5)及び式(6)の連立方程式は非線形方程式であるので、解を一意に定めることができない。そのため、演算器１３は、各ｊについて独立に、ニュートン法を用いて数値的に解を求める。演算器１３により各ｊに対して式(5)及び式(6)を解いて求められた周波数差及び位相差を、それぞれ、Δωj,i及びΔθj,iとする。
Figure JPOXMLDOC01-appb-M000006
　ここで、２変数の場合のニュートン法について説明する。式(7)という２元連立方程式を解きたいとする。ｎ番目の近似解をｘn及びｙnとし、関数ｆ及びｇをそれぞれ１次の項までテイラー展開すると、式(8)及び式(9)となる。ここで、ｆ（ｘn＋Δｘ，ｙn＋Δｙ）＝０かつｇ（ｘn＋Δｘ，ｙn＋Δｙ）＝０とすればよい。
　式(8)及び式(9)は、式(10)と表わされる。左辺の行列は、ヤコビ行列と呼ばれる。この式は、ヤコビ行列の逆行列を使って、式(11)となる。この式により、Δｘ及びΔｙを得ることができる。ただし、ヤコビ行列は常に正則であると仮定する。ｎ＋１番目の近似解は、式(12)という漸化式で与えられる。同様の計算を繰り返し、所定の値εに対してΔｘ2+Δｙ2＜εとなれば収束したとみなし、反復を終了する。
Figure JPOXMLDOC01-appb-M000007
　組合せ器１５は、周波数ωi及び周波数差Δωj,i並びに位相θi及び位相差Δθj,iの一部又は全部により（例えば、位相差Δθj,iが所定の範囲に属するか否か、位相θi＋Δθj,iの正負などにより）、係数αj及びβjを決定して、式(13)によりΔωj,iを組み合わせてΔωiとし、式(14)によりΔθj,iを組み合わせてΔθiとすることにより、発振器を変化させる周波数差Δωiと位相差Δθiを決定する。組み合わせは、例えば、ある係数を１として他の係数を０とすることにより一つを選択するものであり、また、ある係数を－１として他の係数を０とすることにより符号を反転して選択するものである。
　発振器３は、式(15)にあるように、周波数ωiと周波数差Δωiとを加算したものを新たな周波数ωi+1とし、位相θiと位相差Δθiを加算したものを新たな位相θi+1として、新たな発振信号を生成する。同定装置１では、この過程を繰り返すことによって入力信号と出力信号（発振信号）を同期させる。この繰り返しは、例えば、予め回数を決定しておいてもよく、また、入力信号と出力信号の違いが所定の基準値より小さくなるまで繰り返してもよい。
Figure JPOXMLDOC01-appb-M000008
　なお、演算器１３は、評価関数として、sin関数により表わされるものに限らず、例えばcos関数等により表わされるものとしてもよい。すなわち、評価関数として、一般的に、時刻ｔ、周波数Ω及び位相Θの関数Ｆ（Ω，Θ，ｔ）を用いて、式(16)により表わされる評価関数Ｉj,i,kを用いるものであってもよい。
Figure JPOXMLDOC01-appb-M000009
　図２は、本願発明の実施例２に係る同定装置２１の概略を示すブロック図である。なお、説明を簡単にするために、実施例２では、入力信号と出力信号の振幅は１とする。同定装置２１は、周波数及び位相の初期値をそれぞれω1及びθ1として、自然数ｉに対して周波数ωi及び位相θiの発振信号（時刻ｔにおいてsin（ωiｔ＋θi）と表わされる信号）を生成する発振器３１（本願請求項の「発振手段」の一例）と、入力信号と発振信号を乗算して位相差信号ｘs,i(t)を生成する乗算器３３と、位相差信号ｘs,i(t)を積分して、時刻間隔［０，Ｔk］における積分値Ｊs,i,k（ｋは自然数）を出力する積分器３５と、積分値Ｊs,i,kと評価関数Ｉs,i,kとの違いを最小化して周波数差Δωs,i及び位相差Δθs,iを求める演算器３７を備える。また、同定装置２１は、発振信号の位相をπ／２偏移する位相器３９（本願請求項の「位相手段」の一例）と、入力信号に偏移後の発振信号を掛けて位相差信号ｘc,i(t)を生成する乗算器４１と、位相差信号ｘc,i(t)を積分して、時刻間隔［０，Ｔk］における積分値Ｊc,i,k（ｋは自然数）を出力する積分器４３と、積分値Ｊc,i,kと評価関数Ｉc,i,kとの違いを最小化して周波数差Δωc,i及び位相差Δθc,iを求める演算器４５を備える。さらに、同定装置２１は、周波数差Δωs,i及びΔωc,iを組み合わせて周波数Δωiとし、位相差Δθs,i及びΔθc,iを組み合わせて位相差Δθiとする組合せ器４７を備える。（乗算器３３及び４１を併せた乗算部４８、積分器３５及び４３を併せた積分部５１、並びに、演算器３７、演算器４５及び組合せ器４７を併せた同時推定部５３が、それぞれ、本願請求項の「位相差検出手段」、「積分手段」及び「同時推定手段」の一例である。）
　位相差信号ｘs,i及びｘc,i(t)は、それぞれ、式(17)及び式(18)により表わされる。また、積分値Ｊs,i,k及びＪc,i,kは、それぞれ、式(19)及び式(20)により表わされる。評価関数Ｉs,i,k及びＩc,i,kは、それぞれ、式(21)及び式(22)により表わされる。
　演算器３７及び４５は、それぞれ、推定式(21)及び式(22)におけるΔωi及びΔθiを最適決定する。演算器３７及び４５は、最適値を求めるために最小二乗法を用いる。積分器３５及び４３の出力から得られた測定値Ｊs,i,k及びＪc,i,kと推定式Ｉs,i,k及びＩc,i,kの残差の二乗和は、それぞれ、式(23)及び式(24)となる。演算器３７及び４５は、それぞれ、これらを最小にするようなΔωi及びΔθiを決定する。
　演算器３７は、まず，Ｅx,iを最小にするようなΔωi及びΔθiを決定するために、ニュートン法を用いて、式(25)及び式(26)というΔωi及びΔθiに関する２元連立方程式を解く。ここで求められた解をΔωs,i及びΔθs,iとする。また、演算器４５は、同様に、ニュートン法を用いて、式(27)及び式(28)というΔωi及びΔθiに関する２元連立方程式を解く。ここで求められた解をΔωc,i及びΔθc,iとする。
　組合せ器４７は、連立方程式を解いて得られた周波数推定差及び位相推定差の推定値の組２つを利用することによって、発振器３１の周波数及び位相を入力信号に近づくように変化させる。この過程を繰り返すことによって、入力信号に同期させた信号を出力させる。
Figure JPOXMLDOC01-appb-M000010
　続いて、本実施例２の同定回路２１について、Ｃ言語を用いた数値計算によるシミュレーションの結果について説明する。このシミュレーションでは、積分器３５及び４３では、発振器３１の出力信号の周期２π／ωiをサンプリング周期としてサンプリングし、合計10個の測定値を得る。ニュートン法における初期値は、Δωs,i,0＝0.1、Δθs,i,o＝0.1、Δωc,i,0＝0.1及びΔθc,i,o＝π／２とした。また、ニュートン法の収束判定条件をε＝１０-10、最大繰り返し回数を10回とし、周波数と位相の変更の最大繰り返し数を５回とした。発振器３１における周波数の初期値は、ω0＝10kHzとしている。
　図３は、入力信号の周波数10001Hz、発振器の周波数を10000Hz、発振器の位相を0とした場合に、入力信号の位相を変化させたときの、ニュートン法によって得られた周波数推定差Δωs,i及びΔωc,iのグラフである。横軸は、入力信号の位相である。縦軸は、周波数の推定差を示す。また、図４は、位相推定差Δθs,i及びΔθc,iのグラフである。横軸は、入力信号の位相である。縦軸は、位相の推定差を示す。
　このグラフより、入力信号の位相が負の場合、Δωs,i及びΔθs,iの符号が反転していることが分かる。また、Δωc,i及びΔθc,iは、入力信号の位相の絶対値が｜π／２｜より大きいとき、同定がうまくいっていない。これは、ニュートン法において、周期関数の多義性により、我々が望む解とは別の解に収束してしまっているためであると考えられる。そのため、今回は、組合せ器４７において、Δωs,i，Δθs,iとΔωc,i，Δθc,iを組み合わせて、式(29)にあるように周波数差Δωiを決定し、式(30)にあるように位相差Δθiを決定して、周波数と位相の同定値をそれぞれ決定し、発振器を変化させた。
Figure JPOXMLDOC01-appb-M000011
　入力信号の周波数を9.9kHzから10.1kHzまで2Hzずつ変化させ、入力信号の位相を－πから＋πまでπ／５０ずつ変化させる。入力信号の周波数をωm＝9900＋2ｍ（ｍ＝0，1，…，100）、位相をθl＝π＋ｌ×π／５０（ｌ＝0，1，…，50）とおき、それらを数６のように並べる。左上から右方向に(ω0,θ0)＝0，…，(ω0,θ50)＝50，(ω1,θ0)=51，…，(ω100,θ50)＝5151というように、1から5151まで番号をつける。それぞれの条件において、入力信号に対して出力信号（発振信号）を同期させる。入力信号の周波数をω、出力信号の周波数を^ω，入力信号の位相をθ，出力信号の位相を^θとすると、理論的には、周波数の相対誤差は｜ω－^ω｜／ωとなり、位相の相対誤差は｜θ－^θ｜／２πとなる。
Figure JPOXMLDOC01-appb-M000012
　図５は、周波数の相対誤差のシミュレーション結果を示すグラフである。横軸は入力信号の条件による番号であり、縦軸は周波数の相対誤差である。また、図６は、位相の相対誤差のシミュレーション結果を示すグラフである。横軸は入力信号の条件による番号であり、縦軸は位相の相対誤差である。図５より、入力信号の周波数や位相によって誤差が変化しているが、非常に高い精度で周波数が一致しているのが分かる。図６をみると、相対誤差が大きくなっている点が多く見られる。これは入力信号の位相が－πのとき，出力信号の位相がπとなってしまっているためである。
　次に雑音を加えた場合についてのシミュレーション結果について示す．式(31)のように、入力信号にガウス雑音ｎ(t)が加わった場合についてシミュレーションを行う。図７は、雑音を加えてない場合と同様に入力信号の周波数を9.9kHzから10.1kHzまで、入力信号の位相を－πから＋πまで変化させたときの同期させた信号の周波数の相対誤差を示すグラフである。横軸は入力信号の条件による番号であり、縦軸は周波数の相対誤差である。図８は、位相の相対誤差を示すグラフである。横軸は入力信号の条件による番号であり、縦軸は位相の相対誤差である。周波数・位相ともに、雑音が加わっていないときよりも誤差がかなり大きくなっている。また、出力信号の周波数が入力信号に近づいていない特異点もいくつか見られる。
　次に、ガウスノイズ（ＳＮＲ＝－３ｄＢ）が加わった場合において、積分器で得られる測定値の個数Ｋを10個，20個，30個，40個と変えた場合のパフォーマンスへの影響について観察した。表１は、そのときの、周波数の相対誤差の平均（特異点を含む）、周波数の相対誤差の平均（特異点を除く）、位相の相対誤差の平均、５１５１点のうち入力信号の周波数に全く近づかなかった特異点の個数の関係を示す。Ｋの数を大きくすると、出力信号の周波数が入力信号に近づいていない特異点の数が増えている。表１の第３列より、一般的に、Ｋの値が大きくなると、周波数の相対誤差は小さくなる。第４列において、位相の相対誤差は、Ｋ＝10、20、30では変わっていないものの、Ｋ＝40では増加している。この理由は、特異点の数（すなわち、28）において、対応する急な変化があるためと考えられる。もし、表の第２列にみられるように、周波数の相対誤差も特異点を含むならば、誤差は、Ｋに依存しないように思われる。また、図９及び図１０は、それぞれ、積分器で得られる測定値の個数Ｋ＝40個としたときの周波数の相対誤差と位相の相対誤差のグラフである。横軸は入力信号の条件による番号であり、縦軸は、それぞれ、周波数及び位相の相対誤差である。また、図９，図１０より、特異点以外では、Ｋ＝10の場合よりＫ＝40の場合の方が、おおむね相対誤差は小さくなっているのが分かる。
　図６では、相対誤差が１になる点がいくつか存在する。これは、この方法が－πをπと間違えるためであり、逆もまた生じる。この問題は、２つの値|θ－θi|／（２π）又は||θ－θi|－２π|／（２π）の大きい方をとることによって解決される。これは、図１１に示すように、重要な改善をもたらす。
　シミュレーションは、同様に、ガウスノイズを加えた場合について行った。図１２から図１７は、ＳＮＲ＝－５、０、５ｄＢでの周波数及び位相の推定の結果を示す。図１２及び１３は、それぞれ、ＳＮＲ＝－５ｄＢに対する周波数及び位相の相対誤差である。図１４及び１５は、それぞれ、ＳＮＲ＝０ｄＢに対する周波数及び位相の相対誤差である。図１６及び１７は、それぞれ、ＳＮＲ＝５ｄＢに対する周波数及び位相の相対誤差である。横軸は入力信号の条件による番号であり、縦軸は周波数又は位相の相対誤差である。このことから、この方法によって、とても低いＳＮＲでも、よいパフォーマンスが得られることがわかる。しかしながら、いくつかの特異点は、同様にみられる。
　表２は、従来手法と本願発明での平均誤差について、雑音がある場合のシミュレーション結果を比較するものである。従来の手法に比較して、本願発明の手法は、改善されていることがわかる。
　発明者らは、ＥsiとＥciに代えて、Ｅsi＋Ｅciを最小化させてみた。発明者らは、例えば、入力の周波数が10001Hzで、出力の周波数が10000Hzの場合に、Δωiと入力信号の位相との間の関係を調べた。同様に、Δθiと入力信号の位相との間の関係も調べた。発明者らは、入力信号の絶対値が大きい場合に、ニュートン法で正しい解法を得ることができなかった。
Figure JPOXMLDOC01-appb-M000013
Figure JPOXMLDOC01-appb-T000014
Figure JPOXMLDOC01-appb-T000015
　１，２１　同定装置、３，３１　発振器、５，３９　位相器、７，３３，３９　乗算器、９，３５，４３　積分器、１１　同時推定器、１３，３７，４５　演算器、１５，４７　組合せ器、４９　乗算部、５１　積分器、５３　同時推定部

Claims (4)

  1. 　入力信号の周波数及び位相を同定する同定装置において、
    　周波数ωi及び位相θiの発振信号を生成する発振手段と、
    　前記発振信号の位相を変更せず又は位相を変更して、互いに位相の異なるＪ個（Ｊは自然数）の位相調整信号を生成する位相手段と、
    　前記入力信号と前記各位相調整信号の位相差を示すＪ個の位相差信号を生成する位相差検出手段と、
    　ｊ番目（ｊはＪ以下の自然数）の前記位相差信号を積分して、時刻間隔［０，Ｔk］における積分値Ｊj,i,k（ｋは自然数）を出力する積分手段と、
    　時刻ｔ、周波数Ω及び位相Θの関数Ｆ（Ω，Θ，ｔ）を用いて式(eq1)により表わされる評価関数Ｉj,i,kと、前記積分値Ｊj,i,kとの違いを最小化して、周波数差Δωi及び位相差Δθiを同時同定する同時推定手段を備え、
    　前記発振手段は、前記周波数ωi及び前記周波数差Δωiを加算したものを新たな周波数ωi+1とし、前記位相θi及び前記位相差Δθiを加算したものを新たな位相θi+1として、新たな発振信号を生成するものである、同定装置。
    Figure JPOXMLDOC01-appb-M000001
  2. 　前記同時推定手段は、
    　　前記積分値Ｊj,i,kと、前記入力信号の振幅Ａ0及び前記発振信号の振幅Ａ1を用いて式(eq2)により表わされる評価関数Ｉj,i,kとの違いについて、ｊが異なるものを独立に最小化して各ｊに対する周波数差Δωj,i及び位相差Δθj,iを演算する演算手段と、
    　　前記演算手段により得られた周波数差Δωj,iを組み合わせて前記周波数差Δωiと同定し、位相差Δθj,iを組み合わせて前記位相差Δθiと同定する組合せ手段を備える、請求項１記載の同定装置。
    Figure JPOXMLDOC01-appb-M000002
  3. 　前記位相手段は、２つの前記位相調整信号を生成するものであって、
    　　前記位相調整信号の一方を前記発振信号の位相を変更せずに生成し、
    　　前記位相調整信号の他方を前記発振信号の位相をπ／２変更して生成するものであり、
    　前記演算手段は、
    　　位相を変更せずに生成された前記位相調整信号により得られた前記積分値と、振幅をそれぞれ１に正規化した前記入力信号及び前記発振信号に対して式(eq3)により表わされる評価関数Ｉs,i,kとの違いを最小化して周波数差Δωs,i及び位相差Δθs,iを演算し、
    　　位相をπ／２変更して生成された前記位相調整信号により得られた前記積分値と、振幅をそれぞれ１に正規化した前記入力信号及び前記発振信号に対して式(eq4)により表わされる評価関数Ｉc,i,kとの違いを最小化して周波数差Δωc,i及び位相差Δθc,iを演算するものであり、
    　前記組合せ手段は、前記周波数差Δωs,i及びΔωc,i並びにこれらの符号を変更した－Δωs,i及び－Δωc,iの一つを前記周波数差Δωiとし、前記位相差Δθs,i及びΔθc,iの一つを前記位相差Δθiとするものである、請求項２記載の同定装置。
    Figure JPOXMLDOC01-appb-M000003
  4. 　入力信号の周波数及び位相を同定する同定方法であって、
    　発振手段が、周波数ωi及び位相θiの発振信号を生成する発振ステップと、
    　位相手段が、前記発振信号の位相を変更せず又は位相を変更して、互いに位相の異なるＪ個（Ｊは自然数）の位相調整信号を生成する位相調整ステップと、
    　位相差検出手段が、前記入力信号と前記各位相調整信号の位相差を示すＪ個の位相差信号を生成する位相差検出ステップと、
    　積分手段が、ｊ番目（ｊはＪ以下の自然数）の前記位相差信号を積分して、時刻間隔［０，Ｔk］における積分値Ｊj,i,k（ｋは自然数）を出力する積分ステップと、
    　同時推定手段が、時刻ｔ、周波数Ω及び位相Θの関数Ｆ（Ω，Θ，ｔ）を用いて式(eq5)により表わされる評価関数Ｉj,i,kと、前記積分値Ｊj,i,kとの違いを最小化して、周波数差Δωi及び位相差Δθiを同時同定する同時同定ステップと、
    　前記発振手段が、前記周波数ωi及び前記周波数差Δωiを加算したものを新たな周波数ωi+1とし、前記位相θi及び前記位相差Δθiを加算したものを新たな位相θi+1として、新たな発振信号を生成する新発振ステップを含む同定方法。
    Figure JPOXMLDOC01-appb-M000004
PCT/JP2011/053821 2010-02-24 2011-02-22 同定装置及び同定方法 WO2011105360A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012501780A JP5783539B2 (ja) 2010-02-24 2011-02-22 同定装置及び同定方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-038757 2010-02-24
JP2010038757 2010-02-24

Publications (1)

Publication Number Publication Date
WO2011105360A1 true WO2011105360A1 (ja) 2011-09-01

Family

ID=44506766

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/053821 WO2011105360A1 (ja) 2010-02-24 2011-02-22 同定装置及び同定方法

Country Status (2)

Country Link
JP (1) JP5783539B2 (ja)
WO (1) WO2011105360A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105743491B (zh) * 2014-12-08 2018-09-28 核工业西南物理研究院 基于滤波反馈锁相的微波源系统及其微波诊断系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044825A (ja) * 1999-07-28 2001-02-16 Matsushita Electric Ind Co Ltd 半導体集積回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706263A (en) * 1983-11-07 1987-11-10 Hughes Aircraft Company Data communications receiver operable in highly stressed environments
DE102005030949B3 (de) * 2005-06-30 2006-09-21 Infineon Technologies Ag Verfahren und Vorrichtung zur Stabilisierung einer Übertragungsfunktion eines digitalen Phasenregelkreises

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044825A (ja) * 1999-07-28 2001-02-16 Matsushita Electric Ind Co Ltd 半導体集積回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MCCAIN, W. ET AL.: "Performance Improvement of DPLL's in Non-Gaussian Noise Using Robust Estimators", IEEE TRANSACTIONS ON COMMUNICATIONS, vol. 35, no. ISS.11, November 1987 (1987-11-01), pages 1207 - 1216 *
STATMAN, J.I. ET AL.: "An estimator-predictor approach to PLL loop filter design", IEEE TRANSACTIONS ON COMMUNICATIONS, vol. 38, no. ISS.10, October 1990 (1990-10-01), pages 1667 - 1669, XP000176866, DOI: doi:10.1109/26.61435 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105743491B (zh) * 2014-12-08 2018-09-28 核工业西南物理研究院 基于滤波反馈锁相的微波源系统及其微波诊断系统

Also Published As

Publication number Publication date
JPWO2011105360A1 (ja) 2013-06-20
JP5783539B2 (ja) 2015-09-24

Similar Documents

Publication Publication Date Title
Saber et al. A simple design to mitigate problems of conventional digital phase locked loop
US20140043014A1 (en) Phase-locked loop
Netto et al. A robust prony method for power system electromechanical modes identification
CN110768666B (zh) 基于卡尔曼滤波器的双同步坐标系解耦的锁相环系统及方法
WO2019137253A1 (zh) 接收机iq两路不平衡的补偿方法、装置及设备
US9929801B2 (en) Chromatic dispersion measurement method and device and digital coherent receiver
CN107437939B (zh) 针对锁相环中的不期望的频率偏移的iq样本的直接补偿
Roncagliolo et al. Optimized Carrier Tracking Loop Design for Real‐Time High‐Dynamics GNSS Receivers
Thomas An analysis of digital phase-locked loops
JP2001024727A (ja) 周波数誤差推定装置および周波数誤差推定方法
JP5783539B2 (ja) 同定装置及び同定方法
JP4169393B2 (ja) 角度復調器
US10718811B2 (en) Jitter measurement circuit and jitter measurement system
RU2715799C1 (ru) Способ для определения границ рабочего диапазона классических систем фазовой автоподстройки и устройство для его реализации
JP2006038485A (ja) 周波数安定度測定装置
CN112671402A (zh) 一种基于级联式sogi的改进型单相锁相环算法
RU171585U1 (ru) Регистратор рабочего диапазона систем цифровой связи
US20200106451A1 (en) Spur cancellation with adaptive frequency tracking
US20230393184A1 (en) Device and methods for phase noise measurement
RU2523219C2 (ru) Способ для определения рабочих параметров системы цифровой связи и устройство для его реализации
Chen et al. A real-to-complex conversion phase difference estimation method for Coriolis mass flowmeter signal
Carugati et al. FPGA design of a variable sampling period PLL with a digital notch filter for distorted grids
Holmes et al. The mean cycle slip time for first-, second-, and third-order PLLs
CN105871532B (zh) 一种相位同步装置及方法
Yan et al. The performance analysis of the laser heterodyne ultra-high frequency detection based on the optical phase-locked loop

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11747321

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012501780

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11747321

Country of ref document: EP

Kind code of ref document: A1