WO2011009822A1 - Erzeugung eines diskreten periodischen signals - Google Patents

Erzeugung eines diskreten periodischen signals Download PDF

Info

Publication number
WO2011009822A1
WO2011009822A1 PCT/EP2010/060347 EP2010060347W WO2011009822A1 WO 2011009822 A1 WO2011009822 A1 WO 2011009822A1 EP 2010060347 W EP2010060347 W EP 2010060347W WO 2011009822 A1 WO2011009822 A1 WO 2011009822A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
recursion
input
counter value
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2010/060347
Other languages
English (en)
French (fr)
Inventor
Franz Fürbaß
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Publication of WO2011009822A1 publication Critical patent/WO2011009822A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/548—Trigonometric functions; Co-ordinate transformations
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers

Definitions

  • the present invention relates to an integrated circuit having a signal processing arrangement and a method for signal processing.
  • Recursive functions are widely used in digital on-chip signal processing, such as Fast Fourier Transformation. These include, in particular, methods for encoding and decoding signals, such as compression algorithms such as MP3 format or broadband data transmission techniques, which are among the foundations of transmission technologies such as ADSL, WLAN, and digital radio and television.
  • the document US 5533070 A shows a correction circuit with a synchronous detector for restoring a phase component of a complex signal.
  • a decision-based feedback loop periodically corrects error characteristics in response to a reference signal.
  • the document US 6271781 Bl further shows a correction circuit of multi-bit sigma-delta modulators using a non-linear filter.
  • the object of the present invention is to provide an integrated circuit with a signal processing arrangement and a method for signal processing, which enables a simplified error correction of recursive methods.
  • the integrated circuit with a signal processing arrangement comprises a counter for counting recursion steps, a generator and a correction device.
  • the counter is coupled both to the generator and to the correction device.
  • the generator is connected via an output to an input of the correction device.
  • a first output of the correction device is fed back to the generator and is with coupled to an input of the generator.
  • a second output of the correction device serves to provide an output signal of the signal processing arrangement.
  • the counter counts the recursion steps with a counter value and provides this counter value to the generator and the corrector.
  • the generator generates a recursion signal for each counter value and transfers it via the output to the input of the correction device.
  • the correction device generates from the recursion signal a corrected recursion signal to the counter value and couples it back to the input of the generator via the first output.
  • the corrected recursion signal is also available for each recursion step and forms an output of the signal processing arrangement.
  • an error correction is performed with each recursion step and corresponding counter value of the counter.
  • quantization errors of the recursive generator are compensated step by step and prevent a linear or exponential error propagation from occurring.
  • the generator comprises a selection switching network for selecting an initial signal and a function generator for generating a recursion signal.
  • the selection switching network has a first input, which is coupled to the correction device and a second input.
  • the selection switching network is connected to the function generator and the counter. pelt.
  • the function generator is connected to the correction device.
  • the corrected recursion signal is present at the first input of the selection switching network and the start signal is present at the second input of the selection switching network.
  • the counter controls the selection switching network so that, depending on the counter value, the first input or the second input is electrically conductively connected to the function generator.
  • this embodiment enables the implementation of recursive functions of different degrees by designing the selection switching network for a plurality of initial signals. For example, it is possible to implement a second-order recursive function by selecting two initial signals.
  • the start signal and the recursion signal are digital.
  • the digital start signal and recursion signal can be corrected by digital arithmetic operations.
  • the start signal and the recursion signal are discrete.
  • the selection switching network comprises a multiplexer and a delay element, wherein the multiplexer is coupled to the delay element.
  • the multiplexer has a first input and is coupled via a second input to the correction device.
  • the counter is connected to a second input of the multiplexer.
  • the delay element is applied to the function generator.
  • the initial signal is present at the first input of the multiplexer and the corrected recursion signal at the second input of the multiplexer.
  • the counter controls the multiplexer in response to the counter value so that either the first input of the multiplexer or the second input of the multiplexer are electrically connected to the delay element.
  • the multiplexer allows a selection of start signals and corrected recursion signals in dependence on the counter value of the counter.
  • the counter controls whether the start signal or the corrected recursion signal is transferred to the delay element for a current counter value.
  • the delay element delays the recursion signal to the previous counter value and transfers the recursion signal to a respective current counter value to the function generator.
  • the multiplexer and the delay element are realized by logic modules.
  • the correction device comprises a memory with a look-up table and a signal correction device.
  • the look-up table Ie of the memory contains previously calculated values that are indexed with the counter value.
  • the signal correction device is connected to the function generator via a first input and coupled to the memory via a second input. An output of the signal correcting device is applied to the second input of the multiplexer.
  • the signal correcting device At the input of the signal correcting device is the recursion signal of the function generator. With the aid of the previously calculated values in the look-up table of the memory, a corrected recursion signal is generated in the signal correction device and made available to the multiplexer.
  • the combination of signal correction device and the look-up table of the memory allows targeted error correction with previously determined values.
  • digital start signals and recursion signals are preferably used in order to exchange only the error-prone least significant bit blocks.
  • the look-up table can be kept small and the integrated circuit receives an advantageous computing power at the same time small area.
  • the memory with the look-up table and the signal correction device are preferably designed by logic components, in particular memory modules.
  • the selection switching network comprises a first multiplexer and a second multiplexer.
  • the first multiplexer has a first input and a second input coupled to the signal correction device.
  • the first multiplexer also has an output connected to a first delay element.
  • the second multiplexer also has a first input and a second input An input coupled to the first delay element and an output connected to a second delay element.
  • the first and second delay elements are each connected to the function generator.
  • At the first input of the first multiplexer is a first start signal, and the corrected recursion signal at the second input of the first multiplexer. Depending on the counter value of the counter, the first start signal or the corrected recursion signal is transferred to the first delay element.
  • At the first input of the second multiplexer is a second start signal and at the second input of the second multiplexer is an output of the first multiplexer.
  • the first and second delay elements transfer the recursion signal or the first or second start signal in each case delayed by a counter value to the function generator.
  • the use of two multiplexers and delay elements each allow the implementation of a second-order recursive function.
  • Circuit having a signal processing arrangement comprises the function generator for recursive functions of order k, where k represents a natural number.
  • the function generator comprises k pairs each of a multiplexer and a delay element and k start signals.
  • the use of k pairs of each a multiplexer and a delay allows implementation of a recursive k-order function.
  • an adder for adding an offset value is connected via a first input to the function generator and via a second input to an offset generator. An output of the adder is applied to the signal correcting device.
  • the offset generator is also coupled to the look-up table of the memory.
  • the recursion signal generated by the function generator is applied.
  • An offset value is added to the recursion signal via the second input of the adder as a function of values of the look-up table, and an addition signal thus formed is coupled to the signal correction device via the output of the adder.
  • the adder allows a first error correction by means of an offset of the recursion signal.
  • the addition signal can be prepared in such a way that carry propagation is enforced in the further signal processing by the signal correcting device and thus the most significant bits are corrected.
  • Carry propagation refers to the stepwise carry of a carry bit or carry bit as a result of an addition.
  • other encodings than a binary encoding can be selected.
  • the function generator comprises an inverting adder, a multiplier and a table memory with previously determined generator values which correspond, for example, to the cosine function.
  • a first input of the multiplier is connected to the first delay element and a second input of the multiplier to the Ta bell store coupled.
  • An output of the multiplier is connected to a first input of the inverting adder.
  • a second inverting input of the inverting adder is coupled to the second delay element and an output of the inverting adder is applied to the signal correcting device.
  • the recursion signal or second start signal present at the first input of the multiplier is multiplied by cosine values from the table memory and the multiplication signal thus generated is coupled to the first input of the inverting adder.
  • the second delay element couples the first start signal or the recursion signal applied to it to the second, inverting input of the inverting adder. By addition by means of the inverting adder so the recursion signal is generated to the current counter value.
  • the combination of a multiplier, an adder and a table memory allows the implementation of a recursive sine function.
  • the multiplier, the adder and the table memory are designed as logical modules.
  • the table memory may contain sine values and, together with suitably chosen initial signals, allow the implementation of a recursive cosine function.
  • the method for signal processing with an integrated circuit comprises a recursive start, a performing a recursion step, with which a recursion signal is generated from a start signal by means of a recursive function specification, performing error correction of the recursion signal, and recursively repeating the recursion step and error correction until an end condition is reached, and providing the recursion signal as an output signal.
  • At the beginning of the recursion at least one initial signal is provided and, with each further recursion step, a recursion signal is generated from the initial signal by means of the recursive functional specification.
  • the recursion signal is subsequently subjected to error correction and supplied again as a corrected recursion signal to a recursion step.
  • a loop defined in this way is iterated until an end condition is reached and then an output signal is provided.
  • an error correction is performed with each recursion step.
  • quantization errors can be compensated step by step. This prevents a linear or exponential error propagation from occurring.
  • the end condition is predetermined by a maximum number of recursion steps.
  • the initial signal and the recursion signal are digital.
  • the signal processing with digital arithmetic operations is possible.
  • the error correction is performed stepwise by adding an offset and replacing erroneous bit blocks.
  • the number of recursion steps is counted with a counter value.
  • the error correction is performed by a correction of the recursion signal with values from a look-up table as a function of the counter value.
  • look-up table previously calculated values for the correction of the recursion signal are stored and indexed with the counter value.
  • an offset is generated from values of the look-up table as a function of the counter value and added to the recursion signal.
  • the least significant bits are replaced by values from the look-up table as a function of the counter value and are thus also error-corrected.
  • the error correction is carried out by replacing erroneous bit blocks by previously calculated bit blocks.
  • the look-up table can be reduced in scope compared to conventional methods.
  • a recursive function is calculated step by step by the generator.
  • an initially erroneous value of the word length WL is generated and then freed by the adder from the error in the WL-w most significant (MSB) bits, where w indicates the number of least significant (LSB) bits.
  • MSB most significant
  • LSB least significant
  • the remaining error which can only be found in the w LSB bits of the recursion value, is corrected by replacing the last w bits with previously calculated values from the look-up table.
  • the correction of the error in the WL-w bits of the data word thus takes place by evaluating a w-bit value, for example 3-bit, from the table.
  • the start signal and the corrected recursion signal are taken into account for a current counter value as well as for a previous counter value.
  • the recursion step is carried out in such a way that the recursion signal to the current counter value is generated from the initial signal or the corrected recursion signal to a previous counter value delayed by means of the function specification.
  • the corrected recursion signal is generated for the current counter value.
  • the recursion step is recursively repeated in such a way that with each successive counter value, first the corrected recursion signal is taken over to the current counter value as the corrected recursion signal to the previous counter value.
  • the method for signal processing comprises an error correction which is carried out in such a way that a number of error-prone bits of the recursion signal is replaced by previously calculated, non-errored bits from the look-up table.
  • the error correction takes place step by step.
  • the most significant bits of the recursion signal are first corrected by offset addition.
  • the least significant bits are replaced by error-corrected values from the look-up table.
  • the look-up table can be advantageously reduced in scope compared to conventional methods and the computational effort.
  • FIG. 1 shows an exemplary embodiment of an integrated circuit with a signal processing arrangement for calculating second order recursive functions according to the proposed principle
  • FIG. 3 shows an exemplary embodiment of an integrated circuit with a signal processing arrangement for the recursive calculation of a sine or cosine function according to the proposed principle
  • FIG. 4 Quantization error as a function of a counter value, as occurs in the signal processing arrangement according to FIG.
  • FIG. 1 shows an exemplary embodiment of an integrated circuit having a signal processing arrangement for calculating second-order recursive functions after proposed principle.
  • the signal processing arrangement has a function generator Fkt for calculating second-order recursive functions, as well as a first multiplexer M1 and a second multiplexer M2.
  • Fkt for calculating second-order recursive functions
  • a first input IM1 of the first multiplexer M1 a first start signal gl and at a first input 1M2 of the second multiplexer M2 a second start signal g ⁇ is applied.
  • An output of the first multiplexer is applied via a first delay element Z1 to a second input 2M2 of the second multiplexer.
  • An output of the second multiplexer M2 is coupled to a second delay element Z2.
  • the first, like the second delay element, Z1 and Z2, are connected to the function generator Fkt.
  • An output of the function generator Fkt is connected to a first input of an adder A.
  • a second input of the adder A is coupled to an offset generator Off.
  • An output of the adder A couples to a first input of a signal corrector Cor.
  • a second input of the signal corrector Cor is coupled to an output of a memory ROM comprising a look-up table.
  • the output of the memory ROM is also connected to an input of the offset generator Off.
  • An output of the signal correction device Cor couples in a loop back to a second input 2 M1 of the first multiplexer M1 and is also applied to an output Out of the signal processing device.
  • a counter Cnt for counting recursion steps provides the first and second multiplexers, M1 and M2, as well as the memory ROM with the look-up table, with a counter value n of recursion steps.
  • the counter for counting recursion steps generates discrete counter values n running from 0 to MI, where M is a predefined number of recursion steps.
  • Both the first and the second delay element, Z1 and Z2 set the signals applied to them, in particular the first and second start signal, gl and g ⁇ , each delayed by a counter value n the function generator Fkt or in the case of the first delay element Zl additionally second multiplexer M2 ready.
  • n 1
  • the first and second start signals, gl and g ⁇ are applied to the function generator Fkt, and the beginning of the recursive is completed.
  • g (i) gi 'where g ⁇ corresponds to the first start signal and gl to the second start signal.
  • the parameter ⁇ defines a step-by-step te from a function value f (n) to a next function value f (n + 1) and in particular allows the implementation of different resolutions of the recursion steps.
  • the variable ⁇ defines an offset value with which a phase shift relative to ⁇ can be taken into account.
  • the first and second start signals, g ⁇ and gl, and the recursion signals f (n) and g (n) are digital and have a same word length WL dependent on the turnaround.
  • w specifies the number of least significant bits, which in particular depends on the theoretical error limits of the error e (n) or implicitly on a concrete recurrence formula.
  • an offset signal which is formed as a function of the counter value n and values from the look-up table of the memory ROM.
  • an addition signal p (n) is provided at the output of the adder A and supplied to the first input of the signal correction device Cor.
  • a signal t (n) which is generated from values of the look-up table of the memory, is present at the second input of the signal correction device Cor.
  • the look-up table contains a total of M precalculated values indexed with the counter values n, each composed of w bits are.
  • the signal t (n) is also composed of w bits.
  • a corrected recursion signal g (n) is formed by a bit replacement of the two signals p (n) and t (n).
  • the signal t (n) forms the w least significant bits and p (n) the most significant bits of the corrected digital recursion signal g (n).
  • the corrected recursion signal g (n) thus generated is fed back to the first multiplexer M1 on the one hand and to the output of the signal processing device on the other hand.
  • the integrated circuit with a signal processing arrangement allows a flexible correction of digital quantization errors, which, unlike conventional methods, does not require restrictive assumptions about the use of the parameters ⁇ and ⁇ and which can thus be arbitrarily adapted within the context of a specific application.
  • the parameters ⁇ and ⁇ can be set by the user by suitable means on the integrated circuit.
  • the integrated circuit according to the invention with the signal processing arrangement represents a hybrid in comparison with a completely iterative or a signal processing based on look-up tables. The integrated circuit therefore has a need for chip area and / or computing power which is required in the Usually lies between the conventional realizations.
  • the integrated circuit is used in applications that do not allow high computational effort and for the use of extensive look-up tables is too expensive.
  • only a few low-order bits, preferably the word length WL 3, are stored in the memory ROM with the look-up table.
  • the integrated circuit having a signal processing arrangement includes a function generator Fkt for calculating recursive functions of order k, where k indicates the number of signals that the function generator Fkt needs to calculate a next recursion step.
  • a number of k coupled multiplexers and delay elements is provided on the integrated circuit, each delay element in turn being coupled to the function generator Fkt.
  • a total of k start signals are present at the multiplexers.
  • the counter values n which serve here for indexing the look-up table, are entered in a first table column.
  • table values tn which are passed to the signal correction device Cor by means of the signal t (n) for bit replacement.
  • the third column of the table contains information about the offset offset Off.
  • offset values of the look-up table are transferred to the offset generator Off.
  • offset values are defined as the maximum and minimum of the quantization error e (n).
  • the proposed error correction ensures that the error e (n) is limited to a specific limited tervall. In particular, such a linear or exponential error propagation is prevented.
  • the error correction is independent of the parameters ⁇ and ⁇ .
  • the error limits are given in the example by the closed interval [-3,2].
  • min (e (n)) - 3.
  • the offset generator Off generates the value zero and is added by the adder A to the recursion signal f (n).
  • the described offset correction forces a correct carry propagation and ensures that the thus generated signals p (n) remain in the correct block of WL-w most significant bits.
  • the following bit replacement with the table values tn then correctly takes into account the error e (n).
  • FIG. 3 shows an exemplary embodiment of an integrated circuit with a signal processing arrangement for the recursive calculation of a sine or cosine function according to the proposed principle.
  • the function generator Fkt comprises a multiplier MuI and an adder Add, as well as a table memory T with previously calculated sine or cosine values.
  • a first input of the multiplier MuI is connected to the first delay Zl and a second Input of the multiplier MuI coupled to the table memory T.
  • An output of the multiplier MuI is connected to a first input of the adder Add.
  • a second inverting input of the adder Add is coupled to the second delay element Z2, and an output of the adder Add is applied to the signal correction device Cor.
  • recursion signals f (n) ie sin (n ⁇ + ⁇ ) or cos (n ⁇ + ⁇ ) are calculated recursively, taking into account a constant offset angle ⁇ and the step size ⁇ .
  • the parameter w is equal to three in both cases.
  • n corrected recursion signals g (n) are generated by means of the error correction according to the figures 1 and 2 with a precision of WL-bit and as an output signal of the integrated
  • the complexity of the signal processing per output signal comprises one multiplication, two additions, and a 3-bit look-up table.
  • the proposed integrated circuit according to the invention from about a precision of 16 bits or more and a large number of output signals (M greater than 2 A 9) on a smaller chip size and lower Requirements for the computing power.
  • the proposed error correction compared to other recursive methods requires less computational effort and allows arbitrary offset angle ⁇ and increments ⁇ .
  • FIG. 4 shows quantization errors as a function of the counter value, as occur in the signal processing arrangement according to FIG.
  • the quantization error e (n) is plotted against the counter value n.
  • the quantization error e (n) remains within a well-defined interval and does not increase in a linear or exponential manner as the count value n increases.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Ein Integrierter Schaltkreis mit einer Signalverarbeitungsanordnung umfasst einen Zähler (Cnt) zum Zählen von Rekursionsschritten, der mit einem Generator (G) und einer Korrektureinrichtung (K) gekoppelt ist, und dem Generator (G) und der Korrektureinrichtung (K) einen Zählerwert (n) von Rekursionsschritten bereitstellt. Der Generator (G) erzeugt rekursiv zu jedem Zählerwert (n) ein Rekursionssignal (f (n)) und stellt es an einem Ausgang bereit. Die Korrektureinrichtung (K) ist über einen Eingang mit dem Ausgang des Generators (G) verbunden und generiert in Abhängigkeit vom Zählerwert (n) aus dem Rekursionssignal (f(n)) ein korrigiertes Rekursionssignal (g(n)) zu dem Zählerwert (n), das an einem ersten Ausgang der Korrektureinrichtung (K) und einem zweiten Ausgang (Out) zum Bereitstellen eines Ausgangssignals der Signalverarbeitungsanordnung bereitsteht. Der erste Ausgang der Korrektureinrichtung (K) ist mit einem Eingang des Generators (G) gekoppelt.

Description

Beschreibung
ERZEUGUNG EINES DISKRETEN PERIODISCHEN SIGNALS
Die vorliegende Erfindung betrifft einen integrierten Schaltkreis mit einer Signalverarbeitungsanordnung und ein Verfahren zur Signalverarbeitung. Rekursive Funktionen finden breite Anwendung in der digitalen On-Chip Signalverarbeitung, wie sie etwa mit der Fast Fourier Transformation möglich sind. Besonders zählen dazu Verfahren zur Kodierung und Dekodierung von Signalen, etwa Kompressionsalgorithmen wie das MP3-Format oder Breitbanddatenüber- tragungtechniken, die zu den Grundlagen von Übertragungstechniken wie dem ADSL, WLAN, sowie dem digitalem Radio und Fernsehen zu zählen sind.
Bei nahezu allen technischen Umsetzungen rekursiver Funktio- nen treten jedoch Fehler auf, die in der Quantisierung durch die verwendeten digitalen Schaltkreise begründet sind. Zudem pflanzt sich ein solcher Fehler mit jedem Rekursionsschritt in der Regel linear oder exponentiell fort und stellt für viele Anwendungen ein zentrales Problem dar. Insbesondere kann so die erreichbare Auflösung rekursiver Verfahren deutlich limitiert sein. Zwei Verfahren sind bislang angewandt worden, um den Einfluss von Quantisierungsfehlern zu reduzieren. Zum einen können Fehler vermieden werden, indem anwendungsspezifische, vorher berechnete Werte in einem Read OnIy Memory in Form einer Look-Up Tabelle abgelegt werden. Zum anderen können iterative Verfahren zum Einsatz kommen, die jeden Rekursionsschritt solange approximieren, bis eine gewünschte Genauigkeit erreicht ist. Die einzelnen Verfahren unterscheiden sich deutlich im Rechenaufwand, der mit ihnen verbunden ist. Insbesondere Approximationsverfahren werden verwendet, wenn aufwendige Rechenoperationen in einer Anwendung nicht ins Gewicht fallen.
Die Schrift US 5533070 A zeigt eine Korrekturschaltung mit einem Synchrondetektor zur Wiederherstellung einer Phasenkom- pente eines komplexen Signals. Eine Entscheidungsgestützte Feedback-Schleife korrigiert periodisch Fehlercharakteristi- ken in Abhängigkeit von einem Referenzsignal.
Die Druckschrift US 6271781 Bl zeigt ferner eine Korrekturschaltung von Multibit Sigma-Delta-Modulatoren mit Hilfe eines nichtlinearen Filters.
Aufgabe der vorliegenden Erfindung ist es, einen integrierten Schaltkreis mit einer Signalverarbeitungsanordnung und ein Verfahren zur Signalverarbeitung bereitzustellen, das eine vereinfachte Fehlerkorrektur rekursiver Verfahren ermöglicht.
Die Aufgabe wird mit dem Gegenstand des Patentanspruchs 1 und dem Verfahren gemäß Patentanspruch 10 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche .
In einer Ausführungsform umfasst der Integrierte Schaltkreis mit einer Signalverarbeitungsanordnung einen Zähler zum Zählen von Rekursionsschritten, einen Generator und eine Korrektureinrichtung. Dabei ist der Zähler sowohl mit dem Genera- tor, als auch mit der Korrektureinrichtung gekoppelt. Der Generator ist über einen Ausgang mit einem Eingang der Korrektureinrichtung verbunden. Ein erster Ausgang der Korrektureinrichtung wird auf den Generator zurückgeführt und ist mit einem Eingang des Generators gekoppelt. Ein zweiter Ausgang der Korrektureinrichtung dient zum Bereitstellen eines Ausgangssignals der Signalverarbeitungsanordnung. Der Zähler zählt mit einem Zählerwert die Rekursionsschritte und stellt diesen Zählerwert dem Generator und der Korrektureinrichtung bereit. Der Generator erzeugt zu jedem Zählerwert ein Rekursionssignal und übergibt es über den Ausgang an den Eingang der Korrektureinrichtung. Ebenfalls in Abhängigkeit vom Zählerwert generiert die Korrektureinrichtung aus dem Rekursionssignal ein korrigiertes Rekursionssignal zu dem Zählerwert und koppelt es über den ersten Ausgang an den Eingang des Generators zurück. An dem zweiten Ausgang steht zudem das korrigierte Rekursionssignal zu jedem Rekursionsschritt be- reit und bildet einen Ausgang der Signalverarbeitungsanordnung .
Vorteilhafterweise wird mit jedem Rekursionsschritt und entsprechendem Zählerwert des Zählers eine Fehlerkorrektur durchgeführt. Insbesondere werden Quantisierungsfehler des rekursiven Generators schrittweise kompensiert und verhindert, dass sich eine lineare oder exponentielle Fehlerfortpflanzung einstellt. In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung umfasst der Generator ein Selektionsschaltnetz zum Wählen eines Anfangssignals und einen Funktionsgenerator zum Generieren eines Rekursionssignals. Das Selektionsschaltnetz verfügt über einen ersten Eingang, der mit der Korrektureinrichtung gekoppelt ist und einen zweiten Eingang. Darüber hinaus ist das Selektionsschaltnetz mit dem Funktionsgenerator und dem Zähler gekop- pelt. Der Funktionsgenerator ist mit der Korrektureinrichtung verbunden .
Am ersten Eingang des Selektionsschaltnetzes liegt das korri- gierte Rekursionssignal an und am zweiten Eingang des Selektionsschaltnetzes liegt das Anfangssignal an. Der Zähler steuert das Selektionsschaltnetz so, dass in Abhängigkeit vom Zählerwert der erste Eingang oder der zweite Eingang mit dem Funktionsgenerator elektrisch leitend geschalten ist.
Vorteilhafterweise ist es möglich, mittels des Selektionsschaltnetzes wahlweise das Anfangssignal oder das korrigierte Rekursionssignal dem Generator zuzuführen. Auf diese Weise ist eine Trennung von Rekursionsanfang und Rekursionsschritt in dem rekursiven Verfahren möglich. Insbesondere ermöglicht diese Ausführung die Implementierung rekursiver Funktionen verschiedenen Grades indem das Selektionsschaltnetz für mehrere Anfangssignale ausgelegt wird. So ist es beispielsweise möglich durch Wahl von zwei Anfangssignalen eine rekursive Funktion zweiter Ordnung zu implementieren.
In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung sind das Anfangssignal und das Rekursionssignal digital.
Vorteilhafterweise lassen sich das digitale Anfangssignal und Rekursionssignal durch digitale Rechenoperationen fehlerkorrigieren . In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung sind das Anfangssignal und das Rekursionssignal diskret. In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung umfasst das Selektionsschaltnetz einen Multiplexer und ein Verzögerungsglied, wobei der Multiplexer mit dem Verzögerungsglied gekoppelt ist. Der Multiplexer verfügt über einen ersten Eingang und ist über einen zweiten Eingang mit der Korrektureinrichtung gekoppelt. Der Zähler ist mit einem zweiten Eingang des Multiplexers verbunden. Darüber hinaus liegt das Verzögerungsglied an dem Funktionsgenerator an.
An dem ersten Eingang des Multiplexers liegt das Anfangssignal an und an dem zweiten Eingang des Multiplexers das korrigierte Rekursionssignal. Der Zähler steuert den Multiplexer in Abhängigkeit vom Zählerwert so, dass wahlweise der erste Eingang des Multiplexers oder der zweite Eingang des Multiplexers elektrisch leitend mit dem Verzögerungsglied verbunden sind.
Vorteilhafterweise erlaubt der Multiplexer eine Auswahl von Anfangssignalen und korrigierten Rekursionssignalen in Abhängigkeit vom Zählerwert des Zählers. Dabei steuert der Zähler ob zu einem aktuellen Zählerwert das Anfangssignal oder das korrigierte Rekursionssignal an das Verzögerungsglied übergeben wird. Insbesondere hält das Verzögerungsglied das Rekur- sionssignal zum vorherigen Zählerwert verzögert vor und übergibt das Rekursionssignal zu einem jeweils aktuellen Zählerwert an den Funktionsgenerator. Bevorzugt werden der Multiplexer und das Verzögerungsglied durch logische Bausteine realisiert .
In einer Weiterbildung des integrierten Schaltkreises umfasst die Korrektureinrichtung einen Speicher mit einer Look-Up Tabelle und eine Signalkorrektureinrichtung. Die Look-Up Tabel- Ie des Speichers enthält vorher berechnete Werte, die mit dem Zählerwert indiziert sind. Die Signalkorrektureinrichtung ist über einen ersten Eingang mit dem Funktionsgenerator verbunden und über einen zweiten Eingang mit dem Speicher gekop- pelt. Ein Ausgang der Signalkorrektureinrichtung liegt am zweiten Eingang des Multiplexers an.
Am Eingang der Signalkorrektureinrichtung liegt das Rekursionssignal des Funktionsgenerators an. Mit Hilfe der vorher berechneten Werte in der Look-Up Tabelle des Speichers wird in der Signalkorrektureinrichtung ein korrigiertes Rekursionssignal generiert und dem Multiplexer bereitgestellt.
Vorteilhafterweise erlaubt die Kombination aus Signalkorrek- tureinrichtung und der Look-Up Tabelle des Speichers eine gezielte Fehlerkorrektur mit vorher bestimmten Werten. Bevorzugt werden dazu digitale Anfangssignale und Rekursionssignale verwendet, um nur die fehlerbehafteten niedrigstwertigen Bit-Blöcke auszutauschen. Auf diese Weise kann die Look-Up Tabelle klein gehalten werden und der Integrierte Schaltkreis erhält eine vorteilhafte Rechenleistung bei gleichzeitig kleiner Fläche. Bevorzugt ist der Speicher mit der Look-Up Tabelle und die Signalkorrektureinrichtung durch logische Bausteine, insbesondere Memory-Bausteine, ausgestaltet.
In einer Weiterbildung des integrierten Schaltkreises umfasst das Selektionsschaltnetz einen ersten Multiplexer und einen zweiten Multiplexer. Der erste Multiplexer verfügt über einen ersten Eingang, sowie über einen zweiten Eingang, der mit der Signalkorrektureinrichtung gekoppelt ist. Der erste Multiplexer verfügt zudem über einen Ausgang, der mit einem ersten Verzögerungsglied verbunden ist. Der zweite Multiplexer umfasst ebenfalls einen ersten Eingang, sowie einen zweiten Eingang, der mit dem ersten Verzögerungsglied gekoppelt ist, und einen Ausgang, der mit einem zweiten Verzögerungsglied verbunden ist. Das erste und zweite Verzögerungsglied sind jeweils mit dem Funktionsgenerator verbunden.
Am ersten Eingang des ersten Multiplexers liegt ein erstes Anfangssignal an, sowie das korrigierte Rekursionssignal am zweiten Eingang des ersten Multiplexers. In Abhängigkeit vom Zählerwert des Zählers wird das erste Anfangssignal oder das korrigierte Rekursionssignal an das erste Verzögerungsglied übergeben. Am ersten Eingang des zweiten Multiplexers liegt ein zweites Anfangssignal an und am zweiten Eingang des zweiten Multiplexers liegt ein Ausgangssignal des ersten Multiplexers an. Das erste und zweite Verzögerungsglied übergeben das Rekursionssignal bzw. das erste oder zweite Anfangssignal jeweils um einen Zählerwert verzögert an den Funktionsgenerator .
Vorteilhafterweise erlaubt die Verwendung von je zwei Multi- plexern und Verzögerungsgliedern die Implementierung einer rekursiven Funktion zweiter Ordnung.
In einer alternativen Ausführungsform des integrierten
Schaltkreises mit einer Signalverarbeitungsanordnung umfasst der Funktionsgenerator für rekursive Funktionen der Ordnung k, wobei k eine natürliche Zahl darstellt. Der Funktionsgenerator umfasst k Paare zu je einem Multiplexer und einem Verzögerungsglied und k Anfangssignale. Vorteilhafterweise erlaubt die Verwendung von k Paaren zu je einem Multiplexer und einem Verzögerungsglied die Implementierung einer rekursiven Funktion k-ter Ordnung. In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung ist ein Addierer zum Addieren eines Offset-Wertes über einen ersten Eingang mit dem Funktionsgenerator und über einen zweiten Eingang mit einem Offset-Generator verbunden. Ein Ausgang des Addierers liegt an der Signalkorrektureinrichtung an. Der Offset-Generator ist zudem mit der Look-Up Tabelle des Speichers gekoppelt.
Am ersten Eingang des Addierers liegt das durch den Funkti- onsgenerator erzeugte Rekursionssignal an. Zu dem Rekursionssignal wird über den zweiten Eingang des Addierers in Abhängigkeit von Werten der Look-Up Tabelle ein Offset-Wert addiert und ein so gebildetes Additionssignal über den Ausgang des Addierers an die Signalkorrektureinrichtung gekoppelt.
Vorteilhafterweise erlaubt der Addierer eine erste Fehlerkorrektur mittels eines Offsets des Rekursionssignals. Bevorzugt bei digitalen Signalen kann das Additionssignal so präpariert werden, dass in der weiteren Signalverarbeitung durch die Signalkorrektureinrichtung eine Carry Propagation erzwungen wird und so die höchstwertigen Bits korrigiert werden. Mit Carry Propagation wird der schrittweise Übertrag eines Übertragsbit oder Carry-Bit in Folge einer Addition bezeichnet. Insbesondere können andere Kodierungen als eine binäre Kodie- rung gewählt werden.
In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung umfasst der Funktionsgenerator einen invertierenden Addierer, einen Multiplikator und einen Tabellenspeicher mit vorher bestimmten Generatorwerten, die beispielsweise der Kosinusfunktion entprechen. Ein erster Eingang des Multiplikators ist mit dem ersten Verzögerungsglied und ein zweiter Eingang des Multiplikators mit dem Ta- bellenspeicher gekoppelt. Ein Ausgang des Multiplikators ist mit einem ersten Eingang des invertierenden Addierers verbunden. Ein zweiter, invertierender Eingang des invertierenden Addierers ist mit dem zweiten Verzögerungsglied gekoppelt und ein Ausgang des invertierenden Addierers liegt an der Signalkorrektureinrichtung an.
Das am ersten Eingang des Multiplikators anliegende Rekursionssignal oder zweite Anfangssignal wird mit Kosinuswerten aus dem Tabellenspeicher multipliziert und das so erzeugte Multiplikationssignal koppelt an den ersten Eingang des invertierenden Addierers. Das zweite Verzögerungsglied koppelt das erste Anfangssignal oder das an ihm anliegende Rekursionssignal an den zweiten, invertierenden Eingang des inver- tierenden Addierers. Durch Addition mittels des invertierenden Addierers wird so das Rekursionssignal zum aktuellen Zählerwert erzeugt.
Vorteilhafterweise erlaubt die Kombination von einem MuI- tiplizierer, einem Addierer und einem Tabellenspeicher die Implementierung einer rekursiven Sinus-Funktion. Bevorzugt sind der Multiplizierer, der Addierer und der Tabellenspeicher als logische Bausteine ausgestaltet. Alternativ kann der Tabellenspeicher Sinus-Werte enthalten und zusammen mit geeignet gewählten Anfangssignalen die Implementierung einer rekursiven Kosinus-Funktion erlauben.
In einer Ausführungsform umfasst das Verfahren zur Signalver- arbeitung mit einem integrierten Schaltkreis einen Rekursionsanfang, ein Durchführen eines Rekursionsschrittes, mit dem durch eine rekursive Funktionsvorschrift aus einem Anfangssignal ein Rekursionssignal generiert wird, ein Durchführen einer Fehlerkorrektur des Rekursionssignals, und ein rekursives Wiederholen von Rekursionsschritt und Fehlerkorrektur bis eine Endbedingung erreicht ist, sowie ein Bereitstellen des Rekursionssignals als Ausgangssignal.
Mit dem Rekursionsanfang wird mindestens ein Anfangssignal bereitgestellt und in der Folge mit jedem weiteren Rekursionsschritt aus dem Anfangssignal ein Rekursionssignal mittels der rekursiven Funktionsvorschrift generiert. Das Rekursions- signal wird in der Folge einer Fehlerkorrektur unterzogen und als korrigiertes Rekursionssignal wieder einem Rekursionsschritt zugeführt. Eine so definierte Schleife wird iterativ durchlaufen bis eine Endbedingung erreicht ist und dann ein Ausgangssignal bereitgestellt.
Vorteilhafterweise wird mit jedem Rekursionsschritt eine Fehlerkorrektur durchgeführt. Insbesondere können Quantisierungsfehler schrittweise kompensiert. So wird verhindert, dass sich eine lineare oder exponentielle Fehlerfortpflanzung einstellt. Bevorzugt ist die Endbedingung durch eine maximale Zahl von Rekursionsschritten vorgegeben.
In einer Weiterbildung des Verfahrens zur Signalverarbeitung sind das Anfangssignal und das Rekursionssignal digital.
Vorteilhafterweise ist die Signalverarbeitung mit digitalen Rechenoperationen möglich. Bevorzugt erfolgt die Fehlerkorrektur schrittweise durch Addition eines Offsets und Ersetzung fehlerbehafteter Bit-Blöcke.
In einer Weiterbildung des Verfahrens zur Signalverarbeitung wird die Zahl der Rekursionsschritte mit einem Zählerwert gezählt . In einer Weiterbildung des Verfahrens zur Signalverarbeitung wird die Fehlerkorrektur durch eine Korrektur des Rekursionssignals mit Werten aus einer Look-Up Tabelle in Abhängigkeit vom Zählerwert durchgeführt.
In der Look-Up Tabelle sind vorher berechnete Werte zur Korrektur des Rekursionssignals abgelegt und mit dem Zählerwert indiziert. Bevorzugt wird aus Werten der Look-Up Tabelle in Abhängigkeit vom Zählerwert ein Offset generiert und zum Re- kursionssignal addiert. Auf diese Weise lassen sich die höchstwertigen Bits des Rekursionssignals korrigieren. Die niedrigstwertigen Bits werden durch Werte aus der Look-Up Tabelle in Abhängigkeit von Zählerwert ersetzt und so ebenfalls fehlerkorrigiert .
Vorteilhafterweise erfolgt die Fehlerkorrektur durch Ersetzung fehlerbehafteter Bit-Blöcke durch vorher berechnete Bit- Blöcke. Auf diese Weise lässt sich die Look-Up Tabelle im Umfang im Vergleich zu herkömmlichen Verfahren reduzieren.
Mit anderen Worten wird eine rekursive Funktion schrittweise von dem Generator berechnet. Mit jedem Rekursionsschritt wird ein zunächst noch fehlerbehafteter Wert der Wortlänge WL erzeugt und dann mittels des Addierers vom Fehler in den WL-w höchstwertigen (MSB) Bits befreit, wobei w die Zahl der niedrigstwertigen (LSB) Bits angiebt. Daraufhin wird mittels einer Look-Up Table der noch verbleibende Fehler, der sich nur mehr in den w LSB Bits des Rekursionswertes befinden kann, durch ein Ersetzen der letzten w Bits mit vorher be- rechneten Werten aus der Look-Up Tabelle korrigiert. Die Korrektur des Fehlers in den WL-w Bits des Datenwortes erfolg somit durch Evaluierung eines w-Bit Wertes, beispielsweise mit 3-bit, aus der Tabelle. In einer Weiterbildung des Verfahrens zur Signalverarbeitung wird das Anfangssignal und das korrigierte Rekursionssignal zu einem aktuellen Zählerwert sowie zu einem vorherigen Zählerwert berücksichtigt.
Mit einem ersten Zählerwert wird der Rekursionsanfang definiert und das Anfangssignal bereitgestellt. Mit jedem folgenden, aktuellen Zählerwert wird der Rekursionsschritt derart durchgeführt, dass aus dem Anfangssignal oder dem korrigier- ten Rekursionssignal zu einem vorherigen Zählerwert verzögert mittels der Funktionsvorschrift das Rekursionssignal zum aktuellen Zählerwert generiert wird. Durch die Fehlerkorrektur wird in der Folge das korrigierte Rekursionssignal zum aktuellen Zählerwert generiert. Der Rekursionsschritt wird rekur- siv derart wiederholt, dass mit jedem folgenden Zählerwert zunächst das korrigierte Rekursionssignal zum aktuellen Zählerwert als das korrigierte Rekursionssignal zum vorherigen Zählerwert übernommen wird. In einer Weiterbildung umfasst das Verfahren zur Signalverarbeitung eine Fehlerkorrektur, die derart erfolgt, dass eine Zahl von fehlerbehafteten Bits des Rekursionssignals mit vorher berechneten, nicht fehlerbehafteten Bits aus der Look-Up Tabelle ersetzt wird.
Die Fehlerkorrektur erfolgt schrittweise. Bevorzugt werden zunöchst die höchstwertigen Bits des Rekursionssignals durch Offset-Addition korrigiert. Die niedrigstwertigen Bits werden durch fehlerkorrigierte Werte aus der Look-Up Tabelle er- setzt. Vorteilhafterweise lässt sich die Look-Up Tabelle im Umfang im Vergleich zu herkömmlichen Verfahren und der Rechenaufwand vorteilhaft reduzieren. Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand von Figuren näher erläutert. Insoweit sich Schaltungsteile oder Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
Es zeigen:
Figur 1 eine beispielhafte Ausführungsform eines integrierten Schaltkreises mit einer Signalverarbeitungsan- Ordnung zur Berechnung rekursiver Funktionen zweiter Ordnung nach dem vorgeschlagenen Prinzip,
Figur 2 eine Look-Up Tabelle mit Werten zur Bitersetzung von w=3 niedrigstwertigen Bits gemäß Figur 1,
Figur 3 eine beispielhafte Ausführungsform eines integrierten Schaltkreises mit einer Signalverarbeitungsanordnung zur rekursiven Berechnung einer Sinus- oder Kosinus-Funktion nach dem vorgeschlagenen Prinzip, und
Figur 4 Quantisierungsfehler als Funktion eines Zählerwertes, wie sie bei der Signalverarbeitungsanordnung gemäß Figur 3 auftreten.
Figur 1 zeigt eine beispielhafte Ausführungsform eines integrierten Schaltkreises mit einer Signalverarbeitungsanordnung zur Berechnung rekursiver Funktionen zweiter Ordnung nach dem vorgeschlagenen Prinzip. Die Signalverarbeitungsanordnung verfügt über einen Funktionsgenerator Fkt zur Berechnung rekursiver Funktionen zweiter Ordnung, sowie über einen ersten Multiplexer Ml und einen zweiten Multiplexer M2. An einem ersten Eingang IMl des ersten Multiplexers Ml liegt ein erstes Anfangssignal gl und an einem ersten Eingang 1M2 des zweiten Multiplexers M2 ein zweites Anfangssignal gθ an. Ein Ausgang des ersten Multiplexers liegt über ein erstes Verzögerungsglied Zl an einem zweiten Eingang 2M2 des zweiten MuI- tiplexers an. Ein Ausgang des zweiten Multiplexers M2 ist mit einem zweiten Verzögerungsglied Z2 gekoppelt. Das erste, wie das zweite Verzögerungsglied, Zl und Z2, sind mit dem Funktionsgenerator Fkt verbunden. Ein Ausgang des Funktionsgenerators Fkt ist verbunden mit einem ersten Eingang eines Addierers A. Ein zweiter Eingang des Addierers A ist mit einem Offset-Generator Off gekoppelt. Ein Ausgang des Addierers A koppelt an einen ersten Eingang einer Signalkorrektureinrichtung Cor. Ein zweiter Eingang der Sig- nalkorrektureinrichtung Cor ist mit einem Ausgang eines Speichers ROM gekoppelt, der eine Look-Up Tabelle umfasst. Der Ausgang des Speichers ROM ist zudem mit einem Eingang des Offset-Generators Off verbunden. Ein Ausgang der Signalkorrektureinrichtung Cor koppelt in einer Schleife zurück an ei- nen zweiten Eingang 2Ml des ersten Multiplexers Ml und liegt zudem an einem Ausgang Out der Signalverarbeitungseinrichtung an .
Ein Zähler Cnt zum Zählen von Rekursionsschritten stellt dem ersten und zweiten Multiplexer, Ml und M2, sowie dem Speicher ROM mit der Look-Up Tabelle einen Zählerwert n von Rekursionsschritten bereit. Der Zähler zum Zählen von Rekursionsschritten generiert diskrete Zählerwerte n, die von 0 bis zu M-I laufen, wobei M eine vorher definierte Zahl von Rekursionsschritten ist. Erfindungsgemäß werden M Rekursionssignale generiert, wobei die Zahl M von einer konkreten Anwendung abhängt. Mit dem Zählerwert n=0 wird der Rekursionsanfang definiert und das erste und zweite Anfangssignal, gl und gθ, über den ersten bzw. zweiten Multiplexer, Ml und M2, an das erste bzw. zweite Verzögerungsglied, Zl und Z2, durchgeschleift. Sowohl das erste, wie das zweite Verzögerungsglied, Zl und Z2, stellen die an ihnen anliegenden Signale, insbesondere das erste und zweite Anfangssignal, gl und gθ, jeweils um einen Zählerwert n verzögert dem Funktionsgenerator Fkt bzw. im Fall des ersten Verzögerungsgliedes Zl zusätzlich dem zweiten Multiplexer M2 bereit. Mit dem Zählerwert n=l liegen somit das erste und das zweite Anfangssignal, gl und gθ, am Funktionsgenerator Fkt an und der Rekursionsanfang ist abgeschlossen.
Der Funktionsgenerator Fkt generiert zum aktuellen Zählerwert n ein Rekursionssignal f (n) gemäß einer rekursiven Funktionsvorschrift der Form f(n) = f(g(n-2),g(n-ϊ),Θ,φ), wobei g(n-l) und g(n-2) korrigierte Rekursionssignale zum Zählerwert n-1 bzw. n-2 darstellen. Dabei ist der Rekursionsanfang, also n=0 bzw. n=l, definiert durch gφ) = gθ
g(i) = gi ' wobei gθ dem ersten Anfangssignal und gl dem zweiten Anfangssignal entspricht. Der Parameter Θ definiert eine Schrittwei- te von einem Funktionswert f (n) zu einem nächsten Funktionswert f (n+1) und erlaubt insbesondere die Implementierung verschiedener Auflösungen der Rekursionsschritte. Die Größe φ definiert einen Offset-Wert, mit dem eine Phasenverschiebung relativ zu Θ berücksichtigt werden kann. Erfindungsgemäß sind das erste und zweite Anfangssignal, gθ und gl, sowie die Rekursionssignale f (n) und g(n) digital und verfügen über eine von der Abwendung abhängige, gleiche Wortlänge WL. Das Rekursionssignal f (n) zum Zählerwert n enthält einen Fehler e (n) , der mittels der Signalkorrekturvorrichtung Cor korrigiert wird, die so ein korrigiertes Rekursionssignal g(n) zum Zählerwert n der Form g(n) = f(n)+e(n) generiert. Erfindungsgemäß werden dazu zunächst die (WL - w) höchstwertigen Bits des Rekursionssignals f (n) an den ersten Eingang des Addierers A übergeben. Dabei gibt w die Zahl der niedrigstwertigen Bits vor, die insbesondere von den theoretischen Fehlergrenzen des Fehlers e (n) bzw. implizit von einer konkreten Rekursionsformel abhängt. Am zweiten Eingang des Addierers A liegt ein Offset-Signal an, das in Abhängigkeit vom Zählerwert n und Werten aus der Look-Up Tabelle des Speichers ROM gebildet wird. Am Ausgang des Addierers A wird nach Addition der beiden Eingangssignale ein Additionssignal p (n) bereitgestellt und dem ersten Eingang der Signalkorrekturvorrichtung Cor zugeführt. Am zweiten Eingang der Signalkorrekturvorrichtung Cor liegt in Abhängigkeit vom Zählerwert n ein Signal t (n) an, das aus Werten der Look-Up Tabelle des Speichers generiert ist. Erfindungsgemäß enthält die Look-Up Tabelle insgesamt M vorherberechnete und mit den Zählerwerten n indizierte Werte, die jeweils aus w Bits zusammengesetzt sind. Insbesondere ist das Signal t (n) ebenfalls aus w Bits zusammengesetzt. In der Signalkorrekturvorrichtung Cor wird durch eine Bitersetzung aus den beiden Signalen p (n) und t (n) ein korrigiertes Rekursionssignal g(n) gebildet. Erfindungs- gemäß bildet das Signal t (n) die w niedrigstwertigen Bits und p (n) die höchstwertigen Bits des korrigierten, digitalen Rekursionssignals g(n) . Das so generierte korrigierte Rekursionssignal g(n) wird zum einen an den ersten Multiplexer Ml zurückgekoppelt und zum anderen am Ausgang Out der Signalver- arbeitungsvorrichtung bereitgestellt.
Vorteilhafterweise ermöglicht der Integrierte Schaltkreis mit einer Signalverarbeitungsanordnung eine flexible Korrektur digitaler Quantisierungsfehler, die im Gegensatz zu herkömm- liehen Verfahren keine einschränkenden Annahmen über die Verwendung der Parameter Θ und φ erfordert und die so im Rahmen einer konkreten Anwendung beliebig angepasst werden können. Erfindungsgemäß können die Parameter Θ und φ durch den Anwender durch geeignete Mittel am integrierten Schaltkreis einge- stellt werden. Insbesondere stellt der erfindungsgemäße Integrierte Schaltkreis mit der Signalverarbeitungsanordnung im Vergleich mit einer komplett iterativen bzw. einer Signalverarbeitung auf Basis von Look-Up Tabellen einen Hybriden dar. Der Integrierte Schaltkreis verfügt daher über einen Bedarf an Chip-Fläche und/oder Rechenleistung, der in der Regel zwischen den herkömmlichen Realisierungen liegt. Vorteilhafterweise wird der Integrierte Schaltkreis in Anwendungen eingesetzt, die keinen hohen Rechenaufwand erlauben und für die die Verwendung umfangreicher Look-Up Tabellen zu aufwendig ist. Insbesondere werden im Speicher ROM mit der Look-Up Tabelle nur wenige niedrigwertige Bits, bevorzugt der Wortlänge WL=3, abgelegt. In einer alternativen nicht gezeigten Ausführungsform enthält der Integrierte Schaltkreis mit einer Signalverarbeitungsanordnung einen Funktionsgenerator Fkt zur Berechnung rekursiver Funktionen der Ordnung k, wobei k die Zahl von Signalen angibt, die der Funktionsgenerator Fkt benötigt, um einen nächsten Rekursionsschritt zu berechnen. Dazu wird auf dem integrierten Schaltkreis eine Zahl von k gekoppelten Multi- plexern und Verzögerungsgliedern vorgesehen, wobei jedes Verzögerungsglied seinerseits an den Funktionsgenerator Fkt ge- koppelt ist. Zudem liegen an den Multiplexern insgesamt k Anfangssignale an.
Figur 2 zeigt eine beispielhafte Ausführungsform einer Look- Up Tabelle mit Werten zur Bitersetzung von w=3 niedrigstwer- tigen Bits gemäß Figur 1. In einer ersten Tabellenspalte sind die Zählerwerte n eingetragen, die hier der Indizierung der Look-Up Tabelle dienen. In einer zweiten Tabellenspalte stehen Tabellenwerte tn, die der Signalkorrekturvorrichtung Cor mittels des Signals t (n) zur Bitersetzung übergeben werden. Und in der dritten Tabellenspalte sind Informationen zur Berücksichtung eines Offsets durch den Offset-Generator Off enthalten .
In Abhängigkeit vom aktuellen Zählerwert n des Zählers Cnt wird der entsprechende Tabellenwert tn gewählt und das Signal t (n) der Signalkorrekturvorrichtung zur Bitersetzung der w=3 niedrigstwertigen Bits übergeben. Zu gewissen Zählerwerten n werden Offsetwerte der Look-Up Tabelle an den Offset- Generator Off übergeben. Bevorzugt sind Offsetwerte als Maxi- mum und Minimum des Quantisierungsfehlers e (n) definiert.
Vorteilhafterweise gewährleistet die vorgeschlagene Fehlerkorrektur, dass sich der Fehler e (n) auf ein bestimmtes In- tervall beschränkt. Insbesondere wird so eine lineare oder exponentielle Fehlerfortpflanzung verhindert. Vorteilhafterweise ist die Fehlerkorrektur von den Parametern Θ und φ unabhängig.
Eine Bitersetzung der w niedrigstwertigen Bits eines Rekursionssignal f (n) der Form f(n) = g(n) + e(n) führt nicht zu einem zulässigen fehlerkorrigierten Rekursionssignal g(n), wenn der Fehler e (n) eine Carry Propagation auf Bitpositionen über w hinaus erzeugt. Dies ist insbesonde¬ re dann der Fall, wenn gilt:
0 > t(n) > 7.
Um zu vermeiden, dass sich die WL-w höchstwertigen Bits des Rekursionssignals f (n) durch den Fehler e (n) in einen fal- sehen Block verschieben, wird durch die Berücksichtigung des Offsets eine Korrektur vorgenommen bevor die Bitersetzung erfolgt. Auf diese Weise wird sichergestellt, dass das korrigierte Rekursionssignal g(n) weiterhin einen korrekten Block von WL-w höchstwertigen Bits aufweist.
Der Fehler e (n) ist in der Regel unbekannt. Durch die folgende Fallunterscheidung wird der Fehler e (n) so abgeschätzt, dass eine Carry Propagation in allen Fällen vermieden wird: Fall 1 : t(n)=lll..ll bis (111..1 - max(e(n))+l
Fall 2: t(n)=000..00 bis (QQQ.. Q - min(e(n))-l . Im Fall 1 wird als Vorkehrung eine maximale Fehlergrenze max (e (n) ) durch den Offset-Generator Off subtrahiert und so aus dem Rekursionssignal f (n) das Signal p(n) = f(n)-max(e(n)) gebildet und der Signalkorrekturvorrichtung Cor zugeführt. Das korrigierte Rekursionssignal g(n) reproduziert dann nach der Bitersetzung durch t (n) die korrekten WL-w höchstwertigen Bits, denn es gilt: t{ή)+e(n)-max(e(n)) < 7.
Im Fall 2 wird analog eine minimale Fehlergrenze min (e (n) ) als Vorkehrung durch den Offset-Generator Off subtrahiert und so aus dem Rekursionssignal f (n) das Signal p(n) = f(n) +mm(e(n)) generiert und der Signalkorrekturvorrichtung Cor zugeführt. Das korrigierte Rekursionssignal g(n) reproduziert dann nach der Bitersetzung durch t (n) die korrekten WL-w höchstwertigen Bits, denn es gilt: t(n) + e(n) +mm(e(n))>0.
Anhand von Figur 2 kann die Offset-Korrektur beispielhaft für den Fall w=3 nachvollzogen werden. Die Fehlergrenzen sind in dem Beispiel durch das geschlossene Intervall [-3,2] gegeben. Unter Fall 1 fallen die Tabellenwerte t(n)=l11 und t(n)=110. Die Offset-Korrektur erfolgt durch Subtraktion der maximalen Fehlergrenze max(e(n))=2.
Unter den Fall 2 fallen die Tabellenwerte t(n)=OOO, t(n)=001 und t(n)=010. Die Offset-Korrektur erfolgt durch Subtraktion der minimalen Fehlergrenze min(e(n))=-3. Für alle anderen Tabellenwerte tn wird keine Offset-Korrektur benötigt. Erfindungsgemäß wird dies realisiert, indem der Offset-Generator Off den Wert Null generiert und durch den Addierer A zu dem Rekursionssignal f (n) addiert wird. Insbesondere erzwingt die beschriebene Offset-Korrektur eine kor- rekte Carry Propagation und stellt sicher, dass die so generierten Signale p (n) im korrekten Block von WL-w höchstwertigen Bits verbleiben. Durch die folgende Bitersetzung mit den Tabellenwerten tn wird dann der Fehler e (n) korrekt berücksichtigt .
Figur 3 zeigt eine beispielhafte Ausführungsform eines integrierten Schaltkreises mit einer Signalverarbeitungsanordnung zur rekursiven Berechnung einer Sinus- oder Kosinus-Funktion nach dem vorgeschlagenen Prinzip. Der Funktionsgenerator Fkt umfasst einen Multiplizierer MuI und einen Addierer Add, sowie einen Tabellenspeicher T mit vorher berechneten Sinusoder Kosinus-Werten. Ein erster Eingang des Multiplikators MuI ist mit dem ersten Verzögerungsglied Zl und ein zweiter Eingang des Multiplikators MuI mit dem Tabellenspeicher T gekoppelt. Ein Ausgang des Multiplikators MuI ist mit einem ersten Eingang des Addierers Add verbunden. Ein zweiter invertierender Eingang des Addierers Add ist mit dem zweiten Verzögerungsglied Z2 gekoppelt und ein Ausgang des Addierers Add liegt an der Signalkorrektureinrichtung Cor an.
Durch die Ausgestaltung des Funktionsgenerators Fkt mit zwei Addierern, A und Add, einem Multiplikator MuI und einem Ta- bellenspeicher T mit Sinus- oder Kosinus-Werten ist eine rekursive Funktionsvorschrift zweiter Ordnung implementiert, die aus geeigneten Anfangssignalen gθ und gl Rekursionssignale f (n) der Form f(n) = sin(nΘ+φ) = 2-cos(Θ)•sin((n -1)Θ+φ)—sin((n -2)Θ+φ) bzw .
f(n) = cos(nΘ+φ) = 2-sin(Θ)-cos((n-l)Θ+φ)-cos((n-2)Θ+φ) generiert. Zu jedem, monoton steigenden Zählerwert n werden Rekursionssignale f (n) , also sin (n Θ + φ) oder cos (n Θ + φ) unter Berücksichtigung eines konstanten Offset Winkels φ und der Schrittweite Θ rekursiv berechnet. Insbesondere ist der Parameter w in beiden Fällen gleich drei. Zu jedem Zählerwert n werden mittels der Fehlerkorrektur gemäß der Figuren 1 und 2 korrigierte Rekursionssignale g(n) mit einer Präzision von WL-bit erzeugt und als Ausgangssignal des integrierten
Schaltkreises am Ausgang Out bereitgestellt und an den ersten Multiplexer Ml zurückgekoppelt. Vorteilhafterweise umfasst die Komplexität der Signalverarbeitung pro Ausgangsignal eine Multiplikation, zwei Additionen, sowie eine 3-bit Look-Up Tabelle. Im Vergleich zu konventionellen Verfahren, die auf iterativen Ansätzen, wie ei- nem CORDIC (COoRdinate Digital Computer) , oder reinen Look-Up Tabellen basieren, verfügt der vorgeschlagene Integrierte Schaltkreis erfindungsgemäß ab etwa einer Präzision von 16 bit oder mehr und einer großen Zahl von Ausgangssignalen (M größer 2A9) über eine geringere Chipgröße und geringere Anforderungen an die Rechenleistung. Insbesondere benötigt die vorgeschlagene Fehlerkorrektur im Vergleich zu anderen rekursiven Verfahren einen geringeren Rechenaufwand und erlaubt beliebige Offset-Winkel φ und Schrittweiten Θ.
Figur 4 zeigt Quantisierungsfehler als Funktion des Zählerwertes, wie sie bei der Signalverarbeitungsanordnung gemäß Figur 3 auftreten. Aufgetragen ist der Quantisierungsfehler e (n) gegen den Zählerwert n. Dabei ist der Quantisierungsfeh- ler e (n) berechnet aus der Differenz e(n) = f(n)-g(n) der jeweiligen Rekursionssignale f (n) und korrigierten Rekur- sionssignale g(n), hier für die rekursive Berechnung einer Sinus-Funktion mit einer Präzision von 24-bit.
Vorteilhafterweise bleibt der Quantisierungsfehler e (n) innerhalb eines wohldefinierten Intervalls und steigt nicht Ii- near oder exponentiell mit wachsendem Zählerwert n an.
Bezugszeichenliste
IMl erster Eingang des ersten Multiplexers
1M2 erster Eingang des zweiten Multiplexers
2Ml zweiter Eingang des ersten Multiplexers
2M2 zweiter Eingang des zweiten Multiplexers
A Addierer
Add Addierer
Cnt Zähler
Cor Signalkorrekturvorrichtung
Fkt Funktionsgenerator
f (n) Rekursionssignal zum Zählerwert n
gθ zweites Anfangssignal
gl erstes Anfangssignal
g(n) korrigiertes Rekursionssignal zum Zählerwert n g(n-l) korrigiertes Rekursionssignal zum Zählerwert n-1 g(n-2) korrigiertes Rekursionssignal zum Zählerwert n-2
Ml erster Multiplexer
M2 zweiter Multiplexer
MuI Multiplikator
n Zählerwert des Zählers
Off Offset-Generator
Out Ausgang der Signalverarbeitungsanordnung
p (n) Signal
ROM Speicher mit Look-Up Tabelle
tn Tabellenwerte
t (n) Signal zur Bitersetzung
T Tabellenspeicher
Zl erstes Verzögerungsglied
Z2 zweites Verzögerungsglied

Claims

Patentansprüche
1. Integrierter Schaltkreis mit einer Signalverarbeitungsanordnung, bei dem
- ein Zähler (Cnt) zum Zählen von Rekursionsschritten mit einem Generator (G) und einer Korrektureinrichtung (K) gekoppelt ist, und dem Generator (G) und der Korrektureinrichtung (K) einen Zählerwert (n) von Rekursionsschritten bereitstellt,
- der Generator (G) rekursiv zu jedem Zählerwert (n) ein Rekursionssignal (f(n)) erzeugt und an einem Ausgang bereitstellt,
— die Korrektureinrichtung (K) über einen Eingang mit dem Ausgang des Generators (G) verbunden ist und in Abhängigkeit vom Zählerwert (n) aus dem Rekursionssignal (f(n)) ein korrigiertes Rekursionssignal (g(n)) zu dem Zählerwert (n) erzeugt, das an einem ersten Ausgang der Korrektureinrichtung (K) und einem zweiten Ausgang (Out) zum Bereitstellen eines Ausgangssignals der Signalverarbeitungsanordnung bereitsteht, und
— der erste Ausgang der Korrektureinrichtung mit einem Eingang des Generators (G) gekoppelt ist.
2. Integrierter Schaltkreis nach Anspruch 1, bei dem
— der Generator (G) ein Selektionsschaltnetz zum Wählen eines Anfangssignals und einen Funktionsgenerator (Fkt) zum Generieren eines Rekursionssignals
(f (n) ) umfasst,
- das Selektionsschaltnetz einen ersten Eingang, der mit der Korrektureinrichtung (K) gekoppelt ist, und einen zweiten Eingang, an dem das Anfangssignal an- liegt, umfasst, und das Selektionsschaltnetz mit dem Funktionsgenerator (Fkt) gekoppelt ist,
- der Zähler (Cnt) mit dem Selektionsschaltnetz gekoppelt ist und das Selektionsschaltnetz so steu- ert, dass in Abhängigkeit vom Zählerwert (n) der erste Eingang oder der zweite Eingang mit dem Funktionsgenerator (Fkt) elektrisch leitend geschalten ist, und
- der Funktionsgenerator (Fkt) mit der Korrekturein- richtung (K) gekoppelt ist.
3. Integrierter Schaltkreis nach Anspruch 2, bei dem das Anfangssignal und das Rekursionssignal (f(n)) digital sind.
4. Integrierter Schaltkreis nach Anspruch 2 oder 3, bei dem das Anfangssignal und das Rekursionssignal (f(n)) diskret sind.
5. Integrierter Schaltkreis nach einem der Ansprüche 2 bis 4, bei dem
- das Selektionsschaltnetz einen Multiplexer und ein Verzögerungsglied umfasst und der Multiplexer mit dem Verzögerungsglied gekoppelt ist,
- an einem ersten Eingang des Multiplexers das Anfangssignal anliegt und ein zweiter Eingang des Multiplexers mit der Korrektureinrichtung (K) gekoppelt ist,
- der Zähler (Cnt) mit dem Multiplexer gekoppelt ist und in Abhängigkeit vom Zählerwert (n) steuert, ob der erste Eingang des Multiplexers oder der zweite Eingang des Multiplexers elektrisch leitend mit dem Verzögerungsglied verbunden ist, und — das Verzögerungsglied mit dem Funktionsgenerator
(Fkt) gekoppelt ist.
6. Integrierter Schaltkreis nach Anspruch 5, bei dem — die Korrektureinrichtung (K) einen Speicher (ROM) mit einer Look-Up Tabelle und eine Signalkorrektureinrichtung (Cor) umfasst,
— die Look-Up Tabelle des Speichers (ROM) vorher berechnete Werte enthält, die mit dem Zählerwert (n) indiziert sind, und
— die Signalkorrektureinrichtung (Cor) über einen
ersten Eingang mit dem Funktionsgenerator (Fkt) verbunden und über einen zweiten Eingang an den Speicher (ROM) gekoppelt ist, und mit einem Ausgang am zweiten Eingang des Multiplexers anliegt.
7. Integrierter Schaltkreis nach Anspruch 6, bei dem
— das Selektionsschaltnetz einen ersten Multiplexer
(Ml) und einen zweiten Multiplexer (M2) umfasst, - an einem ersten Eingang (IMl) des ersten Multiplexers (Ml) ein erstes Anfangssignal (gθ) anliegt und ein zweiter Eingang (2Ml) des ersten Multiplexers (Ml) mit der Signalkorrektureinrichtung (Cor) gekoppelt ist, sowie ein Ausgang des ersten Multiple- xers (Ml) mit einem ersten Verzögerungsglied (Zl) verbunden ist,
— an einem ersten Eingang (1M2) des zweiten Multiplexers (M2) ein zweites Anfangssignal (gl) anliegt und ein zweiter Eingang (2M2) des zweiten Multiple- xers (M2) mit dem ersten Verzögerungsglied (Zl) gekoppelt ist, sowie ein Ausgang des zweiten Multi- plexers (M2) mit einem zweiten Verzögerungsglied (Z2) verbunden ist,
- das erste Verzögerungsglied (Zl) mit dem Funktionsgenerator (Fkt) verbunden ist, und
— das zweite Verzögerungsglied (Z2) mit dem Funktionsgenerator (Fkt) verbunden ist.
8. Integrierter Schaltkreis Anspruch 6 oder 7, bei dem
- ein Addierer (A) zum Addieren eines Offset-Wertes über einen ersten Eingang (IA) mit dem Funktionsgenerator (Fkt) und über einen zweiten Eingang (2A) mit einem Offset-Generator (Off) verbunden ist, und mit einem Ausgang an der Signalkorrektureinrichtung
(Cor) anliegt, und
- der Offset-Generator (Off) mit der Look-Up Tabelle des Speichers (ROM) gekoppelt ist.
9. Integrierter Schaltkreis nach einem der Ansprüche 6 bis 8, bei dem
— der Funktionsgenerator (Fkt) einen Addierer (Add) , einen Multiplikator (MuI) und einen Tabellenspeicher (T) mit vorher bestimmten Kosinus-Werten um- fasst,
- ein erster Eingang des Multiplikators (MuI) mit dem ersten Verzögerungsglied (Zl) und ein zweiter Eingang des Multiplikators (MuI) mit dem Tabellenspeicher (T) gekoppelt sind, und ein Ausgang des Multiplikators (MuI) mit einem ersten Eingang des Addierers (Add) verbunden ist, und
- ein zweiter invertierender Eingang des Addierers
(Add) mit dem zweiten Verzögerungsglied (Z2) gekoppelt ist, und ein Ausgang des Addierers (Add) am Addierer (A) der Signalkorrektureinrichtung (Cor) anliegt .
10. Verfahren zur Signalverarbeitung in einem integrier- ten Schaltkreis umfassend:
- einen Rekursionsanfang, durch den mindestens ein Anfangssignal bereitgestellt wird,
- Durchführen eines Rekursionsschrittes, mit dem
durch eine rekursive Funktionsvorschrift aus dem Anfangssignal ein Rekursionssignal (f(n)) generiert wird,
- Durchführen einer Fehlerkorrektur des Rekursionssignals,
- rekursives Wiederholen von Rekursionsschritt und Fehlerkorrektur, bis eine Endbedingung erreicht ist, und
- Bereitstellen des Rekursionssignals (f(n)) als Ausgangssignal .
11. Verfahren zur Signalverarbeitung nach Anspruch 10, bei dem das Anfangssignal und das Rekursionssignal (f(n)) digital sind.
12. Verfahren zur Signalverarbeitung nach Anspruch 10
oder 11, bei dem die Zahl der Rekursionsschritte mit einem Zählerwert (n) gezählt wird.
13. Verfahren zur Signalverarbeitung nach einem der Ansprüche 10 bis 12, bei dem die Fehlerkorrektur durch eine Korrektur des Rekursionssignals (f(n)) mit Werten aus einer Look-Up Tabelle in Abhängigkeit vom Zählerwert (n) durchgeführt wird.
14. Verfahren zur Signalverarbeitung nach einem der Ansprüche 10 bis 13, bei dem
- mit einem ersten Zählerwert der Rekursionsanfang definiert und das Anfangssignal bereitgestellt wir- d,
- mit jedem folgenden, aktuellen Zählerwert (n) der Rekursionsschritt derart durchgeführt wird, dass aus dem Anfangssignal oder einem korrigierten Rekursionssignal (g(n-l)) zum vorherigen Zählerwert (n-1) verzögert mittels der Funktionsvorschrift das
Rekursionssignal (f(n)) zum aktuellen Zählerwert (n) generiert wird,
— durch die Fehlerkorrektur das korrigierte Rekursionssignal (g(n)) zum aktuellen Zählerwert (n) gene- riert wird, und
— der Rekursionsschritt derart rekursiv wiederholt wird, dass mit jedem folgenden Zählerwert (n) zunächst das korrigierte Rekursionssignal (g(n)) zum aktuellen Zählerwert (n) als das korrigierte Rekur- sionssignal (g(n-l) zum vorherigen Zählerwert (n-1) übernommen wird.
15. Verfahren zur Signalverarbeitung nach Anspruch 13, bei dem die Fehlerkorrektur derart erfolgt, dass eine Zahl von fehlerbehafteten Bits des Rekursionssignals
(f(n)) mit vorher berechneten, nicht fehlerbehafteten Bits aus der Look-Up Tabelle ersetzt wird.
PCT/EP2010/060347 2009-07-21 2010-07-16 Erzeugung eines diskreten periodischen signals Ceased WO2011009822A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009034100.5 2009-07-21
DE102009034100A DE102009034100B3 (de) 2009-07-21 2009-07-21 Integrierter Schaltkreis mit einer Signalverarbeitungsanordnung und Verfahren zur Signalverarbeitung

Publications (1)

Publication Number Publication Date
WO2011009822A1 true WO2011009822A1 (de) 2011-01-27

Family

ID=43017134

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/060347 Ceased WO2011009822A1 (de) 2009-07-21 2010-07-16 Erzeugung eines diskreten periodischen signals

Country Status (2)

Country Link
DE (1) DE102009034100B3 (de)
WO (1) WO2011009822A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140004180A (ko) * 2011-01-20 2014-01-10 메르크 파텐트 게엠베하 중합가능한 화합물 및 액정 디스플레이에서의 이의 용도

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761751A (en) * 1986-07-29 1988-08-02 American Telephone And Telegraph Company At&T Bell Laboratories Method and apparatus for generating digital signals representing periodic samples of a sine wave
US4888719A (en) * 1988-07-21 1989-12-19 General Electric Company Sampled-data sine wave and cosine wave generation by accumulation
US5533070A (en) 1993-02-08 1996-07-02 Zenith Electronics Corporation Simplified complex multiplier in error tracking loop
US6271781B1 (en) 1998-06-10 2001-08-07 Lockheed Martin Corporation Nonlinear filter correction of multibit ΣΔ modulators
US20020165889A1 (en) * 2000-09-28 2002-11-07 Seagate Technology Llc Digital sine/cosine wave generator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761751A (en) * 1986-07-29 1988-08-02 American Telephone And Telegraph Company At&T Bell Laboratories Method and apparatus for generating digital signals representing periodic samples of a sine wave
US4888719A (en) * 1988-07-21 1989-12-19 General Electric Company Sampled-data sine wave and cosine wave generation by accumulation
US5533070A (en) 1993-02-08 1996-07-02 Zenith Electronics Corporation Simplified complex multiplier in error tracking loop
US6271781B1 (en) 1998-06-10 2001-08-07 Lockheed Martin Corporation Nonlinear filter correction of multibit ΣΔ modulators
US20020165889A1 (en) * 2000-09-28 2002-11-07 Seagate Technology Llc Digital sine/cosine wave generator

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DARWOOD N: "ACCURATE SINE-WAVE OSCILLATOR", WIRELESS WORLD, IPC BUSINESS PRESS LTD. HAYWARDS HEATH, GB, vol. 87, no. 1545, 1 June 1981 (1981-06-01), pages 69/70,78, XP000649369 *
FURUNO K ET AL: "Design of Digital Sinusoidal Oscillators with Absolute Periodicity", IEEE TRANSACTIONS ON AEROSPACE AND ELECTRONIC SYSTEMS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. AES-10, no. 6, 1 November 1975 (1975-11-01), pages 1286 - 1299, XP011166082, ISSN: 0018-9251, DOI: DOI:10.1109/TAES.1975.308186 *
MCAULIFFE ET AL: "Digital Sampled Oscillator", IP.COM JOURNAL, IP.COM INC., WEST HENRIETTA, NY, US, 1 September 1972 (1972-09-01), XP013066779, ISSN: 1533-0001 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140004180A (ko) * 2011-01-20 2014-01-10 메르크 파텐트 게엠베하 중합가능한 화합물 및 액정 디스플레이에서의 이의 용도
KR101898748B1 (ko) 2011-01-20 2018-09-13 메르크 파텐트 게엠베하 중합가능한 화합물 및 액정 디스플레이에서의 이의 용도

Also Published As

Publication number Publication date
DE102009034100B3 (de) 2011-03-31

Similar Documents

Publication Publication Date Title
DE4311259C2 (de) Analog/Digital-Wandler mit Kalibrierung und Verfahren zur Ausführung einer Analog/Digital-Wandlung
DE4127096C2 (de) Gleichspannungs-Kalibriereinrichtung für einen Digital/Analog-Wandler
DE102009010155B4 (de) Digitales Trimmen von (SAR-)ADCs
DE69032710T2 (de) Auf statistischen Prinzipien basiertes kontinuierliches Autokalibrierungsverfahren und -gerät
DE69424877T2 (de) Reed-solomon-dekoder
DE69925058T2 (de) Mehrstufiger Analog-Digital-Wandler mit Anwendung eines Zittersignals
DE69517411T2 (de) Effiziente architektur zur korrektur von komponentenfehlanpassungen und schaltungsnichtlinearitäten in a/d umsetzern
DE4237082A1 (de)
DE4127078A1 (de) Phasenentzerrer fuer einen digital/analog-wandler
DE60214333T2 (de) Verfahren und Schaltungsanordnung zur Kalibrierung eines Analog-Digital Wandlers
DE102017129062B4 (de) Analog/Digital-Umsetzer mit Hintergrundkalibrierungstechniken
DE19521609B4 (de) Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung
DE112013000908B4 (de) Stabilitätskorrektur für einen Shuffler eines SIGMA-DELTA-ADU
DE102017203804A1 (de) Umwandlung digitaler Abtastrate
EP1447913A1 (de) Kompensationsschaltungsanordnung und Kompensationsverfahren zum Kompensieren von nicht-linearen Verzerrungen eines AD-Wandlers
DE19521610B4 (de) Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung
DE2711292A1 (de) Verzoegerungsleitung
DE102005039684A1 (de) Abtastratenverdopplung unter Verwendung von wechselnden ADCS
DE102014200309A1 (de) Verfahren zum Überprüfen einer Ausgabe
DE102009034100B3 (de) Integrierter Schaltkreis mit einer Signalverarbeitungsanordnung und Verfahren zur Signalverarbeitung
DE3702697A1 (de) Paritaetserzeugungsschaltung
DE102009039430B4 (de) Vorrichtung und Verfahren mit ersten und zweiten Zeittakten
WO2000031877A2 (de) Sigma-delta-d/a-wandler
DE69217720T2 (de) Die Abtastrate umwandelndes Filter
DE3046772C2 (de) Taktgenerator

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10735249

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10735249

Country of ref document: EP

Kind code of ref document: A1