WO2010143404A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
WO2010143404A1
WO2010143404A1 PCT/JP2010/003779 JP2010003779W WO2010143404A1 WO 2010143404 A1 WO2010143404 A1 WO 2010143404A1 JP 2010003779 W JP2010003779 W JP 2010003779W WO 2010143404 A1 WO2010143404 A1 WO 2010143404A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
electrode
discharge
sustain
scan electrode
Prior art date
Application number
PCT/JP2010/003779
Other languages
English (en)
French (fr)
Inventor
吉濱豊
小川兼司
澤田剛輝
前田敏行
赤松慶治
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to EP10785936A priority Critical patent/EP2410507A4/en
Priority to JP2011518297A priority patent/JP5126418B2/ja
Priority to KR1020117027464A priority patent/KR20120012473A/ko
Priority to US13/376,527 priority patent/US20120075283A1/en
Priority to CN2010800246266A priority patent/CN102460546A/zh
Publication of WO2010143404A1 publication Critical patent/WO2010143404A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Definitions

  • the present invention relates to an AC surface discharge type plasma display panel driving method and a plasma display apparatus.
  • a plasma display panel (hereinafter abbreviated as “panel”) includes a plurality of discharge cells each having a scan electrode, a sustain electrode, and a data electrode. Red, green, and blue light are generated by ultraviolet rays generated by gas discharge in the discharge cell. Color display is performed by exciting and emitting phosphors of each color.
  • a subfield method that is, a method in which a single field is formed using a plurality of subfields having an initialization period, an address period, and a sustain period, and gradation display is performed by combining subfields that emit light. Is common.
  • An initialization operation is performed during the initialization period of each subfield, a write operation is performed during the write period, and a maintenance operation is performed during the sustain period.
  • the initialization operation is an operation that generates initialization discharge and forms wall charges necessary for the subsequent address operation.
  • the initializing operation includes a forced initializing operation that generates an initializing discharge regardless of the operation of the immediately preceding subfield, and a selective initializing that generates an initializing discharge only in the discharge cells that have performed address discharge in the immediately preceding subfield.
  • the address operation is an operation in which an address discharge is selectively generated in the discharge cells in accordance with an image to be displayed to form wall charges
  • the sustain operation is to generate a sustain discharge by alternately applying a sustain pulse to the display electrode pair, This is an operation of causing the phosphor layer of the corresponding discharge cell to emit light.
  • the light emission of the phosphor layer due to the sustain discharge is light emission related to gradation display, and the other light emission is light emission not related to gradation display.
  • Patent Document 1 discloses a driving method in which one subfield for performing a forced initializing operation is set for one field, and the subfields for performing a selective initializing operation are used for the other subfields.
  • Patent Document 2 discloses a driving method in which an upward ramp waveform voltage is applied to the scan electrode at the end of the sustain period, and a downward ramp waveform voltage is applied to the scan electrode in the next initialization period to perform a selective initialization operation. It is disclosed.
  • Patent Document 3 discloses a driving method in which an abnormal charge erasing period in which a rectangular waveform voltage is applied to a scan electrode is provided after an initializing period of a subfield in which a forced initializing operation is performed.
  • the present invention provides a panel driving method and a plasma display device capable of generating a stable address discharge while ensuring a sufficient voltage setting margin and displaying an image with high display quality.
  • the panel driving method of the present invention comprises a plurality of sub-fields having an initialization period, an address period, and a sustain period to form one field, and a plurality of discharge cells having scan electrodes, sustain electrodes, and data electrodes.
  • a panel driving method for driving a panel wherein, in an initialization period of at least one subfield of a plurality of subfields, selective initialization is performed only with discharge cells that have generated an address discharge in the immediately preceding address period.
  • a selective initializing operation for generating discharge is performed.
  • the selective initializing operation includes a step of applying a first voltage to the sustain electrode and applying an up-slope waveform voltage to the scan electrode, and applying a down-slope waveform voltage to the scan electrode.
  • the plasma display device of the present invention uses a panel having a plurality of discharge cells each having a scan electrode, a sustain electrode, and a data electrode, and a plurality of subfields each having an initialization period, an address period, and a sustain period. And a drive circuit that generates a drive voltage and applies the drive voltage to each electrode of the panel, wherein the drive circuit has an initialization period of at least one subfield of the plurality of subfields , A first voltage is applied to the sustain electrode, an ascending waveform voltage is applied to the scan electrode, a descending ramp waveform voltage is applied to the scan electrode, and then a positive rectangular voltage is applied to the scan electrode.
  • the panel driving method of the present invention comprises a plurality of sub-fields having an address period, a sustain period, and an erase period to form one field, and a plurality of discharge cells having scan electrodes, sustain electrodes, and data electrodes.
  • a panel driving method for driving a panel wherein a voltage obtained by subtracting a voltage applied to a data electrode from a low-voltage side voltage of a sustain pulse applied to a scan electrode in the sustain period is defined as a first voltage, and the scan electrode is maintained in the sustain period.
  • the voltage obtained by subtracting the voltage applied to the data electrode from the high-voltage side voltage of the sustain pulse applied to the second voltage is used as the second voltage, and the data pulse applied to the data electrode from the low-voltage side voltage of the scan pulse applied to the scan electrode in the address period
  • the voltage obtained by subtracting the low-voltage side voltage is the third voltage
  • the voltage obtained by subtracting the third voltage from the first voltage uses the data electrode as the anode and the scan electrode.
  • a voltage obtained by subtracting the third voltage from the second voltage, which is equal to or higher than the discharge start voltage for the cathode is the discharge start voltage with the data electrode as the anode and the scan electrode as the cathode, and the data electrode as the cathode and the scan electrode as the anode.
  • the erase discharge is selectively generated only in the discharge cells that have generated the address discharge in the immediately preceding address period, and the erase discharge is scanned using the sustain electrode as the cathode.
  • a step of generating a first discharge with an electrode as an anode, a step of generating a first discharge with a scan electrode as a cathode and a data electrode as an anode, and a second time with a sustain electrode as a cathode and a scan electrode as an anode A step of generating a discharge and a step of generating a second discharge using the scan electrode as a cathode and the data electrode as an anode are performed.
  • the fourth voltage is applied to the sustain electrode
  • the rising ramp waveform voltage is applied to the scan electrode
  • the sustain electrode is the cathode
  • the scan electrode is the anode.
  • Second discharge with the sustain electrode as the cathode and the scan electrode as the anode by applying a fifth voltage higher than the fourth voltage to the sustain electrode and applying a descending ramp waveform voltage to the scan electrode May be generated.
  • the plasma display apparatus of the present invention uses a panel having a plurality of discharge cells each having a scan electrode, a sustain electrode, and a data electrode, and a plurality of subfields each having an address period, a sustain period, and an erase period. And a driving circuit that generates a driving voltage waveform and applies the driving voltage waveform to each electrode of the panel, wherein the driving circuit performs data from the low-voltage side voltage of the sustain pulse applied to the scan electrode during the sustain period.
  • the voltage obtained by subtracting the voltage applied to the electrodes is the first voltage
  • the voltage obtained by subtracting the voltage applied to the data electrodes from the high-voltage side voltage of the sustain pulse applied to the scan electrodes in the sustain period is the second voltage
  • the write period The voltage obtained by subtracting the low-voltage side voltage of the data pulse applied to the data electrode from the low-voltage side voltage of the scan pulse applied to the scan electrode in FIG. Is the third voltage
  • the voltage obtained by subtracting the third voltage from the first voltage is equal to or higher than the discharge start voltage with the data electrode as the anode and the scan electrode as the cathode, and from the second voltage to the third voltage.
  • the voltage obtained by subtracting the voltage is set to a voltage that does not exceed the sum of the discharge start voltage with the data electrode as the anode and the scan electrode as the cathode and the discharge start voltage with the data electrode as the cathode and the scan electrode as the anode.
  • a first discharge is generated with the sustain electrode as the cathode and the scan electrode as the anode, and then a first discharge with the scan electrode as the cathode and the data electrode as the anode is generated.
  • a second discharge is generated with the electrode as the anode, and then a second discharge is generated with the scan electrode as the cathode and the data electrode as the anode. Only the discharge cells that have generated the address discharge in the immediately preceding address period are selected.
  • the present invention it is possible to provide a panel driving method and a plasma display apparatus capable of generating a stable address discharge while ensuring a sufficient voltage setting margin and displaying an image with high display quality. It becomes.
  • FIG. 1 is an exploded perspective view of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of a panel used in the plasma display device.
  • FIG. 3 is a drive voltage diagram applied to each electrode of the plasma display device.
  • FIG. 4A is a diagram illustrating a setting range of a voltage that is a pulse peak value of a sustain pulse.
  • FIG. 4B is a diagram illustrating a setting range of a voltage that is a pulse peak value of an address pulse.
  • FIG. 5 is a circuit block diagram of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 6 is a circuit diagram of a scan electrode driving circuit of the plasma display device.
  • FIG. 1 is an exploded perspective view of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of a panel used in the plasma display device.
  • FIG. 3
  • FIG. 7 is a circuit diagram of a sustain electrode driving circuit of the plasma display device.
  • FIG. 8 is a drive voltage waveform diagram applied to each electrode of the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 9 is a diagram for explaining definitions of a first voltage, a second voltage, and a third voltage of the plasma display device.
  • FIG. 10 is a diagram showing an example of a method for measuring the discharge start voltage of the plasma display device.
  • FIG. 1 is an exploded perspective view of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • a plurality of display electrode pairs 24 each including a scanning electrode 22 and a sustaining electrode 23 are formed on a glass front substrate 21.
  • a dielectric layer 25 is formed so as to cover the display electrode pair 24, and a protective layer 26 is formed on the dielectric layer 25.
  • the protective layer 26 is formed using magnesium oxide, which is a material having high electron emission performance, in order to easily generate discharge.
  • a plurality of data electrodes 32 are formed on the back substrate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is formed thereon.
  • a phosphor layer 35 that emits red, green, and blue light is provided on the side surface of the partition wall 34 and on the dielectric layer 33.
  • the front substrate 21 and the rear substrate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect each other with a minute discharge space interposed therebetween, and the outer periphery thereof is sealed with a sealing material such as glass frit.
  • a sealing material such as glass frit.
  • a mixed gas of neon and xenon is sealed as a discharge gas.
  • the discharge space is partitioned into a plurality of sections by partition walls 34, and discharge cells are formed at the intersections between the display electrode pairs 24 and the data electrodes 32. These discharge cells discharge and emit light to display an image.
  • the structure of the panel 10 is not limited to the above-described structure, and may be, for example, provided with a stripe-shaped partition wall.
  • FIG. 2 is an electrode array diagram of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • the panel 10 includes n scan electrodes SC1 to SCn (scan electrodes 22 in FIG. 1) and n sustain electrodes SU1 to SUn (sustain electrodes 23 in FIG. 1) which are long in the row direction, and are long in the column direction.
  • M data electrodes D1 to Dm data electrode 32 in FIG. 1) are arranged.
  • M ⁇ n are formed.
  • the plasma display apparatus displays an image by subfield method, that is, by dividing one field into a plurality of subfields and controlling light emission / non-light emission of each discharge cell for each subfield.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • the initialization period the history of wall charges of the previous discharge cells is erased, and an initialization operation is performed to form wall charges necessary for the subsequent address discharge on each electrode.
  • the address period an address discharge is selectively generated in the discharge cells to emit light to perform an address operation for forming wall charges.
  • a sustain operation is performed in which a sustain pulse of the number corresponding to the luminance weight determined in advance for each subfield is alternately applied to the display electrode pair to generate a sustain discharge in the discharge cell that generated the address discharge. I do. Note that the maintenance period may be omitted in order to keep the emission luminance low.
  • subfield configuration for example, one field is divided into 10 subfields (SF1, SF2,..., SF10), and each subfield is (1, 2, 3, 6, 11, 18, 30). , 44, 60, 80). Then, the forced initialization operation is performed in the initialization period of SF1, and the selective initialization operation is performed in the initialization period of SF2 to SF10.
  • the present invention is not limited to the subfield configuration such as the number of subfields and the luminance weight.
  • FIG. 3 is a drive voltage diagram applied to each electrode of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • voltage 0 (V) is first applied to data electrodes D1 to Dm, and voltage 0 (V) is also applied to sustain electrodes SU1 to SUn. Then, an upward ramp waveform voltage that gently rises from voltage Vi1 equal to or lower than the discharge start voltage for sustain electrodes SU1 to SUn toward voltage Vi2 exceeding the discharge start voltage is applied to scan electrodes SC1 to SCn. Then, weak initializing discharges occur between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and between scan electrodes SC1 to SCn and data electrodes D1 to Dm, respectively, and negative walls are formed on scan electrodes SC1 to SCn.
  • a voltage is accumulated and a positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn.
  • the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.
  • the voltage Ve is applied to the sustain electrodes SU1 to SUn, and a downward ramp waveform voltage that gently decreases from the voltage Vi3 to the voltage Vi4 is applied to the scan electrodes SC1 to SCn. Then, a weak initializing discharge occurs again, and the wall voltages on scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn are weakened. An excessive portion of the wall voltage of the data electrodes D1 to Dm is discharged and adjusted to a wall voltage suitable for the address operation. In this way, the forced initializing operation in which the initializing discharge is generated in all the discharge cells is completed.
  • the voltage 0 (V) is continuously applied to the data electrodes D1 to Dm
  • the voltage Ve is continuously applied to the sustain electrodes SU1 to SUn
  • the voltage Vc is applied to the scan electrodes SC1 to SCn.
  • a scan pulse of voltage Va is applied to scan electrode SC1 in the first row, and an address pulse of voltage Vd is applied to data electrode Dk corresponding to the discharge cell to emit light.
  • the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 exceeds the discharge start voltage by adding the positive wall voltage on the data electrode Dk to the difference (Vd ⁇ Va) of the externally applied voltage.
  • a discharge is generated between data electrode Dk and scan electrode SC1, and this is extended to a discharge between scan electrode SC1 and sustain electrode SU1 to generate an address discharge.
  • a positive wall voltage is accumulated on scan electrode SC1
  • a negative wall voltage is accumulated on sustain electrode SU1
  • a negative wall voltage is also accumulated on data electrode Dk.
  • an address operation is performed in which an address discharge is caused in the discharge cells to be lit in the first row and wall voltage is accumulated on each electrode.
  • the voltage at the intersection between the data electrode Dh and the scan electrode SC1 to which the address pulse is not applied does not exceed the discharge start voltage, so the address discharge does not occur.
  • a scan pulse is applied to the scan electrode SC2 in the second row, and an address pulse is applied to the data electrode Dk corresponding to the discharge cell to emit light.
  • an address discharge occurs between data electrode Dk and scan electrode SC2 and between sustain electrode SU2 and scan electrode SC2, a positive wall voltage is accumulated on scan electrode SC2, and a negative wall voltage is applied on sustain electrode SU2. And a negative wall voltage is also accumulated on the data electrode Dk.
  • an address operation is performed in which an address discharge is caused in the discharge cell to be lit in the second row and wall voltage is accumulated on each electrode.
  • the voltage at the intersection between the data electrode Dh and the scan electrode SC2 to which no address pulse is applied does not exceed the discharge start voltage, and therefore no address discharge occurs.
  • a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. Further, a positive wall voltage is accumulated on the data electrode Dk.
  • the sustain discharge does not occur in the discharge cells in which the address discharge has not occurred, and the wall voltage at the end of the initialization operation is maintained.
  • sustain pulses corresponding to the luminance weight are alternately applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and sustain discharge is continuously generated in the discharge cells in which address discharge has occurred.
  • voltage 0 (V) which is the first voltage
  • scan electrode SC1 to SCn rises slowly from voltage 0 (V) to voltage Vr.
  • Vr is set to the same voltage as the voltage Vs.
  • a first weak erase discharge is generated with scan electrode SCi as an anode and sustain electrode SUi as a cathode. .
  • the wall voltage on scan electrode SCi and sustain electrode SUi is weakened.
  • a downward ramp waveform voltage that gently falls from the voltage 0 (V) toward the voltage Vi4 is applied to the scan electrodes SC1 to SCn.
  • a weak discharge is generated again in the discharge cell that has generated a weak erasing discharge.
  • the weak discharge at this time is the first discharge with the scanning electrode as the cathode and the data electrode as the anode.
  • the voltage Vi4 is set to be equal to or slightly higher than the voltage Va of the scanning pulse.
  • a rectangular voltage of voltage Vr is applied to scan electrodes SC1 to SCn for a time Te.
  • a third discharge is generated in the discharge cell in which the weak erasing discharge is generated.
  • the discharge at this time is the second discharge using the scan electrode as the anode and the sustain electrode as the cathode.
  • the discharge at this time is generated by applying a ramp waveform voltage rising to the voltage Vr to the scan electrode, and then generating the discharge again without generating a discharge having the scan electrode as the cathode and the sustain electrode as the anode. Since the discharge is generated by applying the voltage Vr to the light, the discharge is weak.
  • voltage Ve which is a second voltage higher than the first voltage
  • scan electrodes SC1 to SCn gradually drop from voltage 0 (V) toward voltage Vi4. Apply a falling ramp waveform voltage.
  • the fourth weak discharge is generated in the discharge cell that generated the discharge.
  • the discharge at this time is the second discharge with the scanning electrode as the cathode and the data electrode as the anode.
  • a discharge is generated with the scan electrode as a cathode and the sustain electrode as an anode. Due to this weak discharge, excessive portions of the wall voltage on scan electrode SCi, sustain electrode SUi, and data electrode Dk are discharged and adjusted to a wall voltage suitable for the address operation. In this way, the initialization operation is completed.
  • the discharge generated here is due to the descending ramp waveform voltage that gradually falls. Therefore, the generated discharge is weak, and the wall voltage on scan electrode SCi, sustain electrode SUi, and wall voltage on data electrode Dk are adjusted very accurately. In this way, when the discharge is generated using the gentle ramp waveform voltage following the discharge generated using the rectangular voltage, the wall voltage can be adjusted accurately, and the subsequent address discharge can be generated stably. it can.
  • the operation during the subsequent write period of SF2 is the same as the operation during the write period of SF1
  • the operation during the sustain period of SF2 is the same as the operation during the sustain period of SF1 except for the number of sustain pulses.
  • the operations in SF3 to SF10 are the same as those in SF2 except for the number of sustain pulses.
  • the voltage Vi1 is 200 (V)
  • the voltage Vi2 is 400 (V)
  • the voltage Vi3 is 200 (V)
  • the voltage Vi4 is -180 (V)
  • the voltage Vc is -55 (V).
  • the voltage Va is ⁇ 200 (V)
  • the voltage Vs is 200 (V)
  • the voltage Vr is 200 (V)
  • the voltage Ve is 150 (V)
  • the voltage Vd is 60 (V).
  • the time Te is 50 ⁇ s.
  • these voltage values are not limited to the values described above, and are desirably set optimally based on the discharge characteristics of the panel and the specifications of the plasma display device.
  • a first discharge is generated with the sustain electrode SUi as the cathode and the scan electrode SCi as the anode, and then the scan electrode SCi as the cathode and the data electrode Dk as the anode.
  • the first discharge is generated, and then the second discharge is generated using the sustain electrode SUi as a cathode and the scan electrode SCi as an anode, and then the second discharge using the scan electrode SCi as a cathode and the data electrode Dk as an anode.
  • a discharge is generated.
  • a voltage 0 (V) as the first voltage is applied to the sustain electrodes SU1 to SUn, and a slope of 10 (V / V) is applied to the scan electrodes SC1 to SCn.
  • ⁇ s is applied to the scan electrodes SC1 to SCn, and then the ramp waveform voltage having a slope of ⁇ 1.5 (V / ⁇ s) is applied to the scan electrodes SC1 to SCn.
  • a positive rectangular voltage having a time of 1 ( ⁇ s) or less is applied, and then voltage Ve, which is a second voltage higher than the first voltage, is applied to sustain electrodes SU1 to SUn, and scan electrodes SC1 to SCn are applied to scan electrodes SC1 to SCn.
  • a downward ramp waveform voltage having a slope of ⁇ 1.5 (V / ⁇ s) is applied.
  • FIG. 4 shows the experimental results of measuring the voltage setting margin by the conventional driving method described in Patent Document 2 and the voltage setting margin by the driving method in the present embodiment.
  • FIG. 4A shows the pulse of the sustain pulse.
  • FIG. 4B shows the setting range of the voltage Vd, which is the pulse peak value of the write pulse, respectively.
  • the setting range of the voltage Vs by the conventional driving method is 170 (V) to 183 (V), and the setting range of the voltage Vs by the driving method in this embodiment is 170 (V) to 210. (V).
  • V the voltage setting margin
  • the reason why the driving margin is widened by the driving method in the present embodiment can be considered as follows, for example.
  • sustain pulses are alternately applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and then an upward ramp waveform voltage rising to voltage Vr is applied to scan electrodes SC1 to SCn to generate an erasing discharge.
  • Vr in order to generate the erasure discharge only in the discharge cells that have generated the sustain discharge, the voltage Vr cannot be set very high, and must be set to a voltage comparable to the voltage Vs.
  • the wall voltage history due to the sustain discharge cannot be completely erased, and the wall charges accumulated by the sustain discharge remain.
  • the voltage Vs cannot be set high.
  • sustain pulses are alternately applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn in the sustain period
  • discharge using sustain electrode SUi as a cathode and scan electrode SCi as an anode is performed.
  • discharges with the scan electrode SCi as a cathode and the data electrode Dk as an anode are alternately generated twice. Therefore, the history of the wall voltage due to the sustain discharge is erased, and there is no possibility that the sustain discharge occurs in the discharge cells that have not performed the address operation in the address period, and the voltage Vs can be set high.
  • the lower limit of the setting range of the voltage Vd by the conventional driving method is 58 (V)
  • the driving method in the present embodiment it can be seen that the voltage setting margin of the voltage Vd is widened as compared with the conventional driving method. Note that both the driving method in the present embodiment and the conventional driving method operated normally even when the voltage Vd was set as the upper limit voltage of the withstand voltage of the data electrode driving circuit.
  • the voltage setting margins of the voltage Vs and the voltage Vd can be expanded as compared with the conventional panel driving method.
  • the voltage setting margin can be expanded for the pulse peak value of the scanning pulse and the like.
  • the setting range of the voltage Vd and the setting range of the pulse peak value of the scan pulse depend on the time Te for applying the rectangular voltage of the voltage Vr to the scan electrodes SC1 to SCn. If the time Te is set long, the voltage setting is performed. There is also a tendency for margins to widen. However, in practice, a sufficient voltage setting margin can be secured by setting the time Te to about 50 ⁇ s.
  • FIG. 5 is a circuit block diagram of plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • the plasma display device 40 includes the panel 10 and its drive circuit.
  • the drive circuit includes an image signal processing circuit 41, a data electrode drive circuit 42, a scan electrode drive circuit 43, a sustain electrode drive circuit 44, a timing generation circuit 45, and each of them.
  • a power supply circuit (not shown) for supplying necessary power to the circuit block is provided.
  • the image signal processing circuit 41 converts the input image signal into image data indicating light emission / non-light emission for each subfield.
  • the data electrode driving circuit 42 converts the image data for each subfield into address pulses corresponding to the data electrodes D1 to Dm and applies them to the data electrodes D1 to Dm.
  • the timing generation circuit 45 generates various timing signals for controlling the operation of each circuit block based on the vertical synchronization signal and the horizontal synchronization signal, and supplies them to the respective circuit blocks.
  • Scan electrode drive circuit 43 generates the drive voltage described above based on the timing signal and applies it to each of scan electrodes SC1 to SCn.
  • Sustain electrode drive circuit 44 generates the drive voltage described above based on the timing signal and applies it to sustain electrodes SU1 to SUn.
  • FIG. 6 is a circuit diagram of scan electrode drive circuit 43 of plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • Scan electrode drive circuit 43 includes sustain pulse generation circuit 50, ramp waveform voltage generation circuit 60, and scan pulse generation circuit 70.
  • Sustain pulse generation circuit 50 includes power recovery circuit 51, switching element Q55, switching element Q56, and switching element Q59, and generates sustain pulses to be applied to scan electrodes SC1 to SCn.
  • the power recovery circuit 51 recovers and reuses power when driving the scan electrodes SC1 to SCn.
  • Switching element Q55 clamps scan electrodes SC1 to SCn to voltage Vs
  • switching element Q56 clamps scan electrodes SC1 to SCn to voltage 0 (V).
  • the switching element Q59 is a separation switch, and is provided to prevent a current from flowing backward through a parasitic diode or the like of the switching element constituting the scan electrode driving circuit 43.
  • Scan pulse generation circuit 70 has switching elements Q71H1 to Q71Hn, Q71L1 to Q71Ln, and switching element Q72. Then, a scan pulse is generated based on the power source of voltage Va and the power source E71 of voltage (Vc ⁇ Va) superimposed on the reference potential (potential of node A shown in FIG. 6) of scan pulse generating circuit 70, A scan pulse is sequentially applied to each of scan electrodes SC1 to SCn at the timing shown in FIG. Scan pulse generation circuit 70 outputs the output voltage of sustain pulse generation circuit 50 as it is during the sustain operation. That is, the voltage at node A is output to scan electrodes SC1 to SCn.
  • the ramp waveform voltage generation circuit 60 includes Miller integration circuits 61, 62, and 63, and generates the ramp waveform voltage shown in FIG.
  • Miller integrating circuit 61 includes transistor Q61, capacitor C61, and resistor R61. By applying a constant voltage to input terminal IN61, Miller integrating circuit 61 generates an upward ramp waveform voltage that gradually rises toward voltage Vi2.
  • Miller integrating circuit 62 includes transistor Q62, capacitor C62, resistor R62, and diode D62 for preventing backflow, and by applying a constant voltage to input terminal IN62, it rises gently toward voltage Vr. Generate waveform voltage.
  • Miller integrating circuit 63 includes transistor Q63, capacitor C63, and resistor R63, and applies a constant voltage to input terminal IN63 to generate a downward ramp waveform voltage that gradually decreases toward voltage Vi4.
  • the switching element Q69 is also a separation switch, and is provided to prevent a current from flowing backward through a parasitic diode or the like of the switching element constituting the scan electrode drive circuit 43.
  • switching elements and transistors can be configured by using generally known elements such as MOSFETs and IGBTs. These switching elements and transistors are controlled by timing signals corresponding to the switching elements and transistors generated by the timing generation circuit 45.
  • FIG. 7 is a circuit diagram of sustain electrode drive circuit 44 of plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • Sustain electrode drive circuit 44 includes sustain pulse generation circuit 80 and constant voltage generation circuit 85.
  • Sustain pulse generation circuit 80 includes power recovery circuit 81, switching element Q83, and switching element Q84, and generates sustain pulses to be applied to sustain electrodes SU1 to SUn.
  • the power recovery circuit 81 recovers and reuses power when driving the sustain electrodes SU1 to SUn.
  • Switching element Q83 clamps sustain electrodes SU1 to SUn to voltage Vs
  • switching element Q84 clamps sustain electrodes SU1 to SUn to voltage 0 (V).
  • the constant voltage generation circuit 85 has switching elements Q86 and Q87, and applies the voltage Ve to the sustain electrodes SU1 to SUn.
  • switching elements can also be configured by using generally known elements such as MOSFETs and IGBTs. These switching elements are also controlled by timing signals corresponding to the respective switching elements generated by the timing generation circuit 45.
  • Scan electrode drive circuit 43 shown in FIG. 6 and sustain electrode drive circuit 44 shown in FIG. 7 are used to generate drive voltages to be applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn during the initialization period of SF2.
  • a method will be described. It is assumed here that the voltage Vr is set to the same voltage as the voltage Vs.
  • switching element Q84 To apply voltage 0 (V) to sustain electrodes SU1 to SUn, switching element Q84 is turned on. In order to apply an upward ramp waveform voltage that gradually rises to the voltage Vr to scan electrodes SC1 to SCn, switching elements Q71L1 to Q71Ln and switching element Q69 are turned on, and a voltage is applied to input terminal IN62 to set Miller integrating circuit 62. Make it work.
  • transistor Q62 of Miller integrating circuit 62 is turned off and switching element Q56 is turned on. Then, voltage 0 (V) is applied to scan electrodes SC1 to SCn. Then, the switching elements Q56 and Q69 are turned off, and a voltage is applied to the input terminal IN63 to operate the Miller integrating circuit 63.
  • transistor Q63 of Miller integrating circuit 63 is turned off, and switching elements Q69, Q59, and Q55 are turned on.
  • the switching element Q84 is turned off, and the switching elements Q86 and Q87 are turned on.
  • transistor Q62 of Miller integration circuit 62 is turned off, switching element Q56 is turned on, Voltage 0 (V) is applied to scan electrodes SC1 to SCn.
  • the switching elements Q56 and Q69 are turned off, and a voltage is applied to the input terminal IN63 to operate the Miller integrating circuit 63.
  • the switching elements Q86 and Q87 of the sustain electrode drive circuit 44 may be turned off immediately before the voltage of the scan electrodes SC1 to SCn reaches the voltage Vi4, so that the sustain electrodes SU1 to SUn are in a high impedance state. By driving in this way, the subsequent write operation can be generated more stably.
  • FIG. 3 shows such a driving voltage.
  • the driving voltage of the panel shown in FIG. 3 can be generated.
  • the drive circuits shown in FIGS. 5 to 7 are examples, and the present invention is not limited to the circuit configurations of these drive circuits.
  • the plasma display apparatus displays an image by subfield method, that is, by dividing one field into a plurality of subfields and controlling light emission / non-light emission of each discharge cell for each subfield.
  • each subfield has an address period, a sustain period, and an erase period.
  • the forced initializing operation for forcibly generating the initializing discharge is not performed regardless of the presence or absence of the previous discharge.
  • an address operation is performed in which address discharge is selectively generated in the discharge cells to emit light to form wall charges.
  • a sustain operation is performed in which a sustain pulse of the number corresponding to the luminance weight determined in advance for each subfield is alternately applied to the display electrode pair to generate a sustain discharge in the discharge cell that generated the address discharge. I do.
  • the maintenance period may be omitted in order to keep the emission luminance low.
  • an erasing discharge is selectively generated only in the discharge cells that generated the address discharge in the immediately preceding address period, and the history of wall charges formed by the address discharge or the subsequent sustain discharge is erased, and the subsequent address discharge is performed. An erasing operation is performed to form necessary wall charges on each electrode.
  • subfield configuration for example, one field is divided into 10 subfields (SF1, SF2,..., SF10), and each subfield is (1, 2, 3, 6, 11, 18, 30). , 44, 60, 80).
  • the present invention is not limited to the subfield configuration such as the number of subfields and the luminance weight.
  • FIG. 8 is a drive voltage waveform diagram applied to each electrode of the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • voltage 0 (V) is applied to data electrode D1 through data electrode Dm
  • voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn
  • voltage Vc is applied to scan electrode SC1 through scan electrode SCn.
  • a scan pulse of voltage Va is applied to scan electrode SC1 in the first row
  • an address pulse of voltage Vd is applied to data electrode Dk corresponding to the discharge cell to emit light.
  • the voltage difference at the intersection between the data electrode Dk and the scan electrode SC1 is because the positive wall voltage on the data electrode Dk is added to the difference (Vd ⁇ Va) of the externally applied voltage and exceeds the discharge start voltage VFds.
  • Discharge occurs between data electrode Dk and scan electrode SC1.
  • the discharge generated between data electrode Dk and scan electrode SC1 extends between scan electrode SC1 and sustain electrode SU1, and an address discharge occurs.
  • a positive wall voltage is accumulated on scan electrode SC1, a negative wall voltage is accumulated on sustain electrode SU1, and a negative wall voltage is also accumulated on data electrode Dk.
  • the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.
  • a scan pulse is applied to the scan electrode SC2 in the second row, and an address pulse is applied to the data electrode Dk corresponding to the discharge cell to emit light.
  • an address discharge occurs between data electrode Dk and scan electrode SC2 and between sustain electrode SU2 and scan electrode SC2, a positive wall voltage is accumulated on scan electrode SC2, and a negative wall voltage is applied on sustain electrode SU2. And a negative wall voltage is also accumulated on the data electrode Dk.
  • an address operation is performed in which an address discharge is caused in the discharge cell to be lit in the second row and wall voltage is accumulated on each electrode.
  • the voltage at the intersection between the data electrode Dh and the scan electrode SC2 to which no address pulse is applied does not exceed the discharge start voltage VFds, no address discharge occurs.
  • the first voltage V1, the second voltage V2, and the third voltage V3 are defined as shown in FIG.
  • a voltage obtained by subtracting the voltage applied to the data electrode Dj from the low-voltage side voltage of the sustain pulse applied to the scan electrode SCi in the sustain period to be described later is defined as a first voltage V1, and the high voltage of the sustain pulse applied to the scan electrode SCi in the sustain period.
  • the voltage obtained by subtracting the voltage applied to the data electrode Dj from the side voltage is the second voltage V2, and the low voltage side voltage of the data pulse applied to the data electrode Dj from the low voltage side voltage of the scan pulse applied to the scan electrode SCi in the address period
  • the voltage obtained by subtracting is set as the third voltage V3.
  • the discharge start voltage with the data electrode Dj as the anode and the scan electrode SCi as the cathode is the discharge start voltage VFds
  • the discharge start voltage with the data electrode Dj as the cathode and the scan electrode SCi as the anode is the discharge start voltage VFsd.
  • the discharge with the data electrode Dj as the anode and the scan electrode SCi as the cathode is a discharge in which the electric field in the discharge cell when the discharge occurs is a high potential side on the data electrode Dj side and a low potential side on the scan electrode SCi side. It is.
  • the discharge with the data electrode Dj as the cathode and the scan electrode SCi as the anode is a discharge in which the electric field in the discharge cell when the discharge occurs is a low potential side on the data electrode Dj side and a high potential side on the scan electrode SCi side. is there. Since the protective layer 26 of magnesium oxide having high electron emission performance is formed on the scan electrode SCi side, the discharge start voltage VFds is lower than the discharge start voltage VFsd.
  • the voltage Va of the scan pulse applied to the scan electrode SCi is set so as to satisfy the following two conditions (condition 1) and (condition 2).
  • a voltage obtained by subtracting the third voltage V3 from the second voltage V2 is a discharge start voltage VFds and a data electrode Dj with the data electrode Dj as an anode and the scan electrode SCi as a cathode.
  • a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. Further, a positive wall voltage is accumulated on the data electrode Dk.
  • the sustain discharge does not occur in the discharge cells in which the address discharge has not occurred, and the wall voltage at the end of the initialization operation is maintained.
  • V voltage 0
  • a sustain pulse of voltage Vs is applied to sustain electrode SU1 through sustain electrode SUn.
  • the sustain discharge occurs again in the discharge cell in which the sustain discharge has occurred, and the phosphor layer 35 emits light.
  • a negative wall voltage is accumulated on sustain electrode SUi
  • a positive wall voltage is accumulated on scan electrode SCi.
  • sustain pulses of the number corresponding to the luminance weight are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn, and the sustain discharge is continued in the discharge cells that have caused the address discharge. generate.
  • a voltage 0 which is the fourth voltage, is applied to sustain electrode SU1 through sustain electrode SUn, and an upward ramp waveform voltage that gradually rises to voltage Vr is applied to scan electrode SC1 through scan electrode SCn.
  • the voltage Vr is set to the same voltage as the voltage Vs.
  • a first weak erase discharge is generated with scan electrode SCi as an anode and sustain electrode SUi as a cathode. .
  • the wall voltage on scan electrode SCi and sustain electrode SUi is weakened.
  • scan electrode SC1 through scan electrode SCn receive a downward ramp waveform voltage that gradually decreases from voltage 0 (V) toward voltage Vi4. Apply. Then, a weak discharge is generated again in the discharge cell that has generated a weak erasing discharge.
  • the weak discharge at this time is the first discharge using the scan electrode SCi as a cathode and the data electrode Dk as an anode.
  • the voltage Vi4 is set to be equal to or slightly higher than the voltage Va of the scanning pulse.
  • a rectangular voltage Vr is applied to scan electrode SC1 through scan electrode SCn. Then, a third discharge is generated in the discharge cell in which the weak erasing discharge is generated.
  • the discharge at this time is a second discharge using the scan electrode SCi as an anode and the sustain electrode SUi as a cathode, and is a weak discharge.
  • voltage Ve which is a fifth voltage higher than fourth voltage 0 (V)
  • voltage from voltage 0 (V) is applied to scan electrode SC1 through scan electrode SCn.
  • a downward ramp waveform voltage that gently falls toward Vi4 is applied.
  • a fourth discharge occurs in the discharge cell that generated the discharge.
  • the discharge at this time is the second discharge using the scan electrode SCi as a cathode and the data electrode Dk as an anode. Due to this weak discharge, excessive portions of the wall voltage on scan electrode SCi, sustain electrode SUi, and data electrode Dk are discharged and adjusted to a wall voltage suitable for the address operation. In this way, the erase operation is completed.
  • the erasing discharge is generated only in the discharge cells that have generated the address discharge in the immediately preceding address period.
  • no discharge occurs in the discharge cells that did not generate the address discharge. Therefore, no light emission occurs in the discharge cell displaying black.
  • the voltage Vi4 is ⁇ 260 (V), the voltage Vc is ⁇ 145 (V), the voltage Va is ⁇ 280 (V), the voltage Vs is 200 (V), the voltage Vr is 200 (V), The voltage Ve is 20 (V), and the voltage Vd is 60 (V).
  • these voltage values are not limited to the values described above, and are desirably set optimally based on the discharge characteristics of the panel and the specifications of the plasma display device.
  • the discharge start voltage VFds and the discharge start voltage VFsd of the panel 10 used in the present embodiment are measured by a method described later, and their values are as follows.
  • the discharge start voltage varies depending on the phosphor, and the discharge start voltage VFds between the “data electrode and the scan electrode” for the discharge cell coated with the red phosphor is 200 ⁇ 10 (V), and the discharge start voltage VFsd is 320 ⁇ 10 ( V), the discharge start voltage VFds between the “data electrode and the scan electrode” for the discharge cell coated with the green phosphor is 220 ⁇ 10 (V), the discharge start voltage VFsd is 350 ⁇ 10 (V), and the blue fluorescence
  • the discharge start voltage VFds between the “data electrode and the scan electrode” for the discharge cell coated with the body was 200 ⁇ 10 (V), and the discharge start voltage VFsd was 330 ⁇ 10 (V).
  • the discharge start voltage VFss between the “scan electrode and sustain electrode” is 250 ⁇ 10 (V
  • the voltage on the low voltage side of the sustain pulse is voltage 0 (V)
  • the voltage applied to the data electrode in the sustain period is voltage 0 (V)
  • the first voltage V1 is voltage 0 (V ).
  • the third voltage V3 is the voltage Va.
  • the second voltage V2 is the voltage Vs.
  • a voltage lower than the low voltage side voltage Va of the scan pulse is applied to the scan electrode by applying a voltage not lower than the low voltage side voltage Va of the scan pulse and not higher than the high voltage side voltage Vs of the sustain pulse.
  • a voltage exceeding the high voltage Vs of the sustain pulse is not applied. Therefore, a discharge cell that has not performed address discharge does not emit light.
  • of the low-voltage side voltage Va of the scan pulse is the absolute value of the high-voltage side voltage Vs of the sustain pulse. It becomes larger than the value
  • the drive voltage waveform applied to each electrode in particular, the voltage Va of the scan pulse is set so as to satisfy (Condition 1) and (Condition 2). That is, in the erasing period, the erasing discharge is selectively generated only in the discharge cells that have generated the address discharge in the immediately preceding address period, and the data electrode Dj is applied from the low-voltage side voltage of the sustain pulse applied to the scan electrode SCi in the sustain period.
  • the voltage obtained by subtracting the voltage applied to the first electrode V1 is defined as the first voltage V1
  • the voltage obtained by subtracting the voltage applied to the data electrode Dj from the high voltage on the sustain pulse applied to the scan electrode SCi in the sustain period is defined as the second voltage V2.
  • the first voltage V1 to the first voltage 3 is equal to or higher than the discharge start voltage VFds having the data electrode Dj as the anode and the scan electrode SCi as the cathode, and the voltage V3 is reduced from the second voltage V2. 3 is less than the sum of the discharge start voltage VFds with the data electrode Dj as the anode and the scan electrode SCi as the cathode and the discharge start voltage VFsd with the data electrode Dj as the cathode and the scan electrode SCi as the anode. Absent. By setting in this way, the write operation can be stably generated without using the forced initialization operation. The reason is considered as follows.
  • the wall voltage accumulated in this way will be described.
  • a large amount of charged particles are generated in the discharge cell that generates the sustain discharge, and when these particles diffuse, a small amount of charged particles are supplied to the space inside the discharge cell that displays black without causing the sustain discharge. It is thought that.
  • wall voltages are slowly accumulated so as to alleviate the potential difference between the electrodes by the voltages applied to scan electrode SCi, sustain electrode SUi, and data electrode Dj.
  • the voltage at which the wall voltage gradually approaches (finally settles) is defined as the neglected wall voltage
  • the neglected wall voltage when the sustain pulse is continuously applied alternately to the scan electrode SCi and the sustain electrode SUi is the high voltage of the sustain pulse.
  • the voltage is between the side voltage and the low voltage.
  • a drive voltage waveform other than the sustain pulse is also applied, it can be considered that the neglected wall voltage of each discharge cell is substantially close to the low voltage of the sustain pulse.
  • the neglected wall voltage is greatly affected by the charging characteristics of the phosphor applied inside the discharge cell.
  • the charging characteristics of the phosphor are +20 ( ⁇ C / g) for the red phosphor, ⁇ 30 ( ⁇ C / g) for the green phosphor, and +10 ( ⁇ C / g) for the blue phosphor, respectively. Since only the green phosphor is charged to a negative potential, the neglected wall voltage is lower than that of the red and blue phosphors.
  • the voltage inside the discharge cell during the address period will be described.
  • a wall voltage is gradually accumulated toward the low voltage on the low side of the sustain pulse or a neglected wall voltage higher than that.
  • the voltage Va of the scan pulse in the present embodiment is a voltage that satisfies (Condition 1). Therefore, a positive wall voltage sufficient to generate the address discharge is accumulated on the data electrode Dh, and the address discharge can be generated without performing any forced initialization operation.
  • the wall voltage of the discharge cell displaying black slowly approaches the left wall voltage, and when the voltage obtained by adding the wall voltage to the voltage between the “data electrode-scan electrode” approaches the discharge start voltage during the erasing period, the dark current is increased. The wall voltage on the data electrode Dh is decreased. And since the dark current flowing at this time plays a role of priming to assist the address discharge, it is considered that a stable address discharge can be generated without causing a large discharge delay even in a discharge cell displaying black. be able to.
  • the drive voltage waveform is set so as to satisfy (Condition 1) and (Condition 2) in all the discharge cells. Therefore, it is possible to display an image without light emission not related to gradation display by omitting the forced initialization operation while stably generating the writing operation.
  • a first discharge is generated with the sustain electrode SUi as a cathode and the scan electrode SCi as an anode, and then the first discharge with the scan electrode SCi as a cathode and the data electrode Dk as an anode.
  • a second discharge is generated with the sustain electrode SUi as the cathode and the scan electrode SCi as the anode, and then a second discharge with the scan electrode SCi as the cathode and the data electrode Dk as the anode I am letting.
  • a fourth voltage 0 (V) is applied to the sustain electrode SUi, and an upward slope waveform with a slope of 10 (V / ⁇ s) is applied to the scan electrode SCi.
  • a voltage is applied, and then a downward ramp waveform voltage having a slope of ⁇ 1.5 (V / ⁇ s) is applied to scan electrode SCi, and then a positive quadrature with a rise time of 1 ( ⁇ s) or less is applied to scan electrode SCi.
  • a shape voltage is applied, and then a fifth voltage Ve higher than the fourth voltage 0 (V) is applied to the sustain electrode SUi, and the scan electrode SCi has a slope of ⁇ 1.5 (V / ⁇ s).
  • a ramp waveform voltage is applied.
  • the discharge start voltage VFsd, the discharge start voltage VFds, and the wall voltage are, for example, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. ED-24, NO. 7, JULY, 1977 “Measurement of a Plasma in the AC Plasma Display panel Usage RF Capacitance and Microwave Techniques”. Or you may measure simply as follows. An example of a method for simply measuring the discharge start voltage will be described with reference to FIG.
  • the wall charge is erased. Specifically, as shown in the wall charge erasing period of FIG. 10, a pulse voltage Vers sufficiently higher than the expected discharge start voltage is alternately applied between the electrodes to be measured, for example, the data electrode and the scan electrode. To do.
  • the discharge start is observed. Specifically, as shown in the measurement period of FIG. 10, a pulsed voltage Vmsr lower than the expected discharge start voltage is applied to one electrode, for example, the data electrode, and the light emission associated with the discharge at that time is photogenerated. Detection is performed using a light detection sensor such as Maru. When no discharge is observed, after performing an operation of erasing wall charges during the wall charge erasing period, light emission is observed by applying a pulsed voltage Vmsr with a slightly increased absolute value of voltage during the measurement period.
  • the voltage Vmsr with the minimum absolute value at which light emission is observed in the measurement period is the discharge start voltage.
  • the voltage Vmsr applied in the measurement period is a positive voltage
  • the discharge start voltage VFds with the data electrode as the anode and the scan electrode as the cathode can be measured.
  • the voltage Vmsr applied during the measurement period is a negative voltage
  • the discharge start voltage VFsd with the data electrode as the cathode and the scan electrode as the anode can be measured.
  • the discharge start voltage is known, the voltage at which discharge starts is measured for the discharge cell in which the wall voltage is accumulated, and the wall voltage can be known as the difference between the voltage value and the discharge start voltage measured in advance. .
  • a stable write operation can be performed without using a forced initialization operation by applying a scan pulse that satisfies the above conditions to the scan electrodes.
  • a panel driving method and a plasma display device with improved contrast can be provided.
  • the present invention can generate a stable address discharge while ensuring a sufficient voltage setting margin and display an image with high display quality.
  • the present invention can eliminate the forced initialization operation while stably generating the write operation, eliminate the light emission not related to the gradation display, and greatly improve the contrast. Therefore, it is useful as a panel driving method and a plasma display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

プラズマディスプレイパネルの駆動方法であって、複数のサブフィールドのうちの少なくとも１つのサブフィールドの初期化期間において、直前の書込み期間で書込み放電を発生した放電セルのみで選択的に初期化放電を発生させる選択初期化動作を行い、選択初期化動作は、維持電極に第１の電圧を印加するとともに走査電極に上り傾斜波形電圧を印加するステップと、走査電極に下り傾斜波形電圧を印加した後に正の矩形状電圧を印加するステップと、維持電極に第１の電圧よりも高い第２の電圧を印加するとともに走査電極に下り傾斜波形電圧を印加するステップとを行う。

Description

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
　本発明は、交流面放電型のプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。
　プラズマディスプレイパネル（以下、「パネル」と略記する）は、走査電極と維持電極とデータ電極とを有する放電セルを複数備え、放電セル内でガス放電により発生させた紫外線で赤色、緑色および青色の各色の蛍光体を励起発光させてカラー表示を行っている。
　パネルを駆動する方法としてはサブフィールド法、すなわち初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１つのフィールドを構成し、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。各サブフィールドの初期化期間には初期化動作、書込み期間には書込み動作、維持期間には維持動作を行う。初期化動作は初期化放電を発生し、続く書込み動作に必要な壁電荷を形成する動作である。初期化動作には、直前のサブフィールドの動作にかかわらず初期化放電を発生させる強制初期化動作と、直前のサブフィールドで書込み放電を行った放電セルのみで初期化放電を発生させる選択初期化動作とがある。書込み動作は表示する画像に応じて放電セルで選択的に書込み放電を発生し壁電荷を形成する動作であり、維持動作は表示電極対に交互に維持パルスを印加して維持放電を発生させ、対応する放電セルの蛍光体層を発光させる動作である。この維持放電による蛍光体層の発光は階調表示に関係する発光であり、その他の発光は階調表示に関係しない発光である。
　サブフィールド法の中でも最も低い階調である黒を表示する際の輝度を下げ、階調表示に関係しない発光を極力減らしてコントラストを向上させる駆動方法が検討されている。例えば特許文献１には、強制初期化動作を行うサブフィールドを１フィールドに１つとし、他のサブフィールドでは選択初期化動作を行うサブフィールドで構成する駆動方法が開示されている。
　また特許文献２には、維持期間の最後において走査電極に上り傾斜波形電圧を印加し、その次の初期化期間において走査電極に下り傾斜波形電圧を印加して選択初期化動作を行う駆動方法が開示されている。
　また特許文献３には、強制初期化動作を行うサブフィールドの初期化期間の後に走査電極に矩形波形電圧を印加する異常電荷消去期間が設けられた駆動方法が開示されている。
　特許文献２に記載されているように、駆動電圧に傾斜波形電圧を用いるとリンギング等の波形ひずみが抑えられるので、各放電セルの各電極に駆動電圧を精度よく印加することができる。このため、初期化期間の駆動電圧に傾斜波形電圧を用いると、次の書込み期間では安定した書込み放電を発生させることができる。しかしながら、傾斜波形電圧を用いた放電は微弱な放電であり、また選択初期化を行うために各電極に印加できる電圧範囲は限られるので、それ以前の放電セルの壁電荷の履歴を完全に消去するだけの放電を発生させることが難しいという課題があった。そのために直前のサブフィールドで書込み放電を行った放電セルと書込み放電を行わなかった放電セルとの駆動条件が異なり、その結果、駆動電圧の電圧設定マージンが狭くなるという課題があった。
特開２０００－２４２２２４号公報 特開２００８－２５６７７４号公報 特公ＷＯ２００８／０５９７４５号公報
　本発明は、十分な電圧設定マージンを確保しつつ安定した書込み放電を発生させて、表示品質の高い画像を表示することが可能なパネルの駆動方法およびプラズマディスプレイ装置を提供する。
　本発明のパネルの駆動方法は、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１つのフィールドを構成し、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたパネルを駆動するパネルの駆動方法であって、複数のサブフィールドのうちの少なくとも１つのサブフィールドの初期化期間において、直前の書込み期間で書込み放電を発生した放電セルのみで選択的に初期化放電を発生させる選択初期化動作を行い、選択初期化動作は、維持電極に第１の電圧を印加するとともに走査電極に上り傾斜波形電圧を印加するステップと、走査電極に下り傾斜波形電圧を印加した後に正の矩形状電圧を印加するステップと、維持電極に第１の電圧よりも高い第２の電圧を印加するとともに走査電極に下り傾斜波形電圧を印加するステップとを行うことを特徴とする。この方法により、十分な電圧設定マージンを確保しつつ安定した書込み放電を発生させて、表示品質の高い画像を表示することが可能なパネルの駆動方法を提供することができる。
　また本発明のプラズマディスプレイ装置は、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１つのフィールドを構成するとともに駆動電圧を発生してパネルの各電極に印加する駆動回路とを備えたプラズマディスプレイ装置であって、駆動回路は、複数のサブフィールドのうちの少なくとも１つのサブフィールドの初期化期間において、維持電極に第１の電圧を印加するとともに走査電極に上り傾斜波形電圧を印加し、その後、走査電極に下り傾斜波形電圧を印加し、その後、走査電極に正の矩形状電圧を印加し、その後、維持電極に第１の電圧よりも高い第２の電圧を印加するとともに走査電極に下り傾斜波形電圧を印加してパネルを駆動することを特徴とする。この構成により、十分な電圧設定マージンを確保しつつ安定した書込み放電を発生させて、表示品質の高い画像を表示することが可能なプラズマディスプレイ装置を提供することができる。
　また本発明のパネルの駆動方法は、書込み期間と維持期間と消去期間とを有するサブフィールドを複数用いて１つのフィールドを構成し、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたパネルを駆動するパネルの駆動方法であって、維持期間において走査電極に印加する維持パルスの低圧側電圧からデータ電極に印加する電圧を減じた電圧を第１の電圧とし、維持期間において走査電極に印加する維持パルスの高圧側電圧からデータ電極に印加する電圧を減じた電圧を第２の電圧とし、書込み期間において走査電極に印加する走査パルスの低圧側電圧からデータ電極に印加するデータパルスの低圧側電圧を減じた電圧を第３の電圧とするとき、第１の電圧から第３の電圧を減じた電圧が、データ電極を陽極とし走査電極を陰極とする放電開始電圧以上であり、第２の電圧から第３の電圧を減じた電圧が、データ電極を陽極とし走査電極を陰極とする放電開始電圧とデータ電極を陰極とし走査電極を陽極とする放電開始電圧との和未満であり、かつ、消去期間は、直前の書込み期間で書込み放電を発生した放電セルのみで選択的に消去放電を発生し、消去放電は、維持電極を陰極とし走査電極を陽極とする１回目の放電を発生するステップと、走査電極を陰極としデータ電極を陽極とする１回目の放電を発生するステップと、維持電極を陰極とし走査電極を陽極とする２回目の放電を発生するステップと、走査電極を陰極としデータ電極を陽極とする２回目の放電を発生するステップとを行うことを特徴とする。この方法により、書込み動作を安定に発生させつつ強制初期化動作を省略して、階調表示に関係しない発光をなくし、コントラストを大幅に向上したパネルの駆動方法を提供することができる。
　また本発明のパネルの駆動方法は、消去放電は、維持電極に第４の電圧を印加するとともに、走査電極に上り傾斜波形電圧を印加して維持電極を陰極とし走査電極を陽極とする１回目の放電を発生し、維持電極に第４の電圧よりも高い第５の電圧を印加するとともに走査電極に下り傾斜波形電圧を印加して維持電極を陰極とし走査電極を陽極とする２回目の放電を発生してもよい。
　また本発明のプラズマディスプレイ装置は、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたパネルと、書込み期間と維持期間と消去期間とを有するサブフィールドを複数用いて１つのフィールドを構成するとともに駆動電圧波形を発生してパネルの各電極に印加する駆動回路とを備えたプラズマディスプレイ装置であって、駆動回路は、維持期間において走査電極に印加する維持パルスの低圧側電圧からデータ電極に印加する電圧を減じた電圧を第１の電圧とし、維持期間において走査電極に印加する維持パルスの高圧側電圧からデータ電極に印加する電圧を減じた電圧を第２の電圧とし、書込み期間において走査電極に印加する走査パルスの低圧側電圧からデータ電極に印加するデータパルスの低圧側電圧を減じた電圧を第３の電圧とするとき、第１の電圧から第３の電圧を減じた電圧が、データ電極を陽極とし走査電極を陰極とする放電開始電圧以上であり、第２の電圧から第３の電圧を減じた電圧が、データ電極を陽極とし走査電極を陰極とする放電開始電圧とデータ電極を陰極とし走査電極を陽極とする放電開始電圧との和を超えない電圧に設定するとともに、消去期間において、維持電極を陰極とし走査電極を陽極とする１回目の放電を発生させ、その後、走査電極を陰極としデータ電極を陽極とする１回目の放電を発生させ、その後、維持電極を陰極とし走査電極を陽極とする２回目の放電を発生させ、その後、走査電極を陰極としデータ電極を陽極とする２回目の放電を発生させて、直前の書込み期間で書込み放電を発生した放電セルのみで選択的に消去放電を発生させてパネルを駆動することを特徴とする。この構成により、書込み動作を安定に発生させつつ強制初期化動作を省略して、階調表示に関係しない発光をなくし、コントラストを大幅に向上したプラズマディスプレイ装置を提供することができる。
　本発明によれば、十分な電圧設定マージンを確保しつつ安定した書込み放電を発生させて、表示品質の高い画像を表示することが可能なパネルの駆動方法およびプラズマディスプレイ装置を提供することが可能となる。
図１は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの分解斜視図である。 図２は、同プラズマディスプレイ装置に用いるパネルの電極配列図である。 図３は、同プラズマディスプレイ装置の各電極に印加する駆動電圧図である。 図４Ａは、維持パルスのパルス波高値である電圧の設定範囲を示す図である。 図４Ｂは、書込みパルスのパルス波高値である電圧の設定範囲を示す図である。 図５は、本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロック図である。 図６は、同プラズマディスプレイ装置の走査電極駆動回路の回路図である。 図７は、同プラズマディスプレイ装置の維持電極駆動回路の回路図である。 図８は、本発明の実施の形態２におけるプラズマディスプレイ装置の各電極に印加する駆動電圧波形図である。 図９は、同プラズマディスプレイ装置の第１の電圧、第２の電圧、第３の電圧の定義を説明するための図である。 図１０は、同プラズマディスプレイ装置の放電開始電圧を測定する方法の一例を示す図である。
　以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
　（実施の形態１）
　図１は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネル１０の分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして表示電極対２４を覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。保護層２６は、放電を発生しやすくするために、電子放出性能の高い材料である酸化マグネシウムを用いて形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
　これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
　なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
　図２は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１～ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１～ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１～Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１～ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１～ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。
　次に、パネル１０を駆動するための駆動電圧とその動作について説明する。プラズマディスプレイ装置は、サブフィールド法、すなわち１フィールドを複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって画像を表示する。
　それぞれのサブフィールドは、初期化期間、書込み期間、維持期間を有する。初期化期間では、それ以前の放電セルの壁電荷の履歴を消去し、続く書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。書込み期間では、発光させるべき放電セルで選択的に書込み放電を発生し、壁電荷を形成する書込み動作を行う。維持期間では、サブフィールド毎にあらかじめ決められた輝度重みに応じた数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる維持動作を行う。なお、発光輝度を低く抑えるために維持期間を省略してもよい。
　サブフィールド構成としては、例えば、１フィールドを１０のサブフィールド（ＳＦ１、ＳＦ２、・・・、ＳＦ１０）に分割し、各サブフィールドはそれぞれ、（１、２、３、６、１１、１８、３０、４４、６０、８０）の輝度重みを持つものとする。そしてＳＦ１の初期化期間で強制初期化動作を行い、ＳＦ２～ＳＦ１０の初期化期間で選択初期化動作を行う。しかし本発明は上記のサブフィールド数、輝度重み等のサブフィールド構成に限定されるものではない。
　図３は、本発明の実施の形態１におけるプラズマディスプレイ装置の各電極に印加する駆動電圧図である。
　ＳＦ１の初期化期間では、まずデータ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎにも電圧０（Ｖ）を印加する。そして走査電極ＳＣ１～ＳＣｎに、維持電極ＳＵ１～ＳＵｎに対する放電開始電圧以下の電圧Ｖｉ１から放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する上り傾斜波形電圧を印加する。すると走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間でそれぞれ微弱な初期化放電が起こり、走査電極ＳＣ１～ＳＣｎ上に負の壁電圧が蓄積されるとともにデータ電極Ｄ１～Ｄｍ上および維持電極ＳＵ１～ＳＵｎ上に正の壁電圧が蓄積される。ここで電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
　次に、維持電極ＳＵ１～ＳＵｎに電圧Ｖｅを印加し、走査電極ＳＣ１～ＳＣｎに電圧Ｖｉ３から電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧を印加する。すると再び微弱な初期化放電が発生し、走査電極ＳＣ１～ＳＣｎ上および維持電極ＳＵ１～ＳＵｎ上の壁電圧が弱められる。またデータ電極Ｄ１～Ｄｍの壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調整される。このようにして、全ての放電セルで初期化放電が発生する強制初期化動作が完了する。
　ＳＦ１の書込み期間では、データ電極Ｄ１～Ｄｍに電圧０（Ｖ）を、維持電極ＳＵ１～ＳＵｎには電圧Ｖｅを引き続き印加し、走査電極ＳＣ１～ＳＣｎに電圧Ｖｃを印加する。
　次に、１行目の走査電極ＳＣ１に電圧Ｖａの走査パルスを印加するとともに発光すべき放電セルに対応するデータ電極Ｄｋに電圧Ｖｄの書込みパルスを印加する。するとデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ－Ｖａ）にデータ電極Ｄｋ上の正の壁電圧が加算され放電開始電圧を超える。そしてデータ電極Ｄｋと走査電極ＳＣ１との間で放電が発生し、これが走査電極ＳＣ１と維持電極ＳＵ１との間の放電に伸展して書込み放電が起こる。そして走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルスを印加しなかったデータ電極Ｄｈと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
　次に、２行目の走査電極ＳＣ２に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｋに書込みパルスを印加する。するとデータ電極Ｄｋと走査電極ＳＣ２との間および維持電極ＳＵ２と走査電極ＳＣ２との間で書込み放電が起こり、走査電極ＳＣ２上に正の壁電圧が蓄積され、維持電極ＳＵ２上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。このようにして、２行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルスを印加しなかったデータ電極Ｄｈと走査電極ＳＣ２との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
　以下、ｎ行目の走査電極ＳＣｎに至るまで同様の書込み動作を行い、続く維持放電に必要な壁電荷を形成する。
　ＳＦ１の維持期間では、維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）を印加するとともに走査電極ＳＣ１～ＳＣｎに電圧Ｖｓの維持パルスを印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差を加算したものとなり走査電極ＳＣｉと維持電極ＳＵｉとの間の放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。一方、書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化動作の終了時における壁電圧が保たれる。
　続いて、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）を印加するとともに維持電極ＳＵ１～ＳＵｎに電圧Ｖｓの維持パルスを印加する。すると、維持放電を起こした放電セルでは再び維持放電が起こり、蛍光体層３５が発光する。そして維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。
　以降同様に、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、書込み放電を起こした放電セルで維持放電を継続して発生させる。
　続くＳＦ２の初期化期間では、維持電極ＳＵ１～ＳＵｎに第１の電圧である電圧０（Ｖ）を印加するとともに走査電極ＳＣ１～ＳＣｎには電圧０（Ｖ）から電圧Ｖｒまで緩やかに上昇する上り傾斜波形電圧を印加する。なお本実施の形態においては電圧Ｖｒは電圧Ｖｓと同じ電圧に設定されている。すると維持放電を行った放電セル（維持期間が省略されている場合は書込み放電を行った放電セル）では走査電極ＳＣｉを陽極とし維持電極ＳＵｉを陰極とする１回目の微弱な消去放電が発生する。そして走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が弱められる。
　次に、維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）を印加したまま、走査電極ＳＣ１～ＳＣｎには電圧０（Ｖ）から電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧を印加する。すると微弱な消去放電を発生した放電セルで再び微弱な放電が発生する。このときの微弱放電は走査電極を陰極としデータ電極を陽極とする１回目の放電である。なお電圧Ｖｉ４は、走査パルスの電圧Ｖａと等しいか電圧Ｖａよりわずかに高い電圧に設定されている。
　その後、走査電極ＳＣ１～ＳＣｎに電圧Ｖｒの矩形電圧を時間Ｔｅの間印加する。すると微弱な消去放電を発生した放電セルで３回目の放電が発生する。このときの放電は走査電極を陽極とし維持電極を陰極とする２回目の放電である。そしてこのときの放電は、走査電極に電圧Ｖｒまで上昇する傾斜波形電圧を印加して放電を発生させた後、走査電極を陰極とし維持電極を陽極とする放電を発生させることなく、再び走査電極に電圧Ｖｒを印加して発生させる放電であるので弱い放電となる。
　さらにその後、維持電極ＳＵ１～ＳＵｎに第１の電圧よりも高い第２の電圧である電圧Ｖｅを印加し、走査電極ＳＣ１～ＳＣｎには電圧０（Ｖ）から電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧を印加する。すると放電を発生した放電セルで４回目の微弱な放電が発生する。このときの放電は走査電極を陰極としデータ電極を陽極とする２回目の放電である。さらに走査電極を陰極とし維持電極を陽極とする放電も発生する。そしてこの微弱放電により走査電極ＳＣｉ上、維持電極ＳＵｉ上の壁電圧、およびデータ電極Ｄｋ上の壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調整される。このようにして初期化動作が完了する。
　ここで発生する放電は緩やかに降下する下り傾斜波形電圧による。したがって発生する放電は微弱な放電となり、走査電極ＳＣｉ上、維持電極ＳＵｉ上の壁電圧、およびデータ電極Ｄｋ上の壁電圧は非常に精度よく調整される。このように矩形電圧を用いて発生させた放電に続けて緩やかな傾斜波形電圧を用いて放電を発生させると壁電圧を精度よく調整することができ、続く書込み放電を安定して発生させることができる。
　続くＳＦ２の書込み期間の動作はＳＦ１の書込み期間の動作と同じであり、ＳＦ２の維持期間の動作は、維持パルス数を除きＳＦ１の維持期間の動作と同じである。またＳＦ３～ＳＦ１０における動作は、維持パルス数を除きＳＦ２の動作と同様である。
　なお、本実施の形態においては、電圧Ｖｉ１は２００（Ｖ）、電圧Ｖｉ２は４００（Ｖ）、電圧Ｖｉ３は２００（Ｖ）、電圧Ｖｉ４は－１８０（Ｖ）、電圧Ｖｃは－５５（Ｖ）、電圧Ｖａは－２００（Ｖ）、電圧Ｖｓは２００（Ｖ）、電圧Ｖｒは２００（Ｖ）、電圧Ｖｅは１５０（Ｖ）、電圧Ｖｄは６０（Ｖ）である。また時間Ｔｅは５０μｓである。しかしこれらの電圧値は上述した値に限定されるものではなく、パネルの放電特性やプラズマディスプレイ装置の仕様にもとづき最適に設定することが望ましい。
　このように本実施の形態においては、初期化期間において、維持電極ＳＵｉを陰極とし走査電極ＳＣｉを陽極とする１回目の放電を発生させ、その後、走査電極ＳＣｉを陰極としデータ電極Ｄｋを陽極とする１回目の放電を発生させ、その後、維持電極ＳＵｉを陰極とし走査電極ＳＣｉを陽極とする２回目の放電を発生させ、その後、走査電極ＳＣｉを陰極としデータ電極Ｄｋを陽極とする２回目の放電を発生させている。さらにこれらの放電を弱い放電とし、それにともなう発光を抑えるために、維持電極ＳＵ１～ＳＵｎに第１の電圧である電圧０（Ｖ）を印加するとともに走査電極ＳＣ１～ＳＣｎに傾斜が１０（Ｖ／μｓ）である上り傾斜波形電圧を印加し、その後、走査電極ＳＣ１～ＳＣｎに傾斜が－１．５（Ｖ／μｓ）である下り傾斜波形電圧を印加し、その後、走査電極ＳＣ１～ＳＣｎに立上り時間が１（μｓ）以下の正の矩形状電圧を印加し、その後、維持電極ＳＵ１～ＳＵｎに第１の電圧よりも高い第２の電圧である電圧Ｖｅを印加するとともに走査電極ＳＣ１～ＳＣｎに傾斜が－１．５（Ｖ／μｓ）である下り傾斜波形電圧を印加している。
　このように、強い放電を発生させなくても、微弱な放電を複数回繰り返し発生させることによって各電極上に十分な壁電圧を蓄積することができ、続く書込み放電を安定して発生させることができる。
　図４は、特許文献２に記載されている従来の駆動方法による電圧設定マージンと、本実施の形態における駆動方法による電圧設定マージンとを測定した実験結果であり、図４Ａは、維持パルスのパルス波高値である電圧Ｖｓの設定範囲を、図４Ｂは、書込みパルスのパルス波高値である電圧Ｖｄの設定範囲をそれぞれ示している。
　図４Ａに示すように、従来の駆動方法による電圧Ｖｓの設定範囲は１７０（Ｖ）～１８３（Ｖ）であり、本実施の形態における駆動方法による電圧Ｖｓの設定範囲は１７０（Ｖ）～２１０（Ｖ）である。このように本実施の形態における駆動方法によれば、従来の駆動方法に比較して、電圧設定マージンが大幅に広がっていることがわかる。
　本実施の形態における駆動方法で駆動マージンが広がる理由について、例えば次のように考えることができる。維持期間において走査電極ＳＣ１～ＳＣｎおよび維持電極ＳＵ１～ＳＵｎに交互に維持パルスを印加した後に、走査電極ＳＣ１～ＳＣｎに電圧Ｖｒまで上昇する上り傾斜波形電圧を印加して消去放電を発生させる。このとき、維持放電を発生した放電セルでのみ消去放電を発生させるためには、電圧Ｖｒをあまり高く設定することができず、電圧Ｖｓと同程度の電圧に設定する必要がある。そしてそのときの放電では維持放電による壁電圧の履歴を完全に消去することができず、維持放電で蓄積された壁電荷が残留する。従来の駆動方法によれば、この残留した壁電圧が維持パルスに加算されるため、選択初期化動作に続く書込み期間において書込み動作を行わなかった放電セルであっても、続く維持期間において維持放電が発生する確率が高くなる。そのため電圧Ｖｓを高く設定することができない。
　しかしながら本実施の形態における駆動方法によれば、維持期間において走査電極ＳＣ１～ＳＣｎおよび維持電極ＳＵ１～ＳＵｎに交互に維持パルスを印加した後に、維持電極ＳＵｉを陰極とし走査電極ＳＣｉを陽極とする放電および走査電極ＳＣｉを陰極としデータ電極Ｄｋを陽極とする放電を交互に２回ずつ発生させる。そのため維持放電による壁電圧の履歴が消去され、書込み期間において書込み動作を行わなかった放電セルで維持放電が発生するおそれがなく、電圧Ｖｓを高く設定することができる。
　また、図４Ｂに示すように、従来の駆動方法による電圧Ｖｄの設定範囲の下限が５８（Ｖ）であり、本実施の形態における駆動方法による電圧Ｖｄの設定範囲の下限は、時間Ｔｅ＝４０μｓの場合に５５（Ｖ）、時間Ｔｅ＝５５μｓの場合に５２（Ｖ）である。このように本実施の形態における駆動方法によれば、従来の駆動方法に比較して、電圧Ｖｄの電圧設定マージンも広がっていることがわかる。なお、データ電極駆動回路の耐圧の上限電圧に電圧Ｖｄを設定しても、本実施の形態における駆動方法および従来の駆動方法いずれも正常に動作した。
　このように、本発明の実施の形態１におけるパネルの駆動方法によれば、従来のパネルの駆動方法に比較して、電圧Ｖｓおよび電圧Ｖｄの電圧設定マージンを広げることができる。上記以外にも、走査パルスのパルス波高値等についても電圧設定マージンを広げることができる。なお、電圧Ｖｄの設定範囲、および走査パルスのパルス波高値の設定範囲は走査電極ＳＣ１～ＳＣｎに電圧Ｖｒの矩形電圧を印加する時間Ｔｅへの依存性があり、時間Ｔｅを長く設定すると電圧設定マージンも広がる傾向がある。しかし実用上は時間Ｔｅを５０μｓ程度に設定すれば十分な電圧設定マージンを確保することができる。
　次に、パネル１０を駆動するための駆動回路について説明する。図５は、本発明の実施の形態１におけるプラズマディスプレイ装置４０の回路ブロック図である。プラズマディスプレイ装置４０は、パネル１０とその駆動回路とを備え、駆動回路は、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
　画像信号処理回路４１は、入力された画像信号をサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２はサブフィールド毎の画像データを各データ電極Ｄ１～Ｄｍに対応する書込みパルスに変換し各データ電極Ｄ１～Ｄｍに印加する。タイミング発生回路４５は垂直同期信号および水平同期信号をもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路４３は、タイミング信号にもとづいて上述した駆動電圧を発生し各走査電極ＳＣ１～ＳＣｎのそれぞれに印加する。維持電極駆動回路４４は、タイミング信号にもとづいて上述した駆動電圧を発生し維持電極ＳＵ１～ＳＵｎに印加する。
　図６は、本発明の実施の形態１におけるプラズマディスプレイ装置４０の走査電極駆動回路４３の回路図である。走査電極駆動回路４３は、維持パルス発生回路５０と、傾斜波形電圧発生回路６０と、走査パルス発生回路７０とを備えている。
　維持パルス発生回路５０は、電力回収回路５１と、スイッチング素子Ｑ５５と、スイッチング素子Ｑ５６と、スイッチング素子Ｑ５９とを有し、走査電極ＳＣ１～ＳＣｎに印加する維持パルスを発生する。電力回収回路５１は走査電極ＳＣ１～ＳＣｎを駆動するときの電力を回収して再利用する。スイッチング素子Ｑ５５は走査電極ＳＣ１～ＳＣｎを電圧Ｖｓにクランプし、スイッチング素子Ｑ５６は走査電極ＳＣ１～ＳＣｎを電圧０（Ｖ）にクランプする。スイッチング素子Ｑ５９は分離スイッチであり、走査電極駆動回路４３を構成するスイッチング素子の寄生ダイオード等を介して電流が逆流するのを防止するために設けられている。
　走査パルス発生回路７０は、スイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎ、Ｑ７１Ｌ１～Ｑ７１Ｌｎ、スイッチング素子Ｑ７２を有する。そして電圧Ｖａの電源、および走査パルス発生回路７０の基準電位（図６に示した節点Ａの電位）に重畳された電圧（Ｖｃ－Ｖａ）の電源Ｅ７１をもとにして走査パルスを発生し、走査電極ＳＣ１～ＳＣｎのそれぞれに、図３に示したタイミングで走査パルスを順次印加する。なお、走査パルス発生回路７０は、維持動作時には維持パルス発生回路５０の出力電圧をそのまま出力する。すなわち、節点Ａの電圧を走査電極ＳＣ１～ＳＣｎへ出力する。
　傾斜波形電圧発生回路６０は、ミラー積分回路６１、６２、６３を備え、図３に示した傾斜波形電圧を発生させる。ミラー積分回路６１は、トランジスタＱ６１とコンデンサＣ６１と抵抗Ｒ６１とを有し、入力端子ＩＮ６１に一定の電圧を印加することにより、電圧Ｖｉ２に向かって緩やかに上昇する上り傾斜波形電圧を発生する。ミラー積分回路６２は、トランジスタＱ６２とコンデンサＣ６２と抵抗Ｒ６２と逆流防止用のダイオードＤ６２とを有し、入力端子ＩＮ６２に一定の電圧を印加することにより、電圧Ｖｒに向かって緩やかに上昇する上り傾斜波形電圧を発生する。ミラー積分回路６３は、トランジスタＱ６３とコンデンサＣ６３と抵抗Ｒ６３とを有し、入力端子ＩＮ６３に一定の電圧を印加することにより、電圧Ｖｉ４に向かって緩やかに低下する下り傾斜波形電圧を発生する。なおスイッチング素子Ｑ６９も分離スイッチであり、走査電極駆動回路４３を構成するスイッチング素子の寄生ダイオード等を介して電流が逆流するのを防止するために設けられている。
　なお、これらのスイッチング素子およびトランジスタは、ＭＯＳＦＥＴやＩＧＢＴ等の一般に知られた素子を用いて構成することができる。またこれらのスイッチング素子およびトランジスタは、タイミング発生回路４５で発生したそれぞれのスイッチング素子およびトランジスタに対応するタイミング信号により制御される。
　図７は、本発明の実施の形態１におけるプラズマディスプレイ装置４０の維持電極駆動回路４４の回路図である。維持電極駆動回路４４は、維持パルス発生回路８０と、一定電圧発生回路８５とを備えている。
　維持パルス発生回路８０は、電力回収回路８１と、スイッチング素子Ｑ８３と、スイッチング素子Ｑ８４とを有し、維持電極ＳＵ１～ＳＵｎに印加する維持パルスを発生する。電力回収回路８１は維持電極ＳＵ１～ＳＵｎを駆動するときの電力を回収して再利用する。スイッチング素子Ｑ８３は維持電極ＳＵ１～ＳＵｎを電圧Ｖｓにクランプし、スイッチング素子Ｑ８４は維持電極ＳＵ１～ＳＵｎを電圧０（Ｖ）にクランプする。
　一定電圧発生回路８５は、スイッチング素子Ｑ８６、Ｑ８７を有し、維持電極ＳＵ１～ＳＵｎに電圧Ｖｅを印加する。
　なお、これらのスイッチング素子も、ＭＯＳＦＥＴやＩＧＢＴ等の一般に知られた素子を用いて構成することができる。またこれらのスイッチング素子も、タイミング発生回路４５で発生したそれぞれのスイッチング素子に対応するタイミング信号により制御される。
　図６に示した走査電極駆動回路４３および図７に示した維持電極駆動回路４４を用いて、ＳＦ２の初期化期間において走査電極ＳＣ１～ＳＣｎおよび維持電極ＳＵ１～ＳＵｎに印加する駆動電圧を発生する方法について説明する。なおここでも電圧Ｖｒは電圧Ｖｓと同じ電圧に設定されているものとする。
　維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）を印加するには、スイッチング素子Ｑ８４をオンにする。走査電極ＳＣ１～ＳＣｎに電圧Ｖｒまで緩やかに上昇する上り傾斜波形電圧を印加するには、スイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎ、スイッチング素子Ｑ６９をオンにし、入力端子ＩＮ６２に電圧を印加してミラー積分回路６２を動作させる。
　次に、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）から電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧を印加するには、ミラー積分回路６２のトランジスタＱ６２をオフにし、スイッチング素子Ｑ５６をオンにして、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）を印加する。そしてスイッチング素子Ｑ５６、Ｑ６９をオフにし、入力端子ＩＮ６３に電圧を印加してミラー積分回路６３を動作させる。
　その後、走査電極ＳＣ１～ＳＣｎに電圧Ｖｒの矩形電圧を印加するには、ミラー積分回路６３のトランジスタＱ６３をオフにし、スイッチング素子Ｑ６９、Ｑ５９、Ｑ５５をオンにする。
　さらにその後、維持電極ＳＵ１～ＳＵｎに電圧Ｖｅを印加するには、スイッチング素子Ｑ８４をオフにし、スイッチング素子Ｑ８６、Ｑ８７をオンにする。走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）から電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧を印加するには、ミラー積分回路６２のトランジスタＱ６２をオフにし、スイッチング素子Ｑ５６をオンにして、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）を印加する。そしてスイッチング素子Ｑ５６、Ｑ６９をオフにし、入力端子ＩＮ６３に電圧を印加してミラー積分回路６３を動作させる。
　なお走査電極ＳＣ１～ＳＣｎの電圧が電圧Ｖｉ４に到達する直前に維持電極駆動回路４４のスイッチング素子Ｑ８６、Ｑ８７をオフにして、維持電極ＳＵ１～ＳＵｎをハイインピーダンス状態としてもよい。このように駆動することにより、続く書込み動作をさらに安定して発生させることができる。図３には、このような駆動電圧を示した。
　このようにして、図３に示したパネルの駆動電圧を発生させることができる。しかし図５～図７に示した駆動回路は一例であって、本発明がこれらの駆動回路の回路構成に限定されるものではない。
　（実施の形態２）
　実施の形態２におけるパネルおよびプラズマディスプレイ装置の駆動回路は実施の形態１におけるパネル１０およびプラズマディスプレイ装置４０と同様であるため、詳細な説明は省略する。
　実施の形態２におけるパネル１０を駆動するための駆動電圧波形とその動作について説明する。プラズマディスプレイ装置は、サブフィールド法、すなわち１フィールドを複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって画像を表示する。
　本実施の形態においては、それぞれのサブフィールドは、書込み期間、維持期間および消去期間を有する。本実施の形態においてはそれまでの放電の有無にかかわらず強制的に初期化放電を発生させる強制初期化動作を行わない。
　書込み期間では、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する書込み動作を行う。維持期間では、サブフィールド毎にあらかじめ決められた輝度重みに応じた数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる維持動作を行う。なお、発光輝度を低く抑えるために維持期間を省略してもよい。消去期間では、直前の書込み期間において書込み放電を発生した放電セルのみで選択的に消去放電を発生し、書込み放電またはそれに続く維持放電で形成された壁電荷の履歴を消去し、続く書込み放電に必要な壁電荷を各電極上に形成する消去動作を行う。
　サブフィールド構成としては、例えば、１フィールドを１０のサブフィールド（ＳＦ１、ＳＦ２、・・・、ＳＦ１０）に分割し、各サブフィールドはそれぞれ、（１、２、３、６、１１、１８、３０、４４、６０、８０）の輝度重みを持つものとする。しかし、本発明は上記のサブフィールド数、輝度重み等のサブフィールド構成に限定されるものではない。
　図８は、本発明の実施の形態２におけるプラズマディスプレイ装置の各電極に印加する駆動電圧波形図である。
　ＳＦ１の書込み期間では、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を、維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｅを印加し、走査電極ＳＣ１～走査電極ＳＣｎに電圧Ｖｃを印加する。次に、１行目の走査電極ＳＣ１に電圧Ｖａの走査パルスを印加するとともに発光すべき放電セルに対応するデータ電極Ｄｋに電圧Ｖｄの書込みパルスを印加する。
　するとデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ－Ｖａ）にデータ電極Ｄｋ上の正の壁電圧が加算され、放電開始電圧ＶＦｄｓを超えるためデータ電極Ｄｋと走査電極ＳＣ１との間で放電が発生する。そしてデータ電極Ｄｋと走査電極ＳＣ１との間で発生した放電が走査電極ＳＣ１と維持電極ＳＵ１との間に伸展して書込み放電が起こる。そして走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。ここで電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
　このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルスを印加しなかったデータ電極Ｄｈと走査電極ＳＣ１との交差部の電圧は放電開始電圧ＶＦｄｓを超えないので、書込み放電は発生しない。
　次に、２行目の走査電極ＳＣ２に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｋに書込みパルスを印加する。するとデータ電極Ｄｋと走査電極ＳＣ２との間および維持電極ＳＵ２と走査電極ＳＣ２との間で書込み放電が起こり、走査電極ＳＣ２上に正の壁電圧が蓄積され、維持電極ＳＵ２上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。このようにして、２行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルスを印加しなかったデータ電極Ｄｈと走査電極ＳＣ２との交差部の電圧は放電開始電圧ＶＦｄｓを超えないので、書込み放電は発生しない。
　以下、ｎ行目の走査電極ＳＣｎに至るまで同様の書込み動作を行い、続く維持放電に必要な壁電荷を形成する。
　ここで、以下の説明のために、第１の電圧Ｖ１、第２の電圧Ｖ２、第３の電圧Ｖ３を、図９に示すように定義する。後述する維持期間において走査電極ＳＣｉに印加する維持パルスの低圧側電圧からデータ電極Ｄｊに印加する電圧を減じた電圧を第１の電圧Ｖ１とし、維持期間において走査電極ＳＣｉに印加する維持パルスの高圧側電圧からデータ電極Ｄｊに印加する電圧を減じた電圧を第２の電圧Ｖ２とし、書込み期間において走査電極ＳＣｉに印加する走査パルスの低圧側電圧からデータ電極Ｄｊに印加するデータパルスの低圧側電圧を減じた電圧を第３の電圧Ｖ３とする。
　さらに、データ電極Ｄｊを陽極とし走査電極ＳＣｉを陰極とする放電開始電圧を放電開始電圧ＶＦｄｓとし、データ電極Ｄｊを陰極とし走査電極ＳＣｉを陽極とする放電開始電圧を放電開始電圧ＶＦｓｄとする。なお、データ電極Ｄｊを陽極とし走査電極ＳＣｉを陰極とする放電とは、放電が発生するときの放電セル内の電界が、データ電極Ｄｊ側が高電位側、走査電極ＳＣｉ側が低電位側となる放電である。またデータ電極Ｄｊを陰極とし走査電極ＳＣｉを陽極とする放電とは、放電が発生するときの放電セル内の電界が、データ電極Ｄｊ側が低電位側、走査電極ＳＣｉ側が高電位側となる放電である。そして走査電極ＳＣｉ側には電子放出性能の高い酸化マグネシウムの保護層２６が形成されているため、放電開始電圧ＶＦｄｓは放電開始電圧ＶＦｓｄよりも低くなる。
　このとき走査電極ＳＣｉに印加する走査パルスの電圧Ｖａは、次の２つの条件（条件１）、（条件２）を満たすように設定されている。
　（条件１）全ての放電セルに対して、第１の電圧Ｖ１から第３の電圧Ｖ３を減じた電圧が、データ電極Ｄｊを陽極とし走査電極ＳＣｉを陰極とする放電開始電圧ＶＦｄｓ以上、すなわち、
（Ｖ１－Ｖ３）≧ＶＦｄｓを満たす。
　（条件２）全ての放電セルに対して、第２の電圧Ｖ２から第３の電圧Ｖ３を減じた電圧が、データ電極Ｄｊを陽極とし走査電極ＳＣｉを陰極とする放電開始電圧ＶＦｄｓとデータ電極Ｄｊを陰極とし走査電極ＳＣｉを陽極とする放電開始電圧ＶＦｓｄとの和を超えないこと、すなわち、
（Ｖ２－Ｖ３）≦（ＶＦｄｓ＋ＶＦｓｄ）を満たす。
　書込み期間の後に続くＳＦ１の維持期間では、維持電極ＳＵ１～維持電極ＳＵｎに電圧０（Ｖ）を印加するとともに走査電極ＳＣ１～走査電極ＳＣｎに電圧Ｖｓの維持パルスを印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差を加算したものとなり走査電極ＳＣｉと維持電極ＳＵｉとの間の放電開始電圧ＶＦｓｓを超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。一方、書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化動作の終了時における壁電圧が保たれる。
　続いて、走査電極ＳＣ１～走査電極ＳＣｎに電圧０（Ｖ）を印加するとともに維持電極ＳＵ１～維持電極ＳＵｎに電圧Ｖｓの維持パルスを印加する。すると、維持放電を起こした放電セルでは再び維持放電が起こり、蛍光体層３５が発光する。そして維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、書込み放電を起こした放電セルで維持放電を継続して発生させる。
　続くＳＦ１の消去期間では、維持電極ＳＵ１～維持電極ＳＵｎに第４の電圧である電圧０（Ｖ）を印加するとともに走査電極ＳＣ１～走査電極ＳＣｎには電圧Ｖｒまで緩やかに上昇する上り傾斜波形電圧を印加する。なお本実施の形態においては電圧Ｖｒは電圧Ｖｓと同じ電圧に設定されている。すると維持放電を行った放電セル（維持期間が省略されている場合は書込み放電を行った放電セル）では走査電極ＳＣｉを陽極とし維持電極ＳＵｉを陰極とする１回目の微弱な消去放電が発生する。そして走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が弱められる。
　次に、維持電極ＳＵ１～維持電極ＳＵｎに電圧０（Ｖ）を印加したまま、走査電極ＳＣ１～走査電極ＳＣｎには電圧０（Ｖ）から電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧を印加する。すると微弱な消去放電を発生した放電セルで再び微弱な放電が発生する。このときの微弱放電は走査電極ＳＣｉを陰極としデータ電極Ｄｋを陽極とする１回目の放電である。なお電圧Ｖｉ４は、走査パルスの電圧Ｖａと等しいか電圧Ｖａよりわずかに高い電圧に設定されている。
　その後、走査電極ＳＣ１～走査電極ＳＣｎに電圧Ｖｒの矩形電圧を印加する。すると微弱な消去放電を発生した放電セルで３回目の放電が発生する。このときの放電は走査電極ＳＣｉを陽極とし維持電極ＳＵｉを陰極とする２回目の放電であり、弱い放電である。
　さらにその後、維持電極ＳＵ１～維持電極ＳＵｎに第４の電圧０（Ｖ）よりも高い第５の電圧である電圧Ｖｅを印加し、走査電極ＳＣ１～走査電極ＳＣｎには電圧０（Ｖ）から電圧Ｖｉ４に向かって緩やかに下降する下り傾斜波形電圧を印加する。すると放電を発生した放電セルで４回目の放電が発生する。このときの放電は走査電極ＳＣｉを陰極としデータ電極Ｄｋを陽極とする２回目の放電である。そしてこの微弱放電により走査電極ＳＣｉ上、維持電極ＳＵｉ上の壁電圧、およびデータ電極Ｄｋ上の壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調整される。このようにして消去動作が完了する。
　続くＳＦ２～ＳＦ１０における動作は、維持パルス数を除きＳＦ１の動作と同様である。
　このように、本実施の形態においては、全てのサブフィールドの消去期間で、直前の書込み期間において書込み放電を発生した放電セルのみで消去放電を発生する。そして本実施の形態においては、書込み放電を発生しなかった放電セルで放電が発生することはない。そのため黒を表示する放電セルで発光が発生することはない。
　本実施の形態においては、電圧Ｖｉ４は－２６０（Ｖ）、電圧Ｖｃは－１４５（Ｖ）、電圧Ｖａは－２８０（Ｖ）、電圧Ｖｓは２００（Ｖ）、電圧Ｖｒは２００（Ｖ）、電圧Ｖｅは２０（Ｖ）、電圧Ｖｄは６０（Ｖ）である。しかしこれらの電圧値は上述した値に限定されるものではなく、パネルの放電特性やプラズマディスプレイ装置の仕様にもとづき最適に設定することが望ましい。
　なお、本実施の形態において用いたパネル１０の放電開始電圧ＶＦｄｓや放電開始電圧ＶＦｓｄは、後述する方法により測定されており、それらの値は以下のとおりである。放電開始電圧は蛍光体によって異なり、赤の蛍光体を塗布した放電セルに対する「データ電極－走査電極」間の放電開始電圧ＶＦｄｓは２００±１０（Ｖ）、同放電開始電圧ＶＦｓｄは３２０±１０（Ｖ）、緑の蛍光体を塗布した放電セルに対する「データ電極－走査電極」間の放電開始電圧ＶＦｄｓは２２０±１０（Ｖ）、同放電開始電圧ＶＦｓｄは３５０±１０（Ｖ）、青の蛍光体を塗布した放電セルに対する「データ電極－走査電極」間の放電開始電圧ＶＦｄｓは２００±１０（Ｖ）、同放電開始電圧ＶＦｓｄは３３０±１０（Ｖ）であった。また、「走査電極－維持電極」間の放電開始電圧ＶＦｓｓは、赤および青の蛍光体を塗布した放電セルに対しては２５０±１０（Ｖ）、緑の蛍光体を塗布した放電セルでは、２８０±１０（Ｖ）であった。
　本実施の形態においては、維持パルスの低圧側の電圧は電圧０（Ｖ）、維持期間においてデータ電極に印加する電圧は電圧０（Ｖ）であるため、第１の電圧Ｖ１は電圧０（Ｖ）である。また、走査パルスの低圧側は電圧Ｖａ、データパルスの低圧側電圧は電圧０（Ｖ）であるため、第３の電圧Ｖ３は電圧Ｖａである。また、放電開始電圧ＶＦｄｓの最大値は、ばらつきを考慮すると電圧２３０（Ｖ）である。従って、（第１の電圧Ｖ１－第３の電圧Ｖ３）＝－Ｖａ＞（ＶＦｄｓの最大値）、すなわち２８０（Ｖ）＞２３０（Ｖ）となり、全ての放電セルで（条件１）を満足していることがわかる。
　また維持パルスの高圧側は電圧Ｖｓであり、維持期間においてデータ電極に印加する電圧は電圧０（Ｖ）であるため、第２の電圧Ｖ２は電圧Ｖｓである。また、放電開始電圧ＶＦｓｄと放電開始電圧ＶＦｄｓとの和の最小値は電圧５００（Ｖ）である。従って、（第２の電圧Ｖ２－第３の電圧Ｖ３）＝Ｖｓ－Ｖａ＜（ＶＦｄｓ＋ＶＦｓｄ）の最小値、すなわち４８０（Ｖ）＜５００（Ｖ）となり、（条件２）についても全ての放電セルで満足していることがわかる。
　また、上記の電圧から明らかなように、走査電極には、走査パルスの低圧側電圧Ｖａ以上、維持パルスの高圧側電圧Ｖｓ以下の電圧を印加し、走査パルスの低圧側電圧Ｖａより低い電圧または維持パルスの高圧側電圧Ｖｓを超える電圧を印加することはない。そのため書込み放電を行わなかった放電セルが発光することはない。
　また、上記の電圧から明らかなように、（条件１）を満たすように電圧Ｖａを低く設定すると、走査パルスの低圧側電圧Ｖａの絶対値｜Ｖａ｜は、維持パルスの高圧側電圧Ｖｓの絶対値｜Ｖｓ｜よりも大きくなる。
　このように本実施の形態においては、各電極に印加する駆動電圧波形、特に走査パルスの電圧Ｖａを、（条件１）および（条件２）を満たすように設定している。すなわち、消去期間は、直前の書込み期間で書込み放電を発生した放電セルのみで選択的に消去放電を発生し、かつ、維持期間において走査電極ＳＣｉに印加する維持パルスの低圧側電圧からデータ電極Ｄｊに印加する電圧を減じた電圧を第１の電圧Ｖ１とし、維持期間において走査電極ＳＣｉに印加する維持パルスの高圧側電圧からデータ電極Ｄｊに印加する電圧を減じた電圧を第２の電圧Ｖ２とし、書込み期間において走査電極ＳＣｉに印加する走査パルスの低圧側電圧からデータ電極Ｄｊに印加するデータパルスの低圧側電圧を減じた電圧を第３の電圧Ｖ３とするとき、第１の電圧Ｖ１から第３の電圧Ｖ３を減じた電圧が、データ電極Ｄｊを陽極とし走査電極ＳＣｉを陰極とする放電開始電圧ＶＦｄｓ以上であり、第２の電圧Ｖ２から第３の電圧Ｖ３を減じた電圧が、データ電極Ｄｊを陽極とし走査電極ＳＣｉを陰極とする放電開始電圧ＶＦｄｓとデータ電極Ｄｊを陰極とし走査電極ＳＣｉを陽極とする放電開始電圧ＶＦｓｄとの和を超えない。このように設定することにより、強制初期化動作を使用しなくても、書込み動作を安定に発生させることができる。その理由は以下のように考えられる。
　まず、（条件１）について説明する。書込み放電を発生させるためには、データ電極Ｄｊと走査電極ＳＣｉとの間で放電を開始する必要がある。データ電極Ｄｊに比較的低い電圧Ｖｄａを印加して放電を開始するためには、走査電極ＳＣｉに走査パルスを印加したときに放電開始電圧ＶＦｄｓにほぼ等しい電圧がデータ電極Ｄｊと走査電極ＳＣｉとの間に印加されるように、データ電極Ｄｊ上に十分な正の壁電圧を蓄積しておかなければならない。上述したように本実施の形態においては強制初期化動作を行わず、黒を表示する放電セルでは放電を発生させない。そのため壁電圧を能動的に制御することができず、黒を表示する放電セルの壁電圧は不定となる。しかしながらこのような放電セルであっても放電空間内にわずかな荷電粒子が存在すれば、それらが放電空間内部の電界を緩和するように各々の電極に移動して放電セルの壁に付着して壁電圧を蓄積する。
　まず、このようにして蓄積される壁電圧について説明する。維持期間では維持放電を発生する放電セルで多量の荷電粒子が発生するので、これらが拡散することにより、維持放電を起こさずに黒を表示する放電セル内部の空間にもわずかながら荷電粒子が供給されていると考えられる。そして黒を表示する放電セルでは、走査電極ＳＣｉ、維持電極ＳＵｉおよびデータ電極Ｄｊのそれぞれに印加される電圧により、電極間の電位差を緩和するようにゆっくりと壁電圧が蓄積されていく。このとき壁電圧が漸近する（最終的に落ち着く）電圧を放置壁電圧と定義すると、仮に走査電極ＳＣｉおよび維持電極ＳＵｉに交互に維持パルスを印加し続けた場合の放置壁電圧は維持パルスの高圧側電圧と低圧側電圧との間の電圧となる。実際には維持パルス以外の駆動電圧波形も印加されるので、各放電セルの放置壁電圧は概ね維持パルスの低圧側電圧に近いと考えてよい。
　また放置壁電圧は、放電セル内部に塗布されている蛍光体の帯電特性の影響を大きく受ける。本実施の形態においては、蛍光体の帯電特性はそれぞれ赤の蛍光体が＋２０（μＣ／ｇ）、緑の蛍光体が－３０（μＣ／ｇ）、青の蛍光体が＋１０（μＣ／ｇ）であり、緑の蛍光体のみ負電位に帯電する特性を持つため、赤および青の蛍光体に比べて放置壁電圧は低くなる。
　次に、書込み期間における放電セル内部の電圧について説明する。黒を表示する放電セルのデータ電極Ｄｈ上には概ね維持パルスの低圧側電圧またはそれよりも高い放置壁電圧に向かって徐々に壁電圧が蓄積される。一方、本実施の形態における走査パルスの電圧Ｖａは、（条件１）を満たす電圧である。そのため、データ電極Ｄｈ上には書込み放電を発生させるに十分な正の壁電圧が蓄積され、強制初期化動作を全く行わなくても書込み放電を発生させることができる。
　また黒を表示する放電セルの壁電圧はゆっくりと放置壁電圧に漸近し、消去期間において「データ電極－走査電極」間の電圧に壁電圧を加算した電圧が放電開始電圧に近づくと暗電流が流れ、データ電極Ｄｈ上の壁電圧を低下させる。そしてこのとき流れる暗電流が書込み放電を助けるプライミングの役割を果たすため、黒を表示していた放電セルであっても、大きな放電遅れを生じることなく安定した書込み放電を発生させることができると考えることができる。
　このように、（条件１）を満たすように各電極に印加する駆動電圧、特に（条件１）を満たすように走査パルスの電圧Ｖａを低く設定することにより、強制初期化動作を行うことなく、書込みに必要な壁電圧を蓄積することができ、かつ書込み放電を安定させるプライミングも発生させることができる。
　次に、（条件２）について説明する。走査パルスの電圧Ｖａを低くしすぎると、維持期間において走査電極に維持パルスの電圧Ｖｓを印加した時点で書込み動作の有無に関係なく放電が発生して画像を表示できなくなる。この誤放電を抑制するためには、維持パルスの電圧Ｖｓを印加した時点で「データ電極－走査電極」間の電圧が放電開始電圧ＶＦｓｄ以下となるように設定しなければならない。この条件が（条件２）である。
　このように本実施の形態においては、全ての放電セルで（条件１）および（条件２）を満たすように駆動電圧波形が設定されている。そのため書込み動作を安定に発生させつつ強制初期化動作を省略して、階調表示に関係しない発光をなくした画像表示が可能となる。
　また本実施の形態においては、消去期間において、維持電極ＳＵｉを陰極とし走査電極ＳＣｉを陽極とする１回目の放電を発生させ、その後、走査電極ＳＣｉを陰極としデータ電極Ｄｋを陽極とする１回目の放電を発生させ、その後、維持電極ＳＵｉを陰極とし走査電極ＳＣｉを陽極とする２回目の放電を発生させ、その後、走査電極ＳＣｉを陰極としデータ電極Ｄｋを陽極とする２回目の放電を発生させている。さらにこれらの放電を弱い放電とし、それにともなう発光を抑えるために、維持電極ＳＵｉに第４の電圧０（Ｖ）を印加するとともに走査電極ＳＣｉに傾斜が１０（Ｖ／μｓ）である上り傾斜波形電圧を印加し、その後、走査電極ＳＣｉに傾斜が－１．５（Ｖ／μｓ）である下り傾斜波形電圧を印加し、その後、走査電極ＳＣｉに立上り時間が１（μｓ）以下の正の矩形状電圧を印加し、その後、維持電極ＳＵｉに第４の電圧０（Ｖ）よりも高い第５の電圧Ｖｅを印加するとともに走査電極ＳＣｉに傾斜が－１．５（Ｖ／μｓ）である下り傾斜波形電圧を印加している。
　このように強い放電を発生させなくても、微弱な放電を複数回繰り返し発生させることにより、各電極上に十分な壁電圧を蓄積することができ、続く書込み放電を安定して発生させることができる。
　次に、放電開始電圧ＶＦｓｄと放電開始電圧ＶＦｄｓ、および壁電圧は、例えばＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮＳ　ＯＮ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥＳ，ＶＯＬ．ＥＤ－２４，ＮＯ．７，ＪＵＬＹ，１９７７“Ｍｅａｓｕｒｅｍｅｎｔ　ｏｆ　ａ　Ｐｌａｓｍａ　ｉｎ　ｔｈｅ　ＡＣ　Ｐｌａｓｍａ　Ｄｉｓｐｌａｙ　ｐａｎｅｌ　Ｕｓｉｎｇ　ＲＦ　Ｃａｐａｃｉｔａｎｃｅ　ａｎｄ　Ｍｉｃｒｏｗａｖｅ　Ｔｅｃｈｎｉｑｕｅｓ”に記載されている方法により測定できる。あるいは、以下のようにして簡易的に測定してもよい。放電開始電圧を簡易的に測定する方法の一例を図１０を用いて説明する。
　まず壁電荷を消去する動作を行う。具体的には図１０の壁電荷消去期間に示したように、予想される放電開始電圧よりも十分高いパルス状の電圧Ｖｅｒｓを、測定したい電極間、例えばデータ電極と走査電極とに交互に印加する。次に、放電開始を観測する。具体的には図１０の測定期間に示したように、予想される放電開始電圧よりも低いパルス状の電圧Ｖｍｓｒを一方の電極、例えばデータ電極に印加し、そのときの放電にともなう発光をフォトマル等の光検出センサを用いて検出する。放電が観測されない場合には、壁電荷消去期間で壁電荷を消去する動作を行った後、測定期間で電圧の絶対値を少しあげたパルス状の電圧Ｖｍｓｒを印加して発光を観測する。
　この動作を繰り返し、測定期間において発光が観測される絶対値が最小の電圧Ｖｍｓｒが放電開始電圧である。このとき測定期間で印加する電圧Ｖｍｓｒを正の電圧とすると、データ電極を陽極とし走査電極を陰極とする放電開始電圧ＶＦｄｓを測定することができる。また、測定期間で印加する電圧Ｖｍｓｒを負の電圧とすると、データ電極を陰極とし走査電極を陽極とする放電開始電圧ＶＦｓｄを測定することができる。
　放電開始電圧がわかれば、壁電圧が蓄積している放電セルに対して、放電が開始する電圧を測定し、その電圧値とあらかじめ測定した放電開始電圧との差として壁電圧を知ることができる。
　以上のように本実施の形態のパネルの駆動方法では、上述の条件を満たす走査パルスを走査電極に印加することで、強制初期化動作を使用しなくても、安定した書込み動作を行うことができるとともに、コントラストを向上させたパネルの駆動方法およびプラズマディスプレイ装置を提供することできる。
　なお、本実施の形態において示した具体的な数値等は単に一例を示したに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。
　なお、（実施の形態１）、（実施の形態２）において示した具体的な数値等は単に一例を示したに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。
　本発明は、十分な電圧設定マージンを確保しつつ安定した書込み放電を発生させて、表示品質の高い画像を表示することができる。また本発明は、書込み動作を安定に発生させつつ強制初期化動作を省略して、階調表示に関係しない発光をなくし、コントラストを大幅に向上することができる。このため、パネルの駆動方法およびプラズマディスプレイ装置として有用である。
　１０　　パネル
　２２　　走査電極
　２３　　維持電極
　２４　　表示電極対
　３２　　データ電極
　３５　　蛍光体層
　４０　　プラズマディスプレイ装置
　４１　　画像信号処理回路
　４２　　データ電極駆動回路
　４３　　走査電極駆動回路
　４４　　維持電極駆動回路
　４５　　タイミング発生回路
　５０，８０　　維持パルス発生回路
　５１，８１　　電力回収回路
　６０　　傾斜波形電圧発生回路
　６１，６２，６３　　ミラー積分回路
　７０　　走査パルス発生回路
　８５　　一定電圧発生回路

Claims (5)

  1. 初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１つのフィールドを構成し、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動方法であって、
    前記複数のサブフィールドのうちの少なくとも１つのサブフィールドの初期化期間において、直前の書込み期間で書込み放電を発生した放電セルのみで選択的に初期化放電を発生させる選択初期化動作を行い、
    前記選択初期化動作は、前記維持電極に第１の電圧を印加するとともに前記走査電極に上り傾斜波形電圧を印加するステップと、前記走査電極に下り傾斜波形電圧を印加した後に正の矩形状電圧を印加するステップと、前記維持電極に前記第１の電圧よりも高い第２の電圧を印加するとともに前記走査電極に下り傾斜波形電圧を印加するステップとを行うことを特徴とするプラズマディスプレイパネルの駆動方法。
  2. 走査電極と維持電極とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１つのフィールドを構成するとともに駆動電圧を発生して前記プラズマディスプレイパネルの各電極に印加する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記駆動回路は、
    前記複数のサブフィールドのうちの少なくとも１つのサブフィールドの初期化期間において、前記維持電極に第１の電圧を印加するとともに前記走査電極に上り傾斜波形電圧を印加し、その後、前記走査電極に下り傾斜波形電圧を印加し、その後、前記走査電極に正の矩形状電圧を印加し、その後、前記維持電極に前記第１の電圧よりも高い第２の電圧を印加するとともに前記走査電極に下り傾斜波形電圧を印加して前記プラズマディスプレイパネルを駆動することを特徴とするプラズマディスプレイ装置。
  3. 書込み期間と維持期間と消去期間とを有するサブフィールドを複数用いて１つのフィールドを構成し、走査電極と維持電極とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動方法であって、
    前記維持期間において前記走査電極に印加する維持パルスの低圧側電圧から前記データ電極に印加する電圧を減じた電圧を第１の電圧とし、前記維持期間において前記走査電極に印加する前記維持パルスの高圧側電圧から前記データ電極に印加する電圧を減じた電圧を第２の電圧とし、前記書込み期間において前記走査電極に印加する走査パルスの低圧側電圧から前記データ電極に印加するデータパルスの低圧側電圧を減じた電圧を第３の電圧とするとき、
    前記第１の電圧から前記第３の電圧を減じた電圧が、前記データ電極を陽極とし前記走査電極を陰極とする放電開始電圧以上であり、
    前記第２の電圧から前記第３の電圧を減じた電圧が、前記データ電極を陽極とし前記走査電極を陰極とする放電開始電圧と前記データ電極を陰極とし前記走査電極を陽極とする放電開始電圧との和未満であり、
    かつ、前記消去期間は、直前の書込み期間で書込み放電を発生した放電セルのみで選択的に消去放電を発生し、
    前記消去放電は、前記維持電極を陰極とし前記走査電極を陽極とする１回目の放電を発生するステップと、前記走査電極を陰極とし前記データ電極を陽極とする１回目の放電を発生するステップと、前記維持電極を陰極とし前記走査電極を陽極とする２回目の放電を発生するステップと、前記走査電極を陰極とし前記データ電極を陽極とする２回目の放電を発生するステップとを行うことを特徴とするプラズマディスプレイパネルの駆動方法。
  4. 前記消去放電は、前記維持電極に第４の電圧を印加するとともに、前記走査電極に上り傾斜波形電圧を印加して前記維持電極を陰極とし前記走査電極を陽極とする１回目の放電を発生し、前記維持電極に第４の電圧よりも高い第５の電圧を印加するとともに前記走査電極に下り傾斜波形電圧を印加して前記維持電極を陰極とし前記走査電極を陽極とする２回目の放電を発生することを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
  5. 走査電極と維持電極とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、書込み期間と維持期間と消去期間とを有するサブフィールドを複数用いて１つのフィールドを構成するとともに駆動電圧波形を発生して前記プラズマディスプレイパネルの各電極に印加する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記駆動回路は、
    前記維持期間において前記走査電極に印加する維持パルスの低圧側電圧から前記データ電極に印加する電圧を減じた電圧を第１の電圧とし、前記維持期間において前記走査電極に印加する前記維持パルスの高圧側電圧から前記データ電極に印加する電圧を減じた電圧を第２の電圧とし、前記書込み期間において前記走査電極に印加する走査パルスの低圧側電圧から前記データ電極に印加するデータパルスの低圧側電圧を減じた電圧を第３の電圧とするとき、
    前記第１の電圧から前記第３の電圧を減じた電圧が、前記データ電極を陽極とし前記走査電極を陰極とする放電開始電圧以上であり、
    前記第２の電圧から前記第３の電圧を減じた電圧が、前記データ電極を陽極とし前記走査電極を陰極とする放電開始電圧と前記データ電極を陰極とし前記走査電極を陽極とする放電開始電圧との和を超えない電圧に設定するとともに、
    前記消去期間において、前記維持電極を陰極とし前記走査電極を陽極とする１回目の放電を発生させ、その後、前記走査電極を陰極とし前記データ電極を陽極とする１回目の放電を発生させ、その後、前記維持電極を陰極とし前記走査電極を陽極とする２回目の放電を発生させ、その後、前記走査電極を陰極とし前記データ電極を陽極とする２回目の放電を発生させて、直前の書込み期間で書込み放電を発生した放電セルのみで選択的に消去放電を発生させて前記プラズマディスプレイパネルを駆動することを特徴とするプラズマディスプレイ装置。
PCT/JP2010/003779 2009-06-08 2010-06-07 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 WO2010143404A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP10785936A EP2410507A4 (en) 2009-06-08 2010-06-07 METHOD FOR CONTROLLING A PLASMA SCREEN AND PLASMA SCREEN DEVICE
JP2011518297A JP5126418B2 (ja) 2009-06-08 2010-06-07 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR1020117027464A KR20120012473A (ko) 2009-06-08 2010-06-07 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
US13/376,527 US20120075283A1 (en) 2009-06-08 2010-06-07 Plasma display panel drive method and plasma display device
CN2010800246266A CN102460546A (zh) 2009-06-08 2010-06-07 等离子显示面板的驱动方法以及等离子显示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009136970 2009-06-08
JP2009-136970 2009-06-08
JP2009138882 2009-06-10
JP2009-138882 2009-06-10

Publications (1)

Publication Number Publication Date
WO2010143404A1 true WO2010143404A1 (ja) 2010-12-16

Family

ID=43308667

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/003779 WO2010143404A1 (ja) 2009-06-08 2010-06-07 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Country Status (6)

Country Link
US (1) US20120075283A1 (ja)
EP (1) EP2410507A4 (ja)
JP (2) JP5126418B2 (ja)
KR (1) KR20120012473A (ja)
CN (1) CN102460546A (ja)
WO (1) WO2010143404A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120053532A (ko) * 2009-11-02 2012-05-25 파나소닉 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
CN102760399A (zh) * 2012-07-04 2012-10-31 四川虹欧显示器件有限公司 一种等离子显示面板电路可靠性改进方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242224A (ja) 1999-02-22 2000-09-08 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
JP2003157043A (ja) * 2001-11-22 2003-05-30 Nec Corp Ａｃ型プラズマディスプレイパネルの駆動方法
JP2005141215A (ja) * 2003-10-31 2005-06-02 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び駆動装置
WO2007129641A1 (ja) * 2006-05-01 2007-11-15 Panasonic Corporation プラズマディスプレイパネルの駆動方法および画像表示装置
WO2008059745A1 (fr) 2006-11-14 2008-05-22 Panasonic Corporation Procédé d'entraînement d'écran au plasma et dispositif d'affichage au plasma
JP2008256774A (ja) 2007-04-02 2008-10-23 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2009069512A (ja) * 2007-09-13 2009-04-02 Panasonic Corp 駆動装置、駆動方法およびプラズマディスプレイ装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100470617C (zh) * 2004-04-02 2009-03-18 Lg电子株式会社 等离子显示设备及其驱动方法
US7705804B2 (en) * 2004-09-07 2010-04-27 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR100625533B1 (ko) * 2004-12-08 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
US20070075930A1 (en) * 2005-08-10 2007-04-05 Lg Electronics Inc. Method of driving plasma display apparatus
KR101018898B1 (ko) * 2006-12-11 2011-03-02 파나소닉 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242224A (ja) 1999-02-22 2000-09-08 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
JP2003157043A (ja) * 2001-11-22 2003-05-30 Nec Corp Ａｃ型プラズマディスプレイパネルの駆動方法
JP2005141215A (ja) * 2003-10-31 2005-06-02 Lg Electronics Inc プラズマディスプレイパネルの駆動方法及び駆動装置
WO2007129641A1 (ja) * 2006-05-01 2007-11-15 Panasonic Corporation プラズマディスプレイパネルの駆動方法および画像表示装置
WO2008059745A1 (fr) 2006-11-14 2008-05-22 Panasonic Corporation Procédé d'entraînement d'écran au plasma et dispositif d'affichage au plasma
JP2008256774A (ja) 2007-04-02 2008-10-23 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2009069512A (ja) * 2007-09-13 2009-04-02 Panasonic Corp 駆動装置、駆動方法およびプラズマディスプレイ装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Measurement of a Plasma in the AC Plasma Display Panel Using RF Capacitance and Microwave Techniques", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. ED-24, no. 7, July 1977 (1977-07-01)
See also references of EP2410507A4

Also Published As

Publication number Publication date
EP2410507A4 (en) 2012-08-29
JPWO2010143404A1 (ja) 2012-11-22
JP2012155331A (ja) 2012-08-16
JP5126439B2 (ja) 2013-01-23
CN102460546A (zh) 2012-05-16
JP5126418B2 (ja) 2013-01-23
KR20120012473A (ko) 2012-02-09
EP2410507A1 (en) 2012-01-25
US20120075283A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
WO2010119637A1 (ja) プラズマディスプレイパネルの駆動方法
JP5126439B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
CN101578646B (zh) 等离子显示装置及等离子面板的驱动方法
JP5131383B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010143403A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266651A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2008072458A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2011158871A (ja) プラズマディスプレイパネルの駆動方法
JP2012058652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011052219A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266648A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011075616A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012113008A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012058654A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012037589A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017647A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012003095A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011017951A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012003096A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012003094A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011053282A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010137248A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2011095641A (ja) プラズマディスプレイパネルの駆動方法
JP2012247465A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080024626.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10785936

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010785936

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2011518297

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20117027464

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE