WO2010131639A1 - 半導体装置およびその製造方法並びに太陽電池 - Google Patents

半導体装置およびその製造方法並びに太陽電池 Download PDF

Info

Publication number
WO2010131639A1
WO2010131639A1 PCT/JP2010/057936 JP2010057936W WO2010131639A1 WO 2010131639 A1 WO2010131639 A1 WO 2010131639A1 JP 2010057936 W JP2010057936 W JP 2010057936W WO 2010131639 A1 WO2010131639 A1 WO 2010131639A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
basi
silicide
tunnel
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/057936
Other languages
English (en)
French (fr)
Inventor
末益崇
宇佐美徳隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
University of Tsukuba NUC
Original Assignee
Tohoku University NUC
University of Tsukuba NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, University of Tsukuba NUC filed Critical Tohoku University NUC
Priority to US13/318,913 priority Critical patent/US8502191B2/en
Priority to CN201080020824.5A priority patent/CN102422438B/zh
Priority to JP2011513338A priority patent/JP5550025B2/ja
Publication of WO2010131639A1 publication Critical patent/WO2010131639A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3241—Materials thereof being conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Definitions

  • the present invention relates to a semiconductor device, a manufacturing method thereof, and a solar cell, and more particularly to a semiconductor device having a silicon layer and a layer containing barium silicide, a manufacturing method thereof, and a solar cell.
  • Non-Patent Document 1 describes forming (111) -oriented Si on a glass substrate.
  • Patent Documents 1 and 2 and Non-Patent Document 2 describe techniques for forming a BaSi layer on (111) -oriented Si.
  • the performance of the solar cell can be further improved.
  • a BaSi layer having a pn junction is formed on the Si layer, it is difficult to obtain good electrical contact between the Si layer and the BaSi layer.
  • the present invention has been made in view of the above problems, and provides a semiconductor device capable of obtaining good electrical contact between a silicon layer and a silicide layer containing barium silicide, a manufacturing method thereof, and a solar cell. For the purpose.
  • the present invention provides a silicon layer, an intermediate silicide layer provided on the silicon layer, having an opening, containing barium silicide, and covering the intermediate silicide layer so as to be in contact with the silicon layer through the opening, And an upper silicide layer having a higher dopant concentration than the intermediate silicide layer and containing barium silicide. According to the present invention, good electrical contact can be obtained between the silicon layer and the silicide layer.
  • the opening ratio of the opening may be 0.5 or more and less than 1. According to this configuration, the contact resistance between the silicon layer and the silicide layer can be further reduced.
  • the silicon layer may have a higher dopant concentration than the intermediate silicide layer.
  • the silicon layer and the upper silicide layer may have different conductivity types.
  • the silicon layer and the upper silicide layer may be configured to form a tunnel junction.
  • the intermediate silicide layer and the upper silicide layer may be formed of barium silicide.
  • the present invention includes a step of forming an intermediate silicide layer containing barium silicide on the silicon layer so as to expose the surface of the silicon layer, and covering the intermediate silicide layer and forming the silicon layer through the opening.
  • Forming an upper silicide layer having a higher dopant concentration than the intermediate silicide layer and including barium silicide, and forming the intermediate silicide layer includes depositing barium on the silicon layer,
  • the intermediate silicide layer is formed by reacting barium with the silicon layer. According to the present invention, good electrical contact can be obtained between the silicon layer and the silicide layer.
  • the step of forming the upper silicide layer is a step of forming the upper silicide layer by simultaneously depositing dopant, silicon, and barium on the intermediate silicide layer and the silicon layer. Can do.
  • the present invention provides a silicon layer, a tunnel junction layer formed on the silicon layer, a pn junction formed on the tunnel junction layer and including a silicide layer containing barium silicide, and carriers supplied from the silicon layer. And a second electrode to which carriers are supplied from the silicide layer. According to the present invention, good electrical contact can be obtained between the silicon layer and the silicide layer.
  • the silicon layer is of a first conductivity type
  • the tunnel junction layer is a tunnel silicon layer of the first conductivity type having a dopant concentration higher than that of the silicon layer formed on the silicon layer
  • a tunnel silicide layer formed on the tunnel silicon layer and having a second conductivity type opposite to the first conductivity type and including barium silicide.
  • the silicide layer is formed on the tunnel junction layer.
  • the second conductivity type having a dopant concentration lower than that of the tunnel silicide layer and containing barium silicide, and the first silicide layer formed on the second silicide layer and having the first conductivity type and containing barium silicide.
  • a pn junction can be provided in the silicide layer with a simple layer configuration.
  • an opening is formed at the interface between the tunnel silicon layer and the tunnel silicide layer, and the tunnel silicon layer and the tunnel silicide layer are in direct contact with each other.
  • the dopant concentration is lower than that of the tunnel silicide layer.
  • An intermediate silicide layer containing barium silicide may be provided. According to this configuration, the contact resistance between the tunnel silicon layer and the tunnel silicide layer can be further reduced.
  • the opening ratio of the opening may be 0.5 or more and less than 1. According to this configuration, the contact resistance between the silicon layer and the silicide layer can be further reduced.
  • the silicide layer may be formed of barium silicide.
  • the silicide layer may be formed of strontium barium silicide. According to this configuration, the conversion efficiency of the solar cell can be improved.
  • the present invention it is possible to provide a semiconductor device capable of obtaining good electrical contact between a silicon layer and a silicide layer containing barium silicide, a manufacturing method thereof, and a solar cell.
  • FIG. 1 is a cross-sectional view of a solar cell according to Example 1.
  • FIG. FIG. 2 is an energy band diagram of a semiconductor layer in the solar cell according to Example 1.
  • 3A and 3B are cross-sectional views illustrating a film forming method of Comparative Example 1.
  • FIG. 4A and FIG. 4B are cross-sectional views showing a film forming method of Comparative Example 2.
  • FIG. 5A is a diagram showing an XRD diffraction pattern of the template BaSi layer 30 in FIG.
  • FIG. 5B is a diagram showing an XRD diffraction pattern of the conductive BaSi layer 32 in FIG.
  • FIG. 6A is a cross-sectional view illustrating a film forming method of Comparative Example 3.
  • FIG. 6B is a diagram showing an XRD diffraction pattern of a sample formed by the method of Comparative Example 3.
  • FIG. 7A and FIG. 7B are diagrams showing a film forming method of Example 2.
  • FIG. 8 is a diagram showing an XRD diffraction pattern of the conductive BaSi layer 32 formed by the method of Example 2.
  • FIG. 9A is a cross-sectional view of a sample formed by the method of Example 2
  • FIG. 9B is a cross-sectional view of a sample formed by the method of Comparative Example 4.
  • FIG. 10 is a diagram showing current-voltage characteristics between the Si layer 10a and the conductive BaSi layer 32 of the sample formed by the method of Example 2 and the sample formed by the method of Comparative Example 4.
  • FIG. 11A is a cross-sectional view of a sample formed by the method of Example 2.
  • FIG. 11B is a diagram showing an XRD diffraction pattern of the second BaSi layer 18 formed by the method of the second embodiment.
  • 12 is a cross-sectional view of a solar cell manufactured using the method of Example 2.
  • FIG. 13 is a cross-sectional view of the solar cell according to Example 3.
  • FIG. 14A to FIG. 14C are cross-sectional views (part 1) illustrating the method for manufacturing the solar cell according to the third embodiment.
  • FIG. 15A to FIG. 15C are cross-sectional views (part 2) illustrating the method for manufacturing the solar cell according to the third embodiment.
  • FIG. 16 is a diagram showing current-voltage characteristics between the Si layers of Samples A to C and the conductive BaSi layer.
  • FIGS. 17A to 17C are AFM images of the surface after forming the intermediate BsSi layers of samples A to C, respectively.
  • 18 (a) to 18 (c) are views that are assumed to be cross sections of FIGS. 17 (a) to 17 (c), respectively.
  • FIG. 19A and FIG. 19B are cross-sectional views of the solar cell according to Example 5.
  • FIG. 20A and FIG. 20B are diagrams showing the resistance and the aperture ratio with respect to the film thickness of the intermediate BaSi layer, respectively.
  • FIG. 21 is a diagram showing conversion efficiency with respect to series resistance and Fill factor in a solar cell.
  • FIG. 1 is a cross-sectional view of a solar cell according to Example 1.
  • FIG. A tunnel junction layer 16 is formed on the Si layer 10 having the first conductivity type (for example, p-type).
  • the Si layer 10 includes a dopant such as B (boron), Al (aluminum), and Ga (gallium).
  • the dopant concentration of the Si layer 10 is preferably 1 ⁇ 10 16 to 1 ⁇ 10 18 cm ⁇ 3 , for example.
  • a Si substrate having a film thickness of several hundred ⁇ m can be used.
  • a Si thin film having a thickness of, for example, 50 to 500 nm formed on a glass substrate or the like can be used.
  • the tunnel junction layer 16 includes a tunnel Si layer 12 and a tunnel BaSi layer 14.
  • the tunnel Si layer 12 and the tunnel BaSi layer 14 form a tunnel junction.
  • the tunnel Si layer 12 is formed on the Si layer 10 and has a first conductivity type (for example, p-type) having a dopant concentration higher than that of the Si layer 10.
  • the tunnel Si layer 12 preferably has a dopant such as B or Al, and has a thickness of 10 to 50 nm and a dopant concentration of 1 ⁇ 10 19 to 1 ⁇ 10 20 cm ⁇ 3 , for example.
  • the tunnel BaSi layer 14 is formed on the tunnel Si layer 12 and is of a second conductivity type (for example, n-type) having a dopant concentration higher than that of a second BaSi layer 18 described later.
  • the tunnel BaSi layer 14 has a dopant such as Sb (antimony) or As (arsenic), for example, and has a film thickness of 10 to 50 nm and a dopant concentration of 1 ⁇ 10 19 to 1 ⁇ 10 20 cm ⁇ 3 , for example. Is preferred.
  • a BaSi layer 22 having a pn junction is formed on the tunnel junction layer 16.
  • the BaSi layer 22 includes a second conductivity type (for example, n-type) second BaSi layer 18 formed on the tunnel junction layer 16 and a first conductivity type (for example, p-type) first layer formed on the second BaSi layer 18.
  • 1 BaSi layer 20 The first BaSi layer 20 and the second BaSi layer 18 form a pn junction.
  • the second BaSi layer 18 has a dopant such as Sb or As, and preferably has a film thickness of 500 to 1000 nm and a dopant concentration of 1 ⁇ 10 16 to 5 ⁇ 10 16 cm ⁇ 3 , for example.
  • the first BaSi layer 20 has a dopant such as Al, for example, and preferably has a film thickness of 50 to 100 nm and a dopant concentration of 5 ⁇ 10 17 to 5 ⁇ 10 18 cm ⁇ 3 , for example.
  • a second electrode 24 for supplying carriers to the first BaSi layer 20 of the BaSi layer 22 is formed on the BaSi layer 22.
  • the second electrode 24 is preferably made of a metal such as Al, for example, and preferably has an opening so that the light 50 can be transmitted.
  • a first electrode 26 that supplies carriers to the Si layer 10 is formed under the Si layer 10.
  • the first electrode 26 is preferably made of a metal such as Al.
  • the tunnel BaSi layer 14, the second BaSi layer 18, the first BaSi layer 20, and the intermediate BaSi layer described in the second embodiment include Ba and Si, and are, for example, a barium silicide layer.
  • the stoichiometric composition of barium silicide is BaSi 2 , but may be different from the stoichiometric composition.
  • the tunnel BaSi layer 14, the second BaSi layer 18, the first BaSi layer 20, and the intermediate BaSi layer may contain, for example, Sr in addition to the barium silicide layer. That is, a mixed crystal of barium silicide and strontium silicide may be used.
  • the energy band gap Eg is set to 1.4 eV by making the tunnel BaSi layer 14, the second BaSi layer 18, the first BaSi layer 20 and the intermediate BaSi layer, for example, Ba 0.5 Sr 0.5 Si 2 layers. Can do. Thereby, it is possible to provide a solar cell with higher efficiency and capable of being thinned.
  • a mixed crystal of a silicide other than strontium silicide and barium silicide may be used.
  • the tunnel BaSi layer 14, the second BaSi layer 18, the first BaSi layer 20, and the intermediate BaSi layer may contain a Group II element (that is, an alkaline earth metal element) such as Mg (magnesium) or Ca (calcium).
  • a mixed crystal of magnesium silicide or calcium silicide and barium silicide may be used.
  • an alkaline earth metal silicide containing at least barium silicide may be used.
  • the tunnel BaSi layer 14, the second BaSi layer 18, the first BaSi layer 20, and the intermediate BaSi layer appropriately contain the elements exemplified above so as to have an energy band gap of 1.4 to 1.7 eV suitable for solar cells. It is preferable.
  • FIG. 2 is an energy band diagram of a semiconductor layer in the solar cell according to Example 1.
  • EF indicates the Fermi level.
  • the Si layer 10 has an energy band gap Eg1
  • the BaSi layer 22 has an energy band gap Eg2. Since the pn junction is formed by the BaSi layer 22 having a large band gap, it is possible to provide a solar cell that can be thinned with high efficiency.
  • the tunnel Si layer 12 has a higher dopant concentration than the Si layer 10.
  • the tunnel BaSi layer 14 has a higher dopant concentration than the second BaSi layer 18.
  • the tunnel junction layer 16 can be formed by the tunnel Si layer 12 and the tunnel BaSi layer 14. Carriers can tunnel through the tunnel junction layer 16. Therefore, ohmic contact between the Si layer 10 and the second BaSi layer 18 is possible.
  • a high-quality BaSi layer can be obtained by forming a BaSi layer on a (111) -oriented Si layer.
  • the contact resistance between the Si layer 10 and the BaSi layer 22 is increased. This is because the electron affinity of the Si layer 10 is 4.0 eV and the electron affinity of the BaSi layer 22 is as small as 3.3 eV, and a barrier against carriers is formed between the Si layer 10 and the BaSi layer 22.
  • a tunnel junction layer is formed between the Si layer 10 and the BaSi layer 22 having a pn junction.
  • the electrical contact characteristic between the Si layer 10 and the BaSi layer 22 can be improved.
  • the contact resistance between the Si layer 10 and the BaSi layer 22 can be reduced.
  • the Si layer 10 and the tunnel Si layer 12 have the same conductivity type (first conductivity type), and the tunnel Si layer 12 preferably has a higher dopant concentration than the Si layer 10. .
  • the second BaSi layer 18 and the tunnel BaSi layer 14 preferably have the same conductivity type (second conductivity type), and the tunnel BaSi layer 14 preferably has a higher dopant concentration than the second BaSi layer 18.
  • the tunnel junction layer 16 is provided on the Si layer 10
  • the tunnel Si layer 12 has the same conductivity type as the Si layer 10
  • the tunnel BaSi layer 14 has a conductivity type different from that of the Si layer 10. Therefore, the second BaSi layer 18 having a conductivity type different from that of the Si layer 10 is formed on the tunnel BaSi layer 14, and the first BaSi layer 20 has the same conductivity type as that of the Si layer 10.
  • a pn junction can be provided.
  • the p-type is used as the first conductivity type and the n-type is used as the second conductivity type opposite to the first conductivity type.
  • the first conductivity type is p-type and the second conductivity type is It may be n-type.
  • the Si layer 10 becomes p-type. Therefore, when the Si layer 10 and the BaSi layer 22 having a pn junction are brought into contact with each other using a tunnel junction, the second BaSi layer 18 on the Si layer 10 side is made n-type, and the first BaSi layer 22 on the surface side is made p-type. preferable. Therefore, it is preferable that the first conductivity type is p-type and the second conductivity type is n-type.
  • Example 2 is an example of a tunnel junction structure and a manufacturing method thereof according to Example 1.
  • the tunnel Si layer 12 and the tunnel BaSi layer 14 are formed with a film thickness of, for example, about 50 nm or less, respectively.
  • Example 2 is an example in which a thin and high-quality BaSi layer is formed on a Si layer.
  • FIG. 3A and 3B are cross-sectional views illustrating a film forming method of Comparative Example 1.
  • a Ba layer is formed on the (111) -oriented Si layer 10a by vapor deposition or the like.
  • the substrate temperature is set to a temperature at which Si and Ba react to form barium silicide.
  • the substrate temperature is set to 450 to 700 ° C.
  • the Ba layer 33 and the Si layer 10a react to form the template BaSi layer 30.
  • the template BaSi layer 30 is formed using the RDE (Reactive / Deposition / Epitaxy) method.
  • a conductive BaSi layer 32 into which a dopant is introduced is formed on the template BaSi layer 30 by using MBE (Molecular Beam Epitaxy) method.
  • Comparative Example 1 since the conductive BaSi layer 32 is formed using the template BaSi layer 30 as a template, a high-quality conductive BaSi layer 32 can be formed. However, the template BaSi layer 30 is not added with a dopant and has a thickness of about 20 nm. For this reason, the contact resistance between the conductive BaSi layer 32 and the Si layer 10a is increased. Further, in order to form a higher quality conductive BaSi layer 32, an undoped BaSi layer may be formed on the template BaSi layer 30 by using the MBE method, and the conductive BaSi layer 32 may be formed on the undoped BaSi layer. In this case, the contact resistance between the conductive BaSi layer 32 and the Si layer 10a is further increased. Therefore, as Comparative Example 2, the introduction of a dopant when forming the template BaSi layer 30 using the RDE method was examined.
  • FIG. 4A and FIG. 4B are cross-sectional views showing a film forming method of Comparative Example 2.
  • Si layer 10a a p-type Si wafer doped with B having (111) as the main surface was used.
  • the hole concentration of the Si layer 10a is about 6 ⁇ 10 17 cm ⁇ 3 .
  • Ba and Sb are vapor-deposited on the Si layer 10a.
  • the substrate temperature is set to a temperature at which Ba reacts with Si.
  • the template BaSi layer 30 is formed.
  • the film forming conditions for the template BaSi layer 30 are as follows. Deposition method: RDE method
  • Ba deposition rate 1.55 nm / min
  • Sb cell temperature 250 ° C.
  • Deposition time about 5 minutes
  • Sb, Ba and Si were vapor-deposited on the template BaSi layer 30 by using the MBE method, and a conductive BaSi layer 32 using Sb as a dopant was formed.
  • the film forming conditions for the conductive BaSi layer 32 are as follows. Deposition method: MBE method Substrate temperature: 550 ° C. Ba deposition rate: 2.6 nm / min Si deposition rate: 1.55 nm / min Sb cell temperature: 250 ° C. Film formation time: about 60 minutes By setting the Sb cell temperature to 250 ° C., an electron concentration of about 10 20 cm ⁇ 3 can be obtained as the conductive BaSi layer 32 of Example 2 described later.
  • FIG. 5A is a diagram showing an XRD (X-ray diffraction method) diffraction pattern of the template BaSi layer 30 in FIG.
  • peaks corresponding to the (111) plane of Si are observed, but peaks of the (200), (400), and (600) planes of BaSi 2 are not observed. From this, it was found that the template BaSi layer 30 was not a good crystal. Note that the peak indicated by (*) was observed at the position of the Si (222) plane, but this peak (*) is a peak reflected by the crystal plane a plurality of times, and the peak of the Si (222) plane. is not.
  • FIG. 5A is a diagram showing an XRD (X-ray diffraction method) diffraction pattern of the template BaSi layer 30 in FIG.
  • peaks corresponding to the (111) plane of Si are observed, but peaks of the (200), (400), and (600) planes of BaSi 2 are not observed. From this, it was found that the
  • 5B is a diagram showing an XRD diffraction pattern of the conductive BaSi layer 32 in FIG. As shown in FIG. 5A, peaks corresponding to the (111) plane of Si are observed, but peaks of the (200), (400), and (600) planes of BaSi 2 are not observed. This shows that the conductive BaSi layer 32 is not a good crystal.
  • Comparative Example 2 it was found that when the dopant was introduced into the template BaSi layer 30 using the RDE method, the crystallinity of the template BaSi layer 30 and the conductive BaSi layer 32 deteriorated. Therefore, as Comparative Example 3, it was studied to directly form a conductive BaSi layer on the Si layer 10a using the MBE method.
  • FIG. 6A is a cross-sectional view illustrating a film forming method of Comparative Example 3.
  • MBE MBE method
  • FIG. 6B is a diagram showing an XRD diffraction pattern of a sample formed by the method of Comparative Example 3. As shown in FIG. 6B, peaks corresponding to the (111) plane of Si are observed, but peaks of the (200), (400), and (600) planes of BaSi 2 are not observed. From this, it was found that also in Comparative Example 3, the conductive BaSi layer 32 was not a good crystal.
  • FIG. 7A and FIG. 7B are diagrams showing a film forming method of Example 2.
  • FIG. 7A Ba was deposited very thinly on the same Si layer 10a as in Comparative Example 2.
  • the substrate temperature is set to a temperature at which Ba reacts with Si.
  • the intermediate BaSi layer 28 is formed.
  • the film forming conditions for the intermediate BaSi layer 28 are as follows. Deposition method: RDE method Substrate temperature: 550 ° C Ba film formation rate: 1.55 nm / min Film formation time: about 0.5 minutes Since the deposition amount of Ba is very small, Ba does not cover the entire surface of the Si layer 10a. Therefore, an intermediate BaSi layer 28 including Ba and Si is formed on the Si layer 10a, having an opening 29 that exposes the surface of the Si layer 10a.
  • the conductive BaSi layer 32 was formed so as to cover the intermediate BaSi layer 28 and to be in contact with the Si layer 10a through the opening 29.
  • the film forming conditions for the conductive BaSi layer 32 are as follows. Deposition method: MBE method Substrate temperature: 550 ° C. Ba deposition rate: 2.6 nm / min Si deposition rate: 1.55 nm / min Sb cell temperature: 250 ° C. Deposition time: about 60 minutes As described above, Sb can be simultaneously formed to introduce Sb as a dopant into the conductive BaSi layer 32.
  • FIG. 8 is a diagram showing an XRD diffraction pattern of the conductive BaSi layer 32 formed by the method of Example 2.
  • FIG. BaSi 2 peaks at (200), (400) and (600) planes are observed. This indicates that an ⁇ -axis oriented BaSi 2 layer is formed on the (111) -oriented Si layer.
  • the conductive BaSi layer 32 having good crystallinity could be formed.
  • FIG. 9A is a cross-sectional view of a sample formed by the method of Example 2
  • FIG. 9B is a cross-sectional view of a sample formed by the method of Comparative Example 4.
  • the high-concentration Si layer 12a is formed on the p-type Si layer 10a, and the intermediate BaSi layer 28, which is the same as that shown in FIGS.
  • An n-type conductive BaSi layer 32 is formed on the BaSi layer 28.
  • the Si layer 10a is a B-doped (111) substrate having a hole concentration of about 6 ⁇ 10 17 cm ⁇ 3 .
  • the film forming conditions for the high-concentration Si layer 12a are as follows. Film formation method: MBE substrate temperature: 700 ° C. Dopants: B, Si and HBO 3 are simultaneously deposited. The high concentration Si layer 12a has a hole concentration of about 5 ⁇ 10 19 cm ⁇ 3 and a film thickness of 70 nm.
  • the method for forming the intermediate BaSi layer 28 is the same as that in the first embodiment.
  • the substrate temperature, the deposition rate of Ba and Si, and the Sb cell temperature during the formation of the conductive BaSi layer 32 are the same as in FIG.
  • the film formation time of the conductive BaSi layer 32 was set so that the film thickness was 140 nm.
  • Table 1 is a table showing the dopant, conductivity type, carrier concentration, and film thickness of each layer of the sample prepared by the method of Example 2.
  • the film thickness of the intermediate BaSi layer 28 is a film thickness estimated from the film formation time.
  • the template BaSi layer 30 is formed on the Si layer 10a, the undoped BaSi layer 35 is formed on the template BaSi layer 30, and the conductive BaSi layer 32 is formed on the undoped BaSi layer 35.
  • the Si layer 10a is a B-doped (111) substrate having a hole concentration of about 6 ⁇ 10 17 cm ⁇ 3 .
  • the film forming conditions for the template BaSi layer 30 are as follows. Deposition method: RDE method
  • Ba film formation rate 1.55 nm / min
  • Film formation time set so that film thickness is 20 nm
  • the method for forming the undoped BaSi layer 35 is as follows. Deposition method: MBE method Substrate temperature: 550 ° C. Ba film formation rate: 2.6 nm / min Si film formation rate: 1.55 nm / min Film formation time: about 60 minutes The undoped BaSi layer 35 is not intentionally doped, but in the Hall effect measurement, electrons are used. The concentration is about 10 16 cm ⁇ 3 .
  • the film forming conditions for the conductive BaSi layer 32 are as follows. Deposition method: MBE method Substrate temperature: 550 ° C. Ba deposition rate: 2.6 nm / min Si deposition rate: 1.55 nm / min Sb cell temperature: 250 ° C. Deposition time: about 60 minutes
  • Table 2 is a table showing the dopant, conductivity type, carrier concentration and film thickness of each layer of the sample produced by the method of Comparative Example 4.
  • FIG. 10 shows the relationship between the Si layer 10a and the conductive BaSi layer 32 of the sample of FIG. 9A formed by the method of Example 2 and the sample of FIG. 9B formed by the method of Comparative Example 4. It is the figure which showed the current-voltage characteristic between. As shown in FIG. 10, in Comparative Example 4, the current-voltage characteristic is a rectifying characteristic. On the other hand, in Example 2, ohmic characteristics are obtained. Thus, in Example 2, the current flowing through the tunnel junction layer 16 exhibited ohmic characteristics, and good contact characteristics could be obtained between the conductive BaSi layer 32 and the Si layer 10a.
  • FIG. 11A is a cross-sectional view of a sample formed by the method of Example 2.
  • the tunnel Si layer 12 is formed on the p-type Si layer 10
  • the intermediate BaSi layer 28 is formed on the tunnel Si layer 12
  • the tunnel BaSi layer 14 is formed on the intermediate BaSi layer 28
  • the second BaSi layer is formed on the tunnel BaSi layer 14.
  • Layer 18 is formed.
  • the Si layer 10 is a B-doped (111) substrate having a hole concentration of about 6 ⁇ 10 17 cm ⁇ 3 .
  • the tunnel Si layer 12 has B as a dopant, a hole concentration of about 5 ⁇ 10 19 cm ⁇ 3 , and a film thickness of 70 nm.
  • the conditions for forming the tunnel Si layer 12 are the same as those for the high-concentration Si layer 12a shown in FIG.
  • the intermediate BaSi layer 28 has a thickness of about 1 nm.
  • the film forming conditions for the intermediate BaSi layer 28 are the same as those in FIG.
  • the tunnel BaSi layer 14 has Sb as a dopant, an electron concentration of about 10 20 cm ⁇ 3 , and a film thickness of 140 nm.
  • the film forming conditions of the tunnel BaSi layer 14 are the same as those of the conductive BaSi layer 32 in FIG.
  • the second BaSi layer 18 is not intentionally doped, but has an electron concentration of about 10 16 cm ⁇ 3 and a film thickness of 520 nm.
  • the film forming conditions for the second BaSi layer 18 are as follows. Deposition method: MBE method Substrate temperature: 550 ° C. Ba deposition rate: 2.6 nm / min Si deposition rate is 1.55 nm / min Growth time: 60 minutes
  • FIG. 11B is a diagram showing an XRD diffraction pattern of the second BaSi layer 18 formed by the method of the second embodiment. As shown in FIG. 11 (b), peaks on the (200), (400) and (600) planes of BaSi 2 are observed. As described above, in Example 2, the second BaSi layer 18 having good crystallinity could be formed.
  • FIG. 12 is a cross-sectional view of a solar cell manufactured by the method of Example 2.
  • an intermediate BaSi layer 28 having an opening is formed on the tunnel Si layer 12 as compared with Example 1.
  • Other structures are the same as those of the first embodiment, and a description thereof is omitted.
  • the solar cell manufactured by the method of Example 2 is manufactured as follows, for example.
  • a first BaSi layer 20 is formed on the second BaSi layer 18 of FIG.
  • a second electrode 24 is formed on the first BaSi layer 20.
  • a first electrode 26 is formed under the Si layer 10.
  • an opening that exposes the surface of the tunnel Si layer 12 on the tunnel Si layer 12 in FIG. 12 (corresponding to the Si layer 10a in FIG. 7A).
  • An intermediate BaSi layer 28 having 29 is formed.
  • no dopant is added to the intermediate BaSi layer 28.
  • the intermediate BaSi layer 28 which is ⁇ -axis oriented can be formed on the Si layer 10a.
  • the tunnel BaSi layer 14 in FIG. 12 (corresponding to the conductive BaSi layer 32 in FIG. 7B) covers the intermediate BaSi layer 28 and is in contact with the Si layer 10a through the opening 29. To form. At this time.
  • the tunnel BaSi layer 14 also grows in the lateral direction so as to close the opening 29.
  • the tunnel BaSi layer 14 having good crystallinity is formed using the intermediate BaSi layer 28 as a template.
  • an intermediate BaSi layer 28 having an opening 29 in which the tunnel Si layer 12 and the tunnel BaSi layer 14 are in direct contact is formed at the interface between the tunnel Si layer 12 and the tunnel BaSi layer 14. Therefore, since the tunnel BaSi layer 14 directly contacts the tunnel Si layer 12 through the opening 29, the contact characteristics between the tunnel Si layer 12 and the tunnel BaSi layer 14 can be improved as shown in FIG.
  • the intermediate BaSi layer 28 only needs to have a lower dopant concentration than the conductive BaSi layer 32.
  • the opening 29 may be a hole penetrating the intermediate BaSi layer 28, or may be a space between a plurality of BaSi formed in an island shape.
  • an intermediate BaSi layer 28 by depositing Ba on the tunnel Si layer 12 in FIG. 12 and reacting Ba with the tunnel Si layer 12.
  • the temperature for reacting Ba and Si is preferably 450 ° C. to 700 ° C.
  • the substrate temperature is set to a temperature at which Ba reacts with Si when Ba27 is deposited on the tunnel Si layer 12 in order to form the intermediate BaSi layer 28.
  • the substrate temperature may be raised after Ba is deposited, and Ba may react with Si.
  • Sb is used as the n-type dopant, but As or the like may be used.
  • B is used as the p-type dopant, Al or the like may be used.
  • the BaSi layer may contain a group II element such as Sr (that is, an alkaline earth metal element).
  • FIG. 13 is a cross-sectional view of the solar cell according to Example 3.
  • a conductive layer 42 is formed on the insulating substrate 40.
  • a Si layer 10 is formed on the conductive layer 42.
  • a first electrode 26 is formed on the conductive layer 42.
  • Other structures are the same as those of the first embodiment or the second embodiment, and the description thereof is omitted.
  • the insulating substrate 40 for example, a glass substrate, a silicon oxide substrate such as SiO 2 , or another insulating substrate can be used.
  • a metal layer such as ZnO (zinc acid) to which Al is added can be used.
  • the film thickness of the conductive layer 42 can be set to, for example, 500 to 1000 nm.
  • the Si layer 10 is, for example, a (111) -oriented polycrystalline Si layer or a single-crystal Si layer, and the film thickness can be, for example, 50 to 500 nm.
  • a conductive layer 42 that is a ZnO layer doped with Al is formed on an insulating substrate 40 that is a SiO 2 substrate.
  • An Al layer 44 is formed on the conductive layer 42.
  • An amorphous Si layer 46 is formed on the Al layer 44.
  • the amorphous Si layer 46 and the Al layer 44 are exchanged by heating at 500 ° C. for about 10 hours in a nitrogen atmosphere. By this treatment, the conductive layer 42 is not altered.
  • the (111) -oriented polycrystalline Si layer 10 is formed on the conductive layer 42.
  • An Al layer 48 is formed on the Si layer 10. As shown in FIG. 14C, the Al layer 48 is removed.
  • the tunnel junction layer 16, the second BaSi layer 18, and the first BaSi layer 20 are formed on the Si layer 10 in the same manner as in the first or second embodiment.
  • the first BaSi layer 20 to the Si layer 10 are selectively removed to form an opening 52.
  • the first electrode 26 is formed on the conductive layer 42 on the bottom surface of the opening 52.
  • a second electrode 24 is formed on the first BaSi layer 20.
  • Example 3 a conductive layer 42 is provided between the insulating substrate 40 and the Si layer 10, and the first electrode 26 supplies carriers to the Si layer 10 through the conductive layer 42. Accordingly, even when the Si layer 10 is formed on the insulating substrate 40 as in Non-Patent Document 1, the first electrode 26 that supplies carriers to the Si layer 10 can be easily formed.
  • Example 4 is an example in which the film thickness of the intermediate BaSi layer is changed in FIGS. 7A and 7B of Example 2.
  • FIG. The deposition times of the intermediate BaSi layer 28 in samples A to C were 0.5 minutes, 1 minute, and 5 minutes, respectively.
  • the film thickness of the intermediate BaSi layer 28 calculated from the film forming speeds in the samples A to C corresponds to 1, 2, and 10 nm.
  • Other film forming conditions are the same as those in FIGS. 7A and 7B.
  • Table 3 summarizes the conditions of samples A to C.
  • FIG. 16 is a diagram showing current-voltage characteristics between the Si layer 10a and the conductive BaSi layer 32 of samples A to C.
  • the solid line is the measurement result of sample A
  • the broken line is the measurement result of sample B
  • the dotted line is the measurement result of sample C.
  • the plurality of curves for each of samples A to C are the results of measuring a plurality of samples.
  • the voltage-current characteristic of sample A is close to the ohmic characteristic.
  • the voltage-current characteristics of sample B are close to ohmic characteristics, but the resistance is higher than that of sample A.
  • the resistance of the voltage-current characteristic of sample C is further increased.
  • FIGS. 17 (a) to 17 (c) are AFM (Atomic Force Microscope) images of the surface after the intermediate BsSi layer 28 of samples A to C is formed (the state of FIG. 7 (a)), respectively.
  • 18 (a) to 18 (c) are views that are assumed to be cross sections of FIGS. 17 (a) to 17 (c), respectively.
  • FIG. 17A regions where the contrast changes abruptly are scattered. This region is considered to be an island 90 of BaSi.
  • the black linear region 92 is considered as a step of the Si substrate.
  • FIG. 18A in sample A, it is considered that the cores of the intermediate BaSi layer 28 are scattered as islands 90 on the high-concentration Si layer 12a.
  • the density of the region considered to be the BaSi island 90 is increased, and there are also places where the islands 90 are in contact with each other.
  • FIG. 18B in sample B, lateral growth starts from the nucleus of the intermediate BaSi layer 28 on the high-concentration Si layer 12a, the island-like high-concentration Si layer 12a becomes large, and islands It is thought that they are in contact with each other and growing into larger islands. In this state, the opening between the intermediate BaSi layers 28 is reduced. For this reason, when the conductive BaSi layer 32 is formed, the area in which the high-concentration Si layer 12a and the conductive BaSi layer 32 are in direct contact with each other is smaller than that in FIG. For this reason, as shown by the broken line in FIG.
  • FIG. 17 (c) a region considered to be an island of BaSi is hardly observed.
  • FIG. 18C in the sample C, it is considered that the intermediate BaSi layer 28 on the high concentration Si layer 12a is continuous in the lateral direction. In this state, the non-doped intermediate BaSi layer 28 is continuously formed between the high-concentration Si layer 12a and the conductive BaSi layer 32. If the film formation time of the intermediate BaSi layer 28 is lengthened, the film thickness of the intermediate BaSi layer 28 is increased. Therefore, the resistance of the sample C increases as shown by the dotted line in FIG.
  • the film formation time of the intermediate BaSi layer 28 in the step of forming the intermediate BaSi layer 28 in FIG. 7A is the film thickness of the intermediate BaSi layer 28 in terms of film formation speed. Is preferably a time of 2 nm or less. More preferably, it is 1 nm or less.
  • Example 5 is an example of a tandem solar cell.
  • FIG. 19A and FIG. 19B are cross-sectional views of the solar cell according to Example 5.
  • the Si layer 10 includes an n-type second Si layer 64 and a p-type first Si layer 62 formed on the n-type second Si layer 64.
  • the tunnel junction layer 16 and the BaSi layer 22 similar to those in the first to fourth embodiments are formed.
  • the tunnel junction layer 16 has a p-type tunnel Si layer 12 formed on the p-type first Si layer 62 and an n-type tunnel BaSi layer 14 formed on the tunnel Si layer 12.
  • the BaSi layer 22 includes an n-type second BaSi layer 18 formed on the tunnel BaSi layer 14 and a p-type first BaSi layer 20 formed on the second BaSi layer 18.
  • a second electrode 24 to which carriers are supplied from the first BaSi layer 20 of the BaSi layer 22 is formed on the BaSi layer 22.
  • a first electrode 26 to which carriers are supplied from the Si layer 10 is formed under the second Si layer 64 of the Si layer 10.
  • the film thickness of the Si layer 10 is, for example, 50 ⁇ m to 200 ⁇ m, and the film thickness of the BaSi layer 22 is, for example, 1 ⁇ m to 2 ⁇ m.
  • the Si layer 10b has a p-type second Si layer 64b and an n-type first Si layer 62b formed on the p-type second Si layer 64b.
  • a tunnel junction layer 16b and a BaSi layer 22b similar to those in the first to fourth embodiments are formed on the n-type first Si layer 62b.
  • the tunnel junction layer 16b has an n-type tunnel Si layer 12b formed on the n-type first Si layer 62b and a p-type tunnel BaSi layer 14b formed on the tunnel Si layer 12b.
  • the BaSi layer 22b has a p-type second BaSi layer 18b formed on the tunnel BaSi layer 14b and an n-type first BaSi layer 20b formed on the second BaSi layer 18b.
  • the same intermediate BaSi layer 28 as in the second to fourth embodiments may be formed between the tunnel Si layer 12 and the tunnel BaSi layer 14.
  • the Si layer 10 has a pn junction. Thereby, a photovoltaic force is generated also in the Si layer 10 and can function as a solar cell.
  • the BaSi layer 22 has a larger band gap than Si. Therefore, light having a short wavelength is converted into electric energy by the BaSi layer 22, and light having a long wavelength is converted into electric energy by the Si layer. Thereby, a solar cell with high photoelectric efficiency is realizable.
  • the first Si layer 62 preferably has the same conductivity type as the tunnel Si layer 12 so that no pn junction is interposed between the first Si layer 62 and the tunnel Si layer 12. That is, when the second Si layer 64 is of the second conductivity type and the first Si layer 62 is of the first conductivity type, the second BaSi layer 18 is of the second conductivity type, and the first BaSi layer 20 is of the first conductivity type. It is preferable.
  • Example 6 is an example in which a preferable aperture ratio range was obtained from the results of Example 4.
  • FIGS. 20A and 20B are diagrams showing the resistance and the aperture ratio with respect to the film thickness of the intermediate BaSi layer 28, respectively.
  • the vertical axis represents the resistance per unit cross-sectional area obtained from the voltage-current characteristics of FIG. The resistance value was calculated from the current density when a voltage of 0.1 V was applied.
  • the plots when the film thickness of the intermediate BaSi layer 28 is 1, 2, and 10 nm correspond to the samples A, B, and C in Example 4, respectively.
  • FIG. 20B shows the aperture ratio obtained from FIGS. 17A to 17C.
  • an uncovered region between the covering portion and the covering portion of the intermediate BaSi layer 28 covering the high-concentration Si layer 12a is defined as an opening.
  • the aperture ratio indicates the area of the opening with respect to the entire area.
  • a sample with an intermediate BaSi layer 28 having a thickness of 0 nm (no intermediate BaSi layer 28 is formed) and a sample with 6 nm are prepared. The aperture ratio was measured.
  • the growth of the intermediate BaSi layer 28 is not a step flow growth but an island growth.
  • the island is considered as a cone having a bottom radius R and a height H.
  • the volume V of the intermediate BaSi layer 28 is expressed by the following equation.
  • V (1/3) ⁇ R 2 HN Since the volume V of the intermediate BaSi layer 28 is proportional to the supply amount of Ba, it is proportional to time. Therefore, the proportionality constant C and time t are expressed by the following equation.
  • FIG. 21 is a diagram showing conversion efficiency and fill factor with respect to series resistance in a solar cell.
  • FIG. 21 shows the conversion efficiency and the fill factor of a general solar cell based on the inventor's experience. As shown in FIG. 21, the conversion efficiency and the fill factor deteriorate as the series resistance increases. In the example of FIG. 21, when the series resistance is 1 ⁇ cm 2 , the conversion efficiency deteriorates by about 2%. Thus, it is better that the series resistance is small.
  • the series resistance in a semiconductor device including a solar cell is greatly affected by the contact resistance between the semiconductor and the electrode and the resistance of the semiconductor itself. For example, the contact resistance between the semiconductor and the electrode and the resistance of the semiconductor itself are about 1 ⁇ cm 2 .
  • the silicon layer and the silicide layer contact resistance between is preferably from 1 .OMEGA.cm 2 1 order of magnitude smaller 0.1? cm 2 or less.
  • the resistance in Sample B is approximately 0.1 ⁇ cm 2 . Therefore, from FIG. 20B, the aperture ratio is preferably 0.5 or more. Furthermore, in order to further reduce the contact resistance between the silicon layer and the silicide layer, the resistance is preferably 0.03 ⁇ cm 2 as in Sample A in FIG. Therefore, from FIG. 20B, the aperture ratio is preferably 0.7 or more.
  • the aperture ratio is 1, no intermediate BaSi layer 28 is formed on the high-concentration Si layer 12a. For this reason, the crystallinity of the high-concentration BaSi layer 32 is deteriorated as shown in FIG. On the other hand, if a small amount of the intermediate BaSi layer 28 is formed on the high-concentration Si layer 12a, the high-concentration BaSi layer 32 is formed with good crystallinity around the island of the intermediate BaSi layer 28 as a nucleus. Therefore, the aperture ratio is preferably less than 1.
  • the intermediate silicide layer (for example, intermediate BaSi layer 28) containing barium silicide is on the silicon layer (for example, high-concentration Si layer 12a). And has an opening.
  • An upper silicide layer (for example, high-concentration BaSi layer 32) having a dopant concentration higher than that of the intermediate silicide layer and containing barium silicide is provided so as to cover the intermediate silicide layer and to be in contact with the silicon layer through the opening. Thereby, good electrical contact can be obtained between the silicon layer and the upper silicide layer.
  • the opening ratio of the opening of the intermediate silicide layer is preferably 0.5 or more and less than 1, more preferably 0.7 or more and less than 1.
  • the silicon layer preferably has a higher dopant concentration than the intermediate silicide layer. Further, since the silicon layer and the upper silicon layer form a tunnel junction layer, it is preferable that the silicon layer and the upper silicide layer have different conductivity types.
  • solar cells have been described as an example of a semiconductor device.
  • a transistor or the like may be used as long as it is a semiconductor device in which a silicide layer is formed on a silicon layer.
  • the intermediate silicide layer As a method for forming the intermediate silicide layer, a method for forming the intermediate silicide layer by depositing barium on the silicon layer and reacting the barium with the silicon layer.
  • a method of forming the upper silicide layer in FIG. 7B a method of forming the upper silicide layer by simultaneously depositing dopant, silicon and barium on the intermediate silicide layer and the silicon layer has been described.
  • the intermediate silicide layer and the upper silicide layer may be formed by sputtering or CVD (Chemical Vapor Deposition).
  • the solar cell includes a silicon layer (for example, Si layer 10), a tunnel junction layer formed on the silicon layer, and a silicide layer (barium silicide containing barium silicide) formed on the tunnel junction layer.
  • a silicon layer for example, Si layer 10
  • a tunnel junction layer formed on the silicon layer
  • a silicide layer barium silicide containing barium silicide
  • a pn junction made of a BaSi layer 22.
  • the tunnel junction layer has a tunnel silicon layer (for example, tunnel Si layer 12) having a higher dopant concentration than the silicon layer and having the same conductivity type (first conductivity type) as the silicon layer, It is preferable to include a tunnel silicide layer (for example, tunnel BaSi layer 14) formed on the silicon layer and having a conductivity type opposite to the first conductivity type (second conductivity type) and containing barium silicide.
  • a tunnel silicon layer for example, tunnel Si layer 12
  • tunnel Si layer 12 having a higher dopant concentration than the silicon layer and having the same conductivity type (first conductivity type) as the silicon layer
  • a tunnel silicide layer for example, tunnel BaSi layer 14
  • the tunnel junction layer is a silicide layer formed on the tunnel junction layer and having a second conductivity type having a dopant concentration lower than that of the tunnel silicide layer and containing barium silicide (for example, the second BaSi layer 18); And a first silicide layer (first BaSi layer) which is formed on the two silicide layers and has the first conductivity type and contains barium silicide.
  • the silicide layer is preferably made of barium silicide (for example, formed as a barium silicide crystal within a range including impurities such as dopants). Further, in order to improve the conversion efficiency of the solar cell, it is preferably made of strontium barium silicide (for example, formed as a crystal as strium barium silicide within a range including impurities such as dopants).

Landscapes

  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

シリコン層１２と、前記シリコン層１２上に設けられ、開口を有し、バリウムシリサイドを含む中間シリサイド層２８と、中間シリサイド層２８を覆い、前記開口を介しシリコン層１２に接するように設けられ、前記中間シリサイド層２８よりドーパント濃度が高くバリウムシリサイドを含む上部シリサイド層１４と、を含む半導体装置。

Description

半導体装置およびその製造方法並びに太陽電池
　本発明は、半導体装置およびその製造方法並びに太陽電池に関し、特にシリコン層およびバリウムシリサイドを含む層を有する半導体装置およびその製造方法並びに太陽電池に関する。
　Ｂａ（バリウム）およびＳｉ（シリコン）を含むＢａＳｉ層を用いた太陽電池が開発されている（特許文献１および２）。ＢａＳｉはＳｉよりバンドギャップが大きく、ＢａＳｉ層にＳｒ（ストロンチウム）を加えることにより、バンドギャップを太陽電池に適した１．４ｅＶとすることができる。よって、エネルギー変換効率をより高めることができる。また、低コスト化や薄膜化のためには、ガラス基板等の絶縁基板上のＢａＳｉ層が形成されることが好ましい。ガラス基板上にＢａＳｉ層を形成する方法として、非特許文献１には、ガラス基板上に（１１１）配向したＳｉを形成することが記載されている。特許文献１、２および非特許文献２には、（１１１）配向したＳｉ上にＢａＳｉ層を形成する技術が記載されている。
特開２００８－６６７１９号公報 国際公開第２００９／０２８５６０号パンフレット
J. Appl. Phys. Vol. 88, 124 (2000) Jpn. J. Appl. Phys., Vol. 43, No. 4A, L478 （2004）
　例えば、ｐｎ接合を有するＢａＳｉ層を用いた太陽電池が実現できれば太陽電池の性能をより向上させることができる。しかしながら、Ｓｉ層上にｐｎ接合を有するＢａＳｉ層を形成しようとすると、Ｓｉ層とＢａＳｉ層との間に良好な電気的接触を得ることが難しい。このように、シリコン層とバリウムシリサイドを含むシリサイド層との間において良好な電気的接触を得ることは難しい。
　本発明は、上記課題に鑑みなされたものであり、シリコン層とバリウムシリサイドを含むシリサイド層との間に良好な電気的接触を得ることが可能な半導体装置およびその製造方法並びに太陽電池を提供することを目的とする。
　本発明は、シリコン層と、前記シリコン層上に設けられ、開口を有し、バリウムシリサイドを含む中間シリサイド層と、中間シリサイド層を覆い、前記開口を介しシリコン層に接するように設けられ、前記中間シリサイド層よりドーパント濃度が高くバリウムシリサイドを含む上部シリサイド層と、を含む半導体装置である。本発明によれば、シリコン層とシリサイド層との間に良好な電気的接触を得ることができる。
　上記構成において、前記開口の開口率は、０．５以上１未満である構成とすることができる。この構成によれば、シリコン層とシリサイド層との接触抵抗をより低減することができる。
　上記構成において、前記シリコン層は、前記中間シリサイド層よりドーパント濃度が高い構成とすることができる。
　上記構成において、前記シリコン層と前記上部シリサイド層とは、異なる導電型である構成とすることができる。
　上記構成において、前記シリコン層と前記上部シリサイド層とはトンネル接合を形成する構成とすることができる。
　上記構成に置いて、前記中間シリサイド層および前記上部シリサイド層は、バリウムシリサイドからなる構成とすることができる。
　本発明は、シリコン層上に、前記シリコン層の表面が露出するような開口を有し、バリウムシリサイドを含む中間シリサイド層を形成する工程と、中間シリサイド層を覆い、前記開口を介しシリコン層に接するように、前記中間シリサイド層よりドーパント濃度が高くバリウムシリサイドを含む上部シリサイド層を形成する工程と、を含み、前記中間シリサイド層を形成する工程は、前記シリコン層上にバリウムを堆積させ、前記バリウムを前記シリコン層と反応させることにより前記中間シリサイド層を形成する工程である半導体装置の製造方法である。本発明によれば、シリコン層とシリサイド層との間に良好な電気的接触を得ることができる。
　上記構成において、前記上部シリサイド層を形成する工程は、前記中間シリサイド層上および前記シリコン層上にドーパント、シリコンおよびバリウムを同時に蒸着することにより前記上部シリサイド層を形成する工程である構成とすることができる。
　本発明は、シリコン層と、前記シリコン層上に形成されたトンネル接合層と、前記トンネル接合層上に形成され、バリウムシリサイドを含むシリサイド層からなるｐｎ接合と、前記シリコン層からキャリアが供給される第１電極と、前記シリサイド層からキャリアが供給される第２電極と、を具備する太陽電池である。本発明によれば、シリコン層とシリサイド層との間に良好な電気的接触を得ることができる。
　上記構成において、前記シリコン層は第１導電型であり、前記トンネル接合層は、前記シリコン層上に形成された前記シリコン層よりドーパント濃度の高い前記第１導電型であるトンネルシリコン層と、前記トンネルシリコン層上に形成され前記第１導電型の反対の導電型である第２導電型でありバリウムシリサイドを含むトンネルシリサイド層と、を含み、前記シリサイド層は、前記トンネル接合層上に形成され前記トンネルシリサイド層よりドーパント濃度が低い前記第２導電型でありバリウムシリサイドを含む第２シリサイド層と、前記第２シリサイド層上に形成され前記第１導電型でありバリウムシリサイドを含む第１シリサイド層と、を含む構成とることができる。この構成によれば、簡単な層構成で、シリサイド層内にｐｎ接合を設けることができる。
　上記構成において、前記トンネルシリコン層と前記トンネルシリサイド層との界面に形成され、前記トンネルシリコン層と前記トンネルシリサイド層とが直接接するような開口を有し、前記トンネルシリサイド層よりドーパント濃度の低く、バリウムシリサイドを含む中間シリサイド層を具備する構成とすることができる。この構成によれば、トンネルシリコン層とトンネルシリサイド層との間の接触抵抗をより低減することができる。
　上記構成において、前記開口の開口率は、０．５以上１未満である構成とすることができる。この構成によれば、シリコン層とシリサイド層との接触抵抗をより低減することができる。
　上記構成において、前記シリサイド層は、バリウムシリサイドからなる構成とすることができる。
　上記構成において、前記シリサイド層は、ストロンチウムバリウムシリサイドからなる構成とすることができる。この構成によれば、太陽電池の変換効率を向上させることができる。
　本発明によれば、シリコン層とバリウムシリサイドを含むシリサイド層との間間に良好な電気的接触を得ることが可能な半導体装置およびその製造方法並びに太陽電池を提供することができる。
図１は、実施例１に係る太陽電池の断面図である。 図２は、実施例１に係る太陽電池内の半導体層のエネルギーバンド図である。 図３（ａ）および図３（ｂ）は、比較例１の成膜方法を示す断面図である。 図４（ａ）および図４（ｂ）は、比較例２の成膜方法を示す断面図である。 図５（ａ）は、比較例２の図４（ａ）でのテンプレートＢａＳｉ層３０のＸＲＤ回折パターンを示す図である。図５（ｂ）は、比較例２の図４（ｂ）での導電性ＢａＳｉ層３２のＸＲＤ回折パターンを示す図である。 図６（ａ）は、比較例３の成膜方法を示す断面図である。図６（ｂ）は、比較例３の方法で成膜した試料のＸＲＤ回折パターンを示す図である。 図７（ａ）および図７（ｂ）は、実施例２の成膜方法を示す図である。 図８は、実施例２の方法で成膜した導電性ＢａＳｉ層３２のＸＲＤ回折パターンを示す図である。 図９（ａ）は、実施例２の方法で成膜した試料の断面図、図９（ｂ）は、比較例４の方法で成膜した試料の断面図である。 図１０は、実施例２の方法で成膜した試料と比較例４の方法で成膜した試料とのＳｉ層１０ａと導電性ＢａＳｉ層３２との間の電流電圧特性を示した図である。 図１１（ａ）は、実施例２の方法で成膜した試料の断面図である。図１１（ｂ）は、実施例２の方法で成膜した第２ＢａＳｉ層１８のＸＲＤ回折パターンを示す図である。 図１２は、実施例２の方法を用い製造した太陽電池の断面図である。 図１３は、実施例３に係る太陽電池の断面図である。 図１４（ａ）から図１４（ｃ）は、実施例３に係る太陽電池の製造方法を示す断面図（その１）である。 図１５（ａ）から図１５（ｃ）は、実施例３に係る太陽電池の製造方法を示す断面図（その２）である。 図１６は、サンプルＡからＣのＳｉ層と導電性ＢａＳｉ層との間の電流電圧特性を示した図である。 図１７（ａ）から図１７（ｃ）は、それぞれサンプルＡからＣの中間ＢｓＳｉ層を成膜した後の表面のＡＦＭ画像である。 図１８（ａ）から図１８（ｃ）は、それぞれ図１７（ａ）から図１７（ｃ）の断面と想定される図である。 図１９（ａ）および図１９（ｂ）は実施例５に係る太陽電池の断面図である。 図２０（ａ）および図２０（ｂ）は、それぞれ中間ＢａＳｉ層の膜厚に対する抵抗および開口率を示した図である。 図２１は、太陽電池における直列抵抗に対する変換効率およびFill Factorを示した図である。
　以下、図面を参照に本発明の実施例について説明する。
　図１は、実施例１に係る太陽電池の断面図である。第１導電型（例えばｐ型）を有するＳｉ層１０上にトンネル接合層１６が形成されている。Ｓｉ層１０は、例えばＢ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）等のドーパントを有する。Ｓｉ層１０のドーパント濃度は例えば１×１０１６～１×１０１８ｃｍ－３であることが好ましい。Ｓｉ層１０としては、例えば膜厚が数１００μｍのＳｉ基板を用いることもできる。また、ガラス基板等上に形成された膜厚が例えば５０～５００ｎｍのＳｉ薄膜を用いることもできる。
　トンネル接合層１６は、トンネルＳｉ層１２とトンネルＢａＳｉ層１４とを含んでいる。トンネルＳｉ層１２とトンネルＢａＳｉ層１４とはトンネル接合を形成している。トンネルＳｉ層１２は、Ｓｉ層１０上に形成され、Ｓｉ層１０よりドーパント濃度の高い第１導電型（例えばｐ型）である。トンネルＳｉ層１２は、例えばＢ、Ａｌ等のドーパントを有し、膜厚が例えば１０～５０ｎｍ、ドーパント濃度が例えば１×１０１９～１×１０２０ｃｍ－３であることが好ましい。トンネルＢａＳｉ層１４は、トンネルＳｉ層１２上に形成され、後述する第２ＢａＳｉ層１８よりドーパント濃度が高い第２導電型（例えばｎ型）である。トンネルＢａＳｉ層１４は、例えばＳｂ（アンチモン）、Ａｓ（砒素）等のドーパントを有し、膜厚が例えば１０～５０ｎｍ、ドーパント濃度が例えば１×１０１９～１×１０２０ｃｍ－３であることが好ましい。
　トンネル接合層１６上にｐｎ接合を有するＢａＳｉ層２２が形成されている。ＢａＳｉ層２２は、トンネル接合層１６上に形成された第２導電型（例えばｎ型）の第２ＢａＳｉ層１８と、第２ＢａＳｉ層１８上に形成された第１導電型（例えばｐ型）の第１ＢａＳｉ層２０と、を含んでいる。第１ＢａＳｉ層２０と第２ＢａＳｉ層１８とはｐｎ接合を形成している。第２ＢａＳｉ層１８は、例えばＳｂ、Ａｓ等のドーパントを有し、膜厚が例えば５００～１０００ｎｍ、ドーパント濃度が例えば１×１０１６～５×１０１６ｃｍ－３であることが好ましい。第１ＢａＳｉ層２０は、例えばＡｌ等のドーパントを有し、膜厚が例えば５０～１００ｎｍ、ドーパント濃度が例えば５×１０１７～５×１０１８ｃｍ－３であることが好ましい。
　ＢａＳｉ層２２上には、ＢａＳｉ層２２の第１ＢａＳｉ層２０にキャリアを供給する第２電極２４が形成されている。第２電極２４は、例えばＡｌ等の金属からなり、光５０が透過するように開口を有することが好ましい。Ｓｉ層１０下には、Ｓｉ層１０にキャリアを供給する第１電極２６が形成されている。第１電極２６は、例えばＡｌ等の金属からなることが好ましい。
　トンネルＢａＳｉ層１４、第２ＢａＳｉ層１８、第１ＢａＳｉ層２０および実施例２で説明する中間ＢａＳｉ層は、ＢａおよびＳｉを含み、例えばバリウムシリサイド層である。バリウムシリサイドの化学量論的な組成はＢａＳｉ２であるが、化学量論的な組成と異なっていてもよい。トンネルＢａＳｉ層１４、第２ＢａＳｉ層１８、第１ＢａＳｉ層２０および中間ＢａＳｉ層としてはバリウムシリサイド層以外に、例えばＳｒを含んでいてもよい。つまり、バリウムシリサイドとストロンチウムシリサイドの混晶でもよい。特に、トンネルＢａＳｉ層１４、第２ＢａＳｉ層１８、第１ＢａＳｉ層２０および中間ＢａＳｉ層を、例えばＢａ０．５Ｓｒ０．５Ｓｉ２層とすることにより、エネルギーバンドギャップＥｇを１．４ｅＶとすることができる。これにより、より高効率でかつ薄膜化可能な太陽電池を提供することができる。さらに、ストロンチウムシリサイド以外のシリサイド物とバリウムシリサイドとの混晶でもよい。例えば、トンネルＢａＳｉ層１４、第２ＢａＳｉ層１８、第１ＢａＳｉ層２０および中間ＢａＳｉ層は、Ｍｇ（マグネシウム）またはＣａ（カルシウム）等のＩＩ族の元素（すなわちアルカリ土類金属元素）を含んでもよく、マグネシウムシリサイドまたはカルシウムシリサイドとバリウムシリサイドとの混晶でもよい。例えば、少なくともバリウムシリサイドを含むアルカリ土類金属シリサンドでもよい。トンネルＢａＳｉ層１４、第２ＢａＳｉ層１８、第１ＢａＳｉ層２０および中間ＢａＳｉ層は、太陽電池に適した１．４～１．７ｅＶのエネルギーバンドギャップとなるように、上記にて例示した元素を適宜含むことが好ましい。
　図２は、実施例１に係る太陽電池内の半導体層のエネルギーバンド図である。ＥＦはフェルミ準位を示している。Ｓｉ層１０はエネルギーバンドギャプＥｇ１を有し、ＢａＳｉ層２２はエネルギーバンドギャプＥｇ２を有している。バンドギャップの大きいＢａＳｉ層２２でｐｎ接合を形成しているため、高効率でかつ薄膜化可能な太陽電池を提供することができる。
　トンネルＳｉ層１２はＳｉ層１０よりドーパント濃度が高い。また、トンネルＢａＳｉ層１４は第２ＢａＳｉ層１８よりドーパント濃度が高い。これにより、トンネルＳｉ層１２とトンネルＢａＳｉ層１４とでトンネル接合層１６を形成することができる。キャリアは、トンネル接合層１６をトンネル伝導することができる。よって、Ｓｉ層１０と第２ＢａＳｉ層１８とのオーミック接触が可能となる。
　特許文献１および２のように、例えば（１１１）配向のＳｉ層上にＢａＳｉ層を形成することにより、高品質なＢａＳｉ層を得ることができる。しかしながら、Ｓｉ層１０上に直接ｐｎ接合を有するＢａＳｉ層２２を形成すると、Ｓｉ層１０とＢａＳｉ層２２との間の接触抵抗が大きくなってしまうことがわかった。これは、Ｓｉ層１０の電子親和力が４．０ｅＶに対しＢａＳｉ層２２の電子親和力が３．３ｅＶと小さく、Ｓｉ層１０とＢａＳｉ層２２との間にキャリアに対する障壁が形成されるためである。
　実施例１によれば、Ｓｉ層１０とｐｎ接合を有するＢａＳｉ層２２との間にトンネル接合層が形成されている。これにより、Ｓｉ層１０とＢａＳｉ層２２との間の電気的接触特性を向上させることができる。このように、Ｓｉ層１０とＢａＳｉ層２２との間の接触抵抗を低減することができる。
　また、トンネル接合を形成するためには、Ｓｉ層１０とトンネルＳｉ層１２との導電型は同じ（第１導電型）であり、トンネルＳｉ層１２のドーパント濃度がＳｉ層１０より高いことが好ましい。また、第２ＢａＳｉ層１８とトンネルＢａＳｉ層１４との導電型（第２導電型）は同じであり、トンネルＢａＳｉ層１４のドーパント濃度は第２ＢａＳｉ層１８より高いことが好ましい。Ｓｉ層１０上にトンネル接合層１６を設けると、トンネルＳｉ層１２の導電型はＳｉ層１０と同じとなり、トンネルＢａＳｉ層１４は、Ｓｉ層１０とは異なる導電型となる。よって、トンネルＢａＳｉ層１４上をＳｉ層１０と異なる導電型の第２ＢａＳｉ層１８とし、第１ＢａＳｉ層２０をＳｉ層１０と同じ導電型とすることにより、簡単な層構成で、ＢａＳｉ層２２内にｐｎ接合を設けることができる。
　上記例では、第１導電型としてｐ型、第１導電型の反対の導電型である第２導電型としてｎ型を例に説明したが、第１導電型がｐ型、第２導電型がｎ型でもよい。しかしながら、例えば、非特許文献１の方法でＳｉ層１０を形成すると、Ｓｉ層１０はｐ型となってしまう。そこで、Ｓｉ層１０とｐｎ接合を有するＢａＳｉ層２２とをトンネル接合を用い接触させる場合、Ｓｉ層１０側の第２ＢａＳｉ層１８をｎ型、表面側の第１ＢａＳｉ層２２をｐ型とすることが好ましい。よって、第１導電型としてｐ型、第２導電型としてｎ型であることが好ましい。
　実施例２は、実施例１におけるトンネル接合の構造およびその製造方法の例である。実施例１のようにトンネル接合を形成する場合、トンネルＳｉ層１２とトンネルＢａＳｉ層１４との膜厚を各々例えば５０ｎｍ程度またはそれ以下で形成することとなる。しかしながら、Ｓｉ層上にドーパント濃度が高く膜厚が薄く高品質なＢａＳｉ層を形成することは難しい。実施例２は、Ｓｉ層上に薄く高品質なＢａＳｉ層を形成する例である。
　まず、Ｓｉ層１０ａ上に高品質なＢａＳｉ層３２を形成する比較例１に係る成膜方法について説明する。図３（ａ）および図３（ｂ）は、比較例１の成膜方法を示す断面図である。図３（ａ）のように、（１１１）配向したＳｉ層１０ａ上にＢａ層を蒸着法等を用い形成する。このとき基板温度を、ＳｉとＢａとが反応しバリウムシリサイドが形成される温度とする。例えば、基板温度を４５０～７００℃とする。Ｂａ層３３とＳｉ層１０ａとが反応しテンプレートＢａＳｉ層３０が形成される。このように、ＲＤＥ（Reactive Deposition Epitaxy）法を用いテンプレートＢａＳｉ層３０を形成する。テンプレートＢａＳｉ層３０上にＭＢＥ（Molecular Beam Epitaxy）法を用い、ドーパントを導入した導電性ＢａＳｉ層３２を形成する。
　比較例１では、テンプレートＢａＳｉ層３０をテンプレートとして導電性ＢａＳｉ層３２を形成するため、高品質な導電性ＢａＳｉ層３２が形成できる。しかしながら、テンプレートＢａＳｉ層３０はドーパントが添加されておらず、膜厚が２０ｎｍ程度である。このため、導電性ＢａＳｉ層３２とＳｉ層１０ａとの接触抵抗が大きくなってしまう。また、より高品質な導電性ＢａＳｉ層３２を形成するため、テンプレートＢａＳｉ層３０上にＭＢＥ法を用いアンドープＢａＳｉ層を形成し、アンドープＢａＳｉ層上に導電性ＢａＳｉ層３２を形成する場合もある。この場合は、導電性ＢａＳｉ層３２とＳｉ層１０ａとの接触抵抗はさらに高くなってしまう。そこで、比較例２として、ＲＤＥ法を用いテンプレートＢａＳｉ層３０を形成する際にドーパントを導入することを検討した。
　図４（ａ）および図４（ｂ）は、比較例２の成膜方法を示す断面図である。Ｓｉ層１０ａとして、（１１１）を主面とするＢをドープしたｐ型Ｓｉウエハを用いた。Ｓｉ層１０ａのホール濃度は約６×１０１７ｃｍ－３である。図４（ａ）のように、Ｓｉ層１０ａ上にＢａとドーパントとしてＳｂを蒸着する。このとき、基板温度を、ＢａがＳｉと反応する温度とする。これにより、テンプレートＢａＳｉ層３０が形成される。
テンプレートＢａＳｉ層３０の成膜条件は以下である。
　成膜方法：ＲＤＥ法
　基板温度：５５０℃
　Ｂａの成膜速度：１．５５ｎｍ／分
　Ｓｂセル温度：２５０℃
　成膜時間：約５分
　図４（ｂ）のように、ＭＢＥ法を用いテンプレートＢａＳｉ層３０上に、Ｓｂ、ＢａおよびＳｉを蒸着し、Ｓｂをドーパントとした導電性ＢａＳｉ層３２を成膜した。
導電性ＢａＳｉ層３２の成膜条件は以下である。
　成膜方法：ＭＢＥ法
　基板温度：５５０℃
　Ｂａの成膜速度：２．６ｎｍ／分
　Ｓｉの成膜速度：１．５５ｎｍ／分
　Ｓｂセル温度：２５０℃
　成膜時間：約６０分
　なお、Ｓｂセル温度を２５０℃とすることにより、後述する実施例２の導電性ＢａＳｉ層３２として、１０２０ｃｍ－３程度の電子濃度が得られる。
　図５（ａ）は、比較例２の図４（ａ）でのテンプレートＢａＳｉ層３０のＸＲＤ（Ｘ線回折法）の回折パターンを示す図である。図５（ａ）のように、Ｓｉの（１１１）面に相当するピークは観測されているが、ＢａＳｉ２の（２００）、（４００）および（６００）面のピークは観測されていない。これより、テンプレートＢａＳｉ層３０は良好な結晶とはなっていないことがわかった。なお、(*)で示したピークは、Ｓｉ（２２２）面の位置に観測されたが、このピーク(*)は、複数回結晶面で反射されたピークであり、Ｓｉ（２２２）面のピークではない。図５（ｂ）は、比較例２の図４（ｂ）での導電性ＢａＳｉ層３２のＸＲＤ回折パターンを示す図である。図５（ａ）のように、Ｓｉの（１１１）面に相当するピークは観測されているが、ＢａＳｉ２の（２００）、（４００）および（６００）面のピークは観測されていない。これより、導電性ＢａＳｉ層３２は良好な結晶とはなっていないことがわかる。
　比較例２のように、ＲＤＥ法を用いテンプレートＢａＳｉ層３０にドーパントを導入しようとすると、テンプレートＢａＳｉ層３０および導電性ＢａＳｉ層３２の結晶性が劣化することがわかった。そこで、比較例３として、Ｓｉ層１０ａ上にＭＢＥ法を用い直接導電性のＢａＳｉ層を成膜することを検討した。
　図６（ａ）は、比較例３の成膜方法を示す断面図である。図６（ａ）のように、比較例２と同じＳｉ層３０上にＭＢＥ法を用い、Ｓｂ、ＢａおよびＳｉを蒸着し、Ｓｂをドーパントとした導電性ＢａＳｉ層３２を直接成膜した。
導電性ＢａＳｉ層３２の成膜条件は以下である。
　成膜方法：ＭＢＥ法
　基板温度：５５０℃
　Ｂａの成膜速度：２．６ｎｍ／分
　Ｓｉの成膜速度：１．５５ｎｍ／分
　Ｓｂセル温度：２５０℃
　成膜時間：約６０分
　図６（ｂ）は、比較例３の方法で成膜した試料のＸＲＤ回折パターンを示す図である。図６（ｂ）のように、Ｓｉの（１１１）面に相当するピークは観測されているが、ＢａＳｉ２の（２００）、（４００）および（６００）面のピークは観測されていない。これより、比較例３においても導電性ＢａＳｉ層３２は良好な結晶とはなっていないことがわかった。
　以上のように、テンプレートＢａＳｉ層３０を導電性とするために、テンプレートＢａＳｉ層３０にドーパントを導入しようとすると、比較例１の図５（ｂ）のように、良好な導電性ＢａＳｉ層３２が形成できない。一方、Ｓｉ層１０ａ上に直接導電性ＢａＳｉ層３２を形成しようとしても、比較例２の図６（ｂ）のように良好な導電性ＢａＳｉ層３２は形成できない。以下、このような課題を解決した実施例２について説明する。
　図７（ａ）および図７（ｂ）は、実施例２の成膜方法を示す図である。図７（ａ）を参照し、比較例２と同じＳｉ層１０ａ上にＢａを非常に薄く蒸着した。このとき、基板温度を、ＢａがＳｉと反応する温度とする。これにより、中間ＢａＳｉ層２８が形成される。
中間ＢａＳｉ層２８の成膜条件は以下である。
　成膜方法：ＲＤＥ法
　基板温度：５５０℃
　Ｂａの成膜速度：１．５５ｎｍ／分
　成膜時間：約０．５分
　Ｂａの蒸着量は非常に小さいため、Ｂａは、Ｓｉ層１０ａの表面の全体を覆わない。よって、Ｓｉ層１０ａ上に、Ｓｉ層１０ａの表面が露出するような開口２９を有し、ＢａとＳｉとを含む中間ＢａＳｉ層２８が形成される。
　図７（ｂ）を参照に、ＭＢＥ法を用い、Ｓｂ、ＢａおよびＳｉを同時に蒸着した。これにより、中間ＢａＳｉ層２８を覆い、開口２９を介しＳｉ層１０ａに接するように、導電性ＢａＳｉ層３２を形成した。
導電性ＢａＳｉ層３２の成膜条件は以下である。
　成膜方法：ＭＢＥ法
　基板温度：５５０℃
　Ｂａの成膜速度：２．６ｎｍ／分
　Ｓｉの成膜速度：１．５５ｎｍ／分
　Ｓｂセル温度：２５０℃
　成膜時間：約６０分
このように、Ｓｂも同時の成膜することによりＳｂをドーパントとして、導電性ＢａＳｉ層３２に導入することができる。
　図８は、実施例２の方法で成膜した導電性ＢａＳｉ層３２のＸＲＤ回折パターンを示す図である。ＢａＳｉ２の（２００）、（４００）および（６００）面のピークが観測されている。これは、（１１１）配向したＳｉ層上にα軸配向したＢａＳｉ２層が形成されていることを示している。このように、良好な結晶性を有する導電性ＢａＳｉ層３２を成膜することができた。
　次に、Ｓｉ層１０ａと導電性ＢａＳｉ層３２との間の接触特性を測定した。図９（ａ）は、実施例２の方法で成膜した試料の断面図、図９（ｂ）は、比較例４の方法で成膜した試料の断面図である。図９（ａ）のように、ｐ型のＳｉ層１０ａ上に高濃度Ｓｉ層１２ａ、高濃度Ｓｉ層１２ａ上に、図７（ａ）および図７（ｂ）と同じ中間ＢａＳｉ層２８、中間ＢａＳｉ層２８上にｎ型導電性ＢａＳｉ層３２が形成されている。Ｓｉ層１０ａは、ホール濃度が約６×１０１７ｃｍ－３のＢドープ（１１１）基板である。
高濃度Ｓｉ層１２ａの成膜条件は以下である。
　成膜方法：ＭＢＥ法
　基板温度：７００℃
　ドーパント：Ｂ、ＳｉとＨＢＯ３を同時に蒸着
高濃度Ｓｉ層１２ａのホール濃度は約５×１０１９ｃｍ－３、膜厚は７０ｎｍである。
中間ＢａＳｉ層２８の成膜方法は、実施例１と同じである。導電性ＢａＳｉ層３２の成膜の際の基板温度、ＢａおよびＳｉの成膜速度、Ｓｂセル温度は図７（ｂ）と同じである。導電性ＢａＳｉ層３２の成膜時間は膜厚が１４０ｎｍとなるように設定した。表１は、実施例２の方法で作製した試料の各層のドーパント、導電型、キャリア濃度および膜厚を示す表である。なお、中間ＢａＳｉ層２８の膜厚は、成膜時間から推定した膜厚である。
Figure JPOXMLDOC01-appb-T000001
　図９（ｂ）のように、比較例４においては、Ｓｉ層１０ａ上にテンプレートＢａＳｉ層３０、テンプレートＢａＳｉ層３０上にアンドープＢａＳｉ層３５、アンドープＢａＳｉ層３５上に導電性ＢａＳｉ層３２が形成されている。Ｓｉ層１０ａは、ホール濃度が約６×１０１７ｃｍ－３のＢドープ（１１１）基板である。
テンプレートＢａＳｉ層３０の成膜条件は以下である。
　成膜方法：ＲＤＥ法
　基板温度：５５０℃
　Ｂａの成膜速度：１．５５ｎｍ／分
　成膜時間：膜厚が２０ｎｍとなるように設定
　アンドープＢａＳｉ層３５の成膜方法は以下である。
　成膜方法：ＭＢＥ法
　基板温度：５５０℃
　Ｂａの成膜速度：２．６ｎｍ／分
　Ｓｉの成膜速度：１．５５ｎｍ／分
　成膜時間：約６０分
　アンドープＢａＳｉ層３５には意図的にはドープしていないが、ホール効果測定では電子濃度が約１０１６ｃｍ－３である。
　導電性ＢａＳｉ層３２の成膜条件は以下である。
　成膜方法：ＭＢＥ法
　基板温度：５５０℃
　Ｂａの成膜速度：２．６ｎｍ／分
　Ｓｉの成膜速度：１．５５ｎｍ／分
　Ｓｂのセル温度：２５０℃
　成膜時間：約６０分
　表２は、比較例４の方法で作製した試料の各層のドーパント、導電型、キャリア濃度および膜厚を示す表である。
Figure JPOXMLDOC01-appb-T000002
　図１０は、実施例２の方法で成膜した図９（ａ）の試料と比較例４の方法で成膜した図９（ｂ）の試料とのＳｉ層１０ａと導電性ＢａＳｉ層３２との間の電流電圧特性を示した図である。図１０のように、比較例４では、電流電圧特性は整流特性となる。一方、実施例２では、オーミック特性が得られている。このように、実施例２では,トンネル接合層１６を流れる電流がオーミック特性を示し、導電性ＢａＳｉ層３２とＳｉ層１０ａとの間で良好な接触特性を得ることができた。
　次に、実施例２の成膜方法を用い、トンネル接合構造を形成した。図１１（ａ）は、実施例２の方法で成膜した試料の断面図である。実施例２においては、ｐ型のＳｉ層１０上にトンネルＳｉ層１２、トンネルＳｉ層１２上に、中間ＢａＳｉ層２８、中間ＢａＳｉ層２８上にトンネルＢａＳｉ層１４、トンネルＢａＳｉ層１４上に第２ＢａＳｉ層１８が形成されている。Ｓｉ層１０は、ホール濃度が約６×１０１７ｃｍ－３のＢドープ（１１１）基板である。トンネルＳｉ層１２は、Ｂがドーパントであり、ホール濃度が約５×１０１９ｃｍ－３、膜厚が７０ｎｍである。トンネルＳｉ層１２の成膜条件は、図９（ａ）の高濃度Ｓｉ層１２ａと同じである。中間ＢａＳｉ層２８は、膜厚が約１ｎｍである。中間ＢａＳｉ層２８の成膜条件は図９（ａ）と同じである。トンネルＢａＳｉ層１４は、Ｓｂがドーパントであり、電子濃度が約１０２０ｃｍ－３、膜厚が１４０ｎｍである。トンネルＢａＳｉ層１４の成膜条件は、図９（ｂ）の導電性ＢａＳｉ層３２と同じである。第２ＢａＳｉ層１８は、意図的にドープしていないが、電子濃度が約１０１６ｃｍ－３、膜厚が５２０ｎｍである。
第２ＢａＳｉ層１８の成膜条件は以下である。
　成膜方法：ＭＢＥ法
　基板温度：５５０℃
　Ｂａの成膜速度：２．６ｎｍ／分
　Ｓｉの成膜速度が１．５５ｎｍ／分
　成長時間:６０分
　図１１（ｂ）は、実施例２の方法で成膜した第２ＢａＳｉ層１８のＸＲＤ回折パターンを示す図である。図１１（ｂ）のように、ＢａＳｉ２の（２００）、（４００）および（６００）面のピークが観測されている。このように、実施例２においては、良好な結晶性を有する第２ＢａＳｉ層１８を成膜することができた。
　図１２は、実施例２の方法で製造する太陽電池の断面図である。図１２のように、実施例２の方法で製造する太陽電池は、実施例１と比較し、トンネルＳｉ層１２上に開口を有する中間ＢａＳｉ層２８が形成されている。その他の構造は実施例１と同じであり説明を省略する。実施例２の方法で製造した太陽電池は、例えば以下のように製造する。図１１（ａ）の第２ＢａＳｉ層１８上に第１ＢａＳｉ層２０を形成する。第１ＢａＳｉ層２０上に第２電極２４を形成する。Ｓｉ層１０の下に、第１電極２６を形成する。
　実施例２においては、図７（ａ）のように、図１２におけるトンネルＳｉ層１２（図７（ａ）ではＳｉ層１０ａに相当する）上にトンネルＳｉ層１２の表面が露出するような開口２９を有する中間ＢａＳｉ層２８を形成する。このとき、中間ＢａＳｉ層２８にはドーパントを添加しない。これにより、Ｓｉ層１０ａ上にα軸配向した中間ＢａＳｉ層２８を形成することができる。図７（ｂ）のように、図１２におけるトンネルＢａＳｉ層１４（図７（ｂ）では導電性ＢａＳｉ層３２に相当する）を、中間ＢａＳｉ層２８を覆い、開口２９を介しＳｉ層１０ａに接するように形成する。このとき。トンネルＢａＳｉ層１４は、開口２９を塞ぐように横方向にも成長する。これにより、中間ＢａＳｉ層２８をテンプレートに結晶性のよいトンネルＢａＳｉ層１４が形成される。言い換えれば、トンネルＳｉ層１２とトンネルＢａＳｉ層１４との界面には、トンネルＳｉ層１２とトンネルＢａＳｉ層１４とが直接接するような開口２９を有する中間ＢａＳｉ層２８が形成されている。よって、開口２９を介しトンネルＢａＳｉ層１４が直接トンネルＳｉ層１２に接するため、図１０のように、トンネルＳｉ層１２とトンネルＢａＳｉ層１４との接触特性を良好にすることができる。なお、中間ＢａＳｉ層２８は、導電性ＢａＳｉ層３２よりドーパント濃度が低くければよい。開口２９は、中間ＢａＳｉ層２８を貫通する孔でもよいし、島状に複数形成されたＢａＳｉの間のスペースでもよい。
　ここで、図７（ａ）のように、図１２におけるトンネルＳｉ層１２上にＢａを堆積させ、ＢａをトンネルＳｉ層１２と反応させることにより中間ＢａＳｉ層２８を形成することが好ましい。ＢａとＳｉとを反応させる温度としては、４５０℃～７００℃が好ましい。また、図７（ｂ）のように、中間ＢａＳｉ層２８上およびトンネルＳｉ層１２上にドーパント（例えばＳｂ）、ＳｉおよびＢａを蒸着することにより図１２におけるトンネルＢａＳｉ層１４を形成することが好ましい。なお、実施例２の図７（ａ）においては、中間ＢａＳｉ層２８を形成するために、トンネルＳｉ層１２上にＢａ２７を蒸着する際に、基板温度をＢａがＳｉと反応する温度としているが、Ｂａを蒸着した後に基板温度を上昇させ、ＢａをＳｉと反応させてもよい。また、実施例２では、ｎ型ドーパントとしてＳｂを用いているが、Ａｓ等でも良い。ｐ型ドーパントとしてＢを用いているが、Ａｌ等でもよい。さらに、実施例１で説明したように、ＢａＳｉ層はＳｒ等のＩＩ族元素（すなわちアルカリ土類金属元素）を含んでもよい。
　図１３は、実施例３に係る太陽電池の断面図である。図１３のように、絶縁基板４０上に導電層４２が形成されている。導電層４２上にＳｉ層１０が形成されている。導電層４２上に第１電極２６が形成されている。その他の構造は実施例１または実施例２と同じであり説明を省略する。絶縁基板４０としては、例えばガラス基板、ＳｉＯ２等の酸化シリコン基板、またはその他の絶縁基板を用いることができる。導電層４２としては、Ａｌを添加したＺｎＯ（酸亜鉛）等の金属層等を用いることができる。導電層４２の膜厚は例えば５００～１０００ｎｍとすることができる。Ｓｉ層１０は例えば（１１１）配向した多結晶Ｓｉ層または単結晶Ｓｉ層であり、膜厚は例えば５０～５００ｎｍとすることができる。
　次に図１４（ａ）から図１５（ｃ）を用い、実施例３に係る太陽電池の製造方法の一例を説明する。図１４（ａ）を参照し、ＳｉＯ２基板である絶縁基板４０上に、ＡｌをドープしたＺｎＯ層である導電層４２を形成する。導電層４２上にＡｌ層４４を形成する。Ａｌ層４４上にアモルファスＳｉ層４６を形成する。このように、Ａｌ層４４等のＳｉと格子定数の異なる層上にＳｉ層を形成するとアモルファスＳｉ層となる。
　図１４（ｂ）を参照し、窒素雰囲気中において５００℃で約１０時間過熱することで、アモルファスＳｉ層４６とＡｌ層４４とが交換する。この処理により、導電層４２は変質しない。一方、導電層４２上に（１１１）配向した多結晶Ｓｉ層１０が形成される。Ｓｉ層１０上にはＡｌ層４８が形成される。図１４（ｃ）のように、Ａｌ層４８を除去する。
　図１５（ａ）のように、Ｓｉ層１０上に、実施例１または実施例２と同様に、トンネル接合層１６、第２ＢａＳｉ層１８および第１ＢａＳｉ層２０を形成する。図１５（ｂ）のように、第１ＢａＳｉ層２０からＳｉ層１０までを選択的に除去し、開口５２を形成する。図１５（ｃ）のように、開口５２の底面の導電層４２上に第１電極２６を形成する。第１ＢａＳｉ層２０上に第２電極２４を形成する。以上により、図１３のような実施例３に係る太陽電池が完成する。
　実施例３においては、絶縁基板４０とＳｉ層１０との間に導電層４２が設けられ、第１電極２６は導電層４２を介しＳｉ層１０にキャリアを供給する。これにより、非特許文献１のように、絶縁基板４０上にＳｉ層１０を形成した場合であっても、Ｓｉ層１０にキャリアを供給する第１電極２６を簡単に形成することができる。
　実施例４は、実施例２の図７（ａ）および図７（ｂ）において中間ＢａＳｉ層の膜厚を変えた例である。サンプルＡからＣ（サンプルＡおよびＢが実施例４の相当する）における中間ＢａＳｉ層２８の成膜時間をそれぞれ０．５分、１分および５分とした。この結果、サンプルＡからＣにおける成膜速度から計算した中間ＢａＳｉ層２８の膜厚は１、２および１０ｎｍに相当する。その他の成膜条件は、図７（ａ）および図７（ｂ）と同じである。表３は、サンプルＡからＣの条件をまとめた表である。
Figure JPOXMLDOC01-appb-T000003
　図１６は、サンプルＡからＣのＳｉ層１０ａと導電性ＢａＳｉ層３２との間の電流電圧特性を示した図である。実線がサンプルＡ、破線がサンプルＢ、点線がサンプルＣの測定結果である。図１６において、サンプルＡからＣ毎の複数の曲線は、それぞれ複数のサンプルを測定した結果である。図１６のように、サンプルＡの電圧電流特性はオーミック特性に近い。サンプルＢの電圧電流特性は、オーミック特性に近いが、サンプルＡよりは抵抗が高い。サンプルＣの電圧電流特性はさらに抵抗が高くなる。
　図１７（ａ）から図１７（ｃ）は、それぞれサンプルＡからＣの中間ＢｓＳｉ層２８を成膜した後（図７（ａ）の状態）の表面のＡＦＭ（Atomic Force Microscope）画像である。図１８（ａ）から図１８（ｃ）は、それぞれ図１７（ａ）から図１７（ｃ）の断面と想定される図である。図１７（ａ）では、コントラストが急激な変化する領域が点在している。この領域はＢａＳｉの島９０と考えられる。また、黒い線状の領域９２はＳｉ基板のステップと考えられる。図１８（ａ）のように、サンプルＡでは、高濃度Ｓｉ層１２ａ上に、中間ＢａＳｉ層２８の核が島９０として点在している状態と考えられる。この状態では、中間ＢａＳｉ層２８間に大きな開口が存在する。このため、導電性ＢａＳｉ層３２を成膜すると、高濃度Ｓｉ層１２ａと導電性ＢａＳｉ層３２とが直接接触する面積が大きくなる。このため、図１６の実線のように、サンプルＡの抵抗が小さくなる。
　図１７（ｂ）では、ＢａＳｉの島９０と考えられる領域の密度が高くなり、島９０が互いに接触している箇所もある。図１８（ｂ）のように、サンプルＢでは、高濃度Ｓｉ層１２ａ上の中間ＢａＳｉ層２８の核から横方向の成長が開始され、島状の高濃度Ｓｉ層１２ａが大きくなり、島同士が互いに接触し、さらに大きな島に成長しつつある状態と考えられる。この状態では、中間ＢａＳｉ層２８間の開口が小さくなる。このため、導電性ＢａＳｉ層３２を成膜すると、高濃度Ｓｉ層１２ａと導電性ＢａＳｉ層３２とが直接接触する面積が図１８（ａ）に比べ小さくなる。このため、図１６の破線のように、サンプルＢの抵抗は若干高くなる。
　図１７（ｃ）では、ＢａＳｉの島と考えられる領域はほとんど観察されていない。図１８（ｃ）のように、サンプルＣでは、高濃度Ｓｉ層１２ａ上の中間ＢａＳｉ層２８が横方向に連続的になっている状態と考えられる。この状態では、ノンドープの中間ＢａＳｉ層２８が高濃度Ｓｉ層１２ａと導電性ＢａＳｉ層３２との間に連続的に形成される。中間ＢａＳｉ層２８の成膜時間を長くすると中間ＢａＳｉ層２８の膜厚が厚くなる。よって、図１６の点線のように、サンプルＣの抵抗は高くなる。
　以上のように、Ｓｉ層１０ａ上に層の表面が露出するような開口２９を有する中間ＢａＳｉ層２８を形成することにより、Ｓｉ層１０ａと導電性ＳｉＢａ層３２との接触抵抗を低減できることが確かめられた。また、図１６より、接触抵抗の低減のため、図７（ａ）における中間ＢａＳｉ層２８を形成する工程における中間ＢａＳｉ層２８の成膜時間は、成膜速度換算で中間ＢａＳｉ層２８の膜厚が２ｎｍ以下となる時間であることが好ましい。より好ましくは、１ｎｍ以下である。なお、成膜速度換算とは、成膜時間＝膜厚／成膜速度で算出される成膜時間である。
　実施例５はタンデム型の太陽電池の例である。図１９（ａ）および図１９（ｂ）は実施例５に係る太陽電池の断面図である。図１９（ａ）の例では、Ｓｉ層１０は、ｎ型第２Ｓｉ層６４と、ｎ型第２Ｓｉ層６４上に形成されたｐ型第１Ｓｉ層６２と、を有している。ｐ型第１Ｓｉ層６２上に実施例１から４と同様のトンネル接合層１６とＢａＳｉ層２２とが形成されている。トンネル接合層１６は、ｐ型第１Ｓｉ層６２上に形成されたｐ型トンネルＳｉ層１２と、トンネルＳｉ層１２上に形成されたｎ型トンネルＢａＳｉ層１４と、を有している。ＢａＳｉ層２２は、トンネルＢａＳｉ層１４上に形成されたｎ型第２ＢａＳｉ層１８と、第２ＢａＳｉ層１８上に形成されたｐ型第１ＢａＳｉ層２０と、を有している。ＢａＳｉ層２２上には、ＢａＳｉ層２２の第１ＢａＳｉ層２０からキャリアが供給される第２電極２４が形成されている。Ｓｉ層１０の第２Ｓｉ層６４下には、Ｓｉ層１０からキャリアが供給される第１電極２６が形成されている。Ｓｉ層１０の膜厚は例えば５０μｍから２００μｍであり、ＢａＳｉ層２２の膜厚は例えば１μｍから２μｍである。
　図１９（ｂ）の例では、Ｓｉ層１０ｂは、ｐ型第２Ｓｉ層６４ｂと、ｐ型第２Ｓｉ層６４ｂ上に形成されたｎ型第１Ｓｉ層６２ｂと、を有している。ｎ型第１Ｓｉ層６２ｂ上に実施例１から４と同様のトンネル接合層１６ｂとＢａＳｉ層２２ｂとが形成されている。トンネル接合層１６ｂは、ｎ型第１Ｓｉ層６２ｂ上に形成されたｎ型トンネルＳｉ層１２ｂと、トンネルＳｉ層１２ｂ上に形成されたｐ型トンネルＢａＳｉ層１４ｂと、を有している。ＢａＳｉ層２２ｂは、トンネルＢａＳｉ層１４ｂ上に形成されたｐ型第２ＢａＳｉ層１８ｂと、第２ＢａＳｉ層１８ｂ上に形成されたｎ型第１ＢａＳｉ層２０ｂと、を有している。
　なお、図１９（ａ）および図１９（ｂ）において、トンネルＳｉ層１２とトンネルＢａＳｉ層１４との間に、実施例２から実施例４と同じ中間ＢａＳｉ層２８が形成されていてもよい。
　実施例５によれば、Ｓｉ層１０がｐｎ接合を有している。これにより、Ｓｉ層１０においても光起電力が生じ、太陽電池として機能することができる。ＢａＳｉ層２２は前述のように、Ｓｉよりバンドギャップが大きい。そこで、波長の短い光をＢａＳｉ層２２で電気エネルギーに変換し、波長の長い光をＳｉ層で電気エネルギーに変換する。これにより、光電効率の高い太陽電池を実現することができる。
　第１Ｓｉ層６２は、トンネルＳｉ層１２との間にｐｎ接合が介在しないように、トンネルＳｉ層１２と同じ導電型であることが好ましい。つまり、第２Ｓｉ層６４が第２導電型であり、第１Ｓｉ層６２が第１導電型である場合、第２ＢａＳｉ層１８は第２導電型であり、第１ＢａＳｉ層２０は第１導電型であることが好ましい。
　実施例６は、実施例４の結果から好ましい開口率の範囲を求めた例である。図２０（ａ）および図２０（ｂ）は、それぞれ中間ＢａＳｉ層２８の膜厚に対する抵抗および開口率を示した図である。図２０（ａ）において、縦軸は、図１６の電圧電流特性から求めた単位断面積あたりの抵抗である。抵抗値は、電圧を０．１Ｖ印加した際の電流密度より算出した。中間ＢａＳｉ層２８の膜厚が１、２および１０ｎｍのときのプロットが、それぞれ実施例４のサンプルＡ、ＢおよびからＣに対応している。図２０（ｂ）は、図１７（ａ）から図１７（ｃ）から求めた開口率である。図１８（ａ）および図１８（ｂ）において、高濃度Ｓｉ層１２ａ上を被覆する中間ＢａＳｉ層２８の被覆部と被覆部との間の非被覆領域を開口とした。開口率は、全体の面積に対する開口の面積を示している。図２０（ｂ）においては、実施例４のサンプルＡからＣ以外にも、中間ＢａＳｉ層２８の膜厚が０ｎｍ（中間ＢａＳｉ層２８を形成していない）のサンプル、６ｎｍのサンプルをそれぞれ作製し、開口率を測定した。
　中間ＢａＳｉ層２８の膜厚に対する開口率について検討する。図１７（ａ）から図１７（ｃ）のＡＦＭ画像より、中間ＢａＳｉ層２８の成長はステップフロー成長ではなく、島成長である。簡単のため、島を底面の半径Ｒ、高さＨを有する円錐と考える。
　このとき１つの島の体積Ｖｉは次式で表される。
　　Ｖｉ＝（１／３）πＲ２Ｈ
　島の数Ｎのとき中間ＢａＳｉ層２８の体積Ｖは次式で表される。
　　Ｖ＝（１／３）πＲ２ＨＮ
　中間ＢａＳｉ層２８の体積Ｖは、Ｂａの供給量に比例するため時間に比例する。よって、比例定数Ｃ、時間ｔとし、次式で表される。
　　Ｖ＝Ｃｔ＝（１／３）πＲ２ＨＮ
　よって、
　ＮＲ２∝ｔ／Ｈ（ｔ）
である。
　また、中間ＢａＳｉ層２８の島の高さは、ＢａのＳｉへの拡散（またはＳｉのＢａの拡散）に依存する。よって、結晶成長における原子の拡散モデルから次式で表される。
　　Ｈ∝√ｔ
　中間ＢａＳｉ層２８の島がシリコン層表面を覆う割合（１－開口率）はＮＲ２で表される。よって、
　　（１－開口率）＝ＮＲ２∝√ｔ∝√（中間ＢａＳｉ層２８の膜厚）
となる。
　図２０（ｂ）の破線は、実験値（黒丸）に合うように上記モデル式を用いて描いた曲線である。
　図２１は、太陽電池における直列抵抗に対する変換効率および曲線因子（Fill Factor）を示した図である。図２１は、発明者の経験に基づき一般的な太陽電池における変換効率と曲線因子を示したものである。図２１のように、直列抵抗が大きくなると変換効率および曲線因子は劣化する。図２１の例では、直列抵抗が１Ωｃｍ２となると、変換効率は２％程度劣化する。このように、直列抵抗は小さい方がよい。太陽電池を含む半導体装置における直列抵抗は、半導体と電極との接触抵抗および半導体自体の抵抗の影響が大きい。例えば、半導体と電極との接触抵抗および半導体自体の抵抗は１Ωｃｍ２程度存在する。シリコン層（例えば高濃度Ｓｉ層１２ａ）とシリサイド層（例えば導電性ＢａＳｉ層３２）との間の接触抵抗が太陽電池等の半導体装置の特性に影響を及ぼさないためには、シリコン層とシリサイド層との間の接触抵抗は、１Ωｃｍ２より１桁小さい０．１Ωｃｍ２以下であることが好ましい。
　図２０（ａ）より、サンプルＢにおける抵抗がほぼ０．１Ωｃｍ２である。よって、図２０（ｂ）より、開口率は０．５以上であることが好ましい。さらに、シリコン層とシリサイド層との間の接触抵抗をより小さくするためには、図２０（ａ）のサンプルＡのように、抵抗は０．０３Ωｃｍ２であることが好ましい。よって、図２０（ｂ）より、開口率は０．７以上であることが好ましい。
　開口率が１の場合、高濃度Ｓｉ層１２ａ上に中間ＢａＳｉ層２８が全く形成されていない。このため、図６（ｂ）のように、高濃度ＢａＳｉ層３２の結晶性が悪くなってしまう。一方、高濃度Ｓｉ層１２ａ上に微量の中間ＢａＳｉ層２８が形成されていれば、中間ＢａＳｉ層２８の島を核に、高濃度ＢａＳｉ層３２が結晶性よく形成される。よって、開口率は１未満であることが好ましい。
　以上のように、実施例２から実施例４および実施例６に係る太陽電池におれば、バリウムシリサイドを含む中間シリサイド層（例えば中間ＢａＳｉ層２８）はシリコン層（例えば高濃度Ｓｉ層１２ａ）上に設けられ開口を有している。中間シリサイド層よりドーパント濃度が高くバリウムシリサイドを含む上部シリサイド層（例えば高濃度ＢａＳｉ層３２）は、中間シリサイド層を覆い、開口を介しシリコン層に接するように設けられている。これにより、シリコン層と上部シリサイド層との間に良好な電気的な接触を得ることができる。
　さらに、実施例６のように、中間シリサイド層が有する開口の開口率は０．５以上１未満が好ましく、より好ましくは０．７以上１未満である。
　さらに、シリコン層は、前記中間シリサイド層よりドーパント濃度が高いことが好ましい。また、シリコン層と上部シリコン層とがトンネル接合層を形成するため、シリコン層と上部シリサイド層とは、異なる導電型であることが好ましい。
　以上実施例では、半導体装置の一例として太陽電池を説明したが、シリコン層上にシリサイド層が形成された半導体装置であれば、例えばトタンジスタ等でもよい。
　また、実施例２の図７（ａ）のように、中間シリサイド層の形成方法として、シリコン層上にバリウムを堆積させ、バリウムをシリコン層と反応させることにより中間シリサイド層を形成する形成方法を例に説明した。さらに、図７（ｂ）上部シリサイド層を形成する方法として、中間シリサイド層上およびシリコン層上にドーパント、シリコンおよびバリウムを同時に蒸着することにより上部シリサイド層を形成する方法を説明した。この方法以外にも、中間シリサイド層および上部シリサイド層は、スパッタ法またはＣＶＤ（Chemical Vapor Deposition）法を用いて形成してもよい。
　さらに、実施例１のように、太陽電池は、シリコン層（例えばＳｉ層１０）と、シリコン層上に形成されたトンネル接合層と、トンネル接合層上に形成され、バリウムシリサイドを含むシリサイド層（例えばＢａＳｉ層２２）からなるｐｎ接合と、を有している。このように、トンネル接合を有することにより、シリコン層とシリサイド層との接触抵抗を低減することができる。
　さらに、トンネル接合を形成するためには、トンネル接合層は、シリコン層よりドーパント濃度の高くシリコン層と同じ導電型（第１導電型）であるトンネルシリコン層（例えばトンネルＳｉ層１２）と、トンネルシリコン層上に形成され第１導電型と反対の導電型（第２導電型）でありバリウムシリサイドを含むトンネルシリサイド層（例えばトンネルＢａＳｉ層１４）と、を含むことが好ましい。また、トンネル接合層は、シリサイド層は、トンネル接合層上に形成されトンネルシリサイド層よりドーパント濃度が低い第２導電型でありバリウムシリサイドを含む第２シリサイド層（例えば第２ＢａＳｉ層１８）と、第２シリサイド層上に形成され第１導電型でありバリウムシリサイドを含む第１シリサイド層（第１ＢａＳｉ層）と、を含むことが好ましい。
　シリサイド層は、バリウムシリサイドからなる（例えば、ドーパント等の不純物が含む範囲でバリウムシリサイドの結晶として形成されている）ことが好ましい。また、太陽電池の変換効率を向上させるためには、ストロンチウムバリウムシリサイドからなる（例えば、ドーパント等の不純物が含む範囲でストランチウムバリウムシリサイドとしての結晶として形成されている）ことが好ましい。
　以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

Claims (14)

  1. 　シリコン層と、
    前記シリコン層上に設けられ、開口を有し、バリウムシリサイドを含む中間シリサイド層と、
    　中間シリサイド層を覆い、前記開口を介しシリコン層に接するように設けられ、前記中間シリサイド層よりドーパント濃度が高くバリウムシリサイドを含む上部シリサイド層と、
    を含む半導体装置。
  2. 　前記開口の開口率は、０．５以上１未満である請求項１記載の半導体装置。
  3. 　前記シリコン層は、前記中間シリサイド層よりドーパント濃度が高い請求項１または２記載の半導体装置。
  4. 　前記シリコン層と前記上部シリサイド層とは、異なる導電型である請求項１から３のいずれか一項記載の半導体装置。
  5. 　前記シリコン層と前記上部シリサイド層とはトンネル接合を形成する請求項４記載の半導体装置。
  6. 　前記中間シリサイド層および前記上部シリサイド層は、バリウムシリサイドからなる請求項１から５のいずれか一項記載の半導体装置。
  7. 　シリコン層上に、前記シリコン層の表面が露出するような開口を有し、バリウムシリサイドを含む中間シリサイド層を形成する工程と、
    　中間シリサイド層を覆い、前記開口を介しシリコン層に接するように、前記中間シリサイド層よりドーパント濃度が高くバリウムシリサイドを含む上部シリサイド層を形成する工程と、
    を含み、
    　前記中間シリサイド層を形成する工程は、前記シリコン層上にバリウムを堆積させ、前記バリウムを前記シリコン層と反応させることにより前記中間シリサイド層を形成する工程である半導体装置の製造方法。
  8. 　前記上部シリサイド層を形成する工程は、前記中間シリサイド層上および前記シリコン層上にドーパント、シリコンおよびバリウムを同時に蒸着することにより前記上部シリサイド層を形成する工程である請求項７記載の半導体装置の製造方法。
  9. 　シリコン層と、
    　前記シリコン層上に形成されたトンネル接合層と、
    　前記トンネル接合層上に形成され、バリウムシリサイドを含むシリサイド層からなるｐｎ接合と、前記シリコン層からキャリアが供給される第１電極と、
    　前記シリサイド層からキャリアが供給される第２電極と、
    　を具備する太陽電池。
  10. 　前記シリコン層は第１導電型であり、
    　前記トンネル接合層は、前記シリコン層上に形成された前記シリコン層よりドーパント濃度の高い前記第１導電型であるトンネルシリコン層と、前記トンネルシリコン層上に形成され前記第１導電型の反対の導電型である第２導電型でありバリウムシリサイドを含むトンネルシリサイド層と、を含み、
    　前記シリサイド層は、前記トンネル接合層上に形成され前記トンネルシリサイド層よりドーパント濃度が低い前記第２導電型でありバリウムシリサイドを含む第２シリサイド層と、前記第２シリサイド層上に形成され前記第１導電型でありバリウムシリサイドを含む第１シリサイド層と、を含む請求項９記載の太陽電池。
  11. 　前記トンネルシリコン層と前記トンネルシリサイド層との界面に形成され、前記トンネルシリコン層と前記トンネルシリサイド層とが直接接するような開口を有し、前記トンネルシリサイド層よりドーパント濃度の低く、バリウムシリサイドを含む中間シリサイド層を具備する請求項１０記載の太陽電池。
  12. 　前記開口の開口率は、０．５以上１未満である請求項１１記載の太陽電池。
  13. 　前記シリサイド層は、バリウムシリサイドからなる請求項９から１２のいずれか一項記載の太陽電池。
  14. 　前記シリサイド層は、ストロンチウムバリウムシリサイドからなる請求項９から１２のいずれか一項記載の太陽電池。
PCT/JP2010/057936 2009-05-12 2010-05-11 半導体装置およびその製造方法並びに太陽電池 Ceased WO2010131639A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/318,913 US8502191B2 (en) 2009-05-12 2010-05-11 Semiconductor device, manufacturing method therefor, and solar cell
CN201080020824.5A CN102422438B (zh) 2009-05-12 2010-05-11 半导体装置及其制造方法以及太阳能电池
JP2011513338A JP5550025B2 (ja) 2009-05-12 2010-05-11 半導体装置およびその製造方法並びに太陽電池

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009115337 2009-05-12
JP2009-115337 2009-05-12
JP2009185666 2009-08-10
JP2009-185666 2009-08-10

Publications (1)

Publication Number Publication Date
WO2010131639A1 true WO2010131639A1 (ja) 2010-11-18

Family

ID=43085011

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/057936 Ceased WO2010131639A1 (ja) 2009-05-12 2010-05-11 半導体装置およびその製造方法並びに太陽電池

Country Status (5)

Country Link
US (1) US8502191B2 (ja)
JP (1) JP5550025B2 (ja)
CN (1) CN102422438B (ja)
TW (1) TWI407575B (ja)
WO (1) WO2010131639A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014171146A1 (ja) * 2013-04-18 2014-10-23 株式会社 東芝 太陽光発電モジュール
WO2015129878A1 (ja) * 2014-02-27 2015-09-03 東ソー株式会社 珪化バリウム系バルク体、膜及びその製造方法
JP2015160998A (ja) * 2014-02-27 2015-09-07 東ソー株式会社 珪化バリウム膜およびその製造方法
JP2015220371A (ja) * 2014-05-19 2015-12-07 国立大学法人 筑波大学 半導体装置およびその製造方法
JP2015221744A (ja) * 2014-04-30 2015-12-10 東ソー株式会社 珪化バリウム系バルク体、珪化バリウム系スパッタリングターゲット及びそれを用いた珪化バリウム系結晶膜の製造方法
JP2016000674A (ja) * 2014-06-12 2016-01-07 東ソー株式会社 珪化バリウム系多結晶体及び前記珪化バリウム多結晶体からなるスパッタリングターゲット又は熱電変換素子
JP2016054237A (ja) * 2014-09-04 2016-04-14 国立大学法人名古屋大学 太陽電池
JP2016084262A (ja) * 2014-10-28 2016-05-19 東ソー株式会社 珪化バリウム系多結晶体及びその用途
JPWO2017221353A1 (ja) * 2016-06-22 2019-04-11 オリンパス株式会社 画像処理装置、画像処理装置の作動方法及び画像処理装置の作動プログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000501238A (ja) * 1995-11-29 2000-02-02 イギリス国 低抵抗接点半導体ダイオード
JP2002050790A (ja) * 2000-08-04 2002-02-15 Hitachi Cable Ltd 化合物半導体発光ダイオードアレイ
JP2008066719A (ja) * 2006-08-10 2008-03-21 Univ Of Tsukuba シリコンベースの高効率太陽電池およびその製造方法
JP2009076895A (ja) * 2007-08-30 2009-04-09 Univ Of Tsukuba 半導体材料、それを用いた太陽電池、およびそれらの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4036727A (en) * 1974-11-11 1977-07-19 Ppg Industries, Inc. Electrode unit
US4131486A (en) * 1977-01-19 1978-12-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Back wall solar cell
JPH08162659A (ja) 1994-12-06 1996-06-21 Japan Energy Corp 太陽電池
US8178221B2 (en) * 2000-07-10 2012-05-15 Amit Goyal {100}<100> or 45°-rotated {100}<100>, semiconductor-based, large-area, flexible, electronic devices
US7309832B2 (en) * 2001-12-14 2007-12-18 Midwest Research Institute Multi-junction solar cell device
US20060021565A1 (en) * 2004-07-30 2006-02-02 Aonex Technologies, Inc. GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer
DE102005013668B3 (de) * 2005-03-14 2006-11-16 Universität Stuttgart Solarzelle
CN100573923C (zh) * 2008-02-04 2009-12-23 苏州纳米技术与纳米仿生研究所 硅基高效多结太阳电池及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000501238A (ja) * 1995-11-29 2000-02-02 イギリス国 低抵抗接点半導体ダイオード
JP2002050790A (ja) * 2000-08-04 2002-02-15 Hitachi Cable Ltd 化合物半導体発光ダイオードアレイ
JP2008066719A (ja) * 2006-08-10 2008-03-21 Univ Of Tsukuba シリコンベースの高効率太陽電池およびその製造方法
JP2009076895A (ja) * 2007-08-30 2009-04-09 Univ Of Tsukuba 半導体材料、それを用いた太陽電池、およびそれらの製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014171146A1 (ja) * 2013-04-18 2014-10-23 株式会社 東芝 太陽光発電モジュール
JPWO2014171146A1 (ja) * 2013-04-18 2017-02-16 株式会社東芝 太陽光発電モジュール
WO2015129878A1 (ja) * 2014-02-27 2015-09-03 東ソー株式会社 珪化バリウム系バルク体、膜及びその製造方法
JP2015160998A (ja) * 2014-02-27 2015-09-07 東ソー株式会社 珪化バリウム膜およびその製造方法
JP2015221744A (ja) * 2014-04-30 2015-12-10 東ソー株式会社 珪化バリウム系バルク体、珪化バリウム系スパッタリングターゲット及びそれを用いた珪化バリウム系結晶膜の製造方法
JP2015220371A (ja) * 2014-05-19 2015-12-07 国立大学法人 筑波大学 半導体装置およびその製造方法
JP2016000674A (ja) * 2014-06-12 2016-01-07 東ソー株式会社 珪化バリウム系多結晶体及び前記珪化バリウム多結晶体からなるスパッタリングターゲット又は熱電変換素子
JP2016054237A (ja) * 2014-09-04 2016-04-14 国立大学法人名古屋大学 太陽電池
JP2016084262A (ja) * 2014-10-28 2016-05-19 東ソー株式会社 珪化バリウム系多結晶体及びその用途
JPWO2017221353A1 (ja) * 2016-06-22 2019-04-11 オリンパス株式会社 画像処理装置、画像処理装置の作動方法及び画像処理装置の作動プログラム

Also Published As

Publication number Publication date
CN102422438B (zh) 2014-07-09
JPWO2010131639A1 (ja) 2012-11-01
TW201110376A (en) 2011-03-16
US20120049150A1 (en) 2012-03-01
TWI407575B (zh) 2013-09-01
CN102422438A (zh) 2012-04-18
JP5550025B2 (ja) 2014-07-16
US8502191B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
JP5550025B2 (ja) 半導体装置およびその製造方法並びに太陽電池
CN112259686B (zh) 一种叠层电池及其制作方法
US11121269B2 (en) Solar cell
CN102822984B (zh) 薄膜太阳能电池的背接触
JP5110593B2 (ja) 半導体材料、それを用いた太陽電池、およびそれらの製造方法
JP2008053730A (ja) 単一コンフォーマル接合のナノワイヤ光起電力装置
TWI455333B (zh) 太陽能電池
JP6931366B2 (ja) 三次元半導体素子のエピタキシャル成長に適した核形成構造
WO2018025188A1 (en) Solar cells and methods of making solar cells
US8420431B2 (en) Solar cell
CN101960611A (zh) 具有高纵横比纳米结构的光伏装置
CN111934200A (zh) 垂直型III-V族超晶格材料、具有超晶格分布的InGaAsSb四元合金及制备方法
CN101636846B (zh) 光学器件
JP2015532537A (ja) プニクチド含有吸収層およびエミッタ層間に電気的に介在されるカルコゲニド薄膜を組み込む光起電力デバイス
JP5980059B2 (ja) 太陽電池
KR101395028B1 (ko) 탠덤형 태양전지 및 그의 제조 방법
Lyle Research and Development of Electrical Contacts to β-Ga2O3 for Power Electronics and UV Photodetectors
JPH04290274A (ja) 光電変換装置
KR102105092B1 (ko) 유기물 및 다공성 질화물을 이용한 광전소자 및 그 제조방법
JP4098386B2 (ja) 薄膜シリコン系光電変換装置とその製造方法
KR101928353B1 (ko) 질화물을 이용한 광전소자 및 그 제조방법
Gianneta et al. High-Performance Crystalline Si Solar Cell on n-Type Si With a Thin Emitter by Al-Induced Crystallization and Doping
KR101828422B1 (ko) 태양 전지의 제조 방법
He et al. Solar cells and methods of making solar cells
Fukaya et al. Influence of Insertion Position of a LiF Buffer Layer on Passivation Performance of Crystalline Si/SiO y/TiO x/Al Heterostructures

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080020824.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10774896

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13318913

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011513338

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10774896

Country of ref document: EP

Kind code of ref document: A1