WO2010103612A1 - インバータ回路 - Google Patents

インバータ回路 Download PDF

Info

Publication number
WO2010103612A1
WO2010103612A1 PCT/JP2009/054484 JP2009054484W WO2010103612A1 WO 2010103612 A1 WO2010103612 A1 WO 2010103612A1 JP 2009054484 W JP2009054484 W JP 2009054484W WO 2010103612 A1 WO2010103612 A1 WO 2010103612A1
Authority
WO
WIPO (PCT)
Prior art keywords
snubber
switch element
capacitor
circuit
voltage
Prior art date
Application number
PCT/JP2009/054484
Other languages
English (en)
French (fr)
Inventor
藤吉敏一
勝嶋肇
森本健次
山村聡史
Original Assignee
株式会社三社電機製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社三社電機製作所 filed Critical 株式会社三社電機製作所
Priority to US12/864,271 priority Critical patent/US8094470B2/en
Priority to SI200931915T priority patent/SI2408101T1/sl
Priority to JP2010529030A priority patent/JP5075984B2/ja
Priority to EP09839041.2A priority patent/EP2408101B1/en
Priority to CN200980111931.6A priority patent/CN101983475B/zh
Priority to PCT/JP2009/054484 priority patent/WO2010103612A1/ja
Priority to KR1020107018461A priority patent/KR101432141B1/ko
Publication of WO2010103612A1 publication Critical patent/WO2010103612A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3372—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration of the parallel type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/348—Passive dissipative snubbers

Definitions

  • This invention relates to an inverter circuit having a snubber circuit on the primary side of a transformer.
  • the inverter circuit when the switch element is turned off, a surge voltage is applied to the switch element by the action of the leakage inductance between the primary side and the secondary side of the transformer and the inductance component of the main circuit.
  • a snubber circuit is connected in parallel with the switch element.
  • a snubber capacitor and a damping snubber resistor that attenuates and oscillates a surge voltage are connected in series.
  • a circuit is inefficient because the charge and discharge of the snubber capacitor are consumed by the snubber resistor.
  • a discharge blocking clamp snubber circuit in which a discharge blocking diode is connected in series with the snubber capacitor, and the voltage across the switch element is clamped with the charging voltage of the snubber capacitor. ing.
  • a discharge resistor is provided for flowing a discharge current to the power supply when the charging voltage of the snubber capacitor is going to rise above the clamp voltage.
  • the discharge prevention clamp snubber circuit since no snubber resistor is provided, there is no deterioration in efficiency due to heat consumption of the snubber resistor. Further, since the discharge current flowing through the discharge resistor corresponds to an increase in the snubber capacitor charging voltage that is higher than the clamp voltage, heat consumption due to the discharge current is not high unless the increase is high.
  • inverter circuits are a full-bridge inverter circuit, a half-bridge inverter circuit, and a center tap push-pull inverter circuit.
  • the full-bridge inverter circuit is expensive because it uses four switch elements.
  • the half-bridge inverter circuit may have two switch elements, but the current flowing through the primary winding of each switch element and transformer is twice that of a full-bridge inverter circuit or a center tap inverter circuit. For this reason, an increase in size and cost of the switch element and the transformer are inevitable.
  • the center tap push-pull inverter circuit may have two switch elements, and the current flowing through each switch element and the primary winding of the transformer is not as large as in the full bridge inverter circuit.
  • the center tap push-pull inverter circuit connects the power source Vin to the center tuff of the primary winding P of the transformer, leakage inductance exists in the left and right coupling of the primary winding P. This causes the following problem.
  • the surge voltage generated when the first switch element is turned off is clamped by a free wheel diode connected to the second switch element via the leakage inductance.
  • complete clamping cannot be performed, and there is a problem that the surge voltage becomes excessive.
  • Patent Document 1 a center tap push-pull type inverter circuit using a discharge blocking clamp snubber circuit has been proposed.
  • the inverter circuit shown in this document is a center tap push-pull type inverter circuit
  • the number of switch elements may be two, and the current flowing through each switch element and the primary winding of the transformer is not large. Further, since the discharge prevention clamp snubber circuit is provided, the surge voltage can be suppressed with relatively high efficiency. JP 2001-112253 A
  • the above inverter circuit is different from a full bridge type inverter circuit or a half bridge type inverter circuit (in these circuits, the clamp voltage of the snubber capacitor is substantially equal to the power supply voltage Vin), and the potential difference between the snubber capacitor and the power supply is Since it is always higher than the power supply voltage Vin, current due to this large potential difference continues to flow through the discharge resistor, resulting in increased loss and poor efficiency.
  • the induced voltage due to the leakage inductance existing in the left and right couplings of the primary winding P is excessive, and there is a problem that the burden for clamping this excessive voltage in the snubber circuit is large. there were.
  • an object of the present invention is to provide an inverter circuit in which current does not continue to flow through the discharge resistor due to a potential difference between the clamp voltage of the snubber capacitor and the power supply, thereby achieving high efficiency.
  • Another object of the present invention is to provide an inverter circuit in which only two switch elements are required, the current flowing through each switch element is small, and an excessive surge voltage is not applied to each switch element. .
  • the inverter circuit of this invention is A first switch element; A second switch element; An output transformer in which current is supplied to the primary side via the first switch element and the second switch element, and current is output from the secondary side to the load; A first freewheeling diode connected in antiparallel to the first switch element; A second freewheeling diode connected in antiparallel to the second switch element; A first snubber diode connected in parallel to the first switch element, and a first snubber capacitor and a first snubber capacitor connected in series to both ends of the first snubber diode, respectively.
  • a second snubber diode connected in parallel to the second switch element, and a third snubber capacitor and a fourth snubber capacitor connected in series to both ends of the second snubber diode, respectively. And a circuit.
  • the inverter circuit of the present invention further includes A first voltage source capacitor for applying a voltage to the first switch element; A second voltage source capacitor for applying a voltage to the second switch element; A first discharge resistor connected between the first snubber circuit and the first voltage source capacitor, and a discharge current flowing from the first snubber capacitor; A second discharge resistor connected between the first snubber circuit and the second voltage source capacitor and through which a discharge current flows from the second snubber capacitor; A third discharge resistor connected between the second snubber circuit and the second voltage source capacitor and through which a discharge current flows from the third snubber capacitor; the second snubber circuit; and the first voltage source capacitor. A fourth discharge resistor connected between the first snubber capacitor and a discharge current from the fourth snubber capacitor; It has.
  • the first switch element and the second switch element are composed of, for example, an IGBT (insulated gate bipolar transistor) or a MOS-FET.
  • IGBT insulated gate bipolar transistor
  • MOS-FET MOS-FET
  • each of the first and second snubber capacitors of the first snubber circuit is charged with the power supply voltage Vin + the surplus charge, the surplus charge is discharged by the first discharge resistor and the second discharge resistor.
  • the surplus charge of the first snubber capacitor is applied to the first voltage source capacitor, and the surplus charge of the second snubber capacitor is applied to the second voltage source capacitor.
  • the third and fourth snubber capacitors of the second snubber circuit are charged with the power supply voltage Vin + the surplus charge. Therefore, the surplus charges are discharged by the third discharge resistor and the fourth discharge resistor.
  • the surplus charge of the third snubber capacitor is applied to the second voltage source capacitor, and the surplus charge of the fourth snubber capacitor is applied to the first voltage source capacitor.
  • first snubber capacitor and a second snubber capacitor are connected in series via a first snubber diode.
  • the first snubber diode is in the forward direction during charging and in the reverse direction during discharging. Therefore, the first snubber capacitor and the second snubber capacitor are charged through the same charging path during charging, and discharged through different discharging paths during discharging.
  • These discharge paths are for the first snubber capacitor from the first discharge resistor to the first voltage source capacitor, and for the second snubber capacitor, the second discharge resistor to the second discharge path. This is the discharge path to the voltage source capacitor.
  • each snubber capacitor is charged with half of the power supply voltage Vin + the surplus charge.
  • Vin + 1 ⁇ 2 ⁇ excess charge ⁇ Vin 1 ⁇ 2 ⁇ excess charge, and only half of the excess charge is discharged from each snubber capacitor to the first voltage source capacitor or the second voltage source capacitor. . Therefore, the heat consumption at the discharge resistance due to the discharge current is negligible.
  • the operation of the second snubber circuit is the same as that of the first snubber circuit.
  • the power supply unit is configured as follows.
  • the output transformer is A first primary winding connected between a positive electrode side of the first switch element and a positive electrode side of the second switch element; a negative electrode side of the first switch element; and a negative electrode of the second switch element A second primary winding connected between the sides, Connected between the center tap of the first primary winding and the center tap of the second primary winding, and the first primary winding and the second voltage source capacitor with respect to the first and second voltage source capacitors.
  • a power supply for supplying energy via two primary windings The first voltage source capacitor is connected between a first connection point where the first primary winding is connected to the second switch element and the first switch element, and the first primary winding Applying a voltage to the first switch element via a line;
  • the second voltage source capacitor is connected between a second connection point where the first primary winding is connected to the first switch element and the second switch element, and the first primary winding A voltage is applied to the second switch element via a line.
  • the power supply charges the first and second voltage source capacitors to the power supply voltage Vin, and the first and second switch elements operate with the power supply voltage Vin charged in each voltage source capacitor.
  • two switch elements are sufficient, and the current value flowing through each switch element is small. Moreover, an excessive surge voltage is not applied to the switch element. Furthermore, it is possible to provide an efficient inverter circuit with little loss of discharge resistance.
  • FIG. 1 is a circuit diagram of a DC-DC converter circuit according to an embodiment of the present invention.
  • FIG. It is a basic circuit of a current balanced push-pull type inverter circuit.
  • 3 is a timing chart of the DC-DC converter circuit.
  • FIG. 1 is a circuit diagram of a DC-DC converter circuit according to a first embodiment of the present invention.
  • the DC-DC converter circuit includes an inverter circuit, a rectifier circuit OUT connected to the secondary side of an output transformer (hereinafter referred to as a transformer) T, and a control unit CNT.
  • a transformer output transformer
  • the inverter circuit is composed of a current balanced push-pull type (Current Balanced P type) inverter circuit which will be described in detail later.
  • Fig. 2 shows the basic circuit of a current balanced push-pull inverter circuit.
  • the inverter circuit includes a first switch element S1, a second switch element S2, a first switch connected in series between the positive electrode side of the first switch element S1 and the positive electrode side of the second switch element S2.
  • Primary winding P1 (P1a, P1b) and a second primary winding P2 (P2a, P2b) connected in series between the negative side of the first switch element S1 and the negative side of the second switch element S2.
  • the power source V connected between the center tap of the first primary winding P1 and the center tap of the second primary winding P2, the first terminal of the first primary winding P1, and the second primary winding.
  • a capacitor C1 which is a first voltage source, connected between the first terminals of the line P2, and a second terminal of the first primary winding P1 and a second terminal of the second primary winding P2 And a capacitor C2, which is a second voltage source to be connected.
  • the secondary winding S of the transformer T is connected to a diode bridge rectifier circuit, a reactor L 0 that smoothes the rectified output, and a load R 0 .
  • the first switch element S1 and the second switch element S2 are alternately turned on and off by a control unit (not shown).
  • the current flowing through the primary windings P1a and P2b is obtained by subtracting the charging current
  • This current imbalance is not a problem. This is because the average winding current balance is maintained by alternately turning on and off the switch elements S1 and S2 (by commutation). Therefore, there is no problem that the core of the transformer is particularly demagnetized.
  • the alternating voltage applied to the first primary winding P1 and the second primary winding P2 is the power supply voltage V, which is the same as the full bridge type.
  • the center tap provided in the first primary winding P1 and the second primary winding P2 is for supplying energy from the power source V, and the current shown by the thick line in FIG. All windings of the first primary winding P1 and the second primary winding P2 are used. Therefore, unlike the center tap push-pull type, no idle winding is generated every half cycle. That is, it is not necessary to consider the leakage inductance between P1a and P1b and the leakage inductance between P2a and P3b, and therefore no surge voltage is generated during commutation.
  • a charging current 0.5Ii always flows from the power source V to the capacitors C1 and C2 via the first primary winding P1 and the second primary winding P2.
  • the leakage inductance between the windings P1 and P2 functions as a filter that removes the ripple component, so that the current Ii supplied from the power supply V becomes a continuous direct current. Therefore, as the power source V, a battery that dislikes the ripple component (deteriorates the life characteristics due to the ripple), for example, a fuel cell can be used.
  • the coupling between the first primary winding P1 and the secondary winding S and the coupling between the second primary winding P2 and the secondary winding S are symmetrical because it is necessary to balance the shunt current. There must be.
  • the current balanced push-pull inverter circuit does not require a large current to flow through the switch element unlike the half-bridge inverter circuit, and also has a leakage inductance between P1a and P1b and a leakage inductance between P2a and P2b.
  • the DC-DC converter circuit shown in FIG. 1 uses a current balanced push-pull inverter circuit having the above basic configuration. Further, a snubber circuit is added to the current balanced push-pull inverter circuit.
  • the snubber circuit includes a first snubber circuit RS1 connected in parallel to the first switch element S1 and a second snubber circuit RS2 connected in parallel to the second switch element.
  • the first snubber circuit RS1 is composed of a first snubber diode ds1, and a series circuit of a first snubber capacitor Cs1 and a second snubber capacitor Cs2 connected to both ends of the diode ds1.
  • the second snubber circuit RS2 includes a second snubber diode ds2, and a series circuit of a third snubber capacitor Cs3 and a fourth snubber capacitor Cs4 connected to both ends of the diode ds2.
  • a first discharge resistor R1 through which a discharge current flows from the first snubber capacitor Cs1 is connected between the first snubber capacitor Cs1 and the first voltage source capacitor C1 of the first snubber circuit RS1.
  • a second discharge resistor R2 through which a discharge current flows from the second snubber capacitor Cs2 is connected between the second snubber capacitor Cs2 and the second voltage source capacitor C2 of the first snubber circuit RS1.
  • a third discharge resistor R3 through which a discharge current flows from the third snubber capacitor Cs3 is connected between the third snubber capacitor Cs3 and the second voltage source capacitor C2 of the second snubber circuit RS2.
  • a fourth discharge resistor R4 through which a discharge current flows from the fourth snubber capacitor Cs4 is connected between the fourth snubber capacitor Cs4 and the first voltage source capacitor C1 of the second snubber circuit RS2.
  • free wheel diodes df1 and df2 are connected in antiparallel to the switch elements S1 and S2, respectively.
  • FIG. 3 is a waveform diagram of the DC-DC converter circuit.
  • the switch element S1 is turned on. Then, electric power is supplied to the load R0 via the transformer T, and a current S1Id starts to flow through the switch element S1.
  • the current S1Id increases linearly with a certain slope by the current limiting action of the leakage inductance Le between the primary side and the secondary side of the transformer T.
  • the voltage S2Vds across the switch element S2 is 2Vin. Charges of the first snubber capacitor Cs1 and the second snubber capacitor Cs2 are not short-circuited by the switch element S1 due to the presence of the first snubber diode ds1.
  • the voltage S1Vds is caused by the residual inductance that exists in addition to the leakage inductance Le (for example, the residual inductance that exists between the capacitor C1 and the switch element S1, or between the capacitor C2 and the diode df2), and the conduction delay of the diode df2. Tries to rise above the voltage 2Vin.
  • the charging current is supplied to the snubber capacitors (that is, the first snubber capacitor Cs1 and the second snubber capacitor Cs2) of the first snubber circuit based on the voltage that is going to rise to 2Vin or more.
  • ICs1 and ICs2 flow, and the snubber capacitor is charged.
  • VCs1 + VCs2 is maintained at 2Vin + ⁇ by the discharge blocking action of the diode ds1.
  • the first snubber capacitor Cs1 and the second snubber capacitor Cs2 are charged if the voltage S1Vds generated in the switch element S1 exceeds 2 Vin when the switch element S1 is turned off.
  • the voltage S1Vds does not exceed 2Vin, and an excessive surge voltage can be prevented from being applied to the switch element S1.
  • This discharge for ⁇ is performed via the discharge resistors R1 and R2.
  • the discharge for 0.5 ⁇ of the capacitor Cs1 is performed to the voltage source capacitor C1 via the discharge resistor R1
  • the discharge for 0.5 ⁇ of the capacitor Cs2 is performed to the voltage source capacitor C2 via the discharge resistor R2. Is called. Since the voltage of the voltage source capacitors C1 and C2 is Vin, when the capacitors Cs1 and Cs2 are charged with Vin + 0.5 ⁇ , only 0.5 ⁇ is discharged to the voltage source capacitors C1 and C2. become. This discharge is not a discharge of the charging potential Vin of the capacitors C1 and C2, but only a discharge of 0.5 ⁇ , so that the discharge current is not large.
  • the above operation is the same in the second snubber circuit RS2, and is repeated every cycle.
  • two voltage source capacitors are provided in the power supply unit, and in each of the first snubber circuit and the second snubber circuit, the two snubber capacitors are connected via a snubber diode. And a discharge path for each of the two snubber capacitors connected in series to the first voltage source capacitor and the second voltage source capacitor is provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

　カレントバランスドプッシュプル型インバータ回路は、第1、第２のスイッチ素子と、前記第1、第２のスイッチ素子間に直列的に接続される第1の一次巻線と第２の一次巻線を備え、さらに出力電圧を得るための二次巻線を備える出力トランスを備える。インバータ回路は、また、第１の電圧源コンデンサと第２の電圧源コンデンサと制御部とを備える。第1のスイッチ素子には、逆並列に、第1のフリーホイールダイオードと第1、第2のスナバコンデンサが直列に接続された第1のスナバ回路が接続される。第1のスナバコンデンサと第1の電源コンデンサ間には第1の放電抵抗が接続され、第２のスナバコンデンサと第３の電源コンデンサ間には第２の放電抵抗が接続される。第2のスイッチ素子に対しても、同様に、第2のスナバ回路と放電抵抗とが接続される。

Description

インバータ回路
　この発明は、トランスの一次側にスナバ回路を備えたインバータ回路に関する。
　インバータ回路では、スイッチ素子がオフしたときに、トランスの一次側と二次側間のリーケージインダクタンスおよび主回路のインダクタンス成分の作用によってスイッチ素子にサージ電圧が印加される。これを防止するため、スイッチ素子に並列にスナバ回路が接続される。
　典型的なスナバ回路は、スナバコンデンサとサージ電圧を減衰振動させるダンピング用のスナバ抵抗とを直列接続している。しかし、このような回路では、スナバコンデンサの充電電荷および放電電荷がスナバ抵抗によって熱消費されるため効率が悪い。
　上記のスナバ回路の問題を解消するために、スナバコンデンサに直列に放電阻止用ダイオードを直列接続し、スイッチ素子の両端電圧をスナバコンデンサの充電電圧でクランプする、放電阻止型クランプスナバ回路が提案されている。また、この回路とともに、スナバコンデンサの充電電圧がクランプ電圧以上に上昇しようとしたときに、放電電流を電源に流すための放電抵抗を設けている。放電阻止型クランプスナバ回路では、スナバ抵抗が設けられていないため、スナバ抵抗の熱消費による効率悪化がない。また、放電抵抗に流れる放電電流は、スナバコンデンサの充電電圧のうちクランプ電圧以上の上昇分に相当するため、その上昇分が高い電圧でなければ放電電流による熱消費は多くはない。
　一方、一般に良く知られているインバータ回路は、フルブリッジ型インバータ回路、ハーフブリッジ型インバータ回路、センタータッププッシュプル型インバータ回路である。
　フルブリッジ型インバータ回路は、スイッチ素子を４個使うため高コストである。
　ハーフブリッジ型インバータ回路は、スイッチ素子は２個でよいが、各スイッチ素子およびトランスの一次巻線に流れる電流は、フルブリッジ型インバータ回路やセンタータップ型インバータ回路に比較して２倍となる。このため、スイッチ素子やトランスの大型化と高コスト化が避けられない。
　　センタータッププッシュプル型インバータ回路は、スイッチ素子は２個でよく、また、各スイッチ素子およびトランスの一次巻線に流れる電流はフルブリッジ型インバータ回路と同様に大きくない。
　しかし、センタータッププッシュプル型インバータ回路は、電源Ｖｉｎをトランスの一次巻線Ｐのセンタータッフに接続するため、一次巻線Ｐの左右の結合にリーケージインダクタンスが存在する。これにより次の問題が生じる。
　第1のスイッチ素子をターンオフしたときに発生するサージ電圧は、上記リーケージインダクタンスを介して、第2のスイッチ素子に接続されるフリーホイールダイオードでクランプされる。しかし、上記リーケージインダクタンスの存在のために、完全なクランプはできず、上記サージ電圧が過大となる問題がある。
　以上の背景技術において、放電阻止型クランプスナバ回路を用いたセンタータッププッシュプル型インバータ回路が提案されている（特許文献１）。
　この文献に示されるインバータ回路は、センタータッププッシュプル型インバータ回路であるために、スイッチ素子は２個でよく、また、各スイッチ素子およびトランスの一次巻線に流れる電流は大きくない。また、放電阻止型クランプスナバ回路を設けているため、比較的高い効率でサージ電圧を抑制することが可能である。
特開２００１－１１２２５３号公報
　しかし、上記のインバータ回路は、フルブリッジ型インハータ回路やハーフブリッジ型インバータ回路と異なり（これらの回路では、スナバコンデンサのクランプ電圧は電源電圧Ｖｉｎに略等しくなる）、スナバコンデンサと電源との電位差が常に電源電圧Ｖｉｎ以上と大きいため、この大きな電位差による電流が放電抵抗に流れ続けることになり損失が大きくなって効率を悪くする。また、センタータッププッシュプル型インバータ回路であるため、一次巻線Ｐの左右の結合に存在するリーケージインダクタンスによる誘起電圧が過大であり、スナバ回路においてこの過大電圧をクランプするための負担が大きい問題があった。
　このため、上記特許文献１に示されるインバータ回路では、上記電位差による電流が放電抵抗に流れ続けることになり、回路全体の効率を悪くする問題があり、また、スナバ回路も大きくなる不都合があった。
　そこで、この発明の目的は、スナバコンデンサのクランプ電圧と電源との電位差によって放電抵抗に電流が流れ続けることがなく、それによって高効率となるインバータ回路を提供することにある。
　また、この発明の他の目的は、スイッチ素子が２個でよく、各スイッチ素子に流れる電流が小さく、各スイッチ素子に過大なサージ電圧が印加されることのないインバータ回路を提供することにある。
　この発明のインバータ回路は、
　第1のスイッチ素子と、
　第2のスイッチ素子と、
　前記第１のスイッチ素子及び前記第２のスイッチ素子を介して一次側に電流が供給され、二次側から負荷に対して電流が出力される出力トランスと、
 前記第1のスイッチ素子に逆並列に接続される第１のフリーホイールダイオードと、
 前記第2のスイッチ素子に逆並列に接続される第2のフリーホイールダイオードと、
 前記第1のスイッチ素子に並列に接続され、第1のスナバダイオードと、この第1のスナバダイオードの両端に第１のスナバコンデンサおよび第２のスナバコンデンサがそれぞれ直列に接続される第1のスナバ回路と、
 前記第２のスイッチ素子に並列に接続され、第２のスナバダイオードと、この第２のスナバダイオードの両端に第３のスナバコンデンサおよび第４のスナバコンデンサがそれぞれ直列に接続される第２のスナバ回路と、を備えている。
　また、この発明のインバータ回路は、さらに、
 前記第１のスイッチ素子に電圧を印加する第1の電圧源コンデンサと、
　前記第２のスイッチ素子に電圧を印加する第２の電圧源コンデンサと、
　前記第1のスナバ回路と前記第1の電圧源コンデンサ間に接続され、前記第1のスナバコンデンサから放電電流が流れる第1の放電抵抗と、
　前記第1のスナバ回路と前記第2の電圧源コンデンサ間に接続され、前記第２のスナバコンデンサから放電電流が流れる第２の放電抵抗と、
　前記第２のスナバ回路と前記第２の電圧源コンデンサ間に接続され、前記第３のスナバコンデンサから放電電流が流れる第３の放電抵抗と
　前記第２のスナバ回路と前記第1の電圧源コンデンサ間に接続され、前記第４のスナバコンデンサから放電電流が流れる第４の放電抵抗と、
を備えている。
　第１のスイッチ素子、第２のスイッチ素子は、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳ－ＦＥＴで構成される。第１のスナバ回路、第２のスナバ回路の作用で第１のスイッチ素子、第２のスイッチ素子にサージ電圧が印加されるのを防ぐ。
　第1のスナバ回路の第1、第2のスナバコンデンサの各々には電源電圧Ｖｉｎ＋余剰電荷が充電されるため、第1の放電抵抗、第２の放電抵抗で、その余剰電荷を放電する。第１のスナバコンデンサの余剰電荷は第1の電圧源コンデンサに対して行われ、第２のスナバコンデンサの余剰電荷は第２の電圧源コンデンサに対して行われる。
　同様に、第2のスナバ回路の第３、第４のスナバコンデンサの各々にも電源電圧Ｖｉｎ＋余剰電荷が充電される。そこで、第３の放電抵抗、第４の放電抵抗で、その余剰電荷を放電する。第３のスナバコンデンサの余剰電荷は第２の電圧源コンデンサに対して行われ、第４のスナバコンデンサの余剰電荷は第１の電圧源コンデンサに対して行われる。
　前記第1のスナバ回路では、第1のスナバコンデンサと第2のスナバコンデンサとが第1のスナバダイオードを介して直列に接続されている。第1のスナバダイオードは、充電時においては順方向となり、放電時においては、逆方向となる。したがって、充電時には、第1のスナバコンデンサと第2のスナバコンデンサとが同じ充電経路で充電され、放電時には、それぞれ異なった放電経路で放電される。それらの放電経路は、第1のスナバコンデンサに関しては、第1の放電抵抗から第1の電圧源コンデンサへの放電経路であり、第２のスナバコンデンサに関しては、第２の放電抵抗から第２の電圧源コンデンサへの放電経路である。
　以上の構成で、充電時には、第1のスナバコンデンサと第2のスナバコンデンサとが直列に接続された状態で充電されるから、各スナバコンデンサには、それぞれ電源電圧Ｖｉｎ＋余剰電荷の半分が充電される。一方、第1の電圧源コンデンサと第2の電圧源コンデンサの電位はそれぞれＶｉｎである。すると、Ｖｉｎ＋１／２×余剰電荷－Ｖｉｎ＝１／２×余剰電荷となり、各スナバコンデンサからは余剰電荷の半分のみが第1の電圧源コンデンサまたは第2の電圧源コンデンサに放電されることになる。よって、その放電電流による放電抵抗での熱消費はごく僅かである。
　第2のスナバ回路の動作も上記第1のスナバ回路と同様である。
　電源部は以下のように構成される。
　前記出力トランスは、
　前記第１のスイッチ素子の正極側と前記第２のスイッチ素子の正極側間に接続される第１の一次巻線と、前記第１のスイッチ素子の負極側と前記第２のスイッチ素子の負極側間に接続される第２の一次巻線とを備え、
　前記第1の一次巻線のセンタータップと、前記第2の一次巻線のセンタータップ間に接続され、前記第1、第2の電圧源コンデンサに対して前記第1の一次巻線及び前記第２の一次巻線を介してエネルギー供給する電源、を備え、
　前記第1の電圧源コンデンサは、前記第１の一次巻線が前記第２のスイッチ素子に接続される第１の接続点と前記第１のスイッチ素子間に接続され、前記第１の一次巻線を介して前記第１のスイッチ素子に電圧を印加し、
　前記第２の電圧源コンデンサは、前記第１の一次巻線が前記第１のスイッチ素子に接続される第２の接続点と前記第２のスイッチ素子間に接続され、前記第１の一次巻線を介して前記第２のスイッチ素子に電圧を印加する。
　上記電源は、前記第1、第2の電圧源コンデンサを電源電圧Ｖｉｎに充電し、第1、第2のスイッチ素子は、各電圧源コンデンサに充電されている電源電圧Ｖｉｎで動作する。
　この発明によれば、スイッチ素子が２個でよく、各スイッチ素子に流れる電流値も小さい。また、スイッチ素子に過大なサージ電圧が印加されることもない。さらに、放電抵抗の損失が少なく、効率の良いインバータ回路を提供できる。
この発明の実施形態であるＤＣ－ＤＣコンバータ回路の回路図である。 カレントバランスドプッシュプル型インバータ回路の基本回路である。 上記ＤＣ－ＤＣコンバータ回路のタイミングチャートである。
符号の説明
Ｓ１－第１のスイッチ素子
Ｓ２－第２のスイッチ素子
Ｃ１－第1の電源電圧コンデンサ
Ｃ２－第２の電源電圧コンデンサ
ＲＳ１－第１のスナバ回路
ＲＳ２－第２のスナバ回路
Ｒ１～Ｒ４－放電抵抗
ＣＮＴ－制御部
　図１は、この発明の第1の実施形態であるＤＣ－ＤＣコンバータ回路の回路図である。このＤＣ－ＤＣコンバータ回路は、インバータ回路と出力トランス（以下、トランスと称する）Ｔの二次側に接続した整流回路ＯＵＴと、制御部ＣＮＴとにより構成している。
　インバータ回路は、詳細については後述するカレントバランスドプッシュプル型（Current Balanced P.P型)インバータ回路で構成される。
　カレントバランスドプッシュプル型インバータ回路の基本回路を図２に示す。
　このインバータ回路は、第1のスイッチ素子Ｓ１と、第2のスイッチ素子Ｓ２と、第1のスイッチ素子Ｓ１の正極側と第2のスイッチ素子Ｓ２の正極側間に直列的に接続される第1の一次巻線Ｐ１（Ｐ１ａ，Ｐ１ｂ）と、第1のスイッチ素子Ｓ１の負極側と第2のスイッチ素子Ｓ２の負極側間に直列的に接続される第２の一次巻線Ｐ２（Ｐ２ａ，Ｐ２ｂ）とを備えている。また、第1の一次巻線Ｐ１のセンタータップと第２の一次巻線Ｐ２のセンタータップ間に接続される電源Ｖと、第1の一次巻線Ｐ１の第1の端子と第２の一次巻線Ｐ２の第1の端子間に接続される第1の電圧源であるコンデンサＣ１と、第1の一次巻線Ｐ１の第２の端子と第２の一次巻線Ｐ２の第２の端子間に接続される第２の電圧源であるコンデンサＣ２と、を備えている。トランスＴの二次巻線Ｓには、ダイオードブリッジ整流回路と、整流出力を平滑するリアクトルＬ０と負荷Ｒ０が接続されている。
　上記構成において、第1のスイッチ素子Ｓ１と第2のスイッチ素子Ｓ２は、制御部（図示しない）によって交互にオンオフされる。
　第１のスイッチ素子Ｓ１がオンして、第１の電圧源であるコンデンサＣ１と第２の電圧源であるコンデンサＣ２により、第１の一次巻線Ｐ１、第２の一次巻線Ｐ２にそれぞれ電圧Ｖが印加され、二次巻線Ｓに出力電圧Ｖｓが発生すると、負荷Ｒ０に出力電流Ｉ０が流れる。これにより、一次巻線Ｐ１、Ｐ２にはそれぞれ０．５Ｉ０・ａが流れる（トランスの巻線比＝１：ａ）。このとき、コンデンサＣ１からスイッチ素子Ｓ１に流れる電流と、コンデンサＣ２からスイッチ素子Ｓ１に流れる電流とを合成した素子電流ＩＤ１は、
ＩＤ１＝Ｉ０・ａである。
　コンデンサＣ１、コンデンサＣ２の充電電流（直流）Ｉｃ１′、Ｉｃ２′は、それぞれ出力電力を電源電圧で除したＩｉの半分（０．５Ｉｉ）である。したがって、コンデンサＣ１、コンデンサＣ２に流れる合成電流Ｉｃ１、Ｉｃ２は、それぞれ放電電流－充電電流＝０．５（ＩＤ１－Ｉｉ）となる。
　一方、一次巻線Ｐ１ａ、Ｐ２ｂに流れる電流は充電電流が減算されたものとなり、一次巻線Ｐ１ｂ、Ｐ２ａに流れる電流は充電電流が加算されたものとなる。すなわち、
　ＩＰ１ａ，Ｉｐ２ｂ＝０．５（ＩＤ１－Ｉｉ）
　ＩＰ１ｂ，Ｉｐ２ａ＝０．５（ＩＤ１＋Ｉｉ）
である。この電流アンバランスは問題ない。なぜなら、スイッチ素子Ｓ１、Ｓ２が交互にオンオフすることで（転流することで）平均巻線電流の平衡が保たれるからである。したがって、特にトランスのコアが偏磁するという問題を生じることはない。
　また、電源Ｖから見て、Ｐ１ａ，Ｐ１ｂ，Ｐ２ａ，Ｐ２ｂの各巻線の極性はそれぞれ逆極性である。このため、電源電圧でトランスＴを直接、励磁することはない。また、一次巻線Ｐ１とＰ２にそれぞれ流入する充電電流Ｉｃ１′とＩｃ２′は逆方向であるため、コアが直流磁化するという問題もない。
　上記の構成で、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２にそれぞれ印加される交番電圧は電源電圧Ｖとなり、フルブリッジ型と同じとなる。また、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２に設けたセンタータップは電源Ｖからのエネルギー供給用であり、出力電力供給には、図２の太線で示す電流が流れることによって、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２の全巻線が利用される。このため、センタータッププッシュプル型のように、半サイクル毎に遊び巻線が生じることがない。つまり、Ｐ１ａとＰ１ｂ間のリーケージインダクタンス、及びＰ２ａとＰ３ｂ間のリーケージインダクタンスを考慮する必要がなく、そのため転流時にサージ電圧が発生することがない。したがって、サージ電圧を防ぐことを目的として、Ｐ１ａとＰ１ｂ間、Ｐ２ａとＰ２ｂ間、Ｐ１とＰ２間を密結合させる必要がない。また、電源Ｖからは、コンデンサＣ１、Ｃ２に対して、常時、充電電流０．５Ｉｉが第１の一次巻線Ｐ１と第２の一次巻線Ｐ２を介して流れている。この充電時においては、それらの巻線Ｐ１、Ｐ２間の漏れインダクタンスがリップル成分を除去するフィルタとして機能するため、電源Ｖから供給される電流Ｉｉは連続した直流となる。そのため、電源Ｖとしては、リップル成分を嫌う（リップルにより寿命特性を悪くする）電池、例えば燃料電池を使用することができる。なお、第１の一次巻線Ｐ１と二次巻線Ｓとの結合、及び第２の一次巻線Ｐ２二次巻線Ｓとの結合は、分流を平衡させることが必要であることから対称でなければならない。
　このように、カレントバランスドプッシュプル型インバータ回路は、ハーフブリッジ型インバータ回路のようにスイッチ素子に大電流を流す必要がなく、また、Ｐ１ａとＰ１ｂ間のリーケージインダクタンスやＰ２ａとＰ２ｂ間のリーケージインダクタンスによるサージ電圧の対策を考えなくても良いなどの利点がある。
　図１に示すＤＣ－ＤＣコンバータ回路は、以上の基本構成を備えるカレントバランスドプッシュプル型インバータ回路を用いている。さらに、このカレントバランスドプッシュプル型インバータ回路に、スナバ回路が付加される。
　すなわち、スナバ回路は、第1のスイッチ素子Ｓ１に並列に接続される第1のスナバ回路ＲＳ１と、第2のスイッチ素子に並列に接続される第２のスナバ回路ＲＳ２とで構成されている。
　前記第1のスナバ回路ＲＳ１は、第1のスナバダイオードｄｓ１と、このダイオードｄｓ１の両端に接続された第1のスナバコンデンサＣｓ１と第２のスナバコンデンサＣｓ２の直列回路とで構成されている。前記第２のスナバ回路ＲＳ２は、第２のスナバダイオードｄｓ２と、このダイオードｄｓ２の両端に接続された第３のスナバコンデンサＣｓ３と第４のスナバコンデンサＣｓ４の直列回路とで構成されている。
　前記第1のスナバ回路ＲＳ１の第1のスナバコンデンサＣｓ１と前記第1の電圧源コンデンサＣ１間には、第1のスナバコンデンサＣｓ１から放電電流が流れる第1の放電抵抗Ｒ１が接続されている。
　前記第1のスナバ回路ＲＳ１の第２のスナバコンデンサＣｓ２と前記第２の電圧源コンデンサＣ２間には、第２のスナバコンデンサＣｓ２から放電電流が流れる第２の放電抵抗Ｒ２が接続されている。
　前記第２のスナバ回路ＲＳ２の第３のスナバコンデンサＣｓ３と前記第２の電圧源コンデンサＣ２間には、第３のスナバコンデンサＣｓ３から放電電流が流れる第３の放電抵抗Ｒ３が接続されている。
　前記第２のスナバ回路ＲＳ２の第４のスナバコンデンサＣｓ４と前記第１の電圧源コンデンサＣ１間には、第４のスナバコンデンサＣｓ４から放電電流が流れる第４の放電抵抗Ｒ４が接続されている。
　また、スイッチ素子Ｓ１、Ｓ２には、それぞれ、逆並列にフリーホイールダイオードｄｆ１、ｄｆ２が接続されている。
　次に動作を説明する。
　図3は、上記ＤＣ－ＤＣコンバータ回路の波形図である。
　時刻ｔ０において、制御部ＣＮＴからの制御信号Ｇ１がオンするとスイッチ素子Ｓ１がオンする。すると、トランスＴを介して負荷Ｒ０に電力が供給され、スイッチ素子Ｓ１に電流Ｓ１Ｉｄが流れはじめる。電流Ｓ１Ｉｄは、トランスＴの一次側と二次側間のリーケージインダクタンスＬｅの限流作用により一定の傾きで直線的に増加する。このとき、スイッチ素子Ｓ２の両端電圧Ｓ２Ｖｄｓは２Ｖｉｎである。第1のスナバコンデンサＣｓ１、第２のスナバコンデンサＣｓ２の充電電荷は、第1のスナバダイオードｄｓ１の存在のため、スイッチ素子Ｓ１で短絡されることはない。
　時刻ｔ１において、スイッチ素子Ｓ１がオフすると、電流Ｓ１Ｉｄを流し続けようとするリーケージインダクタンスＬｅの誘起電圧がＶＣ１（Ｖｉｎ）に加算され、Ｓ１Ｖｄｓ＝Ｌｅの誘起電圧＋Ｖｉｎとなる。この誘起電圧がＶｉｎまで上昇すると、スイッチ素子Ｓ２に逆並列に接続されているフリーホイールダイオードｄｆ２が導通する。すると、電流Ｓ１ＩｄがコンデンサＣ２に流れ、リーケージインダクタンスＬｅのエネルギーが電源に回生される。したがって、理想的には、上記誘起電圧がＶｉｎにクランプされて、電圧Ｓ１Ｖｄｓは、２Ｖｉｎ以上には上昇しない。
　しかし、実際には、リーケージインダクタンスＬｅ以外に存在する残留インダクタンス（例えば、コンデンサＣ１とスイッチ素子Ｓ１間や、コンデンサＣ２とダイオードｄｆ２間に存在する残留インダクタンス）や、ダイオードｄｆ２の導通遅れにより、電圧Ｓ１Ｖｄｓは電圧２Ｖｉｎ以上に上昇しようとする。
　本実施形態のコンバータでは、このとき、電圧２Ｖｉｎ以上に上昇しようとする電圧に基づいて第1のスナバ回路のスナバコンデンサ（すなわち、第1のスナバコンデンサＣｓ１と第2のスナバコンデンサＣｓ２）に充電電流ＩＣｓ１、ＩＣｓ２が流れ、該スナバコンデンサが充電される。
　これにより、時間ｔ１－ｔ２において、上記スナバコンデンサの充電電圧は、
　ＶＣｓ１＋ＶＣｓ２＝２Ｖｉｎ＋α・・・・・・（式１）
となる。すなわち、電圧ＶＣｓ１と電圧ＶＣｓ２と、それぞれ、Ｖｉｎ＋０．５αである。なお、時刻ｔ１においてＶＣｓ１ + ＶＣｓ２は、すでに２Ｖｉｎに充電されているので、電圧Ｓ１Ｖｄｓの傾きは急峻である。
　時刻ｔ２において電流Ｓ１Ｉｄがゼロになると、電圧Ｓ１ＶｄｓはリーケージインダクタンスＬｅおよび回路の残留インダクタンスと、スイッチ素子Ｓ１の出力キャパシタンスおよび回路の浮遊キャパシタンスとの共振によるリンギング時間を経て、電圧Ｖｉｎに収束する。
　ＶＣｓ１ + ＶＣｓ２はダイオードｄｓ１の放電阻止作用により２Ｖｉｎ+ αに維持される。
　以上の説明のように、スイッチ素子Ｓ１をオフしたときに、スイッチ素子Ｓ１に発生する電圧Ｓ１Ｖｄｓが２Ｖｉｎを超えようとすると、第1のスナバコンデンサＣｓ１と第2のスナバコンデンサＣｓ２が充電されるから、電圧Ｓ１Ｖｄｓは２Ｖｉｎ以上にはならず、スイッチ素子Ｓ１に過大なサージ電圧が加わるのを防ぐことができる。
　しかし、１サイクル毎にこれらのスナバコンデンサＣｓ１、Ｃｓ２に充電が繰り返されていくと、ＶＣｓ１＋ＶＣｓ２が異常に上昇してしまう。そこで、時刻ｔ２以降において次のサイクルが始まって再度スイッチ素子Ｓ１がオフするまでの期間に、ＶＣｓ１ + ＶＣｓ２が上昇したα分（式（１）参照）を放電して、ＶＣｓ１＋ＶＣｓ２＝２Ｖｉｎにする。
　このα分の放電は、放電抵抗Ｒ１、Ｒ２を介して行われる。コンデンサＣｓ１の０．５α分の放電は放電抵抗Ｒ１を介して電圧源コンデンサＣ１に対して行われ、コンデンサＣｓ２の０．５α分の放電は放電抵抗Ｒ２を介して電圧源コンデンサＣ２に対して行われる。電圧源コンデンサＣ１、Ｃ２の電圧はＶｉｎであるため、コンデンサＣｓ１、Ｃｓ２にそれぞれＶｉｎ+ ０．５αが充電されている状態では、０．５α分のみが電圧源コンデンサＣ１、Ｃ２に放電されることになる。この放電は、コンデンサＣ１、Ｃ２の充電電位Ｖｉｎの放電ではなく、それぞれ０．５α分のみの放電であるため、放電電流は多くない。
　以上の動作は、第2のスナバ回路ＲＳ２においても同様であり、また、１サイクル毎に繰り返される。
　本実施形態のＤＣ－ＤＣコンバータ回路は、電源部に２つの電圧源コンデンサを設けたこと、また、第1のスナバ回路および第2のスナバ回路のそれぞれにおいて、２つのスナバコンデンサをスナバダイオードを介して直列に接続したこと、そして、直列接続した２つのスナバコンデンサのそれぞれから、第1の電圧源コンデンサと第2の電圧源コンデンサに対する放電経路を設けたことを特徴としている。このような構成にすることで、上記のα分の電圧を０．５αづつだけ電圧源コンデンサに放電させることが可能になり、回路を高効率にすることができる。

Claims (2)

  1. 　第1のスイッチ素子と、
    　第2のスイッチ素子と、
    　前記第１のスイッチ素子及び前記第２のスイッチ素子を介して一次側に電流が供給され、二次側から負荷に対して電流が出力される出力トランスと、
     前記第1のスイッチ素子に逆並列に接続される第１のフリーホイールダイオードと、
     前記第2のスイッチ素子に逆並列に接続される第2のフリーホイールダイオードと、
     前記第1のスイッチ素子に並列に接続され、第1のスナバダイオードと、この第1のスナバダイオードの両端に第１のスナバコンデンサおよび第２のスナバコンデンサがそれぞれ直列に接続される第1のスナバ回路と、
     前記第２のスイッチ素子に並列に接続され、第２のスナバダイオードと、この第２のスナバダイオードの両端に第３のスナバコンデンサおよび第４のスナバコンデンサがそれぞれ直列に接続される第２のスナバ回路と、
     前記第１のスイッチ素子に電圧を印加する第1の電圧源コンデンサと、
    　前記第２のスイッチ素子に電圧を印加する第２の電圧源コンデンサと、
    　前記第1のスナバ回路と前記第1の電圧源コンデンサ間に接続され、前記第1のスナバコンデンサから放電電流が流れる第1の放電抵抗と、
    　前記第1のスナバ回路と前記第2の電圧源コンデンサ間に接続され、前記第２のスナバコンデンサから放電電流が流れる第２の放電抵抗と、
    　前記第２のスナバ回路と前記第２の電圧源コンデンサ間に接続され、前記第３のスナバコンデンサから放電電流が流れる第３の放電抵抗と
    　前記第２のスナバ回路と前記第1の電圧源コンデンサ間に接続され、前記第４のスナバコンデンサから放電電流が流れる第４の放電抵抗と、
    を備えることを特徴とするインバータ回路。
  2. 　前記出力トランスは、
    　前記第１のスイッチ素子の正極側と前記第２のスイッチ素子の正極側間に接続される第１の一次巻線と、前記第１のスイッチ素子の負極側と前記第２のスイッチ素子の負極側間に接続される第２の一次巻線とを備え、
    　前記第1の一次巻線のセンタータップと、前記第2の一次巻線のセンタータップ間に接続され、前記第1、第2の電圧源コンデンサに対して前記第1の一次巻線及び前記第２の一次巻線を介してエネルギー供給する電源、を備え、
    　前記第1の電圧源コンデンサは、前記第１の一次巻線が前記第２のスイッチ素子に接続される第１の接続点と前記第１のスイッチ素子間に接続され、前記第１の一次巻線を介して前記第１のスイッチ素子に電圧を印加し、
    　前記第２の電圧源コンデンサは、前記第１の一次巻線が前記第１のスイッチ素子に接続される第２の接続点と前記第２のスイッチ素子間に接続され、前記第１の一次巻線を介して前記第２のスイッチ素子に電圧を印加する、請求項１記載のインバータ回路。
PCT/JP2009/054484 2009-03-10 2009-03-10 インバータ回路 WO2010103612A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
US12/864,271 US8094470B2 (en) 2009-03-10 2009-03-10 Current balanced push-pull inverter circuit with snubber and discharge circuitry
SI200931915T SI2408101T1 (sl) 2009-03-10 2009-03-10 Inverterski tokokrog
JP2010529030A JP5075984B2 (ja) 2009-03-10 2009-03-10 インバータ回路
EP09839041.2A EP2408101B1 (en) 2009-03-10 2009-03-10 Inverter circuit
CN200980111931.6A CN101983475B (zh) 2009-03-10 2009-03-10 逆变电路
PCT/JP2009/054484 WO2010103612A1 (ja) 2009-03-10 2009-03-10 インバータ回路
KR1020107018461A KR101432141B1 (ko) 2009-03-10 2009-03-10 인버터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/054484 WO2010103612A1 (ja) 2009-03-10 2009-03-10 インバータ回路

Publications (1)

Publication Number Publication Date
WO2010103612A1 true WO2010103612A1 (ja) 2010-09-16

Family

ID=42727921

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/054484 WO2010103612A1 (ja) 2009-03-10 2009-03-10 インバータ回路

Country Status (7)

Country Link
US (1) US8094470B2 (ja)
EP (1) EP2408101B1 (ja)
JP (1) JP5075984B2 (ja)
KR (1) KR101432141B1 (ja)
CN (1) CN101983475B (ja)
SI (1) SI2408101T1 (ja)
WO (1) WO2010103612A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5492648B2 (ja) * 2010-04-20 2014-05-14 株式会社三社電機製作所 Ｄｃ−ｄｃコンバータ回路
US9431819B2 (en) * 2014-01-31 2016-08-30 Drs Power & Control Technologies, Inc. Methods and systems of impedance source semiconductor device protection
GB2523386B (en) * 2014-02-24 2016-07-06 Tdk-Lambda Uk Ltd Snubber

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51133731A (en) * 1975-05-15 1976-11-19 Kunizo Iwamoto Thyristor inverter
JPH01270772A (ja) * 1988-04-22 1989-10-30 Nippon Electric Ind Co Ltd インバータ
JP2001224172A (ja) * 2000-02-09 2001-08-17 Mitsubishi Electric Corp 電力変換装置
JP2003219653A (ja) * 2002-01-23 2003-07-31 Sansha Electric Mfg Co Ltd インバータ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797630A (en) * 1986-04-01 1989-01-10 Brown Albert W Two stage push-pull MOSFET power amplifier
JP2711315B2 (ja) * 1987-05-07 1998-02-10 ニシム電子工業株式会社 スイッチング電源装置
JP3070964B2 (ja) * 1991-04-05 2000-07-31 三菱電機株式会社 インバータ装置
US6018203A (en) * 1995-05-22 2000-01-25 Target Hi-Tech Electronics Ltd. Apparatus for and method of evenly distributing an electrical load across an n-phase power distribution network
JP3239757B2 (ja) * 1996-05-31 2001-12-17 富士電機株式会社 交流電流源回路
JPH1155956A (ja) * 1997-08-04 1999-02-26 Hitachi Ltd 電力変換装置
KR200266522Y1 (ko) 1998-12-31 2002-09-09 주식회사 세운전기 2-스위치포워드컨버터용에너지재생스너버회로
JP2001112253A (ja) 1999-10-06 2001-04-20 Matsushita Electric Works Ltd Ｄｃ−ｄｃコンバータ
US7130205B2 (en) * 2002-06-12 2006-10-31 Michigan State University Impedance source power converter
JP4319430B2 (ja) * 2003-03-04 2009-08-26 株式会社三社電機製作所 電源装置
CN101005211A (zh) * 2007-01-18 2007-07-25 秦江超 高频应急电源系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51133731A (en) * 1975-05-15 1976-11-19 Kunizo Iwamoto Thyristor inverter
JPH01270772A (ja) * 1988-04-22 1989-10-30 Nippon Electric Ind Co Ltd インバータ
JP2001224172A (ja) * 2000-02-09 2001-08-17 Mitsubishi Electric Corp 電力変換装置
JP2003219653A (ja) * 2002-01-23 2003-07-31 Sansha Electric Mfg Co Ltd インバータ

Also Published As

Publication number Publication date
US20110058395A1 (en) 2011-03-10
EP2408101A4 (en) 2018-01-24
EP2408101B1 (en) 2019-01-02
JPWO2010103612A1 (ja) 2012-09-10
KR20110126515A (ko) 2011-11-23
KR101432141B1 (ko) 2014-08-20
CN101983475A (zh) 2011-03-02
US8094470B2 (en) 2012-01-10
JP5075984B2 (ja) 2012-11-21
CN101983475B (zh) 2014-01-22
SI2408101T1 (sl) 2019-03-29
EP2408101A1 (en) 2012-01-18

Similar Documents

Publication Publication Date Title
JP4988925B2 (ja) インバータ回路
WO2010067629A1 (ja) Ｄｃ－ｄｃコンバータ回路
KR101441602B1 (ko) 인버터 회로
JP5075984B2 (ja) インバータ回路
JP5143281B2 (ja) Ｄｃ−ｄｃコンバータ回路
JP5075985B2 (ja) Ｄｃ−ｄｃコンバータ回路
JP5492648B2 (ja) Ｄｃ−ｄｃコンバータ回路
WO2019074017A1 (ja) 絶縁型スイッチング電源

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980111931.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2010529030

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12864271

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2009839041

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20107018461

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09839041

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE