JP5075985B2 - Ｄｃ−ｄｃコンバータ回路 - Google Patents

Description

この発明は、フルブリッジ型やハーフブリッジ型等のインバータ回路と異なる新規な構成のインバータ回路をトランスの一次側に設けた、ＤＣ−ＤＣコンバータ回路に関する。

従来から良く知られているインバータ回路は、フルブリッジ型インバータ回路、ハーフブリッジ型インバータ回路、センタータッププッシュプル型インバータ回路である。これらのインバータ回路の概念図は図５に示されている。

フルブリッジ型は、スイッチ素子Ｓ１〜S４をブリッジ接続して構成し、電源Ｖをブリッジ間に接続する。スイッチ素子Ｓ１、S４とスイッチ素子Ｓ２、Ｓ３とを交互にオンオフして、出力トランスの一次巻線Ｐに交番電流を流す（特許文献１参照）。

ハーフブリッジ型は、スイッチ素子Ｓ１、Ｓ２にそれぞれ電圧源Ｃ１、Ｃ２を並列接続し、電圧源Ｃ１、Ｃ２間に電源Ｖを接続する。スイッチ素子Ｓ１、Ｓ２を交互にオンオフして、一次巻線Ｐに交番電流を流す（特許文献２参照）。

センタータッププッシュプル型は、スイッチ素子Ｓ１、Ｓ２間に接続した一次巻線Ｐのセンタータップに電源Ｖを接続する。スイッチ素子Ｓ１、Ｓ２を交互にオンオフして、一次巻線Ｐに交番電流を流す（特許文献３参照）。

また、これらのインバータ回路には、スイッチ素子に対してサージ電圧が印加されないよう、通常、スナバコンデンサとスナバ抵抗を含むスナバ回路が設けられている。
特許公開２００７−１５１２２５号 特許公開２００５−２７９７７４号 特許公開２００１−１１２２５３号

しかし、上記の各種インバータ回路は、以下の点で不都合がある。

（１）フルブリッジ型
スイッチ素子を４個使うことになるため、コスト高となる。

（２）ハーフブリッジ型
スイッチ素子は２個で良いが、各スイッチ素子Ｓ１、Ｓ２及び一次巻線Ｐに流れる電流はフルブリッジ型やセンタータッププッシュプル型に比較して２倍となる。このため、スイッチ素子やトランスの大型化と高価格が避けられない。

（３）センタータッププッシュプル型
スイッチ素子は２個で良く、各スイッチ素子Ｓ１、Ｓ２及び一次巻線Ｐに流れる電流はフルブリッジ型と同じで大きくならない。しかし、電源Ｖを一次巻線Ｐのセンタータップに接続するため、巻線Ｐの左右の結合にリーケージインダクタンスが介在する。このため、第1のスイッチ素子をターンオフしたときに発生するサージ電圧は、上記リーケージインダクタンスを介して、第2のスイッチ素子に接続されるフリーホイールダイオードでクランプされる。上記リーケージインダクタンスの存在のために、完全なクランプができず、第1のスイッチ素子に過大なサージ電圧が印加される不都合がある。

また、ＣＲスナバ回路では、スナバコンデンサの充電電荷がスナバ抵抗で熱消費されるため、回路の効率が悪いという問題がある。

この発明の目的は、スイッチ素子が２個で良く、スイッチ素子に流れる電流値も小さく、スイッチ素子に過大なサージ電圧が印加されず、且つ高効率であるインバータ回路を、トランスの一次側に設けたＤＣ−ＤＣコンバータ回路を提供することにある。

この発明のＤＣ−ＤＣコンバータ回路に用いるインバータ回路は図１に示すような基本構成を備える。インバータ回路は、スイッチ素子として、第1のスイッチ素子Ｓ１と、第2のスイッチ素子Ｓ２とを備える。これらのスイッチ素子Ｓ１、Ｓ２は、半導体スイッチ素子で構成され、例えば、ＩＧＢＴ(絶縁ゲート形バイポーラトランジスタ)やＭＯＳ−ＦＥＴで構成される。また、このインバータ回路は、前記第1のスイッチ素子Ｓ１と前記第2のスイッチ素子Ｓ２間に直列的に接続される第1の一次巻線Ｐ１を備え、さらに出力電圧を得るための二次巻線を備える出力トランスを備える。

接続例として、第1の一次巻線Ｐ１は、第1のスイッチ素子Ｓ１と、第2のスイッチ素子Ｓ２のそれぞれの正極側に接続される。また、このインバータ回路は、電圧源を２つ備えている（図１では電圧源を電源として示している）。第1の電圧源である第１の電源Ｖ１は、前記第１の一次巻線Ｐ１が前記第２のスイッチ素子Ｓ２に接続される第１の接続点Ａ１と前記第１のスイッチ素子Ｓ１間に接続される。これにより、第１の電源Ｖ１は、前記第1の一次巻線Ｐ１を介して前記第1のスイッチ素子Ｓ１に電圧を印加する。第２の電源Ｖ２は、前記第１の一次巻線Ｐ１が前記第１のスイッチ素子Ｓ１に接続される第２の接続点Ａ２と前記第２のスイッチ素子Ｓ２間に接続される。これにより、第２の電源Ｖ２は、前記第1の一次巻線Ｐ１を介して前記第２のスイッチ素子Ｓ２に電圧を印加する。

なお、第1の一次巻線Ｐ１を、第1のスイッチ素子Ｓ１と第2のスイッチ素子Ｓ２のそれぞれの負極側に接続することも可能である。

制御部は、前記第1のスイッチ素子Ｓ１と前記第2のスイッチ素子Ｓ２を交互にオンオフする制御を行う。

以上の構成からなるインバータ回路を、この明細書では、カレントバランスドプッシュップル型（Current Balanced P.P)インバータ回路と称する。

上記インバータ回路の変形例は、図２に示すように、次のように構成できる。

すなわち、第１の電圧源（図２ではコンデンサＣ１）は、その正極側が前記第１の接続点Ａ１に接続され、前記第2の電圧源（図２ではコンデンサＣ２）は、その正極側が前記第2の接続点Ａ２に接続され、さらに、前記第1の電圧源の負極側と前記第2の電圧源の負極側間に接続される第2の一次巻線Ｐ２を備える。また、前記第1の一次巻線Ｐ１のセンタータップと、前記第2の一次巻線Ｐ２のセンタータップ間に接続され、前記第1、第2の電圧源に対して前記第1の一次巻線Ｐ１及び前記第２の一次巻線Ｐ２を介してエネルギー供給する電源Ｖを備える。

上記の構成では、電源Ｖから第1の電圧源と第2の電圧源に対して常時充電電流が流れる（エネルギーが供給される）。第1のスイッチ素子Ｓ１がオンすると、第1の電圧源から第1の一次巻線Ｐ１を介して第1のスイッチ素子Ｓ１に流れる電流成分と、第２の電圧源から第２の一次巻線Ｐ２を介して第１のスイッチ素子Ｓ１に流れる電流成分とが合成され、この合成された電流が第1のスイッチ素子Ｓ１に流れる。言い換えると、第１のスイッチ素子Ｓ１に流れる電流は、第1の一次巻線Ｐ１と第2の一次巻線Ｐ２に分流（shunt)する。

この発明のＤＣ−ＤＣコンバータ回路は、スナバ回路を備えることで、ＺＶＳ（Zero Voltage Switching)動作を可能にし、また、回生回路を備えることで損失を低減することができる。

上記の回生回路は、回生時にスナバコンデンサと共振する共振部と、電圧嵩上げ部とを備えている。共振部は共振リアクトルで構成される。電圧嵩上げ部は、出力トランスの入力電圧（一時側電圧）を所定電圧に変圧して出力する二次巻線（電圧嵩上げ巻線）で構成される。所定電圧を（１／２）Ｅ（但し、電圧源の電圧をＥとする）以上とすることで、スナバコンデンサの充電電荷をすべて回生させることが可能である。

この発明によれば、スイッチ素子が２個で良く、スイッチ素子に流れる電流値も小さく、また、スイッチ素子に過大なサージ電圧が印加されない。また、スナバ回路と回生回路を接続することにより、スイッチ素子のＺＶＳ動作を可能にし、且つ、損失を減らすことができる。

この発明のＤＣ−ＤＣコンバータ回路に使用されるカレントバランスドプッシュプル型（Current Balanced P.P型）インバータ回路の基本概念図である。 カレントバランスドプッシュプル型インバータ回路の他の例を示す。 インバータ回路の動作を説明するための図である。 インバータ回路のタイムチャートである。 フルブリッジ型、ハーフブリッジ型、センタータッププッシュプル型、カレントバランスドプッシュプル型の各インバータ回路の概念図を示している。 この発明の第1の実施形態であるＤＣ−ＤＣコンバータ回路の回路図である。 ＤＣ−ＤＣコンバータ回路のタイムチャートである。 回生時においての第1の回生部の等価回路でしる。 回生時のタイムチャートである。 この発明の第2の実施形態であるＤＣ−ＤＣコンバータ回路の回路図である。 この発明の第3の実施形態であるＤＣ−ＤＣコンバータ回路の回路図である。 トランスの構造図である。

符号の説明

Ｃ１−第１の電圧源であるコンデンサ
Ｃ２−第２電圧源であるコンデンサ
Ｖ−電源
Ｓ１−第１のスイッチ素子
Ｓ２−第２のスイッチ素子
Ｐ１−第１の一次巻線
Ｐ２−第２の一次巻線
ＩＮＶ−インバータ回路
ＳＮ１−第１の回生スナバ回路
ＳＮ２−第２の回生スナバ回路
Ｃ３、Ｃ５、Ｃ４、Ｃ６−スナバコンデンサ
Ｌ１、Ｌ２、Ｌ３、Ｌ４−共振リアクトル
Ｓ３、Ｓ４、Ｓ５、Ｓ６−電圧嵩上げ巻線
ＯＵＴ−出力回路

図１は、この発明のＤＣ−ＤＣコンバータ回路に使用されるカレントバランスドプッシュプル型（Current Balanced P.P型）インバータ回路の概念図である。

このインバータ回路は、第1のスイッチ素子Ｓ１と、第2のスイッチ素子Ｓ２と、第1のスイッチ素子Ｓ１と第2のスイッチ素子Ｓ２間に直列的に接続される第1の一次巻線Ｐ１を備えさらに出力電圧を得るための二次巻線を備える出力トランス（図示せず）と、を備えている。

また、このインバータ回路は、第１の一次巻線Ｐ１が第２のスイッチ素子Ｓ２に接続される第１の接続点Ａ１と第１のスイッチＳ１素子間に接続され、第1の一次巻線Ｐ１を介して第1のスイッチ素子Ｓ１に電圧を印加する第１の電源Ｖ１と、
第１の一次巻線Ｐ１が第１のスイッチ素子Ｓ１に接続される第２の接続点Ａ２と第２のスイッチ素子Ｓ２間に接続され、第1の一次巻線Ｐ１を介して第２のスイッチ素子Ｓ２に電圧を印加する第２の電源Ｖ２と、を備えている。

第1のスイッチ素子Ｓ１と第2のスイッチ素子Ｓ２は、制御部（図示しない）によって交互にオンオフされる。

上記インバータ回路において、第１のスイッチ素子Ｓ１がオンすると、第1の一次巻線Ｐ１に第１の電源Ｖ１から左方向に電流Ｉ_Ｄ１が流れ、第２のスイッチ素子Ｓ２がオンすると、第1の一次巻線Ｐ１に第２の電源Ｖ２から右方向に電流Ｉ_Ｄ２が流れる。第１のスイッチ素子Ｓ１と第２のスイッチ素子Ｓ２を交互にオンオフすることで、第1の一次巻線Ｐ１に電流Ｉ_Ｄ１と電流Ｉ_Ｄ２が交互に流れるから、トランスの二次巻線に交流出力電圧が発生する。

図２は、インバータ回路の他の例を示す。このインバータ回路は、２つの一次巻線を用いている。

このインバータ回路は、図１の第１の電源Ｖ１が第１の電圧源であるコンデンサＣ１に置き換えられ、図１の第２の電源Ｖ２が第２の電圧源であるコンデンサＣ２に置き換えられている。

また、第1の電圧源Ｃ１の負極側と第2の電圧源Ｃ２の負極側間に第2の一次巻線Ｐ２が接続されている。

また、第1の一次巻線Ｐ１のセンタータップと第2の一次巻線Ｐ２のセンタータップ間に、第1の電圧源Ｃ１と第２の電圧源Ｃ２に対して第1の一次巻線Ｐ１及び第２の一次巻線Ｐ２を介してエネルギー供給する電源Ｖを備えている。

図３は、上記インバータ回路の動作を説明するための図であり、図４はタイムチャートである。図４において、期間Ｄは第１のスイッチ素子Ｓ１又は第２のスイッチ素子Ｓ２がオンする期間である。この期間Ｄの最大値はここでは０．５である。期間（０．５−Ｄ）は、スイッチ素子Ｓ１、Ｓ２が共にオフしている休止期間である。

図３において、第１の一次巻線Ｐ１は、センタータップを中心に巻線Ｐ１ａとＰ１ｂで構成され、第２の一次巻線Ｐ２は、センタータップを中心に巻線Ｐ２ａとＰ２ｂで構成される。なお、トランスＴの二次巻線Ｓには、ダイオードブリッジ整流回路が接続されて全体としてＤＣ−ＤＣコンバータ回路が構成され、さらに、整流出力を平滑するリアクトルＬ_０と負荷Ｒ_０が接続されている。その他の構成は図２と同様である。

第１のスイッチ素子Ｓ１がオンして、第１の電圧源であるコンデンサＣ１と第２の電圧源であるコンデンサＣ２により、第１の一次巻線Ｐ１、第２の一次巻線Ｐ２にそれぞれ電圧Ｖが印加され、二次巻線Ｓに出力電圧Ｖｓが発生すると、負荷Ｒ_０に出力電流Ｉ_０が流れる。これにより、一次巻線Ｐ１、Ｐ２にはそれぞれ０．５Ｉ_０・ａが流れる（トランスの巻線比＝１：ａ）。このとき、コンデンサＣ１からスイッチ素子Ｓ１に流れる電流と、コンデンサＣ２からスイッチ素子Ｓ１に流れる電流とを合成した素子電流Ｉ_Ｄ１は、
Ｉ_Ｄ１＝Ｉ_０・ａである。

コンデンサＣ１、コンデンサＣ２の充電電流（直流）Ｉｃ１′、Ｉｃ２′は、それぞれ出力電力を電源電圧で除したＩｉの半分（０．５Ｉｉ）である。したがって、コンデンサＣ１、コンデンサＣ２に流れる合成電流Ｉｃ１、Ｉｃ２は、それぞれ放電電流−充電電流＝０．５（Ｉ_Ｄ１−Ｉｉ）となる。

一方、一次巻線Ｐ１ａ、Ｐ２ｂに流れる電流は充電電流が減算されたものとなり、一次巻線Ｐ１ｂ、Ｐ２ａに流れる電流は充電電流が加算されたものとなる。すなわち、
ＩＰ１ａ，Ｉｐ２ｂ＝０．５（Ｉ_Ｄ１−Ｉｉ）
ＩＰ１ｂ，Ｉｐ２ａ＝０．５（Ｉ_Ｄ１＋Ｉｉ）
である。この電流アンバランスは問題ない。なぜなら、スイッチ素子Ｓ１、Ｓ２が交互にオンオフすることで（転流することで）平均巻線電流の平衡が保たれるからである。したがって、特にトランスのコアが偏磁するという問題を生じることはない。

また、電源Ｖから見て、Ｐ１ａ，Ｐ１ｂ，Ｐ２ａ，Ｐ２ｂの各巻線の極性はそれぞれ逆極性である。このため、電源電圧でトランスＴを直接、励磁することはない。また、一次巻線Ｐ１とＰ２にそれぞれ流入する充電電流Ｉｃ１′とＩｃ２′は逆方向であるため、コアが直流磁化するという問題もない。

上記の構成で、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２にそれぞれ印加される交番電圧は電源電圧Ｖとなり、フルブリッジ型と同じとなる。また、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２に設けたセンタータップは電源Ｖからのエネルギー供給用であり、出力電力供給には、図３の太線で示す電流が流れることによって、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２の全巻線が利用される。このため、センタータッププッシュプル型のように、半サイクル毎に遊び巻線が生じることがない。つまり、Ｐ１ａとＰ１ｂ間のリーケージインダクタンス、及びＰ２ａとＰ２ｂ間のリーケージインダクタンスを考慮する必要がなく、そのため転流時にサージ電圧が発生することがない。したがって、サージ電圧を防ぐことを目的として、Ｐ１ａとＰ１ｂ間、Ｐ２ａとＰ２ｂ間、Ｐ１とＰ２間を密結合させる必要がない。また、電源Ｖからは、コンデンサＣ１、Ｃ２に対して、常時、充電電流０．５Ｉｉが第１の一次巻線Ｐ１と第２の一次巻線Ｐ２を介して流れている。この充電時においては、それらの巻線Ｐ１、Ｐ２間の漏れインダクタンスがリップル成分を除去するフィルタとして機能するため、電源Ｖから供給される電流Ｉｉは連続した直流となる。そのため、電源Ｖとしては、リップル成分を嫌う（リップルにより寿命特性を悪くする）電池、例えば燃料電池を使用することができる。なお、第１の一次巻線Ｐ１と二次巻線Ｓとの結合、及び第２の一次巻線Ｐ２二次巻線Ｓとの結合は、分流を平衡させることが必要であることから対称でなければならない。

図５は、参考のため、フルブリッジ型、ハーフブリッジ型、センタータッププッシュプル型、カレントバランスドプッシュプル型の各インバータ回路の概念図を示したものである。

上記説明のように、カレントバランスドプッシュプル型インバータ回路では、スイッチ素子が２個で良く、各スイッチ素子に流入する電流がハーフブリッジ型に比較して２分の１で良く、また、スイッチ素子に過大なサージ電圧が印加されない利点がある。さらに、電源Ｖには、リップル成分を嫌う（リップルにより寿命特性を悪くする）電池、例えば燃料電池を使用することができる。

次に、この発明の第１の実施形態のＤＣ−ＤＣコンバータ回路を示す。

図６は、同ＤＣ−ＤＣコンバータ回路の回路図である。図７はタイムチャートである。

このコンバータ回路は、カレントバランスドプッシュプル型インバータ回路ＩＮＶと、該インバータ回路ＩＮＶの交流出力を整流して負荷に出力する出力回路ＯＵＴと、第1の回生スナバ回路ＳＮ１と、第２の回生スナバ回路ＳＮ２とを備えている。

インバータ回路ＩＮＶは、図２又は図３に示す回路と同一である（図６と図３では、コンデンサＣ１とＣ２の表示位置がお互いに逆である）。インバータ回路ＩＮＶの第１のスイッチ素子Ｓ１には、第１の回生スナバ回路ＳＮ１が接続され、第２のスイッチ素子Ｓ２には、第２の回生スナバ回路ＳＮ２が接続されている。なお、第１のスイッチ素子Ｓ１、第２のスイッチ素子Ｓ２には、半導体スイッチ素子、例えばＩＧＢＴやＭＯＳ−ＦＥＴ等が使用される。

出力回路ＯＵＴは、トランスＴの二次巻線Ｓに接続された整流用ダイオードＤ１３〜Ｄ１６と、平滑用のリアクトルＬ５及びコンデンサＣ７と、で構成され、出力回路ＯＵＴに負荷Ｒ_０が接続されている。

第１の回生スナバ回路ＳＮ１は、スイッチ素子Ｓ１に逆並列に接続された第１のフリーホイールダイオードＤ１と、スイッチ素子Ｓ１に並列に接続された第1のスナバ回路とを備える。第1のスナバ回路は、第1のスナバダイオードＤ３と第1のスナバコンデンサＣ３と第２のスナバコンデンサＣ５との直列回路を含む。また、第１の回生スナバ回路ＳＮ１は、前記第1のスナバ回路に接続され、第1の回生部と第2の回生部から構成される第1の回生回路を備える
第1の回生回路に含まれる第1の回生部は、第1の電圧源であるコンデンサＣ１の正極側とスナバコンデンサＣ３間に接続される。すなわち、第1の回生部は、充電阻止用の回生ダイオードＤ５と、共振リアクトルＬ１と、電圧嵩上げ巻線Ｓ３との直列回路を備える。共振リアクトルＬ１は、回生時にコンデンサＣ３と共振し、電圧嵩上げ巻線Ｓ３は、出力トランスＳの一次側電圧を変圧して所定電圧を出力する。電圧嵩上げ巻線Ｓ３の巻線数は、後述のように、第1の電圧源であるコンデンサＣ１の電位をＥとしたときに前記所定電圧が０．５Ｅになるように設定される。

第２の回生部は、充電阻止用の回生ダイオードＤ７と、共振リアクトルＬ２と、電圧嵩上げ巻線Ｓ４との直列回路を備える。共振リアクトルＬ２は、回生時にコンデンサＣ５と共振し、電圧嵩上げ巻線Ｓ４は、出力トランスＳの一次側電圧を変圧して所定電圧を出力する。

第２の回生スナバ回路ＳＮ２は、第１の回生スナバ回路ＳＮ１と対称の回路構成を備えている。

すなわち、第２の回生スナバ回路ＳＮ２は、スイッチ素子Ｓ２に逆並列に接続された第２のフリーホイールダイオードＤ２と、スイッチ素子Ｓ２に並列に接続された第２のスナバ回路とを備える。第２のスナバ回路は、第２のスナバダイオードＤ４と第３のスナバコンデンサＣ４と第４のスナバコンデンサＣ６との直列回路を含む。また、第２の回生スナバ回路ＳＮ２は、前記第２のスナバ回路に接続され、第３の回生部と第４の回生部から構成される第２の回生回路を備える
第２の回生回路に含まれる第３の回生部は、第２の電圧源であるコンデンサＣ２の正極側とスナバコンデンサＣ４間に接続される。すなわち、第３の回生部は、充電阻止用の回生ダイオードＤ６と、共振リアクトルＬ３と、電圧嵩上げ巻線Ｓ５との直列回路を備える。共振リアクトルＬ３は、回生時にコンデンサＣ４と共振し、電圧嵩上げ巻線Ｓ５は、出力トランスＳの一次側電圧を変圧して所定電圧を出力する。電圧嵩上げ巻線Ｓ５の巻線数は、電圧嵩上げ巻線Ｓ３、Ｓ４と同様に、前記所定電圧が０．５Ｅになるように設定される。

第４の回生部は、充電阻止用の回生ダイオードＤ８と、共振リアクトルＬ４と、電圧嵩上げ巻線Ｓ６との直列回路を備える。共振リアクトルＬ４は、回生時にコンデンサＣ６と共振し、電圧嵩上げ巻線Ｓ６は、出力トランスＳの一次側電圧を変圧して所定電圧を出力する。

以上の第1の回生スナバ回路ＳＮ１において、共振リアクトルＬ１と共振リアクトルＬ２とは本発明の第1の共振部を構成している。また、電圧嵩上げ巻線Ｓ３と電圧嵩上げ巻線Ｓ４とで本発明の第1の電圧嵩上げ部を構成している。

また、第２の回生スナバ回路ＳＮ２において、共振リアクトルＬ３と共振リアクトルＬ４とは本発明の第２の共振部を構成している。また、電圧嵩上げ巻線Ｓ５と電圧嵩上げ巻線Ｓ６とで本発明の第２の電圧嵩上げ部を構成している。

コンバータ回路は、さらに制御部ＣＴを備え、この制御部ＣＴはスイッチ素子Ｓ１、Ｓ２をオンオフ制御するためのゲート信号Ｇ１、Ｇ２を生成する。ゲート信号Ｇ１、Ｇ２は、それぞれスイッチ素子Ｓ１、Ｓ２のゲート端子に供給されている。

次に、図７を参照して動作を説明する。

第１の回生スナバ回路ＳＮ１に含まれている第1のスナバ回路と第1の回生部の動作を説明する。

ｔｏの直前では電流源であるリアクトルＬ５（トランスＴの二次側に接続されている）の作用により整流用ダイオードＤ１３〜Ｄ１６がフリーホイール状態にある。ｔｏで制御信号Ｇ１がオンしてスイッチ素子Ｓ１がオンしたとき、一次巻線Ｐ１（Ｐ１ａ，Ｐ１ｂ）、Ｐ２（Ｐ２ａ，Ｐ２ｂ）のリーケージインダクタンスの減流作用により、スイッチ素子Ｓ１に流れる電流Ｉ_ＣＥは一定の傾きで直線的に増加する。このため、スイッチング動作はＺＣＳ（Zero Current Switching)動作となる。

また、スイッチ素子Ｓ１がｔ３でオフしたとき、上記リーケージインダクタンスの蓄積エネルギーでスナバコンデンサＣ３が徐々に充電されていく。スナバコンデンサＣ３の充電電位ＶＣ３の変位は、充電期間の後半において上記リーケージインダクタンスとスナバコンデンサＣ３の共振系によるものとなり、最終的にＥ（コンデンサＣ１の電位をＥとする）にクランプされる。なお、このスナバコンデンサＣ３と第2の回生部のスナバコンデンサＣ５の直列回路に２Ｅが印加されることで、結果的にコンデンサＣ３の充電電位がＥにクランプされる。このため、サージ電圧がスイッチ素子Ｓ１に印加されることが防止され、スイッチ素子Ｓ１の両端電圧Ｖ_ＣＥは、図７（Ｃ）のようにｔ３から徐々に上昇する。したがって、スイッチング動作はＺＶＳ（Zero Voltage Switching)動作となる。

スイッチ素子Ｓ１がオフしたときにスナバコンデンサＣ３に充電された電荷は、従来の回路のようにスナバ抵抗で消費されることなく、次にスイッチ素子Ｓ１がオンしたときのｔ１−ｔ２で第１の電圧源であるコンデンサＣ１に回生される。すなわち、スナバコンデンサＣ３の充電電荷は、充電阻止用の回生ダイオードＤ５と、共振リアクトルＬ１と、電圧嵩上げ巻線Ｓ３との直列回路からなる第1の回生部により、コンデンサＣ１に回生される。

詳細は次のとおりである。

スイッチ素子Ｓ１がオンすると、スナバコンデンサＣ３の充電電位Ｅに電圧嵩上げ巻線Ｓ３の電位０．５Ｅが嵩上げされる。これにより、Ｅに充電されたスナバコンデンサＣ３の充電電荷がスナバコンデンサＣ３と共振リアクトル部Ｌ１の共振回路によりコンデンサＣ１に回生される。

図8は、スナバコンデンサＣ３の充電電荷が第1の回生部により回生されるときの等価回路である。

上記等価回路の電圧方程式は、式１の通りである。

L1(dif/dt)+(1/C3)∫if・dt=L1(d²q/dt²)+(1/C3)q=0.5E・・・・(式1)
式（１）は二階線形常微分方程式であり、この解は以下の通りである。

if(t2-t1)=(0.5E/Zf)Sinωft・・・・・(式２)
VC3(t2-t1)=0.5E(1+Cosωft)・・・・・(式３)
VL1(t2-t1)=0.5E・Cosωft・・・・・・(式４)
ただし、
Zf=√(L1/C3)(特性インピーダンス)
ωf=1/√(L1/C3)(角周波数)
なお、充電阻止用の回生ダイオードD５により、ｔ１−ｔ２の期間のみに回生電流ｉｆが流れる。式（２）〜（４）を図示すると図９のようになる。

このように、電圧嵩上げ巻線Ｓ３により、スナバコンデンサＣ３の充電電位ＥをＥ＋０．５Ｅに嵩上げすることで、ｔ２において電位ＶＣ３がゼロとなるから、ｔ１−ｔ２において、スナバコンデンサＣ３の充電電荷を全部コンデンサＣ１に回生することができる。

第2の回生部についても、上記第1の回生部と同様な動作を行い、スナバコンデンサＣ５の充電電荷がｔ２において全部コンデンサＣ２に回生される。

また、第２の回生スナバ回路ＳＮ２においても、上記第1の回生スナバ回路ＳＮ１と同様な動作を行う。

このように、スナバコンデンサＣ３、Ｃ５、Ｃ４、Ｃ６の充電電荷は、従来のスナバ回路のようにスナバ抵抗で消費されることなく、コンデンサＣ1、Ｃ２に回生されるため、インバータ回路の効率を上げることができる。なお、共振リアクトルＬ１〜Ｌ４は、一次巻線Ｐ１（Ｐ１ａ、Ｐ１ｂ），Ｐ２（Ｐ２ａ、Ｐ２ｂ）と電圧嵩上げ巻線Ｓ３〜Ｓ６間のリーケージインダクタンスで代用することが可能である。

次に、この発明の第２の実施形態を示す。

図１０は、変形したカレントバランスドプッシュプル型インバータ回路を使用したＤＣ−ＤＣコンバータ回路の回路図である。

図１０の回路が図６の回路と相違する点は次の通りである。

（Ａ１）図１に示す構成のカレントバランスドプッシュプル型インバータ回路を用いた。すなわち、電圧源となるコンデンサＣ１、Ｃ２に代えて第１の電源Ｖ１と第２の電源Ｖ２を用いた。また、一次巻線には、第1の一次巻線Ｐのみを設けている。なお、この例では、図示している一次巻線Ｐがこの発明の第1の一次巻線Ｐ１に対応している（したがって、一次巻線Ｐは電圧源Ｖ１、Ｖ２の負極側に接続している。

この回路では、一次巻線にセッタータップを設ける必要がなく、また、一次巻線は１つの巻線でよい。

次に、この発明の第３の実施形態を示す。

図１１は、変形したカレントバランスドプッシュプル型インバータ回路を使用したＤＣ−ＤＣコンバータ回路の回路図である。

図１１の回路が図６の回路と相違する点は次の通りである。

（Ｂ１）電圧源となるコンデンサＣ２に代えて電源Ｖを用いた。

（Ｂ２）一次巻線Ｐ１、Ｐ２のセンタータップをなくした。

この回路では、一次巻線にセッタータップを設ける必要がなく、また、電源が１つで良い。

上記いずれの実施形態でも、動作は図６に示すＤＣ−ＤＣコンバータ回路と同様である。

次に、以上の実施形態で使用するトランスＴの構造を図１２を参照して説明する。

トランスＴは、鉄芯１を中心として内側から一次巻線Ｐ（Ｐ１、Ｐ２）の半分、二次巻線Ｓの半分、電圧嵩上げ巻線Ｓ３、Ｓ４、電圧嵩上げ巻線Ｓ５、Ｓ６、二次巻線Ｓの半分、一次巻線Ｐ（Ｐ１、Ｐ２）の半分、の順に同芯状に配置している。この配置構造により、電圧嵩上げ巻線Ｓ３〜Ｓ６は、一次巻線Ｐ（Ｐ１、Ｐ２）と二次巻線Ｓ間の漏れ磁束の影響を受けない。

すなわち、スイッチ素子Ｓ１がオフする時刻ｔ３においては、一次巻線Ｐ（Ｐ１、Ｐ２）に該一次巻線と二次巻線間のリーケージインダクタンスによる共振電圧が発生する。しかし、整流用ダイオードD１３〜Ｄ１６が共に導通するフリーホイール期間（図7のｔ３−ｔ５、又はｔ４−ｔ６）においては、二次巻線Ｓは短絡しているため、この期間においては、二次巻線Ｓに密結合した電圧嵩上げ巻線Ｓ３〜Ｓ６は拘束磁化されることになる。したがって、上記共振電圧は電圧嵩上げ巻線Ｓ３〜Ｓ６に伝達されない。この結果、スナバコンデンサＣ３〜Ｃ６が不必要に充放電されることがなくなり、良好なＺＶＳ動作が行われる。

Claims (5)

1. 第1のスイッチ素子Ｓ１と、
   第2のスイッチ素子Ｓ２と、
   前記第1のスイッチ素子Ｓ１と前記第2のスイッチ素子Ｓ２間に直列的に接続される第1の一次巻線Ｐ１を備え、さらに出力電圧を得るための二次巻線を備える出力トランスＴと、
   前記出力電圧を整流して平滑する平滑回路と、
   前記第１の一次巻線が前記第２のスイッチ素子Ｓ２に接続される第１の接続点と前記第１のスイッチ素子Ｓ１間に接続され、前記第1の一次巻線Ｐ１を介して前記第1のスイッチ素子Ｓ１に電圧を印加する第１の電圧源と、
   前記第１の一次巻線が前記第１のスイッチ素子Ｓ１に接続される第２の接続点と前記第２のスイッチ素子Ｓ２間に接続され、前記第1の一次巻線を介して前記第２のスイッチ素子Ｓ２に電圧を印加する第２の電圧源と、
   前記第1のスイッチ素子Ｓ１と前記第2のスイッチ素子Ｓ２を交互にオンオフする制御部と、
   前記第1のスイッチ素子Ｓ１に逆並列に接続された第1のフリーホイールダイオードと、
   前記第1のスイッチ素子Ｓ１に並列に接続され、第1のスナバコンデンサと、第1のスナバダイオードと、第２のスナバコンデンサとの直列回路を含む第1のスナバ回路と、
   前記第２のスイッチ素子Ｓ２に逆並列に接続された第２のフリーホイールダイオードと、
   前記第２のスイッチ素子Ｓ２に並列に接続され、第３のスナバコンデンサと、第２のスナバダイオードと、第４のスナバコンデンサとの直列回路を含む第２のスナバ回路と、
   前記第1の電圧源及び前記第2の電圧源と、前記第1のスナバ回路間に接続され、回生時に、前記第1のスナバコンデンサ及び前記第2のスナバコンデンサの充電電荷を前記第1の電圧源及び前記第2の電圧源に回生させる第1の回生回路と、
   前記第1の電圧源及び前記第2の電圧源と、前記第２のスナバ回路間に接続され、回生時に、前記第３のスナバコンデンサ及び前記第４のスナバコンデンサの充電電荷を前記第1の電圧源及び前記第2の電圧源に回生させる第２の回生回路と、
   を備え、
   前記第1の回生回路は、回生時に前記第1のスナバコンデンサ及び前記第２のスナバコンデンサと共振させる第1の共振部と、該第1の共振部に直列に接続され前記出力トランスの一次側電圧を変圧した所定電圧を出力する第1の電圧嵩上げ部とを含み、
   前記第２の回生回路は、回生時に前記第３のスナバコンデンサ及び前記第４のスナバコンデンサと共振させる第２の共振部と、該第２の共振部に直列に接続され前記出力トランスの一次側電圧を変圧した所定電圧を出力する第２の電圧嵩上げ部とを含む、ＤＣ−ＤＣコンバータ回路。
2. 前記第1の共振部は、回生時に、前記第1のスナバコンデンサと共振させる第1の共振リアクトルと、前記第２のスナバコンデンサと共振させる第２の共振リアクトルと、で構成され、
   前記第1の電圧嵩上げ部は、前記第1の共振リアクトルに直列に接続された第1の電圧嵩上げ巻線と、前記第２の共振リアクトルに直列に接続された第２の電圧嵩上げ巻線とで構成され、
   前記第２の共振部は、回生時に、前記第３のスナバコンデンサと共振させる第３の共振リアクトルと、前記第４のスナバコンデンサと共振させる第４の共振リアクトルと、で構成され、
   前記第２の電圧嵩上げ部は、前記第３の共振リアクトルに直列に接続された第３の電圧嵩上げ巻線と、前記第４の共振リアクトルに直列に接続された第４の電圧嵩上げ巻線とで構成される、請求項１記載のＤＣ−ＤＣコンバータ回路。
3. 前記第1の電圧源は第1の電源で構成され、前記第２の電圧源は第２の電源で構成されている請求項１記載のＤＣ−ＤＣコンバータ回路。
4. 前記第1の電圧源は第1の電圧源コンデンサで構成され、前記第２の電圧源は第２の電圧源コンデンサで構成され、
   前記出力トランスは、前記第1の電圧源及び前記第2の電圧源を基準に前記第1の一次巻線に対向する位置で前記第1のスイッチ素子Ｓ１と前記第2のスイッチ素子Ｓ２間に直列的に接続される第２の一次巻線Ｐ２を備え、
   前記第1の一次巻線Ｐ１及び前記第２の一次巻線Ｐ２のセンタータップ間に接続され、前記第1の電圧源コンデンサと前記第2の電圧源コンデンサに対して前記第1の一次巻線Ｐ１及び前記第２の一次巻線Ｐ２を介してエネルギーを供給する電源を備える、請求項１記載のＤＣ−ＤＣコンバータ回路。
5. 前記第1の電圧源は電源で構成され、前記第２の電圧源は第２の電圧源コンデンサで構成され、
   前記出力トランスは、前記電源及び前記第2の電圧源コンデンサを基準に前記第1の一次巻線に対向する位置で前記第1のスイッチ素子Ｓ１と前記第2のスイッチ素子Ｓ２間に直列的に接続される第２の一次巻線Ｐ２を備える、請求項１記載のＤＣ−ＤＣコンバータ回路。

Images