WO2010055912A1 - 電子回路装置 - Google Patents

電子回路装置 Download PDF

Info

Publication number
WO2010055912A1
WO2010055912A1 PCT/JP2009/069357 JP2009069357W WO2010055912A1 WO 2010055912 A1 WO2010055912 A1 WO 2010055912A1 JP 2009069357 W JP2009069357 W JP 2009069357W WO 2010055912 A1 WO2010055912 A1 WO 2010055912A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic circuit
circuit board
printed circuit
fet
conductor pattern
Prior art date
Application number
PCT/JP2009/069357
Other languages
English (en)
French (fr)
Inventor
石野　徹
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Publication of WO2010055912A1 publication Critical patent/WO2010055912A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Definitions

  • the present invention relates to an electronic circuit device on which a transistor is mounted.
  • the FET 104 includes a main body case portion 104a, a main body portion 104b disposed on the upper surface of the main body case portion 104a, and lead portions 104c and 104d formed on a pair of side surfaces of the main body portion 104b. It consists of and.
  • the electronic circuit device 100 on which the FET 104 is mounted is disposed on the upper surface of the device case 101 having a recess 101a formed on the upper surface, the metal block 102 disposed in the recess 101a, A printed board 103 having a through hole 103a above the metal block 102, a lower surface conductor pattern 103b on the lower surface, and an upper surface conductor pattern 103c on the upper surface is provided.
  • the FET 104 is mounted as follows. First, solder 113 to 115 is applied to the upper surface of the metal block 102 and the predetermined portions of the upper surface conductor pattern 103 c of the printed circuit board 103. Next, the FET 104 is inserted into the through hole 103a of the printed board 103 from the main body case portion 104a side, and the lower surface of the main body case portion 104a is placed on the solder 113 applied on the metal block 102. At this time, the leads 104c and 104d are disposed on the solders 114 and 115, respectively. As a result, the lower surface of the main body case portion 104a is fixed on the metal block 102 by the solder 113, and the leads 104c and 104d are fixed on the upper conductor pattern 103c by the solders 114 and 115.
  • the metal block 102 is fixed to the lower surface conductor pattern 103 b of the printed circuit board 103 via solders 111 and 112. Further, the lower surface of the main body case portion 104a is fixed to the upper surface of the metal block 102 through the solder 113, and the leads 104c and 104d are fixed to the upper surface conductor pattern 103c of the printed circuit board 103 through the solders 114 and 115. Yes. Thereby, in the electronic circuit device 100, the FET 104 is electrically grounded via the solder 113, the metal block 102, the solder 111 or 112, and the lower surface conductor pattern 103b.
  • the heat generated in the FET 104 is transmitted to the device case 101 via the solder 113 and the metal block 102.
  • An electric signal is exchanged between the FET 104 and the upper surface conductor pattern 103c via the leads 104c and 104d and the solders 114 and 115.
  • the electronic circuit device 100 since almost all of the electrical ground path, the heat dissipation path, and the electrical signal path are formed by soldering, the electronic circuit device 100 has high reliability.
  • the electronic circuit device 200 shown in FIGS. 4A and 4B includes a device case 201, a printed circuit board 202 disposed on the device case 201, and an FET 203 mounted on the printed circuit board 202.
  • the printed circuit board 202 includes a through hole 202a at a substantially central portion, and a lower surface conductor pattern 202b and an upper surface conductor pattern 202c are formed on the lower surface and the upper surface, respectively.
  • the FET 203 includes a main body case portion 203a, a main body portion 203b formed on the upper surface of the main body case portion 203a, and lead portions 203c and 203d formed on a pair of side surfaces of the main body portion 203b. .
  • the FET 203 is mounted as follows. First, the solders 211 to 213 are applied on the through holes 202a of the printed circuit board 202 and predetermined portions of the upper surface conductor pattern 202c. Next, the FET 203 is placed on the printed circuit board 202. At this time, the lower surface of the main body case portion 203a is placed on the solder 211, and the leads 203c and 203d of the FET 203 are placed on the solders 212 and 213, respectively.
  • the lower surface of the main body case 203 a is fixed to the through hole 202 a formed in the printed board 202 by the solder 211, and the leads 203 c and 203 d are fixed to the upper conductor pattern 202 c of the printed board 202.
  • the FET 203 can be automatically mounted, and the cost can be reduced because it is not necessary to use a metal block as in the electronic circuit device 100 of FIGS. 3A and 3B. It becomes.
  • the heat dissipation path from the FET 203 is the upper surface conductor pattern 202c, the through hole 202a, the lower surface conductor pattern 202b, and the device case 201 of the printed circuit board 202. Since the path is the same, it is difficult to sufficiently release the heat generated by the FET 203 to the device case 201. For this reason, the configuration as shown in FIGS. 4A and 4B cannot be adopted in a high-power FET that generates a large amount of heat.
  • an object of the present invention is to provide an electronic circuit device excellent in heat dissipation.
  • an electronic circuit device includes a device case, a printed circuit board on which a conductor pattern is formed, a case portion, and a transistor disposed on the case portion. And a transistor package disposed so that the case portion is in direct contact with the device case and electrically connected to the conductor pattern.
  • the case portion of the transistor package is disposed so as to be in direct contact with the device case, and the transistor package is electrically connected to the conductor pattern, the heat dissipation path and the electrical installation path are different.
  • the heat generated by the transistor can be effectively released to the device case, and as a result, an electronic circuit device having excellent heat dissipation can be provided.
  • FIG. 1A is a plan view schematically showing a configuration of an electronic circuit device according to the present invention.
  • 1B is a cross-sectional view taken along line I-I in FIG. 1A.
  • FIG. 2A is a plan view schematically showing the configuration of another electronic circuit device according to the present invention.
  • 2B is a cross-sectional view taken along line II-II in FIG. 2A.
  • FIG. 3A is a plan view schematically showing a configuration of a conventional electronic circuit device.
  • 3B is a cross-sectional view taken along line III-III in FIG. 3A.
  • FIG. 4A is a plan view schematically showing a configuration of a conventional electronic circuit device.
  • 4B is a cross-sectional view taken along line IV-IV in FIG. 4A.
  • an electronic circuit device 1 includes a device case 11, a printed circuit board 12 disposed on the device case 11, and the device case 11 and the printed circuit board 12. And FET 13 disposed in the circuit.
  • the device case 11 has a plate-like shape, and a convex portion 11a having a substantially rectangular shape in plan view is formed at a substantially central portion.
  • a device case 11 is made of, for example, metal.
  • the printed circuit board 12 has a plate-like shape, and a through hole 12a corresponding to the planar shape of the convex portion 11a of the device case 11 is formed in a substantially central portion.
  • a through hole 12a a plurality of through holes 12b formed in the thickness direction of the printed circuit board 12 are provided.
  • a lower surface conductor pattern 12 c is formed on the lower surface of the printed circuit board 12, and an upper surface conductor pattern 12 d is formed on the upper surface of the printed circuit board 12.
  • the FET 13 includes a main body case portion 13a having a rectangular parallelepiped shape, a main body portion 13b formed on the upper surface of the main body case portion 13a and having a transistor circuit formed thereon, and lead portions 13c formed on a pair of side surfaces of the main body portion 13b. , 13d.
  • Such an electronic circuit device 1 is assembled as follows.
  • the printed circuit board 12 is disposed on the device case 11.
  • the convex portion 11 a of the device case 11 is inserted into the through hole 12 a of the printed circuit board 12. Since the convex portion 11 a is formed higher than the thickness of the printed circuit board 12, when the printed circuit board 12 is disposed on the apparatus case 11, the convex portion 11 a protrudes upward from the printed circuit board 12.
  • the upper surface of the device case 11 and the lower surface of the printed circuit board 12 are fixed by, for example, solder.
  • the FET 13 is disposed on the device case 11 and the printed circuit board 12. Specifically, the back surface of the main body case portion 13 a of the FET 13 is placed on the upper surface of the convex portion 11 a of the device case 11 protruding from the printed board 12.
  • “placement” means that the back surface of the main body case portion 13a is placed on the upper surface of the convex portion 11a, and both are in direct contact with each other.
  • the main body case portion 13a is formed so that the planar shape thereof is larger than the planar shape of the convex portion 11a, and when viewed from above, the periphery protrudes from the convex portion 11a when placed on the convex portion 11a. ing.
  • the lower surface of the peripheral portion of the main body case portion 13a is connected to the upper surface conductor pattern 12d around the through hole 12a of the printed circuit board 12 facing the main body case portion 13a by the solder 14. Further, the end portions of the lead portions 13 c and 13 d of the FET 13 and the upper surface conductor pattern 12 d of the printed circuit board 12 are connected by solders 15 and 16. Thereby, the electronic circuit device 1 is assembled.
  • the electronic circuit device 1 since the electronic circuit device 1 has the surface mounting structure of the FET 13 and is fixed on the printed circuit board 12 by simple soldering, the electronic circuit device 1 is created by automatically mounting the FET 13 by a surface mounting machine or the like. Can do.
  • the electronic circuit device 1 electrical grounding is taken by a path including the FET 13, the upper surface conductor pattern 12d of the printed board 12, the through hole 12b, and the lower surface conductor pattern 12c.
  • the electronic circuit device 1 according to the present embodiment is not soldered at the center portion of the FET 13, but the main body case portion 13a itself of the FET 13 is an electric ground layer. Since the periphery of the main body case portion 13a is soldered, there is no difference in performance as an electrical ground path.
  • the back surface of the main body case portion 13 a of the FET 13 is in direct contact with the upper surface of the convex portion 11 a of the device case 11 exposed from the through hole 12 a formed in the substantially central portion of the printed circuit board 12.
  • the heat generated in the FET 13 is directly transferred to the device case 11. Since the printed circuit board 12 and the through hole 12b are not included in the heat dissipation path, the heat dissipation is not affected, and the heat dissipation path can be applied to an FET that releases a large amount of heat.
  • the main body case portion 13a of the FET 13 is disposed so as to be in direct contact with the device case 11, and the FET 13 is electrically connected to the upper surface conductor pattern 12d of the printed circuit board 12.
  • the FET 13 can be fixed on the printed circuit board 12 by simple soldering, the FET 13 can be automatically mounted by a surface mounter or the like. Furthermore, the electrical grounding between the FET 13 and the device case 11 is taken through the solder 14 and the through hole 12b, and the device case 11 in which the heat generated in the FET 13 is in direct contact is effectively provided. Therefore, good electrical grounding and heat dissipation characteristics can be realized, and as a result, it can be applied to a high-power field effect transistor.
  • the conductor pattern of the printed board is not limited to two layers, but one layer, three layers, or four layers. It can be applied to various printed circuit boards such as a larger number of layers.
  • a case where a printed board having a four-layer conductor pattern is applied will be described with reference to FIGS. 2A and 2B.
  • FIGS. 2A and 2B components equivalent to those of the electronic circuit device 1 shown in FIGS. 1A and 1B are denoted by the same names and reference numerals, and description thereof is omitted as appropriate.
  • the electronic circuit device 2 shown in FIGS. 2A and 2B includes a device case 11, a printed circuit board 22 disposed on the device case 11, and an FET 13 disposed on the device case 11 and the printed circuit board 22. It is configured.
  • the printed circuit board 22 has a structure of a plurality of layers, the first to fourth conductor patterns 22a to 22d are formed from the upper surface to the lower surface, and are formed in the thickness direction at the substantially central portion.
  • a through-hole 22e is provided.
  • a through hole 22f formed in the thickness direction of the printed circuit board 22 is provided around the through hole 22e between the first conductor pattern 22a and the second conductor pattern 22b.
  • Such an electronic circuit device 2 can be formed by the same procedure as the electronic circuit device 1 shown in FIGS. 1A and 1B.
  • electrical grounding is taken by a path including the first conductor pattern 22 a, the through hole 22 f, and the second conductor pattern 22 b, and has the same configuration as the electronic circuit device 1. .
  • the heat dissipation path is also directly transmitted from the FET 13 to the device case 11 as in the electronic circuit device 1.
  • the electrical ground layer is disposed on the second conductor pattern 22b, whereby the third conductor pattern 22c and the fourth conductor pattern 22d are electrically connected to the signal of the first conductor pattern 22a. It can be used separately.
  • the printed circuit board 22 has a configuration of a plurality of layers and the first to fourth conductor patterns 22 a to 22 d are formed from the upper surface to the lower surface has been described.
  • the number of conductor patterns and the positions of the conductor patterns are not limited to this, and can be freely set as appropriate.
  • the present invention can be applied to various circuit devices including a heat generating element such as a transistor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

　ＦＥＴ（１３）は、本体ケース部（１３ａ）を装置ケース（１１）に直接接触するように配設され、かつ、プリント基板（１２）の上面導体パターン（１２ｄ）と電気的に接続される電子回路装置により、放熱経路と電気設置経路とが異なることとなるので、トランジスタで発する熱を装置ケースに効果的に逃がすことができ、結果として、放熱性に優れた電子回路装置を提供することができる。

Description

電子回路装置
　本発明は、トランジスタを実装する電子回路装置に関するものである。
　現在、電話基地局の送信器などに用いられるＲＦ（Radio Frequency）高出力増幅器等の電子回路装置においては、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）を実装する方法が電子回路装置の性能、信頼性に大きな影響を与えている。ＦＥＴは、ＲＦ高出力増幅器の部品の中でも大きな電力を消費し、多くの熱を発するため、他の部品と比べて寿命も短くなりがちである。よって、ＦＥＴの寿命が電子回路装置全体の寿命を決定することも少なくない。
　ＦＥＴの寿命を長くするには、放熱性を改善し、ＦＥＴの温度を下げることが効果的である。放熱性を改善する方法としては、ヒートシンクを大きくし、ファンの風量を増やすといった手法も考えられるが、装置が大型化したり、製造コストが高くなったりしてしまう。そこで、ＦＥＴの実装方法を工夫して、ケース（ヒートシンク）への放熱性を改善することで、ＦＥＴの温度上昇を低減することが試みられている。その一例を図３Ａ，図３Ｂに示す。
　図３Ａ，図３Ｂにおいて、ＦＥＴ１０４は、本体ケース部１０４ａと、この本体ケース部１０４ａの上面に配設された本体部１０４ｂと、この本体部１０４ｂの一対の側面に形成されたリード部１０４ｃ、１０４ｄとから構成されている。このようなＦＥＴ１０４が実装される電子回路装置１００は、上面に凹部１０１ａが形成された装置ケース１０１と、凹部１０１ａ内に配設された金属ブロック１０２と、装置ケース１０１の上面に配設され、金属ブロック１０２の上方に貫通孔１０３ａを有し、下面に下面導体パターン１０３ｂが、上面に上面導体パターン１０３ｃが形成されたプリント基板１０３とを備えている。
　このような電子回路装置１００において、ＦＥＴ１０４は、次のように実装される。まず、金属ブロック１０２の上面と、プリント基板１０３の上面導体パターン１０３ｃの所定の箇所に、はんだ１１３～１１５を塗布する。次に、ＦＥＴ１０４を、本体ケース部１０４ａの側からプリント基板１０３の貫通孔１０３ａに挿入し、その本体ケース部１０４ａ下面を金属ブロック１０２上に塗布されたはんだ１１３上に載せる。このとき、リード１０４ｃ，１０４ｄは、はんだ１１４，１１５上に配設される。これにより、ＦＥＴ１０４は、本体ケース部１０４ａの下面がはんだ１１３により金属ブロック１０２上に固定され、かつ、リード１０４ｃ，１０４ｄがはんだ１１４，１１５により上面導体パターン１０３ｃ上に固定されることとなる。
　このような電子回路装置１００において、金属ブロック１０２は、はんだ１１１，１１２を介してプリント基板１０３の下面導体パターン１０３ｂと固定されている。また、ＦＥＴ１０４は、本体ケース部１０４ａの下面がはんだ１１３を介して金属ブロック１０２の上面に固定され、リード１０４ｃ、１０４ｄがはんだ１１４，１１５を介してプリント基板１０３の上面導体パターン１０３ｃと固定されている。これにより、電子回路装置１００では、ＦＥＴ１０４は、はんだ１１３、金属ブロック１０２、はんだ１１１または１１２、そして下面導体パターン１０３ｂを介して電気的な接地がとられている。また、ＦＥＴ１０４で発生した熱は、はんだ１１３、金属ブロック１０２を経由して装置ケース１０１に伝えられる。また、電気信号は、リード１０４ｃ，１０４ｄ、はんだ１１４，１１５を介して、ＦＥＴ１０４と上面導体パターン１０３ｃとの間でやりとりされる。このように、電気接地経路、放熱経路、電気信号経路のほぼ全てがはんだ付けにより形成されているので、電子回路装置１００は、信頼性が高い。
　しかしながら、図３Ａ，図３Ｂに示す電子回路装置１００では、組み立てる際に、金属ブロック１０２を装置ケース１０１の凹部１０１ａの内部に配設したり、その金属ブロック１０２をはんだ付けしたりする必要があるが、これらの作業は動作が複雑なため、人手でなければ行うことが困難であった。また、金属ブロックにはんだ付けをするにはその表面に金や銀でメッキをする必要があるので、金属ブロックが高価となっていた。このため、製造工程の高速化や低コスト化を実現することが困難であった。このような課題を解消するために、例えば図４Ａ，図４Ｂに示すような電子回路装置２００も提案されている（特開２００７－０６７４０７号公報、図１等を参照。）。
　図４Ａ，図４Ｂに示す電子回路装置２００は、装置ケース２０１と、この装置ケース２０１上に配設されたプリント基板２０２と、このプリント基板２０２上に実装されたＦＥＴ２０３とから構成されている。ここで、プリント基板２０２は、略中央部にスルーホール２０２ａを備え、その下面と上面とにそれぞれ下面導体パターン２０２ｂと上面導体パターン２０２ｃとが形成されている。また、ＦＥＴ２０３は、本体ケース部２０３ａと、この本体ケース部２０３ａの上面に形成された本体部２０３ｂと、この本体部２０３ｂの一対の側面に形成されたリード部２０３ｃ、２０３ｄとから構成されている。
　このような電子回路装置２００において、ＦＥＴ２０３は、次のように実装される。まず、プリント基板２０２のスルーホール２０２ａ上、および、上面導体パターン２０２ｃの所定の箇所に、はんだ２１１～２１３を塗布する。次に、プリント基板２０２上に、ＦＥＴ２０３を載せる。このとき、本体ケース部２０３ａの下面がはんだ２１１上に、ＦＥＴ２０３のリード２０３ｃ、２０３ｄがはんだ２１２，２１３上に、それぞれ位置するように載せられる。これにより、ＦＥＴ２０３は、本体ケース部２０３ａの下面がはんだ２１１によりプリント基板２０２に形成されたスルーホール２０２ａ上に固定され、リード２０３ｃ,２０３ｄがプリント基板２０２の上面導体パターン２０２ｃに固定される。
　このような構成を採ることにより、電子回路装置２００では、ＦＥＴ２０３の自動実装が可能となるとともに、図３Ａ，図３Ｂの電子回路装置１００のように金属ブロックを用いなくてよいのでコストダウンも可能となる。
　しかしながら、図４Ａ，図４Ｂに示す電子回路装置２００では、ＦＥＴ２０３からの放熱経路が、プリント基板２０２の上面導体パターン２０２ｃ、スルーホール２０２ａ、下面導体パターン２０２ｂ、装置ケース２０１となっており、電気接地経路と同じであるので、ＦＥＴ２０３で発する熱を装置ケース２０１に十分に逃がすことが困難であった。このため、大量の熱を発する大電力のＦＥＴでは、図４Ａ，図４Ｂに示すような構成を採用することができなかった。
　そこで、本願発明は、放熱性に優れた電子回路装置を提供することを目的とする。
　上述したような課題を解消するために、本発明に係る電子回路装置は、装置ケースと、導体パターンが形成されたプリント基板と、ケース部と、このケース部上に配設されたトランジスタとを備え、前記ケース部が前記装置ケースに直接接触するように配設され、かつ、前記導体パターンと電気的に接続されるトランジスタパッケージとを備えたことを特徴とする。
　本発明によれば、トランジスタパッケージのケース部を装置ケースに直接接触するように配設し、かつ、トランジスタパッケージを導体パターンと電気的に接続することにより、放熱経路と電気設置経路とが異なるので、トランジスタで発する熱を装置ケースに効果的に逃がすことができ、結果として、放熱性に優れた電子回路装置を提供することができる。
図１Ａは、本発明に係る電子回路装置の構成を模式的に示す平面図である。 図１Ｂは、図１ＡのI-I線断面図である。 図２Ａは、本発明に係る他の電子回路装置の構成を模式的に示す平面図である。 図２Ｂは、図２ＡのII-II線断面図である。 図３Ａは、従来の電子回路装置の構成を模式的に示す平面図である。 図３Ｂは、図３ＡのIII-III線断面図である。 図４Ａは、従来の電子回路装置の構成を模式的に示す平面図である。 図４Ｂは、図４ＡのIV-IV線断面図である。
　以下、図面を参照して、本発明の実施例について詳細に説明する。
　図１Ａ，図１Ｂに示すように、本実施例に係る電子回路装置１は、装置ケース１１と、この装置ケース１１の上に配設されたプリント基板１２と、装置ケース１１およびプリント基板１２上に配設されたＦＥＴ１３とから構成されている。
　装置ケース１１は、板状の形状を有し、略中央部に平面視略矩形の凸部１１ａが形成されている。このような装置ケース１１は、例えば金属等から構成される。
　プリント基板１２は、板状の形状を有し、略中央部に装置ケース１１の凸部１１ａの平面形状に対応した貫通孔１２ａが形成されている。この貫通孔１２ａの周囲には、プリント基板１２の厚さ方向に形成されている複数のスルーホール１２ｂが設けられている。また、プリント基板１２の下面には下面導体パターン１２ｃが、プリント基板１２の上面には上面導体パターン１２ｄが、形成されている。
　ＦＥＴ１３は、直方体の形状を有する本体ケース部１３ａと、この本体ケース部１３ａの上面に形成されトランジスタ回路が形成された本体部１３ｂと、この本体部１３ｂの一対の側面に形成されたリード部１３ｃ、１３ｄとから構成されている。
　このような電子回路装置１は、次のように組み立てられる。
　まず、装置ケース１１上にプリント基板１２を配設する。このとき、プリント基板１２の貫通孔１２ａに装置ケース１１の凸部１１ａを挿入させる。この凸部１１ａは、プリント基板１２の厚さよりも高く形成されているので、装置ケース１１上にプリント基板１２を配設した際に、このプリント基板１２から上方に突出することとなる。装置ケース１１の上面とプリント基板１２の下面とは、例えばはんだ等により固定される。
　次に、装置ケース１１およびプリント基板１２上に、ＦＥＴ１３を配設する。具体的には、ＦＥＴ１３の本体ケース部１３ａの裏面を、プリント基板１２から突出した装置ケース１１の凸部１１ａの上面に載置する。なお、ここで載置とは、本体ケース部１３ａの裏面を、凸部１１ａの上面に載せ、両者を直接接触させた状態とすることを意味する。ここで、本体ケース部１３ａは、その平面形状が凸部１１ａの平面形状よりも大きく形成されており、鉛直上方から見た場合、凸部１１ａ上に載せたときに周囲が凸部１１ａからはみ出ている。その本体ケース部１３ａの周囲の部分の下面と、これに対向するプリント基板１２の貫通孔１２ａの周囲の上面導体パターン１２ｄとを、はんだ１４により接続する。また、ＦＥＴ１３のリード部１３ｃ、１３ｄの端部と、プリント基板１２の上面導体パターン１２ｄとをはんだ１５，１６により接続する。これにより、電子回路装置１が組み立てられる。
　このように、電子回路装置１は、ＦＥＴ１３を表面実装構造としており、単なるはんだ付けによりプリント基板１２上に固定しているので、表面実装機などによりＦＥＴ１３を自動的に実装することによって作成することができる。
　また、電子回路装置１では、電気的な接地が、ＦＥＴ１３、プリント基板１２の上面導体パターン１２ｄ、スルーホール１２ｂ、下面導体パターン１２ｃからなる経路によりとられている。図４Ａ，図４Ｂで示した電子回路装置２００と比べて、本実施例に係る電子回路装置１は、ＦＥＴ１３の中央部がはんだ付けされていないが、ＦＥＴ１３の本体ケース部１３ａ自体が電気接地層の役割を果たし、本体ケース部１３ａの周囲がはんだ付けされているので、電気的接地経路としての性能に差はない。
　また、電子回路装置１では、ＦＥＴ１３の本体ケース部１３ａの裏面が、プリント基板１２の略中央部に形成された貫通孔１２ａから露出した装置ケース１１の凸部１１ａの上面と直接に接しており、ＦＥＴ１３で発生した熱が直接装置ケース１１に伝えられる。この放熱経路に、プリント基板１２およびスルーホール１２ｂが含まれていないので、放熱性に影響はなく、大量の熱を放出するＦＥＴにも適用することができる。
　以上説明したように、本実施例によれば、ＦＥＴ１３の本体ケース部１３ａを装置ケース１１に直接接触するように配設し、かつ、ＦＥＴ１３をプリント基板１２の上面導体パターン１２ｄと電気的に接続することにより、放熱経路と電気設置経路とが異なるので、トランジスタで発する熱を装置ケースに効果的に逃がすことができ、結果として、放熱性に優れた電子回路装置を提供することができる。
　また、金属ブロックが不要となるので、低コスト化を実現することができる。また、単なるはんだ付けによりＦＥＴ１３をプリント基板１２上に固定できるので、表面実装機等によりＦＥＴ１３を自動的に実装することができる。さらに、ＦＥＴ１３と装置ケース１１との間の電気的な接地が、はんだ１４およびスルーホール１２ｂを介してとられ、かつ、ＦＥＴ１３で発生した熱が直接に接触している装置ケース１１に効果的に伝わるので、良好な電気接地性および放熱特性を実現することができ、結果として、大電力の電界効果トランジスタにも適用することができる。
　なお、本実施例では、２層の導体パターンを有するプリント基板を用いた場合を例に説明したが、プリント基板の導体パターンは２層に限定されず、１層、または、３層や４層などさらに多数の層など各種プリント基板に適用することができる。例えば、４層の導体パターンを有するプリント基板を適用した場合について、図２Ａ，図２Ｂを参照して説明する。なお、この図２Ａ，図２Ｂにおいて、図１Ａ，図１Ｂに示す電子回路装置１と同等の構成要素については、同じ名称および符号を付し、適宜説明を省略する。
　図２Ａ，図２Ｂに示す電子回路装置２は、装置ケース１１と、この装置ケース１１の上に配設されたプリント基板２２と、装置ケース１１およびプリント基板２２上に配設されたＦＥＴ１３とから構成されている。
　ここで、プリント基板２２は、複数層の構成を有し、上面から下面にかけて第１～第４の導体パターン２２ａ～２２ｄが形成されており、かつ、略中央部には厚さ方向に形成されている貫通孔２２ｅが設けられている。また、貫通孔２２ｅの周囲には、第１の導体パターン２２ａと第２の導体パターン２２ｂとの間に、プリント基板２２の厚さ方向に形成されたスルーホール２２ｆが設けられている。
　このような電子回路装置２は、図１Ａ，図１Ｂに示す電子回路装置１と同等の手順により形成することができる。
　電子回路装置２において、電気的な接地は、第１の導体パターン２２ａ、スルーホール２２ｆ、第２の導体パターン２２ｂからなる経路によりとられることとなり、電子回路装置１と同等の構成となっている。また、放熱経路も、電子回路装置１と同様、ＦＥＴ１３から直接装置ケース１１に伝えられる構成となっている。
　また、電子回路装置２では、電気接地層を第２の導体パターン２２ｂに配設することにより、第３の導体パターン２２ｃおよび第４の導体パターン２２ｄを第１の導体パターン２２ａの信号と電気的に分離して使用することができる。
　また、電子回路２では、プリント基板２２が複数層の構成を有して上面から下面にかけて第１～第４の導体パターン２２ａ～２２ｄが形成される場合について説明したが、プリント基板の層の数量および導体パターンの数量および配設する位置はこれに限定されず、適宜自由に設定することができる。
　本発明は、トランジスタなど、発熱する素子を備えた各種回路装置に適用することができる。
　以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２００８年１１月１７日に出願された日本出願特願２００８－２９３０８８号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。

Claims (5)

  1. 　装置ケースと、
    　導体パターンが形成されたプリント基板と、
    　ケース部と、このケース部上に配設されたトランジスタとを備え、前記ケース部が前記装置ケースに直接接触するように配設され、かつ、前記導体パターンと電気的に接続されるトランジスタパッケージと
    　を備えたことを特徴とする電子回路装置。
  2. 　前記装置ケースは、凸部を有し、
    　前記プリント基板は、貫通孔を有し、この貫通孔に前記凸部を挿入した状態で前記装置ケース上に配設され、
    　前記ケース部は、前記凸部上面に載置され、かつ、その下面の縁部が前記プリント基板の前記貫通孔の周囲にはんだ付けされる
    　ことを特徴とする請求項１記載の電子回路。
  3. 　前記プリント基板は、前記貫通孔の周囲に形成された複数のスルーホールをさらに備える
    　ことを特徴とする請求項２記載の電子回路。
  4. 　前記プリント基板は、複数層構成を有し、
    　前記導体パターンは、前記プリント基板の複数層のうち少なくとも１つの層に形成される
    　ことを特徴とする請求項１記載の電子回路装置。
  5. 　前記プリント基板は、上面から２番目の層に電気接地層が形成される
    　ことを特徴とする請求項４記載の電子回路装置。　
PCT/JP2009/069357 2008-11-17 2009-11-13 電子回路装置 WO2010055912A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008293088 2008-11-17
JP2008-293088 2008-11-17

Publications (1)

Publication Number Publication Date
WO2010055912A1 true WO2010055912A1 (ja) 2010-05-20

Family

ID=42170042

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/069357 WO2010055912A1 (ja) 2008-11-17 2009-11-13 電子回路装置

Country Status (1)

Country Link
WO (1) WO2010055912A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20153048A1 (it) * 2015-08-10 2017-02-10 Itelco Broadcast S R L Struttura di modulo amplificatore di potenza per radiofrequenza a doppio stadio, e amplificatore modulare che utilizza tali moduli

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209175A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 熱伝導方法
JPH09102688A (ja) * 1995-10-06 1997-04-15 Hitachi Ltd 電子パッケージの実装構造およびそれを用いたノートブック型コンピュータ
JP2002217574A (ja) * 2001-01-12 2002-08-02 Matsushita Electric Works Ltd 電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209175A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 熱伝導方法
JPH09102688A (ja) * 1995-10-06 1997-04-15 Hitachi Ltd 電子パッケージの実装構造およびそれを用いたノートブック型コンピュータ
JP2002217574A (ja) * 2001-01-12 2002-08-02 Matsushita Electric Works Ltd 電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20153048A1 (it) * 2015-08-10 2017-02-10 Itelco Broadcast S R L Struttura di modulo amplificatore di potenza per radiofrequenza a doppio stadio, e amplificatore modulare che utilizza tali moduli

Similar Documents

Publication Publication Date Title
JPH09223820A (ja) 表示装置
JP2007073849A (ja) 電子回路モジュールとその製造方法
JPWO2006035518A1 (ja) Ｒｆ回路モジュール
JP2004071670A (ja) Ｉｃパッケージ、接続構造、および電子機器
US10506702B2 (en) Mounting structure, method for manufacturing mounting structure, and radio device
JP2011108924A (ja) 熱伝導基板及びその電子部品実装方法
EP4152376A1 (en) Chip encapsulation structure and electronic device
JP5577694B2 (ja) 部品内蔵モジュール
DK1393605T3 (da) Printplade med mindst én elektronisk komponent
WO2020012598A1 (ja) 半導体装置
KR20050002659A (ko) 혼성집적회로
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
TWI412110B (zh) 佈線基板及半導體裝置
US6833512B2 (en) Substrate board structure
JP2006120996A (ja) 回路モジュール
KR101115403B1 (ko) 발광 장치
WO2010055912A1 (ja) 電子回路装置
JP2016051751A (ja) 半導体装置
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
JP4486553B2 (ja) キャパシタ内蔵両面実装回路基板を有する電子装置
JP4770518B2 (ja) 高出力増幅器
TW200705630A (en) Electrical connection structure of semiconductor chip in carrier board and method for fabricating the same
WO2023190611A1 (ja) 高周波モジュール
KR100359079B1 (ko) 무선 통신기기용 송신주파수 증폭장치
WO2022185522A1 (ja) 部品内蔵基板、及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09826158

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09826158

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP