WO2010044208A1 - デバッグ機能を有する半導体装置、半導体動作監視システム、及びデバッグ信号出力方法 - Google Patents

デバッグ機能を有する半導体装置、半導体動作監視システム、及びデバッグ信号出力方法 Download PDF

Info

Publication number
WO2010044208A1
WO2010044208A1 PCT/JP2009/005075 JP2009005075W WO2010044208A1 WO 2010044208 A1 WO2010044208 A1 WO 2010044208A1 JP 2009005075 W JP2009005075 W JP 2009005075W WO 2010044208 A1 WO2010044208 A1 WO 2010044208A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
output
debug
semiconductor device
bus terminal
Prior art date
Application number
PCT/JP2009/005075
Other languages
English (en)
French (fr)
Inventor
中山武司
石井雅博
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010044208A1 publication Critical patent/WO2010044208A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits

Definitions

  • the present invention executes a semiconductor device having a debugging function for outputting an internal signal to a predetermined connection terminal in a debugging operation, a system including an external device for monitoring an internal signal output from the semiconductor device, and the semiconductor device
  • the present invention relates to a debug signal output method.
  • FIG. 6 is a diagram showing a configuration of a conventional semiconductor operation monitoring system 1 described in Patent Document 1. As shown in FIG.
  • the internal signal control unit 111 monitors internal signals between the AV processing unit 104 or the stream processing unit 105 of the semiconductor device 101 and the memory IF unit 110 and outputs them to the output control unit 112.
  • the output control unit 112 controls the selectors 113 to 116 to select whether the signal to be output to the connection terminals 117 to 120 is an originally intended signal or an internal signal.
  • the output control unit 112 controls the disconnection circuits 130 to 133 when outputting an internal signal, and controls the internal signals not to be accidentally output to the devices 140 to 143. Furthermore, the output control unit 112 notifies the information collecting apparatus 200 of the signal line from which the internal signal is output.
  • the conventional semiconductor device 101 does not have a connection terminal dedicated for debugging, and only the connection terminals that are unused at the time of the debugging operation are used for the debugging operation. For this reason, when the usage rate of the connection terminals of the semiconductor device 101 is high, such as at the time of maximum load, the number of unused connection terminals that can be diverted to the debugging operation is reduced, leading to a decrease in debugging efficiency. Was.
  • an object of the present invention is to provide a semiconductor device and a semiconductor device having a debugging function capable of performing a debugging operation freely even when the usage rate of the connection terminal of the semiconductor device is high without providing a connection terminal dedicated for debugging.
  • An operation monitoring system and a debugging signal output method are provided.
  • a semiconductor device of the present invention includes at least one functional block, a plurality of connection terminals including an output bus terminal used only for signal output, and at least obtained by a debugging function.
  • An acquisition unit that acquires an internal signal indicating an operation state of one functional block, a normal signal output to an output bus terminal, and an internal signal are input, and a debug signal in which the internal signal is superimposed on the normal signal is generated.
  • an output converter for outputting to the output bus terminal.
  • the output conversion unit indicates the value of the normal signal at the first edge at which the operation signal rises or falls, or a debug signal obtained by inverting the value of the normal signal for a period during which the internal signal is a predetermined value, and A debug signal indicating the value of the internal signal is generated at the second edge of the operation clock opposite to the first edge.
  • an internal signal may be used as a debug signal instead of the regular signal.
  • the regular signal is a video signal that is expressed by a plurality of bits and each value of the plurality of bits is output in parallel to a plurality of output bus terminals
  • the output conversion unit outputs the most significant bit of the plurality of bits.
  • Debug signals may be generated for lower bits excluding bits.
  • a semiconductor operation monitoring system can be configured with this semiconductor device and an information collection device including an information processing unit that receives a debug signal from the output conversion unit via the output bus terminal and collects debug operation information from the debug signal. Moreover, if a connector for outputting a debug signal received from the output conversion unit via the output bus terminal is mounted on the semiconductor device, an information output device can be configured.
  • each process performed by the acquisition unit and the output conversion unit of the semiconductor device described above can be regarded as a debug signal output method that gives a series of processing procedures. That is, in a semiconductor device, an internal signal indicating an operation state of at least one functional block obtained by a debug function is acquired, a normal signal output to an output bus terminal and an internal signal are input, and the internal signal is input to the normal signal.
  • This is a method for generating a debug signal in which is superimposed and outputting the generated debug signal to an output bus terminal.
  • a debugging operation can be freely performed without being affected by the usage rate of the connection terminal of the semiconductor device without providing a connection terminal dedicated for debugging.
  • FIG. 1 is a diagram showing a configuration of a semiconductor operation monitoring system 1001 according to an embodiment of the present invention.
  • FIG. 2 is a diagram illustrating an example of a timing chart for explaining the first output method.
  • FIG. 3 is a diagram illustrating an example of a timing chart for explaining the second output method.
  • FIG. 4 is a diagram illustrating an example of a timing chart for explaining the third output method.
  • FIG. 5 is a diagram illustrating an example of the output state of the connection terminal for explaining the fourth output method.
  • FIG. 6 is a diagram showing a configuration of a conventional semiconductor operation monitoring system 1.
  • FIG. 1 is a diagram showing a configuration of a semiconductor operation monitoring system 1001 according to an embodiment of the present invention.
  • the semiconductor operation monitoring system 1001 includes a semiconductor device 1101, an information collection device 1200, an information display device 1300, a memory 1400, switching circuits 1131 and 1132, and devices 1141 to 1143.
  • the semiconductor device 1101 is a system LSI, for example, and has a plurality of connection terminals and at least one functional block.
  • the semiconductor device 1101 outputs or inputs a signal processed by a predetermined functional block (hereinafter referred to as a functional block signal) via a plurality of connection terminals during normal operation, and a specific connection terminal during debugging operation. Via, a debug signal including an internal signal obtained by monitoring the state of the functional block is output.
  • the memory 1400 is a memory such as an SDRAM used during normal operation and debugging operation of the semiconductor device 1101.
  • Devices 1141 to 1143 are various devices that are externally connected to the connection terminals of the semiconductor device 1101.
  • the switching circuits 1131 and 1132 switch the connection state between the devices 1141 and 1142 and the semiconductor device 1101 based on the control given from the semiconductor device 1101. Specifically, the devices 1141 and 1142 and the semiconductor device 1101 are connected to the connection terminals 1118 and 1119 of the semiconductor device 1101 during the period when the functional block signal is output, and the device 1141 is used during the period when the internal signal is output. 1142 and the semiconductor device 1101 are cut.
  • the semiconductor device 1101, the memory 1400, the switching circuits 1131 and 1132, and the devices 1141 to 1143 are mounted on a circuit board to constitute an information output device 1500.
  • the information collection device 1200 is, for example, a logic analyzer, receives a debug signal output from the semiconductor device 1101 to a specific connection terminal, and extracts information on the debug operation (internal signal) from the debug signal in the information processing unit 1201. The data is output to the display device 1300.
  • the information display device 1300 is a monitor, for example, and displays debug operation information output from the information collection device 1200 on a screen or the like.
  • the functional blocks of the semiconductor device 1101 include a CPU 1103, an AV processing unit 1104, a stream processing unit 1105, an external bus IF unit 1106, an AVIF unit 1107, a stream IF unit 1108, a memory IF unit 1110, an internal signal acquisition unit 1111, and an output control unit. 1112, output conversion units 1114 and 1115, and the like.
  • the CPU 1103, AV processing unit 1104, stream processing unit 1105, and internal signal acquisition unit 1111 are connected to each other via an internal bus 1102.
  • the CPU 1103 is a central processing unit that controls the normal operation of the semiconductor device 1101.
  • the CPU 1103 also controls a debugging operation by executing a debugging program.
  • the stream processing unit 1105 generates AV stream data.
  • the AV processing unit 1104 receives AV stream data from the stream processing unit 1105, performs AV processing, and generates a video signal.
  • the external bus IF unit 1106 inputs and outputs information between the external bus (device 1143 in this example) of the semiconductor device 1101 and the internal bus 1102.
  • the stream IF unit 1108 is an interface that outputs the AV stream data generated by the stream processing unit 1105 to the output conversion unit 1114.
  • the AVIF unit 1107 is an interface that outputs the video signal output from the AV processing unit 1104 to the output conversion unit 1115.
  • the memory IF unit 1110 is an interface that inputs and outputs data between each functional block of the semiconductor device 1101 and the memory 1400.
  • the internal signal acquisition unit 1111 acquires an internal signal that flows through the internal bus 1102 and an internal signal that flows between each functional block and the memory IF unit 1110 according to a method defined by a debug operation program executed by a user instruction or the like. . Then, the internal signal acquisition unit 1111 outputs the acquired internal signal to the output conversion units 1114 and 1115, and outputs a signal that tells in what manner the internal signal is output to a specific connection terminal. 1111 is output.
  • the output control unit 1112 controls processing of the output conversion units 1114 and 1115 based on the signal given from the internal signal acquisition unit 1111.
  • the output conversion units 1114 and 1115 output a normal functional block signal output from the AVF unit 1107 and the stream IF unit 1108 or a debug signal obtained by superimposing an internal signal on the normal functional block signal according to an instruction from the output control unit 1112. Either one is output to a specific connection terminal (in this embodiment, they are connection terminals 1118 and 1119).
  • a connection terminal used for signal output of an output bus (OUTPUT BUS) for the purpose of outputting a signal only to the outside of the semiconductor device 1101 is used as a specific connection terminal.
  • a bus used for outputting a video signal or stream data corresponds to the output bus.
  • FIG. 2 is a diagram illustrating an example of a timing chart for explaining the first output method.
  • the clock (a) is an operation clock of the semiconductor device 1101.
  • the function block signal (b) and the internal signal (c) are each a digital binary signal. The same applies to the second to fourth output methods described later.
  • the function block signal (b) given from the AVF unit 1107 or the stream IF unit 1108 is replaced with the internal signal (c) given from the internal signal acquisition unit 1111 and output. It is a technique to do. That is, in the output conversion units 1114 and / or 1115, the internal signal (c) is selected and output as it is to the connection terminals 1118 and / or 1119 as a debug signal (d).
  • the information processing unit 1201 outputs the debug signal input to the connection terminal 1204 and / or 1205 as it is as an internal signal to the information display device 1300 via the connection terminal 1207.
  • the functional block signal cannot be acquired externally, but the debugging operation can be freely performed without being affected by the usage rate of the connection terminal of the semiconductor device 1101.
  • FIG. 3 is a diagram illustrating an example of a timing chart for explaining the second output method.
  • the logical value of the internal signal (c) at the rising edge of the clock (a) is determined. If the determined logical value is “1”, the function block signal In this method, the logical value of (b) is inverted and output. This technique is effective when the functional block signal (b) is a signal repeatedly output such as a test video signal and can be reproduced on the information collecting apparatus 1200 side.
  • the information that the part of the functional block signal (b) is inverted according to the internal signal (c) is transmitted from the output control unit 1112 to the information collecting device 1200 via the connection terminals 1121 and 1202. It is done. Therefore, the information processing unit 1201 obtains an exclusive OR of the debug signal (d) input to the connection terminals 1204 and / or 1205 and the functional block signal (b), reproduces the internal signal (c), and connects The information is output to the information display device 1300 via the terminal 1207.
  • the debugging operation can be freely performed without being influenced by the usage rate of the connection terminal of the semiconductor device 1101. it can.
  • FIG. 4 is a diagram illustrating an example of a timing chart for explaining the third output method.
  • the function block signal (b) in the debug operation state, is selected at the rising edge of the clock (a), and the internal signal (c) is selected at the falling edge of the clock (a).
  • DDR double data rate
  • the information processing unit 1201 extracts the logical value obtained at the falling edge of the clock (a) from the debug signal input to the connection terminal 1204 and / or 1205, and uses the extracted logical value as the internal signal (c). Is output to the information display device 1300 via the connection terminal 1207.
  • an expensive information collection device 1200 having a high-speed arithmetic processing function is required, but a normal operation and a debugging operation can be performed simultaneously in parallel.
  • each color of RGB is represented by a plurality of bits, and each value of the plurality of bits is generally output in parallel using a plurality of connection terminals. This means that the most significant bit (MSB) of each color of RGB contributes most to color reproducibility.
  • MSB most significant bit
  • the video format that can be used for the fourth output method is not limited to the exemplified RGB format, and the same effect can be expected by using other formats such as the YPbPr format.
  • FIG. 5 is a diagram illustrating an example of the output state of the connection terminal at any one clock timing, explaining the fourth output method.
  • each color of RGB is represented by 8 bits (R7 to R0, G7 to G0, B7 to B0), and a 21-bit output signal excluding the most significant bits (R7, G7, B7) of each color
  • an internal signal (b) composed of 21 pieces of data D20 to D0 is superimposed on each other.
  • the second output method is used to superimpose the internal signal (b), and the shaded logic values in the debug signal (c) are inverted according to the internal signal (b).
  • the fourth output method when an internal signal is superimposed on an output bus terminal that outputs a signal representing one piece of information by a plurality of bits, such as a video signal, the information reproducibility is involved. Only the terminal that outputs the value of the lower bits other than the high most significant bit is used. Thereby, it is possible to perform the normal operation and the debug operation in parallel without using a high-speed arithmetic processing function while minimizing the deterioration of the reproduced information. Of course, the same output method can be applied to stream data.
  • the semiconductor device 1101 (information output device 1500) and the information collection device 1200 may be separable via a connector or the like (not shown). If a connection method such as a connector is shared, the information collection device 1200 can be applied to video output devices such as a digital TV, a Blu-ray recorder, a car navigation system, and a mobile phone.
  • the switching circuits 1131 and 1132 can be omitted.
  • the present invention can use a large-scale semiconductor device for a debugging operation or the like, especially when it is desired to perform a debugging operation freely without providing a connection terminal dedicated for debugging, regardless of the usage rate of the connection terminal of the semiconductor device. Useful for.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

　少なくとも１つの機能ブロックと、信号出力のためだけに利用される出力バス端子を含む複数の接続端子と、デバッグ機能によって得られる少なくとも１つの機能ブロックの動作状態を示す内部信号を取得する取得部と、出力バス端子へ出力される正規信号と内部信号とを入力し、正規信号に内部信号を重畳させたデバッグ信号を生成し、出力バス端子へ出力する出力変換部とを備える。

Description

デバッグ機能を有する半導体装置、半導体動作監視システム、及びデバッグ信号出力方法
　本発明は、デバッグ動作において内部信号を所定の接続端子に出力するデバッグ機能を有する半導体装置、及び当該半導体装置が出力する内部信号を監視する外部装置を含んだシステム、並びに当該半導体装置が実行するデバッグ信号出力方法に関する。
　大規模な半導体装置をデバッグ動作させる従来技術として、デバッグ動作実行時に未使用である接続端子を使用し、この未使用接続端子に内部信号を出力すると共に、内部信号が出力されている接続端子の情報を外部装置に通知するものが存在する（特許文献１を参照）。図６は、特許文献１に記載された従来の半導体動作監視システム１の構成を示す図である。
　図６において、内部信号制御部１１１は、半導体装置１０１のＡＶ処理部１０４やストリーム処理部１０５とメモリＩＦ部１１０との間の内部信号を監視して、出力制御部１１２に出力する。出力制御部１１２は、セレクタ１１３～１１６を制御し、接続端子１１７～１２０に出力する信号を本来用途の信号か内部信号かを選択する。また、出力制御部１１２は、内部信号を出力する場合には切断回路１３０～１３３を制御し、内部信号が不用意にデバイス１４０～１４３へ出力されないように制御する。さらに、出力制御部１１２は、内部信号が出力されている信号線を情報収集装置２００に通知していた。
特開２００７－３２８７６８号公報（第６２頁、図１）
　しかしながら、上記従来の半導体装置１０１では、デバッグ専用の接続端子を設けておらず、デバッグ動作時点において未使用であった接続端子だけをデバッグ動作に流用している。このため、最大負荷時等のように半導体装置１０１の接続端子の使用率が高い場合には、デバッグ動作に流用可能な未使用の接続端子が少なくなり、デバッグ効率の低下を招くという課題を有していた。
　それ故に、本発明の目的は、デバッグ専用の接続端子を設けることなく、半導体装置の接続端子の使用率が高い場合でも、自由にデバッグ動作を行うことができるデバッグ機能を備えた半導体装置、半導体動作監視システム、及びデバッグ信号出力方法を提供することである。
　本発明は、デバッグ機能を有する半導体装置に向けられている。そして、上記目的を達成するために、本発明の半導体装置は、少なくとも１つの機能ブロックと、信号出力のためだけに利用される出力バス端子を含む複数の接続端子と、デバッグ機能によって得られる少なくとも１つの機能ブロックの動作状態を示す内部信号を取得する取得部と、出力バス端子へ出力される正規信号と内部信号とを入力し、当該正規信号に内部信号を重畳させたデバッグ信号を生成し、出力バス端子へ出力する出力変換部とを備える。
　典型的には、出力変換部は、内部信号が所定値である期間だけ正規信号の値を反転させたデバッグ信号、又は動作クロックが立ち上がる又は立ち下がる第１エッジで正規信号の値を示し、かつ当該第１エッジとは相対する動作クロックの第２エッジで内部信号の値を示したデバッグ信号を生成する。あるいは、正規信号に代えて内部信号をデバッグ信号としてもよい。ここで、正規信号が、複数ビットで表現され、その複数ビットの各値が複数の出力バス端子に並列に出力されるビデオ信号である場合には、出力変換部は、複数ビットのうち最上位ビットを除いた下位ビットについてデバッグ信号を生成してもよい。
　この半導体装置と、出力バス端子を介して出力変換部からデバッグ信号を受け取り、当該デバッグ信号からデバッグ動作情報を収集する情報処理部を備えた情報収集装置とで、半導体動作監視システムを構成できる。また、この半導体装置に、出力バス端子を介して出力変換部から受け取るデバッグ信号を出力するコネクタを搭載すれば、情報出力装置を構成できる。
　また、上述した半導体装置の取得部及び出力変換部が行うそれぞれの処理は、一連の処理手順を与えるデバッグ信号出力方法として捉えることができる。すなわち、半導体装置において、デバッグ機能によって得られる少なくとも１つの機能ブロックの動作状態を示す内部信号を取得し、出力バス端子へ出力される正規信号と内部信号とを入力し、当該正規信号に内部信号を重畳させたデバッグ信号を生成し、生成されたデバッグ信号を出力バス端子へ出力する方法である。
　上記本発明によれば、デバッグ専用の接続端子を設けなくとも、半導体装置の接続端子の使用率に影響されることなく、自由にデバッグ動作を行うことができる。
図１は、本発明の一実施形態に係る半導体動作監視システム１００１の構成を示す図である。 図２は、第１の出力手法を説明するタイミングチャートの一例を示す図である。 図３は、第２の出力手法を説明するタイミングチャートの一例を示す図である。 図４は、第３の出力手法を説明するタイミングチャートの一例を示す図である。 図５は、第４の出力手法を説明する接続端子の出力状態の一例を示す図である。 図６は、従来の半導体動作監視システム１の構成を示す図である。
　以下、本発明の実施の形態について、図面を参照しながら説明する。
　図１は、本発明の一実施形態に係る半導体動作監視システム１００１の構成を示す図である。この半導体動作監視システム１００１は、半導体装置１１０１と、情報収集装置１２００と、情報表示装置１３００と、メモリ１４００と、切替回路１１３１及び１１３２と、デバイス１１４１～１１４３とで構成される。
　まず、半導体動作監視システム１００１の概要を説明する。
　半導体装置１１０１は、例えばシステムＬＳＩであり、複数の接続端子と少なくとも１つの機能ブロックとを持つ。この半導体装置１１０１は、通常動作時には、複数の接続端子を介して、所定の機能ブロックで処理された信号（以下、機能ブロック信号と記す）を出力又は入力し、デバッグ動作時には、特定の接続端子を介して、機能ブロックの状態を監視して得られた内部信号を含むデバッグ信号を出力する。メモリ１４００は、半導体装置１１０１の通常動作時及びデバッグ動作時に用いられるＳＤＲＡＭ等のメモリである。
　デバイス１１４１～１１４３は、半導体装置１１０１の接続端子に外部接続される様々なデバイスである。切替回路１１３１及び１１３２は、半導体装置１１０１から与えられる制御に基づいて、デバイス１１４１及び１１４２と半導体装置１１０１との接続状態を切り替える。具体的には、半導体装置１１０１の接続端子１１１８及び１１１９に、機能ブロック信号が出力されている期間はデバイス１１４１及び１１４２と半導体装置１１０１とを接続し、内部信号が出力されている期間はデバイス１１４１及び１１４２と半導体装置１１０１とを切断する。この半導体装置１１０１、メモリ１４００、切替回路１１３１及び１１３２、及びデバイス１１４１～１１４３は、回路基板に実装されて情報出力装置１５００を構成する。
　情報収集装置１２００は、例えばロジックアナライザであり、半導体装置１１０１から特定の接続端子に出力されるデバッグ信号を受け取って、情報処理部１２０１においてデバッグ信号からデバッグ動作情報（内部信号）を抽出して情報表示装置１３００へ出力する。情報表示装置１３００は、例えばモニタであり、情報収集装置１２００から出力されるデバッグ動作情報を画面等に表示する。
　次に、半導体装置１１０１の詳細な構成を説明する。
　半導体装置１１０１が有する機能ブロックは、ＣＰＵ１１０３、ＡＶ処理部１１０４、ストリーム処理部１１０５、外部バスＩＦ部１１０６、ＡＶＩＦ部１１０７、ストリームＩＦ部１１０８、メモリＩＦ部１１１０、内部信号取得部１１１１、出力制御部１１１２、出力変換部１１１４及び１１１５等である。ＣＰＵ１１０３、ＡＶ処理部１１０４、ストリーム処理部１１０５、及び内部信号取得部１１１１は、内部バス１１０２で相互に接続されている。
　ＣＰＵ１１０３は、半導体装置１１０１の通常動作を制御する中央演算処理装置である。このＣＰＵ１１０３は、デバッグ用プログラムを実行することで、デバッグ動作をも制御する。ストリーム処理部１１０５は、ＡＶストリームデータを生成する。ＡＶ処理部１１０４は、ストリーム処理部１１０５からＡＶストリームデータを受け取り、ＡＶ処理を行ってビデオ信号を生成する。外部バスＩＦ部１１０６は、半導体装置１１０１の外部バス（この例ではデバイス１１４３）と内部バス１１０２との間の情報の入出力を行う。ストリームＩＦ部１１０８は、ストリーム処理部１１０５で生成されたＡＶストリームデータを出力変換部１１１４へ出力するインタフェースである。ＡＶＩＦ部１１０７は、ＡＶ処理部１１０４から出力されるビデオ信号を出力変換部１１１５へ出力するインタフェースである。メモリＩＦ部１１１０は、半導体装置１１０１の各機能ブロックとメモリ１４００との間のデータの入出力を行うインタフェースである。
　内部信号取得部１１１１は、ユーザ指示等によって実行されたデバッグ動作プログラムで定められた手法に従って、内部バス１１０２に流れる内部信号や各機能ブロックとメモリＩＦ部１１１０との間に流れる内部信号を取得する。そして、内部信号取得部１１１１は、取得した内部信号を出力変換部１１１４及び１１１５へ出力すると共に、この内部信号をどのような方式で特定の接続端子に出力するのかを伝える信号を、出力制御部１１１２へ出力する。出力制御部１１１２は、内部信号取得部１１１１から与えられる信号に基づいて、出力変換部１１１４及び１１１５の処理を制御する。出力変換部１１１４及び１１１５は、出力制御部１１１２の指示に従って、ＡＶＩＦ部１１０７及びストリームＩＦ部１１０８から出力される正規の機能ブロック信号、又は正規の機能ブロック信号に内部信号を重畳させたデバッグ信号のいずれかを、特定の接続端子（本実施形態では、接続端子１１１８及び１１１９である）に出力する。
　本発明では、半導体装置１１０１の外部へ信号を出力することだけを目的とする出力バス（ＯＵＴＰＵＴ　ＢＵＳ）の信号出力に用いられる接続端子を、特定の接続端子として使用する。典型的には、ビデオ信号やストリームデータ等の出力に使用されるバスが、出力バスに該当する。これらのビデオ信号やストリームデータは、その一部又は全部がデバッグ情報に置き換えられたとしても、画像や音声が欠落するだけでプログラムやシステムに影響を与えないため、適しているのである。　
　本発明は、この出力バス端子を使用して、以下に説明する独創的なデバッグ信号の出力手法を採用することで、上記課題を解決している。
　＜第１の出力手法＞
　図２は、第１の出力手法を説明するタイミングチャートの一例を示す図である。なお、クロック（ａ）は、半導体装置１１０１の動作クロックである。また、機能ブロック信号（ｂ）及び内部信号（ｃ）は、それぞれデジタルの２値信号である。後述の第２～第４の出力手法でも同様とする。
　この第１の出力手法は、デバッグ動作状態には、ＡＶＩＦ部１１０７やストリームＩＦ部１１０８から与えられる機能ブロック信号（ｂ）を、内部信号取得部１１１１から与えられる内部信号（ｃ）に置き換えて出力する手法である。すなわち、出力変換部１１１４及び／又は１１１５では、内部信号（ｃ）が選択されてそのままデバッグ信号（ｄ）として、接続端子１１１８及び／又は１１１９に出力される。
　この場合、出力制御部１１１２から情報収集装置１２００へは、接続端子１１２１及び１２０２を介して、内部信号がそのまま接続端子に出力されているという情報が伝えられる。従って、情報処理部１２０１は、接続端子１２０４及び／又は１２０５に入力されるデバッグ信号をそのまま内部信号として、接続端子１２０７を介して情報表示装置１３００に出力する。
　この第１の出力手法によれば、機能ブロック信号を外部で取得することはできなくなるが、半導体装置１１０１の接続端子の使用率に影響されることなく、自由にデバッグ動作を行うことができる。
　＜第２の出力手法＞
　図３は、第２の出力手法を説明するタイミングチャートの一例を示す図である。
　この第２の出力手法は、デバッグ動作状態には、クロック（ａ）の立ち上がりエッジでの内部信号（ｃ）の論理値を判断し、判断した論理値が「１」であれば、機能ブロック信号（ｂ）の論理値を反転して出力する手法である。この手法は、機能ブロック信号（ｂ）がテスト用ビデオ信号等の繰り返し出力される信号であって、情報収集装置１２００側で再現できる場合に有効である。
　この場合、出力制御部１１１２から情報収集装置１２００へは、接続端子１１２１及び１２０２を介して、機能ブロック信号（ｂ）の一部が内部信号（ｃ）に応じて反転しているという情報が伝えられる。従って、情報処理部１２０１は、接続端子１２０４及び／又は１２０５に入力されるデバッグ信号（ｄ）と機能ブロック信号（ｂ）との排他的論理和を求めて内部信号（ｃ）を再現し、接続端子１２０７を介して情報表示装置１３００に出力する。
　この第２の出力手法によれば、機能ブロック信号及び内部信号の両方を抽出することができるので、半導体装置１１０１の接続端子の使用率に影響されることなく、自由にデバッグ動作を行うことができる。
　＜第３の出力手法＞
　図４は、第３の出力手法を説明するタイミングチャートの一例を示す図である。
　この第３の出力手法は、デバッグ動作状態には、クロック（ａ）の立ち上がりエッジでは機能ブロック信号（ｂ）を、クロック（ａ）の立ち下がりエッジでは内部信号（ｃ）を、それぞれ選択して出力する手法である。すなわち、ＤＤＲ（double data rate）による高速データ処理によって信号を出力する手法である。この手法は、デバッグ動作状態であっても機能ブロック信号（ｂ）を直ちに出力したい場合に有効である。
　この場合、出力制御部１１１２から情報収集装置１２００へは、接続端子１１２１及び１２０２を介して、機能ブロック信号（ｂ）と内部信号（ｃ）とがＤＤＲ処理で出力されているという情報が伝えられる。従って、情報処理部１２０１は、接続端子１２０４及び／又は１２０５に入力されるデバッグ信号から、クロック（ａ）の立ち下がりエッジで得られる論理値を抽出し、抽出した論理値を内部信号（ｃ）として、接続端子１２０７を介して情報表示装置１３００に出力する。
　この第３の出力手法によれば、高速演算処理機能を備えた高価な情報収集装置１２００を必要とするが、通常動作とデバッグ動作とを同時に並行して行うことができる。
　＜第４の出力手法＞
　ビデオ信号等は、ＲＧＢの各色がそれぞれ複数ビットで表現され、この複数ビットの各値は複数の接続端子を用いて並列に出力されるのが一般的である。このことは、ＲＧＢの各色の最上位ビット（ＭＳＢ）が色再現性に最も寄与することを意味する。なお、この第４の出力手法に使用できるビデオフォーマットは、例示するＲＧＢフォーマットに限られるものではなく、ＹＰｂＰｒフォーマット等の他のフォーマットを使用しても同様の効果を期待できる。
　このことを利用して、第４の出力手法では、内部信号を重畳する特定の接続端子の出力信号がビデオ信号である場合には、ＲＧＢの各色の最上位ビットだけを機能ブロック信号のまま出力し、他の下位ビットには上述した第１～第３の出力手法を用いることを行う。図５は、第４の出力手法を説明する、任意の１クロックタイミングにおける接続端子の出力状態の一例を示す図である。図５の例では、ＲＧＢの各色が８ビットで表現されており（Ｒ７～Ｒ０、Ｇ７～Ｇ０、Ｂ７～Ｂ０）、各色の最上位ビット（Ｒ７、Ｇ７、Ｂ７）を除く２１ビットの出力信号に、２１個のデータＤ２０～Ｄ０からなる内部信号（ｂ）をそれぞれ重畳させている。内部信号（ｂ）の重畳には上記第２の出力手法を用いており、デバッグ信号（ｃ）中の網掛けした論理値が、内部信号（ｂ）に従って反転されている。
　この第４の出力手法によれば、ビデオ信号のように、複数ビットで１つの情報を表現する信号が出力される出力バス端子に内部信号を重畳する場合には、情報再現性への関与が高い最上位ビット以外の下位ビットの値が出力される端子だけを用いる。これにより、再現される情報の劣化を最小に抑えつつ、高速演算処理機能を用いることなく通常動作とデバッグ動作とを並行して行うことができる。もちろん、ストリームデータに対しても同様の出力手法を適用可能である。
　なお、半導体装置１１０１（情報出力装置１５００）と情報収集装置１２００とは、コネクタ等（図示せず）を経由して分離可能な状態としてもよい。そして、コネクタ等の接続方式を共通化すれば、デジタルＴＶ、ブルーレイレコーダ、カーナビゲーションシステム、及び携帯電話等の映像出力装置にも、情報収集装置１２００を適用することが可能となる。
　また、接続端子１１１８及び１１１９から出力される信号が、デバイス１１４１及び１１４２へ／からの書き込み／読み出しに影響がない場合には、切替回路１１３１及び１１３２を省くことができる。
　本発明は、大規模な半導体装置をデバッグ動作等に利用可能であり、特にデバッグ専用の接続端子を設けることなく、半導体装置の接続端子の使用率にかかわらず自由にデバッグ動作を行いたい場合等に有用である。
１００１　半導体動作監視システム
１１０１　半導体装置
１１０２　内部バス
１１０３　ＣＰＵ
１１０４　ＡＶ処理部
１１０５　ストリーム処理部
１１０６　外部バスＩＦ部
１１０７　ＡＶＩＦ部
１１０８　ストリームＩＦ部
１１１０　メモリＩＦ部
１１１１　内部信号取得部
１１１２　出力制御部
１１１４、１１１５　出力変換部
１１１８～１１２１、１２０２～１２０７　接続端子
１１３１、１１３２　切替回路
１１４１～１１４３　デバイス
１２００　情報収集装置
１２０１　情報処理部
１３００　情報表示装置
１４００　メモリ
１５００　情報出力装置

Claims (10)

  1. 　デバッグ機能を有する半導体装置であって、
    　少なくとも１つの機能ブロックと、
    　信号出力のためだけに利用される出力バス端子を含む複数の接続端子と、
    　前記デバッグ機能によって得られる前記少なくとも１つの機能ブロックの動作状態を示す内部信号を取得する取得部と、
    　前記出力バス端子へ出力される正規信号と前記内部信号とを入力し、当該正規信号に前記内部信号を重畳させたデバッグ信号を生成し、前記出力バス端子へ出力する出力変換部とを備える、半導体装置。
  2. 　前記出力変換部は、前記内部信号が所定値である期間だけ前記正規信号の値を反転させたデバッグ信号を生成する、請求項１に記載の半導体装置。
  3. 　前記出力変換部は、動作クロックが立ち上がる又は立ち下がる第１エッジで前記正規信号の値を示し、かつ当該第１エッジとは相対する動作クロックの第２エッジで前記内部信号の値を示したデバッグ信号を生成する、請求項１に記載の半導体装置。
  4. 　前記出力変換部は、前記正規信号に代えて、前記内部信号をデバッグ信号として生成する、請求項１に記載の半導体装置。
  5. 　前記正規信号が、複数ビットで表現され、当該複数ビットの各値が複数の出力バス端子に並列に出力されるビデオ信号である場合、
    　前記出力変換部は、前記複数ビットのうち最上位ビットを除いた下位ビットについて前記デバッグ信号を生成する、請求項２に記載の半導体装置。
  6. 　前記正規信号が、複数ビットで表現され、当該複数ビットの各値が複数の出力バス端子に並列に出力されるビデオ信号である場合、
    　前記出力変換部は、前記複数ビットのうち最上位ビットを除いた下位ビットについて前記デバッグ信号を生成する、請求項３に記載の半導体装置。
  7. 　前記正規信号が、複数ビットで表現され、当該複数ビットの各値が複数の出力バス端子に並列に出力されるビデオ信号である場合、
    　前記出力変換部は、前記複数ビットのうち最上位ビットを除いた下位ビットについて前記デバッグ信号を生成する、請求項４に記載の半導体装置。
  8. 　デバッグ機能を有する半導体装置と、当該デバッグ機能によって半導体装置から得られるデバッグ動作情報を収集する情報収集装置とを含む、半導体動作監視システムであって、
    　前記半導体装置は、
    　　少なくとも１つの機能ブロックと、
    　　信号出力のためだけに利用される出力バス端子を含む複数の接続端子と、
    　　前記デバッグ機能によって得られる前記少なくとも１つの機能ブロックの動作状態を示す内部信号を取得する取得部と、
    　　前記出力バス端子へ出力される正規信号と前記内部信号とを入力し、当該正規信号に前記内部信号を重畳させたデバッグ信号を生成し、前記出力バス端子へ出力する出力変換部とを備え、
    　前記情報収集装置は、前記前記出力バス端子を介して前記出力変換部から前記デバッグ信号を受け取り、当該デバッグ信号から前記デバッグ動作情報を収集する情報処理部を備える、半導体動作監視システム。
  9. 　デバッグ機能を有する半導体装置と、当該デバッグ機能によって半導体装置から得られるデバッグ信号を出力するコネクタとを搭載する、情報出力装置であって、
    　前記半導体装置は、
    　　少なくとも１つの機能ブロックと、
    　　信号出力のためだけに利用される出力バス端子を含む複数の接続端子と、
    　　前記デバッグ機能によって得られる前記少なくとも１つの機能ブロックの動作状態を示す内部信号を取得する取得部と、
    　　前記出力バス端子へ出力される正規信号と前記内部信号とを入力し、当該正規信号に前記内部信号を重畳させた前記デバッグ信号を生成し、前記出力バス端子へ出力する出力変換部とを備え、
    　前記コネクタは、前記前記出力バス端子を介して前記出力変換部から受け取る前記デバッグ信号を出力する、情報出力装置。
  10. 　少なくとも１つの機能ブロックと、信号出力のためだけに利用される出力バス端子を含む複数の接続端子とを備えた、半導体装置に用いられるデバッグ信号出力方法であって、
    　デバッグ機能によって得られる前記少なくとも１つの機能ブロックの動作状態を示す内部信号を取得するステップと、
    　前記出力バス端子へ出力される正規信号と前記内部信号とを入力し、当該正規信号に前記内部信号を重畳させたデバッグ信号を生成するステップと、
    　前記生成されたデバッグ信号を前記出力バス端子へ出力するステップとを含む、デバッグ信号出力方法。
PCT/JP2009/005075 2008-10-14 2009-10-01 デバッグ機能を有する半導体装置、半導体動作監視システム、及びデバッグ信号出力方法 WO2010044208A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008265042A JP2012003292A (ja) 2008-10-14 2008-10-14 半導体装置及び動作監視システム
JP2008-265042 2008-10-14

Publications (1)

Publication Number Publication Date
WO2010044208A1 true WO2010044208A1 (ja) 2010-04-22

Family

ID=42106383

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/005075 WO2010044208A1 (ja) 2008-10-14 2009-10-01 デバッグ機能を有する半導体装置、半導体動作監視システム、及びデバッグ信号出力方法

Country Status (2)

Country Link
JP (1) JP2012003292A (ja)
WO (1) WO2010044208A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000350011A (ja) * 1999-06-08 2000-12-15 Sony Corp 画像処理装置および画像処理方法、並びに媒体
JP2004030775A (ja) * 2002-06-25 2004-01-29 Advantest Corp 半導体メモリ試験装置
JP2005107850A (ja) * 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd 画像処理装置、データ埋込み方法、及び、内部情報監視システム
JP2007328768A (ja) * 2006-05-08 2007-12-20 Matsushita Electric Ind Co Ltd 動作監視システム、半導体装置及び情報収集装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000350011A (ja) * 1999-06-08 2000-12-15 Sony Corp 画像処理装置および画像処理方法、並びに媒体
JP2004030775A (ja) * 2002-06-25 2004-01-29 Advantest Corp 半導体メモリ試験装置
JP2005107850A (ja) * 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd 画像処理装置、データ埋込み方法、及び、内部情報監視システム
JP2007328768A (ja) * 2006-05-08 2007-12-20 Matsushita Electric Ind Co Ltd 動作監視システム、半導体装置及び情報収集装置

Also Published As

Publication number Publication date
JP2012003292A (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
US20060168483A1 (en) On-chip circuitry for bus validation
US20050034026A1 (en) Data processing system trace bus
JP6594972B2 (ja) 電子システムにおけるマルチインターフェースデバッギングのための組込みユニバーサルシリアルバス（ｕｓｂ）デバッグ（ｅｕｄ）
JP2002024201A (ja) 半導体集積回路
JP2008065441A (ja) デバッグシステム及びデバッグ回路
JP5648135B2 (ja) タイミング発生器およびタイミング信号を発生させる方法
WO2010044208A1 (ja) デバッグ機能を有する半導体装置、半導体動作監視システム、及びデバッグ信号出力方法
JP2005332162A (ja) ハードウェア／ソフトウェア協調シミュレーション方式及びその方法
JP3968040B2 (ja) 高速シリアルコントローラ
JP2005085282A (ja) ディスクインターフェース装置、それを備えたディスクインターフェースシステム及びその方法
US10228416B2 (en) Testing integrated circuit, testing method and electronic device
JP4795147B2 (ja) 伝送装置
JP5163856B2 (ja) 波形測定装置
US10153893B2 (en) Analysis device, analysis method and computer readable medium
JP2009230350A (ja) 統合異常検知用データ取得装置
JP2005107850A (ja) 画像処理装置、データ埋込み方法、及び、内部情報監視システム
US7340583B2 (en) Method and apparatus of controlling memory device
US20180034687A1 (en) Information processing apparatus and method for controlling the same
JP4787624B2 (ja) デバッグ回路
JP2008060819A (ja) 集積回路の試験方法
JP2022112559A (ja) プログラマブルデバイス、システム、検証支援方法、およびプログラム
JP2007329670A (ja) データ受信装置およびデータ受信方法
JP2009032072A (ja) 双方向バスの方向制御装置
CN116415262A (zh) 一种电路模块以及基于寄存器的运算方法
JP2010032468A (ja) 集積回路及びそのモニタ信号出力方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09820387

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 09820387

Country of ref document: EP

Kind code of ref document: A1