JP2008065441A - デバッグシステム及びデバッグ回路 - Google Patents
デバッグシステム及びデバッグ回路 Download PDFInfo
- Publication number
- JP2008065441A JP2008065441A JP2006240079A JP2006240079A JP2008065441A JP 2008065441 A JP2008065441 A JP 2008065441A JP 2006240079 A JP2006240079 A JP 2006240079A JP 2006240079 A JP2006240079 A JP 2006240079A JP 2008065441 A JP2008065441 A JP 2008065441A
- Authority
- JP
- Japan
- Prior art keywords
- access
- stack
- information
- trace
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】デバッグ対象のCPUとデバッグ回路とを備えたデバッグシステムにおいて、CPUは、デバッグ回路が監視するCPUのデータアクセス情報をスタックアクセス用情報とスタックアクセスを除くデータアクセス用情報として独立に出力し、デバッグ回路は、CPUが出力するスタックアクセス用情報からスタックアクセスのトレース情報を、CPUが出力するスタックアクセスを除くデータアクセス用情報からスタックアクセスを除くデータアクセスのトレース情報を、夫々独立に生成して出力するように構成する。
【選択図】図9
Description
(付記1) デバッグ対象のCPUとデバッグ回路とを備えたデバッグシステムであって、
該CPUは、該デバッグ回路が監視する該CPUのデータアクセス情報をスタックアクセス用情報とスタックアクセスを除くデータアクセス用情報として独立に出力する出力手段を備え、
該デバッグ回路は、該CPUが出力するスタックアクセス用情報からスタックアクセスのトレース情報を、該CPUが出力するスタックアクセスを除くデータアクセス用情報からスタックアクセスを除くデータアクセスのトレース情報を、夫々独立に生成して出力するトレース手段を備えたことを特徴とするデバッグシステム。
(付記2) 該出力手段は、該デバッグ回路が監視する該CPUのデータアクセス情報に、データアクセスの情報とデータアクセスがスタックアクセスか否かを示す信号を含めて出力し、
該トレース手段は、該CPUのデータアクセスがスタックアクセスか否かを示す信号からスタックアクセスのトレース情報とスタックアクセスを除くデータアクセスのトレース情報を、夫々独立に生成して出力することを特徴とする付記1記載のデバッグシステム。
(付記3) 該トレース手段は、スタックアクセスのトレース情報の生成とスタックアクセスを除くデータアクセスのトレース情報の生成を独立に許可する手段と、夫々のトレース情報を多重化する手段とを有し、スタックアクセスのトレース情報とスタックアクセスを除くデータアクセスのトレース情報を選択的にトレースすることを特徴とする付記1又は2記載のデバッグシステム。
(付記4) 該デバッグ回路が出力するスタックアクセスのトレース情報とスタックアクセスを除くデータアクセスのトレース情報から、スタックアクセスのトレースとスタックアクセスを除くデータアクセスのトレースを独立に行う外部デバッグ装置を更に備えたことを特徴とする付記1乃至る3のいずれか1項記載のデバッグシステム。
(付記5) 該出力手段は、該デバッグ回路が監視するスタックアクセス用情報に、スタックアクセスを実行した場合には実行したスタックアクセスの種類、スタックアクセスのデータ及びスタックポインタからのオフセット値の情報を含め、スタックポインタの書き換えた場合にはスタックポインタ書き換えを実行した情報と新しいスタックポインタ値の情報を含め、
該トレース手段は、該CPUが出力するスタックアクセス用情報に基づいて、スタックアクセスを実行した場合には実行したスタックアクセスの種類、スタックアクセスのデータ及びスタックポインタからのオフセット値の情報を含むトレース情報を生成して出力し、スタックポインタの書き換えた場合にはスタックポインタ書き換えを実行した情報と新しいスタックポインタ値の情報を含むトレース情報を生成して出力し、
該外部デバッグ装置は、該デバッグ回路が出力するスタックアクセスのトレース情報からスタックポインタをトレースすることを特徴とする付記4記載のデバッグシステム。
(付記6) 該外部デバッグ装置は、該トレース手段が出力するスタックアクセスのトレース情報からスタックアクセスをトレースすることを特徴とする付記4記載のデバッグシステム。
(付記7) 該出力手段は、該CPUがスタックプッシュアクセスを実行した場合にスタックプッシュアクセスの発生とそのスタックアクセスのデータを該デバッグ回路が監視するスタックアクセス用情報に含めて出力し、
該トレース手段は、該CPUが出力するスタックアクセス情報からスタックプッシュアクセスとそのスタックアクセスのデータを含むスタックアクセスのトレース情報を生成して出力し、
該外部デバッグ装置は、該デバッグ回路が出力するスタックアクセスのトレース情報のうち、発生したスタックアクセスがスタックプッシュアクセスであることを示す情報に基づいてスタックポインタのディクリメントをトレースし、発生したスタックアクセスがスタックプッシュアクセスであることを示す情報と発生したスタックアクセスのデータの情報に基づいてスタックポインタが示すアドレスへのライトアクセスとそのライトデータをトレースすることを特徴とする付記5又は6記載のデバッグシステム。
(付記8) 該出力手段は、該CPUがスタックポップアクセスを実行した場合にスタックポップアクセスの発生とそのスタックアクセスのデータを該デバッグ回路が監視するスタックアクセス用情報に含めて出力し、
該トレース手段は、該CPUが出力するスタックアクセス情報からスタックポップアクセスと、そのスタックアクセスのデータを含むスタックアクセスのトレース情報を生成して出力し、
該外部デバッグ装置は、該デバッグ回路が出力するスタックアクセスのトレース情報のうち、発生したスタックアクセスがスタックポップアクセスであるという情報と発生したスタックアクセスのデータの情報とに基づいて、スタックポインタが示すアドレスへのリードアクセスとそのリードデータをトレースし、発生したスタックアクセスがスタックポップアクセスであることを示す情報に基づいてスタックポインタのインクリメントをトレースすることを特徴とする付記5又は6記載のデバッグシステム。
(付記9) 該出力手段は、該CPUがスタックポインタ相対アクセスを実行した場合にスタックポインタ相対アクセスの発生と、アクセスのリード・ライトと、スタックポインタからの相対アドレス値と、スタックアクセスのデータを、該デバッグ回路が監視するスタックアクセス用情報に含めて出力し、
該トレース手段は、該CPUが出力するスタックアクセス情報からスタックポインタ相対アクセスと、アクセスのリード・ライトと、スタックポインタからの相対アドレス値と、スタックアクセスのデータを含むスタックアクセスのトレース情報を生成して出力し、
該外部デバッグ装置は、該デバッグ回路が出力するスタックアクセスのトレース情報の各情報に基づいて、スタックポインタとスタックポインタからのオフセット値の和が示すアドレスへのリードアクセスとそのリードデータ、又は、ライトアクセスとそのライトデータをトレースすることを特徴とする付記5又は6記載のデバッグシステム。
(付記10) 該出力手段は、該CPUがスタックポインタの書き換えを実行した場合にスタックポインタ書き換えの発生と、書き換えによる新しいスタックポインタ値を、該デバッグ回路が監視するスタックアクセス用情報に含めて出力し、
該トレース手段は、該CPUが出力するスタックアクセス情報からスタックポインタ書き換えの発生と、書き換えによる新しいスタックポインタ値を含むスタックアクセスのトレース情報を生成して出力し、
該外部デバッグ装置は、該デバッグ回路が出力するスタックアクセスのトレース情報の各情報に基づいて、スタックポインタが書き換えられたことと、書き換えによる新しいスタックポインタ値をトレースすることを特徴とする付記5又は6記載のデバッグシステム。
(付記11) データアクセス情報をスタックアクセス用情報とスタックアクセスを除くデータアクセス用情報として独立に出力するCPUをデバッグするデバッグ回路であって、
該CPUが出力するスタックアクセス用情報からスタックアクセスのトレース情報を、該CPUが出力するスタックアクセスを除くデータアクセス用情報からスタックアクセスを除くデータアクセスのトレース情報を、夫々独立に生成して出力するトレース手段を備えたことを特徴とするデバッグ回路。
(付記12) 該CPUが出力するデータアクセス情報は、データアクセスの情報とデータアクセスがスタックアクセスか否かを示す信号を含み、
該トレース手段は、該CPUのデータアクセスがスタックアクセスか否かを示す信号からスタックアクセスのトレース情報とスタックアクセスを除くデータアクセスのトレース情報を、夫々独立に生成して出力することを特徴とする付記11記載のデバッグ回路。
(付記13) 該トレース手段は、スタックアクセスのトレース情報の生成とスタックアクセスを除くデータアクセスのトレース情報の生成を独立に許可する手段と、夫々のトレース情報を多重化する手段とを有し、スタックアクセスのトレース情報とスタックアクセスを除くデータアクセスのトレース情報を選択的にトレースすることを特徴とする付記11又は12記載のデバッグ回路。
(付記14) 該CPUが出力するスタックアクセス用情報は、スタックアクセスを実行した場合には実行したスタックアクセスの種類、スタックアクセスのデータ及びスタックポインタからのオフセット値の情報を含み、スタックポインタの書き換えた場合にはスタックポインタ書き換えを実行した情報と新しいスタックポインタ値の情報を含み、
該トレース手段は、該CPUが出力するスタックアクセス用情報に基づいて、スタックアクセスを実行した場合には実行したスタックアクセスの種類、スタックアクセスのデータ及びスタックポインタからのオフセット値の情報を含むトレース情報を生成して出力し、スタックポインタの書き換えた場合にはスタックポインタ書き換えを実行した情報と新しいスタックポインタ値の情報を含むトレース情報を生成して出力することを特徴とする付記11乃至13のいずれか1項記載のデバッグ回路。
(付記16) デバッグ回路により監視される情報処理装置であって、
該情報処理装置のデータアクセス情報をスタックアクセス用情報とスタックアクセスを除くデータアクセス用情報として独立に該デバッグ回路へ出力する出力手段を備えたことを特徴とする情報処理装置。
(付記17) 該出力手段は、データアクセス情報に、データアクセスの情報とデータアクセスがスタックアクセスか否かを示す信号を含めて出力することを特徴とする付記16記載の情報処理装置。
(付記18) 該出力手段は、スタックアクセス用情報に、スタックアクセスを実行した場合には実行したスタックアクセスの種類、スタックアクセスのデータ及びスタックポインタからのオフセット値の情報を含め、スタックポインタの書き換えた場合にはスタックポインタ書き換えを実行した情報と新しいスタックポインタ値の情報を含めることを特徴とする付記16又は17記載の情報処理装置。
(付記19) 該出力手段は、該情報処理装置がスタックプッシュアクセスを実行した場合にスタックプッシュアクセスの発生とそのスタックアクセスのデータをスタックアクセス用情報に含めて出力することを特徴とする付記16乃至18のいずれか1項記載の情報処理装置。
(付記20) 該出力手段は、該情報処理装置がスタックポップアクセスを実行した場合にスタックポップアクセスの発生とそのスタックアクセスのデータを該デバッグ回路が監視するスタックアクセス用情報に含めて出力することを特徴とする付記16乃至18のいずれか1項記載の情報処理装置。
(付記21) 該出力手段は、該情報処理装置がスタックポインタ相対アクセスを実行した場合にスタックポインタ相対アクセスの発生と、アクセスのリード・ライトと、スタックポインタからの相対アドレス値と、スタックアクセスのデータを、該デバッグ回路が監視するスタックアクセス用情報に含めて出力することを特徴とする付記16乃至18のいずれか1項記載の情報処理装置。
(付記22) 該出力手段は、該情報処理装置がスタックポインタの書き換えを実行した場合にスタックポインタ書き換えの発生と、書き換えによる新しいスタックポインタ値を、該デバッグ回路が監視するスタックアクセス用情報に含めて出力することを特徴とする付記16乃至18のいずれか1項記載の情報処理装置。
41−1〜41−4 CPU
42−1〜42−4 デバッグ回路
49−1〜49−4 トレース装置
491−1,491−2 データトレース装置
492−1〜492−4 スタックトレース装置
Claims (10)
- デバッグ対象のCPUとデバッグ回路とを備えたデバッグシステムであって、
該CPUは、該デバッグ回路が監視する該CPUのデータアクセス情報をスタックアクセス用情報とスタックアクセスを除くデータアクセス用情報として独立に出力する出力手段を備え、
該デバッグ回路は、該CPUが出力するスタックアクセス用情報からスタックアクセスのトレース情報を、該CPUが出力するスタックアクセスを除くデータアクセス用情報からスタックアクセスを除くデータアクセスのトレース情報を、夫々独立に生成して出力するトレース手段を備えたことを特徴とするデバッグシステム。 - 該出力手段は、該デバッグ回路が監視する該CPUのデータアクセス情報に、データアクセスの情報とデータアクセスがスタックアクセスか否かを示す信号を含めて出力し、
該トレース手段は、該CPUのデータアクセスがスタックアクセスか否かを示す信号からスタックアクセスのトレース情報とスタックアクセスを除くデータアクセスのトレース情報を、夫々独立に生成して出力することを特徴とする請求項1記載のデバッグシステム。 - 該トレース手段は、スタックアクセスのトレース情報の生成とスタックアクセスを除くデータアクセスのトレース情報の生成を独立に許可する手段と、夫々のトレース情報を多重化する手段とを有し、スタックアクセスのトレース情報とスタックアクセスを除くデータアクセスのトレース情報を選択的にトレースすることを特徴とする請求項1又は2記載のデバッグシステム。
- 該デバッグ回路が出力するスタックアクセスのトレース情報とスタックアクセスを除くデータアクセスのトレース情報から、スタックアクセスのトレースとスタックアクセスを除くデータアクセスのトレースを独立に行う外部デバッグ装置を更に備えたことを特徴とする請求項1乃至3のいずれか1項記載のデバッグシステム。
- 該出力手段は、該デバッグ回路が監視するスタックアクセス用情報に、スタックアクセスを実行した場合には実行したスタックアクセスの種類、スタックアクセスのデータ及びスタックポインタからのオフセット値の情報を含め、スタックポインタの書き換えた場合にはスタックポインタ書き換えを実行した情報と新しいスタックポインタ値の情報を含め、
該トレース手段は、該CPUが出力するスタックアクセス用情報に基づいて、スタックアクセスを実行した場合には実行したスタックアクセスの種類、スタックアクセスのデータ及びスタックポインタからのオフセット値の情報を含むトレース情報を生成して出力し、スタックポインタの書き換えた場合にはスタックポインタ書き換えを実行した情報と新しいスタックポインタ値の情報を含むトレース情報を生成して出力し、
該外部デバッグ装置は、該デバッグ回路が出力するスタックアクセスのトレース情報からスタックポインタをトレースすることを特徴とする請求項4記載のデバッグシステム。 - 該出力手段は、該CPUがスタックプッシュアクセスを実行した場合にスタックプッシュアクセスの発生とそのスタックアクセスのデータを該デバッグ回路が監視するスタックアクセス用情報に含めて出力し、
該トレース手段は、該CPUが出力するスタックアクセス情報からスタックプッシュアクセスとそのスタックアクセスのデータを含むスタックアクセスのトレース情報を生成して出力し、
該外部デバッグ装置は、該デバッグ回路が出力するスタックアクセスのトレース情報のうち、発生したスタックアクセスがスタックプッシュアクセスであることを示す情報に基づいてスタックポインタのディクリメントをトレースし、発生したスタックアクセスがスタックプッシュアクセスであることを示す情報と発生したスタックアクセスのデータの情報に基づいてスタックポインタが示すアドレスへのライトアクセスとそのライトデータをトレースすることを特徴とする請求項5記載のデバッグシステム。 - 該出力手段は、該CPUがスタックポップアクセスを実行した場合にスタックポップアクセスの発生とそのスタックアクセスのデータを該デバッグ回路が監視するスタックアクセス用情報に含めて出力し、
該トレース手段は、該CPUが出力するスタックアクセス情報からスタックポップアクセスと、そのスタックアクセスのデータを含むスタックアクセスのトレース情報を生成して出力し、
該外部デバッグ装置は、該デバッグ回路が出力するスタックアクセスのトレース情報のうち、発生したスタックアクセスがスタックポップアクセスであるという情報と発生したスタックアクセスのデータの情報とに基づいて、スタックポインタが示すアドレスへのリードアクセスとそのリードデータをトレースし、発生したスタックアクセスがスタックポップアクセスであることを示す情報に基づいてスタックポインタのインクリメントをトレースすることを特徴とする請求項5記載のデバッグシステム。 - 該出力手段は、該CPUがスタックポインタ相対アクセスを実行した場合にスタックポインタ相対アクセスの発生と、アクセスのリード・ライトと、スタックポインタからの相対アドレス値と、スタックアクセスのデータを、該デバッグ回路が監視するスタックアクセス用情報に含めて出力し、
該トレース手段は、該CPUが出力するスタックアクセス情報からスタックポインタ相対アクセスと、アクセスのリード・ライトと、スタックポインタからの相対アドレス値と、スタックアクセスのデータを含むスタックアクセスのトレース情報を生成して出力し、
該外部デバッグ装置は、該デバッグ回路が出力するスタックアクセスのトレース情報の各情報に基づいて、スタックポインタとスタックポインタからのオフセット値の和が示すアドレスへのリードアクセスとそのリードデータ、又は、ライトアクセスとそのライトデータをトレースすることを特徴とする請求項5記載のデバッグシステム。 - 該出力手段は、該CPUがスタックポインタの書き換えを実行した場合にスタックポインタ書き換えの発生と、書き換えによる新しいスタックポインタ値を、該デバッグ回路が監視するスタックアクセス用情報に含めて出力し、
該トレース手段は、該CPUが出力するスタックアクセス情報からスタックポインタ書き換えの発生と、書き換えによる新しいスタックポインタ値を含むスタックアクセスのトレース情報を生成して出力し、
該外部デバッグ装置は、該デバッグ回路が出力するスタックアクセスのトレース情報の各情報に基づいて、スタックポインタが書き換えられたことと、書き換えによる新しいスタックポインタ値をトレースすることを特徴とする請求項5記載のデバッグシステム。 - データアクセス情報をスタックアクセス用情報とスタックアクセスを除くデータアクセス用情報として独立に出力するCPUをデバッグするデバッグ回路であって、
該CPUが出力するスタックアクセス用情報からスタックアクセスのトレース情報を、該CPUが出力するスタックアクセスを除くデータアクセス用情報からスタックアクセスを除くデータアクセスのトレース情報を、夫々独立に生成して出力するトレース手段を備えたことを特徴とするデバッグ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006240079A JP4846493B2 (ja) | 2006-09-05 | 2006-09-05 | デバッグシステム及びデバッグ回路 |
US11/878,780 US7873875B2 (en) | 2006-09-05 | 2007-07-26 | Debugging system, debugging circuit and information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006240079A JP4846493B2 (ja) | 2006-09-05 | 2006-09-05 | デバッグシステム及びデバッグ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008065441A true JP2008065441A (ja) | 2008-03-21 |
JP4846493B2 JP4846493B2 (ja) | 2011-12-28 |
Family
ID=39153478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006240079A Active JP4846493B2 (ja) | 2006-09-05 | 2006-09-05 | デバッグシステム及びデバッグ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7873875B2 (ja) |
JP (1) | JP4846493B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010218139A (ja) * | 2009-03-16 | 2010-09-30 | Fujitsu Semiconductor Ltd | 実行履歴トレース方法 |
JP2011008395A (ja) * | 2009-06-24 | 2011-01-13 | Renesas Electronics Corp | デバッグ支援装置及びデバッグ支援方法 |
JP2011227608A (ja) * | 2010-04-16 | 2011-11-10 | Mitsubishi Electric Corp | 電子部品及びデバッグ方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8205120B2 (en) * | 2007-12-21 | 2012-06-19 | Sap Ag | Intelligent test framework |
KR101060181B1 (ko) * | 2009-08-03 | 2011-08-29 | 강원대학교산학협력단 | 원격 디버깅을 위한 웹 기반 소프트웨어 디버깅 장치 및 그 방법 |
US8713369B2 (en) | 2011-05-08 | 2014-04-29 | Telefonaktiebolaget L M Ericsson (Publ) | Hardware/software debugging using memory access parameters |
US8645763B2 (en) | 2011-09-12 | 2014-02-04 | Microsoft Corporation | Memory dump with expanded data and user privacy protection |
US8510523B2 (en) | 2011-09-12 | 2013-08-13 | Microsoft Corporation | Memory dump with expanded data and user privacy protection |
US11063998B2 (en) * | 2012-06-29 | 2021-07-13 | Schneider Electric USA, Inc. | System and method for energy management information system reliability assurance |
US9588872B2 (en) * | 2015-02-20 | 2017-03-07 | Vmware, Inc. | Discovery of code paths |
JP7073813B2 (ja) * | 2018-03-16 | 2022-05-24 | 富士通株式会社 | 制御プログラム、制御方法および情報処理装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06250879A (ja) * | 1993-02-25 | 1994-09-09 | Fujitsu Ltd | プログラムアクセストレース装置 |
JPH0756766A (ja) * | 1993-08-10 | 1995-03-03 | Nec Corp | トレース装置 |
JP2005182573A (ja) * | 2003-12-22 | 2005-07-07 | Toshiba Corp | インサーキットエミュレータ装置 |
JP2007052676A (ja) * | 2005-08-18 | 2007-03-01 | Nec Corp | データトレース方法およびトレースモジュール |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6438715B1 (en) * | 1998-05-04 | 2002-08-20 | Stmicroelectronics N.V. | Trace operations in an integrated circuit for a disk drive |
US6745351B1 (en) * | 2000-05-26 | 2004-06-01 | I-Tech Corporation | Indexing system for protocol analyzers |
US7017084B2 (en) * | 2001-09-07 | 2006-03-21 | Network Appliance Inc. | Tracing method and apparatus for distributed environments |
GB2389432B (en) | 2002-06-07 | 2005-09-07 | Advanced Risc Mach Ltd | Instruction tracing in data processing systems |
US20040064763A1 (en) * | 2002-09-27 | 2004-04-01 | Swoboda Gary L. | Apparatus and method for a trace system on a chip having multiple processing units |
US7162552B2 (en) | 2002-11-22 | 2007-01-09 | Texas Instruments Incorporated | Programmable extended compression mask for dynamic trace |
JP2004309998A (ja) * | 2003-02-18 | 2004-11-04 | Nec Corp | 確率分布推定装置および異常行動検出装置,ならびにその確率分布推定方法および異常行動検出方法 |
US7702964B2 (en) * | 2004-05-11 | 2010-04-20 | Qualcomm Incorporated | Compression of data traces for an integrated circuit with multiple memories |
US7802233B2 (en) * | 2006-01-30 | 2010-09-21 | Microsoft Corporation | Automated display of trace historical data |
-
2006
- 2006-09-05 JP JP2006240079A patent/JP4846493B2/ja active Active
-
2007
- 2007-07-26 US US11/878,780 patent/US7873875B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06250879A (ja) * | 1993-02-25 | 1994-09-09 | Fujitsu Ltd | プログラムアクセストレース装置 |
JPH0756766A (ja) * | 1993-08-10 | 1995-03-03 | Nec Corp | トレース装置 |
JP2005182573A (ja) * | 2003-12-22 | 2005-07-07 | Toshiba Corp | インサーキットエミュレータ装置 |
JP2007052676A (ja) * | 2005-08-18 | 2007-03-01 | Nec Corp | データトレース方法およびトレースモジュール |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010218139A (ja) * | 2009-03-16 | 2010-09-30 | Fujitsu Semiconductor Ltd | 実行履歴トレース方法 |
US8578216B2 (en) | 2009-03-16 | 2013-11-05 | Spansion Llc | Execution history tracing method |
US9507688B2 (en) | 2009-03-16 | 2016-11-29 | Cypress Semiconductor Corporation | Execution history tracing method |
JP2011008395A (ja) * | 2009-06-24 | 2011-01-13 | Renesas Electronics Corp | デバッグ支援装置及びデバッグ支援方法 |
JP2011227608A (ja) * | 2010-04-16 | 2011-11-10 | Mitsubishi Electric Corp | 電子部品及びデバッグ方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4846493B2 (ja) | 2011-12-28 |
US20080059843A1 (en) | 2008-03-06 |
US7873875B2 (en) | 2011-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4846493B2 (ja) | デバッグシステム及びデバッグ回路 | |
JP4225851B2 (ja) | データ処理装置用トレース要素生成システム | |
US20080209443A1 (en) | Apparatus and method for displaying process operation | |
US8825922B2 (en) | Arrangement for processing trace data information, integrated circuits and a method for processing trace data information | |
US8555256B2 (en) | Pass-by breakpoint setting and debugging method and device | |
JP2011133473A (ja) | 試験装置、試験方法およびプログラム | |
JP2008139908A (ja) | メモリ制御装置、コンピュータシステム及びデータ再生記録装置 | |
JP2006178646A (ja) | 情報処理装置、情報処理方法、半導体装置、コンピュータプログラム | |
CN111465923B (zh) | 用于捕获和执行图形处理操作的技术 | |
JP6206097B2 (ja) | 情報処理装置、起動方法及び起動プログラム | |
US20070079109A1 (en) | Simulation apparatus and simulation method | |
JP2009175960A (ja) | 仮想マルチプロセッサシステム | |
JP2008293076A (ja) | エラー判定プログラム、エラー判定方法、及び、電子機器 | |
US10795797B2 (en) | Controller, SATA system and method of operation therefor | |
KR101851330B1 (ko) | 코드 재사용 공격 탐지 장치 및 그 방법 | |
WO2018158846A1 (ja) | シミュレーション装置、シミュレーション方法およびシミュレーションプログラム | |
JP2006331391A (ja) | データ処理装置及びデータ処理方法 | |
JP6328632B2 (ja) | 実行可能コード・データのロック・フリー・ストリーミング | |
JP2010039884A (ja) | ソフトウェア解析システム | |
JP2011018187A (ja) | 試験方法、試験プログラム、試験装置、及び試験システム | |
JP2005165825A (ja) | トレース情報記録装置 | |
JP2008129851A (ja) | 演算処理装置 | |
JP6918267B2 (ja) | ボトルネック検出装置及びボトルネック検出プログラム | |
JP2006031248A (ja) | 関数呼び出しをフックしてログを生成するソフトウェア評価システム | |
JP2011164730A (ja) | Cpuでの命令実行と非同期的に発生するメモリアクセスエラーの原因究明のための情報処理装置、異常分析方法、および異常分析プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4846493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |