WO2010024051A1 - 信号波形歪み補償器、及び信号波形歪み補償方法 - Google Patents

信号波形歪み補償器、及び信号波形歪み補償方法 Download PDF

Info

Publication number
WO2010024051A1
WO2010024051A1 PCT/JP2009/062602 JP2009062602W WO2010024051A1 WO 2010024051 A1 WO2010024051 A1 WO 2010024051A1 JP 2009062602 W JP2009062602 W JP 2009062602W WO 2010024051 A1 WO2010024051 A1 WO 2010024051A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
determination
waveform distortion
input signal
optimum
Prior art date
Application number
PCT/JP2009/062602
Other languages
English (en)
French (fr)
Inventor
安部　淳一
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2010526622A priority Critical patent/JP5447381B2/ja
Publication of WO2010024051A1 publication Critical patent/WO2010024051A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/29—Repeaters
    • H04B10/291—Repeaters in which processing or amplification is carried out without conversion of the main signal from optical form
    • H04B10/299—Signal waveform processing, e.g. reshaping or retiming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
    • H04B10/075—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
    • H04B10/079—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using measurements of the data signal
    • H04B10/0795—Performance monitoring; Measurement of transmission parameters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure

Definitions

  • FIG. 5A is a diagram showing the relationship between the waveform distortion amount in the input signal and the optimum deviation amount ⁇ V from the optimum discrimination threshold level V 0 when there is no waveform distortion.
  • FIG. 5B is a diagram showing the temporal variation of the optimum deviation amount ⁇ V.
  • the optimum deviation amount ⁇ V is vertically symmetrical with respect to the upper and lower eye diagrams of FIG. Referring to FIG. 5A, the optimum value of the optimum deviation amount ⁇ V increases substantially monotonically with respect to the waveform distortion amount. Therefore, the optimum deviation amount ⁇ V can have a value corresponding to the waveform distortion amount in the input signal on a one-to-one basis.
  • FIG. 6 shows the distortion compensator 12 in which the equalizer control unit 15 controls the discrimination threshold (V th in FIG. 6) and the discrimination phase ( ⁇ ph in FIG. 6) of the equalizer 13. .
  • the equalizer control unit 15 can control the equalizer 13 by using either the identification threshold value or the identification phase alone, or the combination of the identification threshold value and the identification phase. As a result, a more preferable distortion compensator 12 can be configured.
  • the monitor discriminator 63 monitors an arbitrary position in the input signal by adjusting the discrimination threshold level input from the monitor discrimination threshold adjustment terminal and the discrimination phase input from the monitor discrimination phase adjustment terminal. It is possible. That is, the monitor determination discriminator 63 can output a threshold determination result signal at an arbitrary position in the input signal. Therefore, the exclusive OR circuit 64 can output an error signal at an arbitrary position in the input signal.
  • FIG. 10 is a diagram illustrating an example of adjusting the monitor position in the eye diagram by adjusting the discrimination threshold level and the discrimination phase. As an input signal monitoring method, monitoring may be performed at one point (V 0 , ⁇ 0 ) of the input waveform eye diagram. As shown in FIG.
  • the difference value setting circuit 70 includes an amplifier 66, an adder 67, a subtracter 68, and gain adjustment circuits 77 and 78.
  • the amplifier 66 receives the level adjustment signal output from the waveform monitor unit 14.
  • the amplifier 66 amplifies the level adjustment signal and outputs it as the optimum deviation amount ⁇ V.
  • the amplifier 66 can set an offset voltage ( ⁇ V offset ).
  • the amplifier 66 can cancel the influence of the residual error of the entire system, circuit noise, and the like by the offset voltage.
  • the optimum deviation amount ⁇ V is branched and input to the adder 67 via the gain adjustment circuit 77 and to the subtractor 68 via the gain adjustment circuit 78.
  • the thus configured distortion compensator 12 can suitably compensate for waveform distortion even when the waveform of the input signal is equalized by the optical equalizer with the optical signal as it is.
  • the photoelectric input means 11 is used to convert an optical input signal into an electrical signal.
  • the waveform monitor 14 using the optical sampling method it is possible to monitor the waveform quality information without using the photoelectric conversion means 11.
  • the adder 71 inputs an input signal to one of the two input ports.
  • the adder 71 inputs the weighting correction signal to the other input port.
  • the weighting correction signal is generated by the multiplier 73.
  • the adder 71 adds the weighted correction signal to the input signal and outputs it to the determination discriminator 20 as a corrected input signal.
  • FIG. 14 shows a configuration of the distortion compensator 12 in the present embodiment.
  • the distortion compensator 12 described in the sixth embodiment will be described in further detail. Therefore, portions having the same configuration as that of the sixth embodiment will be described with the same reference numerals.
  • the exclusive OR circuit 64 generates a pseudo error signal proportional to the bit error rate in the input signal based on the threshold determination result signal and the output signal.
  • the exclusive OR circuit 64 outputs the generated error signal to the integration circuit 65.
  • the integration circuit 65 receives the error signal from the exclusive OR circuit 64.
  • the integration circuit 65 generates a level adjustment signal proportional to the bit error rate in the input signal based on the error signal.
  • the integration circuit 65 outputs the level adjustment signal to the equalizer control unit 15.
  • the monitor determination discriminator 63 adjusts the discrimination threshold level input from the monitor discrimination threshold adjustment terminal and the discrimination phase input from the monitor discrimination phase adjustment terminal, so that a threshold at an arbitrary position in the input signal is obtained. Judgment processing can be performed.
  • the difference value setting circuit 70 sets the weighting coefficient w.
  • the difference value setting circuit 70 includes an amplifier 66 and an adder 67.
  • the FFE 91 includes a plurality of delay units 911 and a plurality of multipliers 912.
  • the plurality of delay devices 911 receive input signals having a distorted waveform.
  • the plurality of delay units 911 are respectively connected in series, and each of the plurality of delay units 911 delays an input signal with a distorted waveform and outputs the delayed input signal to the subsequent stage.
  • Each of the plurality of multipliers 912 taps and inputs the output from the plurality of delay units 911.
  • the plurality of multipliers 912 multiply the input signals whose waveforms are distorted by weighting factors (w 0 to w N in FIG. 15), respectively, and output the result to the adder 90 as weighted input signals.
  • the input signal is an optical input signal, and an optical coupler that branches the optical input signal and one of the branched optical input signals are input to perform optical-electrical conversion of the optical input signal.
  • a photoelectric conversion unit wherein the equalizer is an optical equalizer that performs waveform equalization processing of an optical input signal, and the waveform monitor inputs the input signal converted by the photoelectric conversion unit Then, by monitoring the input signal, waveform quality information indicating a degree of waveform distortion of the input signal is generated, and the equalizer control unit is configured to execute the optical equalizer based on the waveform quality information.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Optical Communication System (AREA)
  • Dc Digital Transmission (AREA)

Abstract

　信号波形歪み補償器は、入力信号の波形歪みの度合をモニタして、波形品質情報を生成する波形モニタと、波形品質情報に基づいて、入力信号の等化処理に使用するパラメータを制御する等化器制御部と、入力信号を入力して、パラメータに基づいて入力信号の等化処理を行って、入力信号の波形歪みを補償する等化器とを備える。

Description

信号波形歪み補償器、及び信号波形歪み補償方法
　本発明は、信号波形の歪み補償器に関し、特に超高速光通信において適応等化を行う信号波形の歪み補償器に関する。
　近年、電気分散補償（以下、ＥＤＣ：Ｅｌｅｃｔｒｉｃａｌ　Ｄｉｓｐｅｒｓｉｏｎ　Ｃｏｍｐｅｎｓａｔｏｒ）が、４０Ｇｂｐｓを越える超高速光通信に使用されている。ＥＤＣは、光受信信号を光電変換した後、分散によって乱れた信号波形を整形する分散補償技術である。超高速光通信では、光通信特有の波形劣化である波長分散や、偏波モード分散による波形歪みが顕著になる。また、超高速光通信では、波形の劣化量がミリ秒単位で時間変動する。そのため、超高速光通信において、ＥＤＣを用いて、高速に波形劣化を適応等化することが求められている。
　ＥＤＣを最適に調整・制御する手段として、最小二乗平均アルゴリズム（以下、ＬＭＳ：Ｌｅａｓｔ　Ｍｅａｎｓ　Ｓｑｕａｒｅ）を用いたトレーニングによる手法や、最尤系列推定アルゴリズム（以下、ＭＬＳＥ：Ｍａｘｉｍｕｍ　Ｌｉｋｅｌｉｈｏｏｄ　Ｓｅｑｕｅｎｃｅ　Ｅｓｔｉｍａｔｉｏｎ）を用いた適応等化による技術が知られている（Ｊｏｈｎ　Ｇ．Ｐｒｏａｋｉｓ　ａｎｄ　Ｍａｓｏｕｎｄ　Ｓａｌｅｈｉ，“Ｄｉｇｉｔａｌ　Ｃｏｍｕｎｉｃａｔｉｏｎｓ　５ｔｈ　Ｅｄ．，　Ｃｈａｐｔｅｒ　１０：Ａｄａｐｔｉｖｅ　Ｅｑｕａｌｉｚａｔｉｏｎ，”ＭｃＧＲＡＷ－Ｈｉｌｌ，２００８，　ｐｐ．６８９－７３６．）。しかしながら、ＬＭＳやＭＬＳＥを用いる手法は、最適化アルゴリズムが複雑である。そのため、ＬＭＳやＭＬＳＥを用いる手法は、ＬＳＩ等のデバイス回路設計上の要件や、それらのデバイスを用いた装置の応答速度、回路の消費電力等に係るシステム上の要件から、４０Ｇｂｐｓを越えるような超高速光通信において適用が困難であった。このような課題を解決するため、ＬＭＳやＭＬＳＥを用いずに、波形モニタを用いて適応等化を実現する手法が検討されている。
　特開２００１－３０８７５０号公報は、ディジタル光信号を回復するための方法を開示している。特開２００１－３０８７５０号公報の乱されたディジタル光信号を回復するための方法において、まず、乱された信号は、光－電気変換される。電気に変換された乱された信号は、並列に接続された少なくとも２つの閾値決定素子を備えた帰還決定回路を通過する。これにより、決定された信号および推定された分散が、合成分散信号を合成するための基礎として使用される。そして、乱された信号および合成分散信号は、誤差信号を発生するために使用される。誤差信号は、閾値決定素子を設定するための設定パラメータを導出するために使用される。特開２００１－３０８７５０号公報の乱されたディジタル光信号を回復するための方法は、ＤＦＥ（Ｄｅｃｉｓｉｏｎ　Ｆｅｅｄｂａｃｋ　Ｅｑｕａｌｉｚｅｒ）内の閾値決定素子の並列接続速度が、アナログ制御回路による被制御変数の単純かつ迅速な適合と組み合わされる利点を有している。
　特開２００１－３０８７５０号公報は、等化器の後段に置かれた排他的論理和回路により生成される擬似誤差信号と論理回路による解析手段とによって、出力信号のビット誤り率（ＢＥＲ：Ｂｉｔ　Ｅｒｒｏｒ　Ｒａｔｅ）が最小になるように等化器の閾値を決定する帰還決定回路の構成を開示している。しかしながら、特開２００１－３０８７５０号公報では、帰還決定回路の論理回路による具体的な解析手段の記載がなく、最適化制御を行う具体的な実現方法について開示がされていない。一般に、このような誤差信号最小化によるフィードバック制御は、例えば、山登り法などの最適値探索的な手法を使用する。最適値探索的な手法を用いる場合、制御アルゴリズムが複雑になり、ＬＭＳやＭＬＳＥ等と同様に制御速度が遅いという課題がある。また、最適値探索的な手法を用いる場合、制御が複雑なため回路構成が複雑となる。そのため、回路のサイズが大きくなり、消費電力が大きくなるという課題も存在する。さらに、フィードバック制御による手法は、制御が不安定であり高速化も難しいという課題もあった。また、特開２００１－３０８７５０号公報の帰還決定回路は、擬似誤差モニタにより、擬似誤差信号の時間軸方向、すなわち識別閾値方向についてのみモニタしている。しかし、擬似誤差信号の時間軸方向、すなわち位相方向の解析についてはモニタしておらず、解析の精度が不十分であるという課題もある。
特開２００１－３０８７５０号公報
Ｊｏｈｎ　Ｇ．Ｐｒｏａｋｉｓ　ａｎｄ　Ｍａｓｏｕｎｄ　Ｓａｌｅｈｉ，"Ｄｉｇｉｔａｌ　Ｃｏｍｕｎｉｃａｔｉｏｎｓ　５ｔｈ　Ｅｄ．，　Ｃｈａｐｔｅｒ　１０：Ａｄａｐｔｉｖｅ　Ｅｑｕａｌｉｚａｔｉｏｎ，"ＭｃＧＲＡＷ－Ｈｉｌｌ，２００８，　ｐｐ．６８９－７３６． Ｓ．Ｋａｓｔｕｒｉａ　ａｎｄ　Ｊ．Ｈ．Ｗｉｎｔｅｒｓ，"Ｔｅｃｈｎｉｑｕｅｓ　ｆｏｒ　Ｈｉｇｈ－Ｓｐｅｅｄ　Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　Ｎｏｎｌｉｎｅａｒ　Ｃａｎｃｅｌｌａｔｉｏｎ，"ＩＥＥＥ　Ｊ．Ｓｅｌ．　Ａｒｅａｓ　Ｃｏｍｍｕｎ．，　ｖｏｌ．９，ｎｏ．５，ｐｐ．７１１－７１７，Ｊｕｎ．１９９１．
　本発明の目的は、簡易な方法で、高速に適応等化を行う事が可能な信号波形歪み補償器を提供することである。
　本発明の信号波形歪み補償器は、入力信号の波形歪みの度合をモニタして、波形品質情報を生成する波形モニタと、波形品質情報に基づいて、入力信号の等化処理に使用するパラメータを制御する等化器制御部と、入力信号を入力して、パラメータに基づいて入力信号の等化処理を行って、入力信号の波形歪みを補償する等化器とを備える。
　本発明の信号波形歪み補償方法は、入力信号を入力するステップと、入力信号の波形歪みの度合をモニタして、波形品質情報を生成するステップと、波形品質情報に基づいて、等化器が入力信号の等化処理に使用するパラメータを制御するステップと、パラメータに基づいて入力信号の等化処理を行って入力信号の波形歪みを補償するステップとを備える。
　本発明によれば、簡易な方法で、高速に適応等化を行う事が可能な信号波形歪み補償器を提供することができる。
　上記発明の目的、効果、特徴は、添付される図面と連携して実施の形態の記述から、より明らかになる。
図１は、第１実施形態における信号波形歪み補償器の構成を示す図である。 図２は、第２実施形態における歪み補償器１２の構成を示す図である。 図３は、第２実施形態における選択信号２４とセレクタ２２の出力と関係を示す図である。 図４は、ＲＺ－ＤＰＳＫを用いた光信号がＰＭＤにより波形歪みを生じた場合の、受信側における入力波形のアイダイアグラムを示す図である。 図５Ａは、波形の歪んだ入力信号における歪み量と、波形歪みのないときの最適識別閾値レベルＶ０からの最適ずれ量ΔＶとの関係を示す図である。 図５Ｂは、最適ずれ量ΔＶの時間変動を示す図である。 図６は、第２実施形態における等化器制御部１５が等化器１３の識別閾値および識別位相を制御する歪み補償器１２を示す図である。 図７は、第３実施形態における歪み補償器１２の構成を示している。 図８は、第３実施形態におけるセレクタ２２の出力を示した論理表を示す図である。 図９は、第３実施形態における排他的論理和回路６４の論理表を示す図である。 図１０は、第３実施形態におけるアイダイアグラムにおけるモニタ位置の調整例を示す図である。 図１１は、第４実施形態における歪み補償器１２の構成を示す図である。 図１２は、第５実施形態における歪み補償器１２の構成を示す図である。 図１３は、第６実施形態における歪み補償器１２の構成を示す図である。 図１４は、第７実施形態における歪み補償器１２の構成を示す図である。 図１５は、第８実施形態における歪み補償器１２の構成を示す図である。
　添付図面を参照して、本発明の実施形態による信号波形歪み補償器を以下に説明する。
　（第１実施形態）
　はじめに、本発明の第１実施形態による信号波形歪み補償器の説明を行う。図１は、本実施形態における信号波形歪み補償器（以下、歪み補償器１２）の構成を示している。図１を参照すると、伝送路１０と、光電変換部１１と、歪み補償器１２とが接続されている。
　伝送路１０は、図示されない送信装置から送信された光信号を伝播する。伝送路１０は、光ファイバで構成される。光信号は、伝送路１０を伝播されて、光電変換部１１へされる。
　光電変換部１１は、光信号の光－電気変換を行う。光電変換部１１は、ＰＩＮフォトダイオード（ＰＩＮ－ＰＤ）や、アバランシェ・フォトダイオード（ＡＰＤ）を用いて構成される。光電変換部１１は、伝送路１０から光信号を入力する。光電変換部１１は、光信号から電気信号へ光電変換を行う。光信号は、伝送路１０を伝播される間に、伝送路１０の周波数特性、分散、反射、符号間干渉によって、波形に歪みを生じる。そのため、光電変換部１１へ入力される光信号は、波形が歪んでいる。光－電気変換後の電気信号は、光信号と同様に歪んだ波形となる。光電変換部１１は、歪んだ波形の電気信号を、歪み補償器１２へ出力する。
　歪み補償器１２は、入力信号の波形の歪みを整形（補償）する。歪み補償器１２は、光電変換部１１から、歪んだ波形の電気信号（以下、入力信号）を入力する。歪み補償器１２は、入力信号の波形の歪みを補償して、図示されない後段の処理部へ出力信号として出力する。歪み補償器１２は、等化器１３と、波形モニタ部１４と、等化器制御部１５とを備える。歪み補償器１２に入力された入力信号は、二つに分岐される。等化器１３が、入力信号の一方を入力し、波形モニタ１４が、入力信号のもう一方を入力する。
　波形モニタ１４は、入力信号の歪んだ波形を計測（モニタ）して、波形品質情報を生成する。波形品質情報は、入力信号の波形歪みの度合を示す。波形品質情報は、ビット誤り率（ＢＥＲ：Ｂｉｔ－Ｅｒｒｏｒ－Ｒａｔｅ）、アイ開口度、偏波モード分散（ＰＭＤ：Ｐｏｌａｒｉｚａｔｉｏｎ　Ｍｏｄｅ　Ｄｉｓｐｅｒｓｉｏｎ）量、波長分散（ＣＤ：Ｃｈｒｏｍａｔｉｃ　Ｄｉｓｐｅｒｓｉｏｎ）量、信号対雑音比（ＳＮＲ：Ｓｉｇｎａｌ－ｔｏ－Ｎｏｉｓｅ　Ｒａｔｉｏ）、ヒストグラム情報等に代表される。ここで、波形モニタ１４は、これら全ての波形品質情報を生成する必要はない。波形モニタ１４は、必要に応じて、一つ、あるいは複数の波形品質情報を生成する。波形モニタ１４は、生成された波形品質情報を、等化器制御部１５へ出力する。
　等化器制御部１５は、波形モニタ１４から、波形品質情報を入力する。等化器制御部１５は、波形品質情報に基づいて、等化器１３が等化処理に使用する制御パラメータを生成する。
　等化器１３は、入力信号を入力する。また、等下記１３は、等化器制御部１５から制御パラメータを入力する。等化器１３は、制御パラメータに基づいて、入力信号の等化処理を行う。等化器１３は、判定帰還型等化器（ＤＦＥ：Ｄｅｃｉｓｉｏｎ　Ｆｅｅｄｂａｃｋ　Ｅｑｕａｌｉｚｅｒ）や、フィードフォワード型等化器（ＦＦＥ：Ｆｅｅｄ－Ｆｏｒｗａｒｄ　Ｅｑｕａｌｉｚｅｒ）、あるいはＤＦＥとＦＦＥの組合せによる等化器を用いることができる。
　このように、本実施形態の歪み補償器１２において、等化器制御部１５は、入力信号の波形品質情報に基づく制御パラメータを用いたフィードフォワード制御を行って等化器１３を制御する。そのため、本発明の歪み補償器１２は、波形品質情報によるフィードバック制御を行う場合と比較して、高速な処理を簡易な構成で実現することが可能である。
　なお、本実施形態では、伝送路１０で伝送される信号は光信号である。しかし、本実施形態で伝播される信号は、光信号に限定しない。例えば、伝送される信号が電気信号である場合も、歪み補償器１２は、当該電気信号の歪みを補償することが可能である。
（第２実施形態）
　次に、本発明の第２実施形態による歪み補償器１２を説明する。図２は、本実施形態における歪み補償器１２の構成を示している。本実施形態では、第１実施形態で説明を行った歪み補償器１２を、さらに詳細に記載して説明を行う。そのため、第１実施形態と構成が同一である部分については、同一の符号を付して説明する。
　本実施形態の歪み補償器１２は、第１実施形態と同様に、等化器１３と、波形モニタ部１４と、等化器制御部１５とを備える。また、等化器１３は、判定識別器２０ａ、判定識別器２０ｂ、セレクタ２２、遅延器２３と、を備える。
　波形モニタ１４は、第１実施形態と同様に、分岐された入力信号の一方を入力して、入力信号のモニタを行って波形品質情報を生成する。波形モニタ１４は、波形品質情報を、等化器制御部１５へ出力する。
　等化器制御部１５は、第１実施形態と同様に、等化器１３の制御パラメータを生成する。本実施形態において、等化器制御部１５は、等化器１３の判定識別器２０ａ、２０ｂの識別閾値を調整する識別閾値調整回路となっている。等化器制御部１５は、波形モニタ１４が出力する波形品質情報を入力する。等化器制御部１５は、波形品質情報に基づいて、制御パラメータである識別閾値を生成する。識別閾値は、判定識別器２０ａ、２０ｂが閾値判定において使用するパラメータである。等化器制御部１５は、識別閾値を、等化器１３の判定識別器２０ａ、２０ｂへ出力する。
　等化器１３は、第１実施形態と同様に、入力信号の等化処理を行う。本実施形態において、等化器１３は、ループ展開（Ｌｏｏｐ－Ｕｎｒｏｌｌｉｎｇ／Ｌｏｏｋ－Ａｈｅａｄ）型のＤＦＥである（Ｓ．Ｋａｓｔｕｒｉａ　ａｎｄ　Ｊ．Ｈ．Ｗｉｎｔｅｒｓ，“Ｔｅｃｈｎｉｑｕｅｓ　ｆｏｒ　Ｈｉｇｈ－Ｓｐｅｅｄ　Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　Ｎｏｎｌｉｎｅａｒ　Ｃａｎｃｅｌｌａｔｉｏｎ，”ＩＥＥＥ　Ｊ．Ｓｅｌ．　Ａｒｅａｓ　Ｃｏｍｍｕｎ．，　ｖｏｌ．９，ｎｏ．５，ｐｐ．７１１－７１７，Ｊｕｎ．１９９１．）。等化器１３は、第１実施形態と同様に、分岐された入力信号の一方を入力する。等化器１３は、入力信号をさらに二つに分岐する。判定識別器２０ａが、一方の分岐された入力信号を入力する。判定識別器２０ｂは、もう一方の分岐された入力信号を入力する。判定識別器２０ａは、波形歪みが生じていないときの最適識別閾値レベルＶ０より高い識別閾値レベルＶ０＋ΔＶを設定する。判定識別器２０ａは、識別閾値レベルＶ０＋ΔＶを用いて、入力信号の閾値判定を行う。また、判定識別器２０ｂは、波形歪みが生じていないときの最適識別閾値レベルＶ０より低い識別閾値レベルＶ０－ΔＶを設定する。判定識別器２０ｂは、識別閾値レベルＶ０－ΔＶを用いて、入力信号の閾値判定を行う。前述の通り、判定識別器２０ａおよび判定識別器２０ｂは、識別閾値レベルＶ０＋ΔＶ、および識別閾値レベルＶ０－ΔＶを、識別閾値調整回路である等化器制御部１５から入力する。ここで、ΔＶは、波形歪みが生じていないときの最適識別閾値レベルＶ０からの最適なずれ量（以下、最適ずれ量）である。最適識別閾値レベルＶ０、および最適ずれ量ΔＶについては後に、詳述する。
　判定識別器２０ａ、２０ｂは、入力信号を、それぞれに設定している識別閾値レベルにより閾値判定を行う。判定識別器２０ａは、閾値判定の結果である信号出力Ｄ＋を、セレクタ２２へ出力する。一方、判定識別器２０ｂは、閾値判定の結果である信号出力Ｄ－を、セレクタ２２へ出力する。セレクタ２２は、判定識別器２０ａから信号出力Ｄ＋を、および２０ｂから信号出力Ｄ－を、それぞれ入力する。セレクタ２２は、信号出力Ｄ＋および信号出力Ｄ－のうちから、いずれか一方を選択して、出力信号として出力する。出力信号は、セレクタ２２から出力されると、二つに分岐される。一方の出力信号は、図示されない後段の処理部へ出力される。
　遅延器２３は、分岐された、もう一方の出力信号を入力する。遅延器２３は、出力信号に遅延量（Ｔ）を１ビット分与えて、選択信号２４としてセレクタ２２へ出力する。つまり、選択信号２４は、入力信号のビット列ａｎ（ここでは、入力信号に対して等化処理を行った出力信号のビット列となる。）における前ビットａｎ－１である。セレクタ２２は、遅延器２３から選択信号２４を入力する。セレクタ２２は、選択信号２４に基づいて、信号出力Ｄ＋と信号出力Ｄ－のうちから、いずれか一方を出力信号として選択する。
　図３は、本実施形態における選択信号２４とセレクタ２２の出力と関係を示している。図３を参照すると、セレクタ２２は、選択信号２４が「１」である場合、信号出力Ｄ＋を出力信号として選択する。一方、セレクタ２２は、選択信号２４が「０」である場合、信号出力Ｄ－を出力信号として選択する。なお、遅延器２３が出力信号へ与える遅延量は、正確に１ビット分である必要はない。遅延器２３が出力信号へ与える遅延量は、「０ビット＜遅延量（Ｔ）＜２ビット」の間で最適となるように調整を行う。
　このように構成される、本実施形態の信号波形歪み補償器の動作原理を、以下に説明する。図４は、ＲＺ－ＤＰＳＫ（Ｒｅｔｕｒｎ－ｔｏ－Ｚｅｒｏ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｐｈａｓｅ－Ｓｈｉｆｔ　Ｋｅｙｉｎｇ）の光信号がＰＭＤにより波形歪みを生じた場合の、受信側における入力波形のアイダイアグラムを示している。図４において、アイダイアグラム３０は、入力信号のビット列ａｎにおける前ビットａｎ－１が「１」の場合に通るアイダイアグラムである。一方、図４において、アイダイアグラム３１は、入力信号のビット列ａｎにおける前ビットａｎ－１が「０」の場合に通るアイダイアグラムである。また、Ｖ０は、波形歪みが生じていないときの最適識別閾値レベルである。つまり、判定識別器２０ａ、２０ｂは、入力信号に波形歪みがない場合、最適識別閾値レベルＶ０を用いて閾値判定処理を行うことで、正確な閾値判定を行うことができる。図４を参照すると、光信号はＰＭＤにより波形歪みが起きているため、判定識別器２０ａ、２０ｂは、最適識別閾値レベルＶ０で判定を行うと判定誤りを起こす可能性が有る事が理解できる。そのため、最良の識別閾値レベルは、入力信号のビット列ａｎにおける前ビットａｎ－１が「１」の場合、Ｖ０より高い「Ｖ＋」となる。一方、最良の識別閾値レベルは、入力信号のビット列ａｎにおける前ビットａｎ－１が「０」の場合、Ｖ０より低い「Ｖ－」となる。前述した最適ずれ値ΔＶは、この「Ｖ０」と「Ｖ＋（あるいはＶ－）」との差分（ずれ量）であり、良好な等化処理を行うための最適な差分値である。従って、図３に示したとおり、セレクタ２２は、入力信号のビット列ａｎにおける前ビットａｎ－１の判定結果に基づいて、判定識別器２０ａの信号出力Ｄ＋か、または判定識別器２０ｂの信号出力Ｄ－のいずれかを選択することで、図４のような波形の歪んだ入力信号に対して正確な等化処理を行うことができる。
　図５Ａは、入力信号における波形歪み量と、波形歪みのないときの最適識別閾値レベルＶ０からの最適ずれ量ΔＶとの関係を示す図である。また、図５Ｂは、最適ずれ量ΔＶの時間変動を示す図である。ここで、最適ずれ量ΔＶは、説明の簡易のため、図４の上下のアイダイアグラムに対して上下対称とする。図５Ａを参照すると、最適ずれ量ΔＶの最適値は、波形歪み量に対して概ね単調増加する。そのため、最適ずれ量ΔＶは、入力信号における波形歪み量に対して、１対１に値を対応させることができる。従って、等化器制御部１５は、波形モニタ部１４のモニタする入力信号の波形歪み量に基づいて、波形歪み量に比例した識別閾値の設定を行えば、図５Ｂに示すように、最適ずれ量ΔＶが時間変動する場合にもアダプティブに信号波形の歪み補償を行うことができる。
　なお、ここでは、説明の簡易のためにΔＶは、図４のアイダイアグラムにおける最適識別閾値レベルＶ０に対して上下対称とした。しかし、等化器制御部１５が、波形歪みの形状に応じて、最適識別閾値レベルＶ０に対して異なるΔＶを設定してもよい。これによって、等化器１３は、より効率の良い歪み補償が行える。
　また、本実施形態では、等化器１３の識別閾値についてのみ説明を行った。これを、等化器制御部１５が、判定識別器２０ａ、２０ｂの識別位相を制御する構成としてもよい。図６は、等化器制御部１５が、等化器１３の識別閾値（図６では、Ｖｔｈ）、および識別位相（図６では、φｐｈ）を制御する歪み補償器１２を示している。このように、等化器制御部１５は、等化器１３を識別閾値か、識別位相のいずれか単独の制御、あるいは識別閾値と識別位相との組み合わせによる制御を行うことができる。これによって、より好適な歪み補償器１２を構成することが可能である。
（第３実施形態）
　次に、本発明の第３実施形態による歪み補償器１２を説明する。図７は、本実施形態における歪み補償器１２の構成を示している。本実施形態では、第２実施形態で説明を行った歪み補償器１２を、さらに詳細に記載して説明を行う。そのため、第２実施形態と構成が同一である部分については、同一の符号を付して説明する。
　本実施形態の歪み補償器１２は、第２実施形態と同様に、等化器１３と、波形モニタ部１４と、等化器制御部１５とを備える。
　まず、等化器１３は、本実施形態において、判定識別器２０ａ、判定識別器２０ｂ、セレクタ２２、遅延器２３ａ、遅延器２３ｂと、を備える。また、セレクタ２２は、本実施形態において、論理積回路６０ａと、論理積回路６０ｂと、論理和回路６１、バッファ回路６２を備える。
　セレクタ２２は、第１実施形態と同様に、出力信号を出力する。出力信号は、セレクタ２２から出力されると分岐される。分岐された出力信号の一方は、図示されない後段の処理部への出力信号となる。また、遅延器２３ａは、分岐されたもう一方の出力信号を入力する。遅延器２３ａは、出力信号へ１ビット分の遅延量を与えて、選択信号２４ａとして論理積回路６０ａへ出力する。一方、遅延器２３ｂは、反転された出力信号を入力する。遅延器２３ｂは、出力信号へ１ビット分の遅延量を与えて、選択信号として論理積回路６０ｂへ出力する。
　判定識別器２０ａ、および判定識別器２０ｂは、第２実施形態と同様に、それぞれ分岐された入力信号を入力して、等化器制御部１５から入力する識別閾値に基づいて入力信号の判定処理を行い、判定結果である信号出力Ｄ＋、および信号出力Ｄ－をセレクタ２２へ出力する。論理積回路６０ａは、判定識別器２０ａから信号出力Ｄ＋と、遅延器２３ａから選択信号２４ａとを入力する。論理積回路６０ａは、信号出力Ｄ＋と選択信号２４ａが一致する場合に、論理和回路６１へ一致信号を出力する。同様に、論理積回路６０ｂは、判定識別器２０ｂから信号出力Ｄ－と、遅延器２３ｂから選択信号２４ｂとを入力する。論理積回路６０ｂは、信号出力Ｄ－と選択信号２４ｂが一致する場合に、論理和回路６１へ一致信号を出力する。論理和回路６１は、論理積回路６０ａ、６０ｂから一致信号を合成して、出力信号としてバッファ回路６２へ出力する。バッファ回路６２は、セレクタ２２の出力として出力信号を出力する。
　このように構成することで、セレクタ２２は、入力信号のビット列ａｎの前ビットａｎ－１が「１」のときに、判定識別器２０ａの信号出力Ｄ＋を選択する。一方、セレクタ２２は、入力信号のビット列ａｎの前ビットａｎ－１が「０」のときに、判定識別器２０ｂの信号出力Ｄ－を選択する。図８は、このように構成されたセレクタ２２の出力を示した論理表である。図８を参照すると、セレクタ２２は、選択信号２４ａ、２４ｂの値によって、信号出力Ｄ＋および信号出力Ｄ－のいずれかを正しく選択できることが理解できる。
　なお、本実施形態でセレクタ２２は、論理積回路６０ａ、６０ｂと、論理和回路６１とで構成した。しかし、セレクタ２２の構成はこれには限定しない。図８の論理表を満足する回路構成であれば、他の構成によっても同様の効果を得られる。例えば、セレクタ２２は、論理回路の構成を変更したものや、トランジスタのスイッチ動作を利用した構成としても良い。
　次に、波形モニタ１４は、モニタ用判定識別器６３と、排他的論理和回路６４と、積分回路６５を備える。
　モニタ用判定識別器６３は、分岐された入力信号を入力する。モニタ用判定識別器６３は、モニタ用識別閾値調整端子と、モニタ用識別位相調整端子を備える。モニタ用判定識別器６３は、モニタ用識別閾値調整端子から入力する識別閾値レベルと、モニタ用識別位相調整端子から入力する識別位相とに基づいて、波形の歪んだ入力信号の閾値判定を行う。モニタ用判定識別器６３は、閾値判定結果として、識別結果信号を排他的論理和回路６４へ出力する。
　排他的論理和回路６４は、モニタ用判定識別器６３の出力する識別結果信号と、セレクタ２２の出力する出力信号とを入力する。図９は、排他的論理和回路６４の論理表を示している。図９を参照すると、排他的論理和回路６４は、識別結果信号のビット列ｂｎと、入力信号のビット列ａｎとが異なる場合に出力を行う。ここで、識別結果信号のビット列ａｎは、ビット誤り率が概ねゼロであるビット列である。そのため、排他的論理和回路６４は、入力信号におけるビット誤り率に比例した、擬似的な誤差信号を出力することになる。排他的論理和回路６４は、誤差信号を積分回路６５へ出力する。
　積分回路６５は、排他的論理和回路６４から誤差信号を入力する。積分回路６５は、入力信号におけるビット誤り率に比例したレベル調整信号を、等化器制御部１５へ出力する。本実施形態において、レベル調整信号が、波形モニタ部１４の出力する波形品質情報となる。積分回路６５は、低域通過フィルタ（ＬＰＦ：Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）や、カウンタ回路を用いて構成することができる。
　なお、モニタ用判定識別器６３は、モニタ用識別閾値調整端子から入力する識別閾値レベルと、モニタ用識別位相調整端子から入力する識別位相を調整することによって、入力信号における任意の位置をモニタすることが可能である。つまり、モニタ用判定識別器６３は、入力信号における任意の位置の閾値判定結果信号を出力することができる。そのため、排他的論理和回路６４は、入力信号における任意の位置の誤差信号を出力することが可能である。図１０は、識別閾値レベルと識別位相の調整を行うことによる、アイダイアグラムにおけるモニタ位置の調整例を示す図である。入力信号のモニタ方法は、入力波形のアイダイアグラムの一点（Ｖ０，φ０）でモニタしても良い。また、図１０に示すように、入力信号のモニタ方法は、識別閾値レベルと識別位相との設定値の組を（Ｖｔｈ，φｐｈ）として、（Ｖ１，φ１）、（Ｖ２，φ２）、（Ｖ３，φ３）、（Ｖ４，φ４）の４状態を周期的にスイッチングする方法でもよい。さらに、入力信号のモニタ方法は、「Ｖｔｈ＝Ｖｔｈ０×ｃｏｓ（２πｆｔ）、φｐｈ＝φｐｈ０×ｓｉｎ（２πｆｔ）：ｆ＝周波数、ｔ＝時間」のように挿引する方法により、より精度良く誤差信号をモニタすることも可能である。
　また、本実施形態において排他的論理和回路６４は、入力の一端に等化器１３の出力信号を入力している。しかし、排他的論理和回路６４は、必ずしも等化器１３の出力信号を入力しなければならないわけではない。等化器１３の出力信号は、概ねビット誤り率がゼロであるビット列である。そのため、排他的論理和回路６４は、ビット誤り率が概ねゼロであるビット列を入力すれば、同様の効果を得られる。すなわち、本実施形態の歪み補償器１２では、波形モニタ部１４は、回路の簡便性から等化器１３の出力信号１３を入力としたが、等化器１３の出力信号を用いることが発明の本質ではなく、等化器１３の出力信号を用いずに波形の歪んだ入力信号のみで波形モニタを構成することも可能である。
　次に、等化器制御部１５は、定常値設定回路６９と、差分値設定回路７０とを備える。
　定常値設定回路６９は、波形歪みがないときの最適識別閾値レベルＶ０を設定する。本実施形態において、定常値設定回路６９は、区別のため、時間変動する波形歪みがないときの最適識別閾値レベルＶ０としてＶ＋を判定識別器２０ａへ出力し、時間変動する波形歪みがないときの最適識別閾値レベルＶ０としてＶ－を判定識別器２０ｂへ出力する。差分値設定回路７０は、時間変動を伴う最適ずれ量ΔＶを設定する。
　差分値設定回路７０は、増幅器６６と、加算器６７と、減算器６８と、ゲイン調整回路７７、７８とを備える。増幅器６６は、波形モニタ部１４が出力するレベル調整信号を入力する。増幅器６６は、レベル調整信号を増幅して、最適ずれ量ΔＶとして出力する。増幅器６６は、オフセット電圧（ΔＶｏｆｆｓｅｔ）を設定することが可能である。増幅器６６は、オフセット電圧によって、システム全体の残留誤差や、回路雑音等の影響をキャンセルすることが可能となる。最適ずれ量ΔＶは、分岐されて、ゲイン調整回路７７を介して加算器６７と、ゲイン調整回路７８を介して減算器６８とへ入力される。加算器６７は、定常値設定回路６９から入力するＶ＋に、増幅器６６から入力する最適ずれ量ΔＶを加算して、等化器１３の判定識別器２０ａへ最適識別閾値レベルＶ＋＋ΔＶとして出力する。減算器６８は、定常値設定回路６９から入力するＶ－から、増幅器６６から入力するΔＶを減算して、等化器１３の判定識別器２０ａへ最適識別閾値レベルＶ――ΔＶとして出力する。
　このように、等化器制御部１５が、波形モニタ１４のモニタする波形品質情報であるレベル調整信号に基づいて、等化器１３の制御パラメータを生成するため、本実施形態の歪み補償器１２は、閾値図５Ａに示した波形の歪み量と最適ずれ量ΔＶとの関係に対応した動作が得られる。そのため、歪み補償器１２は、波形の歪んだ入力信号の歪み量が、図５Ｂに示すように時間的に変動する場合にも、アダプティブに等化器１３を最適な状態へ制御することができる。
　ここで、増幅器６６は、ログアンプを用いることで、ダイナミックレンジが広く、精度の良い制御を行うことが可能である。また、増幅器６６は、ゲイン調整回路７７、７８により、利得Ｇの可変調整を可能とすることで、図５Ａに示した波形の歪み量と最適ずれ量ΔＶとの関係であるグラフの傾き（例えば、Ｇ１～３のように）を調整することができる。これによって、等化器制御部１５は、入力信号の歪み特性に応じた制御を行うことが可能となる。そのため、例えば、歪み補償器１２は、初期設定として伝送路１０にトレーニング信号を伝送させて、歪み特性を取得して、最適な利得Ｇを調整することも可能である。
（第４実施形態）
　次に、本発明の第４実施形態による歪み補償器１２を説明する。図１１は、本実施形態における歪み補償器１２の構成を示している。本実施形態は、第３実施形態で説明を行った歪み補償器１２に、さらに構成を追加して実現する。そのため、第３実施形態と構成が同一である部分については、同一の符号を付して説明する。
　本実施形態の歪み補償器１２は、第３実施形態と同様に、等化器１３と、波形モニタ部１４と、等化器制御部１５とを備え、さらにパフォーマンスモニタ部１１１と、制御回路１１２とを備える。なお、等化器１３と、波形モニタ１４と、等化器制御部１５は、第３実施形態と同様の構成であるので説明を省略して、パフォーマンスモニタ部１１１と、制御回路１１２とを中心に説明を行う。
　まず、パフォーマンスモニタ部１１１は、出力信号の誤り訂正処理を行う。パフォーマンスモニタ部１１１は、ＦＥＣ（Ｆｏｒｗａｒｄ　Ｅｒｒｏｒ　Ｃｏｒｒｅｃｔｉｏｎ）ＬＳＩ等により構成される。ＦＥＣ　ＬＳＩは、送信側で予め付加される冗長符号を用いて、受信側で受信データの誤り訂正を行う。そのため、ＦＥＣ　ＬＳＩの行う受信データの誤り訂正結果を集計することで、ＢＥＲに相当するデータを取得することができる。パフォーマンスモニタ部１１１は、等化器１３から出力信号を入力する。パフォーマンスモニタ部１１１は、出力信号の誤り訂正処理を行って、誤り訂正後の出力信号を、図示されない後段の処理部へ出力する。パフォーマンスモニタ部１１１は、誤り訂正処理による誤り訂正結果を集計して、誤り訂正率を算出する。パフォーマンスモニタ部１１１は、誤り訂正率情報を制御回路１１２へ出力する。
　次に、制御回路１１２は、出力信号の誤り訂正率情報に基づいて、等化器制御部１５の定常値設定回路６９の制御を行う。制御回路１１２は、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍａｂｌｅ　Ｇａｔｅ　Ａｒｒｅｙ）を用いて構成する。制御回路１１２は、パフォーマンスモニタ部から出力信号の誤り訂正率情報を入力する。制御回路１１２は、出力信号の誤り訂正率を取得する。制御回路１１２は、誤り訂正率情報に基づいて、定常値設定回路６９へ定常値制御信号を出力する。
　等化器制御部１５の定常値設定回路６９は、本実施形態において、制御回路１１２から入力する定常値制御信号に基づいて、最適識別閾値レベルＶ０を最適な値となるように設定する。定常値設定回路６９は、制御回路１１２からの定常値制御信号に基づいて設定した最適識別閾値レベルＶ０を、加算器６７および減算器６８へ出力する。
　このように構成することで、パフォーマンスモニタ部１１１と制御回路１１２による定常値設定回路６９へのフィードバック制御が、時間的に比較的低速で変動する伝送路１０の伝播特性の変化に対して好適に対応することがきる。また、波形モニタ部１４と等化器制御部１５による等化器１３へのフィードフォワード制御が、時間的に比較的高速で変動する伝送路１０の伝播特性の変化に対して好適に対応することができる。
　なお、制御回路１１２による定常値設定回路６９の制御は、必ずしもアダプティブに行う必要はない。例えば、伝送路１０において送受信間でトレーニング信号を送受信することによって初期設定を行い、定常値設定回路６９は、初期設定により決定した固定値を設定することとしても良い。また、差分値設定回路７０が、定常値設定回路６９による等化器１３への初期設定時に、ＯＦＦ設定とする機能を持たせる。これによって、定常値設定回路６９は、差分値設定回路７０の影響を受けることなく、効率良く等化器１３を制御することができる。
（第５実施形態）
　次に、本発明の第５実施形態による歪み補償器１２を説明する。図１２は、本実施形態における歪み補償器１２の構成を示している。本実施形態では、第１実施形態から第４実施形態で説明を行った歪み補償器１２において、等化器１３が光等化器１０２へ置き換わっている。そのため、第１実施形態から第４実施形態の歪み補償器１２と構成が同一である部分については、同一の符号を付して説明する。
　本実施形態の歪み補償器１２は、光等化器１０２と、光カプラ（スプリッタ）１０１と、光電変換部１１と、波形モニタ部１４と、等化器制御部１５とを備える。
　光等化器１０２は、ＦＢＧ（Ｆｉｂｅｒ　Ｂｒａｇｇ　Ｇｒａｔｉｎｇ）タイプや、ＶＩＰＡ（Ｖｉｒｔｕａｌｌｙ　Ｉｍａｇｅｄ　Ｐｈａｓｅｄ　Ａｒｒａｙ）タイプの分散補償器や、分散補償ファイバ（ＤＣＦ：Ｄｉｓｐｅｒｓｉｏｎ　Ｃｏｍｐｅｎｓｉｏｎ　Ｆｉｂｅｒ）タイプの可変分散補償器や、偏波モード分散補償器等により構成される。歪み補償器１２に入力された光信号（以下、光入力信号）は、光カプラ１０１で分岐される。光等化器１０２は、分岐された一方の光入力信号を入力する。また、光電変換部１１は、分岐されたもう一方の光入力信号を入力する。
　光電変換部１１は、前述した通り光―電気変換を行って、光入力信号を電気信号へ変換を行う。光電変換部１１は、電気入力信号を波形モニタ部１４へ出力する。
　波形モニタ部１４は、前述の通り入力信号をモニタして波形品質情報を生成する。波形モニタ部１４は、波形品質情報を等化器制御部１５へ出力する。等化器制御手段１５は、波形品質情報に基づいて光等化器１０２の制御パラメータを生成する。
　なお、波形モニタ１４、および等化器制御手段１５は、前述した第１実施形態から第３実施形態の構成を適用することが可能である。
　このように、構成された歪み補償器１２は、入力信号が光信号のまま光等化器によって波形等化される際にも、好適に波形歪みを補償することが可能である。なお、本実施形態では、光電変換手段１１を用いて光入力信号を電気信号へ変換している。しかし、例えば、光サンプリング方式による波形モニタ１４を用いれば、光電変換手段１１を介することなく波形品質情報をモニタすることが可能である。
（第６実施形態）
　次に、本発明の第６実施形態による歪み補償器１２を説明する。図１３は、本実施形態における歪み補償器１２の構成を示している。本実施形態では、第１実施形態で説明を行った歪み補償器１２を、さらに詳細に記載して説明を行う。そのため、第１実施形態と構成が同一である部分については、同一の符号を付して説明する。本実施形態の歪み補償器１２は、等化器１３に直接フィードバック型のＤＦＥ（特開２００１－３０８７５０号公報）を用いている。
　本実施形態の歪み補償器１２は、等化器１３と、波形モニタ部１４と、等化器制御部１５とを備える。また、本実施形態の等化器１３は、判定識別器２０と、加算器７１と、遅延器７２と、乗算器７３とを備える。
　波形モニタ１４は、第１実施形態と同様に、入力信号をモニタして、波形品質情報を生成する。波形モニタ１４は、分岐された入力信号の一方を入力する。波形モニタ１４は、入力信号をモニタして、波形品質情報を生成する。波形モニタ１４は、波形品質情報を、等化器制御部１５へ出力する。
　等化器制御部１５は、第１実施形態と同様に、等化器１３の制御パラメータを生成する。本実施形態において、等化器制御部１５は、等化器１３の乗算器７３への重み係数調整回路となっている。等化器制御部１５は、波形モニタ１４から波形品質情報を入力する。等化器制御部１５は波形品質情報に基づいて、等化器１３の制御パラメータである重み係数（ｗ）を決定する。等化器制御部１５は、重み係数（ｗ）を、等化器１３の乗算器７３へ出力する。等化器制御部１５は、波形品質情報に基づいて重み係数（ｗ）を調整することで、アダプティブに等化器１３の制御を行うことが可能である。
　等化器１３は、第２実施形態と同様に、入力信号に対して等化処理を行う。本実施形態において、等化器１３は、直接フィードバック型のＤＦＥ（特開２００１－３０８７５０号公報）である。等化器１３は、分岐された入力信号の一方を入力する。
　加算器７１は、２つの入力ポートの内、一方の入力ポートに、入力信号を入力する。加算器７１は、もう一方の入力ポートに、重み付け補正信号を入力する。重み付け補正信号は、乗算器７３により生成される。加算器７１は、入力信号へ重み付け補正信号を加算処理して、判定識別器２０へ補正入力信号として出力する。
　判定識別器２０は、加算器７１から出力された補正入力信号を入力する。判定識別器２０は、入力信号の閾値判定処理を行って、閾値判定結果として出力信号を出力する。なお、判定識別器２０は、識別閾値調整端子と、識別位相調整端子とを備えている。判定識別器２０は、識別閾値調整端子から入力する識別閾値レベルＶ０と、識別位相調整端子から入力する識別位相φ０とを調整することによって、補正入力信号における任意の位置の識別処理を行うことができる。判定識別器２０の出力した出力信号は分岐されて、一方は、図示されない後段の処理部への出力信号として出力される。
　遅延器７２は、分岐されたもう一方の出力信号を入力する。遅延器７２は、出力信号に遅延量（Ｔ）を１ビット分与えて、補正信号として乗算器７３へ出力する。つまり、補正信号は、入力信号のビット列ａｎにおける前ビットａｎ－１となる。ここで、遅延器７２が出力信号に与える遅延量（Ｔ）は、正確に１ビット分である必要はない。遅延器７２が出力信号に与える遅延量（Ｔ）は、「０ビット＜Ｔ＜２ビット」の間で最適となるように調整を行う。
　乗算器７３は、遅延器７２からの補正信号と、等化器制御部１５からの重み係数（ｗ）を入力する。乗算器７３は、補正信号に重み係数を乗算する。このように乗算器７３は、加算器７１へフィードバックされる補正信号（ａｎ－１）に対して、重み係数（ｗ）を乗算することで、補正信号の振幅調整を行う。乗算器７３は、重み係数（ｗ）を乗算した後の補正信号を、重み付け補正信号として、加算器７１へ出力する。加算器７１は、前述の通り、入力信号へ、重み付け補正信号の加算処理を行う。
　このように、等化器制御部１５は、波形モニタ１４により生成された波形品質情報に基づいて、重み係数（ｗ）を調整する。そのため、等化器制御部１５は、アダプティブに等化器１３の制御を行うことができる。
（第７実施形態）
　次に、本発明の第７実施形態による歪み補償器１２を説明する。図１４は、本実施形態における歪み補償器１２の構成を示している。本実施形態では、第６実施形態で説明を行った歪み補償器１２を、さらに詳細に記載して説明を行う。そのため、第６実施形態と構成が同一である部分については、同一の符号を付して説明する。
　本実施形態の歪み補償器１２は、等化器１３と、波形モニタ部１４と、等化器制御部１５とを備える。
　まず、本実施形態の波形モニタ１４は、第３実施形態で説明を行った波形モニタ１４と同様の構成である。すなわち、波形モニタ１４は、モニタ用判定識別器６３と、排他的論理和回路６４と、積分回路６５を備える。モニタ用判定識別器６３は、分岐された入力信号を入力して、モニタ用識別閾値調整端子から入力する識別閾値レベルとモニタ用識別位相調整端子から入力する識別位相とに基づいて、入力信号の閾値判定処理を行い、閾値判定結果として、閾値判定結果信号を排他的論理和回路６４へ出力する。また、排他的論理和回路６４は、モニタ用判定識別器６３から閾値判定結果信号と、分岐された等化器１３の出力信号とを入力する。排他的論理和回路６４は、閾値判定結果信号と出力信号に基づいて、入力信号におけるビット誤り率に比例した擬似的な誤差信号を生成する。排他的論理和回路６４は、生成された誤差信号を積分回路６５へ出力する。積分回路６５は、排他的論理和回路６４から誤差信号を入力する。積分回路６５は、誤差信号に基づいて、入力信号におけるビット誤り率に比例したレベル調整信号を生成する。積分回路６５は、レベル調整信号を、等化器制御部１５へ出力する。なお、モニタ用判定識別器６３は、モニタ用識別閾値調整端子から入力する識別閾値レベルと、モニタ用識別位相調整端子から入力する識別位相とを調整することによって、入力信号における任意の位置の閾値判定処理を行うことができる。
　次に、本実施形態の等化器制御部１５は、第３実施形態で説明を行った構成とほぼ同様の構成である。すなわち、等化器制御部１５は、定常値設定回路６９と、差分値設定回路７０とを備える。また、本実施形態において、差分値設定回路７０は、増幅器７０と、加算器６７とを備える。
　まず、定常値設定回路６９は、最適な重み係数（以下、最適重み係数ｗ０）を設定する。最適重み係数ｗ０は、多数のデータにより統計的に設定することができる。定常値設定回路６９は、最適重み係数ｗ０を加算器６７へ出力する。
　次に、差分値設定回路７０は、重み係数ｗを設定する。本実施形態において、重み係数ｗは、最適重み係数ｗ０と、時間変動を伴う最適重み係数ｗ０からの補正値である補正重み係数Δｗとを用いて、「ｗ＝ｗ０＋Δｗ」で表される。差分値設定回路７０は、増幅器６６と、加算器６７とを備える。
　増幅器６６は、波形モニタ部１４が出力するレベル調整信号を入力する。増幅器６６は、レベル調整信号を増幅して、補正重み係数Δｗとして、加算器６７へ出力する。なお、増幅器６６は、オフセット電圧（Δｗｏｆｆｓｅｔ）を設定することが可能であるのは、第３実施形態と同様である。また、増幅器６６は、ログアンプを用いることで、ダイナミックレンジが広く、精度の良い制御を行うことが可能である点も、第３実施形態と同様である。
　加算器６７は、定常値設定回路６９から最適重み係数ｗ０を入力し、また、増幅器６６から補正重み係数Δｗを入力する。加算器６７は、最適重み係数ｗ０と補正重み係数Δｗとを加算して、重み係数ｗを等化器１３の乗算器７３へ出力する。
　本実施形態の等化器１３は、第６実施形態と同様の構成であり、直接フィードバック型のＤＦＥ（特開２００１－３０８７５０号公報）を用いている。すなわち、等化器１３は、第６実施形態と同様に、判定識別器２０と、加算器７１と、遅延器７２と、乗算器７３とを備える。そのため、第６実施形態と異なる部分を中心に説明を行う。
　まず、乗算器７３は、遅延器７２からの補正信号と、等化器制御部１５から重み係数ｗとを入力する。本実施形態における重み係数ｗは、前述の通り、最適重み係数ｗ０と補正重み係数Δｗとを加算した係数である。乗算器７３は、補正信号に重み係数を乗算する。このように乗算器７３は、加算器７１へフィードバックされる補正信号（ａｎ－１）に対して、重み係数ｗを乗算することで、補正信号の振幅調整を行う。本実施形態において、等化器１３のこの他の構成については、第６実施形態と同様であるので説明を省略する。
　このように、等化器制御部１５は、波形モニタ１４の生成する波形品質情報に基づいて、重み係数ｗを調整する。そのため、等化器制御部１５は、アダプティブに等化器１３の制御を行うことができる。
（第８実施形態）
　次に、本発明の第８実施形態による歪み補償器１２を説明する。図１５は、本実施形態における歪み補償器１２の構成を示している。本実施形態では、第１実施形態で説明を行った歪み補償器１２を、さらに詳細に記載して説明を行う。そのため、第１実施形態と構成が同一である部分については、同一の符号を付して説明する。本実施形態の歪み補償器１２は、等化器１３が、ＦＦＥと、ＤＦＥとの組合せにより構成される。本実施形態の歪み補償器１２は、等化器１３と、波形モニタ部１４と、等化器制御部１５とを備える。
　まず、等化器１３は、本実施形態において、加算器９０と、ＦＦＥ９１と、ＤＦＥ９２とを備える。
　ＦＦＥ９１は、複数の遅延器９１１と、複数の乗算器９１２とを備える。複数の遅延器９１１は、波形の歪んだ入力信号を入力する。複数の遅延器９１１は、それぞれ直列に接続されており、複数の遅延器９１１の各々において波形の歪んだ入力信号へ遅延を与えて後段へ出力する。複数の乗算器９１２は、それぞれ、複数の遅延器９１１からの出力をタップして入力する。複数の乗算器９１２は、波形の歪んだ入力信号に、それぞれ、重み係数（図１５のｗ０～ｗＮ）を乗算して、重み付け入力信号として加算器９０へ出力する。
　また、ＤＦＥ９２は、判定識別器９２０と、複数の遅延器９２１と、複数の乗算器９２２とを備える。ＤＦＥ９２は、加算器９０の出力する合成信号を入力する。ＤＦＥ９２は、合成信号に対して判定識別器９２０で閾値判定処理を行って、出力信号として図示されない後段の処理部へ出力する。ＤＦＥ９２は、出力信号を分岐して、複数の遅延器９２１へ入力する。複数の遅延器９２１は、それぞれ、直列に接続されており、複数の遅延器９２１の各々において出力信号へ遅延を与えて後段へ出力する。複数の乗算器９１２は、それぞれ複数の遅延器９１１からの出力をタップして入力する。複数の乗算器９１２は、出力信号に、それぞれ、重み係数（図１５のｗＮ＋１～ｗＭ）を乗算して、重み付け出力信号として加算器９０へ出力する。
　加算器９０は、ＦＦＥ９１から入力する重み付け入力信号と、ＤＦＥ９２から入力する重み付け出力信号とを合成して、ＤＦＥ９２の判定識別器９２０へ出力する。
　次に、波形モニタ１４は、第１実施形態と同様に、分岐された入力信号をモニタして波形品質情報を生成する。波形モニタ１４は、波形品質情報を等化器制御部１５へ出力する。
　次に、等化器制御部１５は、分散量推定部９３と、ルックアップデータテーブル９４とを備える。
　ルックアップデータテーブル９４は、ＦＦＥ９１およびＤＦＥ９２の複数の乗算器９１２、９２２へ設定する重み係数（ｗ０～ｗＮ、およびｗＮ＋１～ｗＭ）を、伝送路１０の分散量に対応させて記録している。重み係数は、多くの分散量データに基づいて統計的に決定される。
　分散量推定部９３は、波形モニタ１４から入力された波形品質情報に基づいて、伝送路１０の分散量を推定する。分散量推定部９２は、推定された分散量に対応する重み係数をルックアップデータテーブル９４から選択して、ＦＦＥ９１およびＤＦＥ９２の複数の乗算器９１２、９２２へ設定する。
　なお、本実施形態では、重み係数の決定するために伝送路１０の分散量を推定して、伝送路１０の分散量に対応した重み係数を選択している。しかし、重み係数を決定するための基準データは、伝送路１０の分散量には限定しない。例えば、重み係数は、偏波モード分散、波長分散、ＢＥＲ、信号対雑音比、波形ヒストグラム等を、単独、あるいは複数の組み合わせて用いて決定しても構わない。これらの波形品質情報は、第１実施形態と同様に、波形モニタ部１４で生成することが可能である。また、ルックアップデータテーブル９４は、複数の乗算器９１２、９２２の重み係数の他、判定識別器９２０の識別閾値や、識別位相などの設定パラメータについて記録してもよい。これらによって、より好適な歪み補償器１２が、実現できる。
　従来、ＦＦＥ９１とＤＦＥ９２で構成されるような等化器１３は、複数の乗算器９１２、９２２へ入力する重み係数（ｗ０～ｗＮ、およびｗＮ＋１～ｗＭ）を設定する必要があり、非常に複雑な制御を必要とする。しかし、本実施形態の歪み補償器１２は、ルックアップデータテーブル９４が、予め伝送路１０の分散量に対応する重み係数を、伝送路１０の分散量に対応して記録している。そのため、等化器制御部１５は、伝送路１０の分散量が、時間的に変動する場合にも、アダプティブに最適な重み係数を選択することでき、等化器１３を高速かつシンプルに制御を行うことができる。
　ここまで、本発明による信号波形歪み補償器の説明を行ってきた。本発明の歪み補償器１２は、等化器制御部１５が、波形モニタ１４が入力信号をモニタして生成した波形品質情報をフィードフォワード的に用いることで、簡易な構成で等化器１３をアダプティブに制御することができる。そのため、本発明の信号波形歪み補償器は、波形の歪み量が時間変動する受信信号を、高速且つ安定的に適応等化することができる。また、本発明の信号波形歪み補償器は、簡易な構成で実現できるため、構成回路の小型化と、低消費電力化を実現できる。
　なお、各実施形態により説明を行ってきたが、各実施形態は、独立してのみ実現可能なものではない。各実施形態は、それぞれを組み合わせることによって実現することも可能である。例えば、第４実施形態におけるパフォーマンスモニタ部１１１と制御回路１１２は、第５～第７実施形態に適用することで、パフォーマンスモニタ部１１１と制御回路１１２に等化器制御部１５の定常値設定回路６９の制御を行わせることが可能である。
　以上、実施の形態を参照して本願発明を発明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
なお、本出願は、２００８年８月２８日に出願された日本出願番号２００８－２２０４９２に基づく優先権を主張するものであり、日本出願番号２００８－２２０４９２における開示内容は引用により本出願に組み込まれる。
（項）前記入力信号は、光入力信号であり、前記光入力信号を分岐する光カプラと、分岐された前記光入力信号の一方を入力して、前記光入力信号の光－電気変換を行う光電変換部とをさらに備え、前記等化器は、光入力信号の波形等化処理を行う光等化器であり、前記波形モニタは、前記光電変換部が変換を行った前記入力信号を入力して、前記入力信号をモニタすることで前記入力信号の波形歪みの度合を示す波形品質情報を生成し、前記等化器制御部は、前記波形品質情報に基づいて、前記光等化器が前記光入力信号の等化処理に使用するパラメータを制御して、前記等化器は、分岐された前記光入力信号のもう一方を前記光電変換部と並列に入力して、前記パラメータに基づいて前記光入力信号の前記等化処理を行って、前記光入力信号の波形歪みを補償する信号波形歪み補償器。

Claims (32)

  1. 　入力信号の波形歪みの度合をモニタして、波形品質情報を生成する波形モニタと、
    　前記波形品質情報に基づいて、前記入力信号の等化処理に使用するパラメータを制御する等化器制御部と、
    　前記入力信号を入力して、前記パラメータに基づいて前記入力信号の前記等化処理を行って、前記入力信号の波形歪みを補償する等化器と
    　を備える信号波形歪み補償器。
  2. 　請求の範囲１に記載の信号波形歪み補償器であって、
    　前記波形モニタは、
    　前記入力信号を入力して、前記入力信号の閾値判定を行い、前記閾値判定の識別結果信号を出力するモニタ用判定識別器と、
    　前記等化器が前記等化処理を行って波形歪みの補償された出力信号と、前記識別結果信号とを入力して、前記出力信号と前記判定結果信号とが一致しない場合に誤差信号を出力する排他的論理和回路と、
    　前記誤差信号に基づいた前記入力信号のＢＥＲ（Ｂｉｔ　Ｅｒｒｏｒ　Ｒａｔｅ）に対応するレベル調整信号を前記波形品質情報として出力する積分回路と
    　を備える信号波形歪み補償器。
  3. 　請求の範囲２に記載の信号波形歪み補償器であって、
    　前記モニタ用判定識別器は、
    　前記入力信号においてモニタを行う識別閾値を調整する事が可能なモニタ用識別閾値調整端子と、
    　前記入力信号においてモニタを行う識別位相を調整することが可能な識別位相調整端子と
    　を備える信号波形歪み補償器。
  4. 　請求の範囲３に記載の信号波形歪み補償器であって、
    　前記等化器は、ループ展開（Ｌｏｏｐ－Ｕｎｒｏｌｌｉｎｇ／Ｌｏｏｋ－Ａｈｅａｄ）型の判定帰還型等化器（ＤＦＥ：Ｄｅｃｉｓｉｏｎ　Ｆｅｅｄｂａｃｋ　Ｅｑｕａｌｉｚｅｒ）である信号波形歪み補償器。
  5. 　請求の範囲４に記載の信号波形歪み補償器であって、
    　前記等化器は、
    　前記入力信号を入力して、閾値判定において基準となる閾値レベルである最適判定識別閾値より高い第１判定識別閾値を設定して前記入力信号の閾値判定を行って第１識別結果を出力する第１判定識別器と、
    　前記入力信号を前記第１判定識別器と並列に入力して、前記最適判定識別閾値より低い第２判定識別閾値を設定して前記入力信号の閾値判定を行って第２識別結果を出力する第２判定識別器と、
    　前記第１判定結果と前記第２判定結果とを入力して、前記第１判定結果と前記第２判定結果のうちのいずれかを選択して、前記出力信号として出力するセレクタと、
    　前記出力信号を入力して、前記出力信号に１ビット分の時間的遅延量を与えて、選択信号として前記セレクタへ出力する遅延器と
    　を備え、
    　前記セレクタは、前記選択信号に基づいて、前記第１判定結果と前記第２判定結果のうちのいずれかを選択する
    　信号波形歪み補償器。
  6. 　請求の範囲５に記載の信号波形歪み補償器であって、
    　前記等化器制御部は、
    　前記最適判定識別閾値を出力する定常値設定回路と、
    　前記レベル調整信号を入力して、前記レベル調整信号に基づいて前記入力信号の歪み量に応じた前記最適判定識別閾値からの補正値である最適ずれ量を生成し、前記最適判定識別閾値と前記最適ずれ量とに基づいて前記第１判定識別閾値と前記第２判定識別閾値とを生成する差分値設定回路と
    　を備える信号波形歪み補償器。
  7. 　請求の範囲６に記載の信号波形歪み補償器であって、
    　前記差分値設定回路は、
    　前記レベル調整信号を入力して、前記レベル調整信号を増幅し、前記最適ずれ量として出力する増幅器と、
    　前記最適判定識別閾値と前記最適ずれ量とを入力して、前記最適判定識別閾値に前記最適ずれ量を加算することで前記第１判定識別閾値を生成する加算器と、
    　前記最適判定識別閾値と前記最適ずれ量とを前記加算器と並列に入力して、前記最適判定識別閾値から前記最適ずれ量を減算すること前記第２判定識別閾値を生成する減算器と
    　を備える信号波形歪み補償器。
  8. 　請求の範囲７に記載の信号波形歪み補償器であって、
    　前記差分値設定回路は、前記加算器と前記減算器とにそれぞれ接続されるゲイン調整回路をさらに備え、
    　前記各ゲイン調整回路は、前記最適ずれ量をそれぞれ入力して前記最適ずれ量の値を調整することで、前記加算器と前記減算器へ出力する前記最適ずれ量を非対称に調整する
    　信号波形歪み補償器。
  9. 　請求の範囲８に記載の信号波形歪み補償器であって、
    　前記出力信号の誤り訂正を行って誤り訂正率を算出するパフォーマンスモニタ部と、
    　前記誤り訂正率に基づいて、前記定常値設定回路の出力する前記最適判定識別閾値を制御する制御回路と
    　をさらに備える信号波形歪み補償器。
  10. 　請求の範囲９に記載の信号波形歪み補償器であって、
    　前記増幅器は、ログアンプを用いて構成される信号波形歪み補償器。
  11. 　請求の範囲１０に記載の信号波形歪み補償器であって、
    　前記積分回路は、低域通過フィルタを用いて構成される信号波形歪み補償器。
  12. 　請求の範囲３に記載の信号波形歪み補償器であって、
    　前記等化器は、直接フィードバック型のＤＦＥである信号波形歪み補償器。
  13. 　請求の範囲１２に記載の信号波形歪み補償器であって、
    　前記等化器は、
    　前記入力信号と、前記入力信号に前記入力信号の振幅を調整する重み付け帰還信号とを入力して、前記入力信号に前記重み付け帰還信号を加算して、補正入力信号を生成する加算器と、
    　前記補正入力信号の閾値判定を行って、識別結果として出力信号を出力する第３判定識別器と、
    　前記出力信号を入力して、前記出力信号に１ビット分の時間的遅延量を与えて帰還信号を生成する遅延器と、
    　前記帰還信号に、重み信号を乗算して、前記重み付け帰還信号を生成する乗算器と
    　を備える信号波形歪み補償器。
  14. 　請求の範囲１３に記載の信号波形歪み補償器であって、
    　前記等化器制御部は、
    　前記最適判定識別閾値を出力する定常値設定回路と、
    　前記レベル調整信号を入力して、前記レベル調整信号に基づいて前記入力信号の歪み量に応じた前記最適判定識別閾値からの補正値である最適ずれ量を生成し、前記最適判定識別閾値と前記最適ずれ量とに基づいて前記重み信号を生成する差分値設定回路と
    　を備える信号波形歪み補償器。
  15. 　請求の範囲１４に記載の信号波形歪み補償器であって、
    　前記差分値設定回路は、
    　前記レベル調整信号を入力して、前記レベル調整信号を増幅し、前記最適ずれ量として出力する増幅器と、
    　前記最適判定識別閾値と前記最適ずれ量とを入力して、前記最適判定識別閾値に前記最適ずれ量を加算することで前記重み信号を生成する加算器と
    　を備える信号波形歪み補償器。
  16. 　請求の範囲１５に記載の信号波形歪み補償器であって、
    　前記出力信号の誤り訂正を行って誤り訂正率を算出するパフォーマンスモニタ部と、
    　前記誤り訂正率に基づいて、前記定常値設定回路の出力する前記最適判定識別閾値を制御する制御回路と
    　をさらに備える信号波形歪み補償器。
  17. 　請求の範囲１に記載の信号波形歪み補償器であって、
    　前記等化器は、ＦＦＥ（Ｆｅｅｄ－Ｆｏｒｗａｒｄ　Ｅｑｕａｌｉｚｅｒ）とＤＦＥとの組合せにより構成される信号波形歪み補償器。
  18. 　請求の範囲１７に記載の信号波形歪み補償器であって、
    　前記等化器制御部は、
    　前記入力信号の前記波形分散量に対応する重み係数を、前記波形分散量に対応させて記憶するルックアップデータテーブルと、
    　前記波形品質情報に基づいて前記入力信号の波形分散量を推定して、前記ルックアップテーブルから前記波形分散量に対応する選択重み係数を抽出する分散量推定部と
    　を備える信号波形歪み補償器。
  19. 　請求の範囲１８に記載の信号波形歪み補償器であって、
    　前記等化器は、
    　前記入力信号に前記重み係数を乗算して重み付け入力信号を生成するＦＦＥと、
    　等化処理後の出力信号に前記重み係数を乗算して重み付け出力信号を生成するＤＦＥと、
    　前記重み付け入力信号と前記重み付け出力信号とを合成して合成信号を生成する加算器と
    　を備え、
    　前記ＤＦＥは、前記合成信号を入力して、前記合成信号の閾値判定を行って、前記識別結果を前記出力信号として出力する
    　信号波形歪み補償器。
  20. 　請求の範囲１９に記載の信号波形歪み補償器であって、
    　前記ＦＦＥは、複数の第１遅延器と、複数の第１乗算器とを備え、
    　前記ＤＦＥは、複数の第２遅延器と、複数の第２乗算器と、識別判定器とを備え、
    　前記分散量推定部は、前記波形分散量に基づいて前記ルックアップテーブルから、前記複数の第１乗算器の各々と、前記第２乗算器の各々とにそれぞれ対応する前記重み付け係数を抽出し、
    　前記複数の第１遅延器の各々は、直列に接続されており、前記入力信号を入力して、前記各第１遅延器において予め定められた遅延を前記入力信号に与えながら後段の第１遅延器へ出力し、
    　前記各第１乗算器は、それぞれ前記各第１遅延器と対応して接続されて、それぞれ対応する前記各第１遅延器の出力に前記各第１乗算器毎の前記重み付け係数を乗算して前記重み付け入力信号を生成し、
    　前記複数の第２遅延器の各々は、直列に接続されており、前記出力信号を入力して、前記各第２遅延器において予め定められた遅延を前記出力信号に与えながら後段の第２遅延器へ出力し、
    　前記各第２乗算器は、それぞれ前記各第２遅延器と対応して接続されて、それぞれ対応する前記各第２遅延器の出力に前記各第２乗算器毎の前記重み付け係数を前記乗算して前記重み付け出力信号を生成し、
    　前記加算器は、前記各第１乗算器から前記重み付け入力信号と、前記各第２乗算器から前記重み付け出力信号を入力して、前記各重み付け入力信号と、前記各重み付け入力信号とを合成して前記合成信号を生成し、
    　前記判定識別器は、前記合成信号を入力して、前記合成信号の閾値判定を行って、前記識別判定の結果として前記出力信号を出力する
    　信号波形歪み補償器。
  21. 　請求の範囲１に記載の信号波形歪み補償器であって、
    　前記波形モニタは、アイ開口度モニタ、偏波モード分散（ＰＭＤ：Ｐｏｌａｒｉｚａｔｉｏｎ　Ｍｏｄｅ　Ｄｉｓｕｐｅｒｓｉｏｎ）モニタ、ＤＧＤ（Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｇｒｏｕｐ　Ｄｅｌａｙ）モニタ、波長分散（ＣＤ：Ｃｈｏｒｏｍａｔｉｃ　Ｄｉｓｐｅｒｓｉｏｎ）モニタ、信号対雑音比（ＳＮＲ：Ｓｉｇｎａｌ－ｔｏ－Ｎｏｉｓｅ　Ｒａｔｉｏ）モニタ、ヒストグラム推定モニタのうちのいずれか、あるいは複数の組合せである信号波形歪み補償器。
  22. 　入力信号を入力するステップと、
    　前記入力信号の波形歪みの度合をモニタして波形品質情報を生成するステップと、
    　前記波形品質情報に基づいて、前記等化器が前記入力信号の等化処理に使用するパラメータを制御するステップと、
    　前記パラメータに基づいて前記入力信号の前記等化処理を行って前記入力信号の波形歪みを補償するステップと
    　を備える信号波形歪み補償方法。
  23. 　請求の範囲２２に記載の信号波形歪み補償方法であって、前記波形品質情報を生成するステップは、
    　前記入力信号の閾値判定を行って前記閾値判定の閾値判定結果を出力するステップと、
    　前記等化処理を行って波形歪みの補償された出力信号と、前記閾値判定結果信号とを入力して、前記出力信号と前記判定結果信号とが一致しない場合に誤差信号を出力するステップと、
    　前記誤差信号に基づいた前記入力信号のＢＥＲに対応するレベル調整信号を前記波形品質情報として出力するステップと
    　を含む信号波形歪み補償方法。
  24. 　請求の範囲２３に記載の信号波形歪み補償方法であって、前記等化処理を行って前記入力信号の波形歪みを補償するステップは、
    　閾値判定において基準となる閾値レベルである最適判定識別閾値より高い第１判定識別閾値に基づいて前記入力信号の閾値判定を行い第１閾値判定結果を出力するステップと、
    　前記最適判定識別閾値より低い第２判定識別閾値に基づいて前記入力信号の閾値判定を行い第２閾値判定結果を出力するステップと、
    　前記第１判定結果と前記第２判定結果のうちのいずれかを選択して前記出力信号として出力するステップと、
    　１ビット分の時間的遅延量を与えた前記出力信号を選択信号として前記セレクタへ出力する遅延器と、
    　前記選択信号に基づいて、前記第１判定結果と前記第２判定結果のうちのいずれかを選択するステップと
    　を含む信号波形歪み補償方法。
  25. 　請求の範囲２４に記載の信号波形歪み補償方法であって、前記等化処理に使用するパラメータを制御するステップは、
    　前記最適判定識別閾値を出力するステップと、
    　前記レベル調整信号に基づいて前記入力信号の歪み量に応じた前記最適判定識別閾値からの補正値である最適ずれ量を生成するステップと、
    　前記最適判定識別閾値と前記最適ずれ量とに基づいて前記第１判定識別閾値と前記第２判定識別閾値とを生成するステップと
    　を含む信号波形歪み補償方法。
  26. 　請求の範囲２５に記載の信号波形歪み補償方法であって、前記最適ずれ量を生成するステップは、
    　前記レベル調整信号を増幅して前記最適ずれ量として出力するステップ
    　を含み、
    　前記第１判定識別閾値と前記第２判定識別閾値とを生成するステップは、
    　前記最適判定識別閾値に前記最適ずれ量を加算することで前記第１判定識別閾値を生成するステップと、
    　前記最適判定識別閾値から前記最適ずれ量を減算すること前記第２判定識別閾値を生成するステップと
    　を含む信号波形歪み補償方法。
  27. 　請求の範囲２６に記載の信号波形歪み補償方法であって、前記第１判定識別閾値と前記第２判定識別閾値とを生成するステップは、
    　前記最適ずれ量の値を調整することで、前記加算器と前記減算器へ出力する前記最適ずれ量を非対称に調整するステップ
    　を含む信号波形歪み補償方法。
  28. 　請求の範囲２３に記載の信号波形歪み補償方法であって、前記等化処理を行って前記入力信号の波形歪みを補償するステップは、
    　前記入力信号と、前記入力信号に前記入力信号の振幅を調整する重み付け帰還信号とを加算して補正入力信号を生成するステップと、
    　前記補正入力信号の閾値判定を行って閾値判定結果として出力信号を出力するステップと、
    　前記出力信号に１ビット分の時間的遅延量を与えて帰還信号を生成するステップと、
    　前記帰還信号に重み信号を乗算して前記重み付け帰還信号を生成するステップと
    　を含む信号波形歪み補償方法。
  29. 　請求の範囲２８に記載の信号波形歪み補償方法であって、前記等化処理に使用するパラメータを制御するステップは、
    　前記最適判定識別閾値を出力するステップと、
    　前記レベル調整信号に基づいて前記入力信号の歪み量に応じた前記最適判定識別閾値からの補正値である最適ずれ量を生成するステップと、
    　前記最適判定識別閾値と前記最適ずれ量とに基づいて前記重み信号を生成するステップと
    　を含む信号波形歪み補償方法。
  30. 　請求の範囲２９に記載の信号波形歪み補償方法であって、
    　前記最適ずれ量を生成するステップは、
    　前記レベル調整信号を増幅して前記最適ずれ量として出力するステップ
    　を含み、
    　前記重み信号を生成するステップは、
    　前記最適判定識別閾値に前記最適ずれ量を加算することで前記重み信号を生成するステップ
    　を含む信号波形歪み補償方法。
  31. 　請求の範囲２２に記載の信号波形歪み補償方法であって、前記等化処理に使用するパラメータを制御するステップは、
    　前記入力信号の前記波形分散量に対応する重み係数を、前記波形分散量に対応させて記憶するステップと、
    　前記波形品質情報に基づいて前記入力信号の波形分散量を推定するステップと、
    　前記ルックアップテーブルから前記波形分散量に対応する選択重み係数を抽出するステップと
    　を含む信号波形歪み補償方法。
  32. 　請求の範囲３１に記載の信号波形歪み補償方法であって、前記入力信号の波形歪みを補償するステップは、
    　前記入力信号に前記重み係数を乗算して重み付け入力信号を生成するステップと、
    　等化処理後の出力信号に前記重み係数を乗算して重み付け出力信号を生成するステップと、
    　前記重み付け入力信号と前記重み付け出力信号とを合成して合成信号を生成するステップと、
    　前記合成信号の閾値判定を行って前記閾値判定結果を前記出力信号として出力するステップと
    　を含む信号波形歪み補償方法。
PCT/JP2009/062602 2008-08-28 2009-07-10 信号波形歪み補償器、及び信号波形歪み補償方法 WO2010024051A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010526622A JP5447381B2 (ja) 2008-08-28 2009-07-10 信号波形歪み補償器、及び信号波形歪み補償方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008220492 2008-08-28
JP2008-220492 2008-08-28

Publications (1)

Publication Number Publication Date
WO2010024051A1 true WO2010024051A1 (ja) 2010-03-04

Family

ID=41721225

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/062602 WO2010024051A1 (ja) 2008-08-28 2009-07-10 信号波形歪み補償器、及び信号波形歪み補償方法

Country Status (2)

Country Link
JP (1) JP5447381B2 (ja)
WO (1) WO2010024051A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211514A (ja) * 2010-03-30 2011-10-20 Nec Corp 故障予測装置、故障予測方法、電磁干渉検出装置、電磁干渉検出方法、及び制御プログラム
KR20130077629A (ko) * 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법
JP2015144326A (ja) * 2014-01-31 2015-08-06 株式会社日立製作所 光伝送回路
WO2017172147A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Un-sampled decision feedback equalizer including configurable loop delay

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308750A (ja) * 2000-03-28 2001-11-02 Alcatel ディジタル光信号を回復するための方法および帰還決定回路
JP2007096787A (ja) * 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd データ受信装置及びその制御方法
JP2007522782A (ja) * 2004-03-12 2007-08-09 インテル・コーポレーション 通信リンクのための２つのタップおよびマルチタップのイコライゼーションを自動的にキャリブレートするシステムおよび方法
JP2008054219A (ja) * 2006-08-28 2008-03-06 Sumitomo Electric Ind Ltd 光トランシーバ
JP2008061167A (ja) * 2006-09-04 2008-03-13 Nippon Telegr & Teleph Corp <Ntt> トランスバーサルフィルタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308750A (ja) * 2000-03-28 2001-11-02 Alcatel ディジタル光信号を回復するための方法および帰還決定回路
JP2007522782A (ja) * 2004-03-12 2007-08-09 インテル・コーポレーション 通信リンクのための２つのタップおよびマルチタップのイコライゼーションを自動的にキャリブレートするシステムおよび方法
JP2007096787A (ja) * 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd データ受信装置及びその制御方法
JP2008054219A (ja) * 2006-08-28 2008-03-06 Sumitomo Electric Ind Ltd 光トランシーバ
JP2008061167A (ja) * 2006-09-04 2008-03-13 Nippon Telegr & Teleph Corp <Ntt> トランスバーサルフィルタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HIROTAKA NAKAMURA ET AL.: "'Kan'i Eye Monitor Kairo o Mochiita Bunsan Hosho Seigyo Shuho', 2008 Nen The Institute of Electronics", INFORMATION AND COMMUNICATION ENGINEERS SOGO TAIKAI KOEN RONBUNSHU TSUSHIN, 5 March 2008 (2008-03-05), pages 347 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211514A (ja) * 2010-03-30 2011-10-20 Nec Corp 故障予測装置、故障予測方法、電磁干渉検出装置、電磁干渉検出方法、及び制御プログラム
KR20130077629A (ko) * 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법
KR101856661B1 (ko) * 2011-12-29 2018-06-26 에스케이하이닉스 주식회사 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법
JP2015144326A (ja) * 2014-01-31 2015-08-06 株式会社日立製作所 光伝送回路
WO2017172147A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Un-sampled decision feedback equalizer including configurable loop delay
US10496581B2 (en) 2016-03-30 2019-12-03 Intel Corporation Un-sampled decision feedback equalizer including configurable loop delay

Also Published As

Publication number Publication date
JP5447381B2 (ja) 2014-03-19
JPWO2010024051A1 (ja) 2012-01-26

Similar Documents

Publication Publication Date Title
JP5217792B2 (ja) 光受信機の電力供給制御方法、並びに、デジタル信号処理回路および光受信機
JP5061855B2 (ja) 電気分散補償装置、光受信装置および光受信方法
Faruk et al. Compensation for in-phase/quadrature imbalance in coherent-receiver front end for optical quadrature amplitude modulation
US9020364B2 (en) Optical receiver having a signal-equalization capability
US9166703B2 (en) Equalizer for an optical transmission system
JP5158268B2 (ja) 光受信装置および光受信制御方法
US7023912B2 (en) Hybrid adaptive equalizer for optical communications systems
JP5943001B2 (ja) 等化信号処理装置、それを用いた光受信装置および等化信号処理方法
JP4886813B2 (ja) デジタル信号処理回路
US8666251B2 (en) Electronic dispersion compensation system and method
JP4481266B2 (ja) 受信回路および伝送システム
WO2012029613A1 (ja) デジタルフィルタ装置、デジタルフィルタリング方法及びデジタルフィルタ装置の制御プログラム
WO2018198891A1 (ja) 信号合成装置及び信号合成方法
US12040834B2 (en) Adaptive equalizer, adaptive equalization method, and optical communication system
JP2015510366A (ja) 波長分散処理の装置及び方法
Xu et al. Decoding of 10-G optics-based 50-Gb/s PAM-4 signal using simplified MLSE
JP5447381B2 (ja) 信号波形歪み補償器、及び信号波形歪み補償方法
CN116668245A (zh) 联合时钟恢复和盲均衡的dsp装置、接收端及系统
JP4924428B2 (ja) 偏波モード分散補償回路
Xia et al. Investigation on adaptive equalization techniques for 10G-glass optics based 100G-PON system
WO2023067641A1 (ja) デジタル信号処理回路、方法、受信機、及び通信システム
Rosenkranz et al. Precoding and equalization in digital coherent optical transmission
Xu et al. Variable-step-size LMS adaptive filter for digital chromatic dispersion compensation in PDM-QPSK coherent transmission system
Ratwani et al. Analog domain decision feedback equalizer for repeater-less dp-qpsk coherent optical links
EP2446562A2 (en) Electronic dispersion compensation system and method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09809706

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010526622

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09809706

Country of ref document: EP

Kind code of ref document: A1