WO2009122688A1 - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置 Download PDF

Info

Publication number
WO2009122688A1
WO2009122688A1 PCT/JP2009/001396 JP2009001396W WO2009122688A1 WO 2009122688 A1 WO2009122688 A1 WO 2009122688A1 JP 2009001396 W JP2009001396 W JP 2009001396W WO 2009122688 A1 WO2009122688 A1 WO 2009122688A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
period
electrode
plasma display
discharge
Prior art date
Application number
PCT/JP2009/001396
Other languages
English (en)
French (fr)
Inventor
村田充弘
溝上要
若林俊一
橋本伸一郎
赤松慶治
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US12/596,774 priority Critical patent/US8482490B2/en
Priority to CN200980000451.2A priority patent/CN101689454B/zh
Priority to EP09727522A priority patent/EP2139020A4/en
Publication of WO2009122688A1 publication Critical patent/WO2009122688A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state

Definitions

  • the present invention relates to a plasma display device used for image display of a computer or a television.
  • PDP plasma display panels
  • a conventional PDP generally has the configuration shown in FIG. In FIG. 26, the PDP 1100 includes a front panel PA1001 and a back panel PA2.
  • the front panel PA1001 includes a scanning electrode 19a as a second electrode, a sustain electrode 19b as a first electrode, a black stripe (light-shielding layer), a dielectric layer 17, and a second electrode disposed on the front glass substrate 11 in a stripe shape.
  • the protective layer 1018 is laminated.
  • the dielectric layer 17 is composed of a first dielectric layer 17a and a second dielectric layer 17b.
  • the first dielectric layer 17a is formed so as to cover the scan electrode 19a, the sustain electrode 19b, and the black stripe 7.
  • the protective layer 1018 is formed on the dielectric layer 17.
  • Scan electrode 19a is composed of scan transparent electrode 19a1 and scan metal electrode 19a2
  • sustain electrode 19b is composed of sustain transparent electrode 19b1 and sustain metal electrode 19b2.
  • the rear panel PA2 is composed of an address electrode 14, a dielectric layer 13, and a partition wall 15, which are third electrodes.
  • Address electrodes 14 that are third electrodes are arranged on the rear glass substrate 12 in stripes.
  • the dielectric layer 13 is formed so as to cover the address electrodes 14.
  • the partition wall 15 is formed in a box shape on the dielectric layer 13 so as to surround the address electrode 14.
  • a phosphor layer 16 is applied to the inner wall of the partition wall 15. Since the phosphor layer is usually for color display, phosphors of three colors of red, green and blue are arranged in order.
  • the front panel PA1001 and the rear panel PA2 are bonded to each other, and a discharge gas is sealed in the discharge unit 20 separated by the partition wall 15.
  • a discharge gas is sealed in the discharge unit 20 separated by the partition wall 15.
  • a mixed gas composed of helium, neon, argon, krypton, xenon, or the like is normally sealed in the discharge unit 20 at a pressure of about 67 kPa.
  • FIG. 27 shows the electrode arrangement of the PDP 1100.
  • FIG. 28 is a block diagram showing the configuration of the driving circuit of the plasma display device.
  • This plasma display device includes a panel 1001, a scan electrode drive circuit 1021, a sustain electrode drive circuit 22, an address electrode drive circuit 23, a timing generation circuit 1024, an A / D (analog / digital) converter 25, and a scan line number conversion unit 26. , A subfield conversion unit 27, and an APL (Averaged Picture Level (average luminance level)) detection unit 28.
  • the image signal VD is input to the A / D converter 25.
  • the horizontal synchronization signal H and the vertical synchronization signal V are input to the timing generation circuit 1024, the A / D converter 25, and the scanning line number conversion unit 26.
  • the A / D converter 25 converts the image signal VD into digital image data, and outputs the image data to the scanning line number conversion unit 26 and the APL detection unit 28.
  • the APL detection unit 28 detects the average luminance level of the image data. Based on the detected average luminance level, a drive waveform constituting one television field is controlled.
  • the scanning line number conversion unit 26 converts the image data into image data corresponding to the number of pixels of the panel 1001 and outputs the image data to the subfield conversion unit 27. The subfield will be described later.
  • the subfield conversion unit 27 outputs the image data divided into subfields to the address electrode drive circuit 23.
  • the address electrode drive circuit 23 applies voltages corresponding to the address electrodes D1 to Dm to the address electrodes for each subfield.
  • Timing generation circuit 1024 generates a timing signal based on horizontal synchronization signal H and vertical synchronization signal V, and outputs the timing signal to scan electrode drive circuit 21 and sustain electrode drive circuit 22.
  • Scan electrode drive circuit 1021 and sustain electrode drive circuit 22 apply drive voltages to scan electrode SCN1 through scan electrode SCNn and sustain electrode SUS1 through sustain electrode SUSn based on the timing signal.
  • FIG. 29 shows a gradation expression method used in the PDP 1100.
  • an image in the NTSC system is composed of 60 fields per second.
  • the PDP 1100 can express only two gradations of lighting or non-lighting. For this reason, there is a method in which a lighting period of each color of red, green, and blue is time-divided by dividing one field period into a plurality of sub-field (hereinafter referred to as SF) periods, and an intermediate color is expressed by a combination thereof. It is used.
  • SF sub-field
  • the ratio of the number of sustain pulses applied during the discharge sustain period of each SF is, for example, “1”, “2”, “4”, “8”, “16”, “32”, “64”, “128” Are weighted in binary mode, and 256 gradations are expressed by combining SF with 8 bits.
  • each SF is further divided into four periods in order to control gas discharge in the discharge unit 20.
  • FIG. 30 shows voltage waveforms applied to scan electrode SCN, sustain electrode SUS, and address electrode D in order to drive the plasma display device in one SF. The four periods will be described with reference to FIGS. 26, 27, and 30.
  • FIG. 30 shows voltage waveforms applied to scan electrode SCN, sustain electrode SUS, and address electrode D in order to drive the plasma display device in one SF. The four periods will be described with reference to FIGS. 26, 27, and 30.
  • a desired wall charge is accumulated in the address discharge by the weak discharge prior to the address period 1032 in which the address discharge for selecting the cell to be lit is performed.
  • an all-cell initializing period 1031 for performing an all-cell initializing operation for generating an initializing discharge for all cells that perform image display is provided.
  • a selective initialization period 1034 in which the initializing operation for generating the initializing discharge only for the cells that have undergone the sustaining discharge in the previous SF is performed.
  • the address period 1032 a cell to be lit by address discharge is selected.
  • sustain period 1033 a sustain operation is performed in which light emission is maintained only in the cells that have undergone address discharge in address period 1032.
  • all the sustain electrodes SUS 1 to SUSn and the address electrodes D 1 to Dm are held at 0V.
  • all of scan electrode SCN1 through scan electrode SCNn have threshold voltage Vff at which discharge starts between sustain electrode SUS1 through sustain electrode SUSn and address electrode D1 through address electrode Dm that cross each other.
  • a ramp voltage that gradually increases toward the voltage Vh is applied.
  • gas discharge occurs in the discharge unit 20.
  • the discharge here is a weak discharge in which the ionization multiplication progresses gradually in time.
  • the charges generated by the weak discharge are accumulated as wall charges on the wall surface surrounding the discharge portion 20 so as to weaken the electric field inside and on the surface of the discharge portion 20 around the address electrode 14, the scan electrode 19a, and the sustain electrode 19b.
  • Negative charges are accumulated on the surface of the protective layer 18 near the scan electrodes 19a, and positive charges are accumulated on the surface of the protective layer 18 near the sustain electrodes 19b and the phosphor layer 16 near the address electrodes 14 as wall charges.
  • all the sustain electrodes SUS 1 to SUSn are held at the positive voltage Ve.
  • all of scan electrode SCN1 through scan electrode SCNn have threshold voltage Vpf at which discharge starts between sustain electrode SUS1 through sustain electrode SUSn and address electrode D1 through address electrode Dm that cross each other.
  • a ramp voltage that gradually falls toward the voltage Vbt below is applied.
  • gas discharge occurs in the discharge unit 20.
  • the discharge here is also a weak discharge in which the ionization multiplication progresses gradually in time. This weak discharge weakens the negative charge accumulated on the surface of the protective layer 18 near the scan electrode 19a and the positive wall charge accumulated on the surface of the protective layer 18 near the sustain electrode 19b.
  • a desired potential difference (a wall potential and a wall potential) necessary for selecting a lighting cell by an address discharge between the scan electrode, the address electrode 14 and the sustain electrode 19b. Is caused by the accumulated wall charge.
  • the initialization operation is an operation for forming a desired wall charge for controlling the address discharge by the discharge.
  • a voltage lower than that of the address electrode 14 and the sustain electrode 19 b is applied to the scan electrode 19 a. Further, a voltage is applied only to the address electrode 14 of the cell to be lit so that a voltage difference having the same sign as the wall potential is generated between the scanning electrode 19 a and the address electrode 14. By doing so, an address discharge occurs. As a result, negative charges are accumulated as wall charges on the phosphor surface and the surface of the protective layer near the sustain electrode 19b, and positive charges are accumulated as wall charges on the surface of the protective layer near the scan electrode 19a.
  • a desired wall potential necessary for causing a sustain discharge between the scan electrode 19a and the sustain electrode 19b is generated by the wall charges.
  • the sustain period 1033 first, a voltage higher than that of the sustain electrode 19b is applied to the scan electrode 19a to cause discharge. Thereafter, light is intermittently maintained by applying a voltage so that the polarity is alternately switched between the scan electrode 19a and the sustain electrode 19b.
  • a rectangular waveform erasing voltage having a narrow phase difference time width with respect to the scan electrode 19a is applied to the sustain electrode 19b at the end of the sustain period 1033 of the previous SF.
  • image display is performed by a series of sequences of an initialization period, an address period, and a sustain period. Note that the all-cell initialization period is not performed only in the first SF of one field, but can also be performed in another SF.
  • the pixel pitch is reduced for high definition, and the ratio of the surface area to the volume of the discharge unit 20 is increased, or the mixing ratio of discharge gas having a large atomic number such as xenon or krypton for high brightness.
  • the electron supply amount for performing a stable initialization operation is insufficient.
  • a strong discharge is generated in the initialization period, and the abnormal wall charges accumulated by the strong discharge cause the sustain light emission despite the non-lighting in the sustain period.
  • the volume of the discharge unit 20 per cell decreases, the ratio of the surface area of the wall surface to the volume of the discharge unit 20 increases, and due to heat generation caused by reabsorption of charged particles on the wall surface and elastic collision Energy loss increases.
  • the number of charged particles in the discharge unit 20 before the all-cell initializing operation is decreased, and the driving voltage in each period is increased.
  • the size of each cell is reduced, so that the light shielding rate by the partition walls and the metal electrodes is increased, the luminance is lowered, and the image is darkened as a whole.
  • a method for ensuring the luminance necessary for high-quality display a method of increasing the mixing ratio of xenon or krypton responsible for visible light emission or the total pressure of the discharge gas has attracted attention.
  • the total pressure is 180 Torr or more and 750 Torr or less
  • the xenon partial pressure ratio is 10%, 15%, 20%, 30%, 50%, 80%, 90%, 95%, 98%, 100%, and the like.
  • Elements with large atomic numbers such as xenon and krypton, have a lower secondary electron emission coefficient than helium, neon, and argon, which have a higher electron energy in the outermost shell, because they have lower electron energy (first ionization energy). small.
  • first ionization energy the absolute number of electrons supplied from the surface of the protective film to the discharge unit 20 decreases, and the threshold voltage necessary for starting discharge increases.
  • a first substrate, and a second substrate having at least one third electrode and having a dielectric layer formed so as to cover the third electrode, and the first substrate and the second substrate are arranged to face each other.
  • the discharge gas is sealed between the first substrate and the second substrate, and the protective layer is formed by adhering a plurality of aggregated particle groups in which a plurality of crystal particles made of metal oxide are aggregated on the base protective layer.
  • a plasma display panel is provided.
  • One field is composed of a plurality of subfields.
  • the subfield has at least an initialization period and an address period among an initialization period, an address period, and a sustain period.
  • the initialization period the first half of the initialization period in which a voltage that gradually increases from the first voltage to the second voltage is applied to the second electrode, and the voltage gradually decreases from the third voltage to the fourth voltage to the second electrode.
  • a second half of an initialization period in which a voltage is applied.
  • FIG. 1 is a perspective view showing the main part of the panel used in the embodiment of the present invention.
  • FIG. 2 is an electrode wiring diagram of the panel according to the embodiment of the present invention.
  • FIG. 3 is a configuration diagram of a plasma display device using the PDP in the embodiment of the present invention.
  • FIG. 4 is a configuration diagram of subfields in the PDP driving method according to the embodiment of the present invention.
  • FIG. 5 is an explanatory view showing, in an enlarged manner, the protective layer portion of the PDP and the vicinity thereof in the embodiment of the present invention.
  • FIG. 6 is an enlarged view for explaining aggregated particles in the protective layer of the PDP in the embodiment of the present invention.
  • FIG. 7 is a diagram showing steps for forming a protective layer in the method of manufacturing a PDP according to the present invention.
  • FIG. 8 is a timing chart of drive voltages applied to the respective electrodes of the PDP in the drive system according to the present invention.
  • FIG. 9 is a diagram showing an example of a drive circuit configuration for outputting drive waveforms in the embodiment of the present invention.
  • FIG. 10 is a characteristic diagram showing the results of cathodoluminescence measurement of crystal particles.
  • FIG. 11 is a characteristic diagram showing the relationship between the electron emission performance and the Vscn lighting voltage indicating the charge retention performance in an experiment for verifying the effect of the plasma display device according to the present invention.
  • FIG. 12 is a diagram showing an APD output voltage in the case of weak discharge in the all-cell initialization period.
  • FIG. 13 is a diagram showing the APD output voltage in the case of strong discharge in the all-cell initialization period.
  • FIG. 14 is a characteristic diagram showing the relationship between the electron emission performance and the limit slope of the initialization ramp voltage in an experiment for verifying the effect of the plasma display device according to the present invention.
  • FIG. 15 is a characteristic diagram showing the relationship between the electron emission performance and the write operation error occurrence probability in the experiment for verifying the effect of the plasma display device according to the present invention.
  • FIG. 16 is a characteristic diagram showing the relationship between the panel temperature and the electron emission performance in an experiment for verifying the effect of the plasma display device according to the present invention.
  • FIG. 17 is a diagram showing an image in which the display state when the drive waveform of the present invention is applied is displayed on the display in the experiment for verifying the effect of the plasma display device according to the present invention.
  • FIG. 18 is a diagram showing an image in which the display state when the drive waveform of the present invention is applied is displayed on the display in the experiment for verifying the effect of the plasma display device according to the present invention.
  • FIG. 19 is a characteristic diagram showing the relationship between the crystal grain size and the electron emission characteristics.
  • FIG. 20 is a characteristic diagram showing the relationship between the crystal grain size and the incidence of partition wall breakage.
  • FIG. 21 is a timing chart of drive voltages applied to the respective electrodes in the second embodiment of the present invention.
  • FIG. 22 is a diagram for explaining the initialization jump-out voltage.
  • FIG. 23 is a characteristic diagram showing the relationship between the initialization jump-out voltage and the black luminance in an experiment for verifying the effect of the plasma display device according to the present invention.
  • FIG. 24A is a diagram illustrating an example of drive waveforms applied to the scan electrodes in the first half of the initialization period and the second half of the initialization period in Embodiment 3 of the present invention.
  • FIG. 24B is a diagram illustrating an example of drive waveforms applied to the scan electrodes in the first half of the initialization period and the second half of the initialization period in the third embodiment of the present invention.
  • FIG. 24A is a diagram illustrating an example of drive waveforms applied to the scan electrodes in the first half of the initialization period and the second half of the initialization period in Embodiment 3 of the present invention.
  • FIG. 24B is a diagram illustrating an example of drive waveforms applied to the scan electrodes in the first half of the initialization period and the second half of the initialization period in the third embodiment of the present invention
  • FIG. 24C is a diagram showing an example of drive waveforms applied to the scan electrodes in the first half of the initialization period and the second half of the initialization period in Embodiment 3 of the present invention.
  • FIG. 24D is a diagram illustrating an example of drive waveforms applied to the scan electrodes in the first half of the initialization period and the second half of the initialization period in Embodiment 3 of the present invention.
  • FIG. 25 is a diagram showing an example of a scan electrode drive circuit for outputting the same drive waveform in the third embodiment of the present invention.
  • FIG. 26 is a perspective view showing a main part of a conventional panel.
  • FIG. 27 is an electrode wiring diagram of a conventional panel.
  • FIG. 28 is a block diagram of a plasma display device using a conventional PDP.
  • FIG. 29 is a configuration diagram of subfields in a conventional PDP driving method.
  • FIG. 30 is a timing chart of drive voltages applied to the electrodes of the conventional PDP.
  • FIG. 1 is a perspective view showing a main part of a panel in an embodiment of the present invention.
  • FIG. 2 is an electrode wiring diagram of the panel according to the embodiment of the present invention.
  • FIG. 3 is a configuration diagram of a plasma display device using the PDP in the embodiment of the present invention.
  • FIG. 4 is a configuration diagram of subfields in the PDP driving method according to the embodiment of the present invention.
  • the sustain electrode 19b is a first electrode
  • the scan electrode 19a is a second electrode
  • the address electrode 14 is a third electrode.
  • a portion in which a dielectric layer is formed so as to cover at least one pair of the first electrode and the second electrode, and the first electrode and the second electrode, and a protective layer 18 is formed on the surface of the dielectric layer 17 Are collectively referred to as a first substrate.
  • a portion having at least one third electrode and having a dielectric layer formed so as to cover the third electrode is collectively referred to as a second substrate.
  • FIG. 5 is an explanatory view showing, in an enlarged manner, the protective layer portion of the PDP and the vicinity thereof in the embodiment of the present invention.
  • the protective layer 18 forms a base protective layer 18 a made of magnesium oxide (MgO) containing aluminum (Al) as an impurity on the dielectric layer 17.
  • the agglomerated particle group 18c obtained by aggregating a plurality of MgO crystal particles 18b, which are metal oxides, is discretely dispersed on the base protective layer 18a.
  • a plurality of aggregated particle groups 18c are adhered so as to be distributed almost uniformly over the entire surface.
  • the present invention includes a case where a plurality of aggregated particle groups 18c are attached so as to be unevenly distributed.
  • FIG. 6 is an enlarged view for explaining aggregated particles in the protective layer of PDP 1 in the embodiment of the present invention.
  • Aggregated particle group 18c is in a state where crystal particles 18b having a predetermined primary particle size are aggregated or necked as shown in FIG.
  • Each of the crystal particles 18b is not bonded as a solid with a strong bonding force but is bonded by static electricity or van der Waals force, and a part or all of the crystal particles 18b are crystallized by an external stimulus such as ultrasonic waves. They are bonded to the particles with a binding force that is discrete.
  • the crystal particle 18b has a particle size of about 1 micrometer ( ⁇ m), and the crystal particle 18b preferably has a polyhedral shape having seven or more faces such as a tetrahedron and a dodecahedron.
  • the particle size and shape of the primary particles of the crystal particle 18b can be controlled by the manufacturing method.
  • the particle size can be controlled by adjusting the firing temperature or firing atmosphere.
  • the firing temperature can be selected in the range of about 700 ° C. to 1500 ° C., but the primary particle size can be controlled to about 0.3 to 2 ⁇ m by setting the firing temperature to a relatively high 1000 ° C. or more.
  • an aggregated particle group 18c in which a plurality of primary particles are bonded by a phenomenon called aggregation or necking can be created in the generation process.
  • FIG. 7 is a diagram showing steps for forming a protective layer in the method of manufacturing a PDP according to the present invention. As shown in the flow of the manufacturing process in FIG. 7, a dielectric layer forming step S71 for forming the dielectric layer 17 having a laminated structure of the first dielectric layer 17a and the second dielectric layer 17b is performed.
  • a base protective layer 18a made of MgO is formed on the second dielectric layer surface 17b by a vacuum deposition method using an MgO sintered body containing Al as an impurity as a raw material.
  • a step of discretely attaching the plurality of aggregated particle groups 18c to the surface of the unfired base protective layer 18a formed in the base protective layer deposition step S72 is performed.
  • An agglomerated particle paste is prepared by mixing crystal particles 18b having a predetermined particle size distribution in a solvent together with a resin component.
  • the agglomerated particle paste layer forming step S73 the agglomerated particle paste is applied onto the unfired base protective layer 18a by screen printing to form an agglomerated particle paste layer.
  • a drying step S74 for drying the agglomerated particle paste layer is performed.
  • the unfired undercoat protective layer 18a formed in the undercoat protective layer deposition step S72 and the aggregated particle paste layer that has been subjected to the drying step S74 are simultaneously fired in a firing step S75 in which heat is fired at a temperature of several hundred degrees. Done.
  • the solvent and the resin component remaining in the aggregated particle paste layer are removed, thereby forming the protective layer 18 having a plurality of aggregated particle groups 18c attached on the base protective layer 18a. be able to.
  • the plasma display panel is manufactured through the above steps.
  • FIG. 8 is a timing chart of drive voltages applied to the respective electrodes of the PDP 1 in the drive system according to the present invention.
  • the PDP driving waveform according to the present invention is an initial state in which a slowly increasing voltage is applied to the scan electrode 19a from the first voltage Va1 to the second voltage Vb1 in the all-cell initialization period 31 of each SF.
  • the first half of the initializing period T1 (see FIG. 12) and the second half of the initializing period in which a slowly decreasing voltage is applied from the third voltage Vc1 to the fourth voltage Vd1 (see FIG. 12) are provided.
  • FIG. 9 shows the configuration of the sustain electrode drive circuit 22 for realizing the PDP drive waveform according to the present invention.
  • This sustain electrode drive circuit prepares a power supply Vb for applying a slowly rising voltage in the first half T1 of the initialization period, and controls the output of the positive voltage by the separation circuit.
  • a power supply Vd for applying a slowly decreasing voltage is prepared, and the output of the negative voltage is controlled by the separation circuit.
  • the separation circuit 9B for controlling the output of the positive voltage Vb is connected to the output terminal of the circuit 9A for the circuit 9A for controlling the output of the sustain voltage Vsus.
  • a separation circuit 9C for controlling the output of the negative voltage Vd is connected to the output terminal of the circuit 9B. Further, between the gate and drain of the high-side switch SW3 of the separation circuit 9B, a slope generating circuit RMP1 composed of a constant current circuit I1, a capacitor C1, a diode D1, a resistor R1, and a power supply voltage Vb is connected.
  • a ramp generation circuit RMP2 including a constant current circuit I2, a capacitor C2, a diode D2, a resistor R2, and a power supply voltage Vd.
  • Prototype 1 PDP with only a protective layer composed of MgO.
  • Prototype 2 PDP with a protective layer made of MgO doped with impurities such as Al and Si.
  • Prototype 3 PDP in which only the crystal primary made of metal oxide is dispersed on the surface of the base protective layer 18a made of MgO and adhered to the MgO base protective layer 18a.
  • Prototype 4 Prototype related to the present invention, and agglomerated particle group obtained by aggregating crystal primary particles is adhered to the surface of the base protective layer 18a made of MgO so as to be distributed almost uniformly over the entire surface. PDP.
  • MgO single crystal particles are used as the metal oxide.
  • the aggregated particles adhered to the surface of the underlying protective layer 18a were irradiated with an electron beam and the cathodoluminescence was measured. As a result, the characteristics shown by the curve in FIG. 10 were obtained.
  • the horizontal axis represents the wavelength, and the vertical axis represents the relative value of the emission intensity.
  • the electron emission performance and the charge retention performance were measured for the PDP using the four types of protective layers from prototype 1 to prototype 4. Here, the electron emission performance and the charge retention performance will be described.
  • the electron emission performance is determined by the number of electrons (current density) emitted from the surface of the protective layer including the base protective layer 18a and the aggregated particle group per unit time per unit area.
  • current density current density
  • the prototype is destroyed, a small sample of the front plate is placed in a vacuum chamber, and the electrons emitted into the space are captured by an external electric field to increase photoelectrons.
  • a method of detecting by a double tube or the like is conceivable. However, it is difficult to measure the current density from the protective layer when the PDP is actually driven.
  • the statistical delay time Ts of discharge is used as a measurement amount correlated with the current density until discharge.
  • the temporal discharge delay from when the voltage is applied until the discharge reaches its peak is interpreted as the sum of the discharge formation delay time Tf and the discharge statistical delay time Ts.
  • the discharge delay time depends on the voltage to be applied and the electron number density in the gas before the start of discharge.
  • the formation delay time Tf correlates with the applied voltage
  • the statistical delay time Ts correlates with the electron number density in the gas before the start of discharge.
  • a statistical delay time Ts at each time is measured as a function of time until the start of discharge.
  • the reciprocal of the statistical delay time Ts is proportional to the current density of electrons from the protective layer surrounding the discharge gas.
  • the reciprocal of the statistical delay time Ts is integrated over time as a function of the time until the start of discharge, a relative comparison of the amount of electron emission from the protective layer per unit area can be performed.
  • the electron emission performance of the prototype was relatively compared by measuring the statistical delay time Ts.
  • the charge retention performance As an index of the charge retention performance, there is a voltage Vscn applied in the address period. A period of waiting for an address operation by applying a voltage Vscn having a polarity opposite to the wall potential to the scan electrode 19a so that a desired wall charge is not lost during the address operation after the initialization operation is completed. Wall charge loss is suppressed.
  • Vscn voltage tends to increase.
  • the lower the Vscn voltage the higher the charge retention performance.
  • an element having a withstand voltage of about 150 V is often used as a semiconductor switching element such as a MOSFET for sequentially applying a scanning voltage to a panel. Therefore, as the Vscn voltage, it is desirable to suppress Vscn to 120 V or less in consideration of damage due to heat generation of the switching element.
  • the minimum scan voltage Vscn required for the write operation was measured, and the charge retention performance of the prototypes was compared.
  • FIG. 11 shows the results of examining the aforementioned electron emission performance and charge retention performance.
  • the horizontal axis represents electron emission performance
  • the vertical axis represents Vscn lighting voltage as charge retention performance.
  • the performance of prototype 1 to prototype 4 is plotted.
  • Prototype 4 according to the present invention has characteristics of an electron emission performance of 6 or more and a charge retention performance of Vscn voltage of 120 V or less.
  • the Vscn voltage is 120 V or more, and the charge retention performance is poor.
  • the electron emission performance is 2 or less, and the electron emission performance is poor.
  • Prototype 5 and prototype 6 were prototyped.
  • Prototype 5 (which has a different doping amount from prototype 2) has a protective layer made of MgO doped with impurities such as Al and Si.
  • the prototype 6 (repeat product of the prototype 4) is adhered to the surface of the protective layer made of MgO so that the aggregated particle group obtained by aggregating the crystal primary particles is distributed almost uniformly over the entire surface.
  • APD near-infrared photodiode
  • optical signal receiver as a measuring instrument
  • the strength of discharge during the all-cell initialization period was observed by the output of the APD.
  • the intensity of the discharge can be identified by the amount of generated near infrared rays emitted from the transition between the excited states of xenon. When the discharge is strong, the generation amount of near infrared rays increases.
  • FIG. 12 shows an APD output waveform schematic diagram when a weak discharge occurs in the all-cell initialization period
  • FIG. 13 shows an APD output waveform schematic diagram when a strong discharge occurs in the all-cell initialization period. 12 and 13, the horizontal axis represents time and the vertical axis represents voltage.
  • the panel temperature was changed for prototype 5 and prototype 6, and the strong discharge was generated in the first half of the initialization period.
  • the limiting slope of the ramp voltage at which the sag occurs was measured.
  • the constant current circuit I1 of the ramp voltage generation circuit RMP1 is controlled by a circuit configuration combining a p-type semiconductor, a MOSFET, and a volume resistor.
  • FIG. 14 shows the results of this experiment.
  • the horizontal axis represents the electron emission performance per unit time
  • the vertical axis represents the initialization ramp voltage gradient.
  • Prototype 5 it can be seen that when the panel temperature is low, the electron emission performance is remarkably deteriorated, and the gradient of the ramp voltage must be made gentler.
  • Prototype 6 no strong discharge occurred regardless of the panel temperature even when the slope of the ramp voltage was set to 20 V / ⁇ sec, which is the measurement limit of the evaluation device.
  • the limit slope of the prototype 6 is plotted as 20 V / ⁇ sec.
  • the shortening of the maintenance period becomes a big problem when the definition is increased.
  • the cell pitch is reduced, the ratio of the metal electrodes and partition walls in the pixel is increased, the aperture ratio is decreased, and the luminance is decreased.
  • the initializing period is extended to prevent the above-mentioned strong discharge and the sustain period is shortened, the maximum number of sustain pulses is reduced and the peak luminance is lowered. Overlapping the above, in the high-definition PDP, the bright place contrast is remarkably deteriorated, and the image quality is extremely deteriorated.
  • FIG. 15 shows the relationship between the electron emission performance and the write operation error occurrence rate when the scan voltage cycle is set to 1.2 ⁇ sec.
  • the horizontal axis represents the electron emission performance per unit time
  • the vertical axis represents the initialization ramp voltage gradient.
  • Prototype 5 when the panel temperature becomes low, the electron emission performance deteriorates, the discharge delay time becomes long, and the address operation cannot be performed normally.
  • a writing operation error does not occur and a stable writing operation can be performed.
  • FIG. 16 shows the result.
  • the horizontal axis represents the panel temperature
  • the vertical axis represents the electron emission performance per unit time.
  • the electron emission performance at the panel temperature of 30 ° C. was 1 in the prototype 5, and the relative values of the other panel temperatures and the electron emission performance of the prototype 6 were calculated.
  • FIG. 16 shows that the electron emission performance per unit time of prototype 5 rapidly deteriorates as the panel temperature decreases. On the other hand, the prototype 6 stably maintains high electron emission performance regardless of the panel temperature.
  • a driving waveform related to the conventional driving method is referred to as a driving waveform DWF1
  • a driving waveform related to the present invention is referred to as a driving waveform DWF2.
  • a rectangular waveform erasing voltage having a rising edge of 37 V / ⁇ sec was applied during the selective initialization period.
  • a ramp voltage that gradually rises to 10 V / ⁇ sec was applied in the first half of the selective initialization period.
  • FIG. 17 shows lighting with the drive waveform DWF1
  • FIG. 18 shows lighting with the drive waveform DWF2.
  • the gradient of the ramp voltage in the first half of the selective initialization period where the degree of discharge interference varies due to variations in the thickness of the dielectric layer within the panel surface and the video display fails, was examined.
  • the slope limit of the slope voltage was 25 V / ⁇ sec to 35 V / ⁇ sec in both the up and down directions.
  • the present invention regardless of the all-cell initializing period and the selective initializing period, the occurrence of strong discharge in the initializing period can be suppressed, and a stable address operation can be performed at a Vscn voltage of 120 V or less.
  • a high-quality, low-cost plasma display device can be provided.
  • Example 1 A plasma display device using a PDP, characterized in that the crystal grains 18b of the protective layer 18 have an average particle size of 0.9 ⁇ m to 2 ⁇ m, will be described.
  • the particle diameter means an average particle diameter
  • the average particle diameter represents a volume cumulative average diameter (D50). The particle size can be measured by observing the crystal particles with an SEM.
  • FIG. 19 shows the result.
  • the horizontal axis represents the particle size
  • the vertical axis represents the electron emission performance.
  • the particle size When the particle size is reduced to about 0.3 ⁇ m, the electron emission performance is lowered, and when it is approximately 0.9 ⁇ m or more, high electron emission performance is obtained.
  • FIG. 20 shows the result.
  • the horizontal axis represents the particle size
  • the vertical axis represents the partition wall breakage probability.
  • a part of the damaged barrier rib material falls into the discharge part 20, and a defect that the cell does not normally turn on and off occurs.
  • Defects due to the breakage of the partition walls are conspicuous when a large number of crystal particles are present on the tops of the partition walls. Therefore, if the number of attached crystal particles is increased, the probability of the breakage of the partition walls is increased.
  • the crystal particles have a particle size of 0.9 ⁇ m or more and 2.0 ⁇ m or less in consideration of manufacturing variations of the crystal particles 18 b and process variations when forming the protective layer 18.
  • the aggregated particle group and the underlying protective layer 18a are preferably made of the same material in the process of recrystallization after ion sputtering. Therefore, the base protective layer 18a is also preferably composed of MgO of the same quality as the crystal particles 18b.
  • Example 1 of the present invention it is possible to obtain an electron emission performance of 6 or more and a charge retention performance of Vscn voltage of 120 V or less. Both holding ability can be satisfied. Therefore, it is possible to realize a PDP having high definition and high luminance display performance and low power consumption.
  • the driving method according to the second embodiment of the present invention is a plasma display having at least one field among fields relating to image display, in which all initialization operations performed during the initialization period of each SF are selective initialization operations. Relates to the device.
  • FIG. 21 shows a drive waveform.
  • Example 2 In the following, the effect of Example 2 was verified and will be described.
  • the PDP used in this verification is prototype 5 and prototype 6.
  • the second voltage Vb1 in the all-cell initialization period was changed, and the luminance during black display was measured.
  • the total of the voltages related to the discharge in the first half of the initialization period and the latter half of the initialization period was measured as the initialization jump-out voltage.
  • the initialization jump-out voltage is (Vb1-Vf1) + (Vf2-Vd1).
  • FIG. 22 is a schematic diagram relating to the measurement of the initialization jump-out voltage.
  • the horizontal time is time, the near-infrared photodiode voltage waveform (described as NIR APD voltage waveform in FIG. 22), the scan electrode drive waveform (described as SCN in FIG. 22), and the data electrode drive.
  • Each waveform shown as DATA in FIG. 22
  • the voltage Vf1 and the voltage Vb1 there is a jump-out voltage 223, and between the voltage Vd1 and the voltage Vf2 is a jump-out voltage 224.
  • the rising light emission 221 is generated during a period when the driving voltage of the scanning electrode is the rising and protruding voltage 223, and the emitting light 222 is generated when the driving voltage of the scanning electrode is dropped and the protruding voltage 224 is present.
  • the horizontal axis represents the initialization jump-out voltage
  • the vertical axis represents the luminance at the time of black display (hereinafter referred to as black luminance)
  • prototype 5 and prototype 6 are plotted.
  • the slope of the ramp voltage in the first half of the initialization period and the latter half of the initialization period are both set to 2 V / ⁇ sec
  • the third voltage Vc1 is set to 210 V
  • the fourth voltage is set to 132 V.
  • the relationship between the voltage related to the weak discharge (initialization jump-out voltage) and the light emission amount due to the weak discharge is higher than the composition of the protective layer 18 when the cell structure such as the electrode distance and the cell pitch is the same.
  • the dependence of the discharge gas was significant.
  • the prototype 5 and the prototype 6 the same cell structure and the same discharge gas are used, and the configuration of the protective layer 18 is different, so that the same tendency is obtained in the black luminance characteristics.
  • the initialization jump-out voltage in the all-cell initialization operation in the field is selected.
  • Vb1-Vb2 is higher than the initialization jump-out voltage in the initialization operation.
  • the initialization operation here, the selective initialization operation
  • the second voltage Vb2 is lower than the second voltage Vb1 applied during the all-cell initialization operation.
  • the minimum scan voltage Vscn greatly exceeds the reference value 120V regardless of the panel temperature.
  • the minimum scan voltage Vscn does not increase regardless of the panel temperature, and is lower than the reference value 120V.
  • the driving method according to the present invention shown in FIG. 21 when the driving method according to the present invention shown in FIG. 21 is applied to the prototype 2, the prototype 3, and the prototype 5, the selective writing operation cannot be performed depending on the cell due to insufficient wall charge, and the image is normally displayed. Cannot display.
  • the driving method according to the present invention shown in FIG. 21 when the driving method according to the present invention shown in FIG. 21 is applied to the prototype 4 and the prototype 6, the strong discharge in the initialization operation can be suppressed and the selective address operation can be performed.
  • a desired wall charge is accumulated in the write operation by the initialization operation unless the all-cell initialization operation having a high peak value is performed at least once for each field. I can't.
  • the charge retention performance is stable and high regardless of the panel temperature, so that it is not necessary to perform the all-cell initialization operation for each field.
  • Example 3 Third Embodiment
  • the third embodiment relates to a plasma display device in which the gradient of the gradient voltage changes in the middle in the driving method according to the present invention.
  • FIG. 25 shows an example of a drive circuit according to the third embodiment
  • FIGS. 24A to 24D show operation waveforms.
  • the horizontal axis indicates time
  • the vertical axis indicates voltage.
  • the drive circuit according to the third embodiment has a configuration in which the power supply voltage Vic of the scan IC is used as one of the gradually increasing ramp voltages.
  • the drive circuit is composed of a slope generation circuit RAMP3, a scan IC, a scan voltage selection circuit 25D, and a scan potential raising circuit 25E.
  • the ramp generation circuit RAMP3 includes a constant current circuit I3, a capacitor C3, a diode D3, a resistor R3, a switch SW7, and a power supply voltage Vb.
  • the scan IC is configured by connecting a high-side switch SW10 and a low-side switch SW11 in series.
  • the scan voltage selection circuit 25D is configured by connecting a switch SW8 and a switch SW9 in series across the power supply voltage Vscn for the write operation.
  • the scan potential raising circuit 25E includes a voltage comparator.
  • An output terminal of the slope generation circuit RAMP3 and a midpoint of the scan voltage selection circuit 25D are connected to a power supply input terminal of the scan IC.
  • the negative electrode of the power supply Vscn and the other end of the switch SW9 are connected to the GND of the scan IC and are also connected to the power supply Vs.
  • a voltage is output from the midpoint of the scan IC to the scan electrode 19a. Note that one scan IC is arranged in parallel for each scan electrode 19a, and the scan voltage selection circuit 26D is a circuit for controlling on / off of the scan pulse in the writing period.
  • the drive circuit during the initialization period will be described below.
  • the low-side switch SW11 of the scan IC is turned on (more precisely, via a diode), and the voltage Vs is applied to the scan electrode 19a.
  • the voltage Vs here is 0V.
  • high is input to the signal S3, and the power supply voltage Vb for generating the ramp voltage is applied to the scan IC via the switch SW7.
  • the switch SW8, the switch SW9, and the switch SW10 are off, the power supply voltage Vb is not output to the scan electrode 19a.
  • the main voltage Vs is rapidly increased from 0 V to Va and applied to the scanning electrode 19a.
  • the low side switch SW11 of the scan IC is turned off and the high side switch SW10 is turned on.
  • the charging current from the constant current circuit I3 charges the parasitic capacitances of the switch SW9 and the switch SW10. Therefore, the high-side switch SW10 is not turned on until the voltage applied to the scan IC is charged to the operation start voltage, and the voltage applied to the scan electrode 19a is held at Va.
  • the switch SW10 starts to be turned on, and the voltage applied to the scan IC by the charging current becomes a ramp voltage and increases from the voltage Va to the voltage (Va + Vic). After a voltage equal to or higher than Vic is applied to the scan IC and the switch SW10 is completely turned on, the voltage is output until the ramp voltage becomes the voltage Vb according to the ramp voltage generation circuit RMP3.
  • the signal S3 is turned off, the switch SW8 is turned on, and the voltage applied to the scan electrode 19a via the switches SW8 and SW10 falls to the voltage (Va + Vscn).
  • the switch SW9 and the switch SW11 are turned on, the voltage of the scan IC becomes 0V, and the voltage applied to the scan electrode 19a falls to the voltage Va.
  • the circuit configuration shown in FIG. 25 is an example of outputting ramp voltages having two different slopes, and is not limited to this.
  • the slope of the ramp voltage is set gradually and gradually in the first half of the initialization period.
  • the gate opening / closing of the shutter was controlled by a gate signal generator, and the state of discharge spread during the initialization operation was observed from the front of the panel using a high-sensitivity CCD camera.
  • the sustain electrode 19b and the address electrode 14 are set as the negative electrode
  • the scan electrode 19a is set as the positive electrode
  • the inside of the transparent electrode the center of the discharge cell. It was found that the discharge progressed from the side close to the part) to the outside (side close to the partition wall of the discharge cell).
  • the PDP according to the present invention has excellent electron emission characteristics and can suppress strong discharge during the initialization operation.
  • the discharge spreads outward excessive charge is generated in the barrier ribs and the phosphors in the vicinity of the barrier ribs, and the address operation after the initialization operation may be abnormal, and the image display may not be performed normally. Therefore, by gradually reducing the slope of the ramp voltage, it is possible to weaken the discharge in the time zone in which the discharge spreads outward and to alleviate excess charging on the side wall.
  • by providing a period in which the voltage of the address electrode 14 is positive in the first half of the initialization period it is possible to suppress the spread of discharge and alleviate excess charging on the side wall.
  • the time required for the initialization operation can be shortened, and the write operation related to the stability of the image display and the maintenance operation related to the brightness of the image are more frequent. Will be able to spend more time.
  • the long-term reliability of the protective layer 18 serving as the electron emission source In consideration of image quality deterioration due to the occurrence of strong discharge at the time and image quality deterioration due to excessive charging on the side wall, it is preferable to set the gradient of the ramp voltage to 20 V / ⁇ sec or less.
  • Example 4 The driving method in the fourth embodiment relating to the present invention is a plasma in which the scan potential raising circuit 25E is removed from the circuit configuration shown in FIG. 25, and the potential of the scan pulse applied to the scan electrode 19a is the same potential as the fourth voltage Vd.
  • the present invention relates to a display device.
  • the charge retention performance is stable, and the loss of wall charges in the pause period waiting for the write operation is small. Therefore, it is possible to omit the voltage Vset2 inserted to compensate for the voltage corresponding to the lost charge. There are cases where it is possible. In this case, the scan potential raising circuit 25E can be eliminated, and a lower cost plasma display device can be provided.
  • the dielectric layer 17 is not limited to being in contact with each electrode, and may be disposed on the periphery of each electrode. The same effect can be obtained when the aggregated particle group 18c is arranged on the surface or inside of the protective layer 17. Further, the cell structure of the PDP is not limited to the surface discharge type as shown in FIG. 1, and the same effect can be obtained in the counter discharge type PDP in which the counter electrode is formed.
  • the density of charged particles and excited particles (hereinafter referred to as priming particles) present in the discharge part in the initial stage is increased, and initialization prior to the writing period is performed. In the period, there is an effect of suppressing strong discharge that significantly lowers the contrast ratio.
  • the influence of electric field interference between adjacent cells and scattering of charged particles during the selective initialization period can be reduced, and there is an effect of suppressing image quality deterioration due to poor selection of lighting or non-lighting cells during the writing period.
  • the present invention solves the problem of the conventional PDP and the problem of the conventional driving method at the same time, and not only dramatically improves the flickering and roughness of the image, but also reduces the number of parts of the address electrode driving circuit and reduces the scan pulse voltage. This makes it possible to reduce the price of scan ICs, and to provide a plasma display device that realizes high definition, power saving, and low price.
  • the plasma display device of the present invention is a plasma display panel having a plurality of aggregated particle groups in which a plurality of crystal particles made of metal oxide are aggregated around the protective layer 18.
  • the first half of the initialization period in which a voltage that gradually increases from the first voltage to the second voltage is applied to the second electrode, and the second electrode is applied to the second electrode.
  • the second half of the initialization period in which a voltage that gradually falls from the third voltage to the fourth voltage is applied.
  • This drive system is useful as an image display device that displays an image with good image quality. Further, it can be applied to uses such as an image display device using a plasma display improved in efficiency by a high Xe partial pressure ratio and a high total pressure, and a full-spec high-definition plasma display.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

　プラズマディスプレイ装置は、金属酸化物からなる複数の結晶粒子が凝集した凝集粒子群を保護層周辺部に複数配置し、初期化期間において、第２の電極に第１電圧から第２電圧まで緩やかに上昇する電圧を印加する初期化期間前半部と、第３電圧から第４電圧まで緩やかに下降する電圧を印加する初期化期間後半部を有する駆動方式で駆動して、画像表示を行う。

Description

プラズマディスプレイ装置
　本発明はコンピュータやテレビなどの画像表示に用いるプラズマディスプレイ装置に関する。
　近年、コンピュータやテレビなどの画像表示に用いられているプラズマディスプレイパネル（以下、ＰＤＰと表記）は、大型で薄型軽量化を実現するだけでなく、より高画質を実現するために高精細化への要望が高まっている。
　従来のＰＤＰは、図２６に示す構成が一般的である。図２６において、ＰＤＰ１１００は前面パネルＰＡ１００１と背面パネルＰＡ２で構成されている。
　前面パネルＰＡ１００１は、前面ガラス基板１１上にストライプ状に配設された第２の電極である走査電極１９ａと第１の電極である維持電極１９ｂとブラックストライプ（遮光層）と誘電体層１７と保護層１０１８の積層で構成されている。誘電体層１７は、第１の誘電体層１７ａと第２の誘電体層１７ｂで構成されている。第１の誘電体層１７ａは、走査電極１９ａと維持電極１９ｂとブラックストライプ７を覆うように形成されている。保護層１０１８は誘電体層１７上に形成されている。走査電極１９ａは走査透明電極１９ａ１と走査金属電極１９ａ２で構成され、維持電極１９ｂは維持透明電極１９ｂ１と維持金属電極１９ｂ２で構成されている。
　背面パネルＰＡ２は、第３の電極であるアドレス電極１４と誘電体層１３と隔壁１５で構成されている。第３の電極であるアドレス電極１４は背面ガラス基板１２上にストライプ状に配設されている。誘電体層１３はアドレス電極１４を覆うように形成されている。隔壁１５はアドレス電極１４を囲むように誘電体層１３上に箱状に形成されている。隔壁１５の内壁には蛍光体層１６が塗布されている。蛍光体層は通常はカラー表示のため、赤、緑、青の三色の蛍光体が順に配置されている。
　前面パネルＰＡ１００１と背面パネルＰＡ２とが張り合わせられ、隔壁１５により区切られた放電部２０には放電ガスが封入されている。たとえば、放電部２０にはヘリウム、ネオン、アルゴン、クリプトン、キセノンなどからなる混合ガスが通常６７ｋＰａ程度の圧力で封入されている。
　次に、ＰＤＰの電極配置およびＰＤＰを表示駆動するための駆動回路を備えるプラズマディスプレイ装置について説明する。図２７は、ＰＤＰ１１００の電極配置を示す。また図２８はプラズマディスプレイ装置の駆動回路の構成を示したブロック図である。このプラズマディスプレイ装置は、パネル１００１、走査電極駆動回路１０２１、維持電極駆動回路２２、アドレス電極駆動回路２３、タイミング発生回路１０２４、Ａ／Ｄ（アナログ／デジタル）変換器２５、走査線数変換部２６、サブフィールド変換部２７、ＡＰＬ（Ａｖｅｒａｇｅｄ　Ｐｉｃｔｕｒｅ　Ｌｅｖｅｌ（平均輝度レベル））検出部２８を備えている。
　図２８において、画像信号ＶＤはＡ／Ｄ変換器２５に入力される。また、水平同期信号Ｈおよび垂直同期信号Ｖはタイミング発生回路１０２４、Ａ／Ｄ変換器２５、走査線数変換部２６に入力される。Ａ／Ｄ変換器２５は、画像信号ＶＤをデジタル信号の画像データに変換し、その画像データを走査線数変換部２６およびＡＰＬ検出部２８に出力する。ＡＰＬ検出部２８は画像データの平均輝度レベルを検出する。検出した平均輝度レベルに基づいて、１テレビフィールドを構成する駆動波形を制御する。走査線数変換部２６は、画像データをパネル１００１の画素数に応じた画像データに変換し、サブフィールド変換部２７に出力する。サブフィールドについては、後述する。サブフィールド変換部２７は、サブフィールドに分割した画像データをアドレス電極駆動回路２３に出力する。アドレス電極駆動回路２３は、サブフィールド毎にアドレス電極Ｄ１～アドレス電極Ｄｍに対応する電圧をアドレス電極に印加する。
　タイミング発生回路１０２４は、水平同期信号Ｈおよび垂直同期信号Ｖをもとにしてタイミング信号を発生し、走査電極駆動回路２１および維持電極駆動回路２２に出力する。走査電極駆動回路１０２１および維持電極駆動回路２２は、タイミング信号に基づいて走査電極ＳＣＮ１～走査電極ＳＣＮｎおよび維持電極ＳＵＳ１～維持電極ＳＵＳｎに駆動電圧を印加する。
　次に、ＰＤＰ１１００で用いられている階調表現の方式について説明する。図２９は、ＰＤＰ１１００で用いられている階調表現の方式を示す。テレビ映像を表示する場合、例えば、ＮＴＳＣ方式における映像は１秒間に６０フィールドで構成されている。元来、ＰＤＰ１１００では点灯あるいは非点灯の２階調しか階調表現できない。そのため、１フィールドの期間を複数のサブフィールド（以下、ＳＦと記載する）の期間に分割することによって赤、緑、青の各色の点灯時間を時分割し、その組み合わせによって中間色を表現する方式が用いられている。各ＳＦの放電維持期間に印加する維持パルス数の比を、例えば「１」、「２」、「４」、「８」、「１６」、「３２」、「６４」、「１２８」のように２進数モードで重み付けを行い、ＳＦを８ビットの組み合わせにより２５６階調が表現される。
　この方式は、放電部２０での気体放電を制御するために各ＳＦはさらに４つの期間に分割される。図３０は、ひとつのＳＦにおけるプラズマディスプレイ装置を駆動させるために、走査電極ＳＣＮ、維持電極ＳＵＳおよびアドレス電極Ｄに印加する電圧波形を示す。またこれら４つの期間について図２６、図２７および図３０を用いて説明する。
　初期化期間では、点灯させるセルを選択する書込み放電を行う書込み期間１０３２に先立って、書込み放電に所望の壁電荷が弱放電によって蓄積される。１テレビフィールド内の最初のＳＦでは、画像表示を行うすべてのセルに対して初期化放電を発生させる全セル初期化動作を行う全セル初期化期間１０３１が設けられる。一方、その他のＳＦでは、全セル初期化動作あるいは前のＳＦにおいて維持放電を経験したセルに対してのみ初期化放電を発生させる選択初期化動作を行う選択初期化期間１０３４が設けられる。書込み期間１０３２では、書込み放電によって点灯させるセルの選択が行われる。維持期間１０３３では書込み期間１０３２で書込み放電を行ったセルのみ発光を維持させる維持動作が行われる。
　全セル初期化期間１０３１の前半の初期化動作では、すべての維持電極ＳＵＳ１～維持電極ＳＵＳｎおよびアドレス電極Ｄ１～アドレス電極Ｄｍは０Ｖに保持される。そうして、すべての走査電極ＳＣＮ１～走査電極ＳＣＮｎには、それらと対になる維持電極ＳＵＳ１～維持電極ＳＵＳｎおよび対向交差するアドレス電極Ｄ１～アドレス電極Ｄｍとの間で放電が開始する閾値電圧Ｖｆｆ以上の電圧Ｖｈに向かって、緩やかに上昇するランプ電圧が印加される。そうして、放電部２０にて気体放電は起こる。ここでの放電は電離増倍が時間的に緩やかに進展する弱放電である。この弱放電により発生した電荷は、アドレス電極１４、走査電極１９ａ、維持電極１９ｂ周辺の放電部２０の内部および表面の電界を弱めるように放電部２０を囲む壁面に壁電荷として蓄積される。走査電極１９ａ付近の保護層１８表面には負電荷が、維持電極１９ｂ付近の保護層１８表面およびアドレス電極１４付近の蛍光体層１６表面には正電荷が壁電荷として蓄積される。
　さらに、全セル初期化期間１０３１の後半の初期化動作では、すべての維持電極ＳＵＳ１～維持電極ＳＵＳｎは正電圧Ｖｅに保持される。そうして、すべての走査電極ＳＣＮ１～走査電極ＳＣＮｎには、それらと対になる維持電極ＳＵＳ１～維持電極ＳＵＳｎおよび対向交差するアドレス電極Ｄ１～アドレス電極Ｄｍとの間で放電が開始する閾値電圧Ｖｐｆ以下の電圧Ｖｂｔに向かって、緩やかに下降するランプ電圧が印加される。そうして、放電部２０にて気体放電が起こる。ここでの放電も電離増倍が時間的に緩やかに進展する弱放電である。この弱放電によって、走査電極１９ａ付近の保護層１８表面に蓄積された負電荷および維持電極１９ｂ付近の保護層１８表面に蓄積された正壁電荷が弱められる。
　全セル初期化動作を終えて、すべての電極が接地された状態では、走査電極とアドレス電極１４および維持電極１９ｂ間に書込み放電によって点灯セルを選択するのに必要な所望の電位差（壁電位と呼ぶ）が、蓄積された壁電荷により生じる。なお、初期化動作とは書込み放電を制御するための所望の壁電荷を放電によって形成する動作である。
　書込み期間１０３２では走査電極１９ａにアドレス電極１４および維持電極１９ｂよりも低い電圧が印加される。さらに点灯させるセルのアドレス電極１４にのみ、走査電極１９ａとアドレス電極１４との間に壁電位と同符号の電圧差が生じるように電圧が印加される。こうすることによって、書込み放電が起こる。これにより蛍光体表面および維持電極１９ｂ付近の保護層表面には負電荷が壁電荷として蓄積され、走査電極１９ａ付近の保護層表面には正電荷が壁電荷として蓄積される。書込み期間が終了し、すべての電極が接地された状態では、壁電荷により走査電極１９ａと維持電極１９ｂ間に維持放電を起こすのに必要な所望の壁電位が生じる。
　維持期間１０３３では、まず走査電極１９ａに維持電極１９ｂよりも高い電圧が印加されて放電が起こる。その後、走査電極１９ａと維持電極１９ｂに交互に極性が入れ替わるように電圧を印加することにより、断続的に発光が維持される。
　次に続く選択初期化期間１０３４では、前のＳＦの維持期間１０３３の最後に維持電極１９ｂに走査電極１９ａとの位相差時間幅の狭い矩形波形消去電圧が印加される。こうすることにより、不完全な放電を発生させ壁電荷を一部消滅させ、次のＳＦの初期化動作に備えられる。このように従来のＰＤＰの駆動方法では、初期化期間、書込み期間、維持期間という一連のシーケンスによって画像表示が行われている。なお、全セル初期化期間は、１フィールドの最初のＳＦにおいてのみ実施されるわけでなく、他のＳＦにおいて行われることも可能である。
　図２６に示したＰＤＰ１１００では、弱放電によって所望の壁電荷を蓄積するための全セル初期化期間１０３１において、初期に放電部２０に存在するイオンや電子（電離増倍のもととなる荷電粒子）の密度が低い場合や、荷電粒子の電荷を吸収しやすい蛍光体や隔壁が放電部２０を取り囲んでいる場合、放電の種となる荷電粒子の数が絶対的に減少する。そのため、電離増倍が時間的に急激に進展する強い放電（以下、強放電と記載する）が発生する確率が高くなる。
　強放電が発生すると、所望の壁電荷よりも過剰な壁電荷（例えば、放電部２０の電界をほぼ打ち消す壁電荷）が蓄積され、所望の壁電位よりも高い異常壁電位が発生する。
　この異常壁電位の作用により、維持期間において非点灯であるべきにもかかわらず維持発光してしまい、正常に画像表示を行えないという問題を有している（たとえば、特許文献１参照）。
　また、高精細ＰＤＰを用いて映像表示を行う場合には、下記のような問題を抱えている。たとえば、高精細化されたＰＤＰでは、セルピッチ（隔壁の間隔）が短いために隔壁によりセル同士が隔離されていたとしても、隣接セルとの電界干渉や荷電粒子の飛散の影響が大きくなる。
　図３０に示した従来のＰＤＰ駆動方式では、選択初期化期間１０３４において矩形波形電圧を印加するので、消去放電が強くなる。そのため、高精細ＰＤＰを駆動する場合、初期化期間における隣接セル間の放電干渉の影響は顕著になり、書込み動作に所望の壁電位を蓄積することができず、書込み動作を正常に行えないという問題を有している（たとえば、特許文献２参照）。
　従来のＰＤＰでは、高精細化のため画素ピッチが小さくなり、放電部２０の容積に対する表面積の割合が大きくなる場合や、高輝度化のためキセノンやクリプトンなどの原子番号の大きい放電ガスの混合割合を高めた場合に、安定した初期化動作を行うための電子供給量が不足する。そうして、初期化期間において強放電が発生し、強放電により蓄積された異常壁電荷により、維持期間において非点灯であるにもかかわらず維持発光してしまう。その結果、正常に画像表示を行えないという課題を有している。
　また、従来の駆動方式では、高精細ＰＤＰを駆動する場合、選択初期化期間における隣接セル間の電界干渉や荷電粒子の飛散の影響が顕著になる。そのため、維持期間において点灯であるにもかかわらず維持発光せず、正常に画像表示を行えないという課題を有している。
　高精細化にともない、課題が顕著になる理由を以下に詳細に説明する。
　高精細化にともない、１セルあたりの放電部２０の体積が減少し、放電部２０の体積に対する壁面の表面積の割合が増加し、壁面での荷電粒子の再吸収および弾性衝突に起因した発熱によるエネルギー損失が増大する。そうして、外部からより多くの電力を投入する必要がある。その結果、全セル初期化動作前の放電部２０内部の荷電粒子数が減少し、また各期間での駆動電圧が上昇する。
　電極に印加する電圧が上昇すると、電極周辺の放電部２０内部および表面での電界強度がより強くなり、電離増倍が時間的に急激に進む確率がより高くなる。その結果、従来の初期化動作において利用していた弱放電を発生させることがより困難となる。
　このように、高精細化にともない、放電部２０内部の荷電粒子の減少および駆動電圧の増大により、初期化期間において強放電が発生しやすくなる。その結果、書込み期間での点灯あるいは非点灯セルの選択を正常に行うことがさらに困難になる。
　また、高精細化にともない、各セルの大きさが小さくなることにより隔壁および金属電極による遮光率が増え、輝度は低下し、映像が全体的に暗くなる。そこで、高画質表示に必要な輝度を確保する方法として、可視光の発光を担うキセノンやクリプトンの混合比あるいは放電ガスの全圧を上昇させる方法が注目されている。たとえば、全圧は１８０Ｔｏｒｒ以上７５０Ｔｏｒｒ以下、キセノン分圧比は１０％、１５％、２０％、３０％、５０％、８０％、９０％、９５％、９８％、１００％などが検討されている。
　キセノンやクリプトンなどの混合割合が大きい場合に、前述の課題が顕著になる理由を以下に詳細に説明する。
　キセノンやクリプトンなど原子番号の大きい元素は最外殻の電子エネルギー（第一イオン化エネルギー）が小さいため、最外殻の電子エネルギーが大きいヘリウム、ネオン、アルゴンと比べて２次電子放出係数が非常に小さい。その結果、保護膜表面から放電部２０に供給される電子の絶対数が減少し、放電開始に必要な閾値電圧は高くなる。
　電極に印加する電圧が上昇すると、電極周辺の放電部２０内部および表面での電界強度がより強くなり、電離増倍が時間的に急激に進む確率がより高くなる。その結果、初期化期間において利用していた弱放電を発生させることがより困難になる。
　高画質表示に必要な高輝度を確保するためにキセノンやクリプトンなどの分圧比を増加させる場合にも、全セル初期化期間において強放電が発生しやすくなる。強放電が発生した場合、１発の放電による発光強度が強いため、コントラスト比は著しく低下し、低階調表現が多い映像を表示する場合には画質が著しく劣化する。さらに、過剰な壁電位の形成により、書込み期間での点灯あるいは非点灯セルの選択を正常に行うことがさらに困難になる。
特開２０００－２１４８２３号公報 特開２００６－１５１２９５号公報
　プラズマディスプレイ装置は、少なくとも１組の第１の電極および第２の電極と、第１の電極および第２の電極を覆うように誘電体層を形成するとともに誘電体層表面に保護層を形成した第１基板と、少なくとも１本の第３の電極を有し第３の電極を覆うように誘電体層を形成した第２基板とを備え、第１基板と第２基板とを対向配置するとともに、第１基板と第２基板の間に放電ガスを封入し、かつ保護層は、下地保護層上に金属酸化物からなる複数の結晶粒子が凝集した凝集粒子群を複数個付着させて構成したプラズマディスプレイパネルを備える。１フィールドが複数のサブフィールドで構成される。サブフィールドは初期化期間、書込み期間、維持期間のうち少なくとも初期化期間と書込み期間を有する。初期化期間は、第２の電極に第１電圧から第２電圧まで緩やかに上昇する電圧を印加する初期化期間前半部と、第２の電極に第３電圧から第４電圧まで緩やかに下降する電圧を印加する初期化期間後半部とを有する。
図１は本発明の実施の形態に用いるパネル主要部を示す斜視図である。 図２は本発明の実施の形態におけるパネルの電極配線図である。 図３は本発明の実施の形態におけるＰＤＰを用いたプラズマディスプレイ装置の構成図である。 図４は本発明の実施の形態におけるＰＤＰの駆動方式におけるサブフィールドの構成図である。 図５は本発明の実施の形態におけるＰＤＰの保護層部分及びその近傍を拡大して示す説明図である。 図６は本発明の実施の形態におけるＰＤＰの保護層において、凝集粒子を説明するための拡大図である。 図７は本発明に関わるＰＤＰの製造方法において、保護層形成のステップを示す図である。 図８は本発明に関わる駆動方式において、ＰＤＰの各電極に印加する駆動電圧のタイミングチャートである。 図９は本発明の実施の形態における駆動波形を出力するための駆動回路構成の一例を示す図である。 図１０は結晶粒子のカソードルミネッセンス測定結果を示す特性図である。 図１１は本発明によるプラズマディスプレイ装置の効果を検証する実験において、電子放出性能と電荷保持性能を示すＶｓｃｎ点灯電圧の関係を示す特性図である。 図１２は全セル初期化期間において、弱放電の場合のＡＰＤ出力電圧を示す図である。 図１３は全セル初期化期間において、強放電の場合のＡＰＤ出力電圧を示す図である。 図１４は本発明によるプラズマディスプレイ装置の効果を検証する実験において、電子放出性能と初期化傾斜電圧の限界傾きの関係を示す特性図である。 図１５は本発明によるプラズマディスプレイ装置の効果を検証する実験において、電子放出性能と書き込み動作ミス発生確率の関係を示す特性図である。 図１６は本発明によるプラズマディスプレイ装置の効果を検証する実験において、パネル温度と電子放出性能の関係を示す特性図である。 図１７は本発明によるプラズマディスプレイ装置の効果を検証する実験において、本発明の駆動波形を印加した場合の表示状態をディスプレイ上に表示した画像を示す図である。 図１８は本発明によるプラズマディスプレイ装置の効果を検証する実験において、本発明の駆動波形を印加した場合の表示状態をディスプレイ上に表示した画像を示す図である。 図１９は結晶粒子の粒径と電子放出特性の関係を示す特性図である。 図２０は結晶粒子の粒径と隔壁の破損の発生率との関係を示す特性図である。 図２１は本発明の実施例２において各電極に印加する駆動電圧のタイミングチャートである。 図２２は初期化飛び出し電圧を説明するための図である。 図２３は本発明によるプラズマディスプレイ装置の効果を検証する実験において、初期化飛び出し電圧と黒輝度の関係を示す特性図である。 図２４Ａは本発明の実施例３において、初期化期間前半部および初期化期間後半部に走査電極に印加する駆動波形の一例を示す図である。 図２４Ｂは本発明の実施例３において、初期化期間前半部および初期化期間後半部に走査電極に印加する駆動波形の一例を示す図である。 図２４Ｃは本発明の実施例３において、初期化期間前半部および初期化期間後半部に走査電極に印加する駆動波形の一例を示す図である。 図２４Ｄは本発明の実施例３において、初期化期間前半部および初期化期間後半部に走査電極に印加する駆動波形の一例を示す図である。 図２５は本発明の実施例３において、同駆動波形を出力するための走査電極駆動回路の一例を示す図である。 図２６は従来のパネル主要部を示す斜視図である。 図２７は従来パネルの電極配線図である。 図２８は従来のＰＤＰを用いたプラズマディスプレイ装置の構成図である。 図２９は従来のＰＤＰの駆動方式におけるサブフィールドの構成図である。 図３０は従来のＰＤＰの各電極に印加する駆動電圧のタイミングチャートである。
符号の説明
　１　　プラズマディスプレイパネル
　１１　　前面ガラス基板
　１２　　背面ガラス基板
　１３　　誘電体層
　１４　　アドレス電極
　１５　　隔壁
　１６　　蛍光体層
　１７　　誘電体層
　１７ａ　　第１の誘電体層
　１７ｂ　　第２の誘電体層
　１８　　保護層
　１８ａ　　下地保護層
　１８ｂ　　結晶粒子
　１８ｃ　　凝集粒子群
　１９ａ１　　走査透明電極
　１９ａ２　　走査金属電極
　１９ｂ１　　維持透明電極
　１９ｂ２　　維持金属電極
　２０　　放電部
　２１　　走査電極駆動回路
　２２　　維持電極駆動回路
　２３　　アドレス電極駆動回路
　２４　　タイミング発生回路
　２５　　Ａ／Ｄ変換器
　２６　　走査線数変換部
　２７　　サブフィールド変換部
　２８　　ＡＰＬ検出部
　３１　　全セル初期化期間
　３２　　書込み期間
　３３　　維持期間
　３４　　選択初期化期間
　３５　　初期化期間
　以下、本発明の実施の形態について、図面とともに説明する。まず、図１は本発明の実施の形態におけるパネル主要部を示す斜視図である。図２は本発明の実施の形態におけるパネルの電極配線図である。図３は本発明の実施の形態におけるＰＤＰを用いたプラズマディスプレイ装置の構成図である。図４は本発明の実施の形態におけるＰＤＰの駆動方式におけるサブフィールドの構成図である。
　図１に示した本発明の実施の形態に用いるパネル主要部を示す斜視図においては、図２６に示した従来のパネル主要部と同じ箇所は同じ参照番号を付している。以下の説明では図２６に示した従来のパネル主要部と異なる箇所を中心に説明する。また、図３に示した本発明の実施の形態におけるＰＤＰを用いたプラズマディスプレイ装置の構成図においては、図２８に示した従来のＰＤＰを用いたプラズマディスプレイ装置の構成図と同じ箇所は同じ参照番号を付している。以下の説明では図２８に示した従来のＰＤＰを用いたプラズマディスプレイ装置の構成図と異なる箇所を中心に説明する。
　図１において、維持電極１９ｂは第１の電極であり、走査電極１９ａは第２の電極であり、アドレス電極１４は第３の電極である。また、少なくとも１組の第１の電極および第２の電極と、第１の電極および第２の電極を覆うように誘電体層を形成するとともに誘電体層１７表面に保護層１８を形成した部分を総称して第１基板と呼ぶ。そうして、少なくとも１本の第３の電極を有し、第３の電極を覆うように誘電体層を形成した部分を総称して第２基板と呼ぶ。
　そこで、まず、本発明によるＰＤＰ装置のパネルの特徴である保護層の構成及び製造方法について説明する。図５は本発明の実施の形態におけるＰＤＰの保護層部分及びその近傍を拡大して示す説明図である。本発明によるＰＤＰにおいては、図５に示すように、保護層１８は、誘電体層１７上に、アルミニウム（Ａｌ）を不純物として含有する酸化マグネシウム（ＭｇＯ）からなる下地保護層１８ａを形成するとともに、その下地保護層１８ａ上に、金属酸化物であるＭｇＯの結晶粒子１８ｂが複数個凝集した凝集粒子群１８ｃを離散的に散布させて、構成されている。凝集粒子群１８ｃは全面に亘ってほぼ均一に分布するように複数付着されている。なお、本発明は、凝集粒子群１８ｃが不均一に分布するように複数付着されている場合も含む。
　ここで、凝集粒子群１８ｃについて説明する。図６は本発明の実施の形態におけるＰＤＰ１の保護層において、凝集粒子を説明するための拡大図である。凝集粒子群１８ｃは、図６に示すように所定の一次粒径の結晶粒子１８ｂが凝集またはネッキングした状態のものである。結晶粒子１８ｂの各々は、固体として強い結合力を持って結合しているのではなく、静電気やファンデルワールス力によって結合しており、超音波などの外的刺激により、一部または全部が結晶粒子に離散する程度の結合力で結合している。
　また、結晶粒子１８ｂの粒径は約１マイクロメートル（μｍ）程度のもので、結晶粒子１８ｂとしては、１４面体や１２面体などの７面以上の面を持つ多面体形状を有するのが望ましい。結晶粒子１８ｂの一次粒子の粒径や形状は、製造方法によって制御できる。
　例えば、炭酸マグネシウムや水酸化マグネシウムなどのＭｇＯ前駆体を焼成して生成する場合、焼成温度や焼成雰囲気を調整すると粒径を制御できる。一般的に、焼成温度は７００度程度から１５００度程度の範囲で選択できるが、焼成温度が比較的高い１０００度以上にすることで、一次粒径を０．３～２μｍ程度に制御できる。さらに、ＭｇＯ前駆体を加熱して結晶粒子１８ｂを生成することにより、生成過程において、複数個の一次粒子同士が凝集またはネッキングと呼ばれる現象により結合した凝集粒子群１８ｃを作成することができる。
　次に、本発明によるＰＤＰにおいて、保護層１８を形成する製造ステップについて説明する。図７は本発明に関わるＰＤＰの製造方法において、保護層形成のステップを示す図である。図７に製造工程のフローを示すように、第１の誘電体層１７ａと第２の誘電体層１７ｂとの積層構造からなる誘電体層１７を形成する誘電体層形成ステップＳ７１が行われる。
　下地保護層蒸着ステップＳ７２において、Ａｌを不純物として含むＭｇＯ焼結体を原材料とした真空蒸着法により、ＭｇＯからなる下地保護層１８ａが第２の誘電体層表面１７ｂ上に形成される。
　下地保護層蒸着ステップＳ７２において形成した未焼成の下地保護層１８ａ表面に、複数個の凝集粒子群１８ｃを離散的に付着させるステッが行われる。所定の粒径分布を持つ結晶粒子１８ｂを樹脂成分とともに溶剤に混合した凝集粒子ペーストが準備される。凝集粒子ペースト層形成ステップＳ７３において、凝集粒子ペーストをスクリーン印刷法により、未焼成の下地保護層１８ａ上に塗布して凝集粒子ペースト層が形成される。なお、凝集粒子ペースト層を形成するための方法として、スクリーン印刷法以外に、スプレー法、スピンコート法、ダイコート法、スリットコート法などもある。
　凝集粒子ペースト層を形成した後、凝集粒子ペースト層を乾燥させる乾燥ステップＳ７４が行なわれる。
　次に、下地保護層蒸着ステップＳ７２において形成した未焼成の下地保護層１８ａと、乾燥ステップＳ７４を実施した凝集粒子ペースト層とは、数百度の温度で加熱焼成する焼成ステップＳ７５において、同時焼成が行われる。そうして、焼成ステップＳ７５において、凝集粒子ペースト層に残っている溶剤や樹脂成分を除去することにより、下地保護層１８ａ上に複数個の凝集粒子群１８ｃを付着させた保護層１８を形成することができる。この方法によれば、下地保護層１８ａに複数個の凝集粒子群１８ｃを全面に亘って均一に分布するように付着させることが可能である。以上のステップにより、プラズマディスプレイパネルが製造される。
　なお、上記以外にも、溶媒などを用いずに、ガス中に結晶粒子を浮遊させた状態でガスとともに吹き付ける方法や、吹き付けずに重力を用いて沈降させる方法などもある。
　次に、本発明によるＰＤＰにおける駆動方式の初期化期間の駆動波形および駆動回路について説明する。図８は本発明に関わる駆動方式において、ＰＤＰ１の各電極に印加する駆動電圧のタイミングチャートである。本発明によるＰＤＰ駆動波形は、図８に示すように、各ＳＦの全セル初期化期間３１において、走査電極１９ａに第１電圧Ｖａ１から第２電圧Ｖｂ１まで、緩やかに上昇する電圧を印加する初期化期間前半部Ｔ１（図１２参照）と、第３電圧Ｖｃ１から第４電圧Ｖｄ１まで、緩やかに下降する電圧を印加する初期化期間後半部Ｔ２（図１２参照）とが設けられる。
　本発明によるＰＤＰ駆動波形を実現するための維持電極駆動回路２２の構成を図９に示す。この維持電極駆動回路は、初期化期間前半部Ｔ１において、緩やかに上昇する電圧を印加するための電源Ｖｂを用意し、分離回路によって正極性の電圧の出力を制御する。また、初期化期間後半部Ｔ２において、緩やかに下降する電圧を印加するための電源Ｖｄを用意し、分離回路によって負極性の電圧の出力を制御する。
　維持電圧Ｖｓｕｓの出力を制御する回路９Ａに対して、回路９Ａの出力端子に正極性の電圧Ｖｂの出力を制御する分離回路９Ｂが接続されている。回路９Ｂの出力端子に、負極性の電圧Ｖｄの出力を制御する分離回路９Ｃが接続されている。また、分離回路９ＢのハイサイドスイッチＳＷ３のゲート・ドレイン間には、定電流回路Ｉ１とコンデンサＣ１とダイオードＤ１と抵抗Ｒ１と電源電圧Ｖｂで構成される傾斜発生回路ＲＭＰ１が接続されている。分離回路９ＣのローサイドスイッチＳＷ６のゲート・ドレイン間にも、定電流回路Ｉ２とコンデンサＣ２とダイオードＤ２と抵抗Ｒ２と電源電圧Ｖｄで構成される傾斜発生回路ＲＭＰ２が接続されている。この駆動回路の構成によって、全セル初期化期間前半部Ｔ１において緩やかに上昇する電圧、および全セル初期化期間後半部Ｔ２において緩やかに下降する電圧を走査電極１９ａに印加することができる。なお、図９に示した回路構成は傾斜電圧を出力させる一例であり、この限りではない。
　次に、本発明に関わるプラズマディスプレイ装置において、効果を確認するため行った実験について説明する。
　（検証実験１）
　保護層１８と凝集粒子群１８ｃの構成が異なるＰＤＰ１を４サンプル試作した。その４サンプルは次の試作品１から試作品４である。
　試作品１：ＭｇＯから構成された保護層のみを形成したＰＤＰ。
　試作品２：Ａｌ，Ｓｉなどの不純物をドープしたＭｇＯから構成された保護層を形成したＰＤＰ。
　試作品３：ＭｇＯから構成された下地保護層１８ａ表面に金属酸化物からなる結晶一次子のみを散布し、ＭｇＯ下地保護層１８ａに付着させたＰＤＰ。
　試作品４：本発明に関わる試作品であって、ＭｇＯから構成された下地保護層１８ａ表面に、結晶一次粒子を凝集させた凝集粒子群を全面に亘ってほぼ均一に分布するように付着させたＰＤＰ。
　なお、試作品３、試作品４において、金属酸化物として、ＭｇＯ単結晶粒子が用いられている。
　本発明に関わる試作品４について、下地保護層１８ａ表面に付着させた凝集粒子群に電子ビームを照射して、カソードルミネッセンスを測定したところ、図１０の曲線で示す特性が得られた。横軸は波長を表し、縦軸は発光強度の相対値を表している。
　試作品１から試作品４の４種類の保護層を用いたＰＤＰについて、電子放出性能と電荷保持性能について計測を行った。ここで、電子放出性能と電荷保持性能について説明する。
　電子放出性能とは、単位面積あたり単位時間あたり下地保護層１８ａおよび凝集粒子群を含めた保護層表面から放出される電子数（電流密度）によって決まる。保護層表面から放電部２０に流れる電流密度を測定する方法としては、試作品を破壊して前面板の小片サンプルを真空チャンバーに入れ、外部電場により空間に放出される電子を捕捉し、光電子増倍管などにより検出する方法などが考えられる。しかし、実際にＰＤＰを駆動している際の保護層からの電流密度を計測することは難しい。
　そこで、放電までの電流密度と相関がある測定量として、放電の統計遅れ時間Ｔｓを用いる。電圧が印加されてから放電がピークをむかえるまでの時間的な放電の遅れを、放電の形成遅れ時間Ｔｆと放電の統計遅れ時間Ｔｓの和として解釈する。放電遅れ時間は、印加する電圧および放電開始前のガス中の電子数密度に依存する。形成遅れ時間Ｔｆは印加電圧と相関があり、統計遅れ時間Ｔｓは放電開始前のガス中の電子数密度と相関がある。放電開始まで時間の関数として、各時刻での統計遅れ時間Ｔｓが計測される。統計遅れ時間Ｔｓの逆数は、放電ガスを取り囲む保護層からの電子の電流密度と比例関係にある。統計遅れ時間Ｔｓの逆数を、放電開始までの時間の関数として時間積分すれば、保護層からの単位面積あたりの電子放出量の相対比較を行うことができる。ここでは、統計遅れ時間Ｔｓの計測により、試作品の電子放出性能を相対比較した。
　次に、電荷保持性能について説明する。電荷保持性能の指標として、書込み期間において印加する電圧Ｖｓｃｎがある。初期化動作が終わってから書込み動作を行うまでに、書込み動作に所望の壁電荷が失われないように、走査電極１９ａに壁電位と逆極性の電圧Ｖｓｃｎを印加して、書込み動作待ちの期間の壁電荷損失が抑えられる。
　保護膜１８の表面電流や放電ガスとの電荷交換により、蓄積した壁電荷が失われやすい場合には、Ｖｓｃｎ電圧が高くなる傾向がある。Ｖｓｃｎ電圧が低いほうが電荷保持性能は高いことを示す。現行製品において、走査電圧を順次パネルに印加するためのＭＯＳＦＥＴなどの半導体スイッチング素子には、耐圧１５０Ｖ程度の素子が使用されていることが多い。そのため、Ｖｓｃｎ電圧としては、スイッチング素子の発熱による損傷を考慮して、Ｖｓｃｎを１２０Ｖ以下に抑えることが望ましい。ここでは、書込み動作に必要な最低スキャン電圧Ｖｓｃｎを測定し、試作品の電荷保持性能を比較した。
　図１１は、前述の電子放出性能と電荷保持性能について調べた結果を示す。横軸は電子放出性能を示し、縦軸は電荷保持性能としてＶｓｃｎ点灯電圧を表している。そうして試作品１から試作品４の性能がプロットされている。本発明に関わる試作品４は、電子放出性能が６以上、かつ、電荷保持性能がＶｓｃｎ電圧１２０Ｖ以下という特性が得られた。電子放出性能が高い試作品２や試作品３では、Ｖｓｃｎ電圧が１２０Ｖ以上であり、電荷保持性能は悪い。一方、電荷保持性能が高い試作品１では、電子放出性能が２以下であり、電子放出性能が悪い。
　（検証実験２）
　試作品５と試作品６が試作された。試作品５（試作品２とはドープ量が異なる）は、Ａｌ，Ｓｉなどの不純物をドープしたＭｇＯから構成される保護層が形成されている。試作品６（試作品４のリピート品）は、ＭｇＯから構成された保護層表面に結晶一次粒子を凝集させた凝集粒子群を全面に亘ってほぼ均一に分布するように付着されている。
　これらの試作品について、全セル初期化期間での強放電の発生しやすさを比較し、本発明に関わる試作品６による全セル初期化期間での強放電の抑止効果の検証を行った。
　本実験では、計測機器として光信号の受信部として利用されている近赤外線用のフォトダイオード（以下、ＡＰＤと表記）が用いられた。全セル初期化期間における放電の強弱を、ＡＰＤの出力により観測した。放電の強弱は、キセノンの励起状態間の遷移から放射される近赤外線の発生量により識別することができる。放電が強い場合には、近赤外線の発生量は増大する。
　例として、図１２は全セル初期化期間において弱放電発生時のＡＰＤ出力波形模式図を示し、図１３は全セル初期化期間において強放電発生時のＡＰＤ出力波形模式図を示す。図１２および図１３において、横軸は時間を表し縦軸は電圧を表している。
　図１２において、初期化期間前半部Ｔ１では、走査電極１９ａに正電圧が印加され、電極周辺の放電部２０内部あるいは表面での壁電位を含めた電位差が放電開始の電位差よりも高い。ここでは、時間的に急激な電離増倍ではなく緩やかに進展する弱放電が安定して起こっている。走査電極１９ａの印加電圧が正電圧から負電圧に入れ替わる初期化期間後半部Ｔ２では、初期化期間前半部Ｔ１で蓄積された壁電荷のうち余分な壁電荷を取り除き、壁電荷が調整される。初期化期間前半部Ｔ１および初期化期間後半部Ｔ２での弱放電により、走査電極１９ａおよびアドレス電極１４周辺の放電部２０に、書込み放電に所望の壁電荷を蓄積させることができる。
　図１３において、初期化期間前半部Ｔ１では、走査電極１９ａに正電圧が印加され、電極周辺の放電部２０内部あるいは表面での壁電位を含めた電位差が放電開始の電位差よりも高い。ここでは、時間的に急激な電離増倍が進展してしまい、強放電が発生している。走査電極１９ａの印加電圧が正電圧から負電圧に入れ替わる初期化期間後半部Ｔ２では、初期化期間前半部Ｔ１で蓄積された過剰な壁電荷により、走査電極１９ａの電圧がピーク電圧から立下った時にも強放電が発生している。
　このように、全セル初期化期間において強放電が発生したか否かを、ＡＰＤによりモニタリングしながら、試作品５および試作品６について、パネル温度を変化させて、初期化期間前半部において強放電が発生する傾斜電圧の限界傾きが測定された。ここで、傾斜電圧発生回路ＲＭＰ１の定電流回路Ｉ１として、ｐ型半導体、ＭＯＳＦＥＴおよびボリューム抵抗を組み合わせた回路構成により制御が行なわれた。また、あるセルで強放電が発生した場合には弱放電している他のセルに比べて発光が強く、目視でも強放電の発生を確認できる。そこで、ＡＰＤと目視の両方により、強放電のモニタリングが行われた。
　各パネル温度での電子放出性能に関しては、後述の事前実験により既知であるが、本実験により電子放出性能と限界傾きの関係が明らかになった。図１４は本実験の結果を示す。図１４において、横軸は単位時間あたりの電子放出性能を表し、縦軸は初期化傾斜電圧傾きを表している。
　試作品５では、パネル温度が低い時には、電子放出性能が著しく悪化し、傾斜電圧の傾きをより緩やかにしなければならないことがわかる。一方、試作品６では、パネル温度に関係なく、傾斜電圧の傾きを評価装置の測定限界の２０Ｖ／μｓｅｃにしても、強放電は発生しなかった。図１４では、試作品６の限界傾きとしては２０Ｖ／μｓｅｃとしてプロットされている。
　試作品５では、全セル初期化期間での強放電を防止するために、傾斜電圧の傾きをより緩やかにしなければならず、初期化期間の延長が必要になる。そのため、維持期間や書込み期間を短縮する手段が考えられる。
　しかし、維持期間の短縮は、高精細化する際には大きな問題となる。高精細ＰＤＰではセルピッチが小さくなり、画素内の金属電極や隔壁の占める割合が増加し、開口率が下がり、輝度が低下する。さらに、前述の強放電防止のために初期化期間を延長して維持期間を短縮すると、最大維持パルス数が少なくなり、ピーク輝度が低下する。以上のことが重なって、高精細ＰＤＰでは、明所コントラストが著しく悪化し、画質が極端に劣化する。
　また、書込み期間を短縮すると、放電遅れ時間よりもスキャン電圧の周期が短くなり、正常に書込み動作を行えなくなる。例として、図１５は、スキャン電圧の周期を１.２μｓｅｃに設定し、電子放出性能と書込み動作ミス発生率の関係を示す。図１５において、横軸は単位時間あたりの電子放出性能を表し、縦軸は初期化傾斜電圧傾きを表している。試作品５では、パネル温度が低温になると、電子放出性能が悪化し、放電遅れ時間が長くなり、正常に書込み動作を行えない。一方、本発明に関わる試作品６では、書込み動作ミスは発生せず、安定した書込み動作ができる。
　以上のことから、試作品５では初期化期間での強放電防止と維持期間および書込み期間に対する時間的な制約を両立できない。
　ここで、前述の事前実験について説明する。事前実験では、統計遅れ時間Ｔｓの逆数から計算した電子放出性能の相対値とパネル温度の関係が調べられた。図１６は、その結果を示す。図１６において、横軸はパネル温度を表し、縦軸は単位時間あたりの電子放出性能を表している。ここでは、電子放出性能は、試作品５にてパネル温度３０℃での電子放出性能を１として、他のパネル温度や試作品６の電子放出性能の相対値が計算された。
　図１６から、試作品５は、パネルの温度の降下にともない、単位時間あたりの電子放出性能が急激に悪化することが分かる。一方、試作品６は、パネルの温度に関係なく、安定して高い電子放出性能を保持している。
　（検証実験３）
　本発明に関わる試作品６において、従来の駆動方式に関わる駆動波形と本発明に関わる駆動波形を印加して、隣接セル間の放電干渉による点灯不良の比較を行った。従来の駆動方式に関わる駆動波形を駆動波形ＤＷＦ１と記載し、本発明に関わる駆動波形を駆動波形ＤＷＦ２と記載する。従来の駆動方式に関わる駆動波形ＤＷＦ１では、選択初期化期間において、立ち上がり３７Ｖ／μｓｅｃである矩形波形の消去電圧が印加された。駆動波形ＤＷＦ２では、選択初期化期間前半部において、１０Ｖ／μｓｅｃと緩やかに上昇する傾斜電圧が印加された。図１７は駆動波形ＤＷＦ１での点灯を示し、図１８は駆動波形ＤＷＦ２での点灯を示す。
　図１７からもわかるように、選択初期化期間において矩形波形を印加した駆動方式ＤＷＦ１では、点灯不良を起こしているセルが多数観察された。一方、図１８に示すように、選択初期化期間において緩やかに上昇する傾斜電圧を印加した駆動波形ＤＷＦ２では、点灯不良を起こすセルは観察されなかった。駆動波形ＤＷＦ１では、選択初期化期間において強放電が発生し、隣接セル間との放電干渉は大きい。駆動波形ＤＷＦ２では、選択初期化期間において弱放電が発生し、隣接セル間との放電干渉は小さい。各駆動波形での選択初期化期間での放電の強弱は、ＡＰＤにより確認が行われた。
　試作品６に関して、パネル面内での誘電体層の膜厚ばらつきなどから放電干渉の度合いにばらつきがあり、映像表示が破綻する選択初期化期間前半部の傾斜電圧の傾きが調べられた。その結果、上り下りともに傾斜電圧の傾き限界は、２５Ｖ／μｓｅｃ～３５Ｖ／μｓｅｃであった。
　本発明により、全セル初期化期間、選択初期化期間に関わらず、初期化期間での強放電の発生が抑えられ、また、Ｖｓｃｎ電圧１２０Ｖ以下で安定した書込み動作を行うことができ、高精細、高画質、低価格なプラズマディスプレイ装置を提供することができる。
　（実施例１）
　保護層１８の結晶粒子１８ｂの粒径が、平均０．９μｍ～２μｍの範囲にあることを特徴としたＰＤＰを使用したプラズマディスプレイ装置について説明する。以下の説明において、粒径とは平均粒径を意味し、平均粒径とは、体積累積平均径（Ｄ５０）のことを表す。また、粒径は、結晶粒子をＳＥＭ観察することで測長できる。
　図１１で説明した本発明の試作品４において、ＭｇＯ結晶粒子の粒径を変化させて電子放出性能が調べられた。図１９は、その結果を示す。図１９において、横軸は粒径を表し、縦軸は電子放出性能を表している。
　粒径が０．３μｍ程度に小さくなると、電子放出性能が低くなり、ほぼ０．９μｍ以上であれば、高い電子放出性能が得られた。
　次に、図１１で説明した本発明の試作品４において、保護層１８表面に粒径の異なる結晶粒子を単位面積あたり一定個数散布し、隔壁の破損発生確率が調べられた。図２０は、その結果を示す。図２０において、横軸は粒径を表し、縦軸は隔壁破損確率を表している。放電セル内での電子放出数を増加させるためには、保護層１８上の単位面積あたりの結晶粒子数は多い方が望ましい。しかし、前面板ＰＡ１の保護層１８と密着する背面板ＰＡ２の隔壁１５の頂部の間に結晶粒子が存在する場合、前面板ＰＡ１と背面板ＰＡ２を封着した際に隔壁の一部が破損する。破損した隔壁材料の一部が放電部２０に落ち込み、セルが正常に点灯消灯しなくなる不良が発生する。隔壁破損による不良は、結晶粒子が隔壁頂部に多く存在した場合に顕著に現れることから、付着させる結晶粒子数が多くなれば、隔壁の破損発生確率が高くなる。
　図２０からわかるように、結晶粒子の粒径が２．５μｍ程度まで大きくなると、隔壁破損の確率が急激に高くなる。一方、粒径が２．５μｍより小さい結晶粒子であれば、隔壁破損の確率は比較的小さく抑えることができる。
　以上の結果に基づき、結晶粒子１８ｂの製造ばらつきや保護層１８を形成する際のプロセスばらつきを考慮し、結晶粒子として粒径が０．９μｍ以上２．０μｍ以下のものが望ましい。
　また、放電ガスのイオンスパッタによる下地保護層１８ａの損傷を抑えるためには、イオンスパッタされた後に再結晶化する過程で、凝集粒子群と下地保護層１８ａが同質の材料であることが好ましい。そこで、下地保護層１８ａも結晶粒子１８ｂと同質のＭｇＯから構成されることが好ましい。
　本発明の実施例１によれば、電子放出性能が６以上、かつ、電荷保持性能がＶｓｃｎ電圧が１２０Ｖ以下の性能を得ることができ、高精細ＰＤＰの保護層１８として、電子放出能力と電荷保持能力の両方を満足させることができる。従って、これにより高精細で高輝度の表示性能を備え、かつ低消費電力のＰＤＰを実現することができる。
　（実施例２）
　本発明での実施例２に関わる駆動方式は、各ＳＦの初期化期間に行う初期化動作がすべて選択初期化動作であるフィールドを、画像表示に関わるフィールドのうち、少なくとも１フィールド以上有するプラズマディスプレイ装置に関する。ここで、図２１は、駆動波形を示す。
　以下に、実施例２の効果検証を行ったので説明する。この検証で用いたＰＤＰは試作品５、試作品６である。
　まず、本発明に関わる図８の駆動波形を用いて、全セル初期化期間での第２電圧Ｖｂ１を変えて、黒表示時の輝度の測定が行われた。その際、初期化期間前半部および初期化期間後半部での放電に関わった電圧の合計を、初期化飛び出し電圧として計測を行った。具体的には、初期化期間前半部において、第１電圧Ｖａ１と第２電圧Ｖｂ１の間の電圧で、放電が開始する電圧をＶｆ１とする。初期化期間後半部において、第３電圧Ｖｃ１と第４電圧Ｖｄ１の間の電圧で、放電が開始する電圧をＶｆ２とする。こうすると、初期化飛び出し電圧は（Ｖｂ１－Ｖｆ１）＋（Ｖｆ２－Ｖｄ１）となる。図２２は、初期化飛び出し電圧の計測に関する模式図である。
　図２２は、横時間は時間として、近赤外線用のフォトダイオード電圧波形（図２２では、ＮＩＲ用ＡＰＤ電圧波形と記載）と走査電極の駆動波形（図２２ではＳＣＮと記載）とデータ電極の駆動波形（図２２ではＤＡＴＡと記載）をそれぞれ示している。電圧Ｖｆ１と電圧Ｖｂ１との間はのぼり飛び出し電圧２２３であり、電圧Ｖｄ１と電圧Ｖｆ２との間はくだり飛び出し電圧２２４である。また、走査電極の駆動電圧がのぼり飛び出し電圧２２３のある期間でのぼり発光２２１が発生し、走査電極の駆動電圧がくだり飛び出し電圧２２４のある期間でくだり発光２２２が発生する。
　また、図２３は、横軸は初期化飛び出し電圧を表し、縦軸は黒表示時の輝度（以下、黒輝度と表記）を表し、試作品５と試作品６がプロットされている。ここでは、初期化期間前半部および初期化期間後半部の傾斜電圧の傾きはともに２Ｖ／μｓｅｃ、第３電圧Ｖｃ１は２１０Ｖ、第４電圧は１３２Ｖに設定されている。本発明者らの検討によると、弱放電に関わる電圧（初期化飛び出し電圧）と弱放電による発光量の関係は、電極距離やセルピッチなどセル構造が同じ場合には、保護層１８の組成よりも放電ガスの依存性が顕著であった。試作品５と試作品６では、同一セル構造および同一放電ガスであり、保護層１８の構成が異なるだけなので、黒輝度特性は同じ傾向が得られた。
　本発明に関わるＰＤＰおよび図９の駆動方式では、当該フィールドの前のフィールドにおいて、当該セルの書込み動作が行われた場合、当該フィールド内の全セル初期化動作での初期化飛び出し電圧は、選択初期化動作での初期化飛び出し電圧よりも、最大でＶｂ１－Ｖｂ２だけ大きくなる。当該ＳＦの前のＳＦにおいて、書込み動作を行ったセルには、書込み動作を行わなかったセルよりも、多くの壁電荷が蓄積された状態である。そうして、全セル初期化動作時に印加する第２電圧Ｖｂ１よりも低い第２電圧Ｖｂ２で初期化動作（ここでは、選択初期化動作）を行うことができる。
　しかし、電荷保持性能が低い場合には、書込み動作を行ってから選択初期化動作を行うまでの休止期間の間に、蓄積した壁電荷が徐々に失われてしまい、選択初期化動作を正常に行えなくなる。
　例えば、試作品２と試作品５において、連続表示させてパネル温度が上昇すると、電荷保持性能が悪化し、書込み動作に必要な最低スキャン電圧Ｖｓｃｎが急激に上昇する。また、試作品３では、パネル温度に関わらず最低スキャン電圧Ｖｓｃｎは基準値１２０Ｖを大きく超えてしまう。一方、試作品４と試作品６では、パネル温度に関わらず最低スキャン電圧Ｖｓｃｎの上昇は発生せず、基準値１２０Ｖよりも低い。
　実際に、試作品２、試作品３、試作品５に対して、図２１に示す本発明に関わる駆動方式を実施した場合、セルによっては壁電荷不足により選択書込み動作を行えず、正常に画像表示を行えない。一方、試作品４と試作品６に対して、図２１に示す本発明に関わる駆動方式を実施した場合、初期化動作での強放電を抑え、選択書込み動作を行うことができる。
　そこで、電荷保持性能が低い従来例に関わるＰＤＰでは、フィールド毎に少なくとも１回は波高値の高い全セル初期化動作を行わなければ、書込み動作に所望の壁電荷を初期化動作により蓄積することができない。本発明に関わるＰＤＰでは、パネル温度に関わらず電荷保持性能が安定して高いので、フィールド毎に全セル初期化動作を行う必要がなくなる。
　本発明に関わるＰＤＰおよび図８の駆動方式では、前述のように書込み動作を行ったセルでは、全セル初期化動作時に、最大でＶｂ１－Ｖｂ２だけ余分な電圧を印加することになる。たとえば、Ｖｂ１－Ｖｂ２＝１００Ｖに設定した図８の駆動方式では、書込み動作を行ったセルに対して全セル初期化動作を行った場合、黒輝度は最大８９％も増加する。そこで、本発明に関わる電荷保持性能の高いＰＤＰでは、図２１に示すように全セル初期化動作の回数を減らして、図８より黒輝度を下げることができ、黒表現力の高いプラズマディスプレイ装置を提供することができる。
　（実施例３）
　実施例３は、本発明に関わる駆動方式において、傾斜電圧の傾きが途中で変化するプラズマディスプレイ装置に関する。図２５は実施例３での駆動回路の一例を示し、図２４Ａから図２４Ｄは動作波形を示す。図２４Ａから図２４Ｄは、横軸は時間を示し、縦軸は電圧を示している。
　図２５に示すように、実施例３の駆動回路では、緩やかに上昇する傾斜電圧の一つを、スキャンＩＣの電源電圧Ｖｉｃを利用する構成である。駆動回路は、傾斜発生回路ＲＡＭＰ３とスキャンＩＣとスキャン電圧選択回路２５Ｄとスキャン電位嵩上げ回路２５Ｅの３つで構成される。傾斜発生回路ＲＡＭＰ３は、定電流回路Ｉ３とコンデンサＣ３とダイオードＤ３と抵抗Ｒ３とスイッチＳＷ７と電源電圧Ｖｂで構成されている。スキャンＩＣは、ハイサイドスイッチＳＷ１０とローサイドスイッチＳＷ１１が直列接続されて構成されている。スキャン電圧選択回路２５Ｄは、書込み動作用の電源電圧Ｖｓｃｎの両端にスイッチＳＷ８とスイッチＳＷ９を直列接続して構成されている。スキャン電位嵩上げ回路２５Ｅは電圧比較器を含んでいる。傾斜発生回路ＲＡＭＰ３の出力端子およびスキャン電圧選択回路２５Ｄの中点はスキャンＩＣの電源入力端子に接続されている。また、電源Ｖｓｃｎの負極とスイッチＳＷ９の他端は、スキャンＩＣのＧＮＤに接続され、電源Ｖｓにも接続されている。スキャンＩＣの中点から走査電極１９ａに電圧が出力される。なお、スキャンＩＣは走査電極１９ａごとに並列に１つずつ配置されており、スキャン電圧選択回路２６Ｄは書込み期間におけるスキャンパルスのオンオフを制御するための回路である。
　以下に、初期化期間における駆動回路の動作について説明する。はじめに、スキャンＩＣのローサイドスイッチＳＷ１１のみがオンし（正確にはダイオードを介して）、電圧Ｖｓが走査電極１９ａに印加される。ここでの電圧Ｖｓは０Ｖである。次に、信号Ｓ３にハイが入力され、傾斜電圧を発生させるための電源電圧Ｖｂが、スイッチＳＷ７を介してスキャンＩＣに印加される。しかし、スイッチＳＷ８、スイッチＳＷ９、スイッチＳＷ１０はオフなので、電源電圧Ｖｂは走査電極１９ａには出力されない。この間に、メイン電圧Ｖｓを０ＶからＶａまで急峻に上昇させ、走査電極１９ａに印加される。
　次に、スキャンＩＣのローサイドスイッチＳＷ１１がオフされ、ハイサイドスイッチＳＷ１０がオンされる。この時、定電流回路Ｉ３からの充電電流は、スイッチＳＷ９およびスイッチＳＷ１０の寄生容量を充電する。そのため、スキャンＩＣに印加される電圧が、動作開始電圧に充電されるまではハイサイドスイッチＳＷ１０はオンせず、走査電極１９ａに印加する電圧はＶａに保持される。スキャンＩＣの電圧が動作開始電圧を超えると、スイッチＳＷ１０がオンし始め、充電電流によりスキャンＩＣにかかる電圧は傾斜電圧となり、電圧Ｖａから電圧（Ｖａ＋Ｖｉｃ）まで上昇する。スキャンＩＣにＶｉｃ以上の電圧が印加され、スイッチＳＷ１０が完全にオンした後は、傾斜電圧発生回路ＲＭＰ３に従って、傾斜電圧が電圧Ｖｂになるまで出力される。
　傾斜電圧が電源電圧Ｖｂまで到達後、信号Ｓ３がオフされ、スイッチＳＷ８をオンさせ、スイッチＳＷ８およびＳＷ１０を介して走査電極１９ａに印加する電圧は電圧（Ｖａ＋Ｖｓｃｎ）に立ち下がる。次に、スイッチＳＷ９およびスイッチＳＷ１１がオンし、スキャンＩＣの電圧が０Ｖになり、走査電極１９ａに印加する電圧は電圧Ｖａまで立下がる。
　前述の回路構成により、傾斜電圧の傾きが異なる期間を２つ設け、後ろの傾斜電圧のほうが前の傾斜電圧よりも傾きが緩やかである電圧波形を発生させることができる。なお、図２５に示した回路構成は、２つの異なる傾きを有する傾斜電圧を出力させるものの一例であり、この限りではない。
　本実施例３によると、初期化期間前半部において、傾斜電圧の傾きが徐々に緩やかに設定されている。ゲート信号発生器によりシャッターの開閉を制御し、高感度ＣＣＤカメラを用いて、初期化動作時の放電広がりの様子をパネル正面から観察した。すると、傾斜電圧による初期化動作において、第１電圧Ｖａから第２電圧Ｖｂに変化するにしたがって、維持電極１９ｂとアドレス電極１４を負極、走査電極１９ａを正極として、透明電極の内側（放電セル中央部に近い側）から外側（放電セルの隔壁に近い側）へ放電が進展することがわかった。
　本発明に関わるＰＤＰでは、電子放出特性に優れており、初期化動作時の強放電を抑制することが可能である。しかし、放電が外側に広がった場合に、隔壁や隔壁近傍の蛍光体に余剰帯電が発生し、初期化動作後の書込み動作に異常をきたし、正常に画像表示を行えないことがある。そのため、傾斜電圧の傾きを徐々に緩やかにすることによって、放電が外側に広がる時間帯に放電をより弱くし、側壁への余剰帯電を緩和することができる。さらに、初期化期間前半部において、アドレス電極１４の電圧が正極性である期間を設けることにより、放電の広がりを抑制し、側壁への余剰帯電を緩和することができる。
　また、傾斜電圧の最初の時間帯に傾きを大きくすることにより、初期化動作にかかる時間を短縮することができ、画像表示の安定性に関わる書込み動作や画像の明るさに関わる維持動作により多くの時間を割くことができるようになる。
　前述のように、本発明に関わるＰＤＰにおいて、本発明に関わる駆動方式を用いたプラズマディスプレイ装置では、電子放出源である保護層１８の長期信頼性、ＰＤＰと駆動回路の製造ばらつき、初期化動作時の強放電発生による画質劣化、側壁への余剰帯電による画質劣化を考慮して、傾斜電圧の傾きを２０Ｖ／μｓｅｃ以下にすることが好ましい。
　（実施例４）
　本発明に関わる実施例４での駆動方式は、図２５に示す回路構成から、スキャン電位嵩上げ回路２５Ｅを取り除き、走査電極１９ａに印加するスキャンパルスの電位が第４電圧Ｖｄと同電位であるプラズマディスプレイ装置に関する。本発明に関わるＰＤＰでは、電荷保持性能が安定しており、書込み動作待ちの休止期間における壁電荷の消失が少ないので、消失した電荷に相当する電圧を補うために挿入する電圧Ｖｓｅｔ２を省くことができる場合がある。この場合には、スキャン電位嵩上げ回路２５Ｅをなくすことができ、より低コストのプラズマディスプレイ装置を提供することができる。
　以上に本発明の実施の形態について説明したが、誘電体層１７は各電極と接触している場合に限らず、各電極の周辺部に配置されていればよい。また、凝集粒子群１８ｃは保護層１７の表面あるいは内部に配置された場合にも同様の効果が得られる。また、ＰＤＰのセル構成は、図１に示すような面放電型に限らず、対向電極を形成した対向放電型ＰＤＰにおいても同様の効果が得られる。
　また、本発明は初期化前半部を迎える前に、第３の電極の電圧が正極性に立上る場合や、初期化前半部の途中で正極性から立下る場合、正極性である期間が複数回現れる場合も含む。
　以上の説明から明らかな通り、本発明のプラズマディスプレイ装置によれば、初期に放電部に存在する荷電粒子や励起粒子（以下、プライミング粒子と表記）の密度を増加させ、書込み期間に先立つ初期化期間において、コントラスト比を著しく低下させる強放電を抑制する効果がある。
　また、選択初期化期間における隣接セル間の電界干渉や荷電粒子の飛散の影響を軽減させることができ、書込み期間での点灯あるいは非点灯セルの選択不良による画質劣化を抑制する効果がある。
　また、高精細化して走査線本数が増えた場合にも、放電遅れによる書込み不良を抑制して、書込み動作を高速に行うことができ、高精細化により高画質化することができる。
　また、初期化動作終了後、書込み動作までの待機期間に発生する電荷抜けを防止し、書込み期間に印加するスキャン電圧や書込み電圧を低減でき、スキャンＩＣおよびアドレス電極駆動回路の部品点数削減が可能となり、より低コストのＰＤＰを提供することができる。
　また、初期化動作での強放電を抑止する効果、電荷抜けを防止する効果、放電遅れを抑制する効果から、キセノンやクリプトンなど原子番号の大きいガスの混合比や放電ガスの全圧を増やすことが可能になり、より高輝度で高効率・省電力なプラズマディスプレイ装置を提供できる。
　本発明は、従来のＰＤＰの課題および従来駆動方式の課題を同時に解決し、画像のチラツキやザラツキなどを飛躍的に改善するだけでなく、アドレス電極駆動回路の部品点数削減や走査パルスの低電圧化によるスキャンＩＣの低価格化が可能となり、高精細・省電力・低価格を実現するプラズマディスプレイ装置を提供できる。
　本発明のプラズマディスプレイ装置は、金属酸化物からなる複数の結晶粒子が凝集した凝集粒子群を、保護層１８周辺部に複数を有するプラズマディスプレイパネルである。そうして、このプラズマディスプレイパネル駆動方式は、初期化期間は、第２の電極に第１電圧から第２電圧まで緩やかに上昇する電圧を印加する初期化期間前半部と、第２の電極に第３電圧から第４電圧まで緩やかに下降する電圧を印加する初期化期間後半部を有する。この駆動方式により、良好な画質で画像表示させる画像表示装置として有用である。また、高Ｘｅ分圧比や高全圧化によって高効率化したプラズマディスプレイやフルスペックハイビジョン化プラズマディスプレイを用いた画像表示装置等の用途にも応用できる。

Claims (11)

  1. 少なくとも１組の第１の電極および第２の電極と、前記第１の電極および第２の電極を覆うように誘電体層を形成するとともに前記誘電体層表面に保護層を形成した第１基板と、
    少なくとも１本の第３の電極を有し、前記第３の電極を覆うように誘電体層を形成した第２基板と
    を対向配置するとともに、
    前記第１基板と前記第２基板の間に放電ガスを封入し、
    かつ前記保護層は、下地保護層上に金属酸化物からなる複数の結晶粒子が凝集した凝集粒子群を複数個付着させて構成した
    プラズマディスプレイパネルを備え、
    １フィールドが複数のサブフィールドで構成され、
    前記サブフィールドは初期化期間、書込み期間、維持期間のうち少なくとも初期化期間と書込み期間を有し、
    前記初期化期間は、
    前記第２の電極に第１電圧から第２電圧まで緩やかに上昇する電圧を印加する初期化期間前半部と、
    前記第２の電極に第３電圧から第４電圧まで緩やかに下降する電圧を印加する初期化期間後半部と
    を有するプラズマディスプレイ装置。
  2. 前記結晶粒子の粒径は平均０．９マイクロメートル（μｍ）以上で２マイクロメートル（μｍ）以下の範囲である請求項１に記載のプラズマディスプレイ装置。
  3. 前記保護層は酸化マグネシウム（ＭｇＯ）より構成される請求項１または請求項２のいずれか１項に記載のプラズマディスプレイ装置。
  4. 前記初期化期間に行う初期化動作がすべて選択初期化動作であるフィールドを少なくとも１フィールド以上有する請求項１に記載のプラズマディスプレイ装置。
  5. 前記初期化期間前半部に上昇する電圧の傾斜が異なる少なくとも２つ以上の期間を有し、前記２つ以上の期間の内で後ろの期間が前の期間よりも傾斜が緩やかである請求項１に記載のプラズマディスプレイ装置。
  6. 前記初期化期間後半部に下降する電圧の傾斜が異なる少なくとも２つ以上の期間を有し、前記２つ以上の期間の内で後ろの期間のほうが前の期間よりも傾斜が緩やかである請求項１に記載のプラズマディスプレイ装置。
  7. 前記書込み期間において、前記第２の電極に印加する走査パルスの電圧が前記第４電圧と同電位である請求項１に記載のプラズマディスプレイ装置。
  8. 前記初期化期間前半部において、前記第３の電極の電圧が正極性である期間を有する請求項１に記載のプラズマディスプレイ装置。
  9. 前記初期化期間前半部の上昇する電圧の傾斜が２０Ｖ／μｓｅｃ以下である請求項１に記載のプラズマディスプレイ装置。
  10. 前記初期化期間後半部の下降する電圧の傾斜が２０Ｖ／μｓｅｃ以下である請求項１に記載のプラズマディスプレイ装置。
  11. 前記書込み期間において、前記第２の電極に印加する走査パルスの周期が０.５μｓｅｃ以上で１.８μｓｅｃ以下である請求項１に記載のプラズマディスプレイ装置。
PCT/JP2009/001396 2008-04-01 2009-03-27 プラズマディスプレイ装置 WO2009122688A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/596,774 US8482490B2 (en) 2008-04-01 2009-03-27 Plasma display device having a protective layer including a base protective layer and a particle layer
CN200980000451.2A CN101689454B (zh) 2008-04-01 2009-03-27 等离子显示装置
EP09727522A EP2139020A4 (en) 2008-04-01 2009-03-27 PLASMA DISPLAY DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-094661 2008-04-01
JP2008094661A JP2009253313A (ja) 2008-04-01 2008-04-01 プラズマディスプレイ装置

Publications (1)

Publication Number Publication Date
WO2009122688A1 true WO2009122688A1 (ja) 2009-10-08

Family

ID=41135096

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001396 WO2009122688A1 (ja) 2008-04-01 2009-03-27 プラズマディスプレイ装置

Country Status (6)

Country Link
US (1) US8482490B2 (ja)
EP (1) EP2139020A4 (ja)
JP (1) JP2009253313A (ja)
KR (1) KR101115704B1 (ja)
CN (1) CN101689454B (ja)
WO (1) WO2009122688A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101257628B1 (ko) * 2011-03-24 2013-04-29 (주)아모레퍼시픽 화장료 조성물이 함침된 발포 우레탄 폼을 포함하는 화장품
KR101791884B1 (ko) * 2012-09-21 2017-10-31 (주)아모레퍼시픽 화장료 조성물이 함침된 우레탄 폼
KR102186432B1 (ko) 2014-03-25 2020-12-03 엘지전자 주식회사 플라즈마 전극장치
KR20160009261A (ko) * 2014-07-16 2016-01-26 엘지전자 주식회사 플라즈마 전극장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07296718A (ja) * 1994-04-27 1995-11-10 Nec Corp ガス放電表示パネルの製造方法
JP2000214823A (ja) 1999-01-22 2000-08-04 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
JP2006151295A (ja) 2004-11-30 2006-06-15 Pacific Ind Co Ltd スナップインバルブ装置
JP2007035655A (ja) * 2006-11-10 2007-02-08 Pioneer Electronic Corp プラズマディスプレイパネル及びその製造方法
JP2008021660A (ja) * 2006-05-31 2008-01-31 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルとその製造方法
JP2008293803A (ja) * 2007-05-24 2008-12-04 Hitachi Ltd プラズマディスプレイパネル及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10307561A (ja) 1997-05-08 1998-11-17 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
TW516014B (en) 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
DE19944202A1 (de) * 1999-09-15 2001-03-22 Philips Corp Intellectual Pty Plasmabildschirm mit UV-Licht reflektierender Frontplattenbeschichtung
JP2001093424A (ja) * 1999-09-22 2001-04-06 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルおよびその駆動方法
JP2002072957A (ja) 2000-08-24 2002-03-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
TWI244103B (en) * 2000-10-16 2005-11-21 Matsushita Electric Ind Co Ltd Plasma display panel apparatus and method of driving the plasma display panel apparatus
US7145582B2 (en) 2001-05-30 2006-12-05 Matsushita Electric Industrial Co., Ltd. Plasma display panel display device and its driving method
US7365708B2 (en) * 2001-06-12 2008-04-29 Matsushita Electric Industrial Co., Ltd. Plasma display and its driving method
JP2004004513A (ja) 2002-04-25 2004-01-08 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100458581B1 (ko) * 2002-07-26 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 그 방법
EP1486938A4 (en) 2002-12-13 2009-01-14 Panasonic Corp METHOD FOR ACTIVATING A PLASMA DISPLAY PANEL
JP4100338B2 (ja) * 2002-12-13 2008-06-11 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
JP4541832B2 (ja) * 2004-03-19 2010-09-08 パナソニック株式会社 プラズマディスプレイパネル
CN101916704A (zh) * 2004-10-05 2010-12-15 松下电器产业株式会社 等离子体显示面板及其制造方法
KR100626055B1 (ko) * 2005-01-10 2006-09-21 삼성에스디아이 주식회사 디스플레이 패널의 구동장치
JP4870362B2 (ja) 2005-01-19 2012-02-08 パナソニック株式会社 プラズマディスプレイ装置
JP4611057B2 (ja) * 2005-03-01 2011-01-12 宇部マテリアルズ株式会社 交流型プラズマディスプレイパネルの誘電体層保護膜形成用の酸化マグネシウム微粒子分散液
US20060244685A1 (en) * 2005-04-27 2006-11-02 Lg Electronics Inc. Plasma display apparatus and image processing method thereof
JP2007157717A (ja) * 2005-12-07 2007-06-21 Lg Electronics Inc プラズマディスプレイパネル及びその製造方法
JP2007225778A (ja) * 2006-02-22 2007-09-06 Pioneer Electronic Corp プラズマディスプレイパネルの駆動装置
KR100801703B1 (ko) * 2006-03-14 2008-02-11 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법
JP4828994B2 (ja) * 2006-04-13 2011-11-30 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
JP4774329B2 (ja) * 2006-05-16 2011-09-14 パナソニック株式会社 プラズマディスプレイパネル
JP4148985B2 (ja) * 2006-05-31 2008-09-10 松下電器産業株式会社 プラズマディスプレイパネル
US20080157672A1 (en) * 2006-12-28 2008-07-03 Takuji Tsujita Plasma display panel and manufacturing method therefor
JP2008293772A (ja) * 2007-05-24 2008-12-04 Panasonic Corp プラズマディスプレイパネル及びその製造方法、並びにプラズマディスプレイパネル
JP4566249B2 (ja) * 2008-04-11 2010-10-20 株式会社日立製作所 プラズマディスプレイパネルおよびその製造方法
JP2009259512A (ja) * 2008-04-15 2009-11-05 Panasonic Corp プラズマディスプレイ装置
KR101076802B1 (ko) * 2009-06-05 2011-10-25 삼성에스디아이 주식회사 보호층 재료 및 이를 이용하여 형성한 보호층을 구비하는 플라즈마 디스플레이 패널

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07296718A (ja) * 1994-04-27 1995-11-10 Nec Corp ガス放電表示パネルの製造方法
JP2000214823A (ja) 1999-01-22 2000-08-04 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイパネルの駆動方法
JP2006151295A (ja) 2004-11-30 2006-06-15 Pacific Ind Co Ltd スナップインバルブ装置
JP2008021660A (ja) * 2006-05-31 2008-01-31 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルとその製造方法
JP2007035655A (ja) * 2006-11-10 2007-02-08 Pioneer Electronic Corp プラズマディスプレイパネル及びその製造方法
JP2008293803A (ja) * 2007-05-24 2008-12-04 Hitachi Ltd プラズマディスプレイパネル及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2139020A4

Also Published As

Publication number Publication date
CN101689454B (zh) 2011-12-07
US20110001425A1 (en) 2011-01-06
EP2139020A1 (en) 2009-12-30
CN101689454A (zh) 2010-03-31
JP2009253313A (ja) 2009-10-29
KR101115704B1 (ko) 2012-03-06
KR20100044283A (ko) 2010-04-29
EP2139020A4 (en) 2011-04-20
US8482490B2 (en) 2013-07-09

Similar Documents

Publication Publication Date Title
US8508437B2 (en) Plasma display device having a protective layer including a base protective layer and a particle layer
US20040196216A1 (en) Plasma display panel display device and its driving method
US8362979B2 (en) Agglomerated particles forming a protective layer of a plasma display panel
KR101193394B1 (ko) 플라스마 디스플레이 장치와 그 구동방법
JP2001005423A (ja) プラズマディスプレイパネルの駆動方法
WO2009122688A1 (ja) プラズマディスプレイ装置
US20090079720A1 (en) Method of driving plasma display panel and image display
JP5240401B2 (ja) プラズマディスプレイ装置
WO2011114672A1 (ja) プラズマディスプレイ装置
EP2146336A1 (en) Plasma display device
US20090102755A1 (en) Driving method of plasma display panel
US20090184952A1 (en) Plasma display device and driving method of plasma display panel
US8212746B2 (en) Method for driving a plasma display panel by using a holding period between subfield groups
US20100164997A1 (en) Plasma display device and method for driving the same
US20120075283A1 (en) Plasma display panel drive method and plasma display device
US20120086690A1 (en) Plasma display panel drive method and plasma display device
US20120081418A1 (en) Driving method for plasma display panel, and plasma display device
US20120242721A1 (en) Plasma display device and method for driving plasma display panel
US7876054B2 (en) Plasma display apparatus
EP2146335A1 (en) Plasma display device
EP1926078A1 (en) Method of driving plasma display panel
JP2007108778A (ja) プラズマディスプレイパネルの駆動方法及び画像表示装置
JP2012058654A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012058652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980000451.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 12596774

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2009727522

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09727522

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20107006458

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE