WO2009090742A1 - 信号処理装置および信号処理方法 - Google Patents

信号処理装置および信号処理方法 Download PDF

Info

Publication number
WO2009090742A1
WO2009090742A1 PCT/JP2008/050534 JP2008050534W WO2009090742A1 WO 2009090742 A1 WO2009090742 A1 WO 2009090742A1 JP 2008050534 W JP2008050534 W JP 2008050534W WO 2009090742 A1 WO2009090742 A1 WO 2009090742A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
area
stuff
stuff control
control
Prior art date
Application number
PCT/JP2008/050534
Other languages
English (en)
French (fr)
Inventor
Katsumi Fukumitsu
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to PCT/JP2008/050534 priority Critical patent/WO2009090742A1/ja
Priority to PCT/JP2008/067128 priority patent/WO2009090777A1/ja
Publication of WO2009090742A1 publication Critical patent/WO2009090742A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1652—Optical Transport Network [OTN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates

Definitions

  • the present invention relates to a signal processing device and a signal processing method, and more particularly to a signal processing device and a signal processing method for performing asynchronous mapping processing on a signal transmitted in an optical transmission network.
  • OTN Optical Transport Network
  • a 10 GBASE-R signal (bit rate is 10.3125 Gb / s ⁇ 100 ppm), which is a 10 Gb / s system Ethernet (hereinafter referred to as 10 GbE: Internet is a registered trademark) signal for 4 channels, is used as an OTU (Optical channel unit)
  • 10 GbE 10 Gb / s system Ethernet
  • OTU Optical channel unit
  • the amount of beat rate variation ie, The stuff control is performed to absorb the clock frequency deviation and the fluctuation amount deviation width of ⁇ 120 ppm.
  • Patent Document 1 a 10 GbE signal for four channels (with a bit rate fluctuation tolerance of ⁇ 100 ppm) is used as the first signal, and a 40 Gb / s OTU3 signal (with a bit rate fluctuation tolerance of ⁇ 20 ppm) is used as the second signal.
  • a technique for asynchronous mapping is disclosed.
  • a 10 GbE signal is mapped to an OPU (Optical cannel Payload Unit) 2 signal, an ODU (Optical cannel Data Unit) 2 signal, an ODTU 23 signal, an ODU 3 signal, and an OTU 3 signal.
  • OPU Optical cannel Payload Unit
  • ODU Optical cannel Data Unit
  • the present invention has been made in view of the above problems, and a signal processing apparatus and a signal processing method capable of mapping from a first signal having a large allowable bit rate variation to a small second signal without increasing the circuit scale.
  • the purpose is to provide.
  • the signal processing apparatus is a signal processing apparatus that maps a first signal transmitted in an optical transmission network to a second signal whose allowable bit rate fluctuation is smaller than the first signal, and the bit rate of the first signal Based on the fluctuation, the first stuff control for performing the stuff control using only the first area among the first area and the second area to be an area within the frame of the second signal, and the first area and the second area.
  • Signal processing comprising: a selection unit that selects any one of the second stuff control that performs stuff control using a region; and a stuff control unit that performs stuff control based on the selection of the selection unit Device. According to this signal processing device, it is not necessary to increase the number of stuff control units for mapping from a first signal having a large allowable bit rate variation value to a second signal having a small bit rate variation. Therefore, the circuit scale can be reduced.
  • the stuff control unit stores stuff information indicating which one of the first stuff control and the second stuff control has been performed to be a third area in the frame of the second signal. It can be. According to this configuration, it is possible to detect which of the first stuff control and the second stuff control is performed.
  • the selection unit may select not to perform either the first stuff control or the second stuff control based on the bit rate variation of the first signal.
  • a configuration may be adopted in which a multiplex processing unit that multiplexes the first signal is provided. According to this configuration, the first signal can be multiplexed.
  • the first signal may be an OPU2e signal
  • the second signal may be an OPU3e signal
  • the second region may include a part of the overhead region of the ODTU23e frame.
  • the first signal may be a 40 GbE signal
  • the second signal may be an OPU3e signal
  • the second region may include an overhead region of an OPU3e frame.
  • the signal processing method is a signal processing method for mapping a first signal to a second signal having an overhead area and a payload area and having a bit rate variation allowable value smaller than that of the first signal.
  • a first stuff control for performing stuff control using only the first area of the first area and the second area to be an area within the frame of the second signal based on a rate variation; and the first area and the first area A signal processing method comprising: a step of selecting one of the second stuff controls for performing stuff control using two regions; and a step of performing the selected stuff control.
  • the method includes a step of storing the stuff information indicating which one of the first stuff control and the second stuff control is performed in a third area that should be an area in the frame. be able to.
  • FIG. 1 is a diagram illustrating mapping paths of 10 Gb / s system signals and 40 Gb / s system signals.
  • FIG. 2 is a diagram showing a mapping path from the 10GBASE-R signal to the OTU3e signal using the technique of Patent Document 1.
  • FIG. 3 is a diagram showing a mapping path from the OTU2e signal to the OTU3e signal using the technique of Patent Document 1.
  • FIG. 4 is a diagram illustrating a mapping path from the OTU2e signal to the OTU3e signal in the first embodiment.
  • FIG. 5 is a diagram showing a standardized ODTU23 frame mapping structure.
  • FIG. 6 is a block diagram of the signal processing apparatus according to the first embodiment.
  • FIG. 7 is a block diagram of the 40G OTN framer.
  • FIG. 1 is a diagram illustrating mapping paths of 10 Gb / s system signals and 40 Gb / s system signals.
  • FIG. 2 is a diagram showing a mapping path from the 10GBASE-R
  • FIG. 8 is a block diagram of the 10G processing unit.
  • FIG. 9 is a diagram illustrating a mapping structure of the ODTU 23e frame according to the first embodiment.
  • FIG. 10 is a diagram showing the correspondence of JC2.
  • FIG. 11 is a diagram showing another mapping structure of the ODTU23e frame.
  • FIG. 12 is a flowchart when the staff control is not performed.
  • FIG. 13 is a flowchart when the first stuff control is performed.
  • FIG. 14 is a flowchart when the second stuff control is performed.
  • FIG. 15 is a diagram illustrating a mapping path from the 40 GbE signal to the OTU3e signal in the second embodiment.
  • FIG. 16 is a diagram showing a standardized OPU3 frame mapping structure.
  • FIG. 17 is a diagram illustrating a mapping structure of the OPU3e frame according to the second embodiment.
  • FIG. 18 is a diagram showing another mapping structure of the OPU3e frame.
  • FIG. 19 is a block diagram of the processing unit.
  • FIG. 20 is a flowchart when the first stuff control is performed.
  • FIG. 21 is a flowchart when the second stuff control is performed.
  • the single frame signal is ITU-T G.
  • Signals standardized in 709, double frame signals are ITU-T G.
  • a signal standardized by sup43 and a signal indicated by hatching indicate a non-standardized signal.
  • the mapping path from the STM64 signal to the OTU2 signal or the OTU3 signal, the mapping path from the 10GBASE-R signal to the OTU2e signal, and the mapping path from the OC768 signal to the OTU3 signal are standardized.
  • the mapping path from the 10GBASE-R signal to the OTU3e signal and the mapping path from the 40GbE signal to the OTU3e signal are not standardized.
  • mapping path from ⁇ 20 ppm to ⁇ 20 ppm is standardized for the bit rate variation tolerance
  • mapping path from ⁇ 100 ppm to ⁇ 20 ppm is standardized for the bit rate variation tolerance. Absent. For this reason, it is difficult to absorb a ⁇ 100 ppm bit rate variation using a standardized stuff bit region in a frame.
  • FIG. 2 shows a mapping path when asynchronously mapping a 10GBASE-R signal to an OTU3e signal using the method of Patent Document 1.
  • the 10GBASE-R signal is stacked with the OPU2e signal, the ODU2e signal, and the ODTU23e signal, and the ODTU23e signal is used as an ODTUG3e signal stacked for four channels. Thereafter, the ODU3e signal and the OTU3e signal are stacked. Stuff control is performed using bytes in the OPU2e and ODTU23e frames when mapping the OPU2e and ODTU23e signals.
  • ITU-T G In the OPU2e frame, ITU-T G.
  • the stuff byte area standardized in sup43 is used, and in the ODTU23e frame, ITU-T G.
  • An area corresponding to the stuff byte area standardized in 709 is used.
  • FIG. 3 shows a flow of mapping when mapping from an OTU2e signal of 11.095 Gb / s ⁇ 100 ppm to an OTU3e signal using the technique of Patent Document 1.
  • the OTU2e signal is converted into a 10GBASE-R signal as indicated by an arrow, and then, from the 10GBASE-R signal, the same route as in FIG. Maps to the OTU3e signal.
  • the mapping path becomes complicated, the scale of the signal processing apparatus increases.
  • a mapping path from the OTU2e signal to the OTU3e signal as shown in FIG. 4 can be considered.
  • stuff control is performed when the ODU2e signal is mapped to the ODTU23e signal.
  • the OTU2e signal can be mapped to the OTU3e signal without returning to the 10GBASE-R signal as shown in FIG.
  • the mapping path is simple, the circuit scale can be reduced.
  • mapping structure of the ODTU23e frame is the same as that of the standardized ODTU23, it is difficult to absorb the ⁇ 100 ppm bit rate fluctuation. This point will be described below.
  • FIG. 5 is a diagram showing a standardized ODTU23 frame mapping structure.
  • the ODTU23 frame includes an overhead and an OPU2 payload (4 ⁇ 3808 bytes).
  • the area in the 1st to 3rd lines in the 15th column is RES (Reserve)
  • the area in the 1st to 4th lines in the 16th column is a JC area in which a JC (Justification Control) bit is stored.
  • 6 bits are RES and 2 bits are JC bits.
  • an NJO (Negative Justification Opportunity) region (NJO1 region in FIG. 5) in the 16th column and the 4th row is a justification byte or a data byte.
  • PJO Physical Justification Opportunity
  • MFAS Multi Frame Alignment Signal
  • PJO1 and PJO2 areas in FIG. 5 are set as justification bytes or data bytes. If the NJO area and the PJO area are data bytes, positive bit rate fluctuations can be absorbed. If the NJO area and the PJO area are justification bytes, negative bit rate fluctuations can be absorbed.
  • the 15th column and the 4th row are PSI (PayloadayStructure Identifier).
  • Embodiment 1 is an example of a signal processing apparatus that multiplexes a 4-channel OTU2e signal that is a first signal into a signal equivalent to OTU3 that is a second signal.
  • FIG. 6 is a block diagram of the signal processing apparatus according to the first embodiment. As shown in FIG. 6, the signal processing apparatus 100 includes four 10G MSA modules (Multi Source Agreement Module: MSA MOD) 60, 40G OTN framer 50, and 40G MSA module 62.
  • MSA MOD Multi Source Agreement Module
  • the four 10G MSA modules 60 each convert the input OTU2e signal (11.095 Gb / s ⁇ 100 ppm) of the 10 Gb / s optical transmission network 64 from an optical signal to an electrical signal and output it to the 40G OTN framer 50.
  • the 40G OTN framer 50 maps the OTU2e signal to the OTU3e frame (44.57097 Gb / s ⁇ 20 ppm or 44.38291 Gb / s ⁇ 20 ppm) and outputs it to the 40G MSA module 62.
  • the 40G MSA module 62 converts the electrical signal of the OTU 3e into an optical signal and outputs the optical signal to the 40 Gb / s optical transmission network 66.
  • the 40G MSA module 62 converts the optical signal of the OTU3e of the 40Gb / s optical transmission network 66 into an electrical signal and outputs it to the 40G OTN framer 50.
  • the 40G OTN framer 50 demaps signals equivalent to OTU3 into four OTU2e frames, and outputs them to four 10G MSA modules 60, respectively.
  • the four 10G MSA modules 60 convert each OTU2e signal from an electrical signal to an optical signal, and output it to the 10 Gb / s optical transmission network 64.
  • FIG. 7 is a block diagram when the OTU2e signal is mapped to the OTU3e signal in the 40G OTN framer 50.
  • the 40G OTN framer 50 includes a 10G processing unit 10, an ODTUG processing unit 52, and a 40G processing unit 54.
  • the 10G processing unit 10 sequentially maps the OTU2e signal converted from the optical signal to the electrical signal in the 10G MSA module 60 in FIG. 6 into the ODU2e signal and the ODTU23e signal, and outputs the ODTU23e signal to the ODTUUG processing unit 52.
  • the ODTUG processing unit 52 maps the ODTU23e signals input from the four 10G processing units 10 to the ODTUG3e signal, and outputs the ODTUG3e signal to the 40G processing unit 54.
  • the ODTUG processing unit 52 is a multiplex processing unit that multiplexes the ODTU23e signal into the ODTUUG3e signal.
  • the ODTUG processing unit 2 is a multiplex processing unit that multiplexes the OTU2e signal that is the first signal into the OTU3e signal that is the second signal.
  • the 40G processing unit 54 sequentially maps the ODTU3e signal to the ODU3e signal and the OTU3e signal, and outputs the OTU3e signal to the 40G MSA module 62 in FIG.
  • FIG. 8 is a block diagram of the 10G processing unit 10.
  • the 10G processing unit 10 includes an ES (Elastic Store) 12, an ES read position detection unit 14 (detection unit), a staff control instruction unit 16 (selection unit), an ODU2e processing unit 20, and an ODTU 23e processing unit 30.
  • ES Elastic Store
  • ES read position detection unit 14 detection unit
  • staff control instruction unit 16 selection unit
  • ODU2e processing unit 20 selection unit
  • ODU2e processing unit 30 selection unit
  • the ES 12 stores the OTU2e signal that is a 32-bit parallel signal input to the 10G processing unit 10 in synchronization with a clock frequency of about 322 MHz. Since the allowable value of the bit rate fluctuation of the OTU2e signal is ⁇ 100 ppm, the allowable value of fluctuation from the clock frequency of 322 MHz is also ⁇ 100 ppm.
  • the ODU2e processing unit 20 includes a frame counter 22 and an OH / FS insertion unit 26.
  • the frame counter 22 makes a data request for the OTU2e signal to the ES 12, and controls the output of the ODU2e signal from the OH / FS insertion unit 26.
  • the OH / FS insertion unit 26 inserts OH and FS into the input OTU2e signal and maps it to the ODU2e signal.
  • the ODU2e processing unit 20 reads the OTU2e signal stored in the ES12 at a clock frequency of about 348 MHz, and maps the OTU2e signal to the ODU2e signal.
  • the ODTU 23e processing unit 30 includes a frame counter 32 (stuff control unit), a byte rearrangement unit 34, and an OH insertion unit 36.
  • the frame counter 22 makes a data request for the ODU2e signal to the ODU2e processing unit 20.
  • the byte rearrangement unit 34 is stuff-controlled to control the output of the ODU2e signal from the OH insertion unit 36.
  • the byte rearrangement unit 34 performs stuff control to perform byte rearrangement of the input ODU2e signal.
  • the OH insertion unit 36 inserts OH into the stuff-controlled signal and maps it to the ODTU 23e signal.
  • the ODTU 23e processing unit 30 performs stuff control on the ODU2e signal and maps it to the ODTU23e signal.
  • the ES read position detector 14 corresponds to the frequency difference between the clock frequency (about 322 MHz) when the ES 12 stores the OTU2e signal and the clock frequency (about 348 MHz) when the ODU2e processing unit 20 reads the OTU2e signal from the ES 12.
  • the value is counted and output to the staff control instruction unit 16 as a counter value.
  • the ES read position detector 14 detects the bit rate variation of the OTU2e signal by counting the value corresponding to the frequency difference between the store clock frequency to the ES 12 and the read clock frequency.
  • the stuff control instruction unit 16 does not insert stuff bytes, performs stuff control using only the first area (first stuff control), or performs stuff control using the first area and the second area ( Second stuff control) is selected and the frame counter 32 of the ODTU 23e processing unit 30 is instructed.
  • the mapping structure of the ODTU23e frame will be described with reference to FIG.
  • the first to third areas in the ODTU 23e frame described below become areas in the frame of the OTU 3e signal that is the second signal by mapping the ODTU 23e to the OTU 3e frame.
  • the first to third areas are areas to be areas in the frame of the second signal.
  • the 3rd and 4th bits of the JC area are set as JC2 bits.
  • the NJO area and the PJO area can be increased by one byte.
  • the NJO1, PJO1, and PJO2 areas standardized as the stuff byte areas in the ODTU23 frame are the first areas, and the NJO2 and PJO3 areas added in the ODTU23e frame are the second areas.
  • the JC2 bit area is the third area.
  • the JC2 bit is a bit indicating whether the second area (NJO2 and PJO3 area) is used for stuff control.
  • FIG. 10 is a correspondence table of JC2 bits. When the JC2 bit is 00, it indicates that the NJO2 area is a justification byte and the PJO3 area is a data byte, and the NJO2 area and the PJO3 area are not used for stuff control (that is, the first stuff control is performed). ) When the JC2 bit is 01, it indicates that the NJO2 area is a data byte and the PJO3 area is a data byte, and the NJO2 area and the PJO3 area are used for stuff control and can absorb positive bit rate fluctuations (ie, The second staff control is performed).
  • the JC2 bit When the JC2 bit is 10, data is not generated in the NJO2 area and the PJO3 area, and the first stuff control and the second stuff control are not performed.
  • the JC2 bit When the JC2 bit is 11, it indicates that the NJO2 area is a justification byte and the PJO3 area is a justification byte.
  • the NJO2 area and the PJO3 area are used for stuff control, and absorb negative bit rate fluctuations. (That is, the second stuff control is performed).
  • the determination of the JC2 bit is made by majority decision of three JC2 bits in the first to third rows in FIG.
  • the 7th and 8th bits in the 15th and 1st to 3rd row areas may be JC2 bits, and the 1st to 4th bits in the 15th and 1st and 2nd lines may be NJO areas (NJO2 areas).
  • NJO2 areas NJO2 areas
  • FIG. 12 to 14 are diagrams for explaining the operations of the ES 12, the staff control instruction unit 16, and the frame counters 22 and 32.
  • FIG. 12 shows a case where the staff control instruction unit 16 selects no staff control.
  • FIG. 13 shows a case where the staff control instruction unit 16 uses the first staff control (staff using only the first region of the first region and the second region).
  • FIG. 13 is a diagram when the staff control instruction unit 16 selects the second stuff control (stuff control using the first area and the second area).
  • the staff control instruction unit 16 acquires a counter value (a value corresponding to the frequency difference between the store clock frequency and the read clock frequency in the ES 12) from the ES read position detection unit 14 (step S12). When the read clock frequency and the store clock frequency substantially match (step S13), the stuff control instruction unit 16 selects no stuff control (step S16). The staff control instruction unit 16 does not instruct the ODTU 23e frame counter 32 to perform staff control (step S18).
  • the ODTU 23e frame counter 32 causes the OH insertion unit 36 to insert OH according to the frame format (step S20). Further, the frame counter 32 requests the ODU2e signal from the ODU2e frame counter 22 when the ODU2e signal data needs to be received (step S22).
  • the ODU2e frame counter 22 When receiving the request from the frame counter 32, the ODU2e frame counter 22 causes the OH / FS insertion unit 26 to insert OH and FS in accordance with the frame format (step S26). Further, the ODU2e frame counter 22 causes the OH / FS insertion unit 26 to output the data of the ODU2e signal to the ODTU 23e processing unit 30 (step S28). Further, when it is time to receive the OTU2e signal data (step S30), the frame counter 22 requests the ES12 for the OTU2e signal data (step S32). When the ES 12 receives the data request from the ODU2e frame counter 22, the ES 12 outputs the data of the OTU2e signal to the ODU2e processing unit 20 (step S34).
  • mapping is performed according to the frame format of the ODTU23e signal (step S10).
  • the staff control instruction unit 16 acquires a counter value from the ES read position detection unit 14 (step S12). If the read clock frequency is greater than the store clock frequency (step S42), the stuff control instruction unit 16 detects whether the counter value is within the threshold value for performing the first stuff control (step S44). If the counter value is within the above threshold value, that is, if the counter value is within a range in which the bit rate variation can be absorbed by the stuff control using the first area, the stuff control instruction unit 16 selects the first stuff control (step S46). The first stuff control is requested to the ODTU 23e frame counter 32 (step S48).
  • the ODTU 23e frame counter 32 causes the OH insertion unit 36 to insert OH according to the frame format (step S20). Further, the frame counter 32 causes the byte rearrangement unit 34 to perform stuff control using the first area (step S50). Thereafter, the same operation as in FIG. 12 is performed from step S20 to step S34.
  • step S46 to S34 are repeated until the counter value deviates from the threshold value for performing positive stuff control using only the first region (threshold detection is canceled: step S52) (step S40).
  • Steps S12 and S42 are performed in the same manner as in FIG.
  • the stuff control instruction unit 16 detects whether the counter value is within a threshold value for performing positive stuff control using the first region and the second region (step S44).
  • the stuff control instruction unit 16 sets the first area and the second area. It is determined that the positive staff control is to be performed (step S62).
  • the ODTU 23e frame counter 32 is requested to perform stuff control using the first and second areas (step S64).
  • the ODTU 23e frame counter 32 causes the byte rearrangement unit 34 to perform the second stuff control using the first and second areas together with the frame counter operation (step S20) (step S66). Thereafter, the same operation as in FIG. 12 is performed from step S20 to step S34.
  • steps S46 to S34 are repeated until the counter value deviates from the threshold value for performing positive stuff control using the first and second regions (threshold detection is canceled: step S52) (step S60).
  • the stuff control instruction unit 16 (selection unit) has a value corresponding to the frequency difference between the store clock frequency and the read clock frequency of the ES 12 ( That is, the first stuff control or the second stuff control is selected based on the value corresponding to the bit rate variation of the OTU2e signal as the first signal.
  • the frame counter 32 (stuff control unit) performs stuff control based on the selection of the stuff control instruction unit 16. Thereby, stuff control can be performed according to the bit rate fluctuation of the OTU2e signal.
  • the first area in the ODTU23e frame is an area standardized as an area used for stuff control in the ODTU23 frame.
  • the second area is an area reserved in the ODTU23 frame.
  • the frame counter 32 sets the JC2 bit (stuff information) indicating which one of the first stuff control and the second stuff control is performed in the third area to be in the frame of the second signal. Store. Thereby, for example, it can be detected whether the first stuff control or the second stuff control.
  • the stuff control instruction unit 16 can make a selection to perform neither the first stuff control nor the second stuff control based on the bit rate variation of the first signal. For example, when the bit rate variation is less than or equal to a predetermined value, the bit rate variation can be absorbed without performing stuff control.
  • an ODTUUG processing unit 52 is provided as a multiplexing processing unit that multiplexes the ODTU23e signal including the OTU2e signal that is the first signal.
  • the first signal can be multiplexed into the second signal.
  • the first signal may be an OTU2e signal
  • the second signal may be an OPU3e signal
  • the first area and the second area may include a part of the overhead area of the ODTU23e frame.
  • Example 2 is an example in which a 40GbE signal of 41.250 Gb / s ⁇ 100 ppm is the first signal and an OTU3e signal of 44.571 Gb / s ⁇ 20 ppm is the second signal.
  • FIG. 15 shows a mapping path when mapping from a 40 GbE signal (Ethernet signal of 40 Gb / s, Ethernet is a registered trademark, 41.250 Gb / s ⁇ 100 ppm) to the OTU3e signal in the second embodiment.
  • stuff control is performed when a 40 GbE signal is mapped to an OPU3e signal.
  • FIG. 16 shows ITU-T G. 7 is a diagram illustrating a mapping structure in an OPU3 frame standardized by 709.
  • the OPU3 frame includes an overhead and an OPU3 payload.
  • the area in the 1st to 3rd rows in the 15th column is RES
  • the area in the 1st to 4th rows in the 16th column is an area in which the JC bit is stored.
  • 6 bits are RES and 2 bits are JC bits.
  • the NJO region NJO1 region in FIG. 16
  • the 5th row is used for stuff control.
  • the PJO area PJO1 area in FIG. 16
  • the 15th column 1st row is an NJO region (NJO2 region), and the 18th column 4th row is a PJO region (PJO2 region).
  • the 3rd and 4th bits of the JC area are set to the same JC2 bit as in the first embodiment.
  • PJO3 in FIG. 10 is PJO2.
  • the NJO area and the PJO area can be increased by one byte.
  • the NJO1 and PJO regions are the first regions, and the NJO2 and PJO2 regions are the second regions.
  • the area where the JC2 bit is stored is the third area.
  • Equation (9) an NJO area for 2 bytes and a PJO area for 2 bytes can be used for stuff control. Therefore, ⁇ is as shown in Equation (9).
  • a bit rate fluctuation width of ⁇ 120 ppm can be absorbed.
  • the 7th and 8th bits in the 15th and 1st to 3rd row areas may be JC2 bits, and the 1st to 4th bits in the 15th and 1st and 2nd lines may be NJO areas (NJO2 areas).
  • the first to third regions are not limited to the example of FIG. 18 and can be arbitrarily set.
  • FIG. 19 is a block diagram of the 40G processing unit 10a that maps the 40GbE signal to the ODU3e signal in the second embodiment.
  • the 40G processing unit 10a includes an ES 12a, an ES read position detection unit 14a (detection unit), a staff control instruction unit 16a (selection unit), and an ODU3e processing unit 30a.
  • the 40 GbE signal input to the ES 12 a is a 128-bit parallel signal.
  • the ODU3e processing unit 30a that reads a 40 GbE signal from the ES 12a does not go through a processing unit that does not perform stuff control like the ODU2e processing unit 20 in FIG. .
  • Other configurations are the same as those of the first embodiment shown in FIG.
  • 20 and 21 are diagrams for explaining the operations of the ES 12a, the staff control instruction unit 16a, and the frame counter 32a.
  • 20 is a diagram when the staff control instruction unit 16a selects the first staff control
  • FIG. 21 is a diagram when the staff control instruction unit 16a selects the second staff control.
  • the frame counter is one of the frame counters 32a.
  • the frame counter 32a causes the byte rearrangement unit 34a to insert a stuff byte at the request of the stuff control instruction unit 16a (step S50). Further, it requests data from the ES 12a and receives data from the ES 12a.
  • Other operations are the same as those in FIGS. 13 and 14 of the first embodiment, and a description thereof is omitted.
  • the first signal may be a 40 GbE signal
  • the second signal may be an OPU3e signal
  • the first area and the second area may include a part of the overhead area of the OPU3e frame.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

　本信号処理装置および信号処理方法は、光伝送網において伝送される第１信号をビットレート変動の許容値が前記第１信号より小さな第２信号にマッピングする信号処理装置および信号処理装置であって、第１信号のビットレート変動に基づき、第２信号のフレーム内の領域となるべき第１領域および第２領域のうち第１領域のみを用いスタッフ制御を行う第１スタッフ制御と、第１領域および第２領域を用いスタッフ制御を行う第２スタッフ制御と、のいずれかを選択する選択部１６と、選択部１６の選択に基づきスタッフ制御を行うスタッフ制御部３２と、を具備する信号処理装置および信号処理方法である。

Description

信号処理装置および信号処理方法
　本発明は、信号処理装置および信号処理方法に関し、特に光伝送網において伝送される信号を非同期マッピング処理する信号処理装置および信号処理方法に関する。
　近年のブロードバンド技術の発達にともない、光伝送網（ＯＴＮ：Optical Transport Network）を用いた通信が行われている。このような光伝送網においては、非同期の信号を、マッピングする信号処理が行われる。
　例えば、４チャンネル分の１０Ｇｂ／ｓ系イーサネット（以下、１０ＧｂＥ：インサーネットは登録商標）信号である１０ＧＢＡＳＥ－Ｒ信号（ビットレートが１０．３１２５Ｇｂ／ｓ±１００ｐｐｍ）をＯＴＵ（Optical channel Transport Unit）３ｅ（ビットレートが４４．５７０９７Ｇｂ／ｓ±２０ｐｐｍ）に非同期マッピングする方式が要求されている。このように、ビットレート変動の許容値が大きい第１信号（例えばビットレート変動の許容値が±１００ｐｐｍ）を小さい第２信号（例えば±２０ｐｐｍ）にマッピングする場合、ビートレートの変動量（すなわち、クロック周波数の偏差、変動量の偏差幅は±１２０ｐｐｍ）を吸収するため、スタッフ制御が行われる。
　特許文献１には、第１信号として４チャンネル分の１０ＧｂＥ信号（ビットレート変動の許容値が±１００ｐｐｍ）を第２信号として４０Ｇｂ／ｓ系のＯＴＵ３信号（ビットレート変動の許容値が±２０ｐｐｍ）に非同期マッピングする技術が開示されている。特許文献１においては、１０ＧｂＥ信号を、ＯＰＵ（Optical cannel Payload Unit）２信号、ＯＤＵ（Optical cannel Data Unit）２信号、ＯＤＴＵ２３信号、ＯＤＵ３信号、ＯＴＵ３信号とマッピングしていく。そして、ビットレートの変動量を吸収するため、ＯＰＵ２およびＯＤＴＵ２３それぞれのフレーム内のＪＣ（Justification Control）バイトを使用したスタッフ制御を行っている。これは、ＯＰＵ２およびＯＤＴＵ２３のいずれか一方のフレーム内において、ＩＴＵ（International Telecommunication Union）により標準化されているスタッフバイト領域を使用したスタッフ制御のみでは、ビットレートの変動量を吸収しきれないためである。
特開２００７－９６８２２号公報
　このように、第１信号のビットレートの変動量が大きい場合、ＩＴＵ等の機関により標準化されているスタッフバイト領域を使用したスタッフ制御のみでは、ビットレートの変動量を吸収できない。これを解決するため、例えば特許文献１のような技術を用いると回路規模が大きくなる。
　本発明は、上記課題に鑑みなされたものであり、ビットレート変動の許容値が大きい第１信号から小さい第２信号へのマッピングが回路規模を大きくすることなく可能な信号処理装置および信号処理方法を提供することを目的とする。
　本信号処理装置は、光伝送網において伝送される第１信号をビットレート変動の許容値が前記第１信号より小さな第２信号にマッピングする信号処理装置であって、前記第１信号のビットレート変動に基づき、前記第２信号のフレーム内の領域となるべき第１領域および第２領域のうち前記第１領域のみを用いスタッフ制御を行う第１スタッフ制御と、前記第１領域および前記第２領域を用いスタッフ制御を行う第２スタッフ制御と、のいずれかを選択する選択部と、前記選択部の前記選択に基づきスタッフ制御を行うスタッフ制御部と、を具備することを特徴とする信号処理装置である。本信号処理装置によれば、ビットレート変動の許容値が大きい第１信号から小さい第２信号へのマッピングのためのスタッフ制御部の数を増やさなくとも良い。よって、回路規模を削減することができる。
　上記構成において、前記スタッフ制御部は、前記第１スタッフ制御および前記第２スタッフ制御のうちいずれを行ったかを示すスタッフ情報を前記第２信号のフレーム内の第３領域となるべきに格納する構成とすることができる。この構成によれば、第１スタッフ制御および第２スタッフ制御のいずれが行われたかを検出することができる。
　上記構成において、前記選択部は、前記第１信号の前記ビットレート変動に基づき、前記第１スタッフ制御および前記第２スタッフ制御のいずれも行わないことを選択する構成とすることができる。
　上記構成において、前記第１信号を多重化する多重処理部を具備する構成とすることができる。この構成によれば、第１信号を多重化することができる。
　上記構成において、前記第１信号はＯＰＵ２ｅ信号であり、前記第２信号はＯＰＵ３ｅ信号であり、前記第２領域はＯＤＴＵ２３ｅフレームのオーバヘッド領域の一部を含む構成とすることができる。また、上記構成において、前記第１信号は４０ＧｂＥ信号であり、前記第２信号はＯＰＵ３ｅ信号であり、前記第２領域はＯＰＵ３ｅフレームのオーバヘッド領域を含む構成とすることができる。
　本信号処理方法は、第１信号をオーバヘッド領域とペイロード領域を有しビットレート変動の許容値が前記第１信号より小さな第２信号にマッピングする信号処理方法であって、前記第１信号のビットレート変動に基づき、前記第２信号のフレーム内の領域となるべき第１領域および第２領域のうち前記第１領域のみを用いスタッフ制御を行う第１スタッフ制御と、前記第１領域および前記第２領域を用いスタッフ制御を行う第２スタッフ制御と、のいずれかを選択するステップと、前記選択されたスタッフ制御を行うステップと、を有することを特徴とする信号処理方法である。
　上記構成において、前記第１スタッフ制御および前記第２スタッフ制御のうちいずれを行ったかを示すスタッフ情報を前記第２信号をフレーム内の領域となるべき第３領域に格納するステップを有する構成とすることができる。
　本信号処理装置および信号処理方法によれば、ビットレート変動の許容値が大きい第１信号から小さい第２信号へのマッピングのためのスタッフ制御部の数を増やさなくとも良い。よって、回路規模を削減することができる。
図１は１０Ｇｂ／ｓ系信号および４０Ｇｂ／ｓ系信号のマッピング経路を示す図である。 図２は特許文献１の技術を用いた１０ＧＢＡＳＥ－Ｒ信号からＯＴＵ３ｅ信号へのマッピング経路を示す図である。 図３は特許文献１の技術を用いたＯＴＵ２ｅ信号からＯＴＵ３ｅ信号へのマッピング経路を示す図である。 図４は実施例１におけるＯＴＵ２ｅ信号からＯＴＵ３ｅ信号へのマッピング経路を示す図である。 図５は標準化されているＯＤＴＵ２３フレームのマッピング構造を示す図である。 図６は実施例１に係る信号処理装置のブロック図である。 図７は４０Ｇ　ＯＴＮフレーマのブロック図である。 図８は１０Ｇ処理部のブロック図である。 図９は実施例１のＯＤＴＵ２３ｅフレームのマッピング構造を示す図である。 図１０はＪＣ２の対応を示す図である。 図１１はＯＤＴＵ２３ｅフレームの別のマッピング構造を示す図である。 図１２はスタッフ制御を行わない場合のフローチャートである。 図１３は第１スタッフ制御を行う場合のフローチャートである。 図１４は第２スタッフ制御を行う場合のフローチャートである。 図１５は実施例２における４０ＧｂＥ信号からＯＴＵ３ｅ信号へのマッピング経路を示す図である。 図１６は標準化されているＯＰＵ３フレームのマッピング構造を示す図である。 図１７は実施例２のＯＰＵ３ｅフレームのマッピング構造を示す図である。 図１８はＯＰＵ３ｅフレームの別のマッピング構造を示す図である。 図１９は処理部のブロック図である。 図２０は第１スタッフ制御を行う場合のフローチャートである。 図２１は第２スタッフ制御を行う場合のフローチャートである。
　まず、図１を参照しながら、１０Ｇｂ／ｓ系信号および４０Ｇｂ／ｓ系信号のマッピング経路について説明する。図１において、一重枠の信号はＩＴＵ－Ｔ　Ｇ．７０９で標準化されている信号、２重枠の信号はＩＴＵ－Ｔ　Ｇ．ｓｕｐ４３で標準化されている信号、ハッチングで示した信号は標準化されていない信号を示している。ＳＴＭ６４信号からＯＴＵ２信号またはＯＴＵ３信号へのマッピング経路、１０ＧＢＡＳＥ－Ｒ信号からＯＴＵ２ｅ信号へのマッピング経路、ＯＣ７６８信号からＯＴＵ３信号へのマッピング経路は標準化されている。一方、１０ＧＢＡＳＥ－Ｒ信号からＯＴＵ３ｅ信号へのマッピング経路、４０ＧｂＥ信号からＯＴＵ３ｅ信号へのマッピング経路は標準化されていない。
　以上のように、ビットレートの変動の許容値が±２０ｐｐｍから±２０ｐｐｍへのマッピング経路は標準化されているものの、ビットレートの変動の許容値が±１００ｐｐｍから±２０ｐｐｍへのマッピング経路は標準化されていない。このため、標準化されているフレーム内のスタッフビット領域を用い±１００ｐｐｍのビットレート変動を吸収することは難しい。
　次に、１０ＧｂＥ信号をＯＴＵ３ｅ信号にマッピングする際に特許文献１の技術を用いた場合を例に説明する。図２は、特許文献１の方法を用い、１０ＧＢＡＳＥ－Ｒ信号をＯＴＵ３ｅ信号に非同期マッピングする際のマッピング経路を示している。１０ＧＢＡＳＥ－Ｒ信号は、ＯＰＵ２ｅ信号、ＯＤＵ２ｅ信号、ＯＤＴＵ２３ｅ信号と積み上げられ、ＯＤＴＵ２３ｅ信号を４チャネル分積み上げＯＤＴＵＧ３ｅ信号とする。その後、ＯＤＵ３ｅ信号、ＯＴＵ３ｅ信号と積み上げられる。ＯＰＵ２ｅおよびＯＤＴＵ２３ｅ信号をマッピングする際にＯＰＵ２ｅおよびＯＤＴＵ２３ｅフレーム内のバイトを使用したスタッフ制御を行っている。ＯＰＵ２ｅフレームにおいてはＩＴＵ-Ｔ　Ｇ．ｓｕｐ４３で標準化されているスタッフバイト領域を用い、ＯＤＴＵ２３ｅフレームにおいてはＯＤＴＵ２３においてＩＴＵ-Ｔ　Ｇ．７０９で標準化されているスタッフバイト領域に相当する領域を用いている。これにより、ビットレートの変動許容値が±１００ｐｐｍの信号から±２０ｐｐｍの信号にマッピングする場合に、ビットレートの変動量を吸収することができる。
　図３は、特許文献１の技術を用い、１１．０９５Ｇｂ／ｓ±１００ｐｐｍのＯＴＵ２ｅ信号からＯＴＵ３ｅ信号にマッピングする際のマッピングの流れを示している。ビットレートの変動許容値が±１００ｐｐｍの信号を±２０ｐｐｍの信号にマッピングするため、矢印のようにＯＴＵ２ｅ信号を１０ＧＢＡＳＥ－Ｒ信号に変換した後、さらに図２と同じ経路により、１０ＧＢＡＳＥ－Ｒ信号からＯＴＵ３ｅ信号にマッピングする。このように、マッピング経路が複雑になるため信号処理装置の規模が大きくなってしまう。
　そこで、図４のようなＯＴＵ２ｅ信号からＯＴＵ３ｅ信号へのマッピング経路が考えられる。図４に示すように、ＯＤＵ２ｅ信号をＯＤＴＵ２３ｅ信号にマッピングする際にスタッフ制御を行う。これにより、図３のようにＯＴＵ２ｅ信号を１０ＧＢＡＳＥ－Ｒ信号に戻すことなく、ＯＴＵ３ｅ信号にマッピングすることができる。また、マッピング経路が簡単なため回路規模を削減することができる。
　しかしながら、ＯＤＴＵ２３ｅフレームのマッピング構造を標準化されているＯＤＴＵ２３と同じマッピング構造とすると、±１００ｐｐｍのビットレート変動を吸収することは難しい。この点を以下に説明する。
　図５は、標準化されているＯＤＴＵ２３フレームのマッピング構造を示す図である。ＯＤＴＵ２３フレームは、オーバヘッドとＯＰＵ２ペイロード（４×３８０８バイト）とからなる。オーバヘッドのうち１５列目の１～３行目の領域はＲＥＳ（Reserve）であり、１６列目の１～４行目の領域はＪＣ（Justification Control）ビットが格納されるＪＣ領域である。この領域のうち６ビットはＲＥＳ、２ビットがＪＣビットである。ＪＣビットに基づき１６列４行目のＮＪＯ（Negative Justification Opportunity）領域（図５ではＮＪＯ１領域）をジャスティフィケーションバイトまたはデータバイトとする。また、ＭＦＡＳ（Multi Frame Alignment Signal）に基づき、１７～２４列４行目のうち２つのＰＪＯ（Positive Justification Opportunity）領域（図５ではＰＪＯ１およびＰＪＯ２領域）をジャスティフィケーションバイトまたはデータバイトとする。ＮＪＯ領域およびＰＪＯ領域をデータバイトとすると正のビットレート変動を吸収することができる。また、ＮＪＯ領域およびＰＪＯ領域をジャスティフィケーションバイトとすると、負のビットレート変動を吸収することができる。なお、１５列４行目はＰＳＩ（Payload Structure Identifier）である。
　ＯＤＴＵ２３フレーム構造を用いビットレートの変動を吸収できる許容値をＩＴＵ－Ｔ　Ｇ．７０９　ＡＰＰＥＮＤＩＸに基づき求める。図５のでは、１バイト分のＮＪＯ領域および２バイト分のＰＪＯ領域をスタッフ制御に用いることができる。よって、α（justification ratio）は式（１）の範囲となる。
　　－２≦α≦１　　　　（１）
　ビットレート変動量であるｙ（frequency offset）は、ＩＴＵ－Ｔ　Ｇ．７０９　ＡＰＰＥＮＤＩＸ　（２３）式より、
　　α＝４Ｎ－０．５４００８４４＋１５２３１．４５９９１６ｙ　　　（２）
　　ｙ＝（α－４Ｎ＋０．５４００８４４）／１５２３１．４５９９１６　　（３）
である。ここで、Ｎ（number of fixed stuff bytes）である。
　式（１）～（３）より、Ｎ＝０とすると、
　　－９５．８５ｐｐｍ≦ｙ≦１０１．１１ｐｐｍ　　（４）
となる。
　式（４）より、図５のＩＴＵ－Ｔ　Ｇ．７０９により標準化されているスタッフバイト領域のみを用いスタッフ制御を行う場合、±１２０ｐｐｍのビットレート変動量幅を吸収することができない。
　以下に、図４に示したマッピング経路を実現するための実施例１について説明する。
　実施例１は、第１信号である４チャネルのＯＴＵ２ｅ信号を、第２信号であるＯＴＵ３相当の信号に多重化する信号処理装置の例である。図６は、実施例１に係る信号処理装置のブロック図である。図６に示すように、信号処理装置１００は、４つの１０Ｇ　ＭＳＡモジュール（Multi Source Agreement Module：ＭＳＡ　ＭＯＤ）６０、４０Ｇ　ＯＴＮフレーマ５０および４０Ｇ　ＭＳＡモジュール６２を有している。
　４つの１０Ｇ　ＭＳＡモジュール６０は、それぞれ入力された１０Ｇｂ／ｓ光伝送網６４のＯＴＵ２ｅ信号（１１．０９５Ｇｂ／ｓ±１００ｐｐｍ）をそれぞれ光信号から電気信号に変換し、４０Ｇ　ＯＴＮフレーマ５０に出力する。４０Ｇ　ＯＴＮフレーマ５０は、ＯＴＵ２ｅ信号を、ＯＴＵ３ｅフレーム（４４．５７０９７Ｇｂ／ｓ±２０ｐｐｍまたは４４．３８２９１Ｇｂ／ｓ±２０ｐｐｍ）にマッピングし、４０Ｇ　ＭＳＡモジュール６２に出力する。４０Ｇ　ＭＳＡモジュール６２は、ＯＴＵ３ｅの電気信号を光信号に変換し、４０Ｇｂ／ｓ光伝送網６６に出力する。
　反対に、４０Ｇ　ＭＳＡモジュール６２は、４０Ｇｂ／ｓ光伝送網６６のＯＴＵ３ｅの光信号を電気信号に変換し、４０Ｇ　ＯＴＮフレーマ５０に出力する。４０Ｇ　ＯＴＮフレーマ５０は、ＯＴＵ３相当の信号を４つのＯＴＵ２ｅフレームにデマッピングし、それぞれ４つの１０Ｇ　ＭＳＡモジュール６０に出力する。４つの１０Ｇ　ＭＳＡモジュール６０は、それぞれのＯＴＵ２ｅ信号を電気信号から光信号に変換し、１０Ｇｂ／ｓ光伝送網６４に出力する。
　図７は、４０Ｇ　ＯＴＮフレーマ５０においてＯＴＵ２ｅ信号をＯＴＵ３ｅ信号にマッピングする際のブロック図である。４０Ｇ　ＯＴＮフレーマ５０は、１０Ｇ処理部１０、ＯＤＴＵＧ処理部５２および４０Ｇ処理部５４を有している。１０Ｇ処理部１０は、図６の１０Ｇ　ＭＳＡモジュール６０において光信号から電気信号に変換されたＯＴＵ２ｅ信号を、ＯＤＵ２ｅ信号、ＯＤＴＵ２３ｅ信号に順次マッピングし、ＯＤＴＵ２３ｅ信号をＯＤＴＵＧ処理部５２に出力する。ＯＤＴＵＧ処理部５２は、４つの１０Ｇ処理部１０から入力されたＯＤＴＵ２３ｅ信号をＯＤＴＵＧ３ｅ信号にマッピングし、ＯＤＴＵＧ３ｅ信号を４０Ｇ処理部５４に出力する。ＯＤＴＵＧ処理部５２はＯＤＴＵ２３ｅ信号をＯＤＴＵＧ３ｅ信号に多重化する多重処理部である。言い換えれば、ＯＤＴＵＧ処理部２は、第１信号であるＯＴＵ２ｅ信号を第２信号であるＯＴＵ３ｅ信号に多重化する多重処理部である。４０Ｇ処理部５４は、ＯＤＴＵＧ３ｅ信号を、ＯＤＵ３ｅ信号、ＯＴＵ３ｅ信号に順次マッピングし、ＯＴＵ３ｅ信号を図６の４０Ｇ　ＭＳＡモジュール６２に出力する。
　図８は、１０Ｇ処理部１０のブロック図である。１０Ｇ処理部１０は、ＥＳ（Elastic Store）１２、ＥＳ読出位置検出部１４（検出部）、スタッフ制御指示部１６（選択部）、ＯＤＵ２ｅ処理部２０およびＯＤＴＵ２３ｅ処理部３０を有している。
　ＥＳ１２は、１０Ｇ処理部１０に入力された３２ビットパラレル信号であるＯＴＵ２ｅ信号を約３２２ＭＨｚのクロック周波数に同期しストアする。ＯＴＵ２ｅ信号のビットレート変動の許容値は±１００ｐｐｍであるため、クロック周波数の３２２ＭＨｚからの変動の許容値も±１００ｐｐｍである。
　ＯＤＵ２ｅ処理部２０は、フレームカウンタ２２およびＯＨ／ＦＳ挿入部２６を有している。フレームカウンタ２２は、ＥＳ１２にＯＴＵ２ｅ信号のデータ要求を行い、ＯＨ／ＦＳ挿入部２６からのＯＤＵ２ｅ信号の出力を制御する。ＯＨ／ＦＳ挿入部２６は、入力されたＯＴＵ２ｅ信号にＯＨおよびＦＳを挿入しＯＤＵ２ｅ信号にマッピングする。以上により、ＯＤＵ２ｅ処理部２０は、ＥＳ１２にストアされたＯＴＵ２ｅ信号を約３４８ＭＨｚのクロック周波数で読み出し、ＯＴＵ２ｅ信号をＯＤＵ２ｅ信号にマッピングする。
　ＯＤＴＵ２３ｅ処理部３０は、フレームカウンタ３２（スタッフ制御部）、バイト並替部３４およびＯＨ挿入部３６を有している。フレームカウンタ２２は、ＯＤＵ２ｅ処理部２０にＯＤＵ２ｅ信号のデータ要求を行う。また、バイト並替部３４にスタッフ制御させ、ＯＨ挿入部３６からのＯＤＵ２ｅ信号の出力を制御する。バイト並替部３４は、入力されたＯＤＵ２ｅ信号のバイト並び替えを行うことにスタッフ制御を行う。ＯＨ挿入部３６は、スタッフ制御された信号にＯＨを挿入しＯＤＴＵ２３ｅ信号にマッピングする。以上により、ＯＤＴＵ２３ｅ処理部３０は、ＯＤＵ２ｅ信号をスタッフ制御し、ＯＤＴＵ２３ｅ信号にマッピングする。
　ＥＳ読出位置検出部１４は、ＥＳ１２がＯＴＵ２ｅ信号をストアする際のクロック周波数（約３２２ＭＨｚ）とＯＤＵ２ｅ処理部２０がＥＳ１２からＯＴＵ２ｅ信号を読み出す際のクロック周波数（約３４８ＭＨｚ）との周波数差分に対応した値を計数し、カウンタ値としてスタッフ制御指示部１６に出力する。このように、ＥＳ読出位置検出部１４は、ＥＳ１２へのストアクロック周波数と読出クロック周波数との周波数差分に対応した値を計数することにより、ＯＴＵ２ｅ信号のビットレート変動を検出している。
　スタッフ制御指示部１６は、カウンタ値に基づき、スタッフバイトを挿入しない、第１領域のみを用いスタッフ制御を行う（第１スタッフ制御）、または第１領域および第２領域を用いスタッフ制御を行う（第２スタッフ制御）か、を選択し、ＯＤＴＵ２３ｅ処理部３０のフレームカウンタ３２に指示する。
　次に、図９を参照しながら、ＯＤＴＵ２３ｅフレームのマッピング構造について説明する。なお、以下で説明するＯＤＴＵ２３ｅフレーム内の第１から第３領域は、ＯＤＴＵ２３ｅがＯＴＵ３ｅフレームにマッピングされることにより、第２信号であるＯＴＵ３ｅ信号のフレーム内の領域となる。言い換えれば、第１から第３領域は第２信号のフレーム内の領域となるべき領域である。
　図９に示すように、ＯＤＴＵ２３ｅフレームにおいては、図５のＯＤＴＵ２３フレームに加え、１５列１行目をＮＪＯ領域（ＮＪＯ２領域）、２５列４行目をＰＪＯ領域（ＰＪＯ３領域）とする。さらに、ＪＣ領域の３、４ビットをＪＣ２ビットとする。以上により、ＮＪＯ領域とＰＪＯ領域とをそれぞれ１バイト分ずつ増やすことができる。ＯＤＴＵ２３フレームにおいてスタッフバイト領域として標準化されているＮＪＯ１、ＰＪＯ１およびＰＪＯ２領域が第１領域であり、ＯＤＴＵ２３ｅフレームにおいて追加したＮＪＯ２、およびＰＪＯ３領域が第２領域である。また、ＪＣ２ビットの領域が第３領域である。
　ＪＣ２ビットは、第２領域（ＮＪＯ２およびＰＪＯ３領域）をスタッフ制御に用いるか示すビットである。図１０は、ＪＣ２ビットの対応表である。ＪＣ２ビットが００の場合は、ＮＪＯ２領域がジャスティフィケーションバイト、ＰＪＯ３領域がデータバイトであることを示し、ＮＪＯ２領域およびＰＪＯ３領域はスタッフ制御に用いられていない（すなわち第１スタッフ制御が行われている）。ＪＣ２ビットが０１の場合は、ＮＪＯ２領域がデータバイト、ＰＪＯ３領域がデータバイトであることを示し、ＮＪＯ２領域およびＰＪＯ３領域がスタッフ制御に用いられ、正のビットレート変動を吸収することができる（すなわち第２スタッフ制御が行われている）。ＪＣ２ビットが１０の場合は、ＮＪＯ２領域およびＰＪＯ３領域にはデータが生成されず、第１スタッフ制御および第２スタッフ制御は行われていない。ＪＣ２ビットが１１の場合は、ＮＪＯ２領域がジャスティフィケーションバイト、ＰＪＯ３領域がジャスティフィケーションバイトであることを示し、ＮＪＯ２領域およびＰＪＯ３領域がスタッフ制御に用いられ、負のビットレート変動を吸収することができる（すなわち第２スタッフ制御が行われている）。なお、上記ＪＣ２ビットの判定は、図９における１～３行目の３つのＪＣ２ビットの多数決で行われる。
　図９の場合、２バイト分のＮＪＯ領域および３バイト分ＰＪＯ領域をスタッフ制御に用いることができる。よって、αは式（５）のようになる。
　　－３≦α≦２　　　　（５）
　式（２）、（３）、（５）より、Ｎ＝０とすると、
　　－１６１．５０ｐｐｍ≦ｙ≦１６６．７７ｐｐｍ　　（６）
となる。このように、第１領域に加え第２領域を用いることにより、実施例１においては、±１２０ｐｐｍのビットレート変動量幅を吸収することができる。
　図１１を参照しながら、第２領域および第３領域の別の例を説明する。図１１のように、１５列１～３行目の領域の７、８ビットをＪＣ２ビットとし、１５列１～２行目の１～４ビットをＮＪＯ領域（ＮＪＯ２領域）としてもよい。このように、第１から第３領域は図９の例には限られず、任意に設定することができる。
　図１２から図１４は、ＥＳ１２、スタッフ制御指示部１６、フレームカウンタ２２および３２の動作を説明するための図である。図１２は、スタッフ制御指示部１６がスタッフ制御なしを選択した場合、図１３は、スタッフ制御指示部１６が第１スタッフ制御（第１領域と第２領域のうち第１領域のみを用いたスタッフ制御）を選択した場合、図１３は、スタッフ制御指示部１６が第２スタッフ制御（第１領域および第２領域を用いたスタッフ制御）を選択した場合の図である。
　図１２に示すように、スタッフ制御指示部１６は、ＥＳ読出位置検出部１４からカウンタ値（ＥＳ１２におけるストアクロック周波数と読出クロック周波数との周波数差分に対応した値）を取得する（ステップＳ１２）。読出クロック周波数とストアクロック周波数とがほぼ一致する場合（ステップＳ１３）、スタッフ制御指示部１６は、スタッフ制御なしを選択する（ステップＳ１６）。スタッフ制御指示部１６は、ＯＤＴＵ２３ｅフレームカウンタ３２にスタッフ制御を指示しない（ステップＳ１８）。
　ＯＤＴＵ２３ｅフレームカウンタ３２は、フレームフォーマットに従いＯＨ挿入部３６にＯＨの挿入を行わせる（ステップＳ２０）。また、フレームカウンタ３２は、ＯＤＵ２ｅ信号のデータの受信が必要なタイミングになる（ステップＳ２２）と、ＯＤＵ２ｅフレームカウンタ２２に、ＯＤＵ２ｅ信号のデータを要求する（ステップＳ２４）。
　ＯＤＵ２ｅフレームカウンタ２２は、フレームカウンタ３２の要求を受信すると、フレームフォーマットに従いＯＨ／ＦＳ挿入部２６にＯＨおよびＦＳの挿入を行わせる（ステップＳ２６）。また、ＯＤＵ２ｅフレームカウンタ２２は、ＯＨ／ＦＳ挿入部２６にＯＤＵ２ｅ信号のデータをＯＤＴＵ２３ｅ処理部３０に出力させる（ステップＳ２８）。さらに、フレームカウンタ２２は、ＯＴＵ２ｅ信号のデータの受信が必要なタイミングになる（ステップＳ３０）と、ＥＳ１２にＯＴＵ２ｅ信号のデータを要求する（ステップＳ３２）。ＥＳ１２は、ＯＤＵ２ｅフレームカウンタ２２のデータ要求を受けると、ＯＴＵ２ｅ信号のデータをＯＤＵ２ｅ処理部２０に出力する（ステップＳ３４）。
　ステップＳ２０からＳ３４の動作を繰り返すことにより、ＯＤＴＵ２３ｅ信号のフレームファーマットに従いマッピングが行われる（ステップＳ１０）。
　次に、図１３を参照しながら、スタッフ制御指示部１６が第１スタッフ制御（第１領域のみを用いたスタッフ制御）を選択した場合の動作について説明する。なお、図１３においては、ポジティブスタッフ制御を行う場合を例に説明するが、ネガティブスタッフ制御を行う場合も同様である。
　スタッフ制御指示部１６は、ＥＳ読出位置検出部１４からカウンタ値を取得する（ステップＳ１２）。読出クロック周波数がストアクロック周波数より大きい場合（ステップＳ４２）、スタッフ制御指示部１６は、カウンタ値が第１スタッフ制御を行う閾値内かの検出を行う（ステップＳ４４）。カウンタ値が上記閾値内の場合、すなわちカウンタ値が第１領域を用いたスタッフ制御でビットレートの変動を吸収できる範囲の場合、スタッフ制御指示部１６は、第１スタッフ制御を選択する（ステップＳ４６）し、ＯＤＴＵ２３ｅフレームカウンタ３２に第１スタッフ制御を要求する（ステップＳ４８）。
　ＯＤＴＵ２３ｅフレームカウンタ３２は、フレームフォーマットに従いＯＨ挿入部３６にＯＨの挿入を行わせる（ステップＳ２０）。また、フレームカウンタ３２は、バイト並替部３４に、第１領域を用いスタッフ制御を行わせる（ステップＳ５０）。その後、ステップＳ２０からステップＳ３４までは図１２と同じ動作を行う。
　ステップＳ４６からＳ３４の動作は、カウンタ値が第１領域のみを用いたポジティブスタッフ制御を行う閾値から外れる（閾値検出解除する：ステップＳ５２）まで繰り返す（ステップＳ４０）。
　次に、図１４を参照しながら、スタッフ制御指示部１６が第２スタッフ制御（第１領域および第２領域を用いたスタッフ制御）を選択した場合の動作について説明する。なお、図１４においても、ポジティブスタッフ制御を行う場合を例に説明するが、ネガティブスタッフ制御を行う場合も同様である。
　図１３と同じようにステップＳ１２およびＳ４２の動作を行う。ステップＳ４６において、スタッフ制御指示部１６は、カウンタ値が第１領域および第２領域を用いポジティブスタッフ制御を行う閾値内かの検出を行う（ステップＳ４４）。カウンタ値が上記閾値内の場合、すなわちカウンタ値が第１領域のみのスタッフ制御ではビットレートの変動を吸収できる範囲を越えている場合、スタッフ制御指示部１６は、第１領域および第２領域を用いポジティブスタッフ制御を行うと判断する（ステップＳ６２）。ＯＤＴＵ２３ｅフレームカウンタ３２に第１および第２領域を用いたスタッフ制御を要求する（ステップＳ６４）。
　ＯＤＴＵ２３ｅフレームカウンタ３２は、フレームカウンタ動作（ステップＳ２０）とともに、バイト並替部３４に、第１および第２領域を用い第２スタッフ制御を行わせる（ステップＳ６６）。その後、ステップＳ２０からステップＳ３４までは図１２と同じ動作を行う。
　ステップＳ４６からＳ３４の動作は、カウンタ値が第１および第２領域を用いたポジティブスタッフ制御を行う閾値から外れる（閾値検出解除する：ステップＳ５２）まで繰り返す（ステップＳ６０）。
　実施例１によれば、図１３および図１４のステップＳ４６およびＳ６２のように、スタッフ制御指示部１６（選択部）は、ＥＳ１２のストアクロック周波数と読出クロック周波数との周波数差分に対応した値（すなわち第１信号であるＯＴＵ２ｅ信号のビットレート変動に対応した値）に基づき、第１スタッフ制御または第２スタッフ制御を選択する。フレームカウンタ３２（スタッフ制御部）は、スタッフ制御指示部１６の選択に基づきスタッフ制御を行う。これにより、ＯＴＵ２ｅ信号のビットレート変動に応じ、スタッフ制御を行うことができる。
　ＯＤＴＵ２３ｅフレーム内の第１領域を、ＯＤＴＵ２３フレームにおいてスタッフ制御に用いる領域として標準化されている領域とする。第２領域を、ＯＤＴＵ２３フレームにおいてリザーブされている領域とする。これにより、ビットレート変動が、スタッフビット領域として標準化されている領域の使用で足りる所定値以下の場合は、第１スタッフ制御を行うことにより、スタッフビット領域を小さくすることができる。ビットレート変動が、スタッフビット領域として標準化されている領域の使用で足りる所定値以下の場合は、第１スタッフ制御を行うことにより、スタッフビット領域を標準化されている領域の範囲内で小さくすることができる。一方、ビットレートが、スタッフバイト領域として標準化されている領域の使用で足りない場合は、スタッフバイト領域としてリザーブ領域を使用することができる。以上のように、既に標準化されているフレーム（例えばＯＤＴＵ２３フレーム）は極力変えずマッピングを行うことができる。
　また、図１０のように、フレームカウンタ３２は、第１スタッフ制御および第２スタッフ制御のうちいずれを行ったかを示すＪＣ２ビット（スタッフ情報）を第２信号のフレーム内となるべき第３領域に格納する。これにより、例えば、第１スタッフ制御か第２スタッフ制御かを検知することができる。
　さらに、図１２のように、スタッフ制御指示部１６は、第１信号のビットレート変動に基づき、第１スタッフ制御および第２スタッフ制御のいずれも行わない選択をすることができる。例えば、ビットレート変動が所定値以下の場合は、スタッフ制御を行わなくともビットレート変動を吸収することができる。
　さらに、実施例１においては、図７のように、第１信号であるＯＴＵ２ｅ信号が含まれるＯＤＴＵ２３ｅ信号を多重化する多重化処理部としてＯＤＴＵＧ処理部５２を有している。これにより、第１信号を多重化して第２信号とすることができる。
　実施例１のように、第１信号がＯＴＵ２ｅ信号であり、第２信号がＯＰＵ３ｅ信号であり、第１領域および第２領域がＯＤＴＵ２３ｅフレームのオーバヘッド領域の一部を含んでもよい。
　実施例２は、４１．２５０Ｇｂ／ｓ±１００ｐｐｍの４０ＧｂＥ信号が第１信号、４４．５７１Ｇｂ／ｓ±２０ｐｐｍのＯＴＵ３ｅ信号が第２信号の例である。
　図１５は、実施例２において、４０ＧｂＥ信号（４０Ｇｂ／ｓのイーサネット信号、イーサネットは登録商標、４１．２５０Ｇｂ／ｓ±１００ｐｐｍ）からＯＴＵ３ｅ信号にマッピングする際のマッピング経路を示している。実施例２においては、４０ＧｂＥ信号をＯＰＵ３ｅ信号にマッピングする際にスタッフ制御を行う。
　図１６は、ＩＴＵ－Ｔ　Ｇ．７０９により標準化されているＯＰＵ３フレーム内のマッピング構造を示す図である。ＯＰＵ３フレームは、オーバヘッドとＯＰＵ３ペイロードとからなる。オーバヘッドのうち１５列目の１～３行目の領域はＲＥＳであり、１６列目の１～４行目の領域はＪＣビットが格納される領域である。この領域のうち６ビットはＲＥＳ、２ビットがＪＣビットである。ＪＣビットに基づき１６列５行目のＮＪＯ領域（図１６ではＮＪＯ１領域）をスタッフ制御に用いる。また、１７列４行目にＰＪＯ領域（図１６ではＰＪＯ１領域）をスタッフ制御に用いる。
　図１７に示すように、ＯＰＵ３ｅフレームにおいては、図１６のＯＰＵ３フレームに加え、１５列１行目をＮＪＯ領域（ＮＪＯ２領域）、１８列４行目をＰＪＯ領域（ＰＪＯ２領域）とする。さらに、ＪＣ領域の３、４ビットを実施例１と同じＪＣ２ビットとする。ただし、実施例２では、図１０におけるＰＪＯ３がＰＪＯ２である。以上により、ＮＪＯ領域とＰＪＯ領域とをそれぞれ１バイト分ずつ増やすことができる。ＮＪＯ１およびＰＪＯ領域が第１領域であり、ＮＪＯ２、およびＰＪＯ２領域が第２領域である。ＪＣ２ビットが格納される領域が第３領域である。
　図１７の場合、２バイト分のＮＪＯ領域および２バイト分ＰＪＯ領域をスタッフ制御に用いることができる。よって、αは式（９）のようになる。
　　－２≦α≦２　　　　（９）
　ビットレート変動量であるｙ（frequency offset）は、ＩＴＵ－Ｔ　Ｇ．７０９　ＡＰＰＥＮＤＩＸ　（１１）式より、
　　α＝１５１０４β＋１２８－１５２３２　　　（１０）
　　β＝（α＋１５１０４）／１５１０４　　　　（１１）
である。式（９）～（１１）より、
　　－１３２．４１ｐｐｍ≦ｙ≦１３２．４１ｐｐｍ　　（１２）
となる。このように、第１領域に加え第２領域を用いることにより、±１２０ｐｐｍのビットレート変動量幅を吸収することができる。
　図１８に示すように、１５列１～３行目の領域の７、８ビットをＪＣ２ビットとし、１５列１～２行目の１～４ビットをＮＪＯ領域（ＮＪＯ２領域）としてもよい。このように、第１から第３領域は図１８の例には限られず、任意に設定することができる。
　図１９は、実施例２における４０ＧｂＥ信号をＯＤＵ３ｅ信号にマッピングする４０Ｇ処理部１０ａのブロック図である。４０Ｇ処理部１０ａは、ＥＳ１２ａ、ＥＳ読出位置検出部１４ａ（検出部）、スタッフ制御指示部１６ａ（選択部）、ＯＤＵ３ｅ処理部３０ａを有している。
　ＥＳ１２ａに入力する４０ＧｂＥ信号は１２８ビットパラレル信号である。実施例１の図７のＯＤＵ２ｅ処理部２０のようにスタッフ制御を行わない処理部を介さず、ＥＳ１２ａから４０ＧｂＥ信号を読み出すＯＤＵ３ｅ処理部３０ａがバイト並替部３４ａを有しておりスタッフ制御を行う。その他の構成は実施例１の図８と同様であり説明を省略する。
　図２０および図２１は、ＥＳ１２ａ、スタッフ制御指示部１６ａ、フレームカウンタ３２ａの動作を説明するための図である。図２０はスタッフ制御指示部１６ａが第１スタッフ制御を選択した場合、図２１はスタッフ制御指示部１６ａが第２スタッフ制御を選択した場合の図である。
　実施例１の図１３および図１４と比較すると、処理部がＯＤＵ３ｅ処理部３０ａの１つであるため、フレームカウンタはフレームカウンタ３２ａの１つである。フレームカウンタ３２ａは、スタッフ制御指示部１６ａの要求によりバイト並替部３４ａにスタッフバイトを挿入させる（ステップＳ５０）。また、ＥＳ１２ａにデータを要求し、ＥＳ１２ａからデータを受け取る。その他の動作は、実施例１の図１３および図１４と同じであり説明を省略する。
　実施例２のように、第１信号が４０ＧｂＥ信号であり、第２信号がＯＰＵ３ｅ信号であり、第１領域および第２領域がＯＰＵ３ｅフレームのオーバヘッド領域の一部を含んでもよい。
　以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

Claims (8)

  1. 　光伝送網において伝送される第１信号をビットレート変動の許容値が前記第１信号より小さな第２信号にマッピングする信号処理装置であって、
    　前記第１信号のビットレート変動に基づき、前記第２信号のフレーム内の領域となるべき第１領域および第２領域のうち前記第１領域のみを用いスタッフ制御を行う第１スタッフ制御と、前記第１領域および前記第２領域を用いスタッフ制御を行う第２スタッフ制御と、のいずれかを選択する選択部と、
    　前記選択部の前記選択に基づきスタッフ制御を行うスタッフ制御部と、を具備することを特徴とする信号処理装置。
  2. 　前記スタッフ制御部は、前記第１スタッフ制御および前記第２スタッフ制御のうちいずれを行ったかを示すスタッフ情報を前記第２信号のフレーム内の領域となるべき第３領域に格納することを特徴とする請求項１記載の信号処理装置。
  3. 　前記選択部は、前記第１信号の前記ビットレート変動に基づき、前記第１スタッフ制御および前記第２スタッフ制御のいずれも行わないことを選択することを特徴とする請求項１または２記載の信号処理装置。
  4. 　前記第１信号を多重化する多重処理部を具備することを特徴とする請求項１から３のいずれか一項記載の信号処理装置。
  5. 　前記第１信号はＯＰＵ２ｅ信号であり、前記第２信号はＯＰＵ３ｅ信号であることを特徴とする請求項１から４のいずれか一項記載の信号処理装置。
  6. 　前記第１信号は４０ＧｂＥ信号であり、前記第２信号はＯＰＵ３ｅ信号であることを特徴とする請求項１から３のいずれか一項記載の信号処理装置。
  7. 　第１信号をオーバヘッド領域とペイロード領域を有しビットレート変動の許容値が前記第１信号より小さな第２信号にマッピングする信号処理方法であって、
    　前記第１信号のビットレート変動に基づき、前記第２信号のフレーム内の領域となるべき第１領域および第２領域のうち前記第１領域のみを用いスタッフ制御を行う第１スタッフ制御と、前記第１領域および前記第２領域を用いスタッフ制御を行う第２スタッフ制御と、のいずれかを選択するステップと、
    　前記選択されたスタッフ制御を行うステップと、を有することを特徴とする信号処理方法。
  8. 　前記第１スタッフ制御および前記第２スタッフ制御のうちいずれを行ったかを示すスタッフ情報を前記第２信号のフレーム内の領域になるべき第３領域に格納するステップを有することを特徴とする請求項７記載の信号処理方法。
PCT/JP2008/050534 2008-01-17 2008-01-17 信号処理装置および信号処理方法 WO2009090742A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2008/050534 WO2009090742A1 (ja) 2008-01-17 2008-01-17 信号処理装置および信号処理方法
PCT/JP2008/067128 WO2009090777A1 (ja) 2008-01-17 2008-09-22 信号処理装置および信号処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/050534 WO2009090742A1 (ja) 2008-01-17 2008-01-17 信号処理装置および信号処理方法

Publications (1)

Publication Number Publication Date
WO2009090742A1 true WO2009090742A1 (ja) 2009-07-23

Family

ID=40885152

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2008/050534 WO2009090742A1 (ja) 2008-01-17 2008-01-17 信号処理装置および信号処理方法
PCT/JP2008/067128 WO2009090777A1 (ja) 2008-01-17 2008-09-22 信号処理装置および信号処理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/067128 WO2009090777A1 (ja) 2008-01-17 2008-09-22 信号処理装置および信号処理方法

Country Status (1)

Country Link
WO (2) WO2009090742A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074367A (ja) * 2008-09-17 2010-04-02 Nippon Telegr & Teleph Corp <Ntt> 光ディジタル送信装置、光ディジタル送受信システムおよび光ディジタル送信方法
WO2014013602A1 (ja) * 2012-07-20 2014-01-23 富士通株式会社 伝送装置
US9191137B2 (en) 2010-03-30 2015-11-17 Fujitsu Limited Transmission apparatus, reception apparatus, transmission method, and reception method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4878648B2 (ja) * 2010-03-12 2012-02-15 日本電信電話株式会社 クライアント信号収容多重装置及び方法
JP5640719B2 (ja) * 2010-12-15 2014-12-17 日本電気株式会社 光伝送システム、送信器、受信器及び制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217940A (ja) * 2001-01-22 2002-08-02 Nippon Telegr & Teleph Corp <Ntt> 伝送装置
WO2006009732A1 (en) * 2004-06-16 2006-01-26 Infinera Corporation Universal digital architecture for transport of client signals of any client payload and format type
JP2007096822A (ja) * 2005-09-29 2007-04-12 Fujitsu Ltd 信号多重化装置およびそのスタッフ制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289324A (ja) * 2002-03-28 2003-10-10 Fujitsu Ltd 通信装置
JP2003324453A (ja) * 2002-05-07 2003-11-14 Fujitsu Ltd 多重化伝送システム及び多重化伝送装置
JP4425259B2 (ja) * 2006-10-04 2010-03-03 日本電信電話株式会社 光送信器のフレーム生成回路および光伝送方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217940A (ja) * 2001-01-22 2002-08-02 Nippon Telegr & Teleph Corp <Ntt> 伝送装置
WO2006009732A1 (en) * 2004-06-16 2006-01-26 Infinera Corporation Universal digital architecture for transport of client signals of any client payload and format type
JP2007096822A (ja) * 2005-09-29 2007-04-12 Fujitsu Ltd 信号多重化装置およびそのスタッフ制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074367A (ja) * 2008-09-17 2010-04-02 Nippon Telegr & Teleph Corp <Ntt> 光ディジタル送信装置、光ディジタル送受信システムおよび光ディジタル送信方法
US9191137B2 (en) 2010-03-30 2015-11-17 Fujitsu Limited Transmission apparatus, reception apparatus, transmission method, and reception method
WO2014013602A1 (ja) * 2012-07-20 2014-01-23 富士通株式会社 伝送装置
JPWO2014013602A1 (ja) * 2012-07-20 2016-06-30 富士通株式会社 伝送装置
US9729261B2 (en) 2012-07-20 2017-08-08 Fujitsu Limited Transmission apparatus

Also Published As

Publication number Publication date
WO2009090777A1 (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
EP2228930B1 (en) Frame generating apparatus and frame generating method
JP5187081B2 (ja) フレーム生成装置およびフレーム生成方法
US20100221005A1 (en) Method for realizing time slot partition and spending process of an optical payload unit in an optical transmission network
EP1770886A1 (en) Signal multiplexing apparatus and stuff controlling method therein
EP2768169B1 (en) Transmission method, transmission equipment and transmission system
JP5498290B2 (ja) フレーム信号生成方法および装置
JP5547214B2 (ja) 光伝送網においてデータを送信する方法、システム、および装置
EP3709540B1 (en) Interface transmission method, apparatus and device
JP4870742B2 (ja) 光伝送装置
US8954827B2 (en) Method and apparatus for transmitting data in optical transport network
JP5659910B2 (ja) フレームマッピング装置及びフレームマッピング方法
WO2009090742A1 (ja) 信号処理装置および信号処理方法
EP2348654B1 (en) Optical digital transmission system
JPWO2013084341A1 (ja) フレーム生成方法、光伝送装置および光伝送システム
JP5999182B2 (ja) 伝送装置
JP5540675B2 (ja) 伝送装置および信号収容方法
US7068687B2 (en) Method for transmitting concatenated data signals
US7804853B2 (en) Communications system
JP5423513B2 (ja) 伝送装置及び信号伝送方法
EP2709375B1 (en) Data mapping method and system for optical path transport unit
US20240297728A1 (en) Optical signal transmission method and apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08703389

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08703389

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP