WO2009033453A1 - Optoelektronisches bauelement - Google Patents

Optoelektronisches bauelement Download PDF

Info

Publication number
WO2009033453A1
WO2009033453A1 PCT/DE2008/001446 DE2008001446W WO2009033453A1 WO 2009033453 A1 WO2009033453 A1 WO 2009033453A1 DE 2008001446 W DE2008001446 W DE 2008001446W WO 2009033453 A1 WO2009033453 A1 WO 2009033453A1
Authority
WO
WIPO (PCT)
Prior art keywords
optoelectronic component
substrate
component according
contact
junction
Prior art date
Application number
PCT/DE2008/001446
Other languages
English (en)
French (fr)
Inventor
Dieter Eissler
Raimund Oberschmid
Ralph Wirth
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2009033453A1 publication Critical patent/WO2009033453A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Definitions

  • An object to be solved is to specify an optoelectronic component which comprises means for protection against electrical overvoltages. Another object to be solved is to specify an optoelectronic component which is protected against static charges or damage caused by them.
  • An optoelectronic component which comprises an electrically conductive substrate having a cover side and a base side, wherein the cover side is provided with a first
  • top side and bottom side refer to the main sides of the device, wherein the top side facing away from a mounting surface main side and the base side is the mounting surface facing side. From the top side of the device, light from the pn junction is after blasted outside.
  • a main side of the component comprises a region of the component which is present on the side of the substrate facing away from or facing the mounting surface.
  • a protective function against static charges is integrated in one and the same component, so that no additional measures have to be taken to protect the component against overvoltages during its manufacture or during its transport during which, for example, static electricity can lead to static charging. For example, no additional arresters with outwardly leading terminals to the device or to the multiple components carrying charge carriers must be attached. In addition, the component is protected against surges during its entire operating time.
  • the inventors have found that even very low bias currents or reverse bias voltages on electronic diode-type devices relative to a pn junction can reduce the overall ESD strength threshold of the corresponding device. Such biases occurred, for example, at random
  • a simple ohmic shunt occurs via the pn junction, which can be in the range of approximately 1 kOhm to 1Thm.
  • Such an ohmic shunt is achieved with an arrester containing resistance material with resistance values in the range mentioned.
  • the function of the component with respect to its electrical and optical properties is not affected by the shunt.
  • the component is simple and inexpensive to produce by the specified construction.
  • the arrester body may additionally or alternatively have a varistor characteristic and / or an asymmetrical or rectifier-type characteristic.
  • the arrester body is at least partially disposed in a structure trench of the device, which preferably extends to the pn junction.
  • a trench comprises a trench "which could be present between optoelectronic devices to be singulated of a common substrate wafer.”
  • the trench is a recess specially incorporated to etch the arrester into the optoelectronic device.
  • the arrester body comprises a variant designed as a layer area. This area can be over extend all structures of the top or top side of the device and this cover or be applied only to a part of the cover page. Structures of the top side of the device could, for example, comprise contacts or contact layers or at least part of the pn junction.
  • the layered region of the arrester may be formed by deposition techniques such as CVD or PVD. It can be sputtered onto the top side of the device, vapor-deposited, sprayed on or applied by means of a spin-on process. These methods have the advantage of producing particularly thin layers which negligibly influence the operating function of the component. Also, they only require a small amount of lead material, which is preferred for cost reasons.
  • the arrester body has at least one region which protrudes partially into the substrate or projects up to the negatively charged side (n side) of the pn junction.
  • This can be designed, for example, pin-shaped.
  • the ESD protection characteristics of the device may be relieved of bias voltages to the n-side of the pn junction and into the substrate, respectively.
  • the bias is not conducted in the reverse direction of the pn junction, but in the semiconducting direction of the pn junction in the substrate. From there, the accumulated charge can flow in a controlled manner via the pn junction, by means of its semiconducting property, back to the positively charged side without damaging the device, in particular not the semiconducting parts of the device.
  • the arrester body has both an area configured as a layer and at least one area designed as a pin.
  • the charges mentioned above can first be collected via the layer and then be diverted into the interior of the substrate via the at least one pin-shaped one.
  • the at least one pin-shaped region of the conductor body has a shape which projects into the substrate and tapers into the interior of the substrate.
  • the at least one pin-shaped region has a smaller volume which can carry a charge, whereby the corresponding charge can be dissipated with less resistance into the interior of the substrate.
  • the arrester body preferably contains at least one of the following materials or alloys: silver, platinum, copper. It can alternatively have a varistor characteristic or a PTC or PTC resistor material. If the arrester has a varistor characteristic, it preferably contains
  • Zinc oxide, manganese oxide, chromium oxide or bismuth oxide are preferably semiconductive, polycrystalline ceramics, such as, for example, barium titanate.
  • the arrester in particular in a region designed as a layer, contains a transparent, conductive oxide (TCO).
  • TCO transparent, conductive oxide
  • the translucent property is favorable in order to make the light emitted from the pn junction unabsorbed or, as far as possible without reflection, to the outside.
  • the arrester body may be a lithographic plate capacitor produced on the top side of the device. This comprises at least two opposing, planar electrodes with a dielectric arranged between them.
  • the dielectric is preferably a material containing a capacitor ceramic or a plastic.
  • the arrester can be formed by an electrically weakly conductive, transparent encapsulation, which partially encloses the component and is in electrical connection at least partially with the pn junction.
  • the arrester comprises an additional, outwardly leading terminal in order to lead parasitic charges directly and with the lowest possible resistance out of the circuit of the component.
  • the connection can be connected to other regions of the arrester, for example with its layered or pin-shaped region.
  • the first contact of the component which is present or formed on the cover side of the component, may additionally have a contact region formed on the base side of the substrate.
  • This base region of the first contact is preferably connected by means of a plated-through hole with its region present on the top side of the substrate.
  • the via leads through the substrate and is electrically isolated from it.
  • the first contact thus has an I-shape, with the shorter leg of the substrate is geometrically clasped.
  • the first contact is electrically insulated both at the base side of the substrate and along the via with respect to the substrate, according to one embodiment; This can be achieved by means of an insulating intermediate layer.
  • the arrester is arranged as a transparent contact layer between the first contact and the pn junction and electrically connects them to one another.
  • the contact layer preferably has a larger area than the contact area of the first contact, wherein it covers the pn junction or a p-doped layer on an n-doped substrate as completely as possible.
  • a pn junction is the transition for electrons or holes through a blocking zone between an n-doped region and a p-doped region of the device, wherein the p-doped region may comprise one or more epitaxial layers and the n-doped region the substrate.
  • the optoelectronic component is preferably based on nitride compound semiconductors, which in the present context means that an active epitaxial layer sequence or at least one layer thereof is a nitride III / V compound semiconductor material, preferably
  • this material does not necessarily have a mathematically exact composition according to the above formula. Rather, it may have one or more dopants and additional ingredients that the characteristic physical properties of the Al n Ga m ini- n - ra N-material does not substantially change. For simplicity's sake above formula, however, only the essential components of the crystal lattice (Al, Ga, In, N), even if these may be partially replaced by small amounts of other substances.
  • the optoelectronic component is based on phosphide compound semiconductors, which in this context means that a component or part of a component designed in this way preferably comprises Al n Ga m In min- m P, where O ⁇ n ⁇ l, O ⁇ m ⁇ l and n + m ⁇ 1.
  • This material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it may include one or more dopants as well as additional ingredients that do not substantially alter the physical properties of the material.
  • the above formula includes only the essential constituents of the crystal lattice (Al, Ga, In, P), even though these may be partially replaced by small amounts of other substances.
  • the substrate of the device is preferably n-doped and contains one of the following materials: silicon carbide, silicon, sapphire (Al 2 O 3 ).
  • a preferably p-doped epitaxial layer sequence is formed, wherein the pn junction is located at a boundary between the substrate and the layer sequence.
  • the p-doped layer sequence and the n-doped substrate form, optionally with the inclusion of further intermediate layers, a chip with electroluminescent properties.
  • Figure 2 is a longitudinal section of an optoelectronic
  • FIG 3 shows a longitudinal section of a wafer comprising optoelectronic components.
  • FIG. 1 shows, as an optoelectronic component, a component having an LED chip with integrated protective function against overvoltages, in particular against smaller ones
  • the pn junction 6 is formed in the boundary region between a p-doped epitaxial layer 6a and an n-doped substrate 1, wherein at least one epitaxial layer on the one
  • the epitaxial layer 6a forms an LED chip together with the substrate.
  • a transparent region 7a, designed as a layer, of a diverter 7 is applied, which can completely cover the epitaxial layer 6a.
  • the layered portion 7a of the arrester 7 preferably contains a transparent, conductive oxide, such as TCO.
  • the region 7a of the arrester embodied as a layer thus serves both for the dissipation of parasitic charges and also for the discharge of parasitic charges
  • pin-shaped areas 7b of the arrester project through the epitaxial layer 6a into the substrate.
  • These pin-shaped areas may be similar to pins with any lateral distances to each other and have different diameters or shapes.
  • pin shapes of constant diameter and pin shapes are provided with the substrate becoming smaller in diameter.
  • the LED chip is formed with opposing contacts 4 and 5, wherein the first of these contacts, which is formed on the top side 2 of the LED chip, a laterally extending, embodied as a layer region 4 a, which is the layer executed region 7 a of Arrester 7 on the upper side at least partially covers.
  • a region 4b of the first contact 4 designed as a layer is provided on the base side 3 of the LED chip, an insulating layer 8 being arranged between this region 4b and the underside of the substrate 1.
  • the respective regions 4a and 4b of the first contact which are arranged on the cover side 2 and on the base side 3, are interconnected by means of a plated-through region 4c of the first contact.
  • This region 4c leads through the substrate 1 as well as through the epitaxial layer applied on the top side and the layer 7a of the arrester 7.
  • An insulating layer 8 separates the through-contacting region 4c and the region 4b of the chip stacked on the base side of the LED chip first contact from the substrate.
  • the first contact is with all its areas 4a, 4b and
  • the first contact is preferably charged positively.
  • a further, opposite to the first contact contact 5 is applied. It can be a contact pad. This is charged negatively.
  • the above construction allows a surface mounting of the device, in particular a flip-chip mounting of the device on a printed circuit board by the presence of a positive contact surface of the first contact and a positive contact surface of the further contact on the base side of the LED chip or the optoelectronic component.
  • the arrangement of the LED chip with its contacts and its arrester may be provided at least on its outer surface facing away from a printed circuit board with a serving as a further arrester potting 9, which is weakly electrically conductive. This serves the LED chip both as protection against externally acting mechanical loads or environmental influences and as an electrical arrester.
  • the region 7a of the arrester 7 formed as a layer on the epitaxial layer 6a is connected to the encapsulation 9, so that both parasitic charges which have passed into the optoelectronic component can be dissipated into the substrate 1 or outwards together.
  • FIG. 2 shows a contact arrangement in which the first contact 4 is applied as a wirebond to the LED chip on the top side.
  • the as Wirebond executed first contact 4 in this case comprises an elongated, for example, as a wire, leading outward terminal and a flat area which is applied to a running as a layer region 7a of the arrester 7.
  • the first contact forms the positive pole and the other one
  • the arrester 7 has the same construction and function as described for FIG. Also according to the embodiment, according to which the first contact is designed as a wirebond, the LED chip can be provided on the upper side with an electrically weakly conductive potting.
  • FIG. 3 shows a plurality of optoelectronic components according to FIG. 1, which have a common substrate 1 in the form of a wafer 1a.
  • the wafer 1a can be severed at regular intervals corresponding to the lateral dimensions of the components by means of a saw blade 11. Between two adjacent components can be a
  • Trench structure 10 may be present, the bottom of which is defined by an exposed, top-side main surface of the wafer Ia. In this area, there are no structures other than the surface of the wafer. This area can be filled with an arrester 7 or coated with an electrically dissipative material. In particular, the top of the wafer, except for the contact surface of the first contact 4 of the respective components, be provided with a dissipative material. After separation of the components, they then have a capping, topmost electrically dissipative layer on the top side. In this case, a transparent, electrically conductive material is used for the arrester.
  • This patent application claims the priority of German patent application 10 2007 043 681.7, the disclosure of which is hereby incorporated by reference.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Thermistors And Varistors (AREA)

Abstract

Es wird ein optoelektronisches Bauelement angegeben, aufweisend ein elektrisch leitfähiges Substrat (1) mit einer Deckseite (2) und einer Grundseite (3), wobei die Deckseite mit einem ersten Kontakt (4) und die Grundseite mit einem zweiten, gegenpoligen Kontakt (5) elektrisch in Verbindung steht und zwischen den Kontakten ein Licht emittierender pn-Übergang (6) an der Deckseite des Substrats angeordnet ist, wobei das Bauelement einen Ableiterkörper (7) zur Ableitung von Überspannungen aufweist, der mit dem pn-Übergang in paralleler elektrischer Verbindung steht.

Description

Beschreibung
Optoelektronisches Bauelement
Es wird ein optoelektronisches Bauelement mit einem
Ableiterkörper zur Ableitung von Überspannungen angegeben.
Aus DE 10 2004 025 610 Al ist ein optoelektronisches Bauelement mit einer StromaufWeitungsschicht bekannt.
Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Bauelement anzugeben, welches Mittel zum Schutz gegenüber elektrischen Überspannungen umfasst. Eine weitere zu lösende Aufgabe besteht darin, ein optoelektronisches Bauelement anzugeben, welches gegenüber statischen Ladungen bzw. durch diese verursachten Beschädigungen geschützt ist.
Es wird ein optoelektronisches Bauelement angegeben, das ein elektrisch leitfähiges Substrat mit einer Deckseite und einer Grundseite umfasst, wobei die Deckseite mit einem ersten
Kontakt und die Grundseite mit einem zweiten, gegenpoligen Kontakt elektrisch in Verbindung steht. Zwischen den Kontakten ist ein Licht emittierender pn-Übergang an der Deckseite des Substrats angeordnet. Darüber hinaus weist das Bauelement einen Ableiterkörper zur Ableitung von
Überspannungen auf, der mit dem pn-Übergang parallel elektrisch verbunden ist.
Die Begriffe Deckseite und Grundseite beziehen sich auf die Hauptseiten des Bauelements, wobei die Deckseite die von einer Montagefläche abgewandte Hauptseite und die Grundseite die einer Montagefläche zugewandte Seite ist. Von der Deckseite des Bauelements aus wird Licht vom pn-Übergang nach außen gestrahlt. Eine Hauptseite des Bauelements umfasst einen Bereich des Bauelements, der auf der der Montagefläche abgewandten oder zugewandten Seite des Substrats vorhanden ist.
Vorteilhafterweise ist in ein und demselben Bauelement eine Schutzfunktion gegenüber statischen Ladungen integriert, sodass keine zusätzlichen Maßnahmen getroffen werden müssen, das Bauelement während seiner Herstellung oder während seines Transports, bei dem beispielsweise Reibungselektrizität zu einer statischen Aufladung führen kann, vor Überspannungen zu schützen. Beispielsweise müssen keine zusätzlichen Ableiter mit nach außen führenden Anschlüssen an das Bauelement oder an die mehrere Bauelemente tragende Chargenträger angebracht werden. Zudem ist das Bauelement während seiner gesamten Betriebszeit vor Überspannungen geschützt.
Außerdem sind Maßnahmen wie zum Beispiel das Einfügen von Diodenbauteilen, Zenerdioden, antiparallel geschalteten ESD- Schutzdioden, Parallelschaltungen von Kondensatoren oder Varistoren in das optoelektronische Bauelement nicht mehr erforderlich, die das Bauteil verteuern, verkomplizieren und ihm eine höhere Störungsanfälligkeit geben würden.
Die Erfinder haben festgestellt, dass an elektronischen, diodenartigen Bauteilen auch sehr niedrige Vorströme oder Vorspannungen in Sperrrichtung, bezogen auf einen pn- Übergang, die gesamte ESD-Festigkeitsschwelle des entsprechenden Bauelements reduzieren können. Solche Vorspannungen traten beispielsweise bei zufälligen
Voraufladungen in einem elektrostatischen bzw. in einem Hochfrequenzwechselfeld auf, oder über einen Isolationswiderstand von einigen TOhm eines ESD-Testgerätes . Gemäß einer Ausführungsform des optoelektronischen Bauelements erfolgt ein einfacher ohmscher Nebenschluss über den pn-Übergang, der im Bereich von in etwa 1 kOhm bis lTOhm liegen kann. Ein solcher ohmscher Nebenschluss wird mit einem Ableiter enthaltend Widerstandsmaterial mit Widerstandswerten im genannten Bereich erreicht. Vorteilhafterweise wird beim Nebenschluss die Funktion des Bauelements bezogen auf seine elektrischen und optischen Eigenschaften nicht beeinträchtigt. Gleichzeitig ist das Bauelement durch die angegebene Konstruktion einfach und kostengünstig herstellbar.
Die oben genannten Ausführungsform nennt zwar einen ohmschen Nebenschluss über den pn-Übergang, jedoch kann der Ableiterkörper zusätzlich oder alternativ eine Varistorkennlinie und / oder eine unsymmetrische bzw. gleichrichterartige Kennlinie aufweisen.
Gemäß einer Ausführungsform des optoelektronischen
Bauelements ist der Ableiterkörper zumindest teilweise in einem Strukturgraben des Bauelements angeordnet, der vorzugsweise bis zum pn-Übergang reicht. Ein Strukturgraben umfasst beispielsweise einen Graben", der zwischen zu vereinzelnden optoelektronischen Bauelementen eines gemeinsamen Substratwafers vorhanden sein könnte. Gemäß einer anderen Ausführungsform handelt es sich beim Strukturgraben um eine speziell zur Unterbringung des Ableiters in das optoelektronische Bauelement eingearbeitete bzw. durchgeätzte Aussparung .
Der Ableiterkörper umfasst nach einer Variante einen als Schicht ausgeführten Bereich. Dieser Bereich kann sich über sämtliche Strukturen der Ober- bzw. Deckseite des Bauelements erstrecken und diese Abdecken oder nur auf einen Teil der Deckseite aufgebracht sein. Strukturen der Deckseite des Bauelements könnten beispielsweise Kontakte bzw. Kontaktschichten oder zumindest einen Teil des pn-Übergangs umfassen. Der als Schicht ausgeführte Bereich des Ableiters kann durch Abscheideverfahren wie zum Beispiel CVD oder PVD erzeugt sein. Er kann auf die Deckseite des Bauelements aufgesputtert , aufgedampft, aufgesprüht oder mittels eines Spin-on Prozesses aufgebracht werden. Diese Verfahren haben den Vorteil, besonders dünne Schichten zu erzeugen, welche die Betriebsfunktion des Bauelements unwesentlich beeinflussen. Auch benötigen sie lediglich eine geringe Menge an Ableitermaterial, welches aus Kostengründen bevorzugt wird.
Der Ableiterkörper weist gemäß einer Ausführungsform zumindest einen Bereich auf, der teilweise in das Substrat ragt bzw. bis zur negativ geladenen Seite (n-Seite) des pn- Übergangs ragt. Dieser kann beispielsweise stiftförmig ausgeführt sein. Somit können die ESD-Schutzeigenschaften des Bauelements beeinträchtigende Vorspannungen auf die n-Seite des pn-Übergangs bzw. in das Substrat abgeleitet werden. Dadurch wird die Vorspannung nicht in die Sperrrichtung des pn-Übergangs, sondern in die halbleitende Richtung des pn- Übergangs in das Substrat geleitet. Von dort aus kann die angesammelte Ladung in kontrollierter Weise über den pn- Übergang, mittels seiner halbleitenden Eigenschaft, wieder zur positiv geladenen Seite abfließen ohne das Bauelement, insbesondere nicht die halbleitenden Teile des Bauelements, zu beschädigen. Vorzugsweise weist der Ableiterkörper sowohl einen als Schicht ausgeführten Bereich als auch zumindest einen als Stift ausgeführten Bereich auf. Dabei können die genannten Ladungen über die Schicht zunächst gesammelt und anschließend über den zumindest einen stiftförmigen in das Innere des Substrats abgeleitet werden.
Es wird bevorzugt, dass der zumindest eine stiftförmige Bereich des Ableiterkörpers eine in das Substrat ragende, sich ins Innere des Substrats hin verjüngende Form aufweist. Somit weist der zumindest eine stiftförmige Bereich ein geringeres Volumen auf, das eine Ladung tragen kann, wobei die entsprechende Ladung mit geringerem Widerstand ins Innere des Substrats abgeleitet werden kann.
Der Ableiterkörper enthält vorzugsweise zumindest eine der folgenden Materialien bzw. Legierungen: Silber, Platin, Kupfer. Er kann alternativ eine Varistorkennlinie oder ein PTC- bzw. Kaltleitermaterial aufweisen. Weist der Ableiter eine Varistorkennlinie auf, so enthält er vorzugsweise
Zinkoxid, Manganoxid, Chromoxid oder Wismuthoxid. Weist der Ableiter ein PTC-Material auf, so handelt es sich hier vorzugsweise um halbleitende, polykristalline Keramiken, wie zum Beispiel Bariumtitanat .
Gemäß einer Ausführungsform enthält der Ableiter, insbesondere in einem als Schicht ausgeführten Bereich ein transparentes, leitfähiges Oxid (TCO) . Die lichtdurchlässige Eigenschaft ist günstig, um das aus dem pn-Übergang emittierte Licht möglicht unabsorbiert bzw. möglichst unreflektiert nach außen scheinen zu lassen. Auch kann der Ableiterkörper ein lithographisch auf die Deckseite des Bauelements erzeugter Plattenkondensator sein. Dieser umfasst zumindest zwei gegenpolige, flächige Elektroden mit einem zwischen ihnen angeordneten Dielektrikum. Beim Dielektrikum handelt es sich vorzugsweise um ein eine Kondensatorkeramik oder einen Kunststoff enthaltendes Material.
Zusätzlich oder alternativ kann der Ableiter durch einen elektrisch schwach leitfähigen, transparenten Verguss gebildet sein, der das Bauelement teilweise ummantelt und zumindest teilweise mit dem pn-Übergang in elektrischer Verbindung steht .
Der Ableiter umfasst gemäß einer Ausführungsform einen zusätzlichen, nach außen führenden Anschluss, um parasitäre Ladungen direkt und möglichst niederohmig aus der Schaltung des Bauelements herauszuführen. Der Anschluss kann mit übrigen Bereichen des Ableiters, beispielsweise also mit seinem als Schicht ausgeführten oder mit seinem stiftförmigen Bereich, verbunden sein.
Der erste Kontakt des Bauelements, welcher auf der Deckseite des Bauelements vorhanden bzw. ausgebildet ist, kann zusätzlich einen an der Grundseite des Substrats ausgebildeten Kontaktbereich aufweisen. Dieser grundseitige Bereich des ersten Kontakts ist vorzugsweise mittels einer Durchkontaktierung mit seinem an der Deckseite des Substrats vorhandenen Bereich verbunden. Die Durchkontaktierung führt dabei durch das Substrat und ist von ihr elektrisch isoliert. Der erste Kontakt weist somit eine I-Form auf, mit deren kürzeren Schenkel das Substrat geometrisch umklammert wird. Der erste Kontakt ist gemäß einer Ausführungsform sowohl an der Grundseite des Substrats sowie entlang der Durchkontaktierung gegenüber dem Substrat elektrisch isoliert; dies kann mittels einer isolierenden Zwischenschicht erreicht werden.
Es wird bevorzugt, dass der Ableiter als transparente Kontaktschicht zwischen dem ersten Kontakt und dem pn- Übergang angeordnet ist und diese elektrisch miteinander verbindet. Die Kontaktschicht weist dabei vorzugsweise eine größere Fläche auf, als die Kontaktfläche des ersten Kontakts, wobei sie den pn-Übergang bzw. eine p-dotierte Schicht auf einem n-dotierten Substrat möglichst vollständig abdeckt .
Als pn-Übergang wird der Übergang für Elektronen bzw. Löcher über eine Sperrzone zwischen einem n-dotierten Bereich und einem p-dotierten Bereich des Bauelements verstanden, wobei der p-dotierte Bereich eine bzw. mehrere Epitaxieschichten umfassen kann und der n-dotierte Bereich das Substrat.
Das optoelektronische Bauelement basiert vorzugsweise auf Nitrid-Verbindungshalbleitern, welches im vorliegenden Zusammenhang bedeutet, dass eine aktive Epitaxie- Schichtenfolge oder zumindest eine Schicht davon ein Nitrid- III/V-Verbindungshalbleitermaterial , vorzugsweise
AlnGamIni-n.mN umfasst, wobei O ≤ n ≤ l, 0 < m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des AlnGamIni-n-raN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Gemäß einer anderen Ausführungsform basiert das optoelektronische Bauelement auf Phosphid- Verbindungshalbleitern, welches in diesem Zusammenhang bedeutet, dass ein derart ausgeführtes Bauelement oder Teil eines Bauelements vorzugsweise AlnGamIni-n-mP umfasst, wobei O ≤ n ≤ l, O ≤ m ≤ l und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, P), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Das Substrat des Bauelements ist vorzugsweise n-dotiert und enthält eine der folgenden Materialien: Siliziumkarbid, Silizium, Saphir (Al2O3) . Auf das Substrat ist eine vorzugsweise p-dotierte Epitaxie-Schichtenfolge gebildet, wobei sich der pn-Übergang an einer Grenze zwischen dem Substrat und der Schichtenfolge befindet. Die p-dotierte Schichtenfolge sowie das n-dotierte Substrat bilden, gegebenenfalls unter Einschließung weiterer Zwischenschichten, einen Chip mit elektrolumineszenten Eigenschaften .
Die beschriebenen Gegenstände werden anhand der folgenden Ausführungsbeispiele und Figuren näher erläutert. Dabei zeigt : - S -
Figur 1 einen Längsschnitt eines optoelektronischen
Bauelements mit einer Flipchip-Kontaktanordnung sowie mit einem elektrischen Ableiter,
Figur 2 einen Längsschnitt eines optoelektronischen
Bauelements mit einem Wirebond als deckseitigen Kontakt sowie mit einem elektrischen Ableiter,
Figur 3 einen Längsschnitt eines optoelektronische Bauelemente umfassenden Wafers .
Figur 1 zeigt als optoelektronisches Bauelement ein ein LED- Chip aufweisendes Bauelement mit integrierter Schutzfunktion gegen Überspannungen, insbesondere gegen kleineren
Vorspannungen, die während der Herstellung, des Transports oder des Testens des Bauelements auftreten können. Der pn- Übergang 6 ist gebildet im Grenzbereich zwischen einer p- dotierten Epitaxieschicht 6a und einem n-dotierten Substrat 1, wobei zumindest eine Epitaxieschicht auf der einer
Montagefläche abgewandten Hauptfläche des Substrats 1 aufgebracht ist. Die Epitaxieschicht 6a bildet zusammen mit dem Substrat einen LED-Chip. Auf der Epitaxieschicht 6a ist wiederum ein transparenter, als Schicht ausgeführter Bereich 7a eines Ableiters 7 aufgebracht, der die Epitaxieschicht 6a vollständig abdecken kann. Der als Schicht ausgeführte Bereich 7a des Ableiters 7 enthält vorzugsweise ein transparentes, leitfähig Oxid, wie zum Beispiel TCO. Der als Schicht ausgeführte Bereich 7a des Ableiters dient also sowohl der Ableitung von parasitären Ladungen als auch der
Kontaktierung des ersten Kontakts mit dem pn-Übergang. Beginnend an dem als Schicht ausgeführten Bereich 7a des Ableiters 7 ragen stiftförmige Bereiche 7b des Ableiters durch die Epitaxieschicht 6a in das Substrat hinein. Diese stiftförmigen Bereiche können ähnlich wie Zapfen mit beliebigen lateralen Abständen zueinander vorhanden sein und unterschiedliche Durchmesser bzw. Formen aufweisen. Insbesondere sind Stiftformen mit konstantem Durchmesser und Stiftformen mit zum Substrat hin geringer werdendem Durchmesser vorgesehen.
Der LED-Chip ist mit gegenpoligen Kontakten 4 und 5 ausgebildet, wobei der erste dieser Kontakte, der an der Deckseite 2 des LED-Chips ausgebildet ist, einen lateral verlaufenden, als Schicht ausgeführten Bereich 4a aufweist, der den als Schicht ausgeführten Bereich 7a des Ableiters 7 oberseitig zumindest teilweise abdeckt. In analoger Weise ist auf der Grundseite 3 des LED-Chips ein als Schicht ausgeführter Bereich 4b des ersten Kontakts 4 vorgesehen, wobei zwischen diesem Bereich 4b und der Unterseite des Substrats 1 eine Isolierschicht 8 angeordnet ist. Die an der Deckseite 2 und an der Grundseite 3 angeordneten, jeweils als Schicht ausgeführten Bereiche 4a und 4b des ersten Kontakts sind untereinander mittels eines Durchkontaktierungsbereichs 4c des ersten Kontakts verbunden. Dieser Bereich 4c führt durch das Substrat 1 sowie durch die deckseitig aufgebrachte Epitaxieschicht und den als Schicht ausgeführten Bereich 7a des Ableiters 7. Eine Isolierschicht 8 trennt den durchkontaktierenden Bereich 4c und den auf der Grundseite des LED-Chips angeordneten, als Schicht ausgeführten Bereich 4b des ersten Kontakts vom Substrat .
Der erste Kontakt ist mit allen seinen Bereichen 4a, 4b und
4c insgesamt I-förmig ausgebildet, wobei die deckseitigen und grundseitigen Kontaktflächen 4a und 4b die kürzeren Schenkel bilden und der Durchkontaktierungsbereich 4c den längeren Schenkel der I-Form bildet. Der erste Kontakt wird vorzugsweise positiv geladen.
Auf der Unterseite des Substrats bzw. auf der Grundseite 3 des LED-Chips ist ein weiterer, in Bezug auf den ersten Kontakt gegenpoliger Kontakt 5 aufgebracht. Es kann sich dabei um einen Kontaktpad handeln. Dieser wird negativ geladen.
Die obige Konstruktion erlaubt durch das Vorhandsein einer positiven Kontaktfläche des ersten Kontakts und einer positiven Kontaktfläche des weiteren Kontakts auf der Grundseite des LED-Chips bzw. des optoelektronischen Bauelements eine Oberflächenmontage des Bauelements, insbesondere eine Flipchip-Montage des Bauelements auf einer Leiterplatte .
Die Anordnung des LED-Chips mit seinen Kontakten sowie seinem Ableiter kann zumindest auf ihrer einer Leiterplatte abgewandten Außenfläche mit einem als weiterer Ableiter dienenden Verguss 9 versehen sein, der schwach elektrisch leitfähig ist. Dieser dient dem LED-Chip sowohl als Schutz vor von außen einwirkenden mechanischen Belastungen bzw. Umwelteinflüssen als auch als elektrischer Ableiter. Der als Schicht auf der Epitaxieschicht 6a gebildete Bereich 7a des Ableiters 7 steht mit dem Verguss 9 in Verbindung, sodass beide ins optoelektronische Bauelement gelangte parasitäre Ladungen ins Substrat 1 oder nach außen zusammen ableiten können .
Figur 2 zeigt im Unterschied zur Figur 1 eine Kontaktanordnung, bei der der erste Kontakt 4 als Wirebond deckseitig auf den LED-Chip aufgebracht ist. Der als Wirebond ausgeführte erste Kontakt 4 umfasst dabei einen länglichen, zum Beispiel als Draht ausgeführten, nach außen führenden Anschluss sowie einen flächigen Bereich, der einem als Schicht ausgeführten Bereich 7a des Ableiters 7 aufgebracht ist. Der erste Kontakt bildet den Pluspol und der weitere
Kontakt 5 den Minuspol, wobei der weitere Kontakt flächig auf der Grundseite 3 des LED-Chips angeordnet ist und das Substrat 1 unterseitig vollständig abdecken kann. Der Ableiter 7 weist dieselbe Konstruktion und Funktion auf, wie zur Figur 1 beschrieben. Auch gemäß der Ausführungsform, wonach der erste Kontakt als Wirebond ausgeführt ist, kann der LED-Chip oberseitig mit einem elektrisch schwach leitfähigen Verguss versehen sein.
Figur 3 zeigt mehrere optoelektronische Bauelemente gemäß Figur 1, die ein gemeinsames Substrat 1 in der Form eines Wafers Ia aufweisen. Der Wafer Ia kann in regelmäßigen, den lateralen Abmessungen der Bauelemente entsprechenden Abständen mittels eines Sägeblatts 11 durchtrennt werden. Zwischen zwei benachbarten Bauelementen kann ein
Strukturgraben 10 vorhanden sein, dessen Boden durch eine exponierte, deckseitige Hauptfläche des Wafers Ia definiert ist. In diesem Bereich sind keine weiteren Strukturen vorhanden, als die Oberfläche des Wafers. Dieser Bereich kann mit einem Ableiter 7 gefüllt werden bzw. mit einem elektrisch ableitenden Material beschichtet werden. Insbesondere kann die Oberseite des Wafers, bis auf die Kontaktfläche des ersten Kontakts 4 der jeweiligen Bauelemente, mit einem ableitenden Material versehen sein. Nach der Vereinzelung der Bauelemente weisen sie dann deckseitig eine abschließende, oberste elektrisch ableitende Schicht auf. In diesem Falle wird ein transparentes, elektrisch leitendes Material für den Ableiter verwendet. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2007 043 681.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Optoelektronisches Bauelement, aufweisend ein elektrisch leitfähiges Substrat (1) mit einer Deckseite (2) und einer Grundseite (3), wobei die Deckseite mit einem ersten Kontakt (4) und die Grundseite mit einem zweiten, gegenpoligen Kontakt (5) elektrisch in Verbindung steht und zwischen den Kontakten ein Licht emittierender pn- Übergang (6) an der Deckseite des Substrats angeordnet ist, wobei das Bauelement einen Ableiterkörper (7) zur Ableitung von Überspannungen aufweist, der mit dem pn- Übergang in paralleler elektrischer Verbindung steht.
2. Optoelektronisches Bauelement nach Anspruch 1, bei dem der Ableiterkörper (7) zumindest teilweise in einem Strukturgraben (10) angeordnet ist, der bis zum pn- Übergang reicht .
3. Optoelektronisches Bauelement nach einem der Ansprüche 1 oder 2, bei dem der Ableiterkörper (7) einen als Schicht (7a) ausgeführten Bereich umfasst, der insbesondere mittels eines Abscheideverfahrens erzeugt ist.
4. Optoelektronisches Bauelement nach einem der vorhergehenden Ansprüche, bei dem der Ableiterkörper (7) zumindest einen stiftförmigen Bereich (7b) umfasst, der zumindest bis zur n-Seite des pn-Übergangs ragt.
5. Optoelektronisches Bauelement nach Anspruch 4, bei dem zumindest eine stiftförmige Bereich (7b) teilweise in das Substrat (1) ragt.
6. Optoelektronisches Bauelement nach Anspruch 4, bei dem der zumindest eine stiftförmige Bereich (7b) des Ableiterkörpers (7) eine in das Substrat (1) ragende, sich zum Substrat hin verjüngende Form aufweist.
7. Optoelektronisches Bauelement nach einem der vorhergehenden Ansprüche, bei dem der Ableiterkörper (7) zumindest eine der folgenden Materialien enthält: Silber, Platin, Kupfer.
8. Optoelektronisches Bauelement nach einem der vorhergehenden Ansprüche, bei dem der Ableiterkörper (7) eine Varistorkennlinie aufweist.
9. Optoelektronisches Bauelement nach einem der vorhergehenden Ansprüche, bei dem der Ableiterkörper (7) ein PTC-Material enthält.
10. Optoelektronisches Bauelement nach einem der vorhergehenden Ansprüche, bei dem der Ableiterkörper (7) ein transparentes, leitfähiges Oxid enthält.
11. Optoelektronisches Bauelement nach einem der Ansprüche 1 oder 2, bei dem der Ableiterkörper (7) einen lithographisch erzeugten Plattenkondensator umfasst .
12. Optoelektronisches Bauelement nach einem der vorhergehenden Ansprüche, bei dem Ableiterkörper (7) teilweise durch einen elektrisch leitfähigen Verguss (9) gebildet ist, welcher das Bauelement teilweise ummantelt und zumindest teilweise mit dem pn-Übergang (6) in elektrischer Verbindung steht.
13. Optoelektronisches Bauelement nach einem der vorhergehenden Ansprüche, bei dem der erste Kontakt (4) zusätzlich einen an der Grundseite (5) des Substrats (1) vorhandenen Kontaktbereich (4b) aufweist, der mittels einer Durchkontaktierung (4c) mit dem an der Deckseite des Substrats vorhandenen Bereich (4a) des ersten Kontakts verbunden ist.
14. Optoelektronisches Bauelement nach Anspruch 12, bei dem der erste Kontakt (2) an der Grundseite (3) des Substrats
(1) sowie entlang der Durchkontaktierung (4c) gegenüber dem Substrat (1) mittels einer Isolierschicht (8) elektrisch isoliert ist.
15. Optoelektronisches Bauelement nach einem der vorhergehenden Ansprüche, basierend auf Nitrid- oder Phosphid-Verbindungshalbleitern.
PCT/DE2008/001446 2007-09-13 2008-08-28 Optoelektronisches bauelement WO2009033453A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007043681.7A DE102007043681B4 (de) 2007-09-13 2007-09-13 Optoelektronisches Bauelement
DE102007043681.7 2007-09-13

Publications (1)

Publication Number Publication Date
WO2009033453A1 true WO2009033453A1 (de) 2009-03-19

Family

ID=40130519

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2008/001446 WO2009033453A1 (de) 2007-09-13 2008-08-28 Optoelektronisches bauelement

Country Status (3)

Country Link
DE (1) DE102007043681B4 (de)
TW (1) TW200919786A (de)
WO (1) WO2009033453A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008045653B4 (de) 2008-09-03 2020-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050168899A1 (en) * 2004-02-02 2005-08-04 Sanken Electric Co., Ltd. Light-emitting semiconductor device with a built-in overvoltage protector
US20060056123A1 (en) * 2004-09-15 2006-03-16 Sanken Electric Co., Ltd. Light-emitting semiconductor device having an overvoltage protector, and method of fabrication
US20060181828A1 (en) * 2005-02-16 2006-08-17 Sanken Electric Co., Ltd. Overvoltage-protected light-emitting semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279724B2 (en) * 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
DE102004025610A1 (de) 2004-04-30 2005-11-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit mehreren Stromaufweitungsschichten und Verfahren zu dessen Herstellung
WO2006106901A1 (ja) * 2005-04-01 2006-10-12 Matsushita Electric Industrial Co., Ltd. Ｌｅｄ部品およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050168899A1 (en) * 2004-02-02 2005-08-04 Sanken Electric Co., Ltd. Light-emitting semiconductor device with a built-in overvoltage protector
US20060056123A1 (en) * 2004-09-15 2006-03-16 Sanken Electric Co., Ltd. Light-emitting semiconductor device having an overvoltage protector, and method of fabrication
US20060181828A1 (en) * 2005-02-16 2006-08-17 Sanken Electric Co., Ltd. Overvoltage-protected light-emitting semiconductor device

Also Published As

Publication number Publication date
DE102007043681A1 (de) 2009-03-26
DE102007043681B4 (de) 2022-01-20
TW200919786A (en) 2009-05-01

Similar Documents

Publication Publication Date Title
DE112006002915B4 (de) Integrierte Schaltung und Verfahren zum Bewirken von Überspannungsschutz für Niederspannungsleitungen
EP2596532B1 (de) Optoelektronisches bauelement
DE102017108048A1 (de) Halbleitervorrichtung mit einer grabenstruktur
DE112014005323B4 (de) Optoelektronischer Halbleiterchip mit integriertem ESD-Schutz
DE102005043649A1 (de) Lichtemissionsbauteil mit Stromkreis-Schutzschaltung
DE102014114294B4 (de) Verfahren zur herstellung einer anordnung
DE102010016372B4 (de) Integrierte Schaltung mit ESD-Vorrichtung
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
EP2281314A2 (de) Optoelektronischer halbleiterchip mit einer reflektierenden schicht
DE102010054898A1 (de) Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
EP2223336A1 (de) Leuchtdiodenchip mit überspannungsschutz
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102013110041B4 (de) Optoelektronischer Halbleiterchip und optoelektronisches Bauelement
DE102012101606A1 (de) ESD-Schutzbauelement und Bauelement mit einem ESD-Schutzbauelement und einer LED
DE112016003142B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronische Halbleiterchips
WO2014000988A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
EP0891639A1 (de) Integrierte halbleiterschaltung
DE2349938A1 (de) Halbleitervorrichtung
WO2017009085A1 (de) Optoelektronisches halbleiterbauelement
DE102007043681B4 (de) Optoelektronisches Bauelement
DE102015104372A1 (de) Schutzvorrichtungen
DE102021107350A1 (de) Elektrostatische entladungsschutzvorrichtungen und verfahren zum bilden von elektrostatischen entladungsschutzvorrichtungen
DE102016115821B4 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102019129619A1 (de) Optoelektronisches halbleiterbauteil
DE69408552T3 (de) Elektrostatische Entladungsschutzvorrichtung für integrierte MOS-Schaltungen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08801253

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 08801253

Country of ref document: EP

Kind code of ref document: A1