WO2009028399A1 - Plaquette semi-conductrice et son procédé de fabrication - Google Patents

Plaquette semi-conductrice et son procédé de fabrication Download PDF

Info

Publication number
WO2009028399A1
WO2009028399A1 PCT/JP2008/064945 JP2008064945W WO2009028399A1 WO 2009028399 A1 WO2009028399 A1 WO 2009028399A1 JP 2008064945 W JP2008064945 W JP 2008064945W WO 2009028399 A1 WO2009028399 A1 WO 2009028399A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon wafer
small silicon
wafer pieces
diameter
manufacturing
Prior art date
Application number
PCT/JP2008/064945
Other languages
English (en)
Japanese (ja)
Inventor
Kazushige Takaishi
Seiji Sugimoto
Original Assignee
Sumco Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corporation filed Critical Sumco Corporation
Priority to JP2009530076A priority Critical patent/JP5294087B2/ja
Publication of WO2009028399A1 publication Critical patent/WO2009028399A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

L'invention porte sur une plaquette de grand diamètre ayant un diamètre de 450 mm ou plus, qui est fabriquée à un grand débit de production et à un faible coût. Sur un substrat de verre de quartz circulaire ayant un diamètre de 450 mm ou plus destiné à être un substrat de matériau de base, une pluralité de petits morceaux de plaquette de silicium rectangulaires sont liés par recuit ou analogue. Après liaison, les espaces entre les petits morceaux de plaquette de silicium sont remplis par du polysilicium par dépôt du polysilicium par dépôt chimique en phase vapeur. De plus, les surfaces des petits morceaux de plaquette de silicium sont polies de façon à constituer une surface de formation de dispositif. En variante, une surface de dispositif est formée par formation d'une couche épitaxiale sur les surfaces des petits morceaux de plaquette de silicium.
PCT/JP2008/064945 2007-08-24 2008-08-21 Plaquette semi-conductrice et son procédé de fabrication WO2009028399A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009530076A JP5294087B2 (ja) 2007-08-24 2008-08-21 半導体ウェーハおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-218956 2007-08-24
JP2007218956 2007-08-24

Publications (1)

Publication Number Publication Date
WO2009028399A1 true WO2009028399A1 (fr) 2009-03-05

Family

ID=40387121

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/064945 WO2009028399A1 (fr) 2007-08-24 2008-08-21 Plaquette semi-conductrice et son procédé de fabrication

Country Status (3)

Country Link
JP (1) JP5294087B2 (fr)
TW (1) TW200914653A (fr)
WO (1) WO2009028399A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012060430A1 (fr) * 2010-11-05 2012-05-10 シャープ株式会社 Substrat semi-conducteur, procédé de fabrication d'un substrat semi-conducteur, transistor à couche mince, circuit semi-conducteur, dispositif d'affichage à cristaux liquides, dispositif électroluminescent, dispositif de communication sans fil, et dispositif émetteur de lumière
WO2014020906A1 (fr) * 2012-07-30 2014-02-06 住友化学株式会社 Procédé de fabrication d'un substrat composite et procédé de fabrication d'un substrat de formation de couches de cristaux semiconducteurs
WO2019017398A1 (fr) * 2017-07-19 2019-01-24 株式会社テンシックス Substrat semi-conducteur composé et son procédé de production

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832038A (ja) * 1994-07-15 1996-02-02 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板
JP2000082643A (ja) * 1999-07-30 2000-03-21 Canon Inc 半導体基板の作製方法及び半導体基板
JP2003068592A (ja) * 2001-08-22 2003-03-07 Toshiba Corp エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板
JP2003324188A (ja) * 2002-04-30 2003-11-14 Ishikawajima Harima Heavy Ind Co Ltd 大面積単結晶シリコン基板の製造方法
WO2006114999A1 (fr) * 2005-04-18 2006-11-02 Kyoto University Dispositif a semi-conducteurs de compose et son procede de fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832038A (ja) * 1994-07-15 1996-02-02 Komatsu Electron Metals Co Ltd 貼り合わせｓｏｉ基板の製造方法および貼り合わせｓｏｉ基板
JP2000082643A (ja) * 1999-07-30 2000-03-21 Canon Inc 半導体基板の作製方法及び半導体基板
JP2003068592A (ja) * 2001-08-22 2003-03-07 Toshiba Corp エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板
JP2003324188A (ja) * 2002-04-30 2003-11-14 Ishikawajima Harima Heavy Ind Co Ltd 大面積単結晶シリコン基板の製造方法
WO2006114999A1 (fr) * 2005-04-18 2006-11-02 Kyoto University Dispositif a semi-conducteurs de compose et son procede de fabrication

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012060430A1 (fr) * 2010-11-05 2012-05-10 シャープ株式会社 Substrat semi-conducteur, procédé de fabrication d'un substrat semi-conducteur, transistor à couche mince, circuit semi-conducteur, dispositif d'affichage à cristaux liquides, dispositif électroluminescent, dispositif de communication sans fil, et dispositif émetteur de lumière
WO2014020906A1 (fr) * 2012-07-30 2014-02-06 住友化学株式会社 Procédé de fabrication d'un substrat composite et procédé de fabrication d'un substrat de formation de couches de cristaux semiconducteurs
WO2019017398A1 (fr) * 2017-07-19 2019-01-24 株式会社テンシックス Substrat semi-conducteur composé et son procédé de production
CN110663096A (zh) * 2017-07-19 2020-01-07 X-Vi株式会社 化合物半导体基板和其制造方法
CN110663096B (zh) * 2017-07-19 2023-06-06 X-Vi株式会社 化合物半导体基板和其制造方法

Also Published As

Publication number Publication date
JPWO2009028399A1 (ja) 2010-12-02
JP5294087B2 (ja) 2013-09-18
TW200914653A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
TW200725753A (en) Method for fabricating silicon nitride spacer structures
EP1978553A3 (fr) Substrat SOI, son procédé de fabrication, et dispositif semi-conducteur
TW200701335A (en) Nitride semiconductor device and manufacturing mathod thereof
TW200607047A (en) Technique for forming a substrate having crystalline semiconductor regions of different characteristics
WO2011109146A3 (fr) Structures semi-conductrices et métalliques sur isolant, procédés de fabrication de telles structures et dispositifs semi-conducteurs comprenant de telles structures
SG148930A1 (en) Process for fabricating a structure for epitaxy without an exclusion zone
TW200729343A (en) Method for fabricating controlled stress silicon nitride films
WO2008058131A3 (fr) Procédé et structure pour le transfert de couche épaisse à l'aide d'un accélérateur linéaire
TW200732243A (en) Sensor device and production method therefor
TW200733318A (en) Wafer-level package structure and production method therefor
SG146535A1 (en) Semiconductor wafer and process for its production
WO2009142391A3 (fr) Boîtier de composant luminescent et son procédé de fabrication
WO2009044638A1 (fr) Substrat épitaxial de gan, dispositif à semi-conducteur et procédés de fabrication d'un substrat épitaxial de gan et d'un dispositif à semi-conducteur
TW200943477A (en) Method for manufacturing SOI substrate
WO2009060693A1 (fr) Dispositif et procédé de fabrication du dispositif
EP2590233A3 (fr) Dispositif photovoltaïque et son procédé de fabrication
WO2008152945A1 (fr) Dispositif semiconducteur émetteur de lumière et procédé de fabrication correspondant
SG166738A1 (en) Method for manufacturing soi substrate and soi substrate
GB2534675A8 (en) Compound semiconductor device structures comprising polycrystalline CVD diamond
JP2007513517A5 (fr)
WO2009016794A1 (fr) Procédé de fabrication de plaquette épitaxiale et plaquette épitaxiale
TW200631078A (en) A method of making a semiconductor structure for high power semiconductor devices
WO2009004889A1 (fr) Tranche de silicium en film mince et procédé de fabrication de celle-ci
WO2007142865A3 (fr) Structure photovoltaïque en pellicule mince et sa fabrication
JP2021027186A5 (fr)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08828561

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2009530076

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08828561

Country of ref document: EP

Kind code of ref document: A1