WO2008117509A1 - Procédé de fabrication de tranche silicium sur isolant - Google Patents

Procédé de fabrication de tranche silicium sur isolant Download PDF

Info

Publication number
WO2008117509A1
WO2008117509A1 PCT/JP2008/000339 JP2008000339W WO2008117509A1 WO 2008117509 A1 WO2008117509 A1 WO 2008117509A1 JP 2008000339 W JP2008000339 W JP 2008000339W WO 2008117509 A1 WO2008117509 A1 WO 2008117509A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
soi
base
bond
forming
Prior art date
Application number
PCT/JP2008/000339
Other languages
English (en)
Japanese (ja)
Inventor
Isao Yokokawa
Hiroshi Takeno
Nobuhiko Noto
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Publication of WO2008117509A1 publication Critical patent/WO2008117509A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé de fabrication de tranche de silicium sur isolant (SOI), lequel procédé comprend une étape de préparation de tranche de base composée d'une tranche monocristalline de silicium p+, et d'une tranche de liaison composée d'une tranche monocristalline de silicium contenant un dopant à une concentration inférieure à celle dans la tranche de base ; une étape de formation d'un film de silicium sur une surface de la tranche de base par oxydation thermique ; une étape de liaison de la tranche de liaison et de la tranche de base en ayant le film d'oxyde de silicium entre celles-ci ; et une étape de formation d'une couche SOI par amincissement de la tranche de liaison. Le procédé de fabrication de tranche SOI a une étape de formation d'un film empêchant la diffusion sur une surface de la tranche de liaison avant l'étape de liaison, et l'épaisseur du film empêchant la diffusion est rendue plus mince que celle du film d'oxyde de silicium. Ainsi, une tranche SOI dans laquelle un dopant de type p contenu dans la tranche de base est empêché de se mélanger dans la couche SOI et a une faible déformation est obtenue.
PCT/JP2008/000339 2007-03-26 2008-02-26 Procédé de fabrication de tranche silicium sur isolant WO2008117509A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007080313A JP5194508B2 (ja) 2007-03-26 2007-03-26 Ｓｏｉウエーハの製造方法
JP2007-080313 2007-03-26

Publications (1)

Publication Number Publication Date
WO2008117509A1 true WO2008117509A1 (fr) 2008-10-02

Family

ID=39788251

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/000339 WO2008117509A1 (fr) 2007-03-26 2008-02-26 Procédé de fabrication de tranche silicium sur isolant

Country Status (2)

Country Link
JP (1) JP5194508B2 (fr)
WO (1) WO2008117509A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5643488B2 (ja) * 2009-04-28 2014-12-17 信越化学工業株式会社 低応力膜を備えたｓｏｉウェーハの製造方法
JP2011071193A (ja) * 2009-09-24 2011-04-07 Sumco Corp 貼合せｓｏｉウェーハ及びその製造方法
JP5978764B2 (ja) * 2012-05-24 2016-08-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6186984B2 (ja) 2013-07-25 2017-08-30 三菱電機株式会社 半導体装置の製造方法
JP7334698B2 (ja) * 2020-09-11 2023-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP7380517B2 (ja) * 2020-10-21 2023-11-15 信越半導体株式会社 Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186612A (ja) * 1988-01-14 1989-07-26 Fujitsu Ltd 半導体基板の製造方法
JPH05217826A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体基体及びその作製方法
JPH0837286A (ja) * 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH1032321A (ja) * 1995-12-30 1998-02-03 Hyundai Electron Ind Co Ltd Ｓｏｉ基板およびその製造方法
JPH10116897A (ja) * 1996-10-09 1998-05-06 Mitsubishi Materials Shilicon Corp 張り合わせ基板およびその製造方法
JP2000030996A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
WO2005022610A1 (fr) * 2003-09-01 2005-03-10 Sumco Corporation Procede de fabrication de plaquette liee

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059704A (ja) * 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186612A (ja) * 1988-01-14 1989-07-26 Fujitsu Ltd 半導体基板の製造方法
JPH05217826A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体基体及びその作製方法
JPH0837286A (ja) * 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH1032321A (ja) * 1995-12-30 1998-02-03 Hyundai Electron Ind Co Ltd Ｓｏｉ基板およびその製造方法
JPH10116897A (ja) * 1996-10-09 1998-05-06 Mitsubishi Materials Shilicon Corp 張り合わせ基板およびその製造方法
JP2000030996A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
WO2005022610A1 (fr) * 2003-09-01 2005-03-10 Sumco Corporation Procede de fabrication de plaquette liee

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth

Also Published As

Publication number Publication date
JP2008244019A (ja) 2008-10-09
JP5194508B2 (ja) 2013-05-08

Similar Documents

Publication Publication Date Title
WO2008146441A1 (fr) Procédé de fabrication de plaquettes soi
WO2008117509A1 (fr) Procédé de fabrication de tranche silicium sur isolant
CN103430298B (zh) 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
WO2009075244A1 (fr) Procédé de fabrication de cellule solaire
TW200611398A (en) Method of manufacturing an image sensor and image sensor
WO2010141814A3 (fr) Processus de passivation pour la fabrication d'une photopile
TW200625459A (en) Method of producing an epitaxial layer on a semiconductor substrate and device produced with such a method
EP2626914A3 (fr) Cellule solaire et son procédé de fabrication
TW200746430A (en) Method of manufacturing semiconductor device, and semiconductor device
EP1884999A4 (fr) Dispositif semi-conducteur et son procede de fabrication
WO2009006183A3 (fr) Maîtrise de diffusion dans des substrats fortement dopés
TW200943477A (en) Method for manufacturing SOI substrate
TW200707538A (en) Semiconductor device and method of manufacturing the same
WO2009140117A3 (fr) Cellule solaire à couche diélectrique déposée par rotation à surface arrière de qualité élevée
EP2105957A3 (fr) Procédé de fabrication d'un substrat SOI et procédé de fabrication d'un dispositif semi-conducteur
TW200616141A (en) Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer
TW200709333A (en) Method for fabricating semiconductor device
WO2009004889A1 (fr) Tranche de silicium en film mince et procédé de fabrication de celle-ci
WO2009140116A3 (fr) Procédé de dépôt par rotation pour diffusion et passivation simultanées sur une cellule solaire
WO2008155876A1 (fr) Procédé de fabrication d'une tranche de soi
SG166738A1 (en) Method for manufacturing soi substrate and soi substrate
WO2013019319A3 (fr) Métal barrière non réactif pour procédé de liaison par diffusion
TW200725818A (en) Wafer-level chip package process
CN102738060B (zh) 一种goi晶片结构的制备方法
WO2008139684A1 (fr) Procédé de fabrication de substrat de silicium sur isolant et substrat de silicium sur isolant

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08710492

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08710492

Country of ref document: EP

Kind code of ref document: A1