WO2008078617A1 - 高速プログラマブル同期カウンタ回路およびカウント方法 - Google Patents

高速プログラマブル同期カウンタ回路およびカウント方法 Download PDF

Info

Publication number
WO2008078617A1
WO2008078617A1 PCT/JP2007/074383 JP2007074383W WO2008078617A1 WO 2008078617 A1 WO2008078617 A1 WO 2008078617A1 JP 2007074383 W JP2007074383 W JP 2007074383W WO 2008078617 A1 WO2008078617 A1 WO 2008078617A1
Authority
WO
WIPO (PCT)
Prior art keywords
speed
counter
counting
speed counter
low
Prior art date
Application number
PCT/JP2007/074383
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Ono
Original Assignee
International Manufacturing And Engineering Services Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Manufacturing And Engineering Services Co., Ltd. filed Critical International Manufacturing And Engineering Services Co., Ltd.
Publication of WO2008078617A1 publication Critical patent/WO2008078617A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

【課題】専用ＩＣを用いずに、高周波帯において、語調の長い、プログラム可能な同期カウンタを、高いタイミング精度を保証しつつ実現する高速プログラマブル同期カウンタを提供する。【解決手段】全カウント値の下位ビットをカウントする、第一および第二の２つのレジスタを備えた高速カウンタと、該高速カウンタとは別個に設けられた、前記全カウント値の上位ビットをカウントする低速カウンタを備え、終了するとキャリー信号を出力し、上記低速カウンタは、セットされたカウント値を、前記キャリー信号に同期してカウントし、終了するとキャリー信号を出力する。低速カウンタのキャリーは高速カウンタの第一と第二のレジスタの切り替えに用いられ、最終的なカウント終了のタイミング精度は低速カウンタの精度によらず、高速カウンタのレジスタ切り替え後のカウント終了タイミングの精度により保証される。
PCT/JP2007/074383 2006-12-22 2007-12-19 高速プログラマブル同期カウンタ回路およびカウント方法 WO2008078617A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-345403 2006-12-22
JP2006345403A JP4431134B2 (ja) 2006-12-22 2006-12-22 高速プログラマブル同期カウンタ回路およびカウント方法

Publications (1)

Publication Number Publication Date
WO2008078617A1 true WO2008078617A1 (ja) 2008-07-03

Family

ID=39562410

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/074383 WO2008078617A1 (ja) 2006-12-22 2007-12-19 高速プログラマブル同期カウンタ回路およびカウント方法

Country Status (2)

Country Link
JP (1) JP4431134B2 (ja)
WO (1) WO2008078617A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5184680B2 (ja) * 2010-09-15 2013-04-17 シャープ株式会社 分周回路およびそれを備えたｐｌｌ回路並びに半導体集積回路
JP5974863B2 (ja) * 2012-11-29 2016-08-23 富士通株式会社 カウンタ装置およびカウント方法
JP6646230B2 (ja) * 2017-05-15 2020-02-14 サミー株式会社 ぱちんこ遊技機
JP2020134171A (ja) * 2019-02-13 2020-08-31 ソニーセミコンダクタソリューションズ株式会社 受光装置および測距システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150361A (ja) * 1996-11-19 1998-06-02 Fujitsu Ltd 分周器及びｐｌｌ回路
JP2001136059A (ja) * 1999-11-01 2001-05-18 Fujitsu Ltd プリスケーラ及びｐｌｌ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150361A (ja) * 1996-11-19 1998-06-02 Fujitsu Ltd 分周器及びｐｌｌ回路
JP2001136059A (ja) * 1999-11-01 2001-05-18 Fujitsu Ltd プリスケーラ及びｐｌｌ回路

Also Published As

Publication number Publication date
JP2008160353A (ja) 2008-07-10
JP4431134B2 (ja) 2010-03-10

Similar Documents

Publication Publication Date Title
TW200603159A (en) Semiconductor memory device
CN105703749B (zh) 一种低功耗精确的休眠定时器电路及方法
WO2008078617A1 (ja) 高速プログラマブル同期カウンタ回路およびカウント方法
WO2012125241A3 (en) Clock gated power saving shift register
US8447007B2 (en) Multi-clock real-time counter
GB2478227A (en) Methods for determining the frequency or period of a signal
WO2008148044A3 (en) Resonant clock and interconnect architecture for digital devices with multiple clock networks
WO2008064028A3 (en) High speed serializer apparatus
CN104378114A (zh) 一种实现多通道模数转换器同步的方法
TW200520398A (en) Dual phase pulse modulation decoder circuit
WO2009025794A3 (en) Clockless serialization using delay circuits
CN102931994A (zh) 应用于信号处理芯片的高速信号采样和同步的架构及方法
TW200725213A (en) Clock switching circuit
TW200723694A (en) Method and apparatus for adjustment of synchronous clock signals
WO2007012010A3 (en) Methods and apparatus for dividing a clock signal
CN104779935A (zh) 一种时钟无毛刺动态切换电路
CN105067896B (zh) 一种异频相位重合模糊区特征脉冲检测系统及检测方法
WO2007065040A3 (en) Comparator circuit
US8326364B2 (en) High resolution, low power design for CPRI/OBSAI latency measurement
CN104639159B (zh) 一种超低功耗且无亚稳态的频率数字转换器
WO2008114307A1 (ja) 遅延回路及び該回路の試験方法
WO2004068706A3 (en) Programmable dual-edge triggered counter
CN203119852U (zh) 一种脉冲产生电路
WO2007109224A3 (en) Serial interface circuit and apparatus including serial interface circuit
DE60137636D1 (de) Zweiflanken m/n zähler

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07850856

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07850856

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)