WO2008016004A1 - Procédé et appareil de formation de film, programme informatique et support de stockage - Google Patents

Procédé et appareil de formation de film, programme informatique et support de stockage Download PDF

Info

Publication number
WO2008016004A1
WO2008016004A1 PCT/JP2007/064891 JP2007064891W WO2008016004A1 WO 2008016004 A1 WO2008016004 A1 WO 2008016004A1 JP 2007064891 W JP2007064891 W JP 2007064891W WO 2008016004 A1 WO2008016004 A1 WO 2008016004A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
metal
recess
processed
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/064891
Other languages
English (en)
French (fr)
Inventor
Taro Ikeda
Yasushi Mizusawa
Takashi Sakuma
Osamu Yokoyama
Tatsuo Hatano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of WO2008016004A1 publication Critical patent/WO2008016004A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/034—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics bottomless barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/043—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/083—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being via holes penetrating underlying conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/0425—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers comprising multiple stacked seed or nucleation layers

Definitions

  • the present invention relates to a film forming method, a film forming apparatus, a computer program, and a memory for effectively forming a thin film such as a metal film on the surface of a recess formed on the surface of an object to be processed such as a semiconductor wafer. It relates to the medium.
  • a semiconductor device In order to manufacture a semiconductor device, a semiconductor device is repeatedly subjected to various processes such as a film forming process and a pattern etching process to manufacture a desired device. Line widths and hole diameters are becoming increasingly finer due to the demand for higher miniaturization.
  • wiring materials and embedding materials there is a tendency to use copper, which has a very low electric resistance and is inexpensive, because it is necessary to reduce the electric resistance by miniaturizing various dimensions (Japanese Patent Laid-Open No. 2000-77365). Publication).
  • the tantalum metal (Ta) or tantalum nitride (TaN) isostatic S barrier layer is generally considered in consideration of adhesion to the lower layer. Used as
  • NOR layer In order to form this NOR layer, a tantalum nitride film (hereinafter also referred to as “TaN film”) or a tantalum film (hereinafter referred to as “Ta film”) is used as a base layer on the wafer surface in a plasma sputtering apparatus.
  • a barrier layer is formed by forming a tantalum film (changing film forming conditions when the underlayer is a Ta film) in the same plasma sputtering apparatus.
  • a thin seed film made of a copper film is formed on the surface of this NOR layer, and then the entire surface of the wafer is subjected to a copper plating process so as to fill the recess.
  • the insulating layer is formed on the lower wiring layer and then the insulating layer is formed.
  • a communication hole such as a via hole or a through hole is formed in the layer so that the lower wiring layer is exposed at the bottom of the communication hole, and then the communication hole is embedded with the material of the upper wiring layer and at the same time, the upper wiring layer It is designed to deposit.
  • the line width and hole diameter are further reduced due to the demand for miniaturization.
  • the connection structure between the lower wiring layers has also been devised to lower its electrical resistance.
  • the bottom of the communication hole is shaved to a predetermined depth in the thickness direction of the lower wiring layer so that the contact resistance between the embedding material for embedding the communication hole and the lower wiring layer is made smaller.
  • Structure is adopted. Such a structure is called a so-called punch-through structure, and this production method is called a so-called punch-through process.
  • the present invention has been devised to pay attention to the above problems and to effectively solve them.
  • the object of the present invention is to appropriately treat the process conditions during film formation such as the seed layer and the seed layer so that only the bottom of the bottom layer of the recess is selectively scraped and the surface to be processed includes the surface in the recess.
  • a thin film can be formed on the entire surface of the body, and the bottom can be scraped off to the same depth without depending on the width of the recess to form a recess with the same depth.
  • the present inventors When forming a metal film by plasma sputtering, the present inventors have appropriately adjusted process conditions such as bias voltage, direct current power to the metal target, and plasma power to neutral atoms of metal particles.
  • the present invention has been achieved by obtaining the knowledge that a metal film can be formed over the entire surface of the wafer including the surface of the semiconductor wafer by controlling the ratio of the metal particle ions to the metal wafer.
  • the inventors of the present invention can increase the number of neutral atoms of metal particles compared to ions during plasma sputtering processing, particularly by setting the process pressure larger than that in the conventional processing, thereby flattening the wafer surface.
  • Cu neutral atoms predominate on the surface and side walls, and a Cu film can be actively deposited, while metal ions and gas ions that are drawn deeply by bias power become dominant at the bottom of the deep recess. The bottom can be further scraped off.
  • the present invention includes a step of placing an object to be processed having a recess formed on a surface of a mounting table provided in a processing vessel that can be evacuated, and an inert gas in the processing vessel.
  • the metal target is ionized by the plasma formed by plasma generation to generate metal particles containing metal ions, and the metal particles are drawn into the target object mounted on the mounting table in the processing container by bias power.
  • forming a thin film containing the metal on the surface of the object to be processed, and the step of forming a thin film on the surface of the object to be processed is formed by shaving the bottom of the recess of the object to be processed.
  • the present invention by appropriately selecting the process conditions at the time of film formation of the barrier layer, the auxiliary seed film, etc., only the bottom of the bottom layer of the recess is selectively scraped, and the surface in the recess is removed.
  • a thin film can be formed over the entire surface of the object to be processed. It is possible to cut the bottom part by the same depth without depending on the force and the width of the concave part to form a cut-in hollow part of the same depth, and further increase the electrical resistance at the bottom of the cut-out hollow part.
  • a thin film can be formed on the side surface and the upper surface of the recess while removing the Ta ′ Cu mixed layer.
  • the present invention is a film forming method characterized in that after the auxiliary seed film forming step, a main seed film forming step of forming a main seed film for plating is performed.
  • the present invention is a film forming method, wherein a plating step of applying plating with the second metal is performed after the seed film forming step.
  • the barrier layer forming step includes a base film forming step of forming a base film made of the first metal nitride film on the entire surface of the object to be processed including the surface in the recess.
  • a film forming method comprising: forming a main nano film made of the first metal alone on at least a side wall in the recess while forming the cut recess. is there.
  • the first metal is made of Ta and the second metal is made of Cu. This is a characteristic film forming method.
  • the barrier layer forming step includes forming a base film made of the first metal nitride film on the entire surface of the object to be processed including the surface in the recess, and A main barrier film forming step of forming a main nora film made of the first metal alone on at least a side wall in the recess while forming the cut-in depression, and an auxiliary barrier film containing a third metal And an auxiliary barrier film forming step for forming the film.
  • the present invention is a film forming method characterized in that after the auxiliary barrier film forming step, a plating process for applying a plating with the second metal is performed.
  • the present invention is the film forming method, wherein the first metal is made of Ta, the second metal is made of Cu, and the third metal is made of Ru.
  • the present invention is the film forming method, wherein the auxiliary seed film forming step is performed by setting the pressure in the processing container within a range of 30 to 90 mTorr.
  • the present invention is the film forming method, wherein the auxiliary seed film forming step is performed by setting the bias power within a range of 100 to 250 watts.
  • the present invention is the film forming method, wherein the auxiliary seed film forming step is performed by setting an electric power for forming the plasma in a range of 0.5 to 2 kilowatts.
  • the present invention provides a film forming method, wherein the concave portion of the object to be processed has a communication hole to be a via hole or a through hole, and is formed in a two-step step shape! is there.
  • the present invention is the film forming method, wherein the concave portion includes a communication hole that becomes a via hole or a through hole.
  • the present invention provides a processing container that can be evacuated, a mounting table for mounting a target object having a recess formed on a surface thereof, and a predetermined container containing at least an inert gas in the processing container.
  • a gas introduction means for introducing a gas; a plasma generation source for generating plasma power and generating a plasma of an inert gas in the processing vessel; and a DC power source applied to the processing vessel.
  • a metal target to be ionized by the plasma a bias power source that supplies a predetermined bias power to the mounting table, a gas introduction unit, a plasma generation source, and a device control unit that controls the bias power source
  • the apparatus controller further comprises a thin film containing a second metal on the surface of the object to be processed including the surface in the recess by further scraping the bottom of the cut-in recess in the recess.
  • the film forming apparatus is characterized in that the gas introducing means, the plasma generation source, and the noise power source are controlled so as to form an auxiliary seed film for use.
  • the film forming method includes: a mounting table provided in a processing container that is evacuated; A step of placing the object to be processed and a plasma formed by converting the inert gas into a plasma in the processing container to ionize a metal target to generate metal particles containing metal ions, Forming a thin film containing the metal on the surface of the object to be processed by drawing the particles into the object to be processed placed on the mounting table in the processing container by bias power, and the surface of the object to be processed
  • an auxiliary seed film for plating containing a second metal is formed on the surface of the object to be processed including the surface in the recess by further cutting the etched recess in the bottom in the recess.
  • the present invention provides a storage medium storing a computer program for causing a computer to execute a film forming method.
  • the film forming method is performed on a surface of a mounting table provided in a processing container that can be evacuated.
  • a metal target containing ions is generated by ionizing a metal target using a plasma formed by plasma forming an inactive gas in the processing container, and placing the object to be processed with recesses on the substrate. And drawing the metal particles into a target object placed on a mounting table in the processing container by bias power to form a thin film containing the metal on the surface of the target object.
  • the step of forming a thin film on the surface of the processing object further comprises a step of further cutting away the cut-in recess at the bottom of the recess to supplement the plating for the metal containing the second metal on the surface of the object to be processed including the surface in the recess.
  • a storage medium characterized by having an auxiliary seed film formation step of forming a seed film.
  • a thin film can be formed over the entire surface. It is possible to cut the bottom part by the same depth without depending on the width of the concave part, and to form a hollow part having the same depth, and further increase the electrical resistance at the bottom part of the hollow part. For example, a thin film can be formed on the side surface and top surface of the recess while removing the Ta′Cu mixed layer.
  • FIG. 1 is a cross-sectional view showing an example of a film forming apparatus according to the present invention.
  • FIG. 2 is a graph showing the angle dependency of the patch etching.
  • FIG. 3 is a graph showing the relationship between the bias power and the amount of film formation on the upper surface of the wafer.
  • FIGS. 4 (A) to (H) are flowcharts for explaining a first embodiment of the method of the present invention.
  • FIG. 5 is a partially enlarged view showing the bottom of the communication hole (the bottom of the cut-in recess) when the main barrier film is formed.
  • FIG. 6 is a graph showing the relationship between the aspect ratio of the recess and the copper etching rate at the bottom.
  • FIGS. 7A and 7B are diagrams schematically showing the trend of Cu metal particles when the process pressure is low and when the process pressure is high.
  • FIGS. 8A to 8D are graphs showing the deposition rate of the Cu film when the plasma power and the bias power are variously changed.
  • FIGS. 9A and 9B are diagrams showing a part of the steps of the second embodiment of the method of the present invention.
  • FIGS. 10 (A) to 10 (C) are process diagrams showing a part of a modification of the method for forming a NOR layer including a TaN film.
  • FIGS. 11 (A) to 11 (C) are views showing a state before the communication holes formed on the semiconductor wafer are embedded.
  • FIGS. 12 (A)-(E) are diagrams showing a process of filling a communication hole.
  • FIGS. 13A and 13B are views showing embodiments of recesses (trench) having various widths.
  • FIG. 11 embeds the communication holes formed on the semiconductor wafer.
  • 11 (A) is a plan view
  • FIG. 11 (B) is a cross-sectional view taken along line A—A in FIG. 11 (A)
  • FIG. 11 (C) is a perspective view. Each is shown.
  • FIG. 12 is a diagram showing the process of embedding the communication holes.
  • the semiconductor wafer W is made of, for example, a silicon substrate, and a lower wiring layer 2 made of, for example, copper and an insulating layer 4 made of a silicon oxide film or the like are sequentially laminated on the surface of the silicon substrate.
  • a recess 5 is formed on the surface of the insulating layer 4.
  • a wiring groove having a predetermined width for forming an upper wiring layer, that is, a trench 6 is formed, and the insulating layer 4 is partially penetrated at the bottom of the trench 6.
  • a via hole or a through hole 8 is formed to communicate with the lower wiring layer 2!
  • the diameter L1 of the communication hole 8 is very small, for example, about 60 to 200 nm, and the width L2 of the concave portion 5, that is, the trench 6 is, for example, about 60 to 1000 nm.
  • a barrier layer 10 made of a metal film is formed by, for example, plasma sputtering for the purpose of improving adhesion to the base layer, preventing diffusion of copper into the insulating layer 4 and preventing migration.
  • the barrier layer 10 mainly employs, for example, a two-layer structure of a tantalum nitride film (TaN film) and a tantalum film (Ta film), or a two-layer structure of tantalum films formed with different film formation conditions. Is done.
  • plasma etching using Ar gas as an inert gas is performed to scrape off the noble layer 10 formed on the bottom of the communication hole 8, and then Etching is performed on the lower wiring layer 2 as a base, and a concavity 12 having a predetermined depth is formed therein.
  • the seed layer 14 for electroplating is extremely applied to the entire surface including the above-described etched recess 12, the communication hole 8, and the inner surface of the trench 6. Form thinly.
  • the seed layer 14 for example, a copper (Cu) film is used because copper plating is performed in a later step.
  • the upper wiring layer 16 electrically connected to the lower wiring layer 2 is formed by scraping off unnecessary metal material on the upper surface by polishing or the like.
  • the shape force of the recess 5 having a communication hole 8 such as a through hole or a via hole at the bottom of the trench 6 and the cross section of which is a stepped shape in two stages so-called dual damascene (Dual Damascene) ) Called structure.
  • FIG. 13 is a diagram showing the form of the recesses 5 (trench 6) having different widths L2.
  • the surface of the force semiconductor wafer W actually has a width L2 as shown in FIG.
  • the aspect ratio of the communication hole 8 this diameter L1 is the same
  • the aspect ratio of the trench 6 is different, the upper side from the bottom of the communication hole 8
  • the thicknesses Hl and H2 of the barrier layer 10 deposited on the bottom of the communication hole 8 which is the bottom layer of the recess are different. End up.
  • the barrier layer is scraped off, resulting in variations in the depth of the cut recess 12 formed at the bottom. There was a problem.
  • FIG. 1 is a cross-sectional view showing an example of a film forming apparatus according to the present invention.
  • an ICP (Inductively Coupled Plasma) type plasma sputtering apparatus will be described as an example of the film forming apparatus.
  • the film forming apparatus 32 includes a processing container 34 formed into a cylindrical shape with, for example, aluminum.
  • the processing vessel 34 is grounded, and an exhaust port 38 is provided at the bottom 36, and can be evacuated by a vacuum pump 42 through a throttle valve 40.
  • a disk-shaped mounting table 44 made of, for example, aluminum is provided, and an electrostatic chuck 46 is installed on the upper surface of the mounting table 44.
  • the semiconductor wafer W as the object to be processed can be adsorbed and held on the substrate.
  • a DC voltage for suction (not shown) is applied to the electrostatic chuck 46 as necessary.
  • the mounting table 44 is supported by a support column 48 extending downward from the center of the lower surface, and the lower portion of the support column 48 penetrates the container bottom 36.
  • the column 48 can be moved up and down by an elevator mechanism (not shown), and the table 44 itself can be moved up and down.
  • a bellows-shaped metal bellows 50 is provided so as to be stretchable so as to surround the support column 48, and the upper end of the metal bellows 50 is airtightly joined to the lower surface of the mounting table 44, Further, the lower end is airtightly joined to the upper surface of the bottom portion 36, and the up / down movement of the mounting table 44 can be allowed while maintaining the airtightness in the processing vessel 34.
  • the mounting table 44 is formed with a refrigerant circulation path 52 through which a refrigerant for cooling the wafer W flows. This refrigerant is not shown in the support column 48! /, And is supplied / discharged through the flow path! /, The
  • three support pins 54 are provided upright on the container bottom 36 so as to correspond to the support pins 54.
  • a pin insertion hole 56 is formed in the mounting table 44 described above. Therefore, when the mounting table 44 is lowered, the wafer W is received by the upper end portion of the support pin 54 penetrating the pin through hole 56 and is received. The wafer W from the outside is not shown! /, And can be transferred to and from the transfer arm. Therefore, a gate valve 58 that can be opened and closed is provided on the lower side wall of the processing vessel 34 to allow the transfer arm to enter.
  • the electrostatic chuck 46 provided on the mounting table 44 is connected to, for example, 13.
  • a bias power source 62 composed of a high frequency power source that generates a 56 MHz high frequency is connected, and a predetermined bias power can be applied to the mounting table 44 described above.
  • the bias power supply 62 can control the output bias power as required.
  • a transmission plate 64 that is permeable to high frequencies made of a dielectric material such as aluminum nitride is hermetically sealed through a seal member 66 such as an O-ring.
  • a plasma generation source 70 is provided in the processing space 68 in the processing vessel 34 for generating plasma by, for example, converting Ar gas as plasma gas into plasma.
  • Ar gas As this plasma gas, another inert gas such as He or Ne may be used instead of Ar.
  • the plasma generation source 70 has an induction coil portion 72 provided in correspondence with the transmission plate 64.
  • the induction coil portion 72 has a high frequency of 13.56 MHz for generating plasma, for example.
  • a power source 74 is connected so that a high frequency can be introduced into the processing space 68 through the transmission plate 64.
  • the plasma power output from the high-frequency power source 74 can be controlled as necessary.
  • a baffle plate 76 made of, for example, aluminum is provided immediately below the transmission plate 64 to diffuse the introduced high frequency.
  • a metal target 78 is provided so as to surround the upper side of the processing space 68.
  • the cross section is inclined inward to form an annular shape (a frustoconical shell shape).
  • a variable DC power supply 80 is connected to the metal target 78.
  • the DC power output from the variable DC power supply 80 can also be controlled as necessary.
  • the metal target 78 for example, tantalum metal is used when forming a Ta film or TaN film, and copper is used when forming a Cu film.
  • a cylindrical protective cover 82 made of, for example, aluminum is provided below the metal target 78 so as to surround the processing space 68. Is bent inward and is located near the side of the mounting table 44 described above.
  • a gas introduction port 84 is provided as a gas introduction means for introducing a predetermined gas required into the processing vessel 34.
  • the gas inlet 84 is supplied as a plasma gas through a gas control unit 86 including, for example, an Ar gas and other necessary gases such as N2 gas, a 1S gas flow controller, a valve, and the like.
  • each component of the film forming apparatus 32 is connected to and controlled by an apparatus control unit 88 formed of, for example, a computer.
  • the device control unit 88 controls the operations of the noise power source 62, the high-frequency power source 74 for plasma generation, the variable DC power source 80, the gas control unit 86, the slot valve 40, the vacuum pump 42, etc.
  • the device control unit 88 controls the operations of the noise power source 62, the high-frequency power source 74 for plasma generation, the variable DC power source 80, the gas control unit 86, the slot valve 40, the vacuum pump 42, etc.
  • Ar gas is allowed to flow while operating the gas control unit 86 into the processing vessel 34 that has been evacuated by operating the vacuum pump 42, and the throttle valve 40 is controlled to control the processing vessel.
  • the inside of 34 is maintained at a predetermined degree of vacuum.
  • direct current power is applied to the metal target 78 via the variable direct current power source 80, and further high frequency power (plasma power) is applied to the induction coil unit 72 via the high frequency power source 74.
  • the device control unit 88 also issues a command to the bias power source 62 and applies a predetermined bias power to the mounting table 44.
  • argon plasma is generated by the power applied to the metal target 78 and the induction coil unit 72 to generate argon ions, and these ions collide with the metal target 78.
  • the metal target 78 is sputtered to release metal particles.
  • metal atoms and metal atomic groups that are metal particles from the sputtered metal target 78 are ionized when passing through the plasma.
  • the metal particles are scattered in a downward state in a state where ionized metal ions and electrically neutral metal atoms are mixed.
  • metal ions are attracted by the bias power applied to the mounting table 44, and have high directivity with respect to the wafer W, and are deposited on the wafer W on the mounting table 44 as metal ions.
  • the apparatus control unit 88 can attract Ar ions in the plasma toward the mounting table 44 by giving a command to output a large output to the bias power source 62, for example. It is achieved that both sputter etchings occur simultaneously.
  • the control of each component of the apparatus is controlled by the apparatus control unit 88 based on a program created so that the metal film is formed under a predetermined condition.
  • a program including instructions for controlling each component is stored in a storage medium 90 such as a floppy disk (FD), a compact disk (CD), a flash memory, and the like, and a predetermined program based on this program is stored.
  • FD floppy disk
  • CD compact disk
  • flash memory a predetermined program based on this program is stored.
  • Fig. 2 is a graph showing the angle dependence of sputter etching
  • Fig. 3 is a graph showing the relationship between the bias power and the amount of film formed on the upper surface of the wafer
  • Fig. 4 is a flowchart for explaining the first embodiment of the method of the present invention.
  • the first feature of the method of the present invention is that, in a specific step in a series of film formation processes, when a thin film such as a metal film is formed by sputtering film formation by plasma, bias power, direct current It is to control the power, plasma power, etc. to an appropriate magnitude.
  • film formation by drawing into metal ions and sputter etching with plasma gas (Ar ions) occur simultaneously, and the bottom of the bottom of the recess is set to a state where it is scraped off and formed on the semiconductor wafer. It is possible to deposit a metal film on the surface while forming a hollow portion by scraping the bottom portion of the lowermost layer of the recessed portion.
  • the bias power at this time is determined by the film formation rate by drawing metal ions and the sputter etching etching rate by plasma gas (Ar + ) on the surface facing the metal target 78, that is, the upper surface of the wafer in FIG. Is set to a size that approximately balances
  • the second feature of the present invention is that when forming a metal film by plasma sputter deposition, the pressure in the processing vessel (process pressure) is set to be considerably higher than in the conventional method.
  • the amount of neutral metal atoms generated in the metal particles is larger than the amount of metal generated, and as a result, the neutral metal atoms predominate on the wafer surface and side wall portions, and the metal film is actively deposited. It is.
  • metal ions and gas ions drawn to the back by the bias power become dominant, and the Ta ′ Cu mixed layer at the bottom, for example, is further scraped off.
  • the angle of the sputtered surface refers to the angle formed by the normal of the sputtered surface and the incident direction (downward direction in FIG. 1) of the sputtering gas (Ar ion: Ar + ). 12) are both "0 degree” and the side walls of the recess are "90 degree".
  • the relationship between the bias power applied to the wafer W side and the film forming amount deposited on the upper surface of the wafer (not the side wall of the recess). Is as shown in Fig. 3. That is, in a situation where a constant plasma power and a constant DC power to the metal target 78 are applied, if the bias power is not so high, a high film formation amount is caused by metal ion attraction and neutral metal atoms. As the obtained power and bias power increase, the wafer surface gradually becomes more prone to be sputtered by argon ions, which are plasma gases accelerated by the bias power (see Fig. 2). The film is etched.
  • a condition generally operated in this type of sputtering apparatus is the region A1, and a high film formation amount (film formation rate) can be obtained without increasing the noise power. It was an area that could be done.
  • the amount of film formation is the region where the metal ions are almost the same as when the bias is zero (etching by inert gas plasma does not occur) and the maximum amount of metal ions to be drawn. This is a region where the film formation amount can be earned.
  • it is performed mainly in a region where film formation by attracted metal ions and neutral metal atoms and sputter etching by plasma gas occur simultaneously.
  • the etching is performed in the region A2 on the upper surface of the wafer where the film formation rate by the drawn metal ions and neutral metal atoms and the etching rate of the sputter etching by the plasma gas are substantially balanced.
  • the “approximately balanced” is not limited to the case where the film formation amount on the upper surface of the wafer is “zero”, but is formed with a slight film thickness of about 3/10 compared with the film formation amount in the area A1. This includes cases where film thickness is generated.
  • the wafer W is loaded into the processing chamber 34 that can be evacuated through the gate valve 58 of the processing chamber 34, and the wafer W is placed on the support pins 54. To support.
  • the mounting table 44 is raised in this state, the wafer W is transferred to the upper surface, and the wafer W is adsorbed to the upper surface of the mounting table 44 by the electrostatic chuck 46.
  • a recess 5 (see FIG. 4A) having the same structure as that described with reference to FIG. That is, the insulating layer 4 is formed on the lower wiring layer 2 made of Cu, and the recess 5 is formed in the insulating layer 4.
  • the recess 5 is formed of a groove-like trench 6 (see FIG. 11 (A)), and a communication hole 8 such as a via hole or a through hole is formed at the bottom so as to reach the wiring layer 2. It is made into a stepped shape! /
  • tantalum is used as the first metal as the metal target 78, and after the inside of the processing vessel 34 is evacuated to a predetermined pressure, an induction coinor of the plasma generation source 70 is used.
  • Plasma power is applied to the unit 72, and a predetermined bias power is applied to the electrostatic chuck 46 of the mounting table 44 from the bias power source 62.
  • a predetermined direct current power is applied to the metal target 78 from the variable direct current power source 80 to perform film formation.
  • a base film forming step for forming the base film 10A is performed as a part of the NOR layer forming process.
  • a TaN film that is, a first metal nitride film as the base film 10A
  • Ar gas which is a plasma gas from the gas inlet 84, for example, N2 gas is used as a nitriding gas in the processing vessel 34.
  • N2 gas is used as a nitriding gas in the processing vessel 34.
  • a TaN film is formed as a base film 10A substantially uniformly not only on the top surface of the wafer W but also on the side walls and bottom surface in the recess 5.
  • the noise power at this time is the area A1 in FIG. 3, which is the same as the conventional general film formation conditions, and is specifically about 100 W (watts).
  • a main barrier film forming step is then performed to form a Ta film as the main barrier film 10B made of the first metal alone.
  • the NOR layer 10 is formed. That is, in this main nano film formation step, the bias power is increased and set in the region A2 in FIG.
  • the main nano film forming step is such that the film deposition amount by the metal particles and the etching amount by the plasma of the inert gas are substantially the same on the surface of the wafer W other than the recess 5.
  • the conditions are set so that the amount of film formation by the metal particles on the surface of the wafer W other than the recess 5 is slightly larger than the etching amount by the plasma of the inert gas.
  • the second step may be used, or the second step may be used alone.
  • the bias power is set to point XI in FIG. 3 in order to set the film formation amount on the wafer upper surface to “zero” in the first step.
  • the bias power at this time is specifically 350 W.
  • the supply of N2 gas is stopped and only Ar gas is supplied from the gas inlet 84.
  • the bottom of the lowermost layer (corresponding to the communication hole 8) of the recess 5 is scraped off, so that the upper surface side of the wiring layer 2 made of Cu is scraped, and a shaved recess 12 is formed here.
  • the magnitude of the bias power is set to the area A2 in FIG. 3, more specifically, to the point XI.
  • the film formation rate by the metal ions and neutral metal atoms drawn on the upper surface of the wafer and the etching rate of the sputter etching by the plasma gas (Ar + ) are substantially balanced, resulting in the formation of the metal film.
  • the etching rate is larger than the film formation rate at the bottom of the communication hole 8 of the recess 5 while the amount is substantially zero.
  • the bottom of the communication hole 8 is cut away. Will go.
  • the above items can be expressed at the atomic level for the wafer unit area as follows.
  • Ta represents a neutral metal atom
  • Ta + represents a metal ion
  • Ar + is an Ar ion and contributes to etching. Therefore, Ta and Ta + reach sufficiently on the upper surface of the wafer, and Ar + also reaches sufficiently, resulting in a film formation amount of “zero”.
  • Ta + and Ar + with high directivity reach Ta, which is a neutral metal atom with poor directivity, reaches. It is difficult to do. As a result, the bottom of the communication hole 8 is scraped off as much as Ta that contributes to the film formation does not reach. The amount of scraping at this time is controlled by controlling the processing time of the first step. For the sake of simplicity, it is assumed here that one Ta and Ta + film is projected (etched) from the surface formed by Ar + 1 collision. Yes.
  • the process proceeds to the second step.
  • the bias power is set to a point other than point XI in area A2, such as A3, and the metal thickness is much less than the film deposition rate in area A1.
  • a film is formed.
  • a Ta film is formed as the main nore film 10 on the entire wafer surface excluding the bottom of the communication hole 8, that is, on the surface in the recess 5 and the side surface of the communication hole 8.
  • the bottom of the communication hole 8 has a higher etching rate than the film formation rate for the reason described above, and therefore the Ta film is further scraped away without adhering. For this reason, the X The shape is even larger.
  • the amount of metal particles contributing to the film formation is set to be larger than the sputter ions so that the film is slightly deposited.
  • the base film in FIG. 4 (B) is obtained even after the process of FIG. 4 (C) is completed.
  • the thickness of 10A does not change. Therefore, the base film 10A can have a thickness of, for example, 3.5 nm on the wafer surface and 1. Onm at the bottom of the communication hole 8 regardless of the depth of the hole in the recess IJ recess 12. LOnm or less, more preferably 5 nm or less.
  • the thickness of the barrier layer 10 in FIG. 12A varies depending on the depth of the hole in the cut-in recess, and when the depth is about 50 nm, About 60nm is required. This is because the wafer surface is simultaneously etched by the Ar etching process shown in FIG. Furthermore, when a 60 nm undercoat film is formed on the wafer surface! /, The bottom of the communication hole! /, The force of about 10 nm to 20 nm, the thickness! /, The formation of a barrier layer is avoided. This indicates that, in the initial stage of the etching process (Fig. 12 (B)), the etched recess is not formed and only the NOR layer is etched.
  • the conditions are set so that the film formation amount on the wafer surface becomes substantially zero through the first and second steps, and as described in FIG. Accumulated protrusions 18 do not occur. Further, the depth of the etched recess 12 formed here is substantially uniform in the wafer plane regardless of the width L2 of the recess (see FIG. 13) since the base film at the bottom of the communication hole is extremely thin. I can do it.
  • FIG. 5 is a partially enlarged view showing the bottom of the communication hole (the bottom of the cut-out recess 12) when the main barrier film is formed (see FIG. 4 (D)) and adheres to the side wall of the communication hole 5.
  • Main barrier film (Ta film) 10B thickness H 1 is a force that makes the film thicker. Even at the bottom part, a slight force H and a main force film 10B are attached. This thickness H2 is, for example, about lnm.
  • Ta + ions are attracted by the bias power in the vicinity of the bottom, so Ta + ions are implanted into the Cu wiring layer 2 and this is the cause of the increase in electrical resistance.
  • the Ta 'Cu mixed layer 100 is formed.
  • the connection electrical resistance at this portion increases.
  • the Ta film is very slightly formed on the wafer surface, the recess 5, the side wall of the communication hole 8, or the like. Since this deposits and forms a TaN / Ta barrier film, only one of the first and second steps may be performed. Even in this case, the problem of electric resistance due to the Ta ′ Cu mixed layer 100 and the Ta film of thickness H2 arises.
  • the Ta film or Ta′Cu mixed film having the above-mentioned thickness H2 is formed in the subsequent auxiliary seed film forming step.
  • the process proceeds to the auxiliary seed film forming process, which is a feature of the present invention.
  • this wafer W is loaded into a film forming apparatus having the same structure as that shown in FIG. 1 in which the metal target 78 is formed of copper instead of tantalum, and the above-described cutting is performed as shown in FIG. 4 (E). Further, the bottom portion of the recess 12 is further cut to form an auxiliary seed film 14A for plating made of a thin film containing the second metal on the wafer surface including the surfaces in the recess 5 and the communication hole 8.
  • Cu is used as the second metal
  • the auxiliary seed film 14A is made of a Cu film.
  • the process conditions are set so that the force and the corner 102 of the step in the recess 5 are not adversely affected.
  • the process pressure is set to, for example, about 5 mTorr. Set it fairly high, for example within the range of 30 to 90 mTorr.
  • the bias power is set within a range of 100 to 250 watts (0.32 W / cm 2 to 0.8 W / cm 2 ), for example.
  • the power for forming plasma in the plasma generation source 70 that is, the power of the high-frequency power source 74 is set within a range of 0.5 to 2 kilowatts.
  • the concentration of plasma is increased, and the amount of neutral metal atoms of copper, which is a factor mainly for film formation, on the upper surface side of the wafer is increased. More than the total ion of Cu + ions and Ar + ions that cause etching, the neutral metal atoms become dominant, and in the deep part of the communicating hole 8, the neutral metal atoms of copper The amount of Cu + ions and Ar + ions that are attracted by the bias power is increased more than the neutral metal atoms so that these ions become dominant.
  • the auxiliary seed film 14A made of a Cu film can be deposited thinly on the other surface while further shaving the bottom of the shaving depression 12 downward.
  • the bottom portion of the engraved depression 12 is further scraped off, so that the Ta′Cu mixed layer 100 located here can be scraped off and removed.
  • the region A2 in FIG. 3 is used for such an auxiliary seed film forming step except that the process pressure is different.
  • the adhesion force between Cu and Cu + ions is lower than that of Ta, Cu + ions act on the deposited Cu film as an etching factor in the A2 region of bias power (see Fig. 3). .
  • the process then proceeds to the present seed film formation step, in which the plasma power is set in region A1 in FIG.
  • the seed layer 14B made of copper is formed not only on the top surface of the wafer but also on the side wall and bottom of the recess 5 to make it thin.
  • the seed layer 14 having a laminated structure of the auxiliary seed film 14A and the present seed film 14B is formed.
  • the film forming apparatus on which the copper metal target as described above is mounted has the above tantalum gold.
  • a semiconductor wafer that can be connected to a film forming apparatus equipped with a metal target via a transfer chamber that can be evacuated can be transferred between both film forming apparatuses in a vacuum atmosphere without being exposed to the atmosphere. Can do.
  • the wafer W is taken out of the film forming apparatus and subjected to a normal plating process to perform a plating process, as shown in FIG. 4 (G). 5 is completely filled with the material of the wiring layer 16 made of copper.
  • only the bottom part of the lowermost layer of the recess 5 is selectively selected by properly selecting the process conditions at the time of film formation of the NOR layer 10 and the auxiliary seed film 14A.
  • a thin film can be formed over the entire surface of the wafer including the surface in the recess 5 while removing.
  • a thin film can be formed on the side surface and upper surface of the recess 5 while removing the Ta ′ Cu mixed layer 100.
  • the setting conditions of the above-mentioned nora layer forming step that is, the setting conditions that can realize the area A2 in FIG. 3 are as follows.
  • Plasma power 500 ⁇ 6000W
  • the operating point is set in the region A2 by appropriately selecting the above three conditions. In this case, if the operating point is set in a portion other than the region A2, the soaked IJ recess 12 is not sufficiently formed, so that a so-called punch-through structure cannot be formed.
  • the flow rate of Ar gas is in the range of about 50 to 1000 sccm, and the process pressure is in the range of about 0.001 Torr (0. lPa) to 0.1 torr (13.3 Pa).
  • the TaN film is formed as the base film 1 OA has been described as an example, but instead, the Ta film may be formed as the base film 10A.
  • the Ta film 10B is formed on the Ta film serving as the base film 10A, the barrier layer 10 is formed in a two-layer structure of Ta films having different film formation conditions.
  • FIG. 6 is a graph showing the relationship between the aspect ratio of the recess and the copper etching rate at the bottom.
  • the concave portion was not formed in a two-step shape but was formed as a single-step concave portion.
  • characteristic A shows the case of the conventional method
  • characteristic B shows the case of the method of the present invention.
  • a barrier layer of approximately 60 nm was plasma sputtered on the wafer surface for the recesses having various aspect ratios, and then Ar etching was performed for a predetermined time. The depth of the cut recess formed at this time was measured and used as the copper etching rate.
  • a base film of about 4 nm was plasma sputtered on the wafer surface with respect to the recesses having various aspect ratios, and then the first step was performed for the same predetermined time as the conventional method. Further, the depth of the cut recess formed at this time was measured to obtain the copper etching rate.
  • the aspect ratio is often 2 or more. According to the above, it was confirmed that the depth of the ridge ij recessed portion 12 related to the aspect ratio can be made substantially uniform, and good results can be obtained. Thus, since the depth of the ridge IJ recess 12 is not affected by the shape of the recess 5, it is possible to always form a recess with the same depth without depending on the width of the recess. it can.
  • the bottom portion of shore IJ recess 12 is further scraped downward to form Ta ′ Cu mixed layer 100.
  • a force to deposit a little metal film on the other wafer surface during removal In this case, the seed film 14B made of Cu film (see Fig. 4 (F)) is attached in the next process.
  • Cu which is the same material as the seed film 14B, is used as the metal target, and as a result, the auxiliary seed film 14A made of the Cu film is deposited.
  • the process pressure is set low as described above, the average number of atoms As the free process becomes larger, the number of collisions with the wafer surface increases and the damage increases. Therefore, the process pressure is increased to some extent, specifically, in the present invention, the process pressure is set within a range of 30 to 90 mTorr, and the metal film is formed while suppressing damage of the wafer surface due to ions. At the same time, the bottom of the dent 12 is shaved deeper.
  • FIG. 7 shows a part of the situation at this time, and is a diagram schematically showing the trend of Cu metal particles when the process pressure is low and high.
  • a high frequency as shown in Fig. 1 is applied to the recess.
  • Fig. 7 (A) shows a case where the process pressure is low, for example, 5mTorr (conventional method), and
  • Fig. 7 (B) shows a high process pressure. In this case, for example, indicate 50 mTorr (invention method)!
  • Fig. 8 shows the results of this evaluation and is a graph showing the Cu film deposition rate when the plasma power and bias power are variously changed.
  • the process pressure was kept constant at 50 mTorr and the DC power supplied to the metal target was maintained at 3.2 kW.
  • the bias power was changed in the range of 0 to 200 watts [W].
  • Fig. 8 (A) shows 4kW
  • Fig. 8 (B) shows 3kW
  • Fig. 8 (C) shows 2kW
  • Fig. 8 (D) shows lkW.
  • the deposition rate is "0" when the bias power is 100W or more. Can not do it.
  • the plasma power is 0.5 kW.
  • the plasma power is preferably set within the range of 0.5 to 2 kW.
  • the bias power preferred in the 250 W range is less than 100 W, the ion attraction becomes too weak to further scrape the bottom of the concavity 12, and the bias power If it is larger than 250 W, the damage to the wafer surface or the like becomes excessively large, and the amount of Cu film formation becomes too small.
  • FIG. 9 is a diagram showing a part of the steps of the second embodiment of the method of the present invention.
  • the step of forming the main noor film 10B made of the Ta film shown in FIG. 4D and the auxiliary seed film 14A shown in FIG. 9A an auxiliary barrier film forming step for forming an auxiliary barrier film 10C containing the third metal is performed.
  • the third metal for example, Ru (ruthenium) or the like can be used.
  • the auxiliary barrier film 10C made of this Ru film is formed on the entire surface including the inner surfaces of the recess 5 and the communication hole 8 by using, for example, CVD (Chemical Vapor Deposition).
  • CVD Chemical Vapor Deposition
  • FIG. 9B shows the final cross-sectional shape in the case of the second embodiment.
  • the seed layer 14 is formed by the auxiliary norr film 10C and the auxiliary seed film 14A. .
  • the method for forming the Ta film or TaN film for forming the NOR layer 10 is not particularly limited.
  • plasma power or the like is repeatedly supplied and stopped at intervals of several seconds, for example,
  • the thin film may be formed by the so-called ALD (Atomic Layer Deposition) method in which a thin film is formed one by one at an atomic level.
  • the TaN film used for the barrier layer 10 is made of Cu, which is a wiring material or an embedding material, as an interlayer insulating film. This prevents diffusion to a certain insulating layer 4.
  • this TaN film is a metal nitride film, the resistivity is considerably higher than that of Cu as well as of Ta film.
  • this TaN film must have a sufficient thickness at the part where the Cu wiring is in contact with the insulating layer 4, and if it exists with a certain thickness at the bottom of the via hole, that is, the bottom of the communication hole 8, Not only will the via resistance at the bottom of the via hole connected to the wiring layer increase, the electrical characteristics of the Cu wiring will deteriorate, but the reliability will also decrease. This phenomenon occurs not only when the wiring material is Cu but also when other metal materials such as tungsten are used.
  • the TaN film at the bottom of the communication hole 8 such as a via hole is selectively removed by a method different from the punch-through process described above.
  • the thickness of the TaN film deposited on the bottom of the communication hole (via hole) 8 is a process that is extremely small compared to the thickness of the TaN film deposited on other parts.
  • the TaN film is selectively removed by removing the TaN film deposited at the bottom of the communication hole 8 by removing the TaN film by performing Ar etching or the like.
  • the mean free path of atoms and molecules is relatively long! / Under low pressure! / And neutral Ta atoms and neutral N atoms released from metal targets are Because the incident light is incident at a certain angle with respect to the vertical direction of the wafer, the probability of reaching the bottom of the communication hole 8 which is the bottom of the via hole is very low.
  • the side wall of the trench 6 and the bottom of the trench 6, that is, the step The film can be sufficiently formed on the part.
  • the traveling direction of Ta ions which are charged with electricity, is changed by the electric force. Although it is the same as the vertical direction of C, Ta and N atoms tilted to a certain degree to the vertical direction are required to form a film on the side wall of the communication hole 8. Therefore, in this modification, by optimizing the ratio of neutral Ta atoms or neutral N atoms to Ta ions, the TaN film is formed on the sidewall of the trench 6, the bottom (step) of the trench 6, and While forming a film on the side wall of the communication hole 8, it is necessary to create a state where it is difficult to form a film on the bottom of the communication hole 8!
  • the noise power is zero.
  • the process pressure is 8 mTorr or less, preferably 5 mTorr or less.
  • the plasma power which is ICP power, is in the range of 0.75-1.5 kW, preferably in the range of 0.8 to 1.2 kW.
  • the TaN film is formed in the thinnest communication hole 8. Since the TaN film at the bottom is completely removed first, only the TaN film at the bottom of the communication hole 8 can be selectively removed by ending the etching at this point.
  • FIG. 10 is a process diagram showing a part of a modification of the method for forming a barrier layer including a TaN film.
  • the TaN film is formed to form the base film 1OA.
  • the process conditions are set so that film formation is unlikely to occur on the bottom 8B of the communication hole 8.
  • the film thickness HI of the wafer top surface is “100”
  • the film thickness H2 of the bottom 6B of the trench 6 is about “50”
  • the film thickness H3 of the bottom 8B of the communication hole 8 is “20”.
  • the bias power is zero and the process pressure force is mTorr or less, preferably 5 mTorr or less.
  • the plasma power is in the range of 0.75 to 1.5 kW, preferably (or in the range of 0.8 to 1.25 kW. In this way, the bias power is set to zero and etching hardly occurs.
  • a TaN film is deposited, where the bias power is set to zero S and the wafer W is sealed with plasma. For example, a voltage of about 20 to 30 volts is applied, so that ions are attracted to the wafer side to some extent.
  • the film thickness H3 deposited on the bottom 8B of 8 becomes too large.
  • the proportion of Ta ions to neutral elements increases. If the plasma power is higher than 1.5kW or the process pressure is higher than 8mTorr, the proportion of Ta ions will become too large, and the thickness H3 of the TaN film deposited on the bottom 8B of the communication hole 8 will be The difference between the film thickness H3 and the film thicknesses HI and H2 in other parts becomes too small! / ⁇ Preferably! /.
  • the base film 10A made of the TaN film is thinned by performing Ar sputtering as shown in FIG. 10B. Scrap off. In this case, the TaN film on the entire surface is gradually scraped off by Ar sputtering, but the TaN film with the thickness H3 deposited on the bottom 8B of the communication hole 8 with the smallest thickness is selected first. However, the etching process is completed when the lower wiring layer 2 is slightly removed by over-etching. In this way, since only the TaN film at the bottom 8B of the communication hole 8 can be completely removed, it is possible to improve the electrical characteristics by reducing the resistance of this part, that is, the via resistance.
  • a Ru film is formed on the entire surface of the trench 6 and the communication hole 8.
  • the auxiliary nano film 10C is formed. This is the same process as shown in Fig. 9 (A).
  • a seed film 14A may be formed and Cu plating may be applied, or the auxiliary noble film 10C made of this Ru film may be used as a seed film. Since it functions, it is possible to apply a Cu plating process directly on this. It is not limited to.
  • the force for performing the Ar sputtering treatment shown in Fig. 10 (B) is not limited to this, and the base film After forming 10A, the main barrier film 10B made of Ta film shown in FIG. 4 (D) is formed, and then the processes described in FIGS. 4 (E) to 4 (H) are continuously performed. You may make it carry out.
  • the film thickness of the bottom 8B of the communication hole 8 can be made very small compared to the film thickness of other parts. Since only this portion of the TaN film can be selectively removed, for example, via resistance can be suppressed and electrical characteristics can be improved.
  • the communication hole 8 is formed in a part of the recess 5, and the force described by taking the recess 5 formed in a so-called two-stage step shape as an example is not limited to this.
  • the present invention can also be applied to a so-called one-step recess in which the recess 5 itself is a through hole 8 for a through hole or a via hole.
  • the numbers in the above-described embodiments are merely examples, and it is needless to say that the numbers are not limited thereto.
  • the force described by taking the TaN / Ta / Cu, Ta / Ta / Cu laminated structure as an example of the laminated structure of the barrier film / seed film as a whole is not limited to this kind of laminated structure, for example, TiN /
  • the present invention also relates to a Ti / Cu laminated structure, a TaN / Ru / Cu laminated structure, a Ti / Cu laminated structure, and a TiN / Ti / Ru, Ti / Ru, TaN / Ru, and TaN / Ta / Ru laminated structure.
  • the method can be applied.
  • each high-frequency power source is not limited to 13.56 MHz, and other frequencies such as 27.0 MHz can also be used.
  • the inert gas for plasma is not limited to Ar gas, and other inert gas such as He or Ne may be used.
  • the force S described by taking the semiconductor wafer as an example of the object to be processed is not limited thereto, and the present invention can be applied to an LCD substrate, a glass substrate, a ceramic substrate, and the like.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

明 細 書
成膜方法、成膜装置、コンピュータプログラム及び記憶媒体
技術分野
[0001] 本発明は、半導体ウェハ等の被処理体の表面に形成されている凹部の表面に効 果的に金属膜等の薄膜を形成する成膜方法、成膜装置、コンピュータプログラム及 び記憶媒体に関する。
背景技術
[0002] 一般に、半導体デバイスを製造するには、半導体ウェハに成膜処理やパターンェ ツチング処理等の各種の処理を繰り返し行って所望のデバイスを製造する力 半導 体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微 細化されている。そして、配線材料や埋め込み材料としては、各種寸法の微細化に より、より電気抵抗を小さくする必要から電気抵抗が非常に小さくて且つ安価である 銅を用いる傾向にある（特開 2000— 77365号公報)。そして、この配線材料や埋め 込み材料として銅を用いる場合には、その下層との密着性等を考慮して、一般的に はタンタル金属 (Ta)やタンタル窒化膜 (TaN)等力 Sバリヤ層として用いられる。
[0003] このノ リャ層を形成するには、プラズマスパッタ装置内にてウェハ表面にまず、下 地層としてタンタル窒化膜 (以下、「TaN膜」とも称す)やタンタル膜 (以下「Ta膜」とも 称す）を形成し、次に、同じプラズマスパッタ装置内にてタンタル膜（下地層が Ta膜の 時には成膜条件を変える）を形成することによって、バリヤ層を形成する。その後、こ のノ リャ層の表面に銅膜よりなる薄いシード膜を形成し、次にウェハ表面全体に銅メ ツキ処理を施すことにより、凹部内を埋め込むようになつている。
[0004] ところで、下層の配線層と絶縁膜を挟んで積層される上層の配線層とを電気的に 接続する場合には、上記下層の配線層上に上記絶縁層を形成した後に、この絶縁 層にビアホールやスルーホールのような連通穴を形成してこの連通穴の底部に上記 下層の配線層を露出させ、その後、この連通穴を上層の配線層の材料で埋め込むと 同時に上層の配線層を堆積形成するようになっている。そして、上述したように微細 化の要請により線幅やホール（穴)径も更に小さくなされていることから、上記した上 下の配線層間の接続構造に関しても、その電気抵抗をより下げる工夫がなされてい る。その一例として、上記連通穴の底部を下層の配線層の厚さ方向に所定の深さま で削って、この連通穴を埋め込む埋め込み材料と下層の配線層との接触抵抗をより 小さくするようにした構造が採用されている。このような構造をいわゆるパンチスルー 構造と称し、この作成方法を、いわゆるパンチスループロセスと称している。
[0005] しかしながら、このようなパンチスループロセスにおいて、凹部の底部を削り取って 肖 |Jり込み窪み部を形成している力 s、凹部の幅に依存することなぐ同じ深さの削り込 み窪み部を形成することはむずかしい。また、凹部にノ リャ層ゃシード膜を精度良く 形成することはむずかしレ、のが実情である。
発明の開示
[0006] 本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたもの である。本発明の目的は、ノ リャ層ゃシード膜等の成膜時のプロセス条件を適切に 選択することにより、凹部の最下層の底部のみを選択的に削り取りつつ凹部内の表 面を含む被処理体の表面全域に薄膜を形成することができ、しかも凹部の幅に依存 することなく同じ深さだけ底部を削り取って同じ深さの削り込み窪み部を形成すること ができ、更には削り込み窪み部の底部の電気抵抗上昇の原因となる例えば Ta' Cu 混合層を取り除きつつ凹部の側面や上面に薄膜を形成することが可能な成膜方法、 成膜装置、コンピュータプログラム及び記憶媒体を提供することにある。
[0007] 本発明者等は、プラズマスパッタ処理により金属膜を成膜する際に、バイアス電圧 や金属ターゲットへの直流電力やプラズマ電力等のプロセス条件を適宜調整して金 属粒子の中性原子と金属粒子イオンとの比率を制御することにより、半導体ウェハの 表面を含むウェハ表面全域に金属膜を形成することができる、とレ、う知見を得ること により本発明に至ったものである。
また本発明者等は、プラズマスパッタ処理時に、特にプロセス圧力を従来処理の場 合よりも大きく設定することにより、イオンと比較して金属粒子の中性原子を多くでき、 これによりウェハ表面の平坦面や側壁部分には Cu中性原子が優勢になって Cu膜を 積極的に堆積できる一方、深い窪み部の底部ではバイアス電力により奥まで引き込 まれる金属イオンやガスイオンが優勢になって底部を更に削り取ることができる、とい う知見を得ることにより本発明に至ったものである。
[0008] 本発明は、真空引き可能になされた処理容器内に設けられた載置台に、表面に凹 部が形成された被処理体を載置する工程と、処理容器内で不活性ガスをプラズマ化 することにより形成されたプラズマにより金属ターゲットをイオン化させて金属イオンを 含む金属粒子を発生させ、該金属粒子を前記処理容器内の載置台上に載置した被 処理体にバイアス電力により引き込んで前記被処理体の表面に前記金属を含む薄 膜を形成する工程とを備え、前記被処理体の表面に薄膜を形成する工程は、前記被 処理体の凹部の底部を削って削り込み窪み部を形成しつつ前記凹部内の表面を含 む前記被処理体の表面全体に第 1の金属を含むバリヤ層を形成するバリヤ層形成 工程と、前記削り込み窪み部の底部を更に削って前記凹部内の表面を含む前記被 処理体の表面に第 2の金属を含むメツキ用の補助シード膜を形成する補助シード膜 形成工程と、を有することを特徴とする成膜方法である。
[0009] この発明によれば、バリヤ層や補助シード膜等の成膜時のプロセス条件を適切に 選択することにより、凹部の最下層の底部のみを選択的に削り取りつつ凹部内の表 面を含む被処理体の表面全域に薄膜を形成することができる。し力、も凹部の幅に依 存することなく同じ深さだけ底部を削り取って同じ深さの削り込み窪み部を形成するこ とができ、更には削り込み窪み部の底部の電気抵抗上昇の原因となる例えば Ta' Cu 混合層を取り除きつつ凹部の側面や上面に薄膜を形成することができる。
[0010] 本発明は、前記補助シード膜形成工程の後に、メツキ用の本シード膜を形成する 本シード膜形成工程を行うことを特徴とする成膜方法である。
[0011] 本発明は、前記本シード膜形成工程の後に、前記第 2の金属によるメツキを施すメ ツキ工程を行うことを特徴とする成膜方法である。
[0012] 本発明は、前記バリヤ層形成工程は、前記凹部内の表面を含む前記被処理体の 表面全体に前記第 1の金属の窒化膜よりなる下地膜を形成する下地膜形成工程と、 前記削り込み窪み部を形成しつつ少なくとも前記凹部内の側壁に前記第 1の金属の 単体よりなる主ノ リャ膜を形成する主ノ リャ膜形成工程とを含むことを特徴とする成 膜方法である。
[0013] 本発明は、前記第 1の金属は Taよりなり、且つ前記第 2の金属は Cuよりなることを 特徴とする成膜方法である。
[0014] 本発明は、前記バリヤ層形成工程は、前記凹部内の表面を含む前記被処理体の 表面全体に前記第 1の金属の窒化膜よりなる下地膜を形成する下地膜形成工程と、 前記削り込み窪み部を形成しつつ少なくとも前記凹部内の側壁に前記第 1の金属の 単体よりなる主ノ リャ膜を形成する主ノ リャ膜形成工程と、第 3の金属を含む補助バ リャ膜を形成する補助バリヤ膜形成工程と、を含むことを特徴とする成膜方法である
〇
[0015] 本発明は、前記補助バリヤ膜形成ステップの後に、前記第 2の金属によるメツキを 施すメツキ工程を行うことを特徴とする成膜方法である。
[0016] 本発明は、前記第 1の金属は Taよりなり、前記第 2の金属は Cuよりなり、且つ前記 第 3の金属は Ruよりなることを特徴とする成膜方法である。
[0017] 本発明は、前記補助シード膜形成工程は、前記処理容器内の圧力を 30〜90mT orrの範囲内に設定して行うことを特徴とする成膜方法である。
[0018] 本発明は、前記補助シード膜形成工程は、前記バイアス電力を 100〜250ワットの 範囲内に設定して行うことを特徴とする成膜方法である。
[0019] 本発明は、前記補助シード膜形成工程は、前記プラズマを形成するための電力を 0. 5〜2キロワットの範囲内に設定して行うことを特徴とする成膜方法である。
[0020] 本発明は、前記被処理体の凹部は、ビアホールまたはスルーホールとなる連通穴 を有し、 2段階の段部状に形成されて!/、ることを特徴とする成膜方法である。
[0021] 本発明は、前記凹部は、ビアホールまたはスルーホールとなる連通穴からなること を特徴とする成膜方法である。
[0022] 本発明は、真空引き可能になされた処理容器と、表面に凹部の形成された被処理 体を載置するための載置台と、前記処理容器内へ少なくとも不活性ガスを含む所定 のガスを導入するガス導入手段と、プラズマ電力を生成し、前記処理容器内に不活 性ガスのプラズマを発生させるためのプラズマ発生源と、前記処理容器内に設けら れ、直流電力が印加されて、前記プラズマによりイオン化されるべき金属ターゲットと 、前記載置台に対して所定のバイアス電力を供給するバイアス電源と、ガス導入手段 と、プラズマ発生源と、バイアス電源を制御する装置制御部と、を備えた成膜装置に おいて、前記装置制御部は、前記凹部内の前記削り込み窪み部の底部を更に削つ て前記凹部内の表面を含む前記被処理体の表面に第 2の金属を含む薄膜よりなるメ ツキ用の補助シード膜を形成するようにガス導入手段と、プラズマ発生源と、ノ ィァス 電源を制御することを特徴とする成膜装置である。
[0023] 本発明は、コンピュータに、成膜方法を実行させるためのコンピュータプログラムに おいて、成膜方法は、真空引き可能になされた処理容器内に設けられた載置台に、 表面に凹部が形成された被処理体を載置する工程と、処理容器内で不活性ガスを プラズマ化することにより形成されたプラズマにより金属ターゲットをイオン化させて金 属イオンを含む金属粒子を発生させ、該金属粒子を前記処理容器内の載置台上に 載置した被処理体にバイアス電力により引き込んで前記被処理体の表面に前記金 属を含む薄膜を形成する工程とを備え、前記被処理体の表面に薄膜を形成するェ 程は、前記凹部内の底部の削り込み窪み部を更に削って前記凹部内の表面を含む 前記被処理体の表面に第 2の金属を含むメツキ用の補助シード膜を形成する補助シ ード膜形成工程を有することを特徴とするコンピュータプログラムである。
[0024] 本発明は、コンピュータに、成膜方法を実行させるためのコンピュータプログラムを 記憶する記憶媒体において、成膜方法は、真空引き可能になされた処理容器内に 設けられた載置台に、表面に凹部が形成された被処理体を載置する工程と、処理容 器内で不活性ガスをプラズマ化することにより形成されたプラズマにより金属ターゲッ トをイオン化させて金属イオンを含む金属粒子を発生させ、該金属粒子を前記処理 容器内の載置台上に載置した被処理体にバイアス電力により引き込んで前記被処 理体の表面に前記金属を含む薄膜を形成する工程とを備え、前記被処理体の表面 に薄膜を形成する工程は、前記凹部内の底部の削り込み窪み部を更に削って前記 凹部内の表面を含む前記被処理体の表面に第 2の金属を含むメツキ用の補助シー ド膜を形成する補助シード膜形成工程を有することを特徴とする記憶媒体である。
[0025] 本発明に係る成膜方法、成膜装置及び記憶媒体によれば、次のように優れた作用 効果を発揮することができる。
ノ リャ層ゃ補助シード膜等の成膜時のプロセス条件を適切に選択することにより、 凹部の最下層の底部のみを選択的に削り取りつつ凹部内の表面を含む被処理体の 表面全域に薄膜を形成することができる。し力、も凹部の幅に依存することなく同じ深さ だけ底部を削り取って同じ深さの削り込み窪み部を形成することができ、更には削り 込み窪み部の底部の電気抵抗上昇の原因となる例えば Ta ' Cu混合層を取り除きつ つ凹部の側面や上面に薄膜を形成することができる。
図面の簡単な説明
[0026] [図 1]図 1は、本発明に係る成膜装置の一例を示す断面図である。
[図 2]図 2は、パッタエッチングの角度依存性を示すグラフである。
[図 3]図 3は、バイアス電力とウェハ上面の成膜量との関係を示すグラフである。
[図 4]図 4 (A)— (H)は、本発明方法の第 1実施例を説明するためのフローチャートを 示す図である。
[図 5]図 5は、主バリヤ膜の成膜時の連通穴の底部（削り込み窪み部の底部）を示す 部分拡大図である。
[図 6]図 6は、凹部のアスペクト比と底部の銅エッチングレートとの関係を示すグラフで ある。
[図 7]図 7 (A) (B)は、プロセス圧力が低い時と高い時の Cu金属粒子の動向を模式 的に示す図である。
[図 8]図 8 (A) - (D)は、プラズマ電力とバイアス電力とを種々変更した時の Cu膜の 成膜レートを示すグラフである。
[図 9]図 9 (A) (B)は、本発明方法の第 2実施例の工程の一部を示す図である。
[図 10]図 10 (A) - (C)は、 TaN膜を含むノ リャ層の形成方法の変形例の一部を示 す工程図である。
[図 11]図 11 (A)— (C)は、半導体ウェハ上に形成された連通穴を埋め込む前の状 態を示す図である。
[図 12]図 12 (A)— (E)は、連通穴の埋め込み工程を示す図である。
[図 13]図 13 (A) (B)は、幅が種々異なる凹部（トレンチ）の態様を示す図である。 発明を実施するための最良の形態
[0027] 本願発明をより良く理解するため、一般のパンチスループロセスの一例を、図 11及 び図 12を参照して説明する。図 11は半導体ウェハ上に形成された連通穴を埋め込 む前の状態を示す図であり、図 11 (A)は平面図、図 11 (B)は図 11 (A)中の A— A 線矢視断面図、図 11 (C)は斜視図をそれぞれ示す。図 12は連通穴の埋め込みェ 程を示す図である。
[0028] この半導体ウェハ Wは例えばシリコン基板よりなり、このシリコン基板の表面に、例 えば銅よりなる下層の配線層 2及びシリコン酸化膜等よりなる絶縁層 4が順次積層さ れている。そして、この絶縁層 4の表面に凹部 5が形成されている。この凹部 5には、 ここでは上層の配線層を形成するための所定の幅の配線溝、すなわちトレンチ 6とな つており、このトレンチ 6の底部に部分的に、上記絶縁層 4を貫通して下層の配線層 2 へ連通されたビアホールやスルーホールとなる連通穴 8が形成されて!/、る。この連通 穴 8の直径 L1は非常に小さくて例えば 60〜200nm程度であり、凹部 5、すなわちト レンチ 6の幅 L2は例えば 60〜1000nm程度である。
[0029] 上述したような連通穴 8及びトレンチ 6を埋め込むには、まず、図 12 (A)に示すよう に、トレンチ 6内や連通穴 8内の表面を含むウェハ Wの表面全体に、下地層との密着 性の向上や銅の絶縁層 4への拡散防止やマイグレーションの発生阻止等を目的とし て金属膜よりなるバリヤ層 10を例えばプラズマスパッタ等により形成する。このバリヤ 層 10は、例えばタンタル窒化膜 (TaN膜）とタンタル膜 (Ta膜）との 2層構造や、互い に成膜条件を異ならせて成膜したタンタル膜同士の 2層構造が主として採用される。
[0030] 次に、図 12 (B)に示すように、例えば不活性ガスとして Arガスを用いたプラズマェ ツチングを施して、上記連通穴 8の底部に形成したノ リャ層 10を削り取り、更にその 下地である下層の配線層 2をエッチングし、これに所定の深さの肖り込み窪み部 12を 形成する。
次に、図 12 (C)に示すように、例えばスパッタを施すことにより、上記削り込み窪み 部 12や連通穴 8やトレンチ 6の内面を含む全表面に電気メツキ用のシード層 14を非 常に薄く形成する。ここでは上記シード層 14としては、例えば後工程で銅メツキを行う ことから銅 (Cu)膜を用いる。
[0031] 次に、図 12 (D)に示すように、上記シード層 14を起点として電気メツキを施して、上 記削り込み窪み部 12、連通穴 8及びトレンチ 6を上層の配線層 16の材料でそれぞれ 埋め込む。この上層の配線層 16の材料としては、上述のように例えば銅を用いる。 図 12 (E)に示すように、上面の不要な金属材料を研磨処理等によって削り取ること によって、下層の配線層 2と電気的に接続された上層の配線層 16を形成することに なる。
尚、上述したように、トレンチ 6の底部にスルーホールやビアホールのような連通穴 8 を有して、その断面が 2段階で段部状になされた凹部 5の形状力 いわゆるデュアル ダマシン (Dual Damascene)構造と称される。
[0032] ところで、上述したような従来の成膜方法において、図 12 (B)に示すようなプラズマ エッチング工程では、例えば点 P1に示すような角部においてはエッチングにより飛散 するバリヤ層の粒子は特定の方向に絞られた角度範囲内で指向性を持って飛散す る特性を有しており、この場合、線幅や溝幅がかなり広い場合には、特に問題は顕著 にはならなかった力 前述したように溝幅等が lOOnm程度まで小さくなると、上記特 定の方向に飛散する粒子が対向壁面に付着してここに堆積突起物 18を形成する場 合があった。このように堆積突起物 18が発生すると、次の図 12 (C)に示すプラズマス ノ /タエ程において、スパッタ粒子の指向性が高いことから上記堆積突起物 18の影 となる部分が発生して、いわゆるシャドーイング現象が発生して、上記堆積突起物 18 の影部 20にシード層 14が付着しなくなる、といった問題があった。このようにシード層 14の付着しない部分が発生すると、図 12 (D)に示すように、この部分に空洞、すな わちボイド 22が発生して好ましくな!/、。
[0033] また図 13は幅 L2が種々異なる凹部 5 (トレンチ 6)の態様を示す図である力 半導 体ウェハ Wの表面には、実際には、図 13に示すように、幅 L2が種々異なる凹部 5が 多種類存在しており、この場合、連通穴 8 (この直径 L1は同じ）のアスペクト比は同じ であってもトレンチ 6のアスペクト比が異なると連通穴 8の底部から上方を見通す角度 Θ 1、 Θ 2が図中に示すように異なる（θ 1 < Θ 2)ので、凹部の最下層である連通穴 8 の底部に堆積するバリヤ層 10の厚さ Hl、 H2がそれぞれ異なってしまう。このため、 上記バリヤ層 10の厚さ Hl、 H2の相異に起因して、このバリヤ層を削り取って底部に 形成される削り込み窪み部 12の深さにバラツキが生じてしまって好ましくない、という 問題があった。
[0034] また図 12 (A)においてノ リャ層 10を形成する際に、一部の Ta金属は、ノ ィァス電 力に引き込まれて連通穴 8の底部の Cu下層配線層 2中に深く打ち込まれてしまい、 ここに削り込み窪み部 12を形成しても電気抵抗が大きくなる原因となる Ta ' Cu混合 物が残存し、この部分における接続電気抵抗を上昇させる原因となっていた。
[0035] 次に、本発明に係る成膜方法、成膜装置、コンピュータプログラム及び記憶媒体の 一実施例を添付図面に基づいて詳述する。
図 1は本発明に係る成膜装置の一例を示す断面図である。ここでは成膜装置として ICP (Inductively Coupled Plasma)型プラズマスパッタ装置を例にとって説明す る。図示するように、この成膜装置 32は、例えばアルミニウム等により筒体状に成形さ れた処理容器 34を有している。この処理容器 34は接地され、この底部 36には排気 口 38が設けられて、スロットルバルブ 40を介して真空ポンプ 42により真空引き可能 になされている。
[0036] この処理容器 34内には、例えばアルミニウムよりなる円板状の載置台 44が設けら れると共に、載置台 44の上面に静電チャック 46が設置されており、この静電チャック 46上に被処理体である半導体ウェハ Wを吸着して保持できる。尚、この静電チャック 46には、図示しない吸着用の直流電圧が必要に応じて印加される。この載置台 44 は、この下面の中心部より下方へ延びる支柱 48により支持されており、この支柱 48の 下部は、上記容器底部 36を貫通している。そして、この支柱 48は、図示しない昇降 機構により上下移動可能になされており、上記載置台 44自体を昇降できる。
[0037] 上記支柱 48を囲むようにして伸縮可能になされた蛇腹状の金属べローズ 50が設 けられており、この金属べローズ 50は、その上端が上記載置台 44の下面に気密に 接合され、また下端が上記底部 36の上面に気密に接合されており、処理容器 34内 の気密性を維持しつつ上記載置台 44の昇降移動を許容できる。この載置台 44には 、ウェハ Wを冷却する冷媒を流す冷媒循環路 52が形成されており、この冷媒は支柱 48内の図示しな!/、流路を介して給排されて!/、る。
[0038] また容器底部 36には、これより上方に向けて例えば 3本（図示例では 2本のみ記す )の支持ピン 54が起立させて設けられており、また、この支持ピン 54に対応させて上 記載置台 44にピン揷通孔 56が形成されている。従って、上記載置台 44を降下させ た際に、上記ピン揷通孔 56を貫通した支持ピン 54の上端部でウェハ Wを受けて、こ のウェハ Wを外部より侵入する図示しな!/、搬送アームとの間で移載ができる。このた め、処理容器 34の下部側壁には、上記搬送アームを侵入させるために開閉可能に なされたゲートバルブ 58が設けられている。
[0039] またこの載置台 44に設けた上記静電チャック 46には、配線 60を介して例えば 13.
56MHz高周波を発生する高周波電源よりなるバイアス電源 62が接続されており、 上記載置台 44に対して所定のバイアス電力を印加できる。またこのバイアス電源 62 はその出力されるバイアス電力を必要に応じて制御できる。
[0040] 一方、上記処理容器 34の天井部には、例えば窒化アルミニウム等の誘電体よりな る高周波に対して透過性のある透過板 64が Oリング等のシール部材 66を介して気 密に設けられている。そして、この透過板 64外方には、処理容器 34内の処理空間 6 8に例えばプラズマガスとしての Arガスをプラズマ化してプラズマを発生するための プラズマ発生源 70が設けられる。尚、このプラズマガスとして、 Arに代えて他の不活 性ガス、例えば He、 Ne等を用いてもよい。具体的には、上記プラズマ発生源 70は、 上記透過板 64に対応させて設けた誘導コイル部 72を有しており、この誘導コイル部 72には、プラズマ発生用の例えば 13. 56MHzの高周波電源 74が接続されて、上 記透過板 64を介して処理空間 68に高周波を導入できるようになつている。ここで、こ の高周波電源 74より出力されるプラズマ電力も必要に応じて制御できるようになって いる。
[0041] また上記透過板 64の直下には、導入される高周波を拡散させる例えばアルミユウ ムよりなるバッフルプレート 76が設けられる。そして、このバッフルプレート 76の下部 には、上記処理空間 68の上部側方を囲むようにして例えば断面が内側に向けて傾 斜されて環状 (截頭円錐殻状）になされた金属ターゲット 78が設けられており、この金 属ターゲット 78には可変直流電源 80が接続されている。この可変直流電源 80から 出力される直流電力も必要に応じて制御できる。ここでは金属ターゲット 78として例 えば Ta膜や TaN膜を成膜する時にはタンタル金属が用いられ、 Cu膜を成膜する時 には銅が用いられる。これら金属はプラズマ中の Arイオンにより金属原子、或いは金 属原子団としてスパッタされると共に、プラズマ中を通過する際に多くはイオン化され [0042] またこの金属ターゲット 78の下部には、上記処理空間 68を囲むようにして例えばァ ルミニゥムよりなる円筒状の保護カバー 82が設けられており、この保護カバー 82は接 地されると共に、この下部は内側へ屈曲されて上記載置台 44の側部近傍に位置さ れている。また処理容器 34の底部には、この処理容器 34内へ必要とされる所定のガ スを導入するガス導入手段として例えばガス導入口 84が設けられる。このガス導入 口 84力、らは、プラズマガスとして例えば Arガスや他の必要なガス例えば N2ガス等 1S ガス流量制御器、バルブ等よりなるガス制御部 86を通して供給される。
[0043] ここで成膜装置 32の各構成部は、例えばコンピュータ等よりなる装置制御部 88に 接続されて制御される構成となっている。具体的には装置制御部 88は、ノ ィァス電 源 62、プラズマ発生用の高周波電源 74、可変直流電源 80、ガス制御部 86、スロット ノレバルブ 40、真空ポンプ 42等の動作を制御し、本発明の金属膜等の薄膜を成膜す る時に次のように動作する。
まず装置制御部 88の支配下で、真空ポンプ 42を動作させることにより真空にされ た処理容器 34内に、ガス制御部 86を動作させつつ Arガスを流し、スロットルバルブ 40を制御して処理容器 34内を所定の真空度に維持する。その後、可変直流電源 8 0を介して直流電力を金属ターゲット 78に印加し、更に高周波電源 74を介して誘導 コイル部 72に高周波電力（プラズマ電力）を印加する。
[0044] 一方、装置制御部 88はバイアス電源 62にも指令を出し、載置台 44に対して所定 のバイアス電力を印加する。このように制御された処理容器 34内においては、金属タ 一ゲット 78、誘導コイル部 72に印加された電力によりアルゴンプラズマが形成されて アルゴンイオンが生成され、これらイオンは金属ターゲット 78に衝突し、この金属ター ゲット 78がスパッタされて金属粒子が放出される。
また、スパッタされた金属ターゲット 78からの金属粒子である金属原子、金属原子 団はプラズマ中を通る際に多くはイオン化される。ここで金属粒子は、イオン化された 金属イオンと電気的に中性な中性金属原子とが混在する状態となって下方向へ飛散 して行く。そして、特に金属イオンは、載置台 44に印加されたバイアス電力に引きつ けられ、ウェハ Wに対し指向性の高!/、金属イオンとして載置台 44上のウェハ Wに堆 ¾ ^る。 [0045] 後述するように、装置制御部 88は、例えばバイアス電源 62に大きな出力を出す指 令を与えることによりプラズマ中の Arイオンにおいても載置台 44側に引きつけること が可能となり、成膜とスパッタエッチングの両方が同時に起きることが達成される。ここ で装置各構成部の制御は、装置制御部 88により、所定の条件で金属膜の成膜が行 われるように作成されたプログラムに基づいて制御される。この際、例えばフロッピー ディスク (FD)やコンパクトディスク（CD)、フラッシュメモリー等の記憶媒体 90に、各 構成部の制御を行うための命令を含むプログラムを格納しておき、このプログラムに 基づいて所定の条件で処理を行うように各構成部を制御させる。
[0046] 次に、以上のように構成された成膜装置 32を用いて行われる本発明の成膜方法に ついて説明する。
図 2はスパッタエッチングの角度依存性を示すグラフ、図 3はバイアス電力とウェハ 上面の成膜量との関係を示すグラフ、図 4は本発明方法の第 1実施例を説明するた めのフローチャートを示す図である。
[0047] まず本発明方法の第 1の特徴は、一連の成膜処理の内の特定の工程において、プ ラズマによるスパッタ成膜により金属膜等の薄膜を形成する際に、バイアス電力、直 流電力、プラズマ電力等を適切な大きさに制御することである。このことにより金属ィ オンに対する引き込みによる成膜とプラズマガス (Arイオン）によるスパッタエッチング とが同時に生ずるようにし、しかも、凹部の最下層の底部が削り取られるような状態に 設定し、半導体ウェハに形成されている凹部の最下層の底部を削り取って削り込み 窪み部を形成しつつ表面に金属膜を堆積させることができる。具体的には、この時の バイアス電力は、金属ターゲット 78に対する対向面、すなわち図 1においてはウェハ の上面に関して、金属イオンに対する引き込みによる成膜レートとプラズマガス (Ar+ )によるスパッタエッチングのエッチングレートとが略均衡するような大きさに設定され
[0048] また本発明の第 2の特徴は、プラズマによるスパッタ成膜により金属膜を形成する際 に、特に処理容器内の圧力（プロセス圧力）を従来方法の場合よりもかなり高くしてィ オンの発生量よりも金属粒子の中性金属原子の発生量を多くし、これにより、ウェハ 表面や側壁部分には中性金属原子が優勢になって金属膜を積極的に堆積させるこ とである。一方、深い窪み部の底部ではバイアス電力により奥まで引き込まれる金属 イオンやガスイオンが優勢になって底部の例えば Ta' Cu混合層を更に削り取るよう にする。
[0049] 以上の点について更に詳しく説明する。
まず、成膜量を考慮しなレ、でプラズマガスによるスパッタエッチングのエッチングレ ートについてその特性を検討すると、スパッタ面の角度とエッチングレートとの関係は 図 2に示すグラフのようになる。ここでスパッタ面の角度とは、スパッタ面の法線がスパ ッタガス (Arイオン: Ar+)の入射方向（図 1中では下向き方向）となす角度を指し、例 えばウェハ上面及び凹部 5 (図 12参照）の底部は共に" 0度〃であり、凹部側壁は" 90 度"である。
[0050] このグラフから明らかなように、ウェハ上面 (スパッタ面の角度 =0度）はある程度ス パッタエッチングが行われ、凹部の側壁（スパッタ面の角度 = 90度）はほとんどスパッ タエッチングが行われず、また凹部の開口の角部（スパッタ面の角度 =40〜80度近 傍）はかなり激しくスパッタエッチングされることが判る。
[0051] さて、図 1に示すような ICP型スパッタ装置よりなる成膜装置では、ウェハ W側に印 加するバイアス電力とウェハ上面（凹部の側壁ではない）に堆積する成膜量との関係 は図 3に示すような関係となる。すなわち、一定のプラズマ電力及び金属ターゲット 7 8への一定の直流電力を加えている状況において、バイアス電力がそれ程大きくな い場合には、金属イオンの引き込み及び中性金属原子によって高い成膜量が得ら れるカ S、バイアス電力が増加すると、ウェハ表面がバイアス電力により加速されたプラ ズマガスであるアルゴンイオンによりスパッタされる傾向が次第に強くなり（図 2参照）、 この結果、折角、堆積した金属膜がエッチングされてしまう。
[0052] このエッチングは当然のこととしてバイアス電力が大きくなる程、激しくなる。従って、 引き込まれる金属イオン及び中性金属原子による成膜レートとプラズマガスのイオン によるスパッタエッチングのエッチングレートとが同一になると、成膜とエッチングとが 相殺されて、ウェハ上面の成膜量力 S "ゼロ"になり、この時の条件は図 3中の点 XI (バ ィァス電力： 350W)に対応する。尚、図 3中のバイアス電力や成膜量は単に一例を 示したに過ぎず、プラズマ電力や直流電力を制御することによって、上記特性曲線は 図 3中の一点鎖線にて示すように変動する。
[0053] 従来、この種のスパッタ装置で一般的に動作される条件は、領域 A1の部分であり、 ノ ィァス電力をあまり大きくせずに、高い成膜量 (成膜レート）を稼ぐことができる領域 であった。すなわち成膜量は、バイアスが零の時とほとんど変わらず（不活性ガスの プラズマによるエッチングは発生せず）に、且つ引き込まれる金属イオンが最大となる 領域であり、凹部の底部においてもある程度の成膜量が稼げる領域である。これに対 して、ここでは主に引き込み金属イオン及び中性金属原子による成膜とプラズマガス によるスパッタエッチングとが同時に生ずる領域で行うようにしている。更に詳しくは、 上述のようにウェハ上面において、引き込み金属イオン及び中性金属原子による成 膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するよ うな領域 A2で行う。ここで〃略均衡"とは、ウェハ上面の成膜量が"ゼロ"の場合のみな らず、領域 A1における成膜量と比較して 3/10程度までの僅力、な膜厚で成膜量が 生ずる場合も含むものである。
[0054] さて、以上のような現象を理解した上で、本発明方法につ!/、て説明する。
まず、図 1において載置台 44を下方へ降下させた状態で処理容器 34のゲートバル ブ 58を介して真空引き可能になされた処理容器 34内へウェハ Wを搬入し、これを支 持ピン 54上に支持させる。そして、この状態で載置台 44を上昇させると、この上面に ウェハ Wが受け渡され、このウェハ Wが静電チャック 46により載置台 44の上面に吸 着される。
[0055] そして、載置台 44上にウェハ Wを載置して吸着固定した後、成膜処理を開始する 。この時、ウェハ Wの上面には、図 11 (B)において説明した構造と同じ構造の凹部 5 (図 4 (A)参照）が予め搬入前に前工程で形成されている。すなわち、下層の Cuより なる配線層 2上に絶縁層 4が形成され、この絶縁層 4に上記凹部 5が形成されている 。この凹部 5は、溝状のトレンチ 6 (図 11 (A)参照）よりなり、この底部にビアホールや スルホールのような連通穴 8が配線層 2に届くように形成されており、凹部全体として 2段階の段部状になされて!/、る。
[0056] まず、金属ターゲット 78としてここでは第 1の金属としてタンタルが用いられており、 処理容器 34内を所定の圧力に真空弓 Iきした後に、プラズマ発生源 70の誘導コィノレ 部 72にプラズマ電力を印加し、且つバイアス電源 62より所定のバイアス電力を載置 台 44の静電チャック 46に印加する。更に金属ターゲット 78には可変直流電源 80より 所定の直流電力を印加して成膜を行う。まず最初に、図 4 (B)に示すように、ノ リャ層 形成工程の一部として下地膜 10Aを形成する下地膜形成ステップを行う。ここでは、 下地膜 10Aとして TaN膜、すなわち第 1の金属の窒化膜を形成するためにガス導入 口 84よりプラズマガスである例えば Arガスの他に、窒化ガスとして N2ガスを処理容 器 34内に供給する。これにより、図 4 (B)に示すように、ウェハ Wの上面のみならず、 凹部 5内の側壁や底面にも略均一に下地膜 10Aとして TaN膜を形成する。この時の ノ ィァス電力は図 3中の領域 A1であって従来の一般的な成膜条件と同じであり、具 体的には 100W (ワット）程度である。
[0057] 上記のように下地膜 10Aの形成が完了した後、次に第 1の金属の単体よりなる主バ リャ膜 10Bとして Ta膜を形成するために主ノ リャ膜形成ステップを行い、これにより ノ リャ層 10を形成する。すなわち、この主ノ リャ膜形成ステップでは、バイアス電力 を増加して図 3中の領域 A2内に設定する。この第 1実施例では上記主ノ リャ膜形成 ステップは、上記凹部 5以外のウェハ Wの表面において上記金属粒子による成膜量 と不活性ガスのプラズマによるエッチング量とが実質的に同じになるように条件設定 された第 1ステップと、上記凹部 5以外のウェハ Wの表面において上記金属粒子によ る成膜量が不活性ガスのプラズマによるエッチング量よりも僅かに大きくなるように条 件設定された第 2ステップとにより構成してもよいし、或いは第 2ステップだけにより構 成してもよい。
[0058] 例えば第 1と第 2ステップとにより構成した場合には、第 1ステップではウェハ上面の 成膜量を〃ゼロ"に設定するためにバイアス電力を図 3中のポイント XIに設定する。こ の時のバイアス電力は、具体的には 350Wである。尚、この時にガス導入口 84から は N2ガスの供給は停止して Arガスのみを供給する。これにより、図 4 (C)に示すよう に、凹部 5の最下層（連通穴 8に相当）の底部が削り取られることによって Cuよりなる 配線層 2の上面側が削られ、ここに削り込み窪み部 12が形成される。
[0059] 上記したように膜がほとんど形成されない理由は次のように説明される。すなわち、 上述のようにバイアス電力の大きさを図 3中の領域 A2、詳しくは、ポイント XIに設定 することにより、ウェハの上面では引き込まれる金属イオンと中性金属原子とによる成 膜レートとプラズマガス (Ar+)によるスパッタエッチングのエッチングレートとが略均衡 するので、結果的に金属膜の成膜量が略ゼロになるのに対して、凹部 5の連通穴 8の 底部については、成膜レートよりもエッチングレートの方が大きくなるからであり、この 結果、連通穴 8の底部が削り込まれて行くことになる。上記した事項をウェハ単位面 積について原子レベルで表記すると以下のようになる。
[0060] <ウェハ上面〉
∑Ta+∑Ta+ =∑Ar+
<連通穴 8の底部〉
∑Ta+ <∑Ar+
ここで Taは中性金属原子を示し、 Ta+は金属イオンを示し、これらは共に金属膜の 成膜に寄与する。これに対して、 Ar+は Arイオンであり、エッチングに寄与する。従つ て、ウェハ上面では Taも Ta+も十分に到達し、また Ar+も十分に到達するので、結果 的に成膜量は〃ゼロ"になる。
これに対して、連通穴 8の底部には、この穴径が非常に小さいことから、指向性の高 い Ta+と Ar+は到達する力 指向性の劣る中性金属原子である Taは到達し難くなつ ている。この結果、成膜に寄与する Taが到達しない分だけ、連通穴 8の底部は削り取 られることになる。この時の削り取り量は第 1ステップの処理時間を制御することにより コントロールする。尚、ここでは説明を簡単にするために、成膜された Ta、 Ta+の 1個 分は、それぞれ Ar+ 1個の衝突により成膜された面より飛び出る（エッチングされる）と 想定している。
[0061] この第 1ステップが終了したならば、次に第 2ステップへ移行する。この第 2ステップ ではバイアス電力を、領域 A2内のポイント XI以外の点、例えば A3に設定して、領 域 A1の場合の成膜レートと比較して遥かに少ない僅力、な厚さの金属膜を形成する。 この結果、連通穴 8の底部を除くウェハ表面の全体、すなわち、凹部 5内の表面や連 通穴 8の側面に主ノ リャ膜 10として Ta膜を成膜する。この場合にも、連通穴 8の底部 は、前述した理由により成膜レートよりもエッチングレートの方が大きいので、 Ta膜が 付着することなく更に削り取られて行くことになる。このため、肖 IJり込み窪み部 12の窪 み形状は更に大きくなる。すなわちウェハ上面において "∑Ta+∑Ta+〉∑Ar+"で あり、連通穴 8の底部において〃∑Ta+く∑Ar+"となる。また、この場合の底部のエツ チングレートは、ウェハ上面に僅かに膜が堆積するように、成膜に寄与する金属粒子 をスパッタイオンより多くなるように設定した分だけ、上記第 1ステップの場合よりは少 し/ J、さくなる。
[0062] このように、上記第 1ステップにおいてウェハ表面における成膜量とスパッタエツチ ング量とが釣り合っているので、図 4 (C)のプロセス終了後においても図 4 (B)におけ る下地膜 10Aの厚みは変わらない。このため下地膜 10Aとしては、肖 IJり込み窪み部 1 2の穴の深さによらず、その厚みがウェハ表面において例えば 3. 5nm、連通穴 8の 底部において 1. Onmとすることができ、 lOnm以下であり、より好ましい 5nm以下の 極薄に設定されている。
[0063] 一方、従来における成膜方法では、図 12 (A)においてバリヤ層 10の厚みは、削り 込み窪み部の穴の深さにより変わり、その深さを 50nm程度とした場合、ウェハ表面 において 60nm位必要となる。これは図 12 (B)の Arエッチングプロセスにて、ウェハ 表面も同時にエッチングされるからである。さらにウェハ表面で 60nmの下地膜が形 成されて!/、ると、連通穴底部にお!/、て 10nm〜20nm程の力、なり厚!/、バリヤ層が形成 されるのは避けられず、これはエッチングプロセス（図 12 (B) )初期においては、削り 込み窪み部が形成されずノ リャ層のみがエッチングされることを示している。
[0064] また本願においては上記第 1及び第 2ステップを通じて、ウェハ表面における成膜 量が略ゼロになるよう条件設定されているので、図 12 (B)にて説明したように凹部の 側面に堆積突起物 18が生ずることはない。またここで形成される削り込み窪み部 12 の深さは、連通穴底部の下地膜が極薄であることから、凹部の幅 L2 (図 13参照）に 関係なくウェハ面内において略均一化することが出来る。
[0065] ここで理想的には、上述したように、連通穴 8の底部（削り込み窪み部 12の底部）に は Ta膜は付着しないが、実際には、上記第 1及び第 2ステップにおいてこの底部にも 僅かな Ta膜（主ノ リャ膜）が付着することは避けることができない。すなわち、図 5は 主バリヤ膜の成膜時（図 4 (D)参照）の連通穴の底部（削り込み窪み部 12の底部）を 示す部分拡大図であり、連通穴 5の側壁に付着する主バリヤ膜 (Ta膜） 10Bの厚さ H 1はかなり厚くなる力 この底部にも僅かな厚さ H2ではある力 S、主ノ リャ膜 10Bが付 着してしまう。この厚さ H2は例えば lnm程度である。
[0066] 更に好ましくないことに、この底部近傍においては Ta+イオンがバイアス電力により 引き込まれているために、 Ta+イオンが Cu配線層 2中に打ち込まれてしまい、ここに 電気抵抗上昇の原因となる Ta' Cu混合層 100が形成されてしまう。この結果、この状 態で Cuシード膜を形成し、更に Cuメツキを施した場合には、上記 Ta ' Cu混合層 100 や厚さ H2の Ta膜よりなる主ノ リャ膜 10Bによる影響を受けて、この部分における接 続電気抵抗が増大してしまう、という不都合が生じてしまう。
[0067] 尚、ここでは第 1及び第 2ステップの両方を行った場合を示した力 第 1ステップに おいてもウェハ表面や凹部 5や連通穴 8の側壁等にも非常に僅かに Ta膜が堆積し T aN/Taバリヤ膜を形成するので、第 1及び第 2ステップの内のいずれか一方のみを 行ってもよい。この場合にも、上記 Ta' Cu混合層 100や厚さ H2の Ta膜による電気抵 抗の問題は生ずる。
そこで、本発明では、上記厚さ H2の Ta膜や Ta' Cu混合層 100の問題を除去する ために、次に行う補助シード膜形成工程で、上記厚さ H2の Ta膜や Ta ' Cu混合層 1
00を除去するようにしている。
すなわち、上述のように、 TaN膜と Ta膜の積層構造よりなるバリヤ層 10を形成するバ リャ層形成工程が終了したならば、次に本発明の特徴とする補助シード膜形成工程 へ移行する。
[0068] まず、このウェハ Wを金属ターゲット 78がタンタルでなく銅により形成された図 1に 示す構成と同じ構成の成膜装置内へ搬入し、図 4 (E)に示すように上記削り込み窪 み部 12の底部を更に削って凹部 5内や連通穴 8内の表面を含むウェハ表面に第 2 の金属を含む薄膜よりなるメツキ用の補助シード膜 14Aを形成する。ここで第 2の金 属としては Cuを用い、上記補助シード膜 14Aは Cu膜よりなる。ここでは、 Cu膜よりな る補助シード膜 14Aを形成する際に、肖り込み窪み部 12の底部を打ち抜いて更に 肖 IJり取りつつ、ウェハの上面側は勿論のこと、この連通穴 8や凹部 5の側面に Cu膜を それぞれ堆積させ、し力、も凹部 5内の段部の角部 102に悪影響を与えないようなプロ セス条件を設定する。 [0069] このようなプロセス条件としては、例えば従来方法で Cu膜をプラズマスパッタリング で形成する場合には、プロセス圧力は例えば 5mTorr程度に設定していた力 本発 明の場合には、プロセス圧力をかなり高くして、例えば 30〜90mTorrの範囲内に設 定する。また、バイアス電力は、例えば 100〜250ワット（0. 32W/cm2〜0. 8W/c m2)の範囲内に設定する。
[0070] 更には、プラズマ発生源 70におけるプラズマを形成するための電力、すなわち高 周波電源 74の電力は 0. 5〜2キロワットの範囲内に設定する。
前述したように、特にプロセス圧力を上述したような範囲に設定することにより、ブラ ズマの濃度を高めると共に、ウェハ上面側においては主として膜付けの因子となる銅 の中性金属原子の量を、エッチングの因子となる Cu+イオンと Ar+イオンの合計ィォ ンよりも多くして中性金属原子が優勢となるような状態にし、且つ連通穴 8の深い部分 においては銅の中性金属原子をほとんどなくしてバイアス電力によって引き込まれる Cu+イオンや Ar+イオンを中性金属原子よりも多くしてこれらのイオンが優勢となるよ うな状態にする。
[0071] この結果、上述したように削り込み窪み部 12の底部を更に下方へ削り取りつつ、そ れ以外の表面には薄く Cu膜よりなる補助シード膜 14Aを堆積することができる。ここ で上述のように、肖り込み窪み部 12の底部は更に削り取られるので、ここに位置した Ta ' Cu混合層 100を削り取って除去することができる。このような補助シード膜形成 工程の処理は、プロセス圧力が異なる点を除いて、図 3中の例えば領域 A2が用いら れることになる。またここで、 Cuと Cu+イオンの付着力は Taのそれに比べて低いため 、バイアス電力の A2領域（図 3参照）では、 Cu+イオンは堆積した Cu膜に対しエッチ ングの因子として働らく。
[0072] このようにして、補助シード膜形成工程が終了したならば、次に、本シード膜形成ェ 程へ移行し、ここではプラズマ電力を図 3中の領域 A1に設定して従来方法と同様な 条件に設定し、図 4 (F)に示すようにウェハ上面のみならず、凹部 5内の側壁及び底 部にも薄く銅よりなる本シード層 14Bを形成する。これにより、補助シード膜 14Aと本 シード膜 14Bの積層構造よりなるシード層 14を形成することになる。
[0073] 尚、上記のような銅の金属ターゲットが装着された成膜装置は、先のタンタルの金 属ターゲットが装着された成膜装置に真空引き可能になされたトランスファチャンバを 介して連結すればよぐ半導体ウェハ wを大気に晒すことなく真空雰囲気中で両成 膜装置間に亘つて搬送することができる。
このようにして、シード層 14を形成したならば、ウェハ Wを成膜装置より取り出して、 これに通常のメツキ処理を施すことによりメツキ工程を行い、図 4 (G)に示すように凹 部 5内を銅よりなる配線層 16の材料により完全に埋め込むことになる。
[0074] 次に、図 4 (H)に示すように、ウェハ上面の不要な部分を研磨により削り取り、上層 の配線層 16の形成を完了することになる。
このように、上記実施例においては、ノ リャ層 10や補助シード膜 14A等の成膜時 のプロセス条件を適切に選択することにより、凹部 5の最下層の底部のみを選択的に 肖 IJり取りつつ凹部 5内の表面を含むウェハの表面全域に薄膜を形成することができる 。しかも凹部 5の幅に依存することなく同じ深さだけ底部を削り取って同じ深さの削り 込み窪み部 12を形成することができ、更には削り込み窪み部 12の底部の電気抵抗 上昇の原因となる例えば Ta' Cu混合層 100を取り除きつつ凹部 5の側面や上面に 薄膜を形成することができる。
[0075] ここで上記ノ リャ層形成工程 (第 1及び第 2ステップ）の設定条件、すなわち図 3中 において領域 A2内を実現できる設定条件は以下の通りである。
プラズマ電力： 500〜6000W
直流電力 ：100〜 2000W
ノ ィァス電力： 100—2000W
実際には、前述したように、上記 3つの条件を適宜選択することにより、領域 A2内 に動作点を設定することになる。この場合、領域 A2以外の部分に動作点を設定する と肖 IJり込み窪み部 12が十分に形成されないので、いわゆるパンチスルー構造を形成 することができなくなってしまう。
また、他のプロセス条件として、 Arガスの流量は 50〜1000sccm程度の範囲内、 プロセス圧力は 0· 001Torr (0. lPa)〜0. lTorr(13. 3Pa)程度の範囲内である。
[0076] また上記バリヤ層形成工程では、下地膜 1 OAとして TaN膜を形成した場合を例に とって説明したが、これに代えて、下地膜 10Aとして Ta膜を形成するようにしてもよい 。この場合には、下地膜 10Aとなる Ta膜上に Ta膜 10Bが形成されるので、成膜条件 の異なる Ta膜同士の 2層構造で、バリヤ層 10が形成されることになる。
[0077] ここで、本発明方法と従来方法により形成した削り込み窪み部 12について評価を 行った結果、従来方法により形成した場合には、凹部 5の上端開口部に堆積突起物 が形成されて好ましくなかった力 本発明方法の場合には、堆積突起物 18は生じて おらず、良好な状態で削り込み窪み部 12を形成できることが確認できた。
[0078] 次に、凹部 5の底部に形成される肖 IJり込み窪み部 12のアスペクト比の依存性につ V、て評価を行ったので、その評価結果につ!/、て説明する。
図 6は凹部のアスペクト比と底部の銅エッチングレートとの関係を示すグラフである 。ここでは凹部は 2段階の段部状ではなく 1段の凹部として形成されたものを用いた。 図 6において、特性 Aは従来方法の場合を示し、特性 Bは本発明方法の場合を示し ている。
[0079] 具体的には従来方法においては、種々のアスペクト比を持つ凹部に対し、ウェハ 表面にて略 60nmのバリヤ層をプラズマスパッタし、その後所定時間 Arエッチングを 施した。この時形成される削り込み窪み部の深さを測定し、銅のエッチングレートとし た。また本発明方法においては、種々のアスペクト比を持つ凹部に対し、ウェハ表面 にて略 4nmの下地膜をプラズマスパッタし、その後、上記従来方法と同じ所定時間 だけ第 1ステップを施した。さらにこの時形成される削り込み窪み部の深さを測定し、 銅のエッチングレートとした。
[0080] 図 6から明らかなように、特性 A、 Bのいずれにおいてもアスペクト比が小さい時には 、アスペクト比が大き!/、場合に較べて凹部底部への成膜量が増えることから銅のエツ チングレートが減少する。また、特性 Aに示す従来方法の場合は、アスペクト比が増 加するに従って銅のエッチングレートが変化しており、従って、アスペクト比の相異に よって削り込み窪み部 12の深さが変化することを意味し、好ましくないことが判る。こ れに対して、特性 Bに示す本発明方法の場合には、アスペクト比が 2以下では銅のェ ツチングレートが大きく変化している力 S、アスペクト比 2以上では銅のエッチングレート は略一定になって!/、るのが判る。
[0081] ここで一般的な凹部 5では、アスペクト比は 2以上が多いので、従って、本発明方法 によれば、アスペクト比に関係なぐ肖 ijり込み窪み部 12の深さを略均一化でき、良好 な結果を得られることが確認できた。このように、肖 IJり込み窪み部 12の深さは、凹部 5 の形状による影響を受けないので、凹部の幅に依存することなぐ常に同じ深さの削 り込み窪み部を形成することができる。
[0082] 次に、図 4 (E)に示す補助シード膜形成工程のプロセス条件につ!/、て評価を行う。
まず、図 4 (D)に示す工程で削り込み窪み部 12の底部に生じた厚さ H2の Ta膜 10 Bや電気抵抗の大きな Ta ' Cu混合層 100を取り除くためには、一般的には比較的低 いプロセス圧力、例えば 5mTorr程度の圧力下にて Arガスによるプラズマスパッタを 行って上記 Ta ' Cu混合層 100等を取り除くことが考えられる。しかし、この場合には、 上記削り込み窪み部 12における厚さ H2の Ta膜 10Bや Ta' Cu混合層 100を取り除 くことができる力 S、これと同時に、ウェハ表面の全体、特に、凹部 5の段部の角部（10 2：図 4 (C)参照）等に Arガスのスパッタにより大きなダメージを与えてしまうので好ま しくない。
[0083] そこで、本発明では、図 3中の領域 A2の部分を利用して、金属ターゲットを用いて 肖 IJり込み窪み部 12の底部を更に下方向へ削り取って Ta' Cu混合層 100を除去しつ つ、その他のウェハ面には金属膜を僅かに堆積するようにする力 この場合、次工程 で Cu膜よりなる本シード膜 14B (図 4 (F)参照）を付着させるので、ここでは金属ター ゲットとしてこの本シード膜 14Bと同じ材料である Cuを用いることとし、これによつて結 果的に Cu膜よりなる補助シード膜 14Aが堆積されることになる。
[0084] ここで、 Cu金属ターゲットを用いて補助シード膜 14Aを堆積しつつ肖り込み窪み部 12を更に深ぐ削り取る場合、上述のようにプロセス圧力を低く設定すると原子ゃィォ ンの平均自由工程が大きくなつてウェハ表面への衝突回数が増加してダメージが増 カロしてしまう。従って、プロセス圧力を或る程度以上高くして、具体的には、本発明で はプロセス圧力を 30〜90mTorrの範囲内に設定し、イオンによるウェハ表面のダメ ージを抑制しつつ金属膜を堆積させ、これと同時に削り込み窪み部 12の底部を更に 深く肖り取るようにしている。
[0085] 図 7はこの時の状況の一部を示しており、プロセス圧力が低い時と高い時の Cu金 属粒子の動向を模式的に示す図である。ここでは、凹部に図 1に示すような高周波を 用いた成膜装置で Cu金属ターゲットでスパッタする状況を示しており、図 7 (A)はプ ロセス圧力が低い場合、例えば 5mTorr (従来方法）を示し、図 7 (B)はプロセス圧力 が高レ、場合、例えば 50mTorr (本発明方法）を示して!/、る。
[0086] これによれば、図 7 (A)に示す従来方法の場合には、プロセス圧力が低いことから イオンや各原子の平均自由工程が長くなり、この結果、 Cu+イオンがウェハ表面に多 数衝突して先に堆積していた Ta膜等に多くのダメージを与える一方、堆積した Cuが 再び飛ばされて Cu堆積量は少なくなる。これに対して、図 7 (B)に示す本発明方法 の場合には、 Cuの雲 110が処理空間に発生してイオンや各原子の平均自由工程が 短くなり、そして、 Cu+イオンでたたかれて堆積膜中から飛び出した Cu金属原子が上 記 Cuの雲 110で跳ね返されて、この Cu金属原子が再びウェハ表面に堆積するよう に挙動する。この結果、この図 7 (B)に示す場合には、ウェハ表面への Cu堆積量は 多くなる。従って、図 7 (B)に示すような状態において、バイアス電力をコントロールす ることにより、中性金属原子を除いて Cu+イオンや Ar+イオンは下方向へ強く引き込 まれて凹部の底部をスパッタして削り取ることになる。
[0087] 次に、補助シード膜形成工程におけるプラズマ電力についての評価を示す。
図 8はこの評価結果を示し、プラズマ電力とバイアス電力とを種々変更した時の Cu 膜の成膜レートを示すグラフである。ここではプロセス圧力を 50mTorrに一定に維持 すると共に、金属ターゲットに供給する直流電力を 3. 2kWに維持した。そして、バイ ァス電力を 0〜200ワット [W]の範囲で変更した。ここでプラズマ電力に関しては、図 8 (A)は 4kW、図 8 (B)は 3kW、図 8 (C)は 2kW、図 8 (D)は lkWをそれぞれ示す。 図から明らかなように、プラズマ電力が 3kW (図 8 (B) )及び 4kW (図 8 (A) )の場合 には、バイアス電力 100W以上では成膜レートが" 0"になっており、利用することがで きない。
[0088] これに対して、プラズマ電力が 2kW (図 8 (C) )の場合には、バイアス電力力 00W を超えても僅かに Cu膜が堆積しており、或る程度使用可能である。またプラズマ電力 力 SlkW (図 8 (D) )の場合には、バイアス電力が 0〜200Wの範囲において、十分に Cu膜が堆積しており、良好であることが確認できた。
また、グラフには記載されていないが、プラズマ電力が 0. 5kWの場合についても 上記と同様な実験を行ったところ、十分に利用可能であることが判った。更に、プラズ マ電力を 0. 5kWより小さく設定した場合には、プラズマを安定的に発生させることが できなかった。従って、プラズマ電力は 0. 5〜2kWの範囲内に設定することが良好 であることが確認できた。
[0089] また補助シード膜形成工程におけるバイアス電力に関しては、実験の結果、 100〜
250Wの範囲が好ましぐバイアス電力が 100Wよりも小さい場合には、イオンの引き 込みが弱くなり過ぎてしまって、肖り込み窪み部 12の底部を更に削り取ることができ ず、また、バイアス電力が 250Wよりも大きい場合には、ウェハ表面等に対するダメー ジが過度に大きくなり、また Cu成膜量が小さくなりすぎるので好ましくない。
[0090] 次に、本発明方法の第 2実施例について説明する。
図 9は本発明方法の第 2実施例の工程の一部を示す図である。本発明方法では先 の図 4に示す第 1実施例における、図 4 (D)に示す Ta膜よりなる主ノ リャ膜 10Bを形 成する工程と、図 4 (E)に示す補助シード膜 14Aを形成する工程との間に、図 9 (A) に示すように、第 3の金属を含む補助バリヤ膜 10Cを形成する補助バリヤ膜形成ステ ップを行う。ここで、第 3の金属としては、例えば Ru (ルテニウム）等を用いることができ る。この Ru膜よりなる補助バリヤ膜 10Cを、例えば CVD (Chemical Vapor Deposi tion)等を用いて、凹部 5や連通穴 8等の内面を含んだ表面全体に形成する。この結 果、ノ リャ層 10は、下地膜 10Aと主バリヤ膜 10Bと補助ノ リャ膜 10Cの 3層構造とな
[0091] このように、 Ru膜よりなる補助バリヤ膜 10Cを形成した場合には、この Ru膜が補助 シード膜としても機能するので、この補助ノ リャ膜 10Cの形成後は、図 4 (E)に示す 補助シード膜 14Aを形成した後に、図 4 (F)に示す本シード膜 10Bの形成工程を行 うことなく直ちに図 4 (G)に示すメツキ工程に進むことができる。図 9 (B)はこの第 2実 施例の場合の最終的な断面形状を示しており、この場合、補助ノ リャ膜 10Cと補助 シード膜 14Aとでシード層 14が形成されることになる。
また Ru膜よりなる補助ノ リャ膜 10Cは、 Cuに対するシード膜としても機能するので 、 Cu膜の補助シード膜 14Aを設けることなぐ上記 Ru膜の補助バリヤ膜 10C上に直 接的に Cuメツキを施すようにしてもよい。 [0092] また、ノ リャ層 10を形成する Ta膜や TaN膜を形成する際の方法は特に限定され ず、例えばプラズマ電力等を短時間、例えば数秒間隔の供給と供給停止を繰り返し 行って、薄膜を原子レベルの厚さで 1層ずつ成膜する、いわゆる ALD (Atomic Lay er Deposition)法により成膜してもよい。
[0093] <TaN膜の形成方法の変形例〉
次に、バリヤ 10の下地膜 10Aとなる TaN膜の形成方法の変形例について説明す 周知のように、ノ リャ層 10に用いる TaN膜は、配線材料や埋め込み材料である Cu が層間絶縁膜である絶縁層 4へ拡散することを防ぐものである。しかし、この TaN膜 は金属窒化膜であるために、 Cuと比べては勿論のこと、 Ta膜に比べても比抵抗がか なり高い。従って、この TaN膜は、 Cu配線が絶縁層 4と接する部分では十分な厚さで 存在することが必要である力 ビアホール底、すなわち連通穴 8の底部にある程度の 厚さでもって存在すると、下層の配線層と接続されるビアホール底の部分のビア抵抗 が上昇して Cu配線の電気的特性を悪化させるのみならず、信頼性も低下させてしま う。この現象は、配線材料が Cuの場合に限らず、他の金属材料、例えばタングステン 等の場合にも生ずる。
[0094] そこで、この変形例では、前述したパンチスループロセスとは別の方法で、ビアホー ルなどの連通穴 8の底部の TaN膜を選択的に除去するようにしている。具体的には、 TaN膜の成膜時に、連通穴（ビアホール） 8の底部に堆積する TaN膜の厚み力 他 の部分に堆積する TaN膜の膜厚と比較して極端に少なくなるようにプロセス条件を 設定し、その後、 Arエッチング等を行って TaN膜を削り取ることによってこの連通穴 8 の底部に堆積した僅かな厚みの TaN膜を選択的に取り除くようにしている。
[0095] 換言すれば、原子や分子の平均自由行程が比較的長!/、低圧下にお!/、て、金属タ 一ゲットから放出された中性の Ta原子や中性の N原子はウェハの垂直方向に対して ある程度の角度を持って入射してくるため、ビアホール底である連通穴 8の底部に到 達する確率は非常に少なくなる力 トレンチ 6の側壁やトレンチ 6の底部、すなわち段 部には十分に成膜させることができる。
[0096] これに対して、電気を帯びている Taイオンは、電気的な力によって進行方向がゥェ ハの垂直方向と同じになるが、連通穴 8の側壁に成膜させるにはある程度、垂直方 向に対し傾いた Ta原子や N原子も必要である。それ故に、本変形例では、中性の T a原子や中性の N原子と Taイオンとの比率を最適化することにより、 TaN膜がトレンチ 6の側壁、トレンチ 6の底部（段部）及び連通穴 8の側壁へは成膜しながら、連通穴 8 の底部には成膜し難!/、、とレ、う状態を創り出すことが必要である。
[0097] 上記したような状態を創り出すプロセス条件に関しては、ノィァス電力がゼロであり
(図 3中の縦軸）、プロセス圧力が 8mTorr以下、好ましくは 5mTorr以下である。また 、 ICP電力であるプラズマ電力が、 0. 75—1. 5kWの範囲内、好ましくは 0. 8〜； 1. 2 5kWの範囲内である。上述のようにして、 TaN膜を形成したならば、後工程で、例え ば Arエッチングを施すことにより、全体の TaN膜をエッチングにより少しずつ取り除き 、この場合、 TaN膜が最も薄い連通穴 8の底部の TaN膜が最初に完全に取り除かれ るので、この時点でエッチングを終了することにより、連通穴 8の底部の TaN膜のみを 選択的に取り除くことが可能となる。
[0098] 次に、上記成膜工程を含む一連の流れについて図 10を参照しつつ説明する。図 1 0は TaN膜を含むバリヤ層の形成方法の変形例の一部を示す工程図である。
まず、図 4 (A)に示すように、表面にトレンチ 6やビアホールのような連通穴 8が形成 されたウェハ Wに対して、図 10 (A)に示すように、図 1に示すような成膜装置 32を用 いて TaN膜の成膜処理を行って下地膜 1 OAを形成する。この場合、ウェハ Wの最上 の表面は勿論のこと、トレンチ 6の側壁 6Aや連通穴 8の側壁 8A及びトレンチ 6の段 部、すなわちトレンチの底部 6Bへは成膜がそれぞれ十分に行われる力 S、連通穴 8の 底部 8Bへは成膜が生じ難いようなプロセス条件に設定する。この結果、例えばゥェ ハ最上面の膜厚 HIを" 100"とすると、トレンチ 6の底部 6Bの膜厚 H2を" 50"程度、 連通穴 8の底部 8Bの膜厚 H3を" 20"程度のように膜厚差を作り出すことができる。
[0099] 上述したようなプロセス条件に関しては、前述したように、バイアス電力がゼロであり 、プロセス圧力力 mTorr以下、好ましくは 5mTorr以下である。またプラズマ電力が 0. 75—1. 5kWの範囲、好ましく (ま 0. 8— 1. 25kWの範囲内である。このようにヽバ ィァス電力をゼロにしてエッチングがほとんど生じないような状態で TaN膜の成膜を 行う。ここでバイアス電力をゼロに設定している力 S、ウェハ Wにはプラズマによるシー ス電圧が例えば 20〜30ボルト程度加わっており、これによりイオンがある程度、ゥェ ハ側へ引き込まれている。
[0100] ここで上記バイアス電力を加えると、 Taイオンの引き込みが多くなり過ぎて、連通穴
8の底部 8Bに堆積する膜厚 H3が大きくなり過ぎるので、好ましくない。また、プラズ マ電力やプロセス圧力が大きくなると、中性元素に対する Taイオンの占める割合が 多くなる。プラズマ電力を 1 · 5kWより大きくすると、或いはプロセス圧力を 8mTorrよ りも大きくすると、 Taイオンの占める割合が大きくなり過ぎてしまい、連通穴 8の底部 8 Bに堆積する TaN膜の膜厚 H3が大きくなつて、膜厚 H3と他の部分の膜厚 HI、 H2 との差が少なくなり過ぎてしま!/ \好ましくな!/、。
[0101] また逆に、プラズマ電力を 0. 75kWより小さくすると、中性元素に対する Taイオン の占める割合が少なくなり過ぎ、本来、成膜すべきトレンチ 6の底部 6Bに対する成膜 量が少なくなり過ぎ、好ましくない。尚、プロセス圧力は 8mTorrよりベース圧（10— 9T orr)近傍まで低下させても、上記したような特段の問題を生ずることはな!/、。
[0102] このように、 TaN膜よりなる下地膜 10Aを形成したならば、次に、図 10 (B)に示すよ うに、 Arスパッタを施すことにより、上記 TaN膜よりなる下地膜 10Aを薄ぐ削り取る。こ の場合、全表面の TaN膜が Arスパッタにより少しずつ削り取られて行くが、最も膜厚 の薄い連通穴 8の底部 8Bの上に堆積している膜厚 H3の TaN膜が最初に選択的に 肖 IJり取られてなくなり、僅かにオーバエッチングして下層配線層 2を少し削りとつたとこ ろで、エッチング処理を終了する。このようにして、連通穴 8の底部 8Bの部分の TaN 膜のみを完全に除去することができるので、この部分の抵抗、すなわちビア抵抗を小 さくして電気特性を向上させることが可能となる。
[0103] 上述のように、 Arスパッタ処理が完了したならば、例えば図 10 (C)に示すように、 例えば CVD処理を行うことによって、トレンチ 6や連通穴 8の全表面に例えば Ru膜よ りなる補助ノ リャ膜 10Cを形成する。これは図 9 (A)に示す場合と同様な処理である
〇
これ以降は、図 9 (B)に示すように、シード膜 14Aを成膜して Cuメツキを施すように してもよいし、或いはこの Ru膜よりなる補助ノ リャ膜 10Cはシード膜としても機能する ので、この上に直接 Cuメツキ処理を施すようにしてもよぐ後工程の処理の種類は特 に限定されない。
[0104] また、ここでは図 10 (A)に示す TaN膜よりなる下地膜 10Aを形成した後に、図 10 ( B)に示す Arスパッタ処理を行うようにした力 これに限定されず、下地膜 10Aを形成 した後に、図 4 (D)に示す Ta膜よりなる主バリヤ膜 10Bの形成処理を行って、その後 、図 4 (E)〜図 4 (H)にて説明した各処理を連続的に行うようにしてもよい。
いずれにしても、上記した TaN膜の形成方法を採用することにより、他の部分の膜 厚と比較して、連通穴 8の底部 8Bの膜厚を非常に少なくすることができ、その結果、 この部分の TaN膜のみを選択的に除去することができるので、例えばビア抵抗を抑 制して電気特性を向上させることができる。
[0105] 尚、上記各実施例では、凹部 5の一部に連通穴 8が形成されて、いわゆる 2段階の 段部状に形成された凹部 5を例にとって説明した力 これに限定されず、凹部 5自体 がスルホールやビアホールの連通穴 8となっている、いわゆる 1段階の凹部にも本発 明を適用することができる。
また、上記各実施例における各数 は単に一例を示したに過ぎず、これらに限定さ れないのは勿論である。また上記実施例では、全体としてバリヤ膜/シード膜の積層 構造として TaN/Ta/Cu、 Ta/Ta/Cuの積層構造を例にとって説明した力 この 種の積層構造に限定されず、例えば TiN/Ti/Cu積層構造、 TaN/Ru/Cu積層 構造、 Ti/Cu積層構造、更には、 TiN/Ti/Ru、 Ti/Ru、 TaN/Ru、 TaN/Ta /Ruの各積層構造についても本発明方法を適用できるのは勿論である。
[0106] 更に、各高周波電源の周波数も 13. 56MHzに限定されるものではなぐ他の周波 数、例えば 27. 0MHz等を用いることもできる。またプラズマ用の不活性ガスとしては Arガスに限定されず、他の不活性ガス、例えば Heや Ne等を用いてもよい。
また、ここでは被処理体として半導体ウェハを例にとって説明した力 S、これに限定さ れず、 LCD基板、ガラス基板、セラミックス基板等にも本発明を適用することができる
〇

Claims

請求の範囲
[1] 真空引き可能になされた処理容器内に設けられた載置台に、表面に凹部が形成さ れた被処理体を載置する工程と、
処理容器内で不活性ガスをプラズマ化することにより形成されたプラズマにより金属 ターゲットをイオン化させて金属イオンを含む金属粒子を発生させ、該金属粒子を前 記処理容器内の載置台上に載置した被処理体にバイアス電力により引き込んで前 記被処理体の表面に前記金属を含む薄膜を形成する工程とを備え、
前記被処理体の表面に薄膜を形成する工程は、
前記被処理体の凹部の底部を削って削り込み窪み部を形成しつつ前記凹部内の 表面を含む前記被処理体の表面全体に第 1の金属を含むバリヤ層を形成するバリヤ 層形成工程と、
前記削り込み窪み部の底部を更に削って前記凹部内の表面を含む前記被処理体 の表面に第 2の金属を含むメツキ用の補助シード膜を形成する補助シード膜形成ェ 程と、
を有することを特徴とする成膜方法。
[2] 前記補助シード膜形成工程の後に、メツキ用の本シード膜を形成する本シード膜形 成工程を行うことを特徴とする請求項 1記載の成膜方法。
[3] 前記本シード膜形成工程の後に、前記第 2の金属によるメツキを施すメツキ工程を 行うことを特徴とする請求項 2記載の成膜方法。
[4] 前記バリヤ層形成工程は、
前記凹部内の表面を含む前記被処理体の表面全体に前記第 1の金属の窒化膜よ りなる下地膜を形成する下地膜形成工程と、
前記削り込み窪み部を形成しつつ少なくとも前記凹部内の側壁に前記第 1の金属 の単体よりなる主ノ リャ膜を形成する主ノ リャ膜形成工程とを含むことを特徴とする 請求項 1記載の成膜方法。
[5] 前記第 1の金属は Taよりなり、且つ前記第 2の金属は Cuよりなることを特徴とする請 求項 1記載の成膜方法。
[6] 前記バリヤ層形成工程は、 前記凹部内の表面を含む前記被処理体の表面全体に前記第 1の金属の窒化膜よ りなる下地膜を形成する下地膜形成工程と、
前記削り込み窪み部を形成しつつ少なくとも前記凹部内の側壁に前記第 1の金属 の単体よりなる主ノ リャ膜を形成する主ノ リャ膜形成工程と、
第 3の金属を含む補助バリヤ膜を形成する補助バリヤ膜形成工程と、
を含むことを特徴とする請求項 1記載の成膜方法。
[7] 前記補助バリヤ膜形成ステップの後に、前記第 2の金属によるメツキを施すメッキエ 程を行うことを特徴とする請求項 6記載の成膜方法。
[8] 前記第 1の金属は Taよりなり、前記第 2の金属は Cuよりなり、且つ前記第 3の金属 は Ruよりなることを特徴とする請求項 5または 6記載の成膜方法。
[9] 前記補助シード膜形成工程は、前記処理容器内の圧力を 30〜90mTorrの範囲 内に設定して行うことを特徴とする請求項 1記載の成膜方法。
[10] 前記補助シード膜形成工程は、前記バイアス電力を 100〜250ワットの範囲内に 設定して行うことを特徴とする請求項 1記載の成膜方法。
[11] 前記補助シード膜形成工程は、前記プラズマを形成するための電力を 0. 5〜2キロ ワットの範囲内に設定して行うことを特徴とする請求項 1記載の成膜方法。
[12] 前記被処理体の凹部は、ビアホールまたはスルーホールとなる連通穴を有し、 2段 階の段部状に形成されていることを特徴とする請求項 1記載の成膜方法。
[13] 前記凹部は、ビアホールまたはスルーホールとなる連通穴からなることを特徴とする 請求項 1記載の成膜方法。
[14] 真空引き可能になされた処理容器と、
表面に凹部の形成された被処理体を載置するための載置台と、
前記処理容器内へ少なくとも不活性ガスを含む所定のガスを導入するガス導入手 段と、
プラズマ電力を生成し、前記処理容器内に不活性ガスのプラズマを発生させるため のプラズマ発生源と、
前記処理容器内に設けられ、直流電力が印加されて、前記プラズマによりイオン化 されるべき金属ターゲットと、 前記載置台に対して所定のバイアス電力を供給するバイアス電源と、 ガス導入手段と、プラズマ発生源と、ノ ィァス電源を制御する装置制御部と、を備え た成膜装置において、
前記装置制御部は、前記凹部内の前記削り込み窪み部の底部を更に削って前記 凹部内の表面を含む前記被処理体の表面に第 2の金属を含む薄膜よりなるメツキ用 の補助シード膜を形成するようにガス導入手段と、プラズマ発生源と、ノ ィァス電源を 制御することを特徴とする成膜装置。
[15] コンピュータに、成膜方法を実行させるためのコンピュータプログラムにおいて、 成膜方法は、
真空引き可能になされた処理容器内に設けられた載置台に、表面に凹部が形成さ れた被処理体を載置する工程と、
処理容器内で不活性ガスをプラズマ化することにより形成されたプラズマにより金属 ターゲットをイオン化させて金属イオンを含む金属粒子を発生させ、該金属粒子を前 記処理容器内の載置台上に載置した被処理体にバイアス電力により引き込んで前 記被処理体の表面に前記金属を含む薄膜を形成する工程とを備え、
前記被処理体の表面に薄膜を形成する工程は、
凹部内の底部の削り込み窪み部を更に削って前記凹部内の表面を含む前記被処 理体の表面に第 2の金属を含むメツキ用の補助シード膜を形成する補助シード膜形 成工程を有することを特徴とするコンピュータプログラム。
[16] コンピュータに、成膜方法を実行させるためのコンピュータプログラムを記憶する記 憶媒体において、
成膜方法は、
真空引き可能になされた処理容器内に設けられた載置台に、表面に凹部が形成さ れた被処理体を載置する工程と、
処理容器内で不活性ガスをプラズマ化することにより形成されたプラズマにより金属 ターゲットをイオン化させて金属イオンを含む金属粒子を発生させ、該金属粒子を前 記処理容器内の載置台上に載置した被処理体にバイアス電力により引き込んで前 記被処理体の表面に前記金属を含む薄膜を形成する工程とを備え、 前記被処理体の表面に薄膜を形成する工程は、
前記凹部内の底部の削り込み窪み部を更に削って前記凹部内の表面を含む前記 被処理体の表面に第 2の金属を含むメツキ用の補助シード膜を形成する補助シード 膜形成工程を有することを特徴とする記憶媒体。
PCT/JP2007/064891 2006-08-01 2007-07-30 Procédé et appareil de formation de film, programme informatique et support de stockage Ceased WO2008016004A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-209944 2006-08-01
JP2006209944A JP2008041700A (ja) 2006-08-01 2006-08-01 成膜方法、成膜装置及び記憶媒体

Publications (1)

Publication Number Publication Date
WO2008016004A1 true WO2008016004A1 (fr) 2008-02-07

Family

ID=38997180

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/064891 Ceased WO2008016004A1 (fr) 2006-08-01 2007-07-30 Procédé et appareil de formation de film, programme informatique et support de stockage

Country Status (3)

Country Link
JP (1) JP2008041700A (ja)
TW (1) TW200824041A (ja)
WO (1) WO2008016004A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014159409A (ja) * 2008-07-28 2014-09-04 Exxonmobile Chemical Patents Inc Ｅｍｍ−１２を用いるアルキル芳香族化合物の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5162869B2 (ja) * 2006-09-20 2013-03-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7964497B2 (en) * 2008-06-27 2011-06-21 International Business Machines Corporation Structure to facilitate plating into high aspect ratio vias
JP5193913B2 (ja) * 2009-03-12 2013-05-08 東京エレクトロン株式会社 ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
JP5544943B2 (ja) * 2010-03-11 2014-07-09 富士通株式会社 半導体装置及びその製造方法
JP5719212B2 (ja) * 2011-03-30 2015-05-13 東京エレクトロン株式会社 成膜方法およびリスパッタ方法、ならびに成膜装置
JP2013077631A (ja) * 2011-09-29 2013-04-25 Ulvac Japan Ltd 半導体装置の製造方法、半導体装置
US9728501B2 (en) 2015-12-21 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming trenches
JP7797648B2 (ja) * 2022-07-05 2026-01-13 東京エレクトロン株式会社 基板液処理方法及び基板液処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316809A (ja) * 2000-01-21 2001-11-16 Applied Materials Inc ボールト形状のターゲット及び高磁界マグネトロン
JP2002075994A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004153162A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 配線構造の形成方法
US20040115928A1 (en) * 2002-12-11 2004-06-17 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure
JP2006148074A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316809A (ja) * 2000-01-21 2001-11-16 Applied Materials Inc ボールト形状のターゲット及び高磁界マグネトロン
JP2002075994A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004153162A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 配線構造の形成方法
US20040115928A1 (en) * 2002-12-11 2004-06-17 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure
JP2006148074A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014159409A (ja) * 2008-07-28 2014-09-04 Exxonmobile Chemical Patents Inc Ｅｍｍ−１２を用いるアルキル芳香族化合物の製造方法

Also Published As

Publication number Publication date
TW200824041A (en) 2008-06-01
JP2008041700A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
CN101410952B (zh) 种膜的成膜方法、等离子体成膜装置和存储介质
WO2008016004A1 (fr) Procédé et appareil de formation de film, programme informatique et support de stockage
JP5023505B2 (ja) 成膜方法、プラズマ成膜装置及び記憶媒体
KR20130095283A (ko) 성막 방법 및 성막 장치
JP4830421B2 (ja) 金属膜の成膜方法及び成膜装置
JP2006148074A (ja) 成膜方法及びプラズマ成膜装置
JP2006148075A (ja) 成膜方法及びプラズマ成膜装置
US20020175420A1 (en) Method of reducing junction spiking through a wall surface of an overetched contact via
CN101432459B (zh) 成膜方法和成膜装置
JP2006148074A5 (ja) スパッタ成膜方法及びプラズマスパッタ成膜装置
JP5719212B2 (ja) 成膜方法およびリスパッタ方法、ならびに成膜装置
KR20230145215A (ko) 서브트랙티브 금속들 및 서브트랙티브 금속 반도체 구조들
WO2009096095A1 (ja) 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
CN115038809A (zh) 使用脉冲偏压的悬垂部减少
JP2008098378A (ja) 薄膜形成方法及び薄膜の積層構造
JP2008141051A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2008098284A (ja) バリヤ層、この形成方法及びプラズマ成膜装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07791576

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 07791576

Country of ref document: EP

Kind code of ref document: A1