WO2008007613A1 - Wiring board and solid-state imaging device - Google Patents

Wiring board and solid-state imaging device Download PDF

Info

Publication number
WO2008007613A1
WO2008007613A1 PCT/JP2007/063494 JP2007063494W WO2008007613A1 WO 2008007613 A1 WO2008007613 A1 WO 2008007613A1 JP 2007063494 W JP2007063494 W JP 2007063494W WO 2008007613 A1 WO2008007613 A1 WO 2008007613A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid
state imaging
imaging device
wiring board
charge transfer
Prior art date
Application number
PCT/JP2007/063494
Other languages
English (en)
French (fr)
Inventor
Yasuhito Yoneta
Hisanori Suzuki
Hiroya Kobayashi
Masaharu Muramatsu
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to EP07768243A priority Critical patent/EP2043153A4/en
Priority to US12/373,106 priority patent/US20090243024A1/en
Priority to CN2007800263397A priority patent/CN101490844B/zh
Publication of WO2008007613A1 publication Critical patent/WO2008007613A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Definitions

  • the present invention relates to a wiring board for mounting a solid-state imaging device, and a solid-state imaging device.
  • the front-illuminated solid-state imaging device includes a solid-state imaging device in which a light detection portion and a terminal electrode electrically connected to the light detection portion are provided on one side, and one of the surfaces is a light receiving surface.
  • the solid-state imaging device is mounted on the wiring board so that the other side faces the wiring board, and the terminal electrode of the solid-state imaging element and the electrode pad of the wiring board are connected by wire bonding. . (For example, see Patent Document 1).
  • a light detection unit and a terminal electrode electrically connected to the light detection unit are provided on one surface, and the other surface is a light receiving surface.
  • the terminal electrode of the solid-state imaging device and the electrode pad of the wiring board are connected by bump bonding It is. (For example, see Patent Document 2).
  • the back-illuminated solid-state imaging device is more expensive than the front-illuminated solid-state imaging device because the thinned portion is formed in the solid-state imaging device. Therefore, in terms of manufacturing cost, the front-illuminated solid-state image sensor and the back-illuminated solid-state image sensor are commonly used (that is, the process before the thinned portion is formed).
  • Patent Document 1 JP-A-10-107255
  • Patent Document 2 JP-A-6-45574
  • a wiring board is used in the front-illuminated solid-state image sensor and the back-illuminated solid-state image sensor. Since the electrical connection forms with the wire bonding and the bump bonding are different, the electrode pad forming positions on the wiring board are also different. Therefore, it is necessary to prepare a wiring board for mounting a front-illuminated solid-state image sensor and a wiring board for mounting a back-illuminated solid-state image sensor, even when using a solid-state image sensor of a common platform. There was a problem in manufacturing cost.
  • the present invention provides a versatile high-density wiring board that can be mounted on either a front-illuminated or back-illuminated solid-state imaging device, and a solid-state imaging device using the wiring board. With the goal.
  • the wiring board of the present invention is a wiring board having a planned placement area on which a solid-state imaging device is placed, and includes a plurality of first electrode pads formed in the planned placement area and outside the planned placement area. And a plurality of second electrode pads electrically connected to each of the first electrode pads.
  • a plurality of first electrode pads are formed in the planned arrangement area, and a plurality of second electrode pads are formed outside the planned arrangement area. Therefore, when a back-illuminated solid-state imaging device is mounted, the terminal electrode and the first electrode pad can be electrically connected by bump bonding. On the other hand, when a front-illuminated solid-state imaging device is mounted, the terminal electrode and the second electrode pad can be electrically connected by wire bonding. Furthermore, since the corresponding first electrode pad and second electrode pad are electrically connected, a common input / output signal can be transmitted. Therefore, it is possible to provide a highly versatile wiring board that can be mounted on either a front-illuminated or back-illuminated solid-state imaging device.
  • the wiring board of the present invention preferably includes an alignment mark indicating a placement planned area.
  • the solid-state imaging device can be accurately placed in the planned placement area using the alignment mark as a reference.
  • the solid-state imaging device of the present invention is a solid-state imaging device in which a solid-state imaging device is arranged in a planned layout area of a wiring board, and the wiring board is a plurality of first elements formed in the planned layout area.
  • the electrode pads are formed outside the planned placement area and are electrically connected to each of the first electrode pads.
  • a plurality of second electrode pads that are electrically connected to each other, and the solid-state imaging device includes a light detection unit provided on a surface facing the light receiving surface, and a terminal electrically connected to the light detection unit And the photodetection unit is provided in each of the vertical charge transfer unit, the horizontal charge transfer unit provided on both sides of the vertical charge transfer unit, and the horizontal charge transfer unit, and receives a signal from the horizontal charge transfer unit.
  • a signal reading unit for reading a signal, and the terminal electrode is electrically connected to the first electrode pad by bump bonding.
  • the solid-state imaging device of the present invention is a solid-state imaging device in which a solid-state imaging device is disposed in a planned placement area of a wiring board, and the wiring board includes a plurality of first elements formed in the planned placement area. And a plurality of second electrode pads formed outside the planned arrangement area and electrically connected to each of the first electrode pads, and the solid-state imaging device is provided on the light receiving surface.
  • a photodetecting unit, and a terminal electrode electrically connected to the photodetecting unit wherein the photodetecting unit includes a vertical charge transfer unit, horizontal charge transfer units provided on both sides of the vertical charge transfer unit, A signal reading unit that is provided in each of the horizontal charge transfer units and reads a signal from the horizontal charge transfer unit, and the terminal electrode is electrically connected to the second electrode pad by wire bonding. It is characterized by.
  • a front-illuminated solid-state imaging device and a back-illuminated solid-state imaging device can be provided at low cost.
  • an electrical insulating layer is provided between the wiring board and the solid-state imaging element in the planned arrangement region.
  • the front-illuminated solid-state imaging device and the second electrode pad of the wiring board can be electrically insulated by the electrical insulating layer. Therefore, input / output signals can be reliably transmitted to the front-illuminated solid-state imaging device via the wiring board.
  • a versatile high-density wiring board that can be mounted on either a front-illuminated or back-illuminated solid-state imaging device, and a solid-state imaging device using the wiring board. Can do.
  • FIG. 1 is a plan view showing an embodiment of a wiring board according to the present invention.
  • FIG. 2 is a cross-sectional view taken along line II-II of the wiring board in FIG.
  • FIG. 3 is a diagram showing an example of a solid-state imaging device having input / output compatible terminal electrode arrangements of a front-illuminated type and a back-illuminated type.
  • FIG. 4 is a plan view showing an embodiment of a solid-state imaging device of the present invention.
  • FIG. 5 is a cross-sectional view of the solid-state imaging device in FIG. 4, taken along line V—V.
  • FIG. 6 is a plan view showing another embodiment of the solid-state imaging device of the present invention.
  • FIG. 7 is a cross-sectional view of the solid-state imaging device in FIG. 6 along the line VII-VII.
  • FIG. 1 is a plan view showing an embodiment of a wiring board of the present invention.
  • FIG. 2 is a cross-sectional view taken along line II-II of the wiring board in FIG.
  • the wiring substrate 1 includes a ceramic multilayer substrate (ceramic material is, for example, aluminum nitride) 11 having a rectangular shape in plan view, and a predetermined position on the surface thereof includes a first electrode pad 12, a second electrode pad 13, and a position.
  • An alignment mark 14 is formed.
  • internal wiring 15 is formed inside the substrate 11, and external terminals 16 are formed on the side surfaces of the substrate 11.
  • a plurality of first electrode pads 12 are formed on the surface of the substrate 11 and inside the planned placement area la.
  • the arrangement planned area la is an area in which the solid-state imaging device is arranged, and has a rectangular shape extending in the long side direction of the substrate 11 at the approximate center of the rectangular substrate 11 in plan view.
  • the first electrode pads 12 are arranged in a row over the peripheral edge of the rectangular arrangement planned area la. Is arranged.
  • the first electrode pad 12 is for bump bonding with the terminal electrode of the back-illuminated solid-state image sensor, and the formation position of the first electrode pad 12 is the back-illuminated solid-state image sensor. Corresponds to the position of the terminal electrode of the element
  • a plurality of second electrode pads 13 are formed on the surface of the substrate 11 and outside the planned arrangement region la. That is, they are arranged in a row outside the planned placement area la so as to surround the rectangular placement planned area la. Further, the same number of second electrode pads 13 as the first electrode pads 12 are formed.
  • the second electrode pad 13 is used for wire bonding with the terminal electrode of the front-illuminated solid-state image sensor, and the second electrode pad 13 is formed at the position of the front-illuminated solid-state image sensor to be arranged. Corresponds to the terminal electrode formation position.
  • the first electrode pad 12 and the second electrode pad 13 are formed by a printing method or a sputtering method using a conductive material such as a metal.
  • the alignment mark 14 is formed to indicate a planned arrangement area la in which the solid-state imaging device is arranged. Specifically, four alignment marks 14 are formed between the arrangement of the first electrode pads 12 and the arrangement of the second electrode pads 13. When a solid-state imaging device is arranged, the solid-state imaging device is fixed so that the four corners of the device are aligned with the four alignment marks 14 respectively. Similar to the first electrode pad 12 and the second electrode pad 13, the alignment mark 14 can be formed by a printing method or a method such as sputtering.
  • the corresponding first electrode pad 12 and second electrode pad 13 are electrically connected by an internal wiring 15.
  • Each internal wiring 15 is electrically connected to a plurality of external terminals 16 formed so as to extend downward from the side surface of the substrate 11.
  • a common input / output signal is transmitted to the corresponding first electrode pad 12 and second electrode pad 13 via the internal wiring 15 and the external terminal 16.
  • a pulse for vertical charge transfer from the external terminal 16 is used.
  • the vertical charge transfer pulse is transmitted to both the first electrode pad 12 and the second electrode pad 13 via the internal wiring 15.
  • the lid 13 is appropriately determined according to the arrangement of the terminal electrodes of the front-illuminated solid-state imaging device and the back-illuminated solid-state imaging device arranged on the wiring board.
  • the terminal electrode arrangement of each of the front-illuminated solid-state image sensor and back-illuminated solid-state image sensor arranged on the wiring board 1 is a front-illuminated type and back-illuminated type input / output compatible arrangement, a rectangular arrangement is used.
  • the first electrode pad 12 and the second electrode pad 13 facing each other across the outer periphery of the planned area la are connected by the internal wiring 15. In this case, since the adjacent electrode pads 12 and 13 are connected to each other, the internal wiring 15 can be handled easily.
  • FIG. 3 is a diagram showing an example of a solid-state image sensor having input / output compatible terminal electrode arrangements of a front-illuminated type and a back-illuminated type.
  • the solid-state imaging device 2 includes a CCD 20, which has a vertical charge transfer unit 201 and horizontal charge transfer units 202 and 203 on both sides of the vertical charge transfer unit 201.
  • signal reading units 204 and 205 are provided in the horizontal charge transfer units 202 and 203, respectively, and signals can be read from either of the signal reading units 204 and 205.
  • the terminal electrode 22 (P1V, P2V, P3V, TGA, TGB, OFG, OFD, P1H, P2H, OS, OD, RG, RD, etc. (some not shown)) is arranged in the longitudinal direction of the solid-state imaging device 2 It is arranged so as to be symmetric with respect to the center line 21 extending in the direction of the axis.
  • the charge transfer direction (solid arrow indicates the back side S2) when placed on the wiring board from the back surface S2 side and when placed on the wiring board from the front surface S1 side with the center line 21 of this element turned over. This is a common input / output device that does not change the input / output position of the signal.
  • the horizontal charge transfer unit may be formed only on one end side of the vertical charge transfer unit.
  • a plurality of first electrode pads 12 are formed in the planned placement area la, and a second electrode pad 13 is formed outside the planned placement area la. Yes. Therefore, when a back-illuminated solid-state imaging device is mounted, the terminal electrode and the first electrode pad 12 can be electrically connected by bump bonding. On the other hand, surface incidence When a solid-state image sensor is mounted, the terminal electrode and the second electrode pad 13 can be electrically connected by wire bonding. Further, since the corresponding first electrode pad 12 and second electrode pad 13 are electrically connected, a common input / output signal can be transmitted. Therefore, it is possible to provide a highly versatile wiring board 1 that can be mounted on either a front-illuminated or back-illuminated solid-state imaging device.
  • the solid-state imaging device is placed on the planned placement area la with high accuracy by using the alignment mark 14 as a reference. be able to.
  • FIG. 4 is a plan view showing an embodiment of the solid-state imaging device of the present invention.
  • FIG. 5 is a cross-sectional view taken along line VV of the solid-state imaging device in FIG.
  • the back-illuminated solid-state imaging device 3 includes a wiring board 1, a back-illuminated solid-state imaging device 30, and conductive bumps 31.
  • the back-illuminated solid-state imaging device 3 is a back-illuminated solid-state imaging device having an input / output compatible terminal electrode arrangement of the front-illuminated type and back-illuminated type shown in FIG. 3 on the wiring board according to the above-described embodiment. Is a device equipped with.
  • the back-illuminated solid-state imaging element 30 has a rectangular shape in a plan view having a size corresponding to the planned layout area la of the wiring board 1.
  • the back-illuminated solid-state imaging device 30 is composed of, for example, a silicon P + layer and a P epoxy layer formed thereon.
  • a CCD 32 as a light detection part is formed on a part of the surface layer on the surface S1 side.
  • the CCD 32 has a plurality of pixels arranged two-dimensionally, for example, 1024 pixels ⁇ 128 pixels. Further, the CCD 32 has a vertical charge transfer unit 321 and horizontal charge transfer units 322 and 323 as shown in FIG.
  • the back-illuminated solid-state imaging device 30 is formed with a thinned portion 33 which is thinned by etching a region facing the CCD 32 on the back surface S2.
  • the thinned portion 33 is a flat light receiving surface S3 having a rectangular shape on the etched side, and the light receiving surface S3 is formed to be approximately the same size as the CCD 32.
  • the thickness of the back-illuminated solid-state imaging device 30 is, for example, about 10 to LOO ⁇ m for the thinned portion 33 and about 300 to 600 ⁇ m for the outer edge 34 of the thinned portion 33.
  • the thinned part 33 The outer edge portion 34 is a portion thicker than the thinned portion 33 around the thinned portion 33 of the back-illuminated solid-state imaging device 30.
  • a terminal electrode 35 is formed on the peripheral edge on the surface S1 of the back-illuminated solid-state imaging device 30.
  • the terminal electrode 35 is arranged so as to be input / output interchangeable between a front-illuminated type and a back-illuminated type as shown in FIG. Further, the terminal electrode 35 is electrically connected to the CCD 32 by wiring (not shown). Further, the entire back surface S2 of the back-illuminated solid-state imaging device 30 is covered with an accumulation layer (not shown) including the light receiving surface S3.
  • the accumulation layer has the same conductivity type as that of the back-illuminated solid-state image sensor 30, but its impurity concentration is higher than that of the back-illuminated solid-state image sensor 30.
  • the back-illuminated solid-state imaging device 30 is mounted on the wiring board 1 by bump bonding.
  • the wiring substrate 1 is disposed opposite to the front surface S1 side of the back-illuminated solid-state imaging device 30.
  • the back-illuminated solid-state imaging device 30 is adjusted in position by the alignment mark 14 of the wiring board 1 and arranged in the planned arrangement area la.
  • the terminal electrode 35 formed on the surface S1 of the back-illuminated solid-state imaging device 30 and the first electrode pad 12 formed in the planned placement area la of the wiring board 1 are respectively connected via the conductive bumps 31. Connected.
  • the wiring board 1 is provided with a package (not shown) having an opening at the center so as to cover the back-illuminated solid-state imaging device 30.
  • a window member (not shown) is fitted in the opening of the cage.
  • the back-illuminated solid-state imaging device 3 can be provided at low cost.
  • FIG. 6 is a plan view showing another embodiment of the solid-state imaging device of the present invention.
  • FIG. 7 is a cross-sectional view taken along the line VII-VII of the solid-state imaging device in FIG.
  • the front-illuminated solid-state imaging device 4 includes a wiring board 1, a front-illuminated solid-state imaging device 40, a conductive wire 41, and an electrical insulating layer 42.
  • the front-illuminated solid-state imaging device 4 includes a front-illuminated solid-state image sensor having an input / output compatible terminal electrode arrangement shown in FIG. 3 on the wiring board according to the above-described embodiment. It is the arranged device. [0038]
  • the front-illuminated solid-state image sensor 40 is formed with a thinned portion.
  • the back-illuminated solid-state image sensor 30 is different from the back-illuminated solid-state image sensor 30 in other respects. is there.
  • the front-illuminated solid-state imaging device 40 has a rectangular shape in plan view having a size corresponding to the planned layout area la of the wiring board 1.
  • a CCD 43 is formed as a light detection part on a part of the surface layer on the surface S1 side.
  • the CCD 43 has a plurality of pixels arranged two-dimensionally, for example, 1024 pixels ⁇ 128 pixels.
  • the CCD 43 has a vertical charge transfer unit 431 and horizontal charge transfer units 432 and 433 as shown in FIG.
  • the thickness of the front-illuminated solid-state imaging device 40 is, for example, about 300 to 600 ⁇ m.
  • a terminal electrode 44 is formed on the periphery of the surface S1 of the surface incident solid-state imaging device 40 on the surface S1.
  • the terminal electrode 44 is disposed so as to be input / output compatible with a front-illuminated type and a back-illuminated type as shown in FIG.
  • the terminal electrode 44 is electrically connected to the CCD 43 by wiring (not shown).
  • the front-illuminated solid-state imaging device 40 is mounted on the wiring board 1 by wire bonding. That is, the wiring board 1 is disposed opposite to the back surface S2 side of the front-illuminated solid-state imaging device 40. At that time, the front-illuminated solid-state imaging device 40 is adjusted in position by the alignment mark 14 of the wiring board 1 and arranged in the planned arrangement area la.
  • an electrical insulating layer 42 is formed between the front-illuminated solid-state imaging device 40 and the wiring board 1.
  • the electrical insulating layer 42 has a rectangular shape in plan view and has a size enough to cover the back surface of the front-illuminated solid-state imaging device 40.
  • the terminal electrode 44 formed on the surface S 1 of the front-illuminated solid-state imaging device 40 and the second electrode pad 13 formed outside the planned layout area la of the wiring board 1 are respectively connected via conductive wires 41. Get connected!
  • the wiring board 1 is provided with a package (not shown) having an opening at the center so as to cover the front-illuminated solid-state imaging device 40.
  • a window member (not shown) is fitted into the opening of the package.
  • the front-illuminated solid-state imaging device 4 can be provided at a low cost.
  • the front-illuminated solid-state image pickup device 4 since the front-illuminated solid-state image sensor 31 is mounted on the wiring board 1 via the electrical insulating layer 42, the front-illuminated solid-state image sensor 31 40 and the second electrode pad 13 provided on the wiring board 1 can be electrically insulated. Input / output signals can be reliably transmitted to the front-illuminated solid-state imaging device 4 via the wiring board 1.
  • the solid-state imaging device of the present invention is not limited to the above-described embodiment.
  • the back-illuminated solid-state imaging device mounted on the wiring board not only the partially thinned element as described above but also a completely thinned element may be used.
  • a versatile high-density wiring board that can be mounted on either a front-illuminated or back-illuminated solid-state imaging device, and a solid-state imaging device using the wiring board. Can do.

Description

明 細 書
配線基板及び固体撮像装置
技術分野
[0001] 本発明は、固体撮像素子を搭載するための配線基板、及び固体撮像装置に関す る。
背景技術
[0002] 固体撮像素子が配線基板に搭載された固体撮像装置として、従来から表面入射 型固体撮像装置及び裏面入射型固体撮像装置が知られている。表面入射型固体 撮像装置は、光検出部と、この光検出部と電気的に接続された端子電極とがー方の 面に設けられ、且つこの一方の面を受光面とする固体撮像素子を備え、その他方の 面と配線基板とが対向するように固体撮像素子が配線基板に搭載され、固体撮像素 子の端子電極と、配線基板の電極パッドとがワイヤボンディングにより接続されたもの である。（例えば、特許文献 1参照)。
[0003] 一方、裏面入射型固体撮像装置は、光検出部と、この光検出部と電気的に接続さ れた端子電極とがー方の面に設けられ、且つ他方の面を受光面とする固体撮像素 子を備え、その一方の面と配線基板とが対向するように配線基板に搭載され、固体 撮像素子の端子電極と、配線基板の電極パッドとがバンプボンディングにより接続さ れたものである。（例えば、特許文献 2参照)。
[0004] また、裏面入射型固体撮像装置は、固体撮像素子に薄型化部が形成されるため 表面入射型固体撮像装置に比べて高価となる。よって、製造コストの観点力も表面 入射型固体撮像素子と裏面入射型固体撮像素子とのプラットフォームを共通化 (す なわち、薄型化部形成前までのプロセスの共通化)することが行われて 、る。
特許文献 1 :特開平 10— 107255号公報
特許文献 2 :特開平 6— 45574号公報
発明の開示
発明が解決しょうとする課題
[0005] ところで、表面入射型固体撮像素子と裏面入射型固体撮像素子とでは、配線基板 との電気的な接続形式がワイヤボンディングとバンプボンディングとでそれぞれ異な るために、配線基板における電極パッドの形成位置もそれぞれ異なることになる。よ つて、共通のプラットフォームの固体撮像素子を用いても、表面入射型固体撮像素 子を搭載するための配線基板と裏面入射型固体撮像素子を搭載するための配線基 板とをそれぞれ準備する必要があり、製造コスト上問題があった。
[0006] そこで本発明では、表面入射型又は裏面入射型何れの固体撮像素子でも搭載す ることが可能な汎用性の高 ヽ配線基板、及びこの配線基板を用いた固体撮像装置を 提供することを目的とする。
課題を解決するための手段
[0007] 本発明の配線基板は、固体撮像素子が配置される配置予定領域を有する配線基 板であって、配置予定領域内に形成された複数の第 1の電極パッドと、配置予定領 域外に形成され、第 1の電極パッドのそれぞれと電気的に接続された複数の第 2の電 極パッドと、を備えることを特徴とする。
[0008] この配線基板では、配置予定領域内に複数の第 1の電極パッドが形成され、配置 予定領域外に複数の第 2の電極パッドが形成されている。そのため、裏面入射型固 体撮像素子を搭載する場合は、その端子電極と第 1の電極パッドとをバンプボンディ ングにより電気的に接続することができる。一方、表面入射型固体撮像素子を搭載 する場合は、その端子電極と第 2の電極パッドとをワイヤボンディングにより電気的に 接続することができる。さらに、対応する第 1の電極パッドと第 2の電極パッドとは、電 気的に接続されているので、共通の入出力信号を伝送することができる。従って、表 面入射型又は裏面入射型何れの固体撮像素子でも搭載することが可能な汎用性の 高!、配線基板を提供することができる。
[0009] また、本発明の配線基板は、配置予定領域を示す位置合せマークを備えることが 好ましい。この配線基板によれば、位置合せマークを基準として、固体撮像素子を配 置予定領域に精度よく配置することができる。
[0010] 本発明の固体撮像装置は、配線基板の配置予定領域に固体撮像素子が配置され てなる固体撮像装置であって、配線基板は、配置予定領域内に形成された複数の 第 1の電極パッドと、配置予定領域外に形成され、第 1の電極パッドのそれぞれと電 気的に接続された複数の第 2の電極パッドと、を備え、固体撮像素子は、受光面と対 向する面に設けられた光検出部と、光検出部と電気的に接続された端子電極と、を 備え、光検出部は、垂直電荷転送部と、垂直電荷転送部の両側に設けられた水平 電荷転送部と、水平電荷転送部のそれぞれに設けられ、水平電荷転送部からの信 号を読み出す信号読出し部と、を有し、端子電極は、第 1の電極パッドとバンプボン デイングにより電気的に接続されていることを特徴とする。
[0011] 本発明の固体撮像装置は、配線基板の配置予定領域に固体撮像素子が配置され てなる固体撮像装置であって、配線基板は、配置予定領域内に形成された複数の 第 1の電極パッドと、配置予定領域外に形成され、第 1の電極パッドのそれぞれと電 気的に接続された複数の第 2の電極パッドと、を備え、固体撮像素子は、受光面に設 けられた光検出部と、光検出部と電気的に接続された端子電極と、を備え、光検出 部は、垂直電荷転送部と、垂直電荷転送部の両側に設けられた水平電荷転送部と、 水平電荷転送部のそれぞれに設けられ、水平電荷転送部からの信号を読み出す信 号読出し部と、を有し、端子電極は、第 2の電極パッドとワイヤボンディングにより電気 的に接続されていることを特徴とする。
[0012] このように上述した本発明の配線基板の適用によって、表面入射型固体撮像装置 及び裏面入射型固体撮像装置を安価に提供することができる。
[0013] また、本発明の固体撮像装置においては、配置予定領域において配線基板と固体 撮像素子との間には電気絶縁層が設けられていることが好ましい。この固体撮像装 置によれば、電気絶縁層によって、表面入射型固体撮像素子と、配線基板の第 2の 電極パッドとを電気的に絶縁することができる。従って、表面入射型固体撮像装置に 対し、配線基板を介して入出力信号を確実に伝送することができる。
発明の効果
[0014] 本発明によれば、表面入射型又は裏面入射型何れの固体撮像素子でも搭載する ことが可能な汎用性の高 ヽ配線基板、及びこの配線基板を用いた固体撮像装置を 提供することができる。
図面の簡単な説明
[0015] [図 1]本発明の配線基板の一実施形態を示す平面図である。 [図 2]図 1における配線基板の II II線に沿った断面図である。
[図 3]表面入射型と裏面入射型で入出力互換の端子電極配置をもつ固体撮像素子 の一例を示す図である。
[図 4]本発明の固体撮像装置の一実施形態を示す平面図である。
[図 5]図 4における固体撮像装置の V— V線に沿った断面図である。
[図 6]本発明の固体撮像装置の他の実施形態を示す平面図である。
[図 7]図 6における固体撮像装置の VII— VII線に沿った断面図である。
符号の説明
[0016] 1· ··配線基板、 2…固体撮像素子、 3…裏面入射型固体撮像装置、 4…表面入射 型固体撮像装置、 11…基板、 12…第 1の電極パッド、 13· ··第 2の電極パッド、 14· ·· 位置合せマーク、 15· ··内部配線、 16· ··外部端子、 22, 35, 44· ··端子電極、 31· ·· 導電性バンプ、 41· ··導電性ワイヤ、 42· ··電気絶縁層。
発明を実施するための最良の形態
[0017] 本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な 記述を考慮することによって容易に理解することができる。引き続いて、添付図面を 参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同 一の符号を付して、重複する説明を省略する。
[0018] 図 1及び図 2を参照して本実施形態の配線基板について説明する。図 1は、本発明 の配線基板の一実施形態を示す平面図である。図 2は、図 1における配線基板の II II線に沿った断面図である。配線基板 1は、平面視矩形状のセラミックス多層基板（ セラミックス材料は、例えば、窒化アルミニウム） 11を備え、その表面の所定位置には 、第 1の電極パッド 12、第 2の電極パッド 13、位置合せマーク 14が形成されている。 また、基板 11内部には内部配線 15が形成され、基板 11の側面には外部端子 16が 形成されている。
[0019] 第 1の電極パッド 12は、基板 11の表面上であって配置予定領域 laの内側に複数 形成されている。ここで、配置予定領域 laは、固体撮像素子が配置される領域であ つて、平面視矩形状の基板 11の略中央に基板 11の長辺方向に延びた矩形状をな している。第 1の電極パッド 12は、矩形状の配置予定領域 laの周縁部に渡って一列 に配列されている。なお、この第 1の電極パッド 12は、裏面入射型固体撮像素子の 端子電極とバンプボンディングするためのものであり、第 1の電極パッド 12の形成位 置は、配置される裏面入射型固体撮像素子の端子電極の形成位置に対応している
[0020] 第 2の電極パッド 13は、基板 11の表面上であって配置予定領域 laの外側に複数 形成されている。すなわち、矩形状の配置予定領域 laを取り囲むように配置予定領 域 laの外側に一列に配列されている。また、第 2の電極パッド 13は、第 1の電極パッ ド 12と同一数形成されている。なお、この第 2電極パッド 13は、表面入射型固体撮像 素子の端子電極とワイヤボンディングするためのものであり、第 2の電極パッド 13の 形成位置は、配置される表面入射型固体撮像素子の端子電極の形成位置に対応し ている。これら第 1の電極パッド 12及び第 2の電極パッド 13は、金属等の導電性材料 を用いて、印刷法ゃスパッタ等の方法により形成される。
[0021] 位置合せマーク 14は、固体撮像素子が配置される配置予定領域 laを示すために 形成されている。具体的には、位置合せマーク 14は第 1の電極パッド 12の配列と第 2電極パッド 13の配列との間に 4箇所形成されている。固体撮像装置を配置する場 合、固体撮像素子は、この素子の 4つの角部を 4つの位置合せマーク 14のそれぞれ に合わせるように固定される。位置合せマーク 14は、第 1の電極パッド 12及び第 2の 電極パッド 13と同様に、印刷法ゃスパッタ等の方法により形成することができる。
[0022] 対応する第 1の電極パッド 12と第 2の電極パッド 13とは、内部配線 15により電気的 に接続されている。また、各内部配線 15は、基板 11の側面から下方に延びるように 形成された複数の外部端子 16と電気的に接続されている。その結果、対応する第 1 の電極パッド 12と第 2の電極パッド 13とには、内部配線 15及び外部端子 16を介して 共通の入出力信号が伝送されることになる。例えば、第 1の電極パッド 12と第 2の電 極パッド 13とが電気的に接続され、共に外部端子 16に電気的に接続されている場 合において、この外部端子 16から垂直電荷転送用パルスを入力すると、内部配線 1 5を介して第 1の電極パッド 12と第 2の電極パッド 13とには共に垂直電荷転送パル スが伝送されることになる。
[0023] 従って、内部配線 15により電気的に接続される第 1の電極パッド 12と第 2の電極パ ッド 13は、配線基板に配置される表面入射型固体撮像素子及び裏面入射型固体撮 像素子それぞれの端子電極の配置に応じて適宜決定される。配線基板 1に配置され る表面入射型固体撮像素子及び裏面入射型固体撮像素子それぞれの端子電極配 置が表面入射型と裏面入射型で入出力互換をもつ配置の場合には、矩形状の配置 予定領域 laの外周を挟んで対向する第 1の電極パッド 12と第 2の電極パッド 13とが 内部配線 15により結線されることになる。この場合、隣接する電極パッド 12, 13同士 を結線するので、内部配線 15の取回しを単純ィ匕することができる。
[0024] ここで、表面入射型と裏面入射型で入出力互換の端子電極配置をもつ表面入射 型固体撮像素子及び裏面入射型固体撮像素子について説明する。図 3は、表面入 射型と裏面入射型で入出力互換の端子電極配置をもつ固体撮像素子の一例を示 す図である。この固体撮像素子 2は CCD20を備え、この CCD20は、垂直電荷転送 部 201と、垂直電荷転送部 201の両側に水平電荷転送部 202, 203とを有している 。また、信号読出し部 204, 205が水平電荷転送部 202, 203それぞれに設けられて おり、信号読出し部 204, 205の何れからでも信号を読み出すことができる。また、端 子電極 22 (P1V, P2V, P3V, TGA, TGB, OFG, OFD, P1H, P2H, OS, OD, RG, RD等（一部図示せず)）は、固体撮像素子 2の長手方向に延びる中心線 21を 軸に線対称になるように配置されている。これにより、裏面 S2側から配線基板に配置 した場合と、この素子の中心線 21を軸に裏返して表面 S1側から配線基板に配置し た場合とで、電荷の転送方向（実線矢印が裏面 S2側から配線基板に配置した場合 の転送方向を示し、点線矢印が表面 S1側力も配線基板に配置した場合の転送方向 を示す)や信号の入出力位置は変わらない共通入出力の装置となる。なお、端子電 極 22の配置を固体撮像素子 2の幅方向に延びる中心線を軸に線対称になるようにし ても表面入射型と裏面入射型で入出力互換を保つことができる。この場合、水平電 荷転送部は垂直電荷転送部の一端側のみに形成すればよい。
[0025] 以上のように、配線基板 1においては、配置予定領域内 laに複数の第 1の電極パ ッド 12が形成され、配置予定領域 la外に第 2の電極パッド 13が形成されている。そ のため、裏面入射型固体撮像素子を搭載する場合は、その端子電極と第 1の電極パ ッド 12とをバンプボンディングにより電気的に接続することができる。一方、表面入射 型固体撮像素子を搭載する場合は、その端子電極と第 2の電極パッド 13とをワイヤ ボンディングにより電気的に接続することができる。また、対応する第 1の電極パッド 1 2と第 2の電極パッド 13とは、電気的に接続されているので、共通の入出力信号を伝 送することができる。従って、表面入射型及び裏面入射型何れの固体撮像素子でも 搭載することが可能な汎用性の高い配線基板 1を提供することができる。
[0026] また、配線基板 1は、配置予定領域 laを示す位置合せマーク 14を備えているので 、この位置合せマーク 14を基準として、固体撮像素子を配置予定領域 laに精度よく 酉己置することができる。
[0027] 続いて、図 4及び図 5を参照して本発明の固体撮像装置の一実施形態について説 明する。図 4は、本発明の固体撮像装置の一実施形態を示す平面図である。図 5は 、図 4における固体撮像装置の V—V線に沿った断面図である。
[0028] 裏面入射型固体撮像装置 3は、配線基板 1、裏面入射型固体撮像素子 30及び導 電性バンプ 31を備えている。裏面入射型固体撮像装置 3は、前述の一実施形態に 係る配線基板上に、図 3に示した表面入射型と裏面入射型で入出力互換の端子電 極配置をもつ裏面入射型固体撮像素子を搭載した装置である。
[0029] 裏面入射型固体撮像素子 30は、配線基板 1の配置予定領域 laに対応するような 大きさの平面視矩形状をなしている。裏面入射型固体撮像素子 30は、例えばシリコ ンの P+層とその上に形成された Pェピ層とで構成される。その表面 S1側の表層の 一部に光検出部としての CCD32が形成されている。 CCD32は、例えば、 1024ピク セル X 128ピクセルの二次元的に配列された複数の画素を有している。また、 CCD 32は図 3に示すような垂直電荷転送部 321及び水平電荷転送部 322, 323を有して いる。
[0030] また、裏面入射型固体撮像素子 30には、裏面 S2の CCD32に対向する領域がェ ツチングされることにより薄型化された薄型化部分 33が形成されている。薄型化部分 33は、エッチングされている側の面が矩形状の平坦な受光面 S3となっており、この 受光面 S3は CCD32と略同じ大きさに形成されている。
[0031] 裏面入射型固体撮像素子 30の厚さは、例えば、薄型化部分 33が約 10〜： LOO μ m、薄型化部分 33の外縁部 34が約 300〜600 μ mである。なお、薄型化部分 33の 外縁部 34とは、裏面入射型固体撮像素子 30のうち薄型化部分 33の周囲の、薄型 化部分 33よりも厚 ヽ部分を ヽぅ。
[0032] 裏面入射型固体撮像素子 30の表面 S1上の周縁部には、端子電極 35が形成され ている。この端子電極 35は、図 3に示すような表面入射型と裏面入射型で入出力互 換をもつように配置されている。また、端子電極 35は、配線（図示せず）により CCD3 2と電気的に接続されている。また、裏面入射型固体撮像素子 30の裏面 S2は、受光 面 S3を含めて全体がアキュムレーシヨン層（図示せず）によって覆われている。アキュ ムレーシヨン層は、裏面入射型固体撮像素子 30と同じ導電型を有するが、その不純 物濃度は裏面入射型固体撮像素子 30よりも高い。
[0033] 裏面入射型固体撮像素子 30は、バンプボンディングにより配線基板 1に実装され ている。すなわち、配線基板 1は、裏面入射型固体撮像素子 30の表面 S1側に対向 配置されている。その際、裏面入射型固体撮像素子 30は、配線基板 1の位置合せマ ーク 14により位置調整され配置予定領域 laに配置される。また、裏面入射型固体撮 像素子 30の表面 S1に形成された端子電極 35と、配線基板 1の配置予定領域 la内 に形成された第 1の電極パッド 12とはそれぞれ導電性バンプ 31を介して接続されて いる。
[0034] また、配線基板 1には、裏面入射型固体撮像素子 30を覆うように中央が開口したパ ッケージ（図示せず)が設けられる。ノ^ケージの開口部分には窓部材（図示せず)が 嵌め込まれている。
[0035] 以上のように、汎用性の高い配線基板 1を用いているので、安価に裏面入射型固 体撮像装置 3を提供することができる。
[0036] 続いて、図 6及び図 7を参照して本発明の固体撮像装置の他の実施形態について 説明する。図 6は、本発明の固体撮像装置の他の実施形態を示す平面図である。図 7は、図 6における固体撮像装置の VII— VII線に沿った断面図である。
[0037] 表面入射型固体撮像装置 4は、配線基板 1、表面入射型固体撮像素子 40、導電 性ワイヤ 41及び電気絶縁層 42を備えている。表面入射型固体撮像装置 4は、前述 の一実施形態に係る配線基板上に、図 3に示した表面入射型と裏面入射型で入出 力互換の端子電極配置をもつ表面入射型固体撮像素子を配置した装置である。 [0038] 表面入射型固体撮像素子 40は、薄型化部分が形成されて!ヽな!ヽ点で裏面入射型 固体撮像素子 30と異なり、他の構成は裏面入射型固体撮像素子 30と同一である。 すなわち、表面入射型固体撮像素子 40は、配線基板 1の配置予定領域 laに対応 するような大きさの平面視矩形状をなしている。その表面 S1側の表層の一部に光検 出部として CCD43が形成されている。 CCD43は、例えば、 1024ピクセル X 128ピ クセルの二次元的に配列された複数の画素を有している。 CCD43は、図 3に示すよ うな垂直電荷転送部 431及び水平電荷転送部 432, 433を有して 、る。
[0039] 表面入射型固体撮像素子 40の厚さは、例えば、約 300〜600 μ mである。表面入 射型固体撮像素子 40の表面 S1上の周縁部には、端子電極 44が形成されている。 この端子電極 44は、図 3に示すような表面入射型と裏面入射型で入出力互換をもつ ように配置されている。また、端子電極 44は、配線（図示せず）により CCD43と電気 的に接続されている。
[0040] 表面入射型固体撮像素子 40は、ワイヤボンディングにより配線基板 1に実装されて いる。すなわち、配線基板 1は、表面入射型固体撮像素子 40の裏面 S2側に対向配 置されている。その際、表面入射型固体撮像素子 40は、配線基板 1の位置合せマー ク 14により位置調整され配置予定領域 laに配置される。また、表面入射型固体撮像 素子 40と配線基板 1との間には、電気絶縁層 42が形成されている。電気絶縁層 42 は、平面視矩形状であって表面入射型固体撮像素子 40の裏面を覆う程度の大きさ を有して!/、る。表面入射型固体撮像素子 40の表面 S 1上に形成された端子電極 44 と、配線基板 1の配置予定領域 la外に形成された第 2の電極パッド 13とはそれぞれ 導電性ワイヤ 41を介して接続されて!ヽる。
[0041] また、配線基板 1には、表面入射型固体撮像素子 40を覆うように中央が開口したパ ッケージ（図示せず)が設けられる。パッケージの開口部分には、窓部材（図示せず） が嵌め込まれている。
[0042] 以上のように、汎用性の高い配線基板 1を用いているので、安価に表面入射型固 体撮像装置 4を提供することができる。
[0043] また、表面入射型固体撮像装置 4によれば、表面入射型固体撮像素子 31を配線 基板 1に搭載する際に電気絶縁層 42を介しているので、表面入射型固体撮像素子 40と配線基板 1に設けられた第 2の電極パッド 13とを電気的に絶縁することができる 。表面入射型固体撮像装置 4に対し、配線基板 1を介して入出力信号を確実に伝送 することができる。
[0044] また、本発明の固体撮像装置は、前述した実施形態に限られない。配線基板に搭 載する裏面入射型固体撮像素子は、前述したように部分的に薄型化されたものだけ でなぐこれにかえて全面的に薄型化されたものを用いてもよい。
産業上の利用可能性
[0045] 本発明によれば、表面入射型又は裏面入射型何れの固体撮像素子でも搭載する ことが可能な汎用性の高 ヽ配線基板、及びこの配線基板を用いた固体撮像装置を 提供することができる。

Claims

請求の範囲
[1] 固体撮像素子が配置される配置予定領域を有する配線基板であって、
前記配置予定領域内に形成された複数の第 1の電極パッドと、
前記配置予定領域外に形成され、前記第 1の電極パッドのそれぞれと電気的に接 続された複数の第 2の電極パッドと、を備えることを特徴とする配線基板。
[2] 前記配置予定領域を示す位置合せマークを備えることを特徴とする請求項 1に記 載の配線基板。
[3] 配線基板の配置予定領域に固体撮像素子が配置されてなる固体撮像装置であつ て、
前記配線基板は、
前記配置予定領域内に形成された複数の第 1の電極パッドと、
前記配置予定領域外に形成され、前記第 1の電極パッドのそれぞれと電気的に接 続された複数の第 2の電極パッドと、を備え、
前記固体撮像素子は、
受光面と対向する面に設けられた光検出部と、
前記光検出部と電気的に接続された端子電極と、を備え、
前記光検出部は、
垂直電荷転送部と、
前記垂直電荷転送部の両側に設けられた水平電荷転送部と、
前記水平電荷転送部のそれぞれに設けられ、前記水平電荷転送部からの信号を 読み出す信号読出し部と、を有し、
前記端子電極は、前記第 1の電極パッドとバンプボンディングにより電気的に接続 されていることを特徴とする固体撮像装置。
[4] 配線基板の配置予定領域に固体撮像素子が配置されてなる固体撮像装置であつ て、
前記配線基板は、
前記配置予定領域内に形成された複数の第 1の電極パッドと、
前記配置予定領域外に形成され、前記第 1の電極パッドのそれぞれと電気的に接 続された複数の第 2の電極パッドと、を備え、
前記固体撮像素子は、
受光面に設けられた光検出部と、
前記光検出部と電気的に接続された端子電極と、を備え、
前記光検出部は、
垂直電荷転送部と、
前記垂直電荷転送部の両側に設けられた水平電荷転送部と、
前記水平電荷転送部のそれぞれに設けられ、前記水平電荷転送部からの信号を 読み出す信号読出し部と、を有し、
前記端子電極は、前記第 2の電極パッドとワイヤボンディングにより電気的に接続さ れて!ヽることを特徴とする固体撮像装置。
前記配置予定領域において前記配線基板と前記固体撮像素子との間には電気絶 縁層が設けられていることを特徴とする請求項 4に記載の固体撮像装置。
PCT/JP2007/063494 2006-07-11 2007-07-05 Wiring board and solid-state imaging device WO2008007613A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP07768243A EP2043153A4 (en) 2006-07-11 2007-07-05 CONNECTION CHART AND SEMICONDUCTOR IMAGING DEVICE
US12/373,106 US20090243024A1 (en) 2006-07-11 2007-07-05 Wiring board and solid-state imaging device
CN2007800263397A CN101490844B (zh) 2006-07-11 2007-07-05 配线基板以及固体摄像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-190475 2006-07-11
JP2006190475A JP4451864B2 (ja) 2006-07-11 2006-07-11 配線基板及び固体撮像装置

Publications (1)

Publication Number Publication Date
WO2008007613A1 true WO2008007613A1 (en) 2008-01-17

Family

ID=38923174

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/063494 WO2008007613A1 (en) 2006-07-11 2007-07-05 Wiring board and solid-state imaging device

Country Status (6)

Country Link
US (1) US20090243024A1 (ja)
EP (1) EP2043153A4 (ja)
JP (1) JP4451864B2 (ja)
KR (1) KR20090029189A (ja)
CN (1) CN101490844B (ja)
WO (1) WO2008007613A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035410A1 (ja) * 2011-09-05 2013-03-14 浜松ホトニクス株式会社 固体撮像素子及び固体撮像素子の実装構造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4421589B2 (ja) * 2006-10-10 2010-02-24 浜松ホトニクス株式会社 光検出装置
JP4490406B2 (ja) * 2006-10-11 2010-06-23 浜松ホトニクス株式会社 固体撮像装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478812A1 (en) 1990-10-01 1992-04-08 Societe Des Produits Nestle S.A. Package for food product
JPH0645574A (ja) 1992-07-22 1994-02-18 Hamamatsu Photonics Kk 半導体エネルギー検出器
JPH10107255A (ja) 1996-10-01 1998-04-24 Nec Corp 固体撮像装置及びその駆動方法
DE10235332A1 (de) 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
JP2004219318A (ja) * 2003-01-16 2004-08-05 Hamamatsu Photonics Kk 放射線検出器
JP2004265884A (ja) * 2003-01-08 2004-09-24 Hamamatsu Photonics Kk 配線基板、及びそれを用いた放射線検出器
JP4195594B2 (ja) 2002-09-06 2008-12-10 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー オフセット補正用ベクトル切替方法およびｘ線ｃｔ装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2897825B2 (ja) * 1996-12-20 1999-05-31 日本電気株式会社 固体撮像装置
US5821532A (en) * 1997-06-16 1998-10-13 Eastman Kodak Company Imager package substrate
US6501157B1 (en) * 1998-04-15 2002-12-31 Micron Technology, Inc. Substrate for accepting wire bonded or flip-chip components
JP3494948B2 (ja) * 2000-03-22 2004-02-09 シャープ株式会社 固体撮像装置およびその製造方法
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6765801B1 (en) * 2001-06-25 2004-07-20 Amkor Technology, Inc. Optical track drain package
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
JP4499386B2 (ja) * 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
JP4494745B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4606063B2 (ja) * 2004-05-14 2011-01-05 パナソニック株式会社 光学デバイスおよびその製造方法
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478812A1 (en) 1990-10-01 1992-04-08 Societe Des Produits Nestle S.A. Package for food product
JPH0645574A (ja) 1992-07-22 1994-02-18 Hamamatsu Photonics Kk 半導体エネルギー検出器
JPH10107255A (ja) 1996-10-01 1998-04-24 Nec Corp 固体撮像装置及びその駆動方法
DE10235332A1 (de) 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
JP4195594B2 (ja) 2002-09-06 2008-12-10 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー オフセット補正用ベクトル切替方法およびｘ線ｃｔ装置
JP2004265884A (ja) * 2003-01-08 2004-09-24 Hamamatsu Photonics Kk 配線基板、及びそれを用いた放射線検出器
JP2004219318A (ja) * 2003-01-16 2004-08-05 Hamamatsu Photonics Kk 放射線検出器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2043153A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035410A1 (ja) * 2011-09-05 2013-03-14 浜松ホトニクス株式会社 固体撮像素子及び固体撮像素子の実装構造
JP2013055242A (ja) * 2011-09-05 2013-03-21 Hamamatsu Photonics Kk 固体撮像素子及び固体撮像素子の実装構造
US9583526B2 (en) 2011-09-05 2017-02-28 Hamamatsu Photonics K.K. Solid-state image pickup element and solid-state image pickup element mounting structure

Also Published As

Publication number Publication date
CN101490844A (zh) 2009-07-22
CN101490844B (zh) 2011-02-16
US20090243024A1 (en) 2009-10-01
KR20090029189A (ko) 2009-03-20
JP4451864B2 (ja) 2010-04-14
EP2043153A1 (en) 2009-04-01
EP2043153A4 (en) 2012-08-15
JP2008021724A (ja) 2008-01-31

Similar Documents

Publication Publication Date Title
EP1942661B1 (en) Electronic assembly comprising an image sensor chip and fabrication method thereof
US7515203B2 (en) Image capture apparatus
JP4490406B2 (ja) 固体撮像装置
TWI302742B (en) Solid-state image sensing device
US9455358B2 (en) Image pickup module and image pickup unit
US9537023B2 (en) Image pickup apparatus and image pickup apparatus manufacturing method
JP2009049973A (ja) Ｃｍｏｓイメージセンサパッケージ
WO2020039733A1 (ja) 半導体装置、電子機器、および半導体装置の製造方法
JP4720120B2 (ja) 半導体イメージセンサ・モジュール
TWI345306B (en) Method for image sensor protection
TWI544610B (zh) The mounting structure of the solid-state imaging element and the solid-state imaging device
JP4451864B2 (ja) 配線基板及び固体撮像装置
JP2016063003A (ja) 固体撮像装置
JP4923967B2 (ja) 固体撮像装置及び電子機器
US20080217515A1 (en) Illuminance detection apparatus and sensor module
US10249676B2 (en) Image pickup apparatus
US20220352235A1 (en) Imaging element and imaging device
JP2009111130A (ja) 撮像装置及びその製造方法
WO2022085326A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
JP2004253731A (ja) 固体撮像装置およびその製造方法
JP2011077554A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP2011077555A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP2011077553A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
KR100640336B1 (ko) 이미지 센서 조립체
JP2006217564A (ja) 撮像素子パッケージ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780026339.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07768243

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1020087027765

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2007768243

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: RU

WWE Wipo information: entry into national phase

Ref document number: 12373106

Country of ref document: US