WO2007116823A1

WO2007116823A1 - ホール素子及び磁気センサ

Info

Publication number: WO2007116823A1
Application number: PCT/JP2007/057099
Authority: WO
Inventors: Takayuki Namai; Katsumi Kakuta
Original assignee: Asahi Kasei Emd Corporation
Priority date: 2006-04-03
Filing date: 2007-03-30
Publication date: 2007-10-18
Also published as: JP4994365B2; US8085035B2; JPWO2007116823A1; US20100164483A1

Abstract

　濃度が薄いｎウェルを適切な範囲で用いることで、高感度でかつ電流当たりのＳ／Ｎ比の向上に資するホール素子を提供する。　ホール素子は、ｐ型のシリコンからなるｐ型半導体基板層２１と、このｐ型半導体基板層２１の表面に設けられてｎ型不純物領域２２を備え、ｎ型不純物領域２２は感磁部２６として機能する。ｎ型不純物領域２２の表面にはｐ型不純物領域２３が設けられ、このｐ型不純物領域２３の側部にはｎ型領域２４が設けられている。ｎ型不純物領域２２の周辺には、ｐ型半導体基板層２１と同じ抵抗率を有するｐ型基板領域２１ａが配置されている。感磁部２６として機能するｎ型不純物領域２２の不純物濃度Ｎは、１×１０１６～３×１０１６（ａｔｏｍｓ／ｃｍ３）であることが好ましく、不純物濃度の分布深さＤは、３．０～５．０μｍであることが好ましい。

Description

明細書

ホール素子及び磁気センサ

技術分野

[0001] 本発明は、ホール素子及び磁気センサに関し、より詳細には、 p型のシリコンからなる p型半導体基板層の表面に n型不純物領域を設け、この n型不純物領域が感磁部として機能するホール素子及びそのホール素子を用いた磁気センサに関する。特に、方位角センサに用いられるものである。

背景技術

[0002] 従来から地磁気を検出して方位を求める方位角センサは、微小な地磁気を検出するために感度の高いホール素子が採用されてきた。この種のホール素子としては、基板表面（チップ面）に対して垂直な磁界成分を検出する従来良く知られているホール素子と、基板表面（チップ面）に水平な磁界成分を検出する縦型ホール素子とがある

[0003] 図 1は、従来の縦型ホール素子を説明するための構成図である。この縦型ホール素子は、特許文献 1に記載されているもので、 p型のシリコンからなる半導体基板層 1 1と、基板表面に n型の導電型不純物が導入されて拡散層（ゥエル)として形成された n型の半導体領域 (nゥェル）12とを備えている。また、この半導体領域 12に隣接してホール素子を他のホール素子と素子分離するための p型拡散層（pゥエル） 14が設けられていて、この p型拡散層 14は、半導体基板層 11に囲繞されるように形成されている。

[0004] また、この半導体領域 12の不純物濃度が低く（薄く）なるほど、同領域におけるキヤリア移動度は大きくなるため、磁気検出素子としての感度を上げるためには、すなわち、出力電圧として大きな電圧を得るためには、この半導体領域 12の不純物濃度を低く（薄く）することが望ましい。そのために、半導体領域 12の不純物濃度は、例えば、 1. 0 X 10¹⁴/cm³〜l . O X 10¹⁷/cm³に設定されている。

[0005] そして、半導体領域 12の表面においてこの拡散層 14にて囲まれる領域 (活性領域 )には、同表面の不純物濃度 (n型）が選択的に高められるようにコンタクト領域 (n+ 拡散層） 13a, 13d, 13eが設けられている。

特許文献 1 :特開 2005— 333103号公報

発明の開示

発明が解決しょうとする課題

[0006] これまでに開発されてきた方位角センサは、いずれも磁気抵抗素子やフラックスゲートなどホール効果とは別の原理に基づいてもので、信号処理チップと方位角センサは、別置きの構成を採らざるを得なかったため、その構成が煩雑であった。そこで、 Siモノリシックな方位角センサの開発が望まれていた力 Siホール素子の感度の低さ力らくる S/N比の不足が実用を阻んでいたという現状がある。

[0007] 図 1に示した従来のホール素子は、半導体基板層 11の表面に n型の導電型不純物を添加、拡散して半導体領域 12を拡散層（ゥエル）として形成し、単一の導電型からなる基板層についてもこれをホール素子の半導体基板層として採用することができるようになり、ホール素子の形成に用いる基板層の選択自由度が高められるという効果を奏するものである。

[0008] し力、しながら、本願発明のように、濃度が薄レ、 nゥヱルを適切な範囲で用いることにより、高感度でかつ電流当たりの SZN比の向上に資するホール素子を実現し、また

、高耐圧でかつ高信頼性を有するホール素子が実現するには依然として問題が残されていた。さらに、感磁部の周辺の接合容量を減少させて、カップリングによるノイズの影響を受けづらくするという工夫はなされていなかった。

[0009] 本発明は、このような状況に鑑みてなされたもので、その目的とするところは、濃度が薄い nゥエルを適切な範囲に限定することにより、高感度でかつ電流当たりの S/ N比の向上に資するようなホール素子及び磁気センサを提供することにある。

課題を解決するための手段

[0010] 本発明は、このような目的を達成するためになされたもので、請求項 1に記載の発明は、 p型半導体基板層（21)の表面に n型不純物領域（22)を設け、該 n型不純物領域が感磁部（26)として機能するホール素子にぉレ、て、前記 n型不純物領域（22) の表面に p型不純物領域（23)を設けるとともに、前記 n型不純物領域（22)が、前記 p型半導体基板層（21)の p型基板領域（21a)で囲まれていることを特徴とする。 [0011] また、請求項 2に記載の発明は、請求項 1に記載の発明において、前記 n型不純物領域（22)の不純物濃度 Nが、 1 X 10¹⁶ (atoms/cm³)≤N≤ 3 X 10¹⁶ (atoms/c m³)であり、かつ前記不純物濃度の分布深さ Dが、 3. 0 /i m≤D≤5. 0 μ mであることを特徴とする。

[0012] また、請求項 3に記載の発明は、請求項 1又は 2に記載の発明において、前記 p型基板領域（21a)が、前記 p型半導体基板層（21)と同じ抵抗率を有していることを特徴とする。

[0013] また、請求項 4に記載の発明は、請求項 1乃至 3のいずれかに記載のホール素子を半導体基板上に複数個設け、該ホール素子上に磁気収束機能を有する磁性体を設けたことを特徴とする磁気センサである。

[0014] また、請求項 5に記載の発明は、請求項 4に記載の磁気センサを用いたことを特徴とする方位計測装置である。

発明の効果

[0015] 本発明によれば、 n型不純物領域の表面に p型不純物領域を設けるとともに、 n型不純物領域が、 p型半導体基板層の p型基板領域で囲まれているようにしたので、濃度が薄レ、 nゥエルを適切な範囲に限定することにより、高感度でかつ電流当たりの S /N比の向上に資するホール素子を実現するとともに、高耐圧でかつ高信頼性を有するホール素子が実現できるとレ、う効果を奏する。

[0016] また、 p型基板領域に感磁部が囲まれるように構成されているため、高耐圧でかつ高信頼性を有するホール素子が実現できるば力、りでなぐ感磁部の周辺の接合容量が減少するため、カップリングによるノイズの影響を受けづらいという効果を奏する。図面の簡単な説明

[0017] [図 1]従来の縦型ホール素子を説明するための構成図である。

[図 2]本発明のホール素子の実施例 1を説明するための構成図で、（a)は上面図、（b )は（a)の A— B線断面図である。

[図 3]本発明のホール素子の抵抗値と磁気感度の関係を示す図である。

[図 4]本発明のホール素子における n型不純物領域の不純物濃度の分布深さを説明するためのグラフを示す図である。園 5]本発明のホール素子における n型不純物領域の不純物濃度の分布深さと比較するための従来のホール素子における不純物濃度の分布深さを説明するためのダラフを示す図（その 1)である。

園 6]本発明のホール素子における n型不純物領域の不純物濃度の分布深さと比較するための従来のホール素子における不純物濃度の分布深さを説明するためのダラフを示す図（その 2)である。

園 7]本発明のホール素子の実施例 2を説明するための構成図である。

園 8]本発明のホール素子を磁気センサに適用した場合を示す図である。

園 9]図 8に示した磁気センサコアの動作原理を説明するための図である。

園 10]図 8に示した方位角センサを用いた方位角計測装置の回路ブロック図である。

[図 11] (a)乃至（d)は、図 10に示した方位角計測装置の回路に用レ、られるオフセットキャンセルの方法を説明するための図である。

[図 12]図 10に示した回路ブロック図の動作を説明するための S/N測定シーケンスの一例を示す図である。

園 13]図 8に示した方位角センサとして実用的なホール素子の抵抗値を示した図である。

符号の説明

11 半導体基板層

12 n型の半導体領域（nゥエル）

13a, 13d, 13e コンタクト領域 (n +拡散層）

14 p型拡散層（pゥエル）

21 p型半導体基板層

21a p型基板領域

22 n型不純物領域 (nゥエル）

23 p型不純物領域 (p +拡散層）

24 n型領域 (n+拡散層）

25 p型領域 (p +拡散層） 28 空乏層

CI , C2, C3 接合容量

31a〜31h ホール素子（クロス型）

32 磁性体

33 配線パターン

41 回路ユニット

42a〜42h 端子

51a X方向ホール素子（4個）とその駆動用スィッチ

51b Y方向ホール素子（4個）とその駆動用スィッチ

52a, 52b, 52c, 52d チヤ才ヽノレ選択用マノレチプレクサ

53 プレアンプの基準電圧発生回路

54 クロック

55a, 55b Z方向検出用極性切り替えスィッチ

56 プレアンプ（DDA)

57 チヨッパスィッチ

58 モニタスィッチ

59 バッファアンプの基準電圧発生回路

60 バッファアンプ

発明を実施するための最良の形態

[0019] 以下、図面を参照して本発明の実施例について説明する。

[0020] (実施例 1)

図 2 (a)，（b)は、本発明のホール素子の実施例 1を説明するための構成図で、図 2 (a)は上面図、図 2 (b)は、図 2 (a)の A—B線断面図である。図中符号 21は p型半導体基板層、 21aは p型基板領域、 22は n型不純物領域 (nゥエル）、 23は p型不純物領域 (P +拡散層）、 24は n型領域 (n+拡散層）、 25は p型領域 (p +拡散層）、 26は感磁部、 27は電極を示している。

[0021] 本発明のホール素子は、 p型のシリコンからなる p型半導体基板層 21と、この p型半導体基板層 21の表面に設けられた n型不純物領域 22を備えている。そして、この n 型不純物領域 22は感磁部 26として機能するものである。

[0022] また、 n型不純物領域 22の表面には、 p型不純物領域 23が設けられ、この p型不純物領域 23の側部には n型領域 24が設けられている。また、 n型不純物領域 22の周辺には、 p型半導体基板層 21と同じ抵抗率を有する p型基板領域 21 aが配置されている。

[0023] p型基板領域 21aに感磁部が囲まれるように構成されていることは、 2つの優位性を有する。その一つは、 pゥエルよりも不純物濃度が低い p型基板領域 21aで囲まれることにより、横方向の空乏層の広がりが大きくなるため、 p型基板領域 21aと nゥエル領域 22の間の耐圧が向上し、高耐圧でかつ高信頼性を有するホール素子が実現できる。もう一つは、感磁部の周辺の接合容量が減少するため、容量を通して周辺から力ップリングするノイズの影響を受けづらいという利点を有する。この p型基板領域 21a の表面には p型領域 (P +拡散層） 25が設けられており、基板電位を決定する。

[0024] 感磁部 26として機能する n型不純物領域 22の不純物濃度 Nは、 1 X 10¹⁶ (atoms /cm³)≤N≤ 3 X 10¹⁶ (atoms/cm³)であることが好ましぐ不純物濃度の分布深さ Dは、 3. 0 i m≤D≤5. 0 /i mであることが好ましレ、。このように、上述した特許文献 1に記載されたホール素子における半導体領域 12の不純物濃度力 1. O X I OVC m³〜： 1. 0 X 10¹⁷/cm³であるのに対して、本発明における n型不純物領域 22の不純物濃度 Nを、 1 X 10¹⁶ (atoms/cm³)≤N≤ 3 X 10¹⁶ (atoms/cm³)としたので、従来のものよりも薄い nゥエル濃度の適切な範囲が限定されたホール素子を実現すること力 Sできる。

[0025] 次に、その根拠を図 3に基づいて説明する。

[0026] 図 3は、本発明のホール素子の抵抗値と磁気感度の関係を示す図で、低濃度の n ゥエルが感度上昇に及ぼす影響を示すグラフを示している。図中の実線丸印がクロス型、破線丸印が角型のホール素子を示し、右上の丸印が本発明のホール素子、左下の丸印がノーマルなホール素子を示している。ホール素子は、一定電流で駆動されており、磁気感度は単位電流、単位磁場当たりの出力電圧で表されている。より理解しやすくするために、数値を表 1に示す。この表 1は、本発明のホール素子の抵抗値と磁気感度をまとめた表である

[表 1]

この図 3及び表 1によれば、クロス型のノーマルなホール素子の抵抗値が約 2. Ok Ωで、感度が約 0· 095 (mV/mT)であるのに対して、クロス型の本発明のホール素子の抵抗値が約 4· 30k Ω Ί:\感度が約 0· 25 (mVZmT)である。ホール素子の理論によれば、一定電流で駆動されたホール素子の磁気感度はその抵抗値に比例する力これら 2つのホール素子を比較すると、抵抗値が 4. 30/2. 0 = 2. 15倍に上昇している一方、磁気感度は 0. 25/0. 095 = 2. 63倍に上昇している。低濃度の n ゥエルを備えた本発明のホール素子の方力理論値以上に感度が上昇していることが分かる。適切な信号処理を行えば、ホール素子のフリッカーノイズは除去でき、熱雑音が支配的となる。熱雑音は抵抗値の 1/2乗に比例することが理論的に知られている。

[0029] これら 2つのホール素子を比較すると、抵抗値は 2. 15倍上昇しているので、熱雑音は（2. 15)倍に上昇する力 S、感度は 2. 63倍に上昇しているので、 SZN比でいえば 2. 63/^ (2.15) = 1. 79倍向上することになる。ホール素子の理論の教えるところに従えば、 SZN比は 2. 0/^ (2.15) = 1. 36倍の向上が予想される力本発明のホール素子ではそれ以上の向上が見られることがわかる。角型のホール素子にぉレ、ても、程度の違いはあるが同様な効果が見られる。

[0030] このような効果は、本発明の低濃度 nゥエルを用いたホール素子で顕著である。その証拠は、ノーマルなホール素子のクロス型と角型を比較してみるとよく理解できる。ノーマルなクロス型ホール素子の抵抗値は、角型の抵抗値の約 1. 8倍なのに対して、磁気感度は 0. 095/0. 053=1. 79倍となっており、ほぼ抵抗値倍されていること力 ^sわ力る。

[0031] 図 4は、本発明のホール素子における n型不純物領域の不純物濃度の分布深さを説明するためのグラフを示す図である。ホール素子の感磁部 26を SIMS (Secondar y Ion Mass Spectrometry)分析の結果（燐（P)濃度）を示している。深さ Dは、不純物濃度 Nがー桁下がる点、つまり、 1. 5 X 10¹⁵力 1. 5 X 10¹⁶で定義してある。本発明においては、不純物濃度の分布深さ Dは、 3. 0 /i m≤D≤5. 0 /i mの範囲が好ましい。

[0032] 図 5及び図 6は、本発明のホール素子における n型不純物領域の不純物濃度の分布深さと比較するための従来のホール素子における不純物濃度の分布深さを説明するためのグラフを示す図である。ホール素子の感磁部を SIMS分析の結果（燐（P) 濃度）を示している。

[0033] 図 5においては、深さ Dは、不純物濃度 Nがー桁下がる点、つまり、 3. 5 X 10¹⁵力、ら 3. 5 X 10¹⁶で定義してある。この場合、深さが 3. 7 z mにおける不純物濃度 Nは 3. 5 X 10¹⁵を示している。また、図 6においては、深さ Dは、不純物濃度 Nがー桁下がる点、つまり、 7 10¹⁵から7 10¹⁶で定義してぁる。この場合、深さが 1. 8 μ πιにおける不純物濃度 Nは 7 X 10¹⁵を示している。

[0034] このように、図 3に示した本発明においては、この場合、深さが 3. における不純物濃度 Nは 1. 5 X 10¹⁵を示しているように、図 5及び図 6と比較して、感磁部がさらに低濃度で実現されていることが分かる。この濃度領域では、上述したように、抵抗値の上昇以上に磁気感度が上昇するという効果が顕著であり、更に薄い濃度では効果はより一層大きいと考えられるが、抵抗値の上昇をもたらす。方位計測装置の実用的な観点から、抵抗値には制限がある。これは後述の実施例 2においても説明してあるが、抵抗値 Rの好適な範囲は、 lk Q≤R≤5. 3k Ωであることを我々は見出している。ホール素子の抵抗値は、 nゥエルの濃度を不純物の深さで決定される。薄い濃度であっても、深さが深ければ抵抗値を下げることは可能である力高エネルギーのィンプラント等特殊なプロセスを要求することになる。

[0035] 本発明では、このような特殊プロセスを使用せず、方位計測装置として実用的かつ磁気感度上昇効果が大きなホール素子を実現するという観点から、濃度範囲を 1 X 1 0¹⁶ (atoms/cm³)≤N≤ 3 X 10¹⁶ (atoms/cm³)、不純物濃度の分布深さ Dは、 3 . 0 /i m≤D≤5. 0 /i mとした。上述したように、ノーマルな nゥエルの濃度領域である 3. 5 X 10¹⁵では抵抗値の上昇以上に磁気感度が上昇するという効果は見られない。

[0036] また、 S/N比を向上のために p +拡散層 23を nゥエル 22上に形成することにより S /N比を改善することができる。 p +拡散層の存在により、 nゥエルとの界面に空乏層が形成され、ホール素子のキャリアは欠陥の多い界面を避けて流れるようになり、キヤリアの散乱ならびに再結合によるノイズが抑制される効果があるためである。

[0037] (実施例 2)

図 7は、本発明のホール素子の実施例 2を説明するための構成図で、図 2 (a)の A _B線断面図である。図中符号 28は空乏層、 Cl， C2, C3は接合容量を示している。なお、その他の符号は、図 2 (b)に示したものと同じである。

[0038] この実施例 2においては、 n型不純物領域 22と p型半導体基板層 21との界面には、空乏層 28の幅の大きな領域が設けられている。つまり、低濃度の p型半導体基板層 21と低濃度の nゥエル 22との界面での空乏層幅を大きくしているため、接合容量 C 1 , C2, C3が減少して、 p型半導体基板層 21からのカップリングノイズが減少し、 S/ N比が改善されている。また、耐圧向上による高信頼性が得られ、 S/N比の向上のためにホール素子の印加電圧をチャージポンプなどで昇圧することも可能になる。このように、接合容量の減少により p型半導体基板層 21からのカップリングノイズの回り込みが少なくなつて感度が上昇する。

[0039] 図 8は、本発明のホール素子を磁気センサに適用した場合を示す図で、 Siモノリシックな方位角センサのコア部分を示している。図中符号 31a乃至 31hはクロス型のホール素子、 32は磁性体、 33は配線パターンを示している。なお、図中の矢印が電流方向を示している。

[0040] ホール素子 31a乃至 31hを半導体基板上に複数個設け、このホール素子 31a乃至

31h上に磁気収束機能を有する円形の磁性体 32 (以下、磁気収束板と称する）が設けられている。つまり、 X—X方向に 4つのホール素子 31a, 31b, 31c, 31dが設けられ、 Y— Y方向に 4つのホーノレ素子 31e, 31f, 31g, 31h力 S設けられていて、合計 8 個のホール素子が設けられてレ、る。

[0041] 図 9は、図 8に示した磁気センサコアの動作原理を説明するための図である。なお、符号 30は ICチップを示している。磁気収束板 32により、横方向（図中 Xあるいは Y) から進入した磁束は、縦方向に偏向され、ホール素子に入力される。磁気収束板 32 を挟んで対称に配置されたホール素子が受ける磁場の方向は、逆方向となる。また、縦方向（Z方向）から進入した磁束に関しては、磁気収束板 32は偏向作用を持たなレ、。従って、磁気収束板 32を挟んで対称に配置されたホール素子が受ける磁場の方向は、同方向となる。適切な信号処理により、各ホール素子の出力電圧の差分を取れば、横方向 (XY方向）の磁場を検出する。このとき、縦方向（Z)の磁場成分は同方向の入力なのでキャンセルされる。また、各ホール素子の出力電圧の和を取れば、縦方向（Z)方向の磁場を検出し、横方向成分はキャンセルされる。このように、ホール素子出力の和あるいは差を取る演算を切り替えることによって、 XYZ方向の磁場検出が可能である。

[0042] 図 10は、図 8に示した方位角センサを用いた方位角計測装置の回路ブロック図である。図中符号 41は回路ユニット、 42aは VDP端子、 42bは VDN端子、 42cは MC LK端子、 42diま V150PRE端子、 42eiま VDD端子、 42fiま VSS端子、 42giま V150 B端子、 42hは出力端子、 51aは X方向ホール素子 (4個）とそれらに直結された駆動用スィッチ、 51bは Y方向ホール素子 (4個）とそれらに直結された駆動用スィッチ、 5 2a, 52b, 52c, 52dは XYZ各チャネルの 4個のホール素子のうちどのチャネルを測定するかを選択するチャネル選択用マルチプレクサ、 53はプレアンプである DDA( Differential Difference Amplifier)の基準電圧発生回路、 54はクロック発生回路、 55a， 55bは Z方向検出用極性切替スィッチ、 56はプレアンプである DDA、 57 はチヨッパスィッチ（動作は後述）、 58はモニタスィッチ、 59はバッファアンプの基準電圧発生回路、 60はバッファアンプを示している。

[0043] 続いて、本回路の動作を、図 12の測定シーケンスを含めて説明する。図 8に示される XY方向合計 8個のホール素子は、 VDP端子 42a及び VDN端子 42bを介して一定電流値で駆動される。それぞれのホール素子には、図 8の矢印で示される方向に電流駆動される。電流の方向は、 SWと MCLKを元に生成された、クロック信号によつて切り替えられる。これは、ホール素子のオフセットならびにフリッカーノイズをキヤンセル方法としてよく知られたスピニンダカレントメソッドにより、ホール素子並びにプレアンプである DDA56のオフセットとフリッカーノイズをキャンセルする目的で行われる。

[0044] 図 11 (a)乃至（d)は、図 10に示した方位角計測装置の回路に用いられるオフセットキャンセルの方法を説明するための図である。ホール素子の駆動方向と DDA56の出力の極性をチヨッパスィッチ 57により切り替えることでホール素子の駆動方向を 36 0度方向に切り替えられる。各フェーズの出力を加算すると、最終的には DDA56とホール素子のオフセットがキャンセルされ、ホール電圧が 4倍に増幅されて出力される。加算処理の方法は色々な方法が考えられるが、積分器を用いる方式や、サンプルアンドホールド回路を用いる方式が好適である。 XYZ方向のホール電圧は、選択器である MUX (マルチプレクサ）によりいずれ力、 1つのチャネルのホール電圧のみが DDA56に入力され、 X→Y→Zというように逐次切り替えられ、 DDA56に入力される。この DDA56により増幅されたホール電圧は、バッファアンプ 60を通してアナログ電圧として出力される。

[0045] 図 12は、具体的な測定シーケンスの一例を示す図である。選択され、 DDA56にて増幅された X方向のホール素子の出力電圧は、ノイズ低減と増幅のために積分器で 10msの積分を行レ、、 AZD変換される。逐次 Y、 Ζと切り替え、同様の処理を行い、 Ζ の AZD変換を終えた時点で 1回の測定が終了する。 1回の測定から次の測定までのインターバルは 200msで行われている。この処理は、図 10に示した回路と連結された別基板により行われている。本方式により、地磁気のような微小な磁気信号をホール素子により実用的な S/N比で検出することが可能である。

[0046] 図 13は、図 8に示された方位角センサを図 10に示した方位角計測器の回路ブロックとして実現した場合の実用的なホール素子の抵抗値の範囲を示した図である。図 3 に示したように、図中の実線丸印がクロス型、破線丸印が角型のホール素子を示し、右上の丸印が本発明のホール素子、左下の丸印がノーマルなホール素子を示している。なお、図中の破線で示した領域は、携帯機器に使用な範囲の抵抗値として lk Ω乃至 5. 3k Qの範囲を示している。

[0047] この実用範囲規定の根拠を以下に説明する。方位角計測装置として、その実用性を示す指標として S/N比があるが、携帯機器でのアプリケーションでは、 S/N = 30 を一つの指標として考えられる。周知のように、携帯機器では部品の消費電流が小さレ、ことが必要条件である。

[0048] 例えば、抵抗値が低いホール素子があった場合、熱雑音が小さいという利点があるわけであるが、感度は小さいという欠点を同時に有する。感度が小さいという欠点は、ホール素子の駆動電流を増加することで克服できるわけであるが、携帯機器への応用としては消費電流増大という欠点を有する。実用的に、ホール素子での消費電流力 mA以下とレ、う指標を設けた場合、 S/N比が 30以上とレ、う値が得られる抵抗値は、本発明で開示されたホール素子の場合においては lk Q以上となる。

[0049] 一方、抵抗値が高いホール素子があった場合、熱雑音が大きいという欠点を有する一方、感度が高いという利点を有する。抵抗が低いホール素子に比して、同じ駆動電流で駆動した場合、高い SZN比が得られる。ところが、実際にホール素子を駆動する電流は、回路設計上制約を受ける。同じ電流で駆動することを考えた場合、抵抗値の高レ、ホール素子の方がホール素子による電圧降下 (抵抗値 X駆動電流）が大きレ、。実際の回路設計を考える場合、この電圧降下が決められた電圧 (例えば、電源電圧）を超えることは許されない。従って、抵抗値が高いホール素子は、駆動電流は制限を受けやすい。例えば、抵抗値力 ¾と 2Rのホール素子があった場合、理論上感度は Sと 2Sとなる。駆動電流は電圧降下の制限を考えると、 21と Iとなり、実際に得られるホール電圧は同じとなってしまう。

[0050] 一方、熱雑音という観点では、抵抗値が低いホール素子の方が 2倍小さいので、最終的な SZN比は、抵抗値の低いホール素子の方が有利になる。このような制約を考えると、ホール素子の抵抗はある上限を持ち、 SZN比 30を確保し、 3. 0Vという電源電圧と、それに伴いホール素子による電圧降下を 2. 0Vとした場合、本実施例では 5. 3k Qとなる。図 13によれば、クロス型のノーマルなホール素子の抵抗値が約 2 . OkQで、電流当たりの S/N比が約 9であるのに対して、クロス型の本発明のホール素子の抵抗値が約 4. 30k Ωで、電流当たりの S/N比が約 18である。

[0051] 図 13中には、本発明で開示したホール素子と、ノーマルなホール素子がプロットされている力形状によらず低濃度の nゥエルの方が単位電流当たりの S/N的に有利であり、図 6に示した効果も併せて考えると、クロス型のホール素子で効果が大きぐ携帯機器用途の方位角計測装置には特に好適である。

産業上の利用可能性

[0052] 高感度でかつ電流当たりの SZN比の向上に資するホール素子を実現するとともに

、高耐圧でかつ高信頼性を有するホール素子が実現できる。

[0053] また、 p型基板領域に感磁部が囲まれるように構成されているため、高耐圧でかつ高信頼性を有するホール素子が実現できる。

Claims

請求の範囲

[1] p型半導体基板層の表面に n型不純物領域を設け、該 n型不純物領域が感磁部として機能するホール素子にぉレ、て、

前記 n型不純物領域の表面に p型不純物領域を設けるとともに、前記 n型不純物領域が、前記 p型半導体基板層の p型基板領域で囲まれていることを特徴とするホール素子。

[2] 前記 n型不純物領域の不純物濃度 Nが、 1 X 10¹⁶ (atoms/cm³)≤N≤3 X 10¹⁶ ( atoms/cm³)であり、かつ前記不純物濃度の分布深さ Dが、 3. 0 /i m≤D≤5. Ο μ mであることを特徴とする請求項 1に記載のホール素子。

[3] 前記 p型基板領域が、前記 p型半導体基板層と同じ抵抗率を有していることを特徴とする請求項 1又は 2に記載のホール素子。

[4] 請求項 1乃至 3のいずれかに記載のホール素子を半導体基板上に複数個設け、該ホール素子上に磁気収束機能を有する磁性体を設けたことを特徴とする磁気センサ

[5] 請求項 4に記載の磁気センサを用いたことを特徴とする方位計測装置。